[go: up one dir, main page]

JP7057044B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7057044B2
JP7057044B2 JP2018029528A JP2018029528A JP7057044B2 JP 7057044 B2 JP7057044 B2 JP 7057044B2 JP 2018029528 A JP2018029528 A JP 2018029528A JP 2018029528 A JP2018029528 A JP 2018029528A JP 7057044 B2 JP7057044 B2 JP 7057044B2
Authority
JP
Japan
Prior art keywords
type
electrode
semiconductor device
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018029528A
Other languages
English (en)
Other versions
JP2019145701A (ja
Inventor
智美 山野辺
佳伸 竹下
一隆 児玉
美奈子 折津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2018029528A priority Critical patent/JP7057044B2/ja
Priority to US16/280,250 priority patent/US11764294B2/en
Priority to CN201910131926.7A priority patent/CN110190124A/zh
Publication of JP2019145701A publication Critical patent/JP2019145701A/ja
Application granted granted Critical
Publication of JP7057044B2 publication Critical patent/JP7057044B2/ja
Priority to US18/231,377 priority patent/US12074215B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法、特に高耐圧半導体装置並びに高耐圧半導体装置の製造方法に関するものである。
高耐圧半導体装置では耐圧の向上とオン抵抗の低下が問題となる場合がある。高耐圧半導体装置の高耐圧化と低オン抵抗化を実現する方法として埋め込みフィールドプレート構造が提案されている。埋め込みフィールドプレート構造は、ドリフト層にトレンチを設け、トレンチ内に埋め込まれたフィールドプレートの電位を固定し、トレンチ側壁からドリフト層内に空乏層を伸ばすことでドリフト層内を完全空乏化し高耐圧を実現している。
従来、高耐圧化を目的としたフィールドプレート構造の半導体装置の文献として例えば特許文献１に開示された半導体装置が知られている。特許文献１に開示された半導体装置は、Ｎ型ドリフト領域の表面層に、Ｐ型ウェル領域およびＮ＋型ソース層領域が選択的に設けられ、Ｎ＋型ソース層領域に接し、かつＰ型ウェル領域を貫通し、Ｎ型ドリフト領域に達するトレンチが設けられ、該トレンチの内部には、第１絶縁膜を介してフィールドプレートが設けられている。また、トレンチの内部には、フィールドプレートの上方に、第２絶縁膜を介してゲート電極が設けられ、第１絶縁膜は、第２絶縁膜の膜厚以上の厚さを有し、Ｎ型ドリフト領域の内部には、トレンチのコーナー部から底面に跨ってトレンチの底面を覆うＮ型低濃度領域が設けられている。すなわち、特許文献１に係る半導体装置では、トレンチの底面近傍にＮ型低濃度領域を設けることで、トレンチ底面近傍における空乏層の伸びを促進し、電界を緩和することにより耐圧低下を防止している。
また、フィールドプレート構造の半導体装置の別の文献として例えば特許文献２に開示された半導体装置が知られている。特許文献２に開示された半導体装置では、Ｎ＋型半導体基板の第２面側にＮ型ドリフト層並びにＰ型ベース層を備え、Ｐ型ベース層を貫通してＮ型ドリフト層に達するトレンチが設けられる。そして、トレンチ内にはトレンチ内ソース電極とゲート電極が埋め込まれている。該トレンチ内ソース電極は外部ソース電極の電位に固定される。Ｎ＋型半導体電極の第１面側のドレイン電極２０に電圧を印加すると、トレンチ内のフィールドプレート酸化膜が容量成分となり電荷が蓄積される。
その結果、トレンチの側壁から空乏層が広がり、Ｎ型ドリフト層内を完全空乏化することにより、Ｎ型ドリフト層の電位勾配を均一化し、Ｐ型ベース層、Ｎ型ドリフト層の界面の電界集中を緩和する。これにより、Ｎ型ドリフト層の不純物濃度を高くすることができ、耐圧を維持しつつ、低オン抵抗化を実現することができる。
特開２０１１－２５８８３４号公報 特開２０１３－２１４５５１号公報
しかしながら、特許文献１に係る半導体装置では、トレンチ生成後にトレンチ底面に不純物を注入した後、熱処理によりＮ型低濃度領域を形成している。このため、トレンチ底面への不純物注入時に生じる注入量のばらつき、あるいは後の工程での熱処理において不純物がトレンチ底面の第１絶縁膜内に取り込まれることによるＮ型低濃度領域の不純物濃度の変化が発生する。その結果、空乏層の伸びを制御するＮ型低濃度領域の不純物濃度の制御が困難となり、製造された製品の耐圧がばらつく（耐圧の再現性が低い）という課題が発生する。
一方、特許文献２に係る半導体装置では、ドレイン電圧を印加すると、トレンチ底部に電界が集中しやすく、電圧仕様が高い場合、所望の耐圧を得るのが困難であった。すなわち、トレンチ底部に電界集中が起こりやすく、ブレークダウンしてしまうという問題があった。このような問題を解決するためには、トレンチのフィールドプレートとしての機能を損ねることなく、トレンチ底部の絶縁膜に掛かる電位差を低減させることが必要となる。
本発明は上記問題に鑑みてなされたものであり、フィールドプレートを有する半導体装置および半導体装置の製造方法において、トレンチ底部の電界集中による耐圧の低下が抑制された半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置は、第１導電型の第１半導体層と、前記第１半導体層上に設けられた前記第１導電型と異なる導電型の第２導電型の第２半導体層と、前記第２半導体層の表面に形成された前記第１導電型の不純物領域と、前記不純物領域と前記第２半導体層と前記第１半導体層とに第１絶縁膜を介して接する第１電極と、前記第１電極と第２絶縁膜を介して接すると共に前記第１半導体層と第３絶縁膜を介して接し、かつ、前記第３絶縁膜を介して前記第１半導体層と接する上部と前記第３絶縁膜を介して前記第１半導体層と接する下部との境界にＰＮ接合を有する第２電極と、を備えるものである。
一方、本発明に係る半導体装置の製造方法は、半導体基板の主面上に第１導電型の第１半導体層を形成する工程と、前記第１半導体層の内部に第１開口部を形成する工程と、前記第１開口部の底面部および側壁部に絶縁膜を成膜し凹部を形成する工程と、前記凹部の底面部に前記第１導電型の第１電極を形成する工程と、前記第１電極の上部に第１導電型と異なる導電型の第２導電型の第２電極を形成する工程と、前記絶縁膜の内部に第３電極を形成する工程と、前記第１開口部の周囲の前記第１半導体層に前記第２導電型の第２半導体層を形成する工程と、前記第２半導体層の上部に前記第１導電型の不純物領域を形成する工程と、を含むものである。
本発明によれば、フィールドプレートを有する半導体装置および半導体装置の製造方法において、トレンチ底部の電界集中による耐圧の低下が抑制された半導体装置および半導体装置の製造方法が提供される、という効果を奏する。
第１の実施の形態に係る半導体装置の断面図である。 第１の実施の形態に係る半導体装置の製造工程を示す断面図である。 第１の実施の形態の変形例に係る半導体装置の断面図である。 第２の実施の形態に係る半導体装置の断面図である。 第２の実施の形態に係る半導体装置の製造工程を示す断面図である。 第３の実施の形態に係る半導体装置の製造工程を示す断面図である。 第４の実施の形態に係る半導体装置の製造工程を示す断面図である。 第５の実施の形態に係る半導体装置の製造工程を示す断面図である。 第６の実施の形態に係る半導体装置の製造工程を示す断面図である。
以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態に係る半導体装置および半導体装置の製造方法では、耐圧を向上させる構造として、フィールドプレートの端部にＰＮ接合ダイオードを設け、逆バイアスによる電圧降下を発生させることで、トレンチ底部の電界集中を緩和させる構成を採用している。すなわち、本実施の形態に係る半導体装置および半導体装置の製造方法によれば、フィールドプレートの底部にＰＮ接合を有することでフィールドプレートの端部のみ電圧の降下を生じさせ耐圧低下が抑制可能となっている。また、Ｎ－型ドリフト層内の不純物プロファイルが均一となるため、再現性が高く安定した耐圧を確保することが可能となっている。
［第１の実施の形態］
図１および図２を参照して、本実施の形態に係る半導体装置１０について説明する。本実施の形態では、基板の一例として、Ｎ型シリコン基板（図２参照）を用いている。図１に示すように、半導体装置１０は、ドレイン電極２１２、Ｎ＋型ドレイン層２０１、Ｎ－型ドリフト層２０２、Ｐ型ボディ層２０３、Ｎ＋型ソース層２０４、コンタクト電極２０５、ゲート電極２０６、絶縁膜２０７、Ｐ型フィールドプレート２０８、Ｎ型フィールドプレート２０９、ソース電極２１１を備えて構成されている。ソース電極２１１は、コンタクト電極２０５を介してＮ＋型ソース層２０４に接続され、ドレイン電極２１２は、Ｎ＋型ドレイン層２０１に接続されている。すなわち、半導体装置１０は、縦型フィールドプレート構造を有する縦型ＭＯＳ ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）として構成されている。なお、Ｎに付す＋は、＋が付されていない層よりも高い不純物濃度であることを意味し、Ｎに付す－は、－が付されていない層よりも低い不純物濃度であることを意味している。
Ｎ－型ドリフト層２０２は、オン状態において電流の流路となり、オフ状態において耐圧を主に担う領域である。すなわち、Ｎ－型ドリフト層２０２は逆電圧印加時に空乏層が伸張し耐電圧を保持する。Ｐ型ボディ層２０３はＰ型ウェルの機能を有している。絶縁膜２０７は、ゲート電極２０６をソース電極２１１、ドレイン電極２１２から分離する機能を有している。
本実施の形態に係る埋め込み型のフィールドプレート２１４は、ゲート電極２０６とともに、Ｎ型シリコン基板に形成されたトレンチ２１３の内部に埋め込まれており、周囲は絶縁膜２０７で覆われている。フィールドプレート２１４は、Ｐ型の不純物が添加されたポリシリコンで形成されたＰ型フィールドプレート２０８、およびＮ型の不純物が添加されたポリシリコンで形成されたＮ型フィールドプレート２０９を備えている。そして、Ｐ型フィールドプレート２０８とＮ型フィールドプレート２０９とは接して形成されており、その結果、フィールドプレート２１４の下端部に近い側にＰＮ接合ダイオードが形成されている。なお、Ｐ型フィールドプレート２０８は、Ｎ＋型ソース層２０４の電位にと同電位とされている（Ｎ＋型ソース層２０４に短絡されている）。
次に、図２を参照して、半導体装置１０の製造方法について説明する。
まず、Ｎ型シリコンを材料とする半導体基板１２を準備し、Ｎ＋型ドレイン層３０１、Ｎ－型ドリフト層３０２を形成をする。
次に、トレンチのパターンに転写したマスクを用いてＮ－型ドリフト層３０２内にトレンチ３１１を形成する。該マスクの材料としては、例えば酸化シリコンを用いる。（図３（ａ））。トレンチ３１１の幅は例えば１．０から１．５μｍとし、トレンチ３１１の深さは例えば５から６μｍとする。
次に、半導体基板１２の表面と、トレンチ３１１の側壁と底部に絶縁膜３０３を成膜する（図３（ｂ））。絶縁膜３０３としては、例えば熱絶縁膜やＬＰ－ＴＥＯＳ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｓ）膜を用いる。
次に、トレンチ３１１の内部にＮ型のポリシリコンによるＮ型ポリシリコン層３０４を充填する。この際、トレンチ３１１がポリシリコンによって完全に埋め込まれるようにする（図３（ｃ））。
次に、Ｎ型ポリシリコン層３０４をエッチバックして除去し、トレンチ３１１の底部にのみ残存させる（図３（ｄ））。
次に、トレンチ３１１の内部にＰ型のポリシリコンによるＰ型ポリシリコン層３０５を充填する。この際、トレンチ３１１がポリシリコンによって完全に埋め込まれるようにする（図３（ｅ））。
次に、Ｐ型ポリシリコン層３０５を半導体基板１２の表面（主面）と同じ位置までエッチバックする（図３（ｆ））。Ｎ型ポリシリコン層３０４およびＰ型ポリシリコン層３０５によって本実施の形態に係るフィールドプレート３１３が形成される。
次に、絶縁膜３０３の一部をエッチバックして除去し、ゲートトレンチ３０６を形成する。この際のエッチバックは、絶縁膜３０３を半導体基板１２の表面（主面）から、例えば１．０～１．２μｍの深さまで行い、絶縁膜３０３の一部を残留させる（図３（ｇ））。
次に、半導体基板１２の表面（主面）とゲートトレンチ３０６の側壁と底部にゲート酸化膜３０７を成膜し、その後ゲートトレンチ３０６にポリシリコン３０８を充てんする（図３（ｈ））。
次に、ポリシリコン３０８を半導体基板１２の表面（主面）より低い位置までエッチバックし、ゲート電極３１２を形成する（図３（ｉ））。
次に、トレンチ３１１のパターンに反転したマスクを用いて、半導体基板１２の表面（主面）からＰ型の不純物（例えばボロン等）を注入し、さらに熱拡散を行って、Ｐ型ボディ層３０９を形成する（図３（ｉ））。
次に、トレンチ３１１のパターンに反転したマスクを用いて、半導体基板１２の表面（主面）から、Ｎ型の不純物（例えば砒素等）を注入し、さらに熱拡散を行って、Ｎ＋型ソース層３１０を形成する（図３（ｉ）。
以上の製造工程を経て、本実施の形態に係る半導体装置１０が製造される。なお、図３（ｉ）におけるＮ－型ドリフト層３０２、Ｐ型ボディ層３０９、Ｎ＋型ソース層３１０、ゲート電極３１２、絶縁膜３０３、Ｐ型ポリシリコン層３０５、Ｎ型ポリシリコン層３０４、フィールドプレート３１３の各々が、図１に示すＮ－型ドリフト層２０２、Ｐ型ボディ層２０３、Ｎ＋型ソース層２０４、ゲート電極２０６、絶縁膜２０７、Ｐ型フィールドプレート２０８、Ｎ型フィールドプレート２０９、フィールドプレート２１４に相当する。
以上詳述したように、本実施の形態に係る半導体装置および半導体装置の製造方法では、埋め込み型のフィールドプレート２１４に不純物が導入されたポリシリコンを用いている。また、Ｐ型フィールドプレート２０８の端部にＮ型フィールドプレート２０９を設けている。その結果、フィールドプレート２１４はＰＮ接合ダイオードを構成している。この際、Ｐ型フィールドプレート２０８はＮ＋型ソース層２０４の電位に短絡する。
そして、図１に示すフィールドプレート２１４のＰ型フィールドプレート２０８によるポリシリコン電極を接地し（グランド（ＧＮＤ）に接続し）、ドレイン電極２１２に正電圧を印加した場合、フィールドプレート２１４の端部に位置するＮ型フィールドプレート２０９によるポリシリコン電極は、ＧＮＤとドレイン電極２１２に印加した正電圧の間の電位をとる。このため、ＰＮ接合は逆バイアスとなり、フィールドプレート２１４の端部（Ｎ型フィールドプレート２０９）のみに電圧降下が発生する。すなわち、フィールドプレート２１４の端部（フィールドプレート２１４）の電位は、ソース電位とドレイン電位の間の電位となる。その結果、トレンチ２１３の底部にかかる電位が弱くなり、耐圧の低下を抑制することが可能となる。このことにより、従来技術に係る半導体装置の基本的なデバイス構造を変更することなく、フィールドプレートの構成を変更することで、耐圧を向上させることができるようになった。
＜第１の実施の形態の変形例＞
図３を参照して、本実施の形態に係る半導体装置１０Ａについて説明する。半導体装置１０Ａは、上記の半導体装置１０において、ゲート電極２０６をゲート電極２１５に、Ｐ型フィールドプレート２０８およびＮ型フィールドプレート２０９の各々をＰ型フィールドプレート２１６およびＮ型フィールドプレート２１７に、フィールドプレート２１４をフィールドプレート２１４Ａに置き換えた形態である。従って、半導体装置１０と同様の構成には同じ符号を付して詳細な説明を省略する。
半導体装置１０Ａのゲート電極２１５、Ｐ型フィールドプレート２１６およびＮ型フィールドプレート２１７も絶縁膜２０７の内部に埋め込まれている点は半導体装置１０と同様である。しかしながら、半導体装置１０Ａでは、図３に示すように、ゲート電極２１５、Ｐ型フィールドプレート２１６およびＮ型フィールドプレート２１７が縦方向に配列されている点が、半導体装置１０と異なる。Ｐ型フィールドプレート２１６およびＮ型フィールドプレート２１７によってフィールドプレート２１４Ａが構成されている。ゲート電極２１５、Ｐ型フィールドプレート２１６およびＮ型フィールドプレート２１７（フィールドプレート２１４Ａ）を図３に示すように配置しても、上述した半導体装置１０と同様の効果を奏することができる。なお、半導体装置１０Ａは、上述した半導体装置１０の製造方法に準じて製造することができる。
［第２の実施の形態］
図４および図５を参照して、本実施の形態に係る半導体装置１０Ｂについて説明する。
半導体装置１０Ｂは、上記の半導体装置１０において、Ｐ型フィールドプレートおよびＮ型フィールドプレートを各々２つずつ配置した形態である。従って、半導体装置１０と同様の構成には同じ符号を付して詳細な説明を省略する。
図４に示すように、半導体装置１０Ｂは、Ｐ型フィールドプレート２０８－１、２０８－２およびＮ型フィールドプレート２０９－１、２０９－２を備え、Ｐ型フィールドプレート２０８－１、２０８－２およびＮ型フィールドプレート２０９－１、２０９－２によってフィールドプレート２１４Ｂが構成されている。
上記半導体装置１０は、フィールドプレートの端部を下げるためＰＮ接合を１個設ける形態であったが、本実施の形態に係る半導体装置１０Ｂでは２個のＰＮ接合を設けている。すなわち、フィールドプレート２１４Ｂに用いられるポリシリコンを最端部（最下端部）から、Ｎ型、Ｐ型、Ｎ型、Ｐ型と繰り返す構造を設けている。このことによって、フィールドプレート２１４Ｂの端部（Ｎ型フィールドプレート２０９－１）の電位をより下げることができる。なお、本実施の形態では、Ｐ型フィールドプレート２０８およびＮ型フィールドプレート２０９を２つずつ配置する形態を例示して説明したが、これに限られず、３つずつ以上のＰ型フィールドプレート２０８およびＮ型フィールドプレート２０９を設ける形態としてもよい。すなわち、Ｐ型、Ｎ型の繰り返し構造の数は所望の耐圧に応じて、自由に設定できる。
次に図５を参照して、本実施の形態に係る半導体装置１０Ｂの製造方法について説明する。
まず、Ｎ型シリコンを材料とする半導体基板１２を準備し、Ｎ＋型ドレイン層５０１、Ｎ－型ドリフト層５０２を形成をする。その後、図２（ａ）～（ｄ）と同様にして、Ｎ型ポリシリコン層５０４を形成する（図５（ａ）～（ｄ））。
次に、トレンチ５１３の内部にＰ型ポリシリコン層５０５を充填する。この際、トレンチ５１３の内部がポリシリコンによって完全に埋め込まれるようにする（図５（ｅ））。
次に、Ｐ型ポリシリコン層５０５をエッチバックして除去し、トレンチ５１３の底部のＮ型ポリシリコン層５０４の上部に残存させる（図５（ｆ））。
次に、トレンチ５１３の内部にＮ型ポリシリコン層５０６を充填する。この際、トレンチ５１３の内部がポリシリコンによって完全に埋め込まれるようにする（図５（ｇ））。
次に、Ｎ型ポリシリコン層５０６をエッチバックして除去し、トレンチ５１３の底部に残存させる（図５（ｈ））。
次に、トレンチ５１３の内部にＰ型ポリシリコン層５０７を充填する。この際、トレンチ５１３の内部がポリシリコンによって完全に埋め込まれるようにする（図５（ｉ））。
次に、Ｐ型ポリシリコン層５０７を半導体基板の表面（主面）と同じ位置までエッチバックする（図５（ｊ））。
次に、図２（ｇ）、（ｈ）、（ｉ）と同様にして、ゲート酸化膜５０９、ポリシリコン５１０（ゲート電極５１５）、Ｐ型ボディ層５１１、Ｎ＋ソース層５１２、フィールドプレート５１４を備えた半導体装置１０Ｂを形成する（図５（ｋ）、（ｌ）、（ｍ））。図５（ｋ）の符号５０８はゲートトレンチを示している。ここで、ＰＮ接合を３つ以上とする場合には、図５（ｅ）～図５（ｈ）に示す工程をさらに繰り返せばよい。なお、図５（ｍ）におけるＮ－型ドリフト層５０２、Ｐ型ボディ層５１１、Ｎ＋型ソース層５１２、ゲート電極５１５、絶縁膜５０３、フィールドプレート５１４の各々が、図４に示すＮ－型ドリフト層２０２、Ｐ型ボディ層２０３、Ｎ＋型ソース層２０４、ゲート電極２０６、絶縁膜２０７、フィールドプレート２１４に相当する。
半導体装置１０Ｂによれば、図４に示すフィールドプレート２１４Ｂの端部とドレイン電位の電位差がより小さくなり、耐圧の低下をより効果的に抑制することができる。すなわち、従来技術に係る半導体装置の基本的なデバイス構造を変更することなく、フィールドプレートの構成を変更することで、耐圧を向上させることができるようになった。Ｎ型、Ｐ型の繰り返し構造の数を増やすほど、フィールドプレート２１４Ｂの端部（主として、Ｎ型フィールドプレート２０９－１の部分）の電位は低くなり、トレンチ２１３の底部における電界緩和効果が高くなる。一方、フィールドプレート２１４Ｂの端部の電位が低くなりすぎるとトレンチ２１３の底部付近の空乏層の形成が阻害される場合もあるため、フィールドプレートとしての機能が十分に果たせなくなることも想定される。従って、Ｎ型、Ｐ型の繰り返し構造の数は限定されるものではなく、このような側面も加味した上で所望の仕様（耐圧等）に応じて、自由に選択してよい。
［第３の実施の形態］
図６を参照して、本実施の形態に係る半導体装置１０Ｃおよび半導体装置１０Ｃの製造方法について説明する。本実施の形態は、ＰＮダイオードの形成にイオン注入（イオンインプランテーション）を用いた形態である。
Ｎ＋型ドレイン層６０１、Ｎ－型ドリフト層６０２、トレンチ６０８の形成、絶縁膜６０３の形成、およびポリシリコン６０４の充填までの工程は、図５（ａ）～（ｃ）と同様である（図６（ａ））。
次に、ポリシリコン６０４を半導体基板１２の表面（主面）と同じ位置までエッチバックする（図６（ｂ））。
次に、フィールドプレート形成部以外の部分をフォトレジスト６０５で保護する（図６（ｃ））。
フォトレジスト６０５を介してＰ型不純物、Ｎ型不純物をエネルギー量を変えて注入し、フィールドプレートの端部となる位置に複数のＰＮダイオードを作り込む（図６（ｄ））。図６（ｄ）の例では２つのＰＮダイオードを形成する場合を例示しており、Ｐ型フィールドプレート６０７－１、６０７－２、Ｎ型フィールドプレート６０６－１、６０６－２が形成されている。そして、Ｐ型フィールドプレート６０７－１、６０７－２、Ｎ型フィールドプレート６０６－１、６０６－２によって本実施の形態に係るフィールドプレート６０９が構成されている。フォトレジスト６０５を除去した後の製造工程は、図５（ｋ）～（ｍ）と同様である。
図５に示す半導体装置１０Ｂの製造方法では、フィールドプレート内にＮ型およびＰ型のフィールドプレート電極を積層するに際し、複数回のエッチバック処理が必要であった。これに対し、本実施の形態に係る半導体装置および半導体装置の製造方法によれば、イオン種およびエネルギー量の異なる注入処理を行うことで、Ｎ型およびＰ型のフィールドプレート電極を作り込むので、エッチバック処理は１回ですむという効果がある。
［第４の実施の形態］
図７を参照して、本実施の形態に係る半導体装置１０Ｄおよび半導体装置１０Ｄの製造方法について説明する。本実施の形態は、Ｐ型フィールドプレートとＮ型フィールドプレートとの間に積層酸化膜を形成した形態である。
Ｎ＋型ドレイン層７０１、Ｎ－型ドリフト層７０２、トレンチ７０８の形成、絶縁膜７０３の形成、およびＮ型ポリシリコン層７０４の充填までの工程は、図５（ａ）～（ｃ）と同様である（図７（ａ））。
次に、トレンチ７０８の内部に埋め込まれたＮ型ポリシリコン層７０４をエッチバックして、トレンチ７０８の底部にＮ型ポリシリコン層７０４を残存させる。この際残存したＮ型ポリシリコン層７０４が、Ｎ型フィールドプレート７０６－１となる。その後、積層酸化膜の膜厚を考慮し、絶縁膜７０３をエッチバックする（図７（ｂ））。
次に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、酸化膜を積層して積層酸化膜７０５－１を形成する（図７（ｃ））。
次に、Ｐ型ポリシリコン層を成膜し、さらにＰ型ポリシリコン層のエッチバックを行いＰ型フィールドプレート７０７－１を形成する。続けて、絶縁膜７０３のエッチバックを行って積層酸化膜７０５－２を形成し、Ｎ型ポリシリコン層の成膜、Ｎ型ポリシリコン層のエッチバックを行ってＮ型フィールドプレート７０６－２を形成し、絶縁膜７０３エッチバックを行って積層酸化膜７０５－３を形成し、Ｐ型ポリシリコン層を充填してＰ型フィールドプレート７０７－２を形成する（図７（ｄ））。以降の製造工程は、図５（ｊ）～（ｍ）に準ずる。
本実施の形態に係る半導体装置１０Ｄおよび半導体装置１０Ｄの製造方法によれば、Ｎ型フィールドプレートとＰ型フィールドプレートとの間に酸化膜が形成されているので、Ｎ型フィールドプレート、Ｐ型フィールドプレートを浮遊電極とすることができる。
［第５の実施の形態］
図８を参照して、本実施の形態に係る半導体装置１０Ｅおよび半導体装置１０Ｅの製造方法について説明する。半導体装置１０Ｅおよび半導体装置１０Ｅの製造方法は、上記半導体装置１０Ｂおよび半導体装置１０Ｂの製造方法の変形例である。
まず、Ｎ型シリコンを材料とする半導体基板１２を準備し、Ｎ＋型ドレイン層８０１、Ｎ－型ドリフト層８０２を形成する。
次に、Ｎ－型ドリフト層８０２の上面全面に酸素を注入し、Ｎ－型ドリフト層８０２の表面に酸素を不純物とする酸素不純物層８０３を形成する（図８（ａ））。
次に、酸素不純物層８０３を形成したＮ－型ドリフト層８０２の上にＮ型エピタキシャル層８１０－１、Ｐ型エピタキシャル層８１１－１、Ｎ型エピタキシャル層８１０－２、Ｐ型エピタキシャル層８１１－２を順番に形成する（図８（ｂ））。
次に、フィールドプレート形成部以外のエピタキシャル層をドライエッチングにより除去し、柱状のＰＮ接合ダイオードを形成する。この際、酸化膜８０６をハードマスクとして使用し、ドライエッチング後は酸化膜８０６を残した状態で次工程へ進める（図８（ｃ））。本工程により形成された柱状のＰＮ接合ダイオードにより、Ｎ型フィールドプレート８０４－１、８０４－２、Ｐ型フィールドプレート８０５－１、８０５－２が形成され、Ｎ型フィールドプレート８０４－１、８０４－２、Ｐ型フィールドプレート８０５－１、８０５－２が本実施の形態に係るフィールドプレート８１２を構成する。
次に、Ｎ型フィールドプレート８０４－１、８０４－２、Ｐ型フィールドプレート８０５－１、８０５－２を覆って、例えば熱酸化により酸化膜８０７を形成する。この際、Ｎ型フィールドプレート８０４－１とＮ－型ドリフト層８０２との間には酸素の不純物層が存在するため、フィールドプレート８１２の底部にも酸化膜が形成される（図８（ｄ））。
次に、酸化膜８０７をエッチバックし、Ｎ－型ドリフト層８０２上の酸化膜を除去し、Ｎ－型ドリフト層８０２を露出させる（図８（ｅ））。この際、フィールドプレート８１２（柱状ＰＮ接合ダイオード）の上部はドライエッチング時のハードマスク（酸化膜８０６）の厚さの分だけ酸化膜が厚くなっているためエッチバックした後も酸化膜が残留し、フィールドプレート８１２（柱状ＰＮ接合ダイオード）の外周は全て酸化膜８０７で覆われた状態となる。
次に、Ｎ型エピタキシャル層８０８を形成する。エピタキシャル成長の初期の段階ではＮ－型ドリフト層８０２から縦方向にエピタキシャル成長が進む。エピタキシャル層がフィールドプレート８１２（柱状ＰＮ接合ダイオード）の上部まで達すると、横方向にもエピタキシャル成長が進み、フィールドプレート８１２（柱状ＰＮ接合ダイオード）はＮ型エピタキシャル層８０８で覆われ、フィールドプレート８１２は埋め込みフィールドプレートとなる（図８（ｆ））。
次に、Ｎ型エピタキシャル層８０８を、フィールドプレート８１２の上部の酸化膜が露出するまでエッチバックする。その後、酸化膜８０７をエッチバックする（図８（ｇ））。図８（ｇ）における符号８０９はゲートトレンチを示している。以降の製造工程は、図５（ｌ）、（ｍ）に準ずる。なお、Ｎ型エピタキシャル層８０８はＮ－型ドリフト層８０２と連続し、Ｎ－型ドリフト層８０２の一部となる。
本実施の形態に係る半導体装置および半導体装置の製造方法によれば、酸化膜８０７で埋め込まれたフィールドプレート８１２内のＰＮ接合ダイオードの特性を容易にコントロールすることが可能となるという効果がある。すなわち、酸化膜８０７で埋め込まれたフィールドプレート８１２を構成するダイオードをエピタキシャル成長によって形成しているため、エピタキシャル層の厚さおよびエピタキシャル層の濃度の調整により所望の特性のダイオードを形成することができるという効果がある。
［第６の実施の形態］
図９を参照して、本実施の形態に係る半導体装置１０Ｆおよび半導体装置１０Ｆの製造方法について説明する。
図４および図５に示す第２の実施の形態では、トレンチ５１３の内部に絶縁膜５０３を形成した後、ポリシリコン層を形成、エッチバックを繰り返し、所望のＰＮ積層構造を形成していた。しかしながら、本製造方法によると、エッチバックによってポリシリコンの膜厚を制御しなければならないこと、ＰＮ積層数が多くなると工程数が多くなることが想定される。
これに対し、本実施の形態では、トレンチの内部に絶縁膜を形成した後、所望のＰＮ積層数に応じてポリシリコン層を積層する。このことにより、ポリシリコンの厚さの制御がしやすくなる。その後、所望のパターンでＰＮ積層構造を形成した後、トレンチの脇にある絶縁膜をエッチバックし、ゲート電極となる部分を形成する。このことにより、ＰＮ積層構造を形成するエッチバック工程を減らすことができるので、工程数が削減できるという効果ある。
まず、Ｎ型シリコンを材料とする半導体基板１２を準備し、Ｎ＋型ドレイン層９０１、Ｎ－型ドリフト層９０２を形成する。その後、Ｎ－型ドリフト層９０２の内部に、例えば１μｍの幅のトレンチ９０３を形成する（図９（ａ））。
次に、絶縁膜９０４を成膜する（図９（ｂ））。絶縁膜９０４は、例えばシリコン酸化膜（ＳｉＯ２）を用い、膜厚を一例として２０００Å程度とする。
次に、Ｐ型、Ｎ型の不純物がドーピングされているポリシリコン層を積層しトレンチ９０３を埋め込む（図９（ｃ））。本実施の形態では、一例として、膜厚約２０００ÅのＮ型のポリシリコンを成膜し、その後、膜厚約２０００ÅのＰ型ポリシリコンを成膜する。その結果、Ｎ型フィールドプレート９０５、Ｐ型フィールドプレート９０６が形成される。
次に、所望のＰＮ積層構造を得るために、パターンニングを行う（図９（ｄ））。図９（ｅ）は、本工程の平面図を示している。本工程では、ＰＮ積層構造へのコンタクトをとるための構成、すなわちＰＮ積層フィールドプレート電極コンタクト９０８、ＰＮ積層フィールドプレート電極９０７も形成する。
次に、絶縁膜９０４をエッチバックする（図９（ｆ））。
次に、ゲート酸化膜９０９を成膜する（図９（ｇ））。ゲート酸化膜９０９の膜厚は、例えば１０００Åとする。
次に、ポリシリコンを成膜し、エッチバックしてゲート電極９１０を形成する（図９（ｈ））。ゲート電極９１０を形成するためのポリシリコンの膜厚は、例えば２０００Åとする。
本実施の形態では、トレンチ９０３の内部に、１対のＰ型、Ｎ型のポリシリコンが埋め込まれているが、用途により、さらに積層することも可能である。その場合でも、ＰＮ積層構造を形成するエッチングは、１回ですむという効果がある。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１００ 半導体装置
１２ 半導体基板
１０１、２０１、３０１、５０１、６０１、７０１、８０１、９０１ Ｎ＋型ドレイン層１０２、２０２、３０２、５０２、６０２、７０２、８０２、９０２ Ｎ－型ドリフト層１０３、２０３、３０９、５１１ Ｐ型ボディ層
１０４、２０４、３１０、５１２ Ｎ＋型ソース層
１０５、２０５ コンタクト電極
１０６、２０６、２１５、３１２、５１５、９１０ ゲート電極
１０７、２０７、３０３、５０３、６０３、７０３、９０４ 絶縁膜
１０８ フィールドプレート電極
２０８、２０８－１、２０８－２、２１６、６０７－１、６０７－２、７０７－１、７０７－２、８０５－１、８０５－２、９０６ Ｐ型フィールドプレート
２０９、２０９－１、２０９－２、２１７、６０６－１、６０６－２、７０６－１、７０６－２、８０４－１、８０４－２、９０５ Ｎ型フィールドプレート
２１１ ソース電極
２１４、２１４Ａ、２１４Ｂ、３１３、５１４、６０９、８１２ フィールドプレート
１０９、２１２ ドレイン電極
３０４、５０４、５０６、７０４ Ｎ型ポリシリコン層
３０５、５０５、５０７ Ｐ型ポリシリコン層
３０６、５０８、８０９ ゲートトレンチ
３０８、５１０、６０４ ポリシリコン
１１０、２１３、３１１、５１３、６０８、７０８、９０３ トレンチ
３０７、５０９、９０９ ゲート酸化膜
６０５ フォトレジスト
７０５－１、７０５－２、７０５－３ 積層酸化膜
８０３ 酸素不純物層
８０６、８０７ 酸化膜
８０８、８１０－１、８１０－２ Ｎ型エピタキシャル層
８１１－１、８１１－２ Ｐ型エピタキシャル層
９０７ ＰＮ積層フィールドプレート電極
９０８ ＰＮ積層フィールドプレート電極コンタクト

Claims (10)

  1. 第１導電型の第１半導体層、前記第１半導体層上に設けられた前記第１導電型と異なる導電型の第２導電型の第２半導体層、前記第２半導体層の表面に形成された前記第１導電型の不純物領域を含み、トレンチを有する半導体基板と、
    前記トレンチの側壁部及び底部に設けられ、第１絶縁膜、第２絶縁膜及び第３絶縁膜を含む絶縁膜と、
    前記不純物領域と前記第２半導体層と前記第１半導体層とに前記第１絶縁膜を介して接する第１電極と、
    前記第１電極と前記第２絶縁膜を介して接すると共に前記第１半導体層と前記第３絶縁膜を介して接し、かつ、前記第３絶縁膜を介して前記第１半導体層と接する上部と前記第３絶縁膜を介して前記第１半導体層と接する下部との境界にＰＮ接合を有する第２電極と、
    を備え、
    前記第１電極及び前記第２電極は、前記トレンチに埋め込まれ、
    前記第２電極の前記下部は前記第１導電型を有し、前記第２電極の前記上部は前記第２導電型である
    ことを特徴とする半導体装置。
  2. 前記第１電極と前記第２電極とが平面視で隣接して配置された請求項１に記載の半導体装置。
  3. 前記第１電極と前記第２電極とが平面視で重なって配置された請求項１に記載の半導体装置。
  4. 前記第２電極は、複数の前記下部および複数の前記上部の組を含むとともに複数の前記境界の各々にＰＮ接合を有する
    請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記ＰＮ接合の前記境界に積層酸化膜が形成されている
    請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記上部の上端、および前記下部の上端が前記半導体装置が形成された半導体基板の主面よりも突出している
    請求項１に記載の半導体装置。
  7. 半導体基板の主面上に第１導電型の第１半導体層を形成する工程と、
    前記第１半導体層の内部に第１開口部を形成する工程と、
    前記第１開口部の底面部および側壁部に絶縁膜を成膜し凹部を形成する工程と、
    前記凹部の底面部に前記第１導電型の第１電極を形成する工程と、
    前記第１電極の上部に第１導電型と異なる導電型の第２導電型の第２電極を形成する工程と、
    前記絶縁膜の内部に第３電極を形成する工程と、
    前記第１開口部の周囲の前記第１半導体層に前記第２導電型の第２半導体層を形成する工程と、
    前記第２半導体層の上部に前記第１導電型の不純物領域を形成する工程と、
    を含む半導体装置の製造方法。
  8. 前記第１電極を形成する工程は前記第１導電型の半導体層で前記第１電極を形成する工程であり、
    前記第２電極を形成する工程は前記第２導電型の半導体層で前記第２電極を形成する工程である
    請求項７に記載の半導体装置の製造方法。
  9. 前記第１電極を形成する工程は前記第１導電型の不純物のイオン注入により前記第１電極を形成する工程であり、
    前記第２電極を形成する工程は前記第２導電型の不純物のイオン注入により前記第２電極を形成する工程である
    請求項７に記載の半導体装置の製造方法。
  10. 前記第１電極を形成する工程と前記第２電極を形成する工程との間に、前記第１電極上に積層酸化膜を形成する工程をさらに含む
    請求項７または請求項８に記載の半導体装置の製造方法。
JP2018029528A 2018-02-22 2018-02-22 半導体装置および半導体装置の製造方法 Active JP7057044B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018029528A JP7057044B2 (ja) 2018-02-22 2018-02-22 半導体装置および半導体装置の製造方法
US16/280,250 US11764294B2 (en) 2018-02-22 2019-02-20 Semiconductor device and semiconductor device manufacturing method
CN201910131926.7A CN110190124A (zh) 2018-02-22 2019-02-22 半导体装置和半导体装置的制造方法
US18/231,377 US12074215B2 (en) 2018-02-22 2023-08-08 Semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018029528A JP7057044B2 (ja) 2018-02-22 2018-02-22 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019145701A JP2019145701A (ja) 2019-08-29
JP7057044B2 true JP7057044B2 (ja) 2022-04-19

Family

ID=67618180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018029528A Active JP7057044B2 (ja) 2018-02-22 2018-02-22 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (2) US11764294B2 (ja)
JP (1) JP7057044B2 (ja)
CN (1) CN110190124A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502192B2 (en) * 2020-04-24 2022-11-15 Stmicroelectronics Pte Ltd Monolithic charge coupled field effect rectifier embedded in a charge coupled field effect transistor
JP7394038B2 (ja) * 2020-09-11 2023-12-07 株式会社東芝 半導体装置
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof
JP2022111450A (ja) 2021-01-20 2022-08-01 株式会社東芝 半導体装置
JP7013606B1 (ja) 2021-03-09 2022-01-31 株式会社東芝 半導体装置、及び半導体装置の製造方法
KR102500888B1 (ko) * 2021-05-31 2023-02-17 주식회사 키파운드리 분할 게이트 전력 모스펫 및 제조 방법
CN114093934B (zh) * 2022-01-20 2022-05-20 深圳市威兆半导体有限公司 一种igbt器件及其制造方法
CN116344622A (zh) * 2023-05-25 2023-06-27 成都吉莱芯科技有限公司 一种低输出电容的sgt mosfet器件及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084721A1 (en) 2002-11-05 2004-05-06 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same
US20100117144A1 (en) 2008-11-10 2010-05-13 Infineon Technologies Austria Ag Semiconductor device and method for the production of a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US9252239B2 (en) * 2014-05-31 2016-02-02 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
JP5569162B2 (ja) 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013062344A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
JP2013214551A (ja) 2012-03-30 2013-10-17 Toshiba Corp 半導体装置及びその製造方法
DE102014108966B4 (de) * 2014-06-26 2019-07-04 Infineon Technologies Ag Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE102014109926A1 (de) * 2014-07-15 2016-01-21 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Vielzahl von Transistorzellen und Herstellungsverfahren
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
JP6964461B2 (ja) * 2017-08-04 2021-11-10 エイブリック株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084721A1 (en) 2002-11-05 2004-05-06 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same
US20100117144A1 (en) 2008-11-10 2010-05-13 Infineon Technologies Austria Ag Semiconductor device and method for the production of a semiconductor device

Also Published As

Publication number Publication date
US11764294B2 (en) 2023-09-19
US12074215B2 (en) 2024-08-27
CN110190124A (zh) 2019-08-30
US20230411513A1 (en) 2023-12-21
JP2019145701A (ja) 2019-08-29
US20190259873A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
JP7057044B2 (ja) 半導体装置および半導体装置の製造方法
JP7279277B2 (ja) 複数遮蔽トレンチゲートｆｅｔ
US8384152B2 (en) Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
US9153666B1 (en) LDMOS with corrugated drift region
US8022472B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20090072306A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20190057992A (ko) 수직 채널을 가지는 반도체 소자
KR100658435B1 (ko) 트렌치형 ｍｏｓｆｅｔ 및 그 제조방법
US10014406B2 (en) Semiconductor device and method of forming the same
JP5394025B2 (ja) 半導体装置および半導体装置の製造方法
KR20110055459A (ko) 게이트로서 비대칭 스페이서를 갖는 ｌｄｍｏｓ 트랜지스터
US9620629B2 (en) Semiconductor device and manufacturing method for semiconductor device
KR101469343B1 (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
JP6514567B2 (ja) 半導体装置およびその製造方法
CN105321988A (zh) 半导体装置及其制造方法
JP5385567B2 (ja) 半導体装置および半導体装置の製造方法
KR20200000031A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 레이아웃 디자인 방법
JP2009176953A (ja) 半導体装置
JP5560124B2 (ja) 半導体装置及びその製造方法
CN110739352A (zh) 包括场效应晶体管的半导体器件
JP2005044948A (ja) 半導体装置、および、その製造方法
KR20060069285A (ko) 반도체 장치 및 그 제조 방법
JP4572541B2 (ja) 半導体装置の製造方法
KR20050063315A (ko) 고전압 트랜지스터 및 그 제조 방법
JP2009049315A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220405

R150 Certificate of patent or registration of utility model

Ref document number: 7057044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150