[go: up one dir, main page]

JP2022111450A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022111450A
JP2022111450A JP2021006875A JP2021006875A JP2022111450A JP 2022111450 A JP2022111450 A JP 2022111450A JP 2021006875 A JP2021006875 A JP 2021006875A JP 2021006875 A JP2021006875 A JP 2021006875A JP 2022111450 A JP2022111450 A JP 2022111450A
Authority
JP
Japan
Prior art keywords
conductive member
region
electrode
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021006875A
Other languages
English (en)
Inventor
比呂 雁木
Hiro Kariki
智明 井口
Tomoaki Iguchi
勇介 小林
Yusuke Kobayashi
宏樹 根本
Hiroki Nemoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021006875A priority Critical patent/JP2022111450A/ja
Priority to US17/399,318 priority patent/US11837637B2/en
Priority to CN202110946304.7A priority patent/CN114864669A/zh
Publication of JP2022111450A publication Critical patent/JP2022111450A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/668Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/112Field plates comprising multiple field plate segments
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/117Recessed field plates, e.g. trench field plates or buried field plates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • H10D64/256Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2022111450000001
【課題】特性を向上可能な半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、第1~第3電極と、第1、第2導電部材と、半導体部材と、第1絶縁部材と、を含む。前記第1導電部材は、前記第2電極と電気的に接続される。または、前記第1導電部材は、前記第2電極と電気的に接続されることが可能である。前記第2導電部材は、前記第2電極及び前記第3電極から電気的に絶縁される。
【選択図】図1

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。
特開2019-145701号公報
本発明の実施形態は、特性を向上可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第1電極と、第2電極と、第3電極と、第1導電部材と、第2導電部材と、半導体部材と、第1絶縁部材と、を含む。前記第1電極から前記第2電極への方向は、第1方向に沿う。前記第1導電部材は、前記第2電極と電気的に接続される。または、前記第1導電部材は、前記第2電極と電気的に接続されることが可能である。前記半導体部材は、第1導電形の第1半導体領域と、第2導電形の第2半導体領域と、前記第1導電形の第3半導体領域と、を含む。前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域及び第4部分領域を含む。前記第1部分領域から前記第1導電部材への方向は、前記第1方向に沿う。前記第2部分領域から前記第3電極への方向は、前記第1方向に沿う。前記第3部分領域は、前記第1方向と交差する第2方向において前記第1部分領域と前記第2部分領域との間にある。前記第2半導体領域は、前記第1方向において前記第3部分領域と前記第3半導体領域との間にある。前記第4部分領域は、前記第1方向において前記第3部分領域と前記第2半導体領域との間にある。前記第1導電部材から前記第4部分領域の少なくとも一部の方向は前記第2方向に沿う。前記第2半導体領域の少なくとも一部は、前記第2方向において、前記第2導電部材と前記第3電極との間にある。前記第2導電部材は、前記第2電極及び前記第3電極から電気的に絶縁される。前記第1絶縁部材は、第1絶縁領域、第2絶縁領域及び第3絶縁領域を含む。前記第1絶縁領域の少なくとも一部は、前記第3電極と前記半導体部材との間にある。前記第2絶縁領域の少なくとも一部は、前記第1導電部材と前記半導体部材との間にある。前記第3絶縁領域の少なくとも一部は、前記第2導電部材と前記半導体部材との間にある。
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図2は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図3(a)~図3(d)は、半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1及び図2は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1に示すように、実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、第1導電部材61、第2導電部材62、半導体部材10及び第1絶縁部材41を含む。この例では、半導体装置110は、第3導電部材63をさらに含む。
第1電極51から第2電極52への方向は、第1方向に沿う。第1方向をZ軸方向とする。Z軸方向に対して垂直な方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
1つの例において、第3電極53の第1方向(Z軸方向)における位置は、第1電極51の第1方向における位置と、第2電極52の少なくとも一部の第1方向における位置との間にある。
第1導電部材61は、第2電極52と電気的に接続される。または、第1導電部材61は、第2電極52と電気的に接続されることが可能である。
例えば、図1に示すように、第1導電部材61は、接続部材61C、接続部材52L及び接続部材52Cを介して、第2電極52と電気的に接続される。これらの接続部材は、図1に例示する断面とは異なる位置に設けられて良い。例えば、端子52Tが接続部材52Cを介して、第2電極52と接続されても良い。端子61Tが、接続部材61Cを介して第1導電部材61と電気的に接続されても良い。接続部材52Lにより、端子61Tが端子52Tと電気的に接続されても良い。接続部材52Lは、半導体装置110とは別に設けられても良い。
半導体部材10は、例えば、第1電極51と第2電極52との間にある。半導体部材10は、例えば、シリコンなどの半導体を含む。
半導体部材10は、第1導電形の第1半導体領域11と、第2導電形の第2半導体領域12と、第1導電形の第3半導体領域13と、を含む。図1に示すように、半導体部材10は、第4半導体領域14をさらに含んでも良い。
例えば、第1導電形はn形であり、第2導電形はp形である。実施形態において、第1導電形がp形で第2導電形がn形でも良い。以下の例では、第1導電形がn形であり、第2導電形がp形である。
第1半導体領域11は、第1部分領域11a、第2部分領域11b、第3部分領域11c及び第4部分領域11dを含む。第1部分領域11aから第1導電部材61への方向は、第1方向(Z軸方向)に沿う。第2部分領域11bから第3電極53への方向は、第1方向に沿う。第3部分領域11cは、第1方向と交差する第2方向において、第1部分領域11aと第2部分領域11bとの間にある。第2方向は、例えば、X軸方向である。
第2半導体領域12は、第1方向(Z軸方向)において第3部分領域11cと第3半導体領域13との間にある。第4部分領域11dは、第1方向において第3部分領域11cと第2半導体領域12との間にある。第1導電部材61から第4部分領域11dの少なくとも一部の方向は、第2方向(例えばX軸方向)に沿う。
第4半導体領域14は、第1方向(Z軸方向)において第1電極51と第1半導体領域11との間に設けられる。第4半導体領域14は、第1導電形(例えばn形)である。第4半導体領域14は、第1電極51と電気的に接続される。第4半導体領域14は、例えば半導体基板を含んでも良い。
第4半導体領域14における第1導電形のキャリア濃度は、第1半導体領域11における第1導電形のキャリア濃度よりも高い。第1半導体領域11は、例えばn領域またはn領域である。第4半導体領域14は、例えば、n領域である。第4半導体領域14が設けられることで、第1電極51の電気的な接続の抵抗を低くできる。例えば、低いオン抵抗が得られる。
第3半導体領域13における第1導電形のキャリア濃度は、第1半導体領域11における第1導電形のキャリア濃度よりも高い。第3半導体領域13は、例えばn領域である。
第2半導体領域12の少なくとも一部は、第2方向(例えばX軸方向)において、第2導電部材62と第3電極53との間にある。第1導電部材の少なくとも一部は、第1方向(Z軸方向)において、第1部分領域11aと第2導電部材62との間にある。第2導電部材62は、第2電極52及び第3電極53から電気的に絶縁される。例えば、第2導電部材62は、第1電極51から電気的に絶縁されても良い。
第1絶縁部材41は、第1絶縁領域41a、第2絶縁領域41b及び第3絶縁領域41cを含む。第1絶縁領域41aの少なくとも一部は、第3電極53と半導体部材10との間にある。第2絶縁領域41bの少なくとも一部は、第1導電部材61と半導体部材10との間にある。第3絶縁領域41cの少なくとも一部は、第2導電部材62と半導体部材10との間にある。
例えば、第1絶縁領域41cの少なくとも一部は、第2方向(X軸方向)において、第2半導体領域12と第3電極53との間にある。例えば、第1絶縁領域41cの少なくとも一部は、第2半導体領域12及び第3電極53と接する。
例えば、第2絶縁領域41bの少なくとも一部は、第2方向において、第1導電部材61と第4部分領域11dとの間にある。第2絶縁領域41bの少なくとも一部は、第1導電部材61及び第4部分領域11dと接する。
例えば、第3絶縁領域41cの少なくとも一部は、第2方向において、第2導電部材62と第2半導体領域12との間にある。第3絶縁領域41cの少なくとも一部は、第2導電部材62及び第2半導体領域12と接する。
第3導電部材63は、第1方向(Z軸方向)において、第1部分領域11aと第1導電部材61との間にある。第3導電部材63は、第2導電部材63と電気的に接続される。または、第3導電部材63は、第2導電部材62と電気的に接続されることが可能である。
例えば、図1に示すように、第3導電部材63は、接続部材63C、接続部材62L及び接続部材62Cを介して、第2導電部材62と電気的に接続される。これらの接続部材は、図1に例示する断面とは異なる位置に設けられて良い。例えば、端子62Tが接続部材62Cを介して、第2導電部材62と接続されても良い。端子63Tが、接続部材63Cを介して第3導電部材63と電気的に接続されても良い。接続部材62Lにより、端子63Tが端子62Tと電気的に接続されても良い。接続部材62Lは、半導体装置110とは別に設けられても良い。
第3導電部材63は、第2電極52及び第3電極53から電気的に絶縁される。第3導電部材63は、第1電極51から電気的に絶縁されても良い。
第3導電部材63が設けられる場合、第1絶縁部材41は、第4絶縁領域41dを含んで良い。第4絶縁領域41dの少なくとも一部は、第3導電部材63と半導体部材20との間にある。
例えば、第4絶縁領域41dの少なくとも一部は、第2方向において、第3導電部材63と第4部分領域11dとの間にある。第4絶縁領域41dの少なくとも一部は、第3導電部材63及び第4部分領域11dと接する。
例えば、第1電極51と第2電極52との間に流れる電流は、第3電極53の電位により制御できる。第3電極53の電位は、例えば、第2電極52の電位を基準にした電位である。第1電極51は、例えば、ドレイン電極として機能する。第2電極52は、例えば、ソース電極として機能する。第3電極53は、例えば、ゲート電極として機能する。第1絶縁領域41aは、例えば、ゲート絶縁膜として機能する。第1導電部材61は、例えば、ソース電極の電位のフィールドプレートとして機能する。第2導電部材62及び第3導電部材63は、例えば浮遊電位のフィールドプレートとして機能する。例えば、半導体装置110は、例えば、トランジスタである。
実施形態において、第1導電部材61は、第3導電部材63と第2導電部材62との間に設けられる。例えば、第1導電部材61は、第2導電部材62と容量結合する。例えば、第1導電部材61は、第3導電部材63と容量結合する。第1導電部材61の容量を大きくできる。これにより、例えば、電界の局所的な集中をより効果的に抑制できる。実施形態によれば、高い耐圧が得やすくなる。
例えば、2つの浮遊電位のフィールドプレートが設けられることにより、1つの浮遊フィールドプレートが設けられる場合に比べて、例えば、第1導電部材61の幅(X軸方向に沿う長さ)を短くした場合でも、容量を大きくできる。必要な容量を得るための第1導電部材61の幅を小さくし易い。これにより、1つの動作領域(素子領域)の幅を小さくし易い。例えば、単位面積当たりに流れる電流を大きくできる。例えば、単位面積当たりのオン抵抗を低くできる。例えば、複数の動作領域(素子領域)が設けられる場合、複数の動作領域のピッチを小さくできる。これにより、半導体装置としてのオン抵抗を低くできる。実施形態によれば、特性を向上可能な半導体装置を提供できる。
実施形態において、第2導電部材62は、第3絶縁領域41cを介して第2半導体領域12と対向する。第2導電部材62のフィールドプレート効果により、例えば、第2半導体領域12側に空乏層を延ばすことができる。これにより、例えば、第4部分領域11dの幅(X軸方向に沿う長さ)を小さくても、高い耐圧が維持し易い。実用的な耐圧を得つつ、第4部分領域11dの幅を小さくできる。これにより、1つの動作領域(素子領域)の幅を小さくし易い。さらに低いオン抵抗が得られる。
図2に示すように、第1導電部材61は、第1方向(Z軸方向)に沿う第1長さL1と、第2方向(例えばX軸方向)に沿う第1幅w1と、を有する。第1長さL1は、第1幅w1よりも長い。例えば、第1長さL1は、第1幅w1の1倍を越え16倍以下である。第1幅w1が小さいことで、1つの動作領域(素子領域)の幅を小さくでき、低いオン抵抗が得られる。第1幅w1が小さくても、第1導電部材61と第2導電部材62との間の電気容量、及び、第1導電部材61と第3導電部材63との間の電気容量により、実用的な大きい電気容量が得られる。
第2導電部材62は、第1方向(Z軸方向)に沿う第2長さL2と、第2方向(例えばX軸方向)に沿う第2幅w2と、を有する。第2長さL2は、第2幅w2よりも長い。例えば、第2長さL2は、第2幅w2の1倍を越え7倍以下である。第2幅w2が小さいことで、1つの動作領域(素子領域)の幅を小さくでき、低いオン抵抗が得られる。第2幅w2が小さくても、第1導電部材61と第2導電部材62との間の電気容量、及び、第1導電部材61と第3導電部材63との間の電気容量により、実用的な大きい電気容量が得られる。
第3導電部材63は、第1方向(Z軸方向)に沿う第3長さL3と、第2方向(例えばX軸方向)に沿う第3幅w3と、を有する。第3長さL3は、第3幅w3よりも長い。例えば、第3長さL3は、第3幅w3の1倍を越え16倍以下である。第3幅w3が小さいことで、1つの動作領域(素子領域)の幅を小さくでき、低いオン抵抗が得られる。第3幅w3が小さくても、第1導電部材61と第2導電部材62との間の電気容量、及び、第1導電部材61と第3導電部材63との間の電気容量により、実用的な大きい電気容量が得られる。
図2に示すように、第1導電部材61と第2導電部材62との間の第1方向(Z軸方向)に沿う距離を第1距離d1とする。第1導電部材61と第4部分領域11dとの間の第2方向(例えばX軸方向)に沿う距離を距離t1とする。例えば、第1距離d1は、距離t1の0.5倍以上2倍以下であることが好ましい。第1距離d1が距離t1の0.5倍以上であることで、例えば、絶縁部材の絶縁破壊が生じにくく易くなる。第1距離d1が距離t1の2倍以下であることで、例えば、低いオン抵抗が得られる。
第1距離d1は、例えば、125nm以上であることが好ましい。これにより、実用的な耐圧が得やすくなる。
図2に示すように、第2導電部材62と第2半導体領域12との間の第2方向(例えばX軸方向)に沿う距離を距離t2とする。例えば、第1距離d1は、距離t2の0.6倍以上2.4倍以下でも良い。
図2に示すように、第3導電部材63と第1導電部材61との間の第1方向(Z軸方向)に沿う距離を第2距離d2とする。第3導電部材63と第4部分領域11dとの間の第2方向(例えばX軸方向)に沿う距離を距離t3とする。例えば、第2距離d2は、距離t3の0.5倍以上2倍以下であることが好ましい。第2距離d2が距離t3の0.5倍以上であることで、例えば、絶縁部材の絶縁破壊が生じにくくなる。第2距離d2が距離t3の2倍以下であることで、例えば、低いオン抵抗が得られる。
第2距離d2は、例えば、125nm以上であることが好ましい。これにより、実用的な耐圧が得やすくなる。第2距離d2は、例えば、距離t1の0.5倍以上2倍以下でも良い。
図2に示すように、この例では、第3半導体領域13の一部は、第2方向(X軸方向)において、第1導電部材61の一部と第3電極53の一部との間にある。
この例では、第4部分領域11dと第2半導体領域12との間の境界br1の第1方向(Z軸方向)における位置は、第1導電部材61の第1方向における位置と、第2導電部材62の第1方向における位置と、の間にある。境界br1は、例えば、第2半導体領域12の下端部である。
図2に示すように、第3電極53は、第3電極端部53a及び第3電極他端部53bを含む。第3電極端部53aは、第1方向(Z軸方向)において第2部分領域11bと第3電極他端部53bとの間にある。第3電極端部53a及び第3電極他端部53bは、Z軸方向における端部である。第3電極端部53aは、例えば、第3電極53の下端部である。第3電極他端部53bは、例えば、第3電極53の上端部である。
例えば、第4部分領域11dと第2半導体領域12との間の境界br1の第1方向における位置は、第3電極端部53aの第1方向における位置と、第3電極他端部53bの第1方向における位置と、の間にある。
第2半導体領域12と第3半導体領域13との間の境界を境界br2とする。境界br2は、例えば、第2半導体領域12の上端部である。境界br2の第1方向(Z軸方向)における位置は、第3電極端部53aの第1方向における位置と、第3電極他端部53bの第1方向における位置と、の間にある。
図2に示すように、第2導電部材62は、第2導電部材端部62a及び第2導電部材他端部62bを含む。第2導電部材端部62aは、第1方向(Z軸方向)において第1導電部材61と第2導電部材他端部62bとの間にある。第2導電部材端部62a及び第2導電部材他端部62bは、Z軸方向における端部である。第2導電部材端部62aは、例えば、第2導電部材62の下端部である。第2導電部材他端部62bは、例えば、第2導電部材62の上端部である。
例えば、第2半導体領域12と第3半導体領域13との間の境界br2の第1方向(Z軸方向)における位置は、第2導電部材端部62aの第1方向における位置と、第2導電部材他端部62bの第1方向における位置と、の間にある。
図2に示すように、この例では、第2電極52は、第1電極領域52aを含む。第1電極領域52aの少なくとも一部は、第2方向(例えばX軸方向)において第2導電部材62の一部と第2半導体領域12との間にある。
図2に示すように、第2電極52は、第2電極領域52b及び第3電極領域52cを含んでも良い。第2導電部材62は、第1方向(Z軸方向)において、第1導電部材61と第2電極領域52bとの間にある。第3電極53は、第1方向において、第2部分領域11bと第3電極領域52cとの間にある。
図3(a)~図3(d)は、半導体装置を例示する模式的断面図である。
図3(a)~図3(c)は、参考例の半導体装置119a~119cを例示している。図3(d)は、実施形態に係る半導体装置110に対応する。半導体装置119a~119cにおいては、第2導電部材」62が設けられない。半導体装置119a~119cにおいては、第1導電部材61及び第3導電部材63が設けられる。第1導電部材61は、第2電極52に電気的に接続される。第3導電部材63は、浮遊電位である。
半導体装置119aにおいて、第3導電部材63が設けられることで、例えば、高い耐圧が得られる。半導体装置119aにおいては、十分な電気容量を得るために、第1導電部材61及び第3導電部材63の幅が広い。このため、1つの動作領域(素子領域)の幅が大きい。このため、単位面積当たりに流れる電流が小さくなる。その結果、オン抵抗が高い。
半導体装置119bにおいて、第1導電部材61及び第3導電部材63の幅が狭くされる。半導体装置119bにおいて、高い耐圧のための十分な電気容量を得るために、第1導電部材61と第3導電部材63との間の距離が短くされる。このため、第1導電部材61と第3導電部材63との間の絶縁部材において、リーク電流が大きくなりやすい。例えば、絶縁破壊が生じる場合もある。半導体装置119bは、実用的でない。
半導体装置119cにおいて、第1導電部材61及び第3導電部材63の幅が狭くされる。半導体装置119cにおいて、リーク電流及び絶縁破壊を抑制するために、第1導電部材61と第3導電部材63との間の距離が長くされる。このため、第1導電部材61と第3導電部材63との間の電気容量が小さい。半導体装置119cにおいては、十分な耐圧を得ることが困難である。
これに対して、実施形態に係る半導体装置110においては、第2導電部材62が設けられる。第1導電部材61と第2導電部材62との間の電気容量、及び、第1導電部材61と第3導電部材63との間の電気容量が利用できる。これにより、導電部材の幅を小さくしても、高い耐圧が維持できる。2の導電部材の間の距離を過度に短くしなくて良い。実施形態においては、例えば、リーク電流及び絶縁破壊を抑制できる。実施形態によれば、1つの動作領域(素子領域)の幅の縮小が容易である。実施形態によれば、例えば、低いオン抵抗が得られる。
上記の実施形態において、第1半導体領域11における第1導電形のキャリア濃度は、例えば、1.0x1015cm-3以上1.0x1017cm-3以下であることが好ましい。第2半導体領域12における第2導電形のキャリア濃度は、例えば、1.0x1016cm-3以上1.0x1018cm-3以下であることが好ましい。第3半導体領域13における第1導電形のキャリア濃度は、例えば、3.0x1018cm-3以上3.0x1020cm-3以下であることが好ましい。第4半導体領域14における第1導電形のキャリア濃度は、例えば、1.0x1017cm-3以上3.0x1020cm-3以下であることが好ましい。
上記の実施形態において、例えば、第4半導体領域14における第1導電形の不純物濃度は、第1半導体領域11における第1導電形の不純物濃度よりも高い。
第1半導体領域11における第1導電形の不純物濃度は、例えば、1.0x1015cm-3以上1.0x1017cm-3以下であることが好ましい。第2半導体領域12における第2導電形の不純物濃度は、例えば、1.0x1016cm-3以上1.0x1018cm-3以下であることが好ましい。第3半導体領域13における第1導電形の不純物濃度は、例えば、3.0x1018cm-3以上3.0x1020cm-3以下であることが好ましい。第4半導体領域14における第1導電形の不純物濃度は、例えば、1.0x1017cm-3以上3.0x1020cm-3以下であることが好ましい。
半導体部材は、例えば、シリコンを含む。半導体部材は、例えば、化合物半導体などを含んでも良い。第1電極51は、例えば、アルミニウム、チタン、ニッケル、及び、金よりなる群から選択された少なくとも1つを含む。第2電極52は、例えば、アルミニウム、チタン、ニッケル、及び、金よりなる群から選択された少なくとも1つを含む。第3電極53、及び、第1~第3導電部材61~63は、例えば、導電性のシリコン、または、ポリシリコンを含む。第1絶縁部材41は、例えば、酸化シリコン、窒化シリコン、及び、酸窒化シリコンよりなる群から選択された少なくとも1つを含む。
実施形態において、半導体領域の形状などに関する情報は、例えば、電子顕微鏡観察などにより得られる。半導体領域における不純物濃度に関する情報は、例えば、EDX(Energy Dispersive X-ray Spectroscopy)、または、SIMS(Secondary Ion Mass Spectrometry)などにより得られる。半導体領域におけるキャリア濃度に関する情報は、例えば、SCM(Scanning Capacitance Microscopy)などにより得られる。
実施形態によれば、特性を向上可能な半導体装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、半導体部材、半導体領域、導電部材、電極及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…半導体部材、 11~14…第1~第4半導体領域、 11a~11d…第1~第4部分領域、 41…第1絶縁部材、 41a~41d…第1~第4絶縁領域、 51…第1電極、 52…第2電極、 52C、52L…接続部材、 52T…端子、 52a~52c…第1~第3電極領域、 53…第3電極、 53a…第3電極端部、 53b…第3電極他端部、 61…第1導電部材、 61C…接続部材、 61T…端子、 62…第2導電部材、 62C、62L…接続部材、 62T…端子、 62a…第2導電部材端部、 62b…第2導電部材他端部、 63…第3導電部材、 63C…接続部材、 63T…端子、 110、119a~119c…半導体装置、 L1~L3…第1~第3長さ、 br1、br2…境界、 d1、d2…第1、第2距離、 t1~t3…距離、 w1~w3…第1~第3幅

Claims (20)

  1. 第1電極と、
    第2電極であって、前記第1電極から前記第2電極への方向は、第1方向に沿う、前記第2電極と、
    第3電極と、
    第1導電部材であって、前記第1導電部材は、前記第2電極と電気的に接続された、または、前記第1導電部材は、前記第2電極と電気的に接続されることが可能である、前記第1導電部材と、
    半導体部材であって、前記半導体部材は、第1導電形の第1半導体領域と、第2導電形の第2半導体領域と、前記第1導電形の第3半導体領域と、を含み、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域及び第4部分領域を含み、前記第1部分領域から前記第1導電部材への方向は、前記第1方向に沿い、前記第2部分領域から前記第3電極への方向は、前記第1方向に沿い、前記第3部分領域は、前記第1方向と交差する第2方向において前記第1部分領域と前記第2部分領域との間にあり、前記第2半導体領域は、前記第1方向において前記第3部分領域と前記第3半導体領域との間にあり、前記第4部分領域は、前記第1方向において前記第3部分領域と前記第2半導体領域との間にあり、前記第1導電部材から前記第4部分領域の少なくとも一部の方向は前記第2方向に沿う、前記半導体部材と、
    第2導電部材であって、前記第2半導体領域の少なくとも一部は、前記第2方向において、前記第2導電部材と前記第3電極との間にあり、前記第2導電部材は、前記第2電極及び前記第3電極から電気的に絶縁された、前記第2導電部材と、
    第1絶縁部材であって、前記第1絶縁部材は、第1絶縁領域、第2絶縁領域及び第3絶縁領域を含み、前記第1絶縁領域の少なくとも一部は、前記第3電極と前記半導体部材との間にあり、前記第2絶縁領域の少なくとも一部は、前記第1導電部材と前記半導体部材との間にあり、前記第3絶縁領域の少なくとも一部は、前記第2導電部材と前記半導体部材との間にある、前記第1絶縁部材と、
    を備えた半導体装置。
  2. 前記第2導電部材は、前記第1電極から電気的に絶縁された、請求項1記載の半導体装置。
  3. 前記第1絶縁領域の前記少なくとも一部は、前記第2半導体領域及び前記第3電極と接し、
    前記第2絶縁領域の前記少なくとも一部は、前記第1導電部材及び前記第4部分領域と接し、
    前記第3絶縁領域の前記少なくとも一部は、前記第2導電部材及び前記第2半導体領域と接する、請求項1または2に記載の半導体装置。
  4. 第3導電部材をさらに備え、
    前記第3導電部材は、前記第1方向において前記第1部分領域と前記第1導電部材との間にあり、
    前記第3導電部材は、前記第2導電部材と電気的に接続された、または、前記第3導電部材は、前記第2導電部材と電気的に接続されることが可能であり、
    前記第3導電部材は、前記第2電極及び前記第3電極から電気的に絶縁され、
    前記第1絶縁部材は、第4絶縁領域を含み、前記第4絶縁領域の少なくとも一部は、前記第3導電部材と前記半導体部材との間にある、請求項1~3のいずれか1つに記載の半導体装置。
  5. 前記第3導電部材は、前記第1方向に沿う第3長さと、前記第2方向に沿う第3幅と、を有し、
    前記第3長さは、前記第3幅よりも長い、請求項4記載の半導体装置。
  6. 前記第3長さは、前記第3幅の1倍を越え16倍以下である、請求項4または5に記載の半導体装置。
  7. 前記第3導電部材と前記第1導電部材との間の第1方向に沿う第2距離は、前記第3導電部材と前記第4部分領域との間の前記第2方向に沿う距離の0.5倍以上2倍以下である、請求項4~6のいずれか1つに記載の半導体装置。
  8. 前記第3導電部材と前記第1導電部材との間の第1方向に沿う第2距離は、125nm以上である、請求項4~6のいずれか1つに記載の半導体装置。
  9. 前記第1導電部材は、前記第1方向に沿う第1長さと、前記第2方向に沿う第1幅と、を有し、
    前記第1長さは、前記第1幅よりも長い、請求項1~8のいずれか1つに記載の半導体装置。
  10. 前記第1長さは、前記第1幅の1倍を越え16倍以下である、請求項1~9のいずれか1つに記載の半導体装置。
  11. 前記第2導電部材は、前記第1方向に沿う第2長さと、前記第2方向に沿う第2幅と、を有し、
    前記第2長さは、前記第2幅よりも長い、請求項1~10のいずれか1つに記載の半導体装置。
  12. 前記第2長さは、前記第2幅の1倍を越え7倍以下である、請求項1~11のいずれか1つに記載の半導体装置。
  13. 前記第1導電部材と前記第2導電部材との間の第1方向に沿う第1距離は、前記第1導電部材と前記第4部分領域との間の前記第2方向に沿う距離の0.6倍以上2.4倍以下である、請求項1~12のいずれか1つに記載の半導体装置。
  14. 前記第1導電部材と前記第2導電部材との間の第1方向に沿う第1距離は、125nm以上である、請求項1~12のいずれか1つに記載の半導体装置。
  15. 前記第3半導体領域の一部は、前記第2方向において、前記第1導電部材の一部と前記第3電極の一部との間にある、請求項1~14のいずれか1つに記載の半導体装置。
  16. 前記第4部分領域と前記第2半導体領域との間の境界の前記第1方向における位置は、前記第1導電部材の前記第1方向における位置と、前記第2導電部材の前記第1方向における位置と、の間にある、請求項1~15のいずれか1つに記載の半導体装置。
  17. 前記第3電極は、第3電極端部及び第3電極他端部を含み、
    前記第3電極端部は、前記第1方向において前記第2部分領域と前記第3電極他端部との間にあり、
    前記第4部分領域と前記第2半導体領域との間の境界の前記第1方向における位置は、前記第3電極端部の前記第1方向における位置と、前記第3電極他端部の前記第1方向における位置と、の間にある、請求項1~15のいずれか1つに記載の半導体装置。
  18. 前記第3電極は、第3電極端部及び第3電極他端部を含み、
    前記第3電極端部は、前記第1方向において前記第2部分領域と前記第3電極他端部との間にあり、
    前記第2半導体領域と前記第3半導体領域との間の境界の前記第1方向における位置は、前記第3電極端部の前記第1方向における位置と、前記第3電極他端部の前記第1方向における位置と、の間にある、請求項1~15のいずれか1つに記載の半導体装置。
  19. 前記第2導電部材は、第2導電部材端部及び第2導電部材他端部を含み、
    前記第2導電部材端部は、前記第1方向において前記第1導電部材と前記第2導電部材他端部との間にあり、
    前記第2半導体領域と前記第3半導体領域との間の境界の前記第1方向における位置は、前記第2導電部材端部の前記第1方向における位置と、前記第2導電部材他端部の前記第1方向における位置と、の間にある、請求項1~15のいずれか1つに記載の半導体装置。
  20. 前記第2電極は、第1電極領域を含み、
    前記第1電極領域の少なくとも一部は、前記第2方向において前記第2導電部材の一部と前記第2半導体領域との間にある、請求項1~19のいずれか1つに記載の半導体装置。
JP2021006875A 2021-01-20 2021-01-20 半導体装置 Pending JP2022111450A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021006875A JP2022111450A (ja) 2021-01-20 2021-01-20 半導体装置
US17/399,318 US11837637B2 (en) 2021-01-20 2021-08-11 Semiconductor device having multiple conductive members
CN202110946304.7A CN114864669A (zh) 2021-01-20 2021-08-18 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021006875A JP2022111450A (ja) 2021-01-20 2021-01-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2022111450A true JP2022111450A (ja) 2022-08-01

Family

ID=82405357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021006875A Pending JP2022111450A (ja) 2021-01-20 2021-01-20 半導体装置

Country Status (3)

Country Link
US (1) US11837637B2 (ja)
JP (1) JP2022111450A (ja)
CN (1) CN114864669A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227514A (ja) * 2003-12-30 2008-09-25 Fairchild Semiconductor Corp パワー半導体デバイスおよびその製造方法
JP2017045776A (ja) * 2015-08-24 2017-03-02 ローム株式会社 半導体装置およびその製造方法
JP2017139262A (ja) * 2016-02-01 2017-08-10 株式会社東芝 半導体装置
JP2018515927A (ja) * 2015-05-07 2018-06-14 日本テキサス・インスツルメンツ株式会社 複数遮蔽トレンチゲートfet
JP2019145701A (ja) * 2018-02-22 2019-08-29 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP5087816B2 (ja) 2004-12-15 2012-12-05 富士電機株式会社 半導体装置およびその製造方法
US8198678B2 (en) 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
JP2013214551A (ja) 2012-03-30 2013-10-17 Toshiba Corp 半導体装置及びその製造方法
US9525035B2 (en) * 2014-12-08 2016-12-20 Texas Instruments Incorporated Vertical high-voltage MOS transistor and method of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227514A (ja) * 2003-12-30 2008-09-25 Fairchild Semiconductor Corp パワー半導体デバイスおよびその製造方法
JP2018515927A (ja) * 2015-05-07 2018-06-14 日本テキサス・インスツルメンツ株式会社 複数遮蔽トレンチゲートfet
JP2017045776A (ja) * 2015-08-24 2017-03-02 ローム株式会社 半導体装置およびその製造方法
JP2017139262A (ja) * 2016-02-01 2017-08-10 株式会社東芝 半導体装置
JP2019145701A (ja) * 2018-02-22 2019-08-29 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN114864669A (zh) 2022-08-05
US11837637B2 (en) 2023-12-05
US20220231135A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US10763359B2 (en) Semiconductor device
US10438946B2 (en) Semiconductor device and electrical apparatus
JP2014003233A (ja) 半導体装置
JP6640691B2 (ja) 半導体装置及びその製造方法
US10811531B2 (en) Transistor device with gate resistor
US20190259747A1 (en) Semiconductor device
US9502512B2 (en) Trench power metal oxide semiconductor field effect transistor and edge terminal structure including an L-shaped electric plate capable of raising a breakdown voltage
JP2019102490A (ja) 半導体装置
US20180277667A1 (en) Semiconductor device
US10978565B2 (en) Power transistor device
JP2017126690A (ja) 半導体装置
CN103296073A (zh) 绝缘栅型双极晶体管
JP2019057573A (ja) 半導体装置
US10340378B1 (en) Semiconductor device
CN114639733B (zh) 半导体装置
US11495666B2 (en) Semiconductor device
JP7492438B2 (ja) 半導体装置
TW201635487A (zh) 半導體裝置
US20140077255A1 (en) Semiconductor device
TW201724503A (zh) 具有超晶格結構的表面優化電晶體
US10734480B2 (en) Semiconductor device having a transistor and a conductive plate
JP2022111450A (ja) 半導体装置
CN110391296A (zh) 功率半导体元件
US20180286955A1 (en) Semiconductor device
US20230178535A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240604