[go: up one dir, main page]

JP6999197B2 - 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 - Google Patents

複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 Download PDF

Info

Publication number
JP6999197B2
JP6999197B2 JP2020538804A JP2020538804A JP6999197B2 JP 6999197 B2 JP6999197 B2 JP 6999197B2 JP 2020538804 A JP2020538804 A JP 2020538804A JP 2020538804 A JP2020538804 A JP 2020538804A JP 6999197 B2 JP6999197 B2 JP 6999197B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
group iii
structural layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538804A
Other languages
English (en)
Other versions
JP2021510461A (ja
Inventor
銭 孫
宇 周
耀宗 鐘
宏偉 高
美▲シン▼ 馮
輝 楊
Original Assignee
中国科学院蘇州納米技術与納米▲ファン▼生研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国科学院蘇州納米技術与納米▲ファン▼生研究所 filed Critical 中国科学院蘇州納米技術与納米▲ファン▼生研究所
Publication of JP2021510461A publication Critical patent/JP2021510461A/ja
Application granted granted Critical
Publication of JP6999197B2 publication Critical patent/JP6999197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、電界効果トランジスタデバイス、特に複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ及びその製造方法に関し、半導体の技術分野に属する。
従来のシリコンベースのＭＯＳＦＥＴに比べて、ＡＧａＮ／ＡｌＮ／ＧａＮなどのヘテロ接合に基づく高電子移動度トランジスタ（ＨＥＭＴ）は、低いオン抵抗、高い絶縁破壊電圧、高いスイッチング周波数などのユニークな利点を有するので、様々な電力変換システムでコアデバイスとして用いることができ、省エネルギー・消費削減の点で将来性が期待でき、このため、学界や産業界から大きな注目を集めている。しかしながら、ＡｌＧａＮ／ＡｌＮ／ＧａＮヘテロ接合に基づくＨＥＭＴは、ＩＩＩ族窒化物材料系の分極効果のため、一般には、いずれもディプリーション型（ノーマリオン）であり、このタイプのデバイスが回路レベルのシステムに使用されると、デバイスに対してスイッチング制御ができるように負極性ゲート駆動回路を設計する必要があり、その結果、回路の複雑さ及びコストが大幅に増大してしまう。さらに、ディプリーション型デバイスは、フェイルセーフ能力に課題があり、したがって、本格的な商業的用途を実現できない。ｐ型ゲート技術に基づくエンハンスメント型ＨＥＭＴは、この問題を解決するための実行可能な解決策であり、つまり、従来のＨＥＭＴのエピタキシャル構造に基づいて、ＡｌＧａＮバリア層上にｐ型層をエピタキシャル成長させることで、エピタキシャルウエハ全体にｐｎ接合を形成し、空間電荷領域（主にバリア層とチャネル層に分布している）は、チャネルでの２次元電子ガスを効果的に消耗し尽くす。エンハンスメント型ＨＥＭＴは、ゲートの下の電子が空乏化することのみを必要とするため、後続のチッププロセスでは、図１に示すように、非ゲート領域をエピタキシャルウエハ上でエッチングすることで、空乏化した２次元電子ガス（２ＤＥＧ）を回復する必要がある。
上記の選択的エッチングに基づく技術では、活性領域ヘテロ接合は一般にＡｌＧａＮ／ＡｌＮ／ＧａＮ構造を採用しており、デバイスの優れたノーマリオフ性能、つまりより高い正のしきい値電圧を得るために、一般的には、バリア層のＡｌ成分は高すぎてはならず、厚さは厚すぎてはならない。その反面、チャネルのキャリア濃度が低下し、デバイスの出力特性（オン抵抗、飽和出力電流）を最適化できなくなる。したがって、従来の活性領域構造の設計では、デバイスのノーマリオフ性能と出力特性の両方の最適化を実現することは困難である。
この問題を解決するために、一部の研究者は、図２に示すように、トレンチゲートエッチングにより、ｐ型層再成長技術とエッチング技術を使用して、ｐ型ゲート技術に基づくエンハンスメント型ＨＥＭＴを製造している。この構造では、ゲート領域のバリア層が薄く、非ゲート領域のバリア層が厚いため、しきい値電圧とオン特性を同時に最適化できる。ただし、そのゲート領域は依然として低含有量のＡｌ成分、薄いバリア層構造を使用しているため、ｐ型層の正孔とチャネル層の電子のいずれに対してもバリアが低すぎ、それにより、デバイスの正のゲートリーク電流が増大し、ゲートしきい値電圧のスイングが低くなり、デバイスの実際の動作の信頼性要件を満たせないことが発生しやすく、また、トレンチゲートの製造には電気化学腐食、低速エッチング技術が使用されるため、プロセスが複雑になり、制御が難しくなり、スケールアップが不利となる。
本発明の主な目的は、従来技術の課題を解決する、複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ及びその製造方法を提供することである。
上記発明の目的を達成するために、本発明に使用される技術案は、以下を含む。
本発明の実施例は、複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴを提供し、このＩＩＩ族窒化物エンハンスメント型ＨＥＭＴは、ヘテロ接合、第２導電タイプを有する第３半導体、ソース、ドレイン及びゲートを備え、前記ヘテロ接合は、第１導電タイプを有する第１半導体及び第２半導体を備え、前記第２半導体は、第１半導体上に設置され且つ第１半導体よりも広いバンドギャップを有し、少なくともゲートに対応する前記第２半導体の領域内にトレンチ構造がさらに形成され、前記第３半導体は少なくとも部分的に前記トレンチ構造内に設置され、前記ソースとドレインは前記ヘテロ接合内に形成された二次元電子ガスを介して電気的に接続され、前記ゲートはソースとドレインとの間に設置され、且つ第３半導体に接続され、
前記第２半導体は、第１半導体上に設置される第１構造層と、第１構造層上に設置される第２構造層とを備え、且つ、所定のエッチング剤に対して、前記第１構造層が第２構造層よりも高い耐エッチング性を有する。
さらに、前記第１構造層、第２構造層のいずれもＡｌ成分を含有し得る。
またさらに、前記第２構造層中のＡｌ成分の含有量が第１構造層中のＡｌ成分の含有量よりも低く、且つ、前記第１構造層、第２構造層中のＡｌ成分の含有量は、所定のエッチング剤が第２構造層をエッチングできるが、第１構造層をエッチングできないという条件を満たす。
またさらに、前記所定のエッチング剤は、ドライエッチングプロセスに適用できるエッチングガス、たとえば、Ｃｌ系エッチングガス及び／又はＦ系エッチングガスなどであるが、これらに制限されない。
本発明の実施例は、前記複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴの製造方法をさらに提供し、この製造方法は、
順次形成される第１半導体と第２半導体を含み、前記第２半導体が順次形成される第１構造層と第２構造層を含むエピタキシャル層を成長するステップと、
前記エピタキシャル層に前記トレンチ構造を加工するステップと、
前記トレンチ構造が第３半導体又は第２半導体と第３半導体により充填されるように、前記エピタキシャル層上に第３半導体又は第２半導体と第３半導体を成長するステップと、
ゲートの下の領域以外の第３半導体を除去するステップと、
ソース、ドレイン及びゲートを製造するステップと、を含む。
さらに、前記の製造方法は、ドライエッチングプロセスを用いて前記エピタキシャル層に前記トレンチ構造を加工するステップを含んでもよい。
またさらに、前記ドライエッチングプロセスに使用されるエッチングガスには、Ｃｌ系エッチングガス及び／又はＦ系エッチングガスなどが含まれるが、これらに制限されず、たとえば、前記ドライエッチングプロセスに使用されるエッチングガスには、酸素ガスが混合されていてもよい。
従来技術に比べて、本発明のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴは、複合バリア層構造を採用しており、例えば、チャネル層のすぐ上には高Ａｌ成分含有量のバリア層、高Ａｌ成分含有量のバリア層の上には低Ａｌ成分含有量のバリア層があり、高Ａｌ成分含有量のバリア層と低Ａｌ成分含有量のバリア層の間の高選択比を利用してエッチングし、エッチングストップを高Ａｌ成分含有量のバリア層やより高Ａｌ成分含有量のＡｌＮなどの挿入層に直接形成することにより、高精度なトレンチゲートを作製し、そして、エッチングプロセス自体はシンプルで、効果的で制御可能であり、チャネル層の下に広いバンドギャップのバックバリア層があり、それによりしきい値電圧を上げることができる。さらに、ｐ型層の再成長及び非ゲート領域のｐ型層のエッチングが順次完了した後、形成されたｐ型ゲート領域のバリア層は、Ａｌ成分の含有量が高いため、デバイスの正のゲートリーク電流を効果的に抑制し、ゲートしきい値電圧のスイングを向上させることができ、また、ｐ型ゲート領域のバリア層の厚さは、エピタキシャル成長によって直接決定され、厚さを正確に制御できるため、デバイスのしきい値電圧のウエハ内の均一性を保証でき、量産に適している。
従来技術における選択的エッチング技術に基づくｐ型ゲートエンハンスメント型ＨＥＭＴの製造過程を示す模式図である。 従来技術におけるトレンチゲートエッチングとｐ型層の再成長技術を用いたエンハンスメント型ＨＥＭＴの製造過程を示す模式図である。 本発明の一代表実施形態における複合バリア層構造に基づくエンハンスメント型ＨＥＭＴの製造過程を示す模式図である。 本発明の実施例１におけるＡｌＧａＮデュアルバリア層ヘテロ接合に基づくＨＥＭＴのエピタキシャル構造の模式図である。 酸素含有ＩＣＰ技術を用いて図４に示すデバイス構造をトレンチゲートエッチングしたときの模式図である。 図５に示すデバイス構造上にｐ型層を再成長させたときの模式図である。 図６に示すデバイス構造の非ゲート領域のｐ型層をエッチングしたときの模式図である。 図７に示すデバイス構造のｐ型層上にゲート金属が堆積されたときの模式図である。 図８に示すデバイス構造上に窒化ケイ素不活性化層が堆積されたときの模式図である。 図９に示すデバイス構造に対してオーミックコンタクト領域に窓を開設したときの模式図である。 図１０に示すデバイス構造上にソース／ドレイン・オーミックコンタクトを製造したときの模式図である。 図１１に示すデバイス構造上にリード電極が製造されたときの模式図である。 本発明の実施例２におけるＡｌＧａＮマルチバリア層ヘテロ接合に基づくＨＥＭＴのエピタキシャル構造の模式図である。 酸素含有ＩＣＰ技術を用いて図１３に示すデバイス構造をトレンチゲートエッチングしたときの模式図である。 本発明の実施例２におけるＡｌＧａＮマルチバリア層ヘテロ接合に基づくＨＥＭＴ完成品の構造の模式図である。
従来技術の欠点に鑑み、本出願の発明者は、長期間の研究及び大量の実験を行った結果、本発明の技術案を提案できた。以下、この技術案、その実施及び原理についてさらに説明する。しかしながら、本発明の範囲内で、本発明の上記した各技術的特徴と以下（例えば、実施例）に具体的に説明される各技術的特徴とを互いに組み合わせて、新しい又は好ましい技術案を形成することができる。ここでは、簡単のため、詳しく説明しない。
本発明の実施例の一態様による複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴは、ヘテロ接合、第２導電タイプを有する第３半導体、ソース、ドレイン及びゲートを備え、前記ヘテロ接合は、第１導電タイプを有する第１半導体及び第２半導体を備え、前記第２半導体は、第１半導体上に設置され且つ第１半導体よりも広いバンドギャップを有し、少なくともゲートに対応する前記第２半導体の領域内にトレンチ構造が形成され、前記第３半導体は少なくとも部分的に前記トレンチ構造内に設置され、前記ソースとドレインは前記ヘテロ接合内に形成された二次元電子ガスを介して電気的に接続され、前記ゲートはソースとドレインとの間に設置され、且つ第３半導体に接続され、前記第２半導体は、第１半導体上に設置される第１構造層と、第１構造層上に設置される第２構造層とを備え、且つ、所定のエッチング剤に対して、前記第１構造層が第２構造層よりも高い耐エッチング性を有する。
一般的には、上記した第１導電タイプ、第２導電タイプは、それぞれｎ型、ｐ型であってもよい。
さらに、前記第１構造層、第２構造層はいずれもＡｌ成分を含有し得る。
またさらに、前記第２構造層中のＡｌ成分の含有量が第１構造層中のＡｌ成分の含有量よりも低く、且つ前記第１構造層、第２構造層中のＡｌ成分の含有量は、所定のエッチング剤が第２構造層をエッチングできるが、第１構造層をエッチングできないという条件を満たす。
またさらに、前記所定のエッチング剤は、ドライエッチングプロセスに適用できるエッチングガス、たとえば、Ｃｌ系エッチングガス及び／又はＦ系エッチングガスなどであってもよいが、これらに制限されない。前記エッチングガスの代表例として、Ｃｌ２／Ｎ２／Ｏ２；酸素ガスを含有するほかのＣｌ系エッチング混合ガス、たとえば、Ｃｌ２／ＢＣｌ３／Ｎ２／Ｏ２、ＢＣｌ３／Ｎ２／Ｏ２、Ｃｌ２／Ｏ２など；Ｃｌ基、Ｆ基を含有するエッチング混合ガス、たとえばＣｌ２／ＢＣｌ３／ＳＦ６、Ｃｌ２／ＳＦ６など；一般的なＣｌ系エッチングガス、たとえばＣｌ２、Ｃｌ２／ＢＣｌ３などがある。
いくつかの実施形態では、前記トレンチ構造のトレンチ底部が第２構造層と第１構造層との界面にあるようにしてもよい。
いくつかの実施形態では、前記トレンチ構造のトレンチ底部が第１構造層に入るようにしてもよい。
いくつかの実施形態では、前記トレンチ構造のトレンチ底部が第１半導体の上面と面一であるか、又は第１半導体層に入るようにしてもよい。
さらに、前記第１半導体、第２半導体、第３半導体は、すべてＩＩＩ族窒化物から選ばれるようにしてもよい。
たとえば、前記第１半導体はＧａＮなどを含み得るが、これらに制限されない。
たとえば、前記第２半導体はＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＮのうちのいずれか１種又は２種以上の組み合わせを含み得るが、これらに制限されない。
たとえば、前記第３半導体はｐ－ＧａＮ、ｐ－ＡｌＧａＮ、ｐ－ＡｌＩｎＮ、ｐ－ＩｎＧａＮ、ｐ－ＡｌＩｎＧａＮのうちのいずれか１種又は２種以上の組み合わせを含み得るが、これらに制限されない。
いくつかの実施形態では、前記第１半導体と第２半導体との間には、挿入層がさらに設けられている。
いくつかの実施形態では、前記第１構造層と第２構造層との間には、挿入層がさらに設けられている。
さらに、前記挿入層の材料はＡｌＮなどを含むが、それに制限されない。
いくつかの実施例では、上記第１半導体、第２半導体は、それぞれチャンネル層、バリア層とみなされ得る。第１構造層、第２構造層は、それぞれ下バリア層、上バリア層とみなされ得る。
それに対応して、上記バリア層は、デュアルＡｌ成分ＡｌＧａＮ複合バリア層構造、ＡｌＮ挿入層を備えるサンドイッチ型ＡｌＧａＮバリア層構造、ＡｌＩｎＮベースバリア層、ＡｌＩｎＧａＮベースバリア層又はこれらの組み合わせなどであってもよいが、これらに制限されない。
さらに、いくつかの実施例では、隣接するチャンネル層のバリア層が高Ａｌ成分含有量を有する場合、バリア層のＡｌ成分はエピタキシャル成長方向の各種の関数であり得、高Ａｌ成分含有量のバリア層中のＡｌ成分は、必ずしも一定であると限らず、エネルギーバンド構造、応力、２ＤＥＧ濃度などを調整できるように分布してもよい。
加えて、いくつかの実施例では、ＡｌＮ挿入層をバリア層の一部とする場合、ＡｌＮをエッチング終了層として、バリア層全体をエッチングし、チャンネル層に到達するか、又はチャンネル層に入るようにしてもよい。
いくつかの実施例では、上記第３半導体はｐ型層とみなされ得る。
上記いくつかの実施例では、バリア層は、複合層状構造を有するものであり、即ち、低Ａｌ成分含有量のバリア層とチャンネル層との間に高Ａｌ成分含有量のバリア層がエピタキシャル成長されており、それにより、たとえば、正のゲートリーク電流を減少させたり、ゲートしきい値電圧のスイングを向上させたりするなど、デバイスのゲート特性を効果的に向上させる一方、デバイスの製造には、高、低Ａｌ成分含有量のバリア層の間の高選択比を利用してエッチングし、高Ａｌ成分含有量のバリア層にエッチングストップを直接形成することにより、高精度なトレンチゲートを作製し、そして、エッチングプロセス自体はシンプルで、効果的で制御可能である。
さらに、前記第２半導体上に第４半導体がさらに設けられ、且つ前記第３半導体は第４半導体を貫通して前記トレンチ構造に入る。
好ましくは、前記第４半導体はＧａＮなどを含むが、これに制限されない。
いくつかの実施例では、上記第４半導体は、キャップ層とみなされ得る。
いくつかの実施形態では、前記ゲート、第３半導体及び第４半導体上に不活性化層がさらに覆設されており、前記ソース、ドレインは不活性化層から露出している。
好ましくは、前記不活性化層の材料は、窒化ケイ素、ＳｉＯ２、Ａｌ２Ｏ３、窒化アルミニウムのうちのいずれか１種又は２種以上の組み合わせを含むが、これに制限されない。
さらに、前記ゲートと第３半導体はショットキーコンタクト又はオーミックコンタクトを形成する。
いくつかの実施形態では、前記ＨＥＭＴは、第１導電タイプを有する第５半導体をさらに備え、前記第１半導体は、第５半導体上に設置され、且つ第５半導体とヘテロ構造を形成する。好ましくは、前記第５半導体は、第１半導体よりも広いバンドギャップを有する。
さらに、前記第５半導体は、ＡｌＧａＮなどを含むが、これに制限されない。
いくつかの実施例では、上記第５半導体は、バックバリア層とみなされることもでき、上記第１半導体とともにチャンネル層構造を構成し、それによりエンハンスメント型ＨＥＭＴのしきい電圧が向上する。
いくつかの実施形態では、前記ＨＥＭＴは、フィールドプレート構造無しデバイス又はフィールドプレート構造有りデバイスである。
いくつかの実施形態では、前記第２半導体には、ソース、ドレインと嵌合するトレンチが形成されており、前記ソース、ドレインは第２半導体とオーミックコンタクトを形成する。
いくつかの実施形態では、前記ＩＩＩ族窒化物エンハンスメント型ＨＥＭＴは、基板をさらに備えてもよく、第１半導体は基板上に形成される。
いくつかの実施形態では、前記的ＩＩＩ族窒化物エンハンスメント型ＨＥＭＴは、基板とバッファ層をさらに備えてもよく、前記バッファ層、第１半導体は順次基板上に形成される。
上記基板は、サファイア、炭化ケイ素、窒化ガリウム、窒化アルミニウムなどを含み得るが、これらに制限されない。
上記バッファ層は、ＧａＮなどの材料、Ａｌ成分の含有量が勾配的に変化しているＡｌＧａＮバッファ層、又は両方の組み合わせであってもよいが、これらに制限されない。
本発明の実施例の別の態様による前記複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴの製造方法は、
順次形成される第１半導体と第２半導体を含み、前記第２半導体が順次形成される第１構造層と第２構造層を含むエピタキシャル層を成長するステップと、
前記エピタキシャル層に前記トレンチ構造を加工するステップと、
前記トレンチ構造が第３半導体又は第２半導体と第３半導体により充填されるように、前記エピタキシャル層上に第３半導体又は第２半導体と第３半導体を成長するステップと、
ゲートの下の領域以外の第３半導体を除去するステップと、
ソース、ドレイン及びゲートを製造するステップと、を含む。
いくつかの実施形態では、前記製造方法は、基板上に第１半導体、第２半導体及び第４半導体を成長することで、前記エピタキシャル層を形成するステップをさらに含んでもよい。
さらに、前記製造方法は、基板上にバッファ層、第１半導体、第２半導体及び第４半導体を成長することで、前記エピタキシャル層を形成するステップをさらに含んでもよい。
いくつかの実施形態では、前記製造方法は、
ゲートの下の領域内に残された第３半導体上にゲートを製造するステップと、
前記ゲート、第３半導体及び第４半導体上に連続した不活性化層を形成するステップと、
ソース、ドレインに対応する窓を不活性化層上に加工するステップと、
前記窓から第２半導体のソース・ドレイン接触領域にトレンチを加工し、さらに第２半導体とオーミックコンタクトを形成するソース、ドレインを製造するステップと、をさらに含んでもよい。
いくつかの実施形態では、前記製造方法は、ドライエッチングプロセスを用いて前記絵ピタキシャル層に前記トレンチ構造を加工するステップをさらに含んでもよい。
好ましくは、前記ドライエッチングプロセスに使用されるエッチングガスは、上記的Ｃｌ系エッチングガス及び／又はＦ系エッチングガスなどであってもよいが、これらに制限されない。
さらに、上記第３半導体は、ＭＯＣＶＤ、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ、分子線エピタキシー）などのプロセスにより再成長させ得るが、これらに制限されない。また、上記第３半導体は、マグネシウムなどの元素がドーピングされてもよく、ドーピング濃度については、単一ドーピング濃度又はエピタキシャル成長方向に対する関数であってもよいが、これらに制限されない。
いくつかの実施形態では、前記製造方法は、堆積技術により前記不活性化層を形成するステップを含んでもよく、ここで、堆積技術は、ＰＥＣＶＤ、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、低圧化学気相堆積）、ＡＬＤ（Ａｔｏｍ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、原子層堆積）、ＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ａｔｏｍ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、プラズマ強化原子層堆積）などから選択できるが、これらに制限されない。
さらに、上記ゲートを形成する金属は、ＴｉＮ、Ｗ、Ｎｉ／Ａｕ、Ｐｄ／Ａｕなどのショットキー又はオーミックコンタクトゲート金属であってもよいが、これらに制限されない。
いくつかの実施形態では、自己整合技術などによって上記ゲートを直接製造してもよい。
いくつかの実施形態では、まず、ソース、ドレインなどを製造し、次にゲートを製造してもよい。
いくつかの実施形態では、オーミックコンタクトの高温製造プロセス又はオーミックコンタクトの低温製造プロセスなどによって、上記オーミックコンタクトを形成することができる。
特定の実施例では、前記製造方法は、複合バリア層構造を使用し、即ち、低Ａｌ成分含有量のバリア層とチャンネル層との間に高Ａｌ成分含有量のバリア層をエピタキシャル成長させることによって、たとえば、正のゲートリーク電流を減少させたり、ゲートしきい値電圧のスイングを向上させたりするなど、デバイスのゲート特性を効果的に向上させる一方、ドライエッチング技術だけで、Ａｌ成分含有量の異なるバリア層の間の選択性を利用してエッチングし、高Ａｌ成分含有量のバリア層にエッチングストップを直接形成することにより、高精度なトレンチゲート構造を製造することができ、さらに、ｐ型層の再成長とエッチング技術によってトレンチｐ型ゲート構造を形成することもできる。このようにして、一方では、プロセスの難度を大幅に低下させ、プロセスの安定性を向上させ、他方では、ｐ型ゲート領域のバリア層の厚さは、エピタキシャル成長によって直接決定され、厚さを正確に制御できるため、デバイスのしきい値電圧の均一性を大幅に向上できる。
以下、複数の実施例にて本発明の技術案をさらに詳しく説明する。
実施例１
Ａｌ０．１５Ｇａ０．８５Ｎ／Ａｌ０．３０Ｇａ０．７０Ｎデュアルバリア層に基づくＨＥＭＴの製造方法は、以下のステップを含む。
ステップＳ１：ＡｌＧａＮデュアルバリア層ヘテロ接合に基づくＨＥＭＴのＭＯＣＶＤエピタキシャル成長。上バリア層は、低Ａｌ成分含有量のＡｌＧａＮバリア層であり、Ａｌ成分が１５％、厚さが２０～３５ｎｍであり、下バリア層は、高Ａｌ成分含有量のＡｌＧａＮバリア層であり、Ａｌ成分が３０％、厚さが５～１０ｎｍである。ＡｌＮ挿入層は約１ｎｍであり、ＧａＮチャンネル層は５０～２００ｎｍである。ＨＥＭＴのエピタキシャル構造は図４に示される。バッファ層は、ＧａＮなどの材料又はＡｌ成分が勾配的に変化しているＡｌＧａＮバッファ層、又は両方の組み合わせであってもよく、基板は、サファイア、炭化ケイ素、窒化ガリウム又は窒化アルミニウムなどの材料であってもよい。
ステップＳ２：トレンチゲートエッチング。フォトレジストＡＺ５２１４をマスクとして、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ、誘導結合プラズマ）エッチング技術によってトレンチゲートエッチングを行う。エッチング混合ガスは塩素ガス／酸素ガス／窒素ガスである。エッチング混合ガスの流量及び流量比（塩素ガスの流量は１０～１００ｓｃｃｍであり、酸素ガスの流量は塩素ガスの流量の５％～８０％であり、窒素ガスの流量は塩素ガスの流量の１５％～７５％である）、エッチングチャンバーの圧力（１０～１００ｍＴｏｒｒ）、ＲＦパワー（１０～１００Ｗ）、ＩＣＰパワー（３００～２５００Ｗ）を調整することによって、低Ａｌ成分含有量のバリア層Ａｌ０．１５Ｇａ０．８５Ｎをエッチングするとともに、高Ａｌ成分含有量のバリア層Ａｌ０．３０Ｇａ０．７０Ｎでエッチングを終了させる。エッチング表面に形成された（Ａｌ，Ｇａ）Ｏｘ耐エッチング層を酸溶液で除去する。形成したデバイスの構造は図５に示される。
ステップＳ３：ｐ型層の再成長。ｐ－ＧａＮ厚さが５～３００ｎｍであり、マグネシウムのドーピング濃度の範囲が１０１８～１０２１／ｃｍ３であるｐ型層をＭＯＣＶＤによりエピタキシャル成長させる。形成したデバイスの構造は図６に示される。
ステップＳ４：非ゲート領域におけるｐ型層のエッチング。ＩＣＰエッチング技術によって、非ゲート領域のｐ型層をエッチングする。形成したデバイスの構造は図７に示される。
ステップＳ５：ゲート金属の堆積。マグネトロンスパッタリングを用いて、厚さ５０～２００ｎｍのＴｉＮを堆積する。形成したデバイスの構造は図８に示される。
ステップＳ６：不活性化層の堆積。ＰＥＣＶＤ誘電体層堆積技術によって、厚さ１０～５００ｎｍのＳｉＮｘ不活性化層を堆積する。形成したデバイスの構造は図９に示される。
ステップＳ７：不活性化層の開口窓。ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ、反応性イオンエッチング）でＳｉＮｘをエッチングすることで、オーミックコンタクトの窓開けを行う。形成したデバイスの構造は図１０に示される。
ステップＳ８：ソース・ドレインオーミックコンタクト。製造条件：ソース・ドレイン接触領域にトレンチエッチングをした後、厚さ２０ｎｍ／１３０ｎｍ／５０ｎｍ／１５０ｎｍの金属Ｔｉ／Ａｌ／Ｎｉ／Ａｕを堆積し、アニーリング条件として、８９０℃、３０ｓ、窒素ガスの雰囲気とした。形成したデバイスの構造は図１１に示される。
ステップＳ９：リード電極。製造条件：金属Ｎｉ／Ａｕ、厚さ５０ｎｍ／４００ｎｍ。形成したデバイスの構造は図１２に示される。
実施例２
Ａｌ０．１５Ｇａ０．８５Ｎ／ＡｌＮ／Ａｌ０．３０Ｇａ０．７０Ｎマルチバリア層に基づくＨＥＭＴの製造方法は、以下のステップを含む。
ステップＳ１：ＡｌＧａＮマルチバリア層ヘテロ接合、つまり、ＡｌＮ挿入層を備えるサンドイッチ型ＡｌＧａＮバリア層構造に基づくＨＥＭＴのＭＯＣＶＤエピタキシャル成長。上バリア層は、低Ａｌ成分含有量のＡｌＧａＮバリア層であり、Ａｌ成分が１５％、厚さが２０～３５ｎｍであり、下バリア層は、高Ａｌ成分含有量のＡｌＧａＮバリア層であり、Ａｌ成分が３０％、厚さが５～１０ｎｍであり、両方の間は、厚さ約１～２ｎｍのＡｌＮ薄層であり、この層は、エッチングの自動停止のためにより広いプロセスウィンドウズを提供し、トレンチゲートエッチングプロセスをより安定的かつ確実にするという役割を果たす。加えて、ＡｌＮ挿入層は約１ｎｍであり、ＧａＮチャンネル層は５０～２００ｎｍである。ＨＥＭＴのエピタキシャル構造は図１３に示される。ここで、バッファ層は、ＧａＮなどの材料、又はＡｌ成分が勾配的に変化しているＡｌＧａＮバッファ層、又は両方の組み合わせであってもよく、基板は、サファイア、炭化ケイ素、窒化ガリウム又は窒化アルミニウムなどの材料であってもよい。
ステップＳ２：トレンチゲートエッチング。フォトレジストＡＺ５２１４をマスクとして、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ、誘導結合プラズマ）エッチング技術によってトレンチゲートエッチングを行う。エッチング混合ガスは塩素ガス／酸素ガス／窒素ガスである。エッチング混合ガスの流量及び流量比（塩素ガスの流量は１０～１００ｓｃｃｍであり、酸素ガス流量は塩素ガスの流量の５％～７０％であり、窒素ガスの流量は塩素ガスの流量の１５％～７５％である）、エッチングチャンバーの圧力（１０～１００ｍＴｏｒｒ）、ＲＦパワー（１０～２００Ｗ）、ＩＣＰパワー（３００～２５００Ｗ）を調整することによって、低Ａｌ成分含有量のバリア層Ａｌ０．１５Ｇａ０．８５Ｎをエッチングするとともに、ＡｌＮでエッチングを終了させる。エッチング表面に形成された（Ａｌ，Ｇａ）Ｏｘ耐エッチング層を酸溶液で除去する。形成したデバイスの構造は図１４に示される。
ステップＳ３～Ｓ９：実施例１のステップＳ３～Ｓ９と同様。チップ全体のプロセスが行われたデバイスは図１５に示される。
加えて、上記実施例のデュアルＡｌ成分ＡｌＧａＮ複合バリア層構造、ＡｌＮ挿入層を備えるサンドイッチ型ＡｌＧａＮバリア層構造などは、ＡｌＩｎＮベースバリア層、ＡｌＩｎＧａＮベースバリア層又はこれらの組み合わせなど、ほかのバリア層構造に変更してもよい。
上記実施例におけるエッチングガスも、Ｃｌ２／ＢＣｌ３／Ｎ２／Ｏ２、ＢＣｌ３／Ｎ２／Ｏ２、Ｃｌ２／Ｏ２、Ｃｌ２／ＢＣｌ３／ＳＦ６、Ｃｌ２／ＳＦ６、Ｃｌ２、Ｃｌ２／ＢＣｌ３など、Ｃｌ系、Ｆ系エッチングガス又はこれらの組み合わせに変更してもよい。
上記実施例におけるｐ－ＧａＮ層も、ｐ－ＡｌＧａＮ、ｐ－ＡｌＩｎＮ、ｐ－ＩｎＧａＮ、ｐ－ＡｌＩｎＧａＮ又はこれらの複合構造など、ほかのｐ型層に変更してもよく、また、ＭＢＥなどのプロセスで製造され得る。
上記実施例では、不活性化層の材料は、酸化ケイ素、アルミナ、窒化アルミニウムなどとしてもよく、この場合、堆積技術はＬＰＣＶＤ、ＡＬＤ、ＰＥＡＬＤなどとされてもよい。
上記実施例におけるｐ型ゲートは、自己整合技術などを用いて直接製造されてもよい。
上記実施例では、ソース、ドレイン、ゲートの製造の順番は、必要に応じて調整してもよく、たとえば、まず、ソース、ドレインを製造し、次にゲートを製造するようにしてもよい。
上記実施例におけるゲート金属は、Ｗ、Ｎｉ／Ａｕ、Ｐｄ／Ａｕなど、ショットキー又はオーミックコンタクト金属などのほかの金属材料としてもよい。
また、上記実施例におけるフィールドプレート構造無しデバイスは、フィールドプレート構造有りのデバイスとしてもよい。
上記替代形態によるＨＥＭＴデバイスも、非常に優れた性能を示す。
前記のように、本発明の上記実施例では、複合バリア層構造が使用され、つまり高、低Ａｌ成分含有量のバリア層の間の高選択比を利用してエッチングし、エッチングストップを高Ａｌ成分含有量のバリア層又はより高Ａｌ成分含有量のＡｌＮ挿入層に直接形成することにより、高精度なトレンチゲートを作製し、そして、エッチングプロセス自体はシンプルで、効果的で制御可能であり、チャネル層の下に広いバンドギャップのバックバリア層があり、それによりしきい値電圧を上げることができる。さらに、ｐ型層の再成長及び非ゲート領域のｐ型層のエッチングが順次完了した後、形成されたｐ型ゲート領域のバリア層は、Ａｌ成分の含有量が高いため、デバイスの正のゲートリーク電流を効果的に抑制し、ゲートしきい値電圧のスイングを向上させることができる。また、ｐ型ゲート領域のバリア層の厚さは、エピタキシャル成長によって直接決定され、厚さを正確に制御できるため、デバイスのしきい値電圧のウエハ内の均一性を保証でき、量産に適している。
なお、上記の実施例は、本発明の技術的概念及び特徴を説明するために過ぎず、その目的は、当業者が本発明の内容を理解し、それに基づいて実施できるようにすることであり、本発明の特許範囲を限定するものではない。本発明の精神を逸脱することなくなされたすべての同等の変化又は修正は、本発明の特許範囲内に含まれるべきである。
［付記］
［付記１］
ヘテロ接合、第２導電タイプを有する第３半導体、ソース、ドレイン及びゲートを備え、前記ヘテロ接合は、第１導電タイプを有する第１半導体及び第２半導体を備え、前記第２半導体は、第１半導体上に設置され且つ第１半導体よりも広いバンドギャップを有し、少なくともゲートに対応する前記第２半導体の領域内にトレンチ構造がさらに形成され、前記第３半導体は少なくとも部分的に前記トレンチ構造内に設置され、前記ソースとドレインは前記ヘテロ接合内に形成された二次元電子ガスを介して電気的に接続され、前記ゲートはソースとドレインとの間に設置され、且つ第３半導体に接続される複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴであって、
前記第２半導体は、第１半導体上に設置される第１構造層と、第１構造層上に設置される第２構造層とを備え、且つ、所定のエッチング剤に対して、前記第１構造層が第２構造層よりも高い耐エッチング性を有する、ことを特徴とするＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記２］
前記第２構造層中のＡｌ成分の含有量が第１構造層中のＡｌ成分の含有量よりも低く、且つ、前記第１構造層、第２構造層中のＡｌ成分の含有量は、所定のエッチング剤が第２構造層をエッチングできるが、第１構造層をエッチングできないという条件を満たす、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記３］
前記所定のエッチング剤は、ドライエッチングプロセスに適するエッチングガスから選ばれる、ことを特徴とする付記２に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記４］
前記エッチングガスは、Ｃｌ系エッチングガス及び／又はＦ系エッチングガスを含む、ことを特徴とする付記３に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記５］
前記トレンチ構造のトレンチ底部が第２構造層と第１構造層との界面にある、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記６］
前記トレンチ構造のトレンチ底部が第１構造層に入る、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記７］
前記トレンチ構造のトレンチ底部が第１半導体の上面と面一であるか、又は第１半導体に入る、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記８］
前記第１半導体、第２半導体、第３半導体はすべてＩＩＩ族窒化物から選ばれる、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記９］
前記第１半導体はＧａＮを含む、ことを特徴とする付記８に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１０］
前記第２半導体は、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＮのうちのいずれか１種又は２種以上の組み合わせを含む、ことを特徴とする付記８に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１１］
前記第３半導体は、ｐ－ＧａＮ、ｐ－ＡｌＧａＮ、ｐ－ＡｌＩｎＮ、ｐ－ＩｎＧａＮ、ｐ－ＡｌＩｎＧａＮのうちのいずれか１種又は２種以上の組み合わせを含む、ことを特徴とする付記８に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１２］
前記第１半導体と第２半導体との間には、挿入層がさらに設けられている、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１３］
前記第１構造層と第２構造層との間には、挿入層がさらに設けられている、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１４］
前記挿入層の材質はＡｌＮを含む、ことを特徴とする付記１２又は１３に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１５］
前記第２半導体上に第４半導体がさらに設けられ、且つ、前記第３半導体は第４半導体を貫通して前記トレンチ構造に入る、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１６］
前記第４半導体はＧａＮを含む、ことを特徴とする付記１５に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１７］
前記ゲート、第３半導体及び第４半導体上に不活性化層が覆設されており、前記ソース、ドレインは不活性化層から露出している、ことを特徴とする付記１５に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１８］
前記不活性化層の材質は、窒化ケイ素、ＳｉＯ２、Ａｌ２Ｏ３、窒化アルミニウムのうちのいずれか１種又は２種以上の組み合わせを含む、ことを特徴とする付記１７に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記１９］
前記ゲートと第３半導体はショットキーコンタクト又はオーミックコンタクトを形成する、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記２０］
第１導電タイプを有する第５半導体をさらに備え、前記第１半導体は第５半導体上に設けられ、かつ第５半導体とヘテロ構造を形成する、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記２１］
前記第５半導体は第１半導体よりも広いバンドギャップを有する、ことを特徴とする付記２０に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記２２］
前記第５半導体はＡｌＧａＮを含む、ことを特徴とする付記２１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記２３］
フィールドプレート構造無しデバイス又はフィールドプレート構造有りデバイスである、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記２４］
前記第２半導体には、ソース、ドレインと嵌合するトレンチが形成されており、前記ソース、ドレインは第２半導体とオーミックコンタクトを形成する、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記２５］
基板、又は基板とバッファ層をさらに備え、前記第１半導体は、基板上又は前記バッファ層上に形成されている、ことを特徴とする付記１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
［付記２６］
付記１－２６のいずれか１つに記載の複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴの製造方法であって、
順次形成される第１半導体と第２半導体を含み、前記第２半導体が順次形成される第１構造層と第２構造層を含むエピタキシャル層を成長するステップと、
前記エピタキシャル層に前記トレンチ構造を加工するステップと、
前記トレンチ構造が第３半導体又は第２半導体と第３半導体により充填されるように、前記エピタキシャル層上に第３半導体又は第２半導体と第３半導体を成長するステップと、
ゲートの下の領域以外の第３半導体を除去するステップと、
ソース、ドレイン及びゲートを製造するステップと、を含む、ことを特徴とする製造方法。
［付記２７］
基板上に第１半導体、第２半導体及び第４半導体を成長することで、前記エピタキシャル層を形成するステップをさらに含む、ことを特徴とする付記２６に記載の製造方法。
［付記２８］
基板上にバッファ層、第１半導体、第２半導体及び第４半導体を成長することで、前記エピタキシャル層を形成するステップをさらに含む、ことを特徴とする付記２７に記載の製造方法。
［付記２９］
ゲートの下の領域内に残された第３半導体上にゲートを製造するステップと、
前記ゲート、第３半導体及び第４半導体上に連続した不活性化層を形成するステップと、
ソース、ドレインに対応する窓を不活性化層上に加工するステップと、
前記窓から第２半導体のソース・ドレイン接触領域にトレンチを加工し、さらに第２半導体とオーミックコンタクトを形成するソース、ドレインを製造するステップと、をさらに含む、ことを特徴とする付記２８に記載の製造方法。
［付記３０］
ドライエッチングプロセスを用いて前記エピタキシャル層に前記トレンチ構造を加工するステップを含む、ことを特徴とする付記２６に記載の製造方法。
［付記３１］
前記ドライエッチングプロセスに使用されるエッチングガスは、Ｃｌ系エッチングガス及び／又はＦ系エッチングガスを含む、ことを特徴とする付記３０に記載の製造方法。
［付記３２］
前記ドライエッチングプロセスに使用されるエッチングガスに酸素ガスが混合されている、ことを特徴とする付記３１に記載の製造方法。

Claims (14)

  1. ヘテロ接合、第２導電タイプを有する第３半導体、ソース、ドレイン及びゲートを備え、前記ヘテロ接合は、第１導電タイプを有する第１半導体及び第２半導体を備え、前記第２半導体は、前記第１半導体上に設置され且つ前記第１半導体よりも広いバンドギャップを有し、少なくとも前記ゲートに対応する前記第２半導体の領域内にトレンチ構造がさらに形成され、前記第３半導体は少なくとも部分的に前記トレンチ構造内に設置され、前記ソースと前記ドレインは前記ヘテロ接合内に形成された二次元電子ガスを介して電気的に接続され、前記ゲートは前記ソースと前記ドレインとの間に設置され、且つ前記第３半導体に接続される複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴであって、
    前記第２半導体は、前記第１半導体上に設置される第１構造層と、前記第１構造層上に設置される第２構造層とを備え、且つ、所定のエッチング剤に対して、前記第１構造層が前記第２構造層よりも高い耐エッチング性を有し、
    前記第２構造層と前記第１構造層とはＡｌＧａＮを含む層であり、前記第２構造層中のＡｌ成分の含有量が前記第１構造層中のＡｌ成分の含有量よりも低く、且つ、前記第１構造層、前記第２構造層中のＡｌ成分の含有量は、前記所定のエッチング剤が前記第２構造層をエッチングできるが、前記第１構造層をエッチングできないという条件を満たし、
    前記第２半導体の前記第２構造層上にＧａＮを含む第４半導体がさらに設けられ、且つ、前記第３半導体は前記第４半導体を貫通して前記トレンチ構造に入り、
    前記第１構造層と前記第２構造層との間には、挿入層がさらに設けられ、前記挿入層の材料はＡｌＮを含む、ことを特徴とするＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  2. 前記所定のエッチング剤は、ドライエッチングプロセスに適するエッチングガスから選ばれ、前記エッチングガスは、Ｃｌ系エッチングガス及び／又はＦ系エッチングガスを含む、ことを特徴とする請求項１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  3. 前記トレンチ構造のトレンチ底部が前記第２構造層と前記第１構造層との界面にあり、或いは前記第１構造層に入り、或いは前記第１半導体の上面と面一であるか、又は前記第１半導体に入る、ことを特徴とする請求項１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  4. 前記第１半導体、前記第２半導体、前記第３半導体はすべてＩＩＩ族窒化物から選ばれる、ことを特徴とする請求項１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  5. 前記第１半導体はＧａＮを含み、前記第２半導体は、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＮのうちのいずれか１種又は２種以上の組み合わせを含み、前記第３半導体は、ｐ－ＧａＮ、ｐ－ＡｌＧａＮ、ｐ－ＡｌＩｎＮ、ｐ－ＩｎＧａＮ、ｐ－ＡｌＩｎＧａＮのうちのいずれか１種又は２種以上の組み合わせを含む、ことを特徴とする請求項４に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  6. 前記第１半導体と前記第２半導体との間には、第２の挿入層がさらに設けられ、前記第２の挿入層の材料はＡｌＮを含む、ことを特徴とする請求項１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  7. 第１導電タイプを有する第５半導体をさらに備え、前記第１半導体は前記第５半導体上に設けられ、かつ前記第５半導体とヘテロ構造を形成し、前記第５半導体は前記第１半導体よりも広いバンドギャップを有する、ことを特徴とする請求項１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  8. 前記第５半導体はＡｌＧａＮを含む、ことを特徴とする請求項７に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  9. 前記ゲート、前記第３半導体及び前記第４半導体上に不活性化層が覆設されており、前記ソース、前記ドレインは不活性化層から露出し、前記不活性化層の材料は、窒化ケイ素、ＳｉＯ２、Ａｌ２Ｏ３、窒化アルミニウムのうちのいずれか１種又は２種以上の組み合わせを含む、ことを特徴とする請求項１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  10. 前記ゲートと前記第３半導体はショットキーコンタクト又はオーミックコンタクトを形成し、及び／又は前記第２半導体には、前記ソース、前記ドレインと嵌合するトレンチが形成されており、前記ソース、前記ドレインは前記第２半導体とオーミックコンタクトを形成する、ことを特徴とする請求項１に記載のＩＩＩ族窒化物エンハンスメント型ＨＥＭＴ。
  11. 請求項１から１０のいずれか１項に記載の複合バリア層構造に基づくＩＩＩ族窒化物エンハンスメント型ＨＥＭＴの製造方法であって、
    順次形成される前記第１半導体と前記第２半導体と前記第４半導体を含み、前記第２半導体が順次形成される前記第１構造層と前記挿入層と前記第２構造層を含むエピタキシャル層を成長するステップと、
    前記エピタキシャル層に前記トレンチ構造を加工するステップと、
    前記トレンチ構造が前記第３半導体により充填されるように、前記エピタキシャル層上に前記第３半導体を成長するステップと、
    前記ゲートの下の領域以外の前記第３半導体を除去するステップと、
    前記ソース、前記ドレイン及び前記ゲートを製造するステップと、を含む、ことを特徴とする製造方法。
  12. 基板上にバッファ層、前記第１半導体、前記第２半導体及び前記第４半導体を成長することで、前記エピタキシャル層を形成するステップをさらに含む、ことを特徴とする請求項１１に記載の製造方法。
  13. 前記ゲートの下の領域内に残された第３半導体上にゲートを製造するステップと、
    前記ゲート、前記第３半導体及び前記第４半導体上に連続した不活性化層を形成するステップと、
    前記ソース、前記ドレインに対応する窓を前記不活性化層上に加工するステップと、
    前記窓から前記第２半導体のソース・ドレイン接触領域にトレンチを加工し、さらに前記第２半導体とオーミックコンタクトを形成する前記ソース、前記ドレインを製造するステップと、をさらに含む、ことを特徴とする請求項１２に記載の製造方法。
  14. ドライエッチングプロセスを用いて前記エピタキシャル層に前記トレンチ構造を加工するステップを含み、前記ドライエッチングプロセスに使用されるエッチングガスは、Ｃｌ系エッチングガス及び／又はＦ系エッチングガスを含み、且つ前記エッチングガスに酸素ガスが混合されている、ことを特徴とする請求項１１に記載の製造方法。
JP2020538804A 2018-01-12 2018-04-10 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 Active JP6999197B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810031021.8A CN110034186B (zh) 2018-01-12 2018-01-12 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN201810031021.8 2018-01-12
PCT/CN2018/082576 WO2019136864A1 (zh) 2018-01-12 2018-04-10 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法

Publications (2)

Publication Number Publication Date
JP2021510461A JP2021510461A (ja) 2021-04-22
JP6999197B2 true JP6999197B2 (ja) 2022-01-18

Family

ID=67218789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020538804A Active JP6999197B2 (ja) 2018-01-12 2018-04-10 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法

Country Status (6)

Country Link
US (1) US11362205B2 (ja)
JP (1) JP6999197B2 (ja)
CN (1) CN110034186B (ja)
CA (1) CA3087469C (ja)
DE (1) DE112018006823T5 (ja)
WO (1) WO2019136864A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192827B (zh) * 2019-08-14 2022-06-14 深圳方正微电子有限公司 增强型高电子迁移率晶体管的p-GaN帽层的制备方法
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN110931570B (zh) * 2019-12-13 2021-05-18 西安电子科技大学 一种氮化镓肖特基势垒二极管及其制造方法
CN111326577B (zh) * 2020-03-05 2023-06-16 湖南三安半导体有限责任公司 功率器件外延结构的制备方法及功率器件外延结构
CN111613668B (zh) * 2020-06-02 2023-01-03 华南师范大学 增强型GaN基MIS-HEMT器件及其制备方法
CN112216739B (zh) * 2020-08-25 2022-08-12 西安电子科技大学 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
CN111987156A (zh) * 2020-08-31 2020-11-24 厦门市三安集成电路有限公司 氮化镓基晶体管器件外延结构及其制备方法、器件
JP7533056B2 (ja) * 2020-09-16 2024-08-14 住友電気工業株式会社 半導体装置
CN113178485A (zh) * 2020-10-22 2021-07-27 西南交通大学 一种P型槽栅结合极化层结构的GaN HEMT器件
CN112563136A (zh) * 2020-11-19 2021-03-26 上海工程技术大学 一种氮化镓基功率器件的新型制备方法
CN112510088B (zh) * 2020-12-01 2023-08-29 晶能光电股份有限公司 沟槽栅增强型GaN基HEMT器件及其制备方法
CN112909077B (zh) * 2021-02-07 2022-03-29 电子科技大学 一种双异质结极化增强的准纵向GaN HEMT器件
CN113113479B (zh) * 2021-03-10 2022-11-04 西安电子科技大学 基于自对准技术的GaN基毫米波功率器件及其制备方法
KR20220138756A (ko) * 2021-04-06 2022-10-13 삼성전자주식회사 파워 소자 및 그 제조방법
CN113284947B (zh) * 2021-05-14 2022-11-01 杭州士兰微电子股份有限公司 半导体晶体管外延结构、其制备方法及半导体晶体管
US11967642B2 (en) * 2021-09-03 2024-04-23 Vanguard International Semiconductor Corporation Semiconductor structure, high electron mobility transistor and fabrication method thereof
CN114284340A (zh) * 2021-12-14 2022-04-05 芜湖启迪半导体有限公司 一种增强型氮化镓hemt器件及其制备方法
WO2023181749A1 (ja) * 2022-03-25 2023-09-28 ヌヴォトンテクノロジージャパン株式会社 半導体装置
CN115588616B (zh) * 2022-12-12 2023-03-28 江苏长晶科技股份有限公司 一种增强型氮化镓高电子迁移率晶体管制造方法及器件
CN116613065B (zh) * 2023-04-28 2024-06-11 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法
CN118016698A (zh) * 2024-04-09 2024-05-10 英诺赛科（珠海）科技有限公司 半导体结构和半导体结构制造方法以及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211172A (ja) 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2010135641A (ja) 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ及びその製造方法
WO2014185034A1 (ja) 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
AU2002359628A1 (en) * 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP5906004B2 (ja) * 2007-11-19 2016-04-20 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよびその製造方法
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2010103478A (ja) * 2008-09-25 2010-05-06 Panasonic Corp 窒化物半導体装置及びその製造方法
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
JP2011077122A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲートリセスの形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
JP5645304B2 (ja) * 2010-07-16 2014-12-24 パナソニックＩｐマネジメント株式会社 ダイオード
JP5749580B2 (ja) * 2011-06-16 2015-07-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
US9335262B2 (en) * 2011-08-25 2016-05-10 Palo Alto Research Center Incorporated Gap distributed Bragg reflectors
JP5696083B2 (ja) * 2012-03-26 2015-04-08 株式会社東芝 窒化物半導体素子及びその製造方法
US8860091B2 (en) * 2012-04-16 2014-10-14 Hrl Laboratories, Llc Group III-N HFET with a graded barrier layer
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
JP6161246B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP6486828B2 (ja) * 2012-11-16 2019-03-20 マサチューセッツ インスティテュート オブ テクノロジー 半導体構造およびリセス形成のエッチング技術
JP6244557B2 (ja) * 2013-01-08 2017-12-13 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
US9666702B2 (en) * 2013-03-15 2017-05-30 Matthew H. Kim Advanced heterojunction devices and methods of manufacturing advanced heterojunction devices
JP6330148B2 (ja) * 2013-05-24 2018-05-30 パナソニックＩｐマネジメント株式会社 半導体装置
JPWO2015008430A1 (ja) * 2013-07-16 2017-03-02 パナソニックＩｐマネジメント株式会社 半導体装置
WO2015016246A1 (ja) * 2013-07-30 2015-02-05 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子の製造方法、および半導体発光素子
JP6439789B2 (ja) * 2014-02-21 2018-12-19 パナソニック株式会社 電界効果トランジスタ
CN104241400B (zh) * 2014-09-05 2017-03-08 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
CN105651817A (zh) * 2014-12-01 2016-06-08 盐城师范学院 氮化镓基异质结气敏传感器的制作方法
JP6332021B2 (ja) * 2014-12-26 2018-05-30 株式会社デンソー 半導体装置
CN105655395B (zh) * 2015-01-27 2018-05-15 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
WO2016130795A1 (en) * 2015-02-12 2016-08-18 Massachusetts Institute Of Technology Methods and apparatus for variable selectivity atomic layer etching
CN106298903A (zh) * 2015-05-18 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt
CN104916684B (zh) * 2015-06-11 2018-04-27 大连理工大学 一种纵向短开启栅极沟道型hemt器件及其制备方法
JP6597046B2 (ja) * 2015-08-20 2019-10-30 住友電気工業株式会社 高電子移動度トランジスタ
CN106549048B (zh) * 2015-09-16 2019-08-02 中国科学院苏州纳米技术与纳米仿生研究所 基于槽栅技术的iii族氮化物增强型hemt及其制备方法
CN105845723B (zh) * 2016-05-18 2019-03-15 中国科学院微电子研究所 增强型GaN基高电子迁移率晶体管及其制备方法
US20170345921A1 (en) * 2016-05-30 2017-11-30 Epistar Corporation Power device and method for fabricating thereof
GB2556899B (en) * 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
CN107093628B (zh) * 2017-04-07 2019-12-06 电子科技大学 一种极化掺杂增强型hemt器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211172A (ja) 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2010135641A (ja) 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ及びその製造方法
WO2014185034A1 (ja) 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
US20210005739A1 (en) 2021-01-07
CA3087469C (en) 2023-01-10
CA3087469A1 (en) 2019-07-18
US11362205B2 (en) 2022-06-14
JP2021510461A (ja) 2021-04-22
CN110034186B (zh) 2021-03-16
CN110034186A (zh) 2019-07-19
WO2019136864A1 (zh) 2019-07-18
DE112018006823T5 (de) 2020-09-24

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN106033724A (zh) Iii族氮化物增强型hemt及其制备方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN111900203B (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
WO2018032601A1 (zh) GaN基增强型HEMT器件的制备方法
CN108417493A (zh) 基于氧化自停止技术的p型栅增强型晶体管及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN113745331B (zh) Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN106257686A (zh) 半导体器件及其制造方法
CN114335145A (zh) 一种抑制电流崩塌的hemt器件及其生产方法
CN117133806B (zh) 一种天然超结GaN HEMT器件及其制备方法
CN210897283U (zh) 一种半导体器件
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
WO2024183700A1 (zh) 一种增强型hemt器件及其制备方法
CN114937597A (zh) 一种双层钝化耗尽型mis-hemt器件及其制备方法
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN119208369A (zh) 一种高可靠性栅控性能的增强型GaN基HEMT功率器件及制备方法
KR100985470B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211215

R150 Certificate of patent or registration of utility model

Ref document number: 6999197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250