JP6951305B2 - 定電圧回路 - Google Patents

Description

本発明の実施形態は、定電圧回路に関する。

電子機器には、マイコン、センサー、ドライバー等種々のデバイスが存在し、それぞれのデバイスには、適切な電源電圧を供給する必要がある。この供給には、各種レギュレーター等の定電圧を出力する回路が使用される。近年、バッテリーで駆動される携帯機器が増加していることから、消費電流が低い電源回路が求められている。一方で、電源回路が出力するノイズの抑制や電源変動除去比（ＰＳＲＲ：Power Supply Rejection ratio）を抑制すると言った特性が求められるが、これらの特性は低消費電流特性とは相反する関係にある。リニアレギュレーターは、安価かつ簡便であることから広く電源回路として用いられているが、ノイズ低減及びＰＳＲＲ特性の向上を実現するには、その内部に有する基準電圧ＶＲＥＦ自体のノイズ低減及びＰＳＲＲの特性の向上が求められる。

特開２０１７−１２６２５９号公報

本発明が解決しようとする課題は、低消費電流、低ノイズを両立したリニアレギュレーターを提供することにある。

一実施形態によれば、定電圧回路は、第１素子と、第２素子と、基準電圧源と、増幅器と、を備える。第１素子は、入力電圧を変換し、所定の出力電圧を出力する。第２素子は、前記第１素子が出力する電流に応じた電流を出力する。基準電圧源は、第１基準電圧源と、前記第１基準電圧源と並列に配置される低ノイズ特性を有する第２基準電圧源とを備え、前記第２素子が出力する電流と、基準電流とを比較し、比較結果に基づいて前記第２基準電圧源を動作させ、基準電圧を出力する。増幅器は、前記基準電圧と、前記出力電圧に比例するフィードバック電圧との差電圧を増幅する増幅器であって、前記差電圧に基づいて前記第１素子を制御する。

一実施形態に係る定電圧回路の一例を示す図。 一実施形態に係る基準電圧源の一例を示す図。 一実施形態に係る低ノイズ基準電圧源の一例を示す図。 一実施形態に係る基準電圧源のトランジスタのゲートサイズを示す図。 一実施形態に係る基準電圧源のトランジスタのゲートサイズを示す図。 一実施形態に係る増幅器の一例を示す図。 一実施形態に係る増幅器の一例を示す図。 一実施形態に係る増幅器の一例を示す図。 一実施形態に係る増幅器の一例を示す図。 一実施形態に係る定電圧回路の一例を示す図。 一実施形態に係る基準電圧源の一例を示す図。

以下、図面を参照して、本発明の実施形態について説明する。本実施形態は、本発明を限定するものではない。参照する図面において、同一部分又は同様な機能を有する部分には同一の符号又は類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。

（第１実施形態）
図１は、第１実施形態に係る定電圧回路１の一例を示す回路図である。入力端子ｉｎに入力電圧ＶＩＮ（例えば、Ｖｄｄ）を印加することより、出力端子ｏｕｔから所定の出力電圧ＶＯＵＴを出力する。出力端子ｏｕｔには、出力キャパシタＣｏｕｔ及び出力電圧ＶＯＵＴを利用する負荷Ｌが接続される。この負荷Ｌの状態は、出力電圧ＶＯＵＴにも影響を与えるが、定電圧回路１により出力電圧ＶＯＵＴが所定の値に近くなるように制御される。必要に応じて、図示しない入力キャパシタＣｉｎを定電圧回路１の外側に接続してもよい。

定電圧回路１は、増幅器Ａｍｐと、第１トランジスタＰｐと、第２トランジスタＰｍと、電流比較器Ｃｍｐと、基準電流源Ｉ１と、基準電圧源Ｖ１、Ｖ２と、スイッチＳｗと、抵抗Ｒｆ、Ｒｓと、を備える。

増幅器Ａｍｐは、フィードバック電圧ＶＦＢと、基準電圧ＶＲＥＦとを比較して、その差を増幅する。第１トランジスタＰｐは、出力電圧ＶＯＵＴを制御するトランジスタであり、例えば、ｐ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect-Transistor）である。増幅器Ａｍｐの出力は、第１トランジスタＰｐのゲート、及び、第２トランジスタＰｍのゲートへと接続される。増幅器Ａｍｐから出力された増幅された差電圧は、第１トランジスタＰｐのゲートへと出力される。

第１トランジスタＰｐ（第１素子）は、ソースが入力端子ｉｎと接続され、ドレインが出力端子ｏｕｔと接続される。第１トランジスタＰｐは、ゲートに印加される増幅器Ａｍｐの出力である差電圧（第１トランジスタＰｐの駆動電圧）に基づいてソースからドレインへと流れる電流を制御し、結果的に出力電圧ＶＯＵＴを制御する。すなわち、第１トランジスタＰｐは、定電圧回路１の入力端子ｉｎに印加された電圧ＶＩＮを、所定の電圧に変換し、変換した電圧を出力電圧ＶＯＵＴとして出力端子ｏｕｔから出力する、出力素子として動作する。

第２トランジスタＰｍ（第２素子）は、ソースが入力端子ｉｎと接続され、ドレインが電流比較器Ｃｍｐと接続され、出力電圧ＶＯＵＴをモニタリングするトランジスタである。第２トランジスタＰｍは、例えば、ｐ型のＭＯＳＦＥＴである。第１トランジスタＰｐと第２トランジスタＰｍとは、ゲート同士が接続されており、第２トランジスタＰｍのゲートにも増幅器Ａｍｐにより増幅された差電圧である同等の駆動電圧が印加される。この結果、第１トランジスタＰｐのゲートに印加される電圧により、第２トランジスタＰｍのソースからドレインに流れるモニター電流ＩＭが制御される。すなわち、第２トランジスタＰｍは、第１トランジスタＰｐのドレイン−ソース間の電流をモニターし、第１トランジスタＰｐの出力する電流に比例するモニター電流を出力する、モニター素子として動作する。

電流比較器Ｃｍｐは、入力側が第２トランジスタＰｍのドレイン及び基準電流源Ｉ１と接続され、モニター電流ＩＭと基準電流ＩＲＥＦとを比較して基準電圧ＶＲＥＦを制御する信号を出力する。基準電流ＩＲＥＦは、基準電流源Ｉ１により生成される。基準電流源Ｉ１は、例えば、定電流源であり、電流比較器Ｃｍｐの入力と接続される。

基準電圧源Ｖ１、Ｖ２は、基準電圧ＶＲＥＦを出力する電圧源である。例えば、基準電圧源Ｖ１、Ｖ２は、定電圧源である。基準電圧源Ｖ１は、定常的に基準電圧ＶＲＥＦを出力する電源であり、低消費電流である電圧源である。この基準電圧源Ｖ１は、増幅器Ａｍｐの入力と接続され、定常的に増幅器Ａｍｐへと基準電圧ＶＲＥＦとして、出力する電圧を印加する。

基準電圧源Ｖ２は、電流比較器Ｃｍｐが出力する信号によりオンオフを切り替えるスイッチＳｗと接続され、スイッチＳｗを介して増幅器Ａｍｐの入力へと接続される。基準電圧源Ｖ２は、基準電圧源Ｖ１よりも消費電流は多くなるものの、低ノイズ特性を有する電圧を出力する。電流比較器Ｃｍｐにより、出力電圧をモニターするモニター電流ＩＭを基準電流ＩＲＥＦと比較し、モニター電流ＩＭ＜基準電流ＩＲＥＦとなる場合に、スイッチＳｗをオンし、基準電圧源Ｖ２を基準電圧ＶＲＥＦへと接続する。

このように、基準電圧源Ｖ１と、基準電圧源Ｖ１と並列に配置される基準電圧源Ｖ２とにより、全体としての基準電圧源が形成される。この全体としての基準電圧源は、モニター電流ＩＭの大きさに応じて、基準電圧ＶＲＥＦを制御して出力する。

抵抗Ｒｆ、Ｒｓは、第１トランジスタＰｐのドレインと接地点との間に直列に接続される。第１トランジスタＰｐが出力したソース−ドレイン間の電流が抵抗Ｒｆ、Ｒｓに印加されることにより第１トランジスタＰｐのドレインと抵抗Ｒｆとの間に接続される出力端子ｏｕｔから出力電圧ＶＯＵＴが出力される。すなわち、第１トランジスタＰｐ、抵抗Ｒｆ、Ｒｓにより、出力電圧ＶＯＵＴを出力する出力素子が形成される。

抵抗Ｒｆ、Ｒｓは、出力電圧ＶＯＵＴを分圧してフィードバック電圧ＶＦＢを生成する。抵抗Ｒｆ、Ｒｓの間の点と増幅器Ａｍｐの入力とは接続されており、フィードバック電圧ＶＦＢが増幅器Ａｍｐへと入力される。この抵抗Ｒｆ、Ｒｓにより、出力電圧ＶＯＵＴと、基準電圧ＶＲＥＦとの間には、ＶＯＵＴ＝ＶＲＥＦ×（１＋Ｒｆ／Ｒｓ）という関係が成り立つ。同様に、出力電圧ＶＯＵＴのノイズ成分をＶｎＯＵＴ、基準電圧ＶＲＥＦのノイズ成分をＶｎＲＥＦとすると、ＶｎＯＵＴ＝ＶｎＲＥＦ×（１＋Ｒｆ／Ｒｓ）となり、基準電圧ＶＲＥＦのノイズ成分も抵抗値により逓倍される。

増幅器Ａｍｐは、基準電圧ＶＲＥＦと、フィードバック電圧ＶＦＢが入力され、第１トランジスタＰｐのゲートに印加する、すなわち、第１トランジスタＰｐを駆動するゲート電圧ＶＧＡＴＥを出力する。フィードバック電圧ＶＦＢにより出力電圧ＶＯＵＴを帰還制御することにより、出力電圧ＶＯＵＴが所定の電圧となるように制御する。すなわち、増幅器Ａｍｐは、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦとの差が各タイミングにおいてより小さくなるように、第１トランジスタＰｐの駆動電圧を制御するための出力をする。この駆動電圧をゲートに印加された第１トランジスタＰｐは、出力電圧ＶＯＵＴを制御し、これに伴いフィードバック電圧ＶＦＢが基準電圧ＶＲＥＦとの電圧差をより低くするように、換言すると、増幅器Ａｍｐの出力する電圧をより低くするように制御される。

出力電圧ＶＯＵＴのノイズを低減するために、基準電圧源Ｖ２が接続される。負荷Ｌが接続されていない場合には、低ノイズであることは必要とされず、基準電圧源Ｖ１が基準電圧ＶＲＥＦを出力する。この場合、低消費電流である定電圧源として定電圧回路１が機能する。

一方、負荷Ｌが接続されると、負荷電流が発生する。負荷電流により、抵抗Ｒｆ、Ｒｓを通る電流が減少し、フィードバック電圧ＶＦＢが低くなる。フィードバック電圧ＶＦＢが低くなると、増幅器Ａｍｐに入力される差電圧ＶＦＢ−ＶＲＥＦが低くなり、出力される電圧、すなわち、第２トランジスタＰｍのゲートに印加される電圧が低くなる。このため、第２トランジスタＰｍのソース−ドレイン間電流であるモニター電流ＩＭが多くなる。モニター電流ＩＭが多くなると、差電流ＩＭ−ＩＲＥＦの値が大きくなり、スイッチＳｗがオンし、基準電圧源Ｖ２が基準電圧源Ｖ１と接続される。この結果、消費電流は多くなるものの低ノイズである基準電圧ＶＲＥＦが増幅器Ａｍｐへと入力され、駆動電圧が低ノイズとなるため、低ノイズの出力電圧ＶＯＵＴを出力する定電圧源として、定電圧回路１が機能する。

以下、基準電圧源Ｖ１、Ｖ２の例について詳しく説明する。

図２は、基準電圧源Ｖ１の一例を示す回路図である。基準電圧源Ｖ１は、トランジスタＮｄ１と、トランジスタＮｅ１と、を備える。トランジスタＮｄ１は、しきい値電圧Ｖ_ｔが負の値であり、ゲートとソースとが接続されたデプレッション型のｎ型ＭＯＳＦＥＴである。一方、トランジスタＮｅ１は、しきい値電圧Ｖ_ｔが正の値であり、ゲートとドレインとが接続されたエンハンスメント型のｎ型ＭＯＳＦＥＴである。

トランジスタＮｄ１のドレインは、入力端子ｉｎと接続される。トランジスタＮｄ１のソースは、トランジスタＮｅ１のドレインと接続される。トランジスタＮｅ１のソースは、接地される。接続されたトランジスタＮｄ１のソースとトランジスタＮｅ１のドレインとの間から、基準電圧ＶＲＥＧが出力される。

図２に示す基準電圧源Ｖ１から出力される基準電圧ＶＲＥＦについて説明する。一般的に、飽和領域におけるドレイン−ソース間電流Ｉ_ＤＳは、以下のように表される。

ここで、μは半導体中の電子の移動度、Ｗはゲート幅（チャネル幅）、Ｌはゲート長（チャネル長）、Ｃ_ｏｘはＭＯＳＦＥＴキャパシタの単位面積あたりの容量、Ｖ_ｇｓはゲート−ソース間電圧をそれぞれ示す。

デプレッション型のトランジスタＮｄ１は、ゲート−ソース間の電圧を０とする。

ここで、Ｌｄは、デプレッション型のトランジスタゲート長、Ｗｄは、デプレッション型のトランジスタのゲート幅をそれぞれ表す。

一方、エンハンスメント型のトランジスタＮｅ１は、ゲート−ソース間の電圧をＶＲＥＦとする。

ここで、Ｌｅは、エンハンスメント型のトランジスタのゲート長、Ｗｅは、エンハンスメント型のトランジスタのゲート幅をそれぞれ表す。

飽和状態において、トランジスタＮｄ１と、トランジスタＮｅ１との双方のドレイン−ソース間を流れる電流の値は、同じものであるので、［数２］と［数３］の右辺は、等号で結ぶことができ、等号で結んだ式をＶＲＥＦについて解くと［数４］となる。

基準電圧ＶＲＥＦの温度依存性がないとすると、［数４］を温度Ｔで偏微分したものが０となる。

トランジスタＮｄ１のゲートサイズ及びトランジスタＮｅ１のゲートサイズについて、Ｗｄ／Ｌｄ及びＷｅ／Ｌｅの関係（Ｗｄ／Ｌｄ）／（Ｗｅ／Ｌｅ）を最適化することにより、［数５］を成立させることが可能である。［数５］を成立させることにより、ＶＲＥＦの温度Ｔによる微分値を０、すなわち、温度特性の無いＶＲＥＦを実現することができる。そこで、最適化した（Ｗｄ／Ｌｄ）／（Ｗｅ／Ｌｅ）の比率を変えないように、基準電圧源を構成する。

図３は、基準電圧源Ｖ１に低ノイズの基準電圧源Ｖ２を接続した図を示す。低ノイズの基準電圧源Ｖ２は、基準電圧源Ｖ１に並列に接続される。基準電圧源Ｖ１、Ｖ２の出力の間には、スイッチが備えられる。同様に、負荷Ｌが無い場合に消費電流を削減するため、入力端子ｉｎと基準電圧源Ｖ２のトランジスタＮｄ２のドレインとの間にも連動するスイッチが備えられる。これらの連動するスイッチＳｗは、上述したように電流比較器Ｃｍｐの出力により制御される。

基準電圧源Ｖ２は、基準電圧源Ｖ１と同様に、トランジスタＮｄ２と、トランジスタＮｅ２と、を備える。トランジスタＮｄ２は、しきい値電圧Ｖ_ｔが負の値であり、ゲートとソースとが接続されたデプレッション型のｎ型ＭＯＳＦＥＴである。一方、トランジスタＮｅ２は、しきい値電圧Ｖ_ｔが正の値であり、ゲートとドレインとが接続されたエンハンスメント型のｎ型ＭＯＳＦＥＴである。

トランジスタＮｄ２のドレインは、入力端子ｉｎと接続される。トランジスタＮｄ２のソースは、トランジスタＮｅ２のドレインと接続される。トランジスタＮｅ２のソースは、接地される。接続されたトランジスタＮｄ２のソースとトランジスタＮｅ２のドレインとの間から、低ノイズの特性を有した基準電圧ＶＲＥＧが出力される。

このように、消費電流の少ない基準電圧源Ｖ１と、低ノイズ特性を有する基準電圧源Ｖ２とを、電流比較器Ｃｍｐの出力によりスイッチＳｗを介して接続することにより、出力端子ｏｕｔに負荷が接続された場合に、低ノイズ特性を有する基準電圧ＶＲＥＦを出力することが可能となる。以下、基準電圧源Ｖ１、Ｖ２についてより詳しく例を挙げて説明する。

基準電圧源Ｖ１と基準電圧源Ｖ２に備えられるそれぞれのトランジスタについて、ゲート長とゲート幅について説明する。基準電圧源Ｖ１は、消費電流が少ない電圧源である。［数１］により、消費電流は、Ｗ／Ｌに比例するので、基準電圧源Ｖ１に備えられるトランジスタは、Ｗを狭く、Ｌを長くすればよい。一方、基準電圧源Ｖ２は、消費電流を考慮せずに、低ノイズの特性を有する電圧源である。ＭＯＳＦＥＴのノイズレベルは、ｋ＞０とした場合に、Ｌ^ｋ／Ｗに比例する。このため、基準電圧源Ｖ２に備えられるトランジスタは、Ｗを広く、Ｌを短くすればよい。

図４は、一実施形態に係る基準電圧源Ｖ１、Ｖ２に備えられるトランジスタのゲートサイズの関係を示す図である。この図４においては、基準電圧源Ｖ２のそれぞれのトランジスタのゲート幅は、基準電圧源Ｖ１の対応するトランジスタのゲート幅のα倍（α＞１）したものである。このように、各トランジスタのゲート幅をα倍することにより、それぞれのトランジスタのゲート幅とゲート長の比率を変えることなく、基準電圧源Ｖ１に備えられるトランジスタのゲート幅よりも、基準電圧源Ｖ２に備えられるトランジスタのゲート幅を広くすることが可能となる。基準電圧源Ｖ１と比較して、基準電圧源Ｖ２は、ゲート長が等しいままゲート幅が広くなっていることからＬ^ｋ／Ｗが小さい。このため、基準電圧源Ｖ２のノイズレベルは、基準電圧源Ｖ１のノイズレベルよりも低いものとなる。

図５は、基準電圧源Ｖ１、Ｖ２に備えられるトランジスタのゲートサイズの別の例を示す図である。この図５においては、基準電圧源Ｖ２のそれぞれのトランジスタのゲート長は、基準電圧源Ｖ１の対応するトランジスタのゲート長の１／β倍（β＞１）したものである。このように、各トランジスタのゲート長を１／β倍することにより、それぞれのトランジスタのゲート幅とゲート長の比率を変えることなく、基準電圧源Ｖ１に備えられるトランジスタのゲート長よりも、基準電圧源Ｖ２に備えられるトランジスタのゲート長を短くすることが可能となる。基準電圧源Ｖ１と比較して、基準電圧源Ｖ２は、ゲート幅が等しいままゲート長が短くなっていることからＬ^ｋ／Ｗが小さい。このため、基準電圧源Ｖ２のノイズレベルは、基準電圧源Ｖ１のノイズレベルよりも低いものとなる。

図４、図５のように、基準電圧源Ｖ１のそれぞれのトランジスタに対して基準電圧源Ｖ２の対応するトランジスタのゲートサイズを設定して形成することにより、基準電圧源Ｖ２においては、基準電圧源Ｖ１と比較して、その消費電流量は多くなるが、ノイズレベルを低くすることが可能となる。

なお、図４、図５において、基準電圧源Ｖ１に備えられる２つのトランジスタのゲート幅Ｗｄ１、Ｗｅ１は、異なるものとなっているが、これには限られない。例えば、図２に記載しているように、トランジスタＮｄ１、Ｎｅ１のゲート同士は、接続されるため、半導体プロセスにおいて、ゲート同士を共有してこれらのトランジスタを形成することも可能である。このような場合、Ｗｄ１＝Ｗｅ１となるように形成することにより、プロセスの過程を減少できる可能性がある。このため、Ｗｄ１＝Ｗｅ１であってもよい。

また、図４、図５は、例として挙げたものであり、これらには限られない。これらの図においては、基準電圧源Ｖ１に対して、基準電圧源Ｖ２のそれぞれのトランジスタのゲート幅、ゲート長のみを変更する例を挙げたが、比率（Ｗｄ／Ｌｄ）／（Ｗｅ／Ｌｅ）が変わらないようにゲート幅及びゲート長の双方を変化させて形成されていてもよい。

以上のように、本実施形態に係る定電圧回路１よれば、出力トランジスタである第１トランジスタＰｐとゲート同士が接続されている第２トランジスタＰｍに流れるソース−ドレイン間電流によりスイッチＳｗのオン、オフを切り替えることにより、低ノイズ特性を有する基準電圧源をオン、オフし、負荷Ｌが接続されていない場合には、低消費電流であり、負荷Ｌが接続された場合には、低ノイズである出力電圧ＶＯＵＴを出力することが可能となる。上述した実施形態において、負荷Ｌが接続された場合においても、基準電圧源Ｖ２に流れる消費電流は〜数１０μＡ程度であるので、負荷Ｌに数１０ｍＡ〜数１００ｍＡ程度の電流が流れることに鑑みて、基準電圧源Ｖ２がオンされた場合の消費電流については、それほど問題とならない。一方で、負荷Ｌが接続されていない場合に定常的に、この数１０μＡの消費電流を流さないことが可能となる。

（第２実施形態）
以下、前述の第１実施形態に係る定電圧回路１の増幅器Ａｍｐの実装例、及び、第１トランジスタＰｐ、第２トランジスタＰｍ、基準電圧源Ｖ１、Ｖ２の他の実装例について説明する。

（増幅器の第１実装例）
図６は、本実施形態に係る増幅器Ａｍｐの一例を示す回路図である。増幅器Ａｍｐは、第１利得回路として、トランジスタＰ１、Ｐ２、Ｎ１、Ｎ２と、電流源Ｉ３と、を備える。増幅器Ａｍｐは、基準電圧ＶＲＥＦと、フィードバック電圧ＦＢが入力されると、第１トランジスタＰｐのゲートに印加するゲート電圧ＶＧＡＴＥを出力する。

トランジスタＰ１、Ｐ２は、例えば、ｐ型のＭＯＳＦＥＴである。トランジスタＰ１は、ソースが入力端子ｉｎと接続され、ドレインがゲートと接続され、ゲートは、トランジスタＰ２のゲートと接続される。トランジスタＰ２は、ソースが入力端子ｉｎ、すなわち、トランジスタＰ１のソースと接続され、ゲートがトランジスタＰ１のゲートと接続され、ドレインからゲート電圧ＶＧＡＴＥを出力する。このように、トランジスタＰ２のソース−ドレイン間電流がトランジスタＰ１のソース−ドレイン間電流と同等となるようなカレントミラー回路を形成する。

トランジスタＮ１、Ｎ２は、例えば、ｎ型のＭＯＳＦＥＴである。トランジスタＮ１のドレインは、トランジスタＰ１のドレインと接続され、トランジスタＮ１のゲートにはフィードバック電圧ＶＦＢが印加される。トランジスタＮ２のドレインは、トランジスタＰ２のドレインと接続され、トランジスタＮ２のゲートには基準電圧ＶＲＥＦが印加される。これらのトランジスタＮ１、Ｎ２のソースは、いずれも電流源Ｉ３と接続される。このように、トランジスタＮ２のドレインにおける電位がトランジスタＮ１とトランジスタＮ２とのゲートに印加された電圧の差であるＶＦＢ−ＶＲＥＦに比例した電圧となる差動対回路を形成する。

これらのトランジスタＰ１、Ｐ２、及び、トランジスタＮ１、Ｎ２により、安定した増幅器Ａｍｐが形成される。すなわち、増幅器Ａｍｐは、ゲート電圧ＶＧＡＴＥとしてＶＦＢ−ＶＲＥＦに利得を乗じた電圧が出力される、差動増幅器として機能する回路である。

（増幅器の第２実装例）
図７は、さらに利得を高める増幅器Ａｍｐを示すものである。増幅器Ａｍｐは、図６に示す第１利得回路（差動増幅器）を反転させた構成に加え、第２増幅回路としてトランジスタＰ３と、電流源Ｉ４と、をさらに備える。

トランジスタＰ３は、例えば、ｐ型のＭＯＳＦＥＴであり、ソースが入力端子ｉｎと接続され、ドレインが電流源Ｉ４と接続され、ゲートがトランジスタＰ２のドレイン及びトランジスタＮ２のドレインと接続され、第１利得回路の出力する電圧の利得をさらに向上させる。すなわち、差電圧ＶＲＥＦ−ＶＦＢに利得を乗じた電圧がトランジスタＰ３のゲートに印加される。増幅器Ａｍｐの出力であるゲート電圧ＶＧＡＴＥは、このトランジスタＰ３のドレイン側の電位となる。

このように、第１トランジスタＰｐのゲート駆動をするための第２利得回路（トランジスタＰ３及び電流源Ｉ４）をさらに加えることにより、解放利得を上昇させる。入力電圧ＶＩＮに依存するノイズ、リップルは、１／（１＋帰還率×解放利得）で表されるため、解放利得を上昇させ、オフセット特性の向上及びＰＳＲＲの特性向上等を図ることができる。

（増幅器の第３実装例）
図８は、増幅器Ａｍｐの別の実装例を示す図である。増幅器Ａｍｐは、トランジスタＰ１、Ｐ２、Ｎ１、Ｎ２と、電流源Ｉ３と、を備える。前述した増幅器の第１実装例と比較すると、カレントミラー回路と差動対回路とを形成するトランジスタの極性を逆としたものである。

トランジスタＰ１は、ソースが電流源Ｉ３を介して入力端子ｉｎと接続され、ドレインがトランジスタＮ１のドレインと接続され、ゲートにフィードバック電圧ＦＢが印加される。トランジスタＰ２は、ソースがトランジスタＰ１のソースと接続され、ドレインがトランジスタＮ２のドレインと接続され、ゲートに基準電圧ＶＲＥＦが印加される。トランジスタＮ１は、ソースが接地され、ドレインがゲート及びトランジスタＰ１のドレインと接続され、ゲートがトランジスタＮ２のゲートと接続される。トランジスタＮ２は、ドレインがトランジスタＰ２のドレインと接続され、ソースが接地され、ゲートがトランジスタＮ１のゲートと接続される。

増幅器Ａｍｐは、トランジスタＰ２及びトランジスタＮ２のドレイン電位をゲート電圧ＶＧＡＴＥとして出力する。このように、図６の例には限られず、トランジスタの極性を逆にすることも可能である。

（増幅器の第４実装例）
もちろん、図７に示されるトランジスタの極性についても同様の実装をすることができる。この実装は、図９に示される。図８の入力電圧を逆にし、さらに、トランジスタＮ３と、電流源Ｉ４と、を備える。

トランジスタＮ３は、例えば、ｎ型のＭＯＳＦＥＴであり、ドレインが電流源Ｉ４を介して入力端子ｉｎと接続され、ソースが接地され、ゲートがトランジスタＰ２のドレイン及びトランジスタＮ２のドレインと接続される。このように、図７に示されるトランジスタの極性を逆にすることが可能である。

（出力トランジスタの別の実装例）
トランジスタの極性は、増幅器Ａｍｐに限られず、出力トランジスタ、モニタートランジスタの極性についても同様に変更することが可能である。図１０は、出力トランジスタ、モニタートランジスタをｎ型のＭＯＳＦＥＴで実装した例を示す図である。

定電圧回路１は、第１トランジスタＰｐ、第２トランジスタＰｍの代わりに、それぞれ、第３トランジスタＮｐ、第４トランジスタＮｍを備える。第３トランジスタＮｐは、出力トランジスタであり、ソースが抵抗Ｒｓと接続され、ドレインが入力端子ｉｎと接続され、ゲートに増幅器Ａｍｐの出力電圧が印加される。第４トランジスタＮｍは、第３トランジスタＮｐのドレイン−ソース間電流をモニターするモニタートランジスタであり、ソースが電流比較器Ｃｍｐと接続され、ドレインが入力端子ｉｎと接続され、ゲートが第３トランジスタＮｐのゲートと接続される。

図１０のように接続することにより、図１の定電圧回路１と同様の動作をすることが可能である。ｎ型のＭＯＳＦＥＴと、ｐ型のＭＯＳＦＥＴとの置換を行うことにより、設計上等における自由度を広げることが可能となる。

（基準電圧源の別の実装例）
図１１は、基準電圧源Ｖ２についての別の実装例を示す図である。基準電圧源Ｖ２は、低ノイズの特性を有する電圧源であるため、前述の実施形態においては備えられるトランジスタの特性を低ノイズであるものとしたが、本実施形態では、低ＰＳＲＲを目指すものである。

基準電圧源Ｖ２は、前述した実施形態のトランジスタＮｄ２、Ｎｅ２に加え、電圧クランプ１２を備える。電圧クランプ１２は、その入力がスイッチＳｗを介して入力端子ｉｎと接続され、その出力がトランジスタＮｄ２のドレインと接続される。電圧クランプ１２は、入力端子ｉｎから入力された電圧の揺らぎを低減させ、トランジスタＮｄ２のドレインへと出力する。この電圧クランプ１２は、一般的に使用されているもの、例えば、定電圧ダイオード、ＦＥＴ等を備えて形成されたものを使用する。

このように電圧クランプ１２を備えることにより、入力端子ｉｎに印加された電圧の揺らぎによるリップル、ノイズを低減させることができ、スイッチＳｗがオンになった場合に、基準電圧源Ｖ２からの電圧を基準電圧源Ｖ１からの電圧と合成して基準電圧ＶＲＥＦとして出力することが可能となる。

なお、電圧クランプ１２を加えるとともに、トランジスタＮｄ２、Ｎｅ２のゲートサイズの調整を行うようにしてもよい。双方の構成を併せて実装することにより、さらに低ノイズ、低リップルの特性を備える基準電圧源Ｖ２を実現することが可能となる。

以上のように、本実施形態においては種々の実装例を示したが、前述した実施形態に係る定電圧回路１の構成は、上述の説明にかぎられるものではない。

前述した各実施形態に係る定電圧回路１は、様々な機器に用いることができる。低ノイズ特性に優れた回路を用いて定電圧回路１は形成されたが、これには限られず、さらに、高周波数帯域まで特性を維持できる回路を用いてもよい。このように、高周波数帯域まで特性が維持できる回路を用いることにより、高周波数の電圧、電流等を受信する回路においても同様に、低ノイズ特性を備える定電圧回路を実現することが可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、当然のことながら、本発明の要旨の範囲内で、これらの実施の形態を部分的に適宜組み合わせることも可能である。

例えば、前述した各実施形態において、トランジスタとしてＭＯＳＦＥＴを用いたがこれには限られず、適宜バイポーラトランジスタ等の他の素子を用いてもよい。バイポーラトランジスタを用いる場合には、説明中でゲートと記載した箇所は、ベースと、ドレイン、ソースと記載した箇所は、状況に応じてエミッタ、コレクタと適切に読み替えるものとする。

１：定電圧回路
１２：電圧クランプ
Ｐｐ：第１トランジスタ
Ｐｍ：第２トランジスタ
Ａｍｐ：増幅器
Ｃｍｐ：電流比較器
Ｖ１、Ｖ２：基準電圧源
Ｎｄ１、Ｎｅ１、Ｎｄ２、Ｎｅ２：トランジスタ
Ｒｆ、Ｒｓ：抵抗
Ｉ１：電流源
Ｓｗ：スイッチ

Claims (9)

1. 入力電圧を変換し、所定の出力電圧を出力する、第１素子と、
   前記第１素子が出力する電流に応じた電流を出力する、第２素子と、
   第１基準電圧源と、前記第１基準電圧源と並列に配置される第２基準電圧源とを備え、前記第２素子が出力する電流と、基準電流とを比較し、比較結果に基づいて前記第２基準電圧源を動作させ、基準電圧を出力する、基準電圧源と、
   前記基準電圧と、前記出力電圧に比例する電圧との差電圧を増幅する増幅器であって、前記差電圧に基づいて前記第１素子を制御する、増幅器と、
   を備える定電圧回路。
2. 前記第１素子は、前記差電圧が低くなるように制御される、請求項１に記載の定電圧回路。
3. 前記第１素子は、前記増幅器が出力する電圧が駆動電圧として印加されると、出力する電流が制御される、第１トランジスタを備え、前記第１トランジスタの出力する電流により、前記出力電圧を制御する、請求項１又は請求項２に記載の定電圧回路。
4. 前記第２素子は、前記第１トランジスタに印加される駆動電圧と同等の駆動電圧が印加されて電流を出力する、第２トランジスタを備える、請求項３に記載の定電圧回路。
5. 前記第２素子は、前記第１素子が出力する電流に比例した電流を出力する、請求項１乃至請求項４のいずれかに記載の定電圧回路。
6. 前記基準電圧源は、前記第２素子が出力する電流が前記基準電流よりも多い場合に、前記第２基準電圧源の出力を、前記第１基準電圧源の出力と並列に接続するスイッチをさらに備える、請求項１乃至請求項５のいずれかに記載の定電圧回路。
7. 前記増幅器は、カレントミラー回路と、差動対回路と、を有する第１利得回路を備える、請求項１乃至請求項６のいずれかに記載の定電圧回路。
8. 前記増幅器は、前記第１利得回路の出力の利得を向上させる、第２利得回路を備える、請求項７に記載の定電圧回路。
9. 入力が入力端子と接続され、出力が出力端子と接続される、第１トランジスタと、
   一方の端子が前記出力端子を介して第１トランジスタの出力と接続される、第１抵抗と、
   前記第１抵抗の他方の端子と一方の端子が接続され、他方の端子が接地する、第２抵抗と、
   入力が入力端子と接続され、駆動部が前記第１トランジスタの駆動部と接続される、第２トランジスタと、
   基準電流を流す、基準電流源と、
   第１基準電圧を印加する、第１基準電圧源と、
   出力が前記第１基準電圧源と並列に接続され、第２基準電圧を印加する、第２基準電圧源と、
   前記第１基準電圧の出力と、前記第２基準電圧の出力との間に備えられる、スイッチと、
   ２つの入力が前記第２トランジスタの出力及び前記基準電流源に接続され、出力が前記スイッチを制御する、電流比較器と、
   ２つの入力が前記第１基準電圧源の出力及び前記第１抵抗と前記第２抵抗との間に接続され、出力が前記第１トランジスタの駆動部と接続される、増幅器と、
   を備える定電圧回路。

Images