[go: up one dir, main page]

JP6911767B2 - 固体撮像素子およびその製造方法、並びに電子機器 - Google Patents

固体撮像素子およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP6911767B2
JP6911767B2 JP2017560348A JP2017560348A JP6911767B2 JP 6911767 B2 JP6911767 B2 JP 6911767B2 JP 2017560348 A JP2017560348 A JP 2017560348A JP 2017560348 A JP2017560348 A JP 2017560348A JP 6911767 B2 JP6911767 B2 JP 6911767B2
Authority
JP
Japan
Prior art keywords
solid
image sensor
trench
state image
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017560348A
Other languages
English (en)
Other versions
JPWO2017187957A1 (ja
Inventor
英之 本田
英之 本田
哲弥 内田
哲弥 内田
壽史 若野
壽史 若野
田中　裕介
裕介 田中
義治 工藤
義治 工藤
宏利 野村
宏利 野村
智之 平野
智之 平野
吉田　慎一
慎一 吉田
洋一 上田
洋一 上田
康輔 中西
康輔 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2017187957A1 publication Critical patent/JPWO2017187957A1/ja
Priority to JP2021110074A priority Critical patent/JP2021166304A/ja
Application granted granted Critical
Publication of JP6911767B2 publication Critical patent/JP6911767B2/ja
Priority to JP2023038260A priority patent/JP7663846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Description

本技術は、固体撮像素子およびその製造方法、並びに電子機器に関し、特により確実に画素間を分離することができるようにした固体撮像素子およびその製造方法、並びに電子機器に関する。
固体撮像素子においては複数の画素が配列される。そこで混色を防ぐため、隣接する画素を構成する光電変換部を分離する必要があり、そのため種々の提案がなされている。
例えば特許文献１には、フォトダイオードを形成する前に分離構造を形成し、固相拡散の手法によりトレンチの表面にＰ型不純物を拡散させ、Ｐ型の拡散層を形成することが提案されている。
また特許文献２には、受光面側からトレンチを形成し、フォトダイオード間のＰ型不純物と合わせて画素間を分離することが提案されている。
また、特許文献３には、フォトダイオードの周辺にトレンチを形成し、その側壁にＰＮ接合を形成して、周辺部の電界を強くし、飽和電荷量Ｑｓを大きくすることが提案されている。Ｐ型の不純物層はイオン注入または固相拡散により形成され、Ｎ型の不純物層はイオン注入により形成されている。
特許公報４９８７９１７号公報 特開２０１３−１５７４２２号公報 特開２０１５−１５３７７２号公報
しかしながら。特許文献１の提案では、微細画素では画素トランジスタの面積に制約がある他、深さ方向にオフセットをもたせる必要があり、トレンチ構造による十分な分離が困難である。
また特許文献２の提案では、フォトダイオードを形成した後にトレンチ構造を形成するため高熱処理が使用できない。そのため、不純物の追加処理が困難になり、事前にトレンチ表面にＰ型拡散層を形成する必要がある。
特許文献３の提案では、Ｎ型の不純物をイオン注入により形成しているため、不純物が横方向に広がってしまい、急峻なＰＮ接合を形成することができず、電界強化、飽和電荷量Ｑｓの改善に限界がある。
結局、これらの提案では、画素間を十分に分離することが困難である。
本技術はこのような状況に鑑みてなされたものであり、より確実に画素間を分離することができるようにするものである。
本技術の一側面は、入射される光を光電変換する光電変換部と、前記光電変換部を分離する、第１の面側から形成された第１のトレンチに形成された第１の分離部と、前記光電変換部を分離する、前記第１の面に対向する第２の面側から形成された第２のトレンチに形成された第２の分離部とを備え、前記第１のトレンチには、Ｎ型の不純物の第１の不純物層と、Ｐ型の不純物の第２の不純物層が固相拡散により形成されている固体撮像素子である。
前記第１の分離部と前記第２の分離部は、前記光電変換部に光を入射するレンズの光軸と平行な方向に並ぶように配置されていることができる。
２段の前記光電変換部のうち前記第１の面側の前記光電変換部は前記第１の分離部により分離され、前記第２の面側の前記光電変換部は前記第２の分離部により分離されていることができる。
２×２個の前記光電変換部のブロックの周囲は前記第１の分離部により分離されていることができる。
前記第１の分離部と前記第２の分離部は、前記光電変換部に光を入射するレンズの光軸と垂直な方向に並ぶように配置されていることができる。
前記第１のトレンチには、熱酸化膜がさらに形成されていることができる。
前記光電変換部、並びに前記第１の分離部および前記第２の分離部を有する半導体層の前記第１の面側には配線層が配置され、前記第２の面側には光学層が配置されることができる。
本技術の一側面は、第１の面側から、第１のトレンチを形成するステップと、前記第１のトレンチに光電変換部を分離するための第１の分離部を形成するステップと、前記第１の面に対向する第２の面側から、第２のトレンチを形成するステップと、前記第２のトレンチに前記光電変換部を分離するための第２の分離部を形成するステップとを含み、前記第１のトレンチに、Ｎ型の不純物の第１の不純物層と、Ｐ型の不純物の第２の不純物層を固相拡散により形成するステップを含む固体撮像素子の製造方法である。
本技術の一側面は、被写体を撮影する固体撮像素子と、前記固体撮像素子から出力される画像信号を処理する信号処理部とを備え、前記固体撮像素子は、入射される光を光電変換する光電変換部と、前記光電変換部を分離する、第１の面側から形成された第１のトレンチに形成された第１の分離部と、前記光電変換部を分離する、前記第１の面と対向する第２の面側から形成された第２のトレンチに形成された第２の分離部とを備え、前記第１のトレンチには、Ｎ型の不純物の第１の不純物層と、Ｐ型の不純物の第２の不純物層が固相拡散により形成されている電子機器である。
本技術の一側面は、入射される光を光電変換する光電変換部と、前記光電変換部を分離する分離部とを備え、前記分離部は、前記光電変換部を分離するためのトレンチに形成されたＮ型およびＰ型の不純物層と、前記不純物層の上に形成された熱酸化膜とを備える固体撮像素子である。
前記不純物層は、固相拡散により形成されていることができる。
前記Ｎ型の不純物層は、前記トレンチの転送ゲート側にだけ形成され、前記転送ゲートと反対側には形成されないことができる。
前記トレンチ内には、所定の電圧がかけられる埋め込み膜が埋め込まれていることができる。
前記熱酸化膜上に、負の固定電荷をもつ固定電荷膜が形成されることができる。
前記分離部は、画素の周囲を囲むように形成されていることができる。
前記トレンチは、前記光電変換部および前記分離部を有する半導体層の配線層が配置される側の第１の面側から形成され、前記第１の面と対向する第２の面側には光学層が配置されることができる。
前記不純物層は、斜めイオン注入、プラズマドーピング、エピタキシャル成長、または気相拡散により形成されていることができる。
本技術の一側面においては、光電変換部が、レンズを介して入射される光を光電変換し、配線層が、光電変換部に対して信号を送受する配線がレンズと反対側に配置され、分離部が、隣接する光電変換部を、配線層が配置される側から形成された第１のトレンチによる第１の分離部と、レンズが配置される側から形成された第２のトレンチによる第２の分離部とにより分離する。第１のトレンチには、Ｎ型の不純物の第１の不純物層と、Ｐ型の不純物の第２の不純物層が固相拡散により形成されている。
以上のように、本技術の一側面によれば、より確実に画素間を分離することができる。なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また付加的な効果があってもよい。
本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の製造方法を説明するフローチャートである。 本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の特性を説明する図である。 本技術の第２の実施の形態の固体撮像素子の製造方法を説明するフローチャートである。 本技術の第２の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第２の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の構成を示す図である。 本技術の第２の実施の形態の固体撮像素子の製造方法を説明するフローチャートである。 本技術の第２の実施の形態の固体撮像素子の製造方法を説明する図である。 本技術の第３の実施の形態の電子機器の構成を説明する図である。
以下、本技術を実施するための実施の形態について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態：FDTIとRDTIの組み合わせ（図１乃至図２５）
（１）固体撮像素子の概略構成例（図１）
（２）FDTIとRDTIの組み合わせの構成（図２、図１０、図１１）
（３）固体撮像素子の製造方法（図３乃至図９）
（４）FDTIとRDTIの他の組み合わせの構成１（図１２、図１３）
（５）FDTIとRDTIの他の組み合わせの構成２（図１４、図１５）
（６）FDTIとRDTIの他の組み合わせの構成３（図１６、図１７）
（７）FDTIとRDTIの他の組み合わせの構成４（図１８、図１９）
（８）FDTIとRDTIの他の組み合わせの構成５（図２０、図２１）
（９）FDTIとRDTIの他の組み合わせの構成６（図２２、図２３）
（１０）FDTIとRDTIの他の組み合わせの構成７（図２４、図２５）
２．第２の実施の形態：FDTI（図２６乃至図４１）
（１）FDTIの構成（図２６、図２７、図２８）
（２）FDTIの製造方法（図２９、図３０、図３１）
（３）FDTIの他の構成１（図３２）
（４）FDTIの他の構成２（図３３）
（５）FDTIの他の構成３（図３４）
（６）FDTIの他の構成４（図３５）
（７）FDTIの他の構成５（図３６）
（８）FDTIの他の構成６（図３７）
（９）FDTIの他の構成７（図３８）
（１０）FDTIの他の構成８（図３９）
（１１）FDTIの他の製造方法（図４０、図４１）
３．第３の実施の形態：（固体撮像素子を用いた電子機器）（図４２）
４．その他
＜第１の実施の形態＞
（FDTIとRDTIの組み合わせ）
（１）固体撮像素子の概略構成例
図１は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。 図１は、本技術の固体撮像素子が設けられる固体撮像素子の一例として、ＭＯＳ（Metal Oxide Semiconductor）型の固体撮像素子の概略構成を示す。
この図に示す固体撮像素子１は、支持基板２の一面上に光電変換領域を含む複数の画素３が２次元的に配列された画素領域４を有している。画素領域４に配列された各画素３には、光電変換領域、フローティングディフュージョン、読出ゲート、その他の複数のトランジスタ（いわゆるＭＯＳトランジスタ）、および容量素子等で構成された画素回路とが設けられている。なお、複数の画素３で画素回路の一部を共有している場合もある。
以上のような画素領域４の周辺部分には、垂直駆動回路５、カラム信号処理回路６、水平駆動回路７、およびシステム制御回路８などの周辺回路が設けられている。
垂直駆動回路５は、例えばシフトレジスタによって構成され、画素駆動線９を選択し、選択された画素駆動線９に画素３を駆動するためのパルスを供給し、画素領域４に配列された画素３を行単位で駆動する。すなわち、垂直駆動回路５は、画素領域４に配列された各画素を行単位で順次垂直方向に選択走査する。そして、画素駆動線９に対して垂直に配線された垂直駆動線１０を介して、各画素３において受光量に応じて生成された信号電荷に基づく画素信号をカラム信号処理回路６に供給する。
カラム信号処理回路６は、画素の例えば列ごとに配置されており、１行分の画素３から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路６は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（ＣＤＳ：Correlated Double sampling）や、信号増幅、アナログ／デジタル変換（ＡＤ：Analog/Digital Conversion）等の信号処理を行う。
水平駆動回路７は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路６の各々を順番に選択し、カラム信号処理回路６の各々から画素信号を出力させる。
システム制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子１の内部情報などのデータを出力する。すなわち、システム制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路５、カラム信号処理回路６、および水平駆動回路７などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路５、カラム信号処理回路６、および水平駆動回路７等に入力する。
以上のような各周辺回路と、画素領域４に設けられた画素回路とで、各画素を駆動する駆動回路が構成されている。なお、周辺回路は、画素領域４に積層される位置に配置されていてもよい。
（２）FDTIとRDTIの組み合わせの構成
図２は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。以下、図２を参照して、固体撮像素子１の主にFDTI（Front Deep Trench Isolation）とRDTI（Rear Deep Trench Isolation）の組み合わせの構成について説明する。
図２は、図１の固体撮像素子１の一部である固体撮像素子５１の構成を示している。図２のＢと図２のＣは、それぞれ固体撮像素子５１の裏面と表面の構成を表しており、図２のＡは、図２のＣのＡ−Ａ’線における固体撮像素子５１の断面の構成を表している。
図２のＡには、半導体層１６３の上側（裏面側）に、カラーフィルタ６６とレンズ６７を有する光学層１６４が配置され、下側（表面側）には何も配置されていない状態が示されている。しかし、実際には、後述する図７のＢに示されるように、半導体層１６３の第１の面側（表面側）に配線層１６２が配置され、第１の面に対向する第２の面側（裏面側）に光学層１６４が配置される構成とされる。すなわち、固体撮像素子１は、裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサに代表される固体撮像素子である。
半導体層１６３には、光電変換部としてのフォトダイオード６５が形成されている。このフォトダイオード６５には、それぞれに対応してレンズ６７が配置されている。フォトダイオード６５は光学層１６４、すなわちレンズ６７とカラーフィルタ６６を介して入射された、カラーフィルタ６６の色に対応する光を光電変換する。半導体層１６３において、各フォトダイオード６５は、分離部であるFDTI６１とRDTI６２により分離されている。
第１の分離部であるFDTI６１は、固体撮像素子５１の表面側から形成されたトレンチ（後述する図４のＢのトレンチ１１１）に基づき形成された分離部である。すなわちFDTI６１は、固体撮像素子５１の表面（図２のＡの下側の面、すなわちレンズ６７が配置される面と反対側の面、つまり後述する図７のＢに示される配線層１６２が配置される側）から形成されたトレンチに基づき形成された分離部である。FDTI６１を構成するトレンチの表面には、Ｎ型の不純物で形成された不純物層６３と、Ｐ型の不純物で形成された不純物層６４を有している。
第２の分離部であるRDTI６２は、逆に固体撮像素子５１の裏面（図２のＡの上側の面、すなわちレンズ６７が配置される側の面）から形成されたトレンチ（後述する図６のＤのトレンチ１７１）に基づき形成された分離部である。
図２のＡに示されるように、この実施の形態では、FDTI６１とRDTI６２は、フォトダイオード６５の同じ側面に対向して、レンズの６７光軸と平行な方向（すなわち縦方向）に並ぶように配置されている。また、FDTI６１とRDTI６２は直接接しているが、両者はオフセット（すなわち離間）していてもよい。オフセットしている場合には、そこにＰ型の不純物が挿入される。
またこの実施の形態では、図２のＢに示されるように、裏面側（フォトダイオード６５のレンズ６７側）の４つの側面がRDTI６２により分離されている。これに対して、図２のＣに示されるように、表面側（レンズ６７と反対側）の４つの側面のうち、３つの側面がFDTI６１により分離されている。すなわち、隣接する２×２個のフォトダイオード６５は、１つのブロックを構成し、その周囲の側面は、FDTI６１により分離されている。
各ブロックの中央にはフローティングディフュージョン（FD）７１が配置され、各フォトダイオード６５のFD７１の近傍には、転送ゲート（TG）７２が配置されている。また各ブロックの図２のＣの下側には、画素トランジスタ７３が配置されている。画素トランジスタ７３とフォトダイオード６５はFDTI６１により分離されている。
各ブロック内の２×２個のフォトダイオード６５のうち、図２のＣにおいて上下方向に隣接するフォトダイオード６５は、ボロンなどのＰ型の不純物層８１で分離されている。また、各ブロック内の２×２個のフォトダイオード６５のうち、図２のＣにおいて左右方向に隣接するフォトダイオード６５は、その一部がFDTI６１により分離され、残りの一部が不純物層８１により分離されている。
（３）固体撮像素子の製造方法
次に、図３乃至図７を参照して、固体撮像素子５１の製造方法について説明する。図３は、本技術の第１の実施の形態の固体撮像素子の製造方法を説明するフローチャートであり、図４乃至図７は、本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。
最初にステップＳ１１において、基板を用意する処理が実行される。図４のＡには用意された例えばシリコン（Ｓｉ）の基板１０１が示されている。ステップＳ１２において、FDTI６１のためのトレンチを加工する処理が実行される。すなわち図４のＢに示されるように、ステップＳ１１で用意された基板１０１に、リソグラフィとエッチングによりトレンチ１１１が形成される。図４のＢにおいて、上方向が半導体層１６３の表面側（すなわち配線層１６２が配置される側）である。つまりトレンチ１１１は、半導体層１６３の表面側（すなわち配線層１６２が配置される第１の面側）から形成される（後述する図７のＢのFDTI６１を形成するためのトレンチである）。
ステップＳ１３において、Ｎ型の不純物をドーピングした膜をトレンチ１１１の表面に形成する処理が実行される。例えば図４のＣに示されるように、リン（Ｐ）をドーピングした膜１２１がトレンチ１１１の内部にCVD（Chemical Vapor Deposition）等により成膜される。
ステップＳ１４において、Ｎ型不純物を固相拡散する処理が実行される。つまりステップＳ１３の処理で形成されたリンの膜１２１を熱処理することで固相拡散させる。まだフォトダイオード６５が形成される前のなで、熱処理により支障を来す恐れは少ない。これにより図４のＤに示されるように、トレンチ１１１の周囲の基板１０１内に、Ｎ型の不純物層６３が形成される。
ステップＳ１５において、Ｎ型の不純物をドーピングした膜１２１を除去する処理が実行される。つまり、ステップＳ１３でトレンチ１１１内に形成された膜１２１が除去される。これにより図５のＡに示されるように、トレンチ１１１の周囲の基板１０１内に、Ｎ型の不純物層６３が形成された状態になる。
ステップＳ１６において、Ｐ型の不純物をドーピングした膜をトレンチ１１１の表面に形成する処理が実行される。例えば図５のＢに示されるように、ボロン（Ｂ）などのＰ型の不純物の膜１３１がトレンチ１１１の内部にCVD等により成膜される。
ステップＳ１７において、Ｐ型の不純物を固相拡散する処理が実行される。すなわち、ステップＳ１６で形成されたＰ型の不純物の膜１３１に対して熱処理を行うことで、Ｐ型の不純物が固相拡散される。まだフォトダイオード６５が形成される前なので、熱処理により支障を来す恐れは少ない。これにより例えば図５のＣに示されるように、トレンチ１１１の周囲の基板１０１内に（つまり、不純物層６３が形成されている領域に）、Ｐ型の不純物層６４が形成される。
ステップＳ１８において、Ｐ型の不純物をドーピングした膜１３１を除去する処理が実行される。すなわち、図５のＤに示されるように、ステップＳ１６で固相拡散のためにトレンチ１１１内に形成された膜１３１が除去され、トレンチ１１１の周囲の基板１０１内に、Ｎ型の不純物層６３とＰ型の不純物層６４が形成された状態になる。
１ＳＲと同程度の濃度のＮ型の不純物層６３とＰ型の不純物層６４を形成することで、FDTI６１の側壁に強電界部が作成され、画素間の分離と飽和電荷量Ｑｓの向上の両方を実現することができる。
ステップＳ１９において、FDTIのトレンチ１１１に絶縁物を埋め込む処理が実行される。例えば図６のＡに示されるように、トレンチ１１１にＳｉＯ2のような絶縁体からなる埋め込み膜１４１が埋め込まれる。このようにしてFDTI６１が形成される。
ステップＳ２０において、フォトダイオード６５を形成する処理が実行される。すなわち図６のＢに示されるように、Ｎ型不純物をイオン注入することでフォトダイオード６５が形成される。このようにして半導体層１６３が形成される。さらにゲート、周辺トランジスタ、配線層が形成される。
また、フォトダイオード６５とフォトダイオード６５の間の領域１５１にRDTI６２のピニングを取るため、Ｐ型の不純物が注入される。ただし、RDTI６２の表面に、固定電荷膜を使用する場合にはこの処理は省略することができる。固定電荷膜については後述する。
ステップＳ２１において、支持基盤を貼り合わせる処理が実行される。これにより図６のＣに示されるように、支持基盤１６１の上に配線層１６２が配置され、その上に半導体層１６３が配置された構成が実現される。配線層１６２には、フォトダイオード６５に対して信号を送受する配線が配置される。そして受光面側（すなわち図６のＣの半導体層１６３の上側の面）が研磨される。
ステップＳ２２において、RDTI６２のトレンチを加工する処理が実行される。すなわち図６のＤに示されるように、フォトダイオード６５とフォトダイオード６５の間の領域１５１に、RDTI６２のトレンチ１７１が形成される。図６のＤにおいて、上方向が半導体層１６３の裏面側（すなわち光学層１６４が配置される第２の面側）である。つまりトレンチ１７１は、半導体層１６３の裏面側（すなわち光学層１６４が配置される側）から形成される（後述する図７のＢのRDTI６２を形成するためのトレンチである）。
ステップＳ２３において、RDTI６２のトレンチ１７１に埋め込み膜を埋め込む処理が実行される。すなわち図７のＡに示されるように、フォトダイオード６５とフォトダイオード６５の間の領域１５１に、ＳｉＯ2等の絶縁体よりなる埋め込み膜１８１が埋め込まれる。このようにして、FDTI６１の上に（受光面側に）RDTI６２が形成される。
ステップＳ２４において、カラーフィルタ６６やレンズ６７を形成する処理が実行される。すなわち、図７のＢに示されるように、カラーフィルタ６６やレンズ６７からなる光学層１６４が半導体層１６３の上に形成される。つまり、レンズ６７は裏面側に配置され、配線層１６２は表面側（レンズ６７と反対側）に配置される。このようにして固体半導体素子５１が製造される。
なお、図８と図９に示されるような製造方法を採用することもできる。図８は、本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。FDTI６１の深さは０．５乃至２μｍであり、０．３μｍ前後のSTI（Shallow Trench Isolation）より深い。FDTI６１とRDTI６２に加えて、STIを組み合わせることできる。この場合、図８のＡに示されるように、先にSTI１９１が形成された後に、トレンチ１１１が形成され、さらにＮ型の不純物層６３が固相拡散される。そしてさらに図８のＢに示されるように、Ｐ型の不純物層６４が固相拡散される。フォトダイオード６５の注入処理や周辺トランジスタの形成は、さらにその後で実行される。
図９は、本技術の第１の実施の形態の固体撮像素子の製造方法を説明する図である。この例では、フォトダイオード６５の注入処理やゲート２０１の形成処理が行われた後、画素トランジスタやロジックトランジスタのＬＤＤ（Lightly Doped Drain）、サイドウォール、ソース、ドレイン等が形成される。そして図９のＡに示されるように、トレンチ１１１が形成され、Ｎ型の不純物層６３が固相拡散により形成される。さらに図９のＢに示されるように、Ｐ型の不純物層６４が固相拡散により形成される。
また、以上の例においては、FDTI６１とRDTI６２が直接接するように形成されていたが、縦方向または横方向にオフセットさせることもできる。図１０はこの場合の例を示している。図１０は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１０の例においては、FDTI６１がRDTI６２に対して若干内側にオフセットしている（つまりずれている）。
図２に示される固体撮像素子５１は、その裏面の構成を、図２のＢに示される構成に代えて、図１１に示されるように構成することもできる。図１１は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１１を図２のＢと比較して明らかなように、図１１の構成例においては、各フォトダイオード６５の４つの側面に接するRDTI６２の交点の部分が、Ｐ型の不純物層８１で分離されるように構成されている。その他の構成は図２のＢに示される場合と同様である。
（４）FDTIとRDTIの他の組み合わせの構成１
以下、FDTI６１とRDTI６２の他の組み合わせの構成について説明する。図１２は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１２のＢと図１２のＣは、それぞれ固体撮像素子５１の裏面と表面の構成を表しており、図１２のＡは、図１２のＣのＡ−Ａ’線における固体撮像素子５１の断面の構成を表している。
図１２の構成例においては、図１２のＢに示されるように、フォトダイオード６５の裏面側の４つの側面がRDTI６２により分離されている。これに対して、表面側は、図１２のＣに示されるように、表面側（図１２のＡにおいて下側）の２×２個のフォトダイオード６５が１つのブロックを構成し、その周囲がFDTI６１により分離されている。
各ブロック内の２×２個のフォトダイオード６５のうち、図１２のＣにおいて左右に隣接するフォトダイオード６５は、Ｐ型の不純物層８１で分離されている。また、各ブロック内の２×２個のフォトダイオード６５のうち、図１２のＣにおいて上下に隣接するフォトダイオード６５は、その左右端部側の一部がFDTI６１により分離され、残りの中央側の一部が不純物層８１により分離されている。表面側の４つの側面のうち、３つの側面がFDTI６１により分離されている。
従って、図１２のＡに示されるように、図１２のＣのＡ−Ａ’線の断面の構成は、表面側（図１２のＡの下側）においては、左右方向に並ぶフォトダイオード６５がFDTI６１と不純物層８１により交互に分離されている。裏面側（図１２のＡの上側）においては、フォトダイオード６５がRDTI６２により分離されている。つまり、フォトダイオード６５の１つの側面は、FDTI６１とRDTI６２により分離され、他の１つの側面は、RDTI６２と不純物層８１により分離されている。その他の構成は図２における場合と同様である。
図１３は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１２に示される固体撮像素子５１は、その裏面の構成を、図１２のＢに示される構成に代えて、図１３に示されるように構成することもできる。図１３を図１２のＢと比較して明らかなように、図１３の構成例においては、各フォトダイオード６５の４つの側面に接するRDTI６２の交点の部分が、Ｐ型の不純物層８１で構成されている。その他の構成は図１２のＢに示される場合と同様である。
（５）FDTIとRDTIの他の組み合わせの構成２
図１４は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１４のＢと図１４のＣは、それぞれ固体撮像素子５１の裏面と表面の構成を表しており、図１４のＡは、図１４のＣのＡ−Ａ’線における固体撮像素子５１の断面の構成を表している。
図１４は、デュアルピクセルの構成例を表している。この構成例においては、図１２のＢに示されるように、Ｒ（赤），Ｇ（緑）、Ｂ（青）の各色のうち、同色のフォトダイオード６５が２個ずつ横に並んで配置されている。図１４のＢの例では、左上の２個と右下の２個のフォトダイオード６５がＧとされ、右上の２個のフォトダイオード６５がＢとされ、左下の２個のフォトダイオード６５がＲとされている。
そして、図１４のＢに示されるように、裏面側においては、同じ色の２個のフォトダイオード６５によりブロックが構成され、ブロックとブロックは、RDTI６２により分離されている。また、ブロック内の隣接する同じ色の２個のフォトダイオード６５は、ボロンなどのＰ型の不純物層８１により分離されている。例えば、右上のＢのブロックの２個のフォトダイオード６５は、不純物層８１により分離されている。ＧとＲのブロックにおいても同様である。
一方、図１４のＣに示されるように、表面側においては、２×２個のフォトダイオード６５のブロックが、基本的にFDTI６１により分離されている。そして図中縦方向に延在するFDTI６１のほぼ中央の部分は、不純物層８１により置換されている。また、ブロック内では２×２個のフォトダイオード６５は、不純物層８１により分離されている。
図１４のＣのＡ−Ａ’線の断面の構成である図１４のＡに示されるように、同じ色のフォトダイオード６５の分離は不純物層８１により行われている。例えばＲのカラーフィルタ６６Ｒの左右方向の中央や、Ｇのカラーフィルタ６６Ｇの左右方向の中央に位置するフォトダイオード６５の境界は、不純物層８１により分離が行われている。色の境目においては、裏面側（図中上側）がRDTI６２により、表面側（図中下側）がFDTI61により、分離が行われている。
図１４の例では、同色画素間はRDTI６２で分離しない構成としたが、RDTI６２で分離する構成にすることもできる。また同色画素間の表面側で、電荷をトンネルさせる構造のOFSを使用する場合には、同色画素間にFDTI６１は形成しないようにし、OFSを使用する場合には、FDTI61を形成することができる。
図１５は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１４に示される固体撮像素子５１は、その裏面の構成を、図１４のＢに示される構成に代えて、図１５に示されるように構成することもできる。図１５を図１４のＢと比較して明らかなように、図１５の構成例においては、RDTI６２同士の交点の部分、およびRDTI６２と不純物８１の交点の部分が、Ｐ型の不純物層８１で分離されるように構成されている。その他の構成は図１４のＢに示される場合と同様である。
（６）FDTIとRDTIの他の組み合わせの構成３
図１６は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１６のＢと図１６のＣは、それぞれ固体撮像素子５１の裏面と表面の構成を表しており、図１６のＡは、図１６のＣのＡ−Ａ’線における固体撮像素子５１の断面の構成を表している。
図１６は、フォトダイオード６５が２段に構成されている場合の例を表している。図１６のＢに示されるように、裏面側の２×２個のフォトダイオード６５がブロックを構成し、各ブロックはRDTI６２により分離されている。各ブロック内の２×２個のフォトダイオード６５は、不純物層８１により分離されている。
表面側は図１２のＣの例と同様に構成されている。すなわち、図１６のＣに示されるように、表面側の２×２個のフォトダイオード６５が１つのブロックを構成し、その周囲がFDTI６１により分離されている。
各ブロック内の２×２個のフォトダイオード６５のうち、図１６のＣにおいて左右に隣接するフォトダイオード６５は、Ｐ型の不純物層８１で分離されている。また、各ブロック内の２×２個のフォトダイオード６５のうち、図１６のＣにおいて上下に隣接するフォトダイオード６５は、その左右端部の一部がFDTI６１により分離され、残りの中央側の一部が不純物層８１により分離されている。
従って、図１６のＡに示されるように、図１６のＣのＡ−Ａ’線の断面の構成は、表面側（図中下側）においては、左右方向に並ぶ下段のフォトダイオード６５がFDTI６１と不純物層８１により交互に分離されている。裏面側（図中上側）においては、左右方向に並ぶ上段のフォトダイオード６５がRDTI６２と不純物層８１により交互に分離されている。
２段のフォトダイオード６５の電荷転送には、縦型トランジスタ構造を用いたり、イオン注入により不純物で転送用のプラグを形成することができる。
図１７は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１６に示される固体撮像素子５１は、その裏面の構成を、図１６のＢに示される構成に代えて、図１７に示されるように構成することもできる。図１７を図１６のＢと比較して明らかなように、図１７の構成例においては、RDTI６２同士の交点の部分と、RDTI６２と不純物層８１との交点の部分が、Ｐ型の不純物層８１で分離されるように構成されている。その他の構成は図１６のＢに示される場合と同様である。
（７）FDTIとRDTIの他の組み合わせの構成４
図１８は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１８のＢと図１８のＣは、それぞれ固体撮像素子５１の裏面と表面の構成を表しており、図１８のＡは、図１８のＣのＡ−Ａ’線における固体撮像素子５１の断面の構成を表している。
裏面側においては、図１８のＢに示されるように、２×２個のフォトダイオード６５がブロックを構成し、各ブロックはFDTI６１により分離されている。各ブロック内の２×２個のフォトダイオード６５は、RDTI６２により分離されている。
表面側においては、図１８のＣに示されるように、２×２個のフォトダイオード６５が１つのブロックを構成し、その周囲がFDTI６１により分離されている。
各ブロック内においては、左右方向に隣接するフォトダイオード６５と、上下方向に隣接するフォトダイオード６５は、それぞれＰ型の不純物層８１で分離されている。
従って、図１８のＡに示されるように、図１８のＣのＡ−Ａ’線の断面では、左右方向に並ぶフォトダイオード６５がFDTI６１と不純物層８１により交互に分離されている。
図１９は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図１８に示される固体撮像素子５１は、その裏面の構成を、図１８のＢに示される構成に代えて、図１９に示されるように構成することもできる。図１９を図１８のＢと比較して明らかなように、図１９の構成例においては、各ブロック内のRDTI６２の交点の部分が、Ｐ型の不純物層８１で分離されるように構成されている。その他の構成は図１８のＢに示される場合と同様である。
（８）FDTIとRDTIの他の組み合わせの構成５
図２０は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図２０のＢと図２０のＣは、それぞれ固体撮像素子５１の裏面と表面の構成を表しており、図２０のＡは、図２０のＣのＡ−Ａ’線における固体撮像素子５１の断面の構成を表している。
図２０の実施の形態の固体撮像素子５１においては、図２０のＢに示されるように、裏面側の２×２個のフォトダイオード６５が１つのブロックを構成し、ブロックの左右の境界がFDTI６１により分離され、上下の境界がRDTI62により分離されている。
ブロック内においては、フォトダイオード６５を上下に分離する上下の境界の左右の端部付近がFDTI６１により分離され、左右に分離する左右の境界は、その中央付近がFDTI６１により分離されている。結局、フォトダイオード６５は、３つの側面がFDTI６１により分離され、残りの１つの側面がRDTI６２により分離されている。
図２０のＣに示されるように、表面側においては、２×２個のフォトダイオード６５が１つのブロックを構成し、ブロックの左右の境界はFDTI６１により分離され、上下の境界は不純物層８１により分離されている。
ブロック内においては、図２０のＣの左右の境界は上下の端部付近がFDTI６１により分離されており、上下の境界も左右の端部付近がFDTI６１により分離されている。ブロック内の中央付近では、上下と左右のいずれの境界においても不純物層８１により分離されている。
図２０のＡに示されるように、図２０のＣのＡ−Ａ’線の断面では、フォトダイオード６５がFDTI６１により分離されている。
図２１は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図２０に示される固体撮像素子５１は、その裏面の構成を、図２０のＢに示される構成に代えて、図２１に示されるように構成することもできる。図２１を図２０のＢと比較して明らかなように、図２１の構成例においては、各ブロック内の２×２個のフォトダイオード６５の中央部分は、上下と左右にRDTI６２により分離されるように構成されている。すなわち、FDTI６１とRDTI６２は、フォトダイオード６５の同じ側面に対してレンズ６７の光軸と垂直な方向（横方向）に並ぶように配置されている。また、フォトダイオード６５の２つの側面はFDTI６１とRDTI６２により分離され、残りの２つの側面はFDTI６１またはRDTI６２により分離されている。その他の構成は図２０のＢに示される場合と同様である。
（９）FDTIとRDTIの他の組み合わせの構成６
図２２は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図２２のＢと図２２のＣは、それぞれ固体撮像素子５１の裏面と表面の構成を表しており、図２２のＡは、図２２のＣのＡ−Ａ’線における固体撮像素子５１の断面の構成を表している。
図２２の実施の形態の固体撮像素子５１においては、図２２のＢに示されるように、裏面側の２×２個のフォトダイオード６５が１つのブロックを構成し、ブロックの左右の境界がFDTI６１により分離され、上下の境界がRDTI６２により分離されている。
ブロック内においては、上下の境界と左右の境界は、RDTI６２により分離されている。結局、フォトダイオード６５は、３つの側面がRDTI６２により分離され、残りの１つの側面がFDTI６１により分離されている。
図２２のＣに示されるように、表面側においては、２×２個のフォトダイオード６５が１つのブロックを構成し、ブロックの左右の境界はFDTI６１により分離されている。ブロックの上下の境界は、不純物層８１により分離されている。
ブロック内においては、上下の境界と左右の境界は、不純物層８１により分離されている。結局、フォトダイオード６５は、３つの側面が不純物層８１により分離され、残りの１つの側面がFDTI６１により分離されている。
図２２のＡに示されるように、図２２のＣのＡ−Ａ’線の断面では、４個のフォトダイオード６５の左端と右端がFDTI６１により分離されている。そして、左側の２個のフォトダイオードと右側の２個のフォトダイオードの間も、FDTI６１により分離されている。左側の２個のフォトダイオード６５の間と、右側の２個のフォトダイオード６５の間は、それぞれRDTI６２と不純物素８１により分離されている。
図２３は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図２２に示される固体撮像素子５１は、その裏面の構成を、図２２のＢに示される構成に代えて、図２３に示されるように構成することもできる。図２３を図２２のＢと比較して明らかなように、図２３の構成例においては、２×２個のフォトダイオード６５を上下に分離するRDTI６２と左右に分離するRDTI６２の交点部分が、不純物層８１により分離されている。その他の構成は図２２のＢに示される場合と同様である。
（１０）FDTIとRDTIの他の組み合わせの構成７
図２４は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図２４のＢと図２４のＣは、それぞれ固体撮像素子５１の裏面と表面の構成を表しており、図２４のＡは、図２４のＣのＡ−Ａ’線における固体撮像素子５１の断面の構成を表している。
図２４の実施の形態の固体撮像素子５１においては、図２４のＢに示されるように、裏面側の２×２個のフォトダイオード６５が１つのブロックを構成し、各ブロックを囲む境界がFDTI６１により分離されている。また、各ブロック内においては、２×２個のフォトダイオード６５を上下に分ける境界の左右端部と、左右に分ける境界の上下端部が、FDTI６１により分離されている。また、２×２個のフォトダイオード６５の中央部分の上下の境界と左右の境界は、RDTI６２により分離されている。すなわち、フォトダイオード６５の２つの側面はFDTI６１とRDTI６２により分離され、残りの２つの側面はFDTI６１により分離されている。FDTI６１とRDTI６２は、フォトダイオード６５の同じ側面に対向してレンズ６７の光軸と垂直な方向（横方向）に並ぶように配置されている。
図２４のＣに示されるように、表面側においても、２×２個のフォトダイオード６５が１つのブロックを構成し、各ブロックを囲む境界がFDTI６１により分離されている。また、各ブロック内においては、２×２個のフォトダイオード６５を上下に分ける境界の左右端部と、左右に分ける境界の上下端部が、FDTI６１により分離されている。各ブロック内の中央付近においては、上下に分ける境界と左右に分ける境界が不純物層８１で分離されている。
図２４のＡに示されるように、図２４のＣのＡ−Ａ’線の断面では、４個のフォトダイオード６５がFDTI６１により分離されている。
図２５は、本技術の第１の実施の形態の固体撮像素子の構成を示す図である。図２４に示される固体撮像素子５１は、その裏面の構成を、図２４のＢに示される構成に代えて、図２５に示されるように構成することもできる。図２５を図２４のＢと比較して明らかなように、図２５の構成例においては、２×２個のフォトダイオード６５を中央付近で上下に分離するRDTI６２と左右に分離するRDTI６２の交点部分が、不純物層８１により構成されている。その他の構成は図２４のＢに示される場合と同様である。
フォトダイオード６５の各辺をFDTI６１とRDTI６２それぞれで単独に分離し、組み合わせることができる。面積の制約を受け易い画素トランジスタ７３やFD７１において、FDTI６１とRDTI６２を使い分けることができる。それにより、フォトダイオード６５の面積を確保し、混色を抑制し、飽和電荷量Ｑｓを向上させることができる。
以上のように、本技術によれば、FDTI６１またはRDTI６２によりフォトダイオード６５の少なくとも１辺以上を分離するようにしたので、確実な遮光が可能となり、混色を抑制することができる。シリコン膜厚の厚い画素に対しても、遮光効果を向上させることができる。FDTI６１とRDTI６２で分離する箇所を選択することで、フォトダイオード６５の面積を確保することが可能になる。
また、FDTI６１にＮ型の不純物層６３とＰ型の不純物層６４を固相拡散により形成するようにしたので、FDTI６１の表面に強電界部を形成することができ、飽和電荷量Ｑｓを向上させることができる。
なお、以上においては、Ｎ型の不純物で形成された不純物層６３とＰ型の不純物で形成された不純物層６４を固相拡散により形成するようにしたが、その他の方法で形成することもできる。例えば、斜めイオン注入、プラズマドーピング、エピタキシャル成長、気相拡散等により形成することもできる。
＜第２の実施の形態＞
（FDTI）
（１）FDTIの構成（図２６、図２７、図２８）
図２６と図２７は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。これらは、個体撮像素子５１の構成を表している。図２６のＢは、図２６のＡのＡ−Ａ’線の断面の構成を表している。図２７のＡは図２６のＡの一部（１個の画素３）の構成を表しており、図２７のＢは図２７のＡのＡ−Ａ’線の断面の構成を表している。なお、これらの図には示されていないが、図２のＡや図７のＢ等に示されているレンズ６７は、図２６のＢと図２７のＢの下側に配置される。
第２の実施の形態においては、第１の実施の形態におけるFDTI６１とRDTI６２のうち、主にFDTI６１について説明される。すなわち、第２の実施の形態においても、固体撮像素子５１には、図７のＢに示されるように、半導体層１６３の第１の面側（表面側）に配線層１６２が配置され、第１の面に対向する第２の面側（裏面側）に光学層１６４が配置される。そしてその半導体層１６３に形成されるFDTI６１の構成について説明される。
なお、第２の実施の形態においては、配線層１６２、半導体層１６３、光学層１６４について特に図示されていないが、必要に応じてこれらの用語をそのまま使用する。
図２６のＡは、図１の画素領域４の一部（３×３個の画素３）の構成を表している。図２６のＡと図２７のＡに示されるように、画素３の表面側には、ほぼ中央に、フォトダイオード３１１（第１の実施の形態のフォトダイオード６５に対応する）が配置されている。そしてその近傍（図２７のＡにおいて上側）に転送ゲート３１３（第１の実施の形態のＴＧ７２に対応する）とＮ型浮遊拡散３１４（第１の実施の形態のＦＤ７１に対応する）が配置されている。
フォトダイオード３１１の図２７のＡにおいて下側には、STI３２３（第１の実施の形態のSTI１９１に対応する）、画素トランジスタ３１５（第１の実施の形態の７３に対応する）、ゲートポリシリコン３１６が配置されている。
フォトダイオード３１１の図２７のＡにおける下側の辺の全部、左側の辺の一部、そして右側の辺の一部には、連続してトレンチ３１２（第１の実施の形態のトレンチ１１１に対応する）が形成されている。このトレンチ３１２は、FDTI３１０（第１の実施の形態のFDTI６１に対応する）のためのトレンチである。
図２７のＢに示される断面構成でみてみると、Ｎ型のフォトダイオード３１１の左側には、トレンチ３１２が形成されている。そしてトレンチ３１２の周囲には、Ｎ型の不純物層３２１（第１の実施の形態の不純物層６３に対応する）と、さらにその内側（トレンチ３１２側）に、Ｐ型の不純物層３３２（第１の実施の形態の不純物層６４に対応する）が形成されている。これらは第１の実施の形態において説明したように、固相拡散により形成される。Ｎ型の不純物層３２１は、Ｎ型のフォトダイオード３１１につながっている。Ｎ型のフォトダイオード３１１の下にはＰ型ウェル３３５が形成されている。
図２８は、本技術の第２の実施の形態の固体撮像素子の特性を説明する図である。図２８のＡは、図２７のＢのＢ−Ｂ’線断面（すなわちＰＮ接合部）における不純物の濃度プロファイルを表しており、縦軸が濃度、横軸がＢ−Ｂ’線上の深さ（図２７のＢ上の横方向の位置）を表している。曲線３５１で表されるＰ型の不純物のピーク濃度は、例えば1e18/cm3（1e17〜1e19/cm3の間の値）である。曲線３５２で表されるＰＮ接合部のＮ型の不純物のピーク濃度は、例えば1e17/cm3（1e16〜1e18/cm3の間の値）である。ＰＮ接合の深さ（曲線３５１と曲線３５２の交点の深さ）は例えば６０nm（２〜１５０nmの間の値）である。
固相拡散によれば、拡散源となるトレンチ３１２の側面に急峻なプロファイルを作成することができるため、急峻なＰＮ接合を形成することができる。その結果、Ｎ型の不純物濃度が高くなり、電界を強くすることができ、飽和電荷量Ｑｓを大きくすることができる。図２８のＢは、ＰＮ接合部における電界分布を表しており、縦軸が電界、横軸がＢ−Ｂ’線上の深さを表している。曲線３６１はＢ−Ｂ’線上の電界の強さを表しており、６０nmの深さで電界がピークになることが判る。電界を強くすることができるので、深さを浅くすることができ（この実施の形態においては６０nmにすることができ）、従ってフォトダイオード３１１を広くすることができる。
トレンチ３１２のＳｉ界面には、例えば５nm（２〜２０nmの間の値）の熱酸化膜（シリコン酸化膜）３２４が形成され、トレンチ３１２の内部は、CVDで形成された埋め込み膜（シリコン酸化膜）３２５が埋め込まれている。トレンチ３１２の転送ゲート３１３と反対側の領域３２７は、固相拡散によりＮ型の不純物層３２１を形成するときＮ型となる。そこでこの領域３２７は、Ｐ型の不純物（例えばボロン）の追加イオン注入によりＰ型とされる。
このような構造では、ＰＮ接合がトレンチ３１２の界面に近いため、トレンチ３１２のＳｉ界面がＰＮ接合部の空乏層電界の影響を受けるおそれがある。つまりＳｉ界面近傍のＮ型の不純物層３２１とＰ型の不純物層３３２の間にできる空乏層の端部がＳｉ界面に当たり、Ｓｉ界面に弱い電界がかかる。しかし、トレンチ３１２のＳｉ界面が熱酸化膜３２４とされるため、界面準位が抑えられており、暗電流、白傷は、撮像特性として問題がないレベルに抑えることができる。このように、ＰＮ接合の深さを６０nm程度に浅くすることができ、フォトダイオード３１１の面積を広くとることが可能になり、飽和電荷量Ｑｓを大きくすることができる。
（２）FDTIの製造方法（図２９、図３０、図３１）
次に、図２９と図３０を参照して、個体撮像素子５１の製造方法について説明する。図２９は、本技術の第２の実施の形態の固体撮像素子の製造方法を説明するフローチャートであり、図３０は、本技術の第２の実施の形態の固体撮像素子の製造方法を説明する図である。
最初にステップＳ１０１においてトレンチ３１２を形成する処理が実行される。すなわち、例えばシリコンの基板４０１（第１の実施の形態の図４の基板１０１に対応する）が用意され、その表面にマスク用のシリコン窒化膜４１１が成膜される。そしてシリコン窒化膜４１１をマスクとしてリソグラフィとエッチングによりトレンチ３１２が表面側から形成される（図３０のＡ）。
第１の実施の形態の図４のＢにおける場合と同様に、図３０のＡにおいて、上方向が半導体層１６３の表面側（すなわち配線層１６２が配置される側）である。つまりトレンチ３１２は、半導体層１６３の表面側（すなわち配線層１６２が配置される側）から形成される。
ステップＳ１０２において、固相拡散によりトレンチ３１２の周囲にＮ型の不純物層３２１を形成する処理が実行される。すなわち、Ｎ型の不純物である例えばリン（Ｐ）をドーピングしたリンドープシリコン酸化膜４２１が成膜され、熱処理によりトレンチ３１２の周囲にＮ型の不純物層３２１が形成される（図３０のＢ）。その後、リンドープシリコン酸化膜４２１が除去される。そして熱処理により、シリコン基板４０１内のリンのプロファイルがブロードにされる。
ステップＳ１０３において、固相拡散によりトレンチ３１２の周囲にＰ型の不純物層３３２を形成する処理が実行される。すなわち、Ｐ型の不純物である例えばボロン（Ｂ）をドーピングしたボロンドープシリコン酸化膜４３１が成膜され、熱処理によりトレンチ３１２の周囲にＰ型の不純物層３３２が形成される（図３０のＣ）。その後、ボロンドープシリコン酸化膜４３１が除去される。
ステップＳ１０４において、トレンチ３１２の側壁を熱酸化する処理が実行される。すなわち、熱酸化によりトレンチ３１２の側壁に例えば５nmの厚さの熱酸化膜（シリコン酸化膜）３２４が形成される。さらにCVD法によりトレンチ３１２内に埋め込み膜（シリコン酸化膜）３２５が埋め込まれる（図３０のＤ）。このようにしてFDTI３１０が形成される。
ステップＳ１０５において、フォトダイオード３１１のＮ型／Ｐ型の領域を形成する処理が実行される。すなわち、フォトダイオード３１１にＮ型の不純物がイオン注入される。さらに、トレンチ３１２の転送ゲート３１３と反対側の領域３２７がＰ型の不純物をイオン注入することでＰ型にされる。
すなわち、Ｎ型の不純物３２１を固相拡散で形成するとき、ドーピングでＮ型となった領域３２７の型が、Ｐ型の不純物をイオン注入することで打ち消され、Ｐ型とされる。また、通常の製造方法に従って、ゲート電極が形成される。
なお、以上の図３０の製造工程は、図３１に示すようにすることもできる。図３１は、本技術の第２の実施の形態の固体撮像素子の製造方法を説明する図である。
すなわち、図３０のＡの工程の後、図３０のＢの工程において、リンドープシリコン酸化膜４２１が成膜された後、熱処理をかける前に、リンドープシリコン酸化膜４２１を選択的に除去することができる。つまり、図３１のＡに示されるように、トレンチ３１２内の転送ゲート３１３と反対側（図３１のＡの左側）のリンドープシリコン酸化膜４２１が、リソグラフィとエッチングにより、選択的に除去される。
その後、熱処理による固相拡散により、トレンチ３１２内の転送ゲート３１３側（図３１のＡの右側）の側壁にのみＮ型の不純物層３２１が形成される（図３１のＡ）。そして図３０のＣを参照して説明したように、トレンチ３１２内にボロンドープシリコン酸化膜４３１が形成され、熱処理で固相拡散させることでＰ型の不純物層３３２が形成される（図３１のＢ）。
さらに、トレンチ３１２の側壁を熱酸化することで、トレンチ３１２の側壁に熱酸化膜（シリコン酸化膜）３２４が形成される。そしてCVD法によりトレンチ３１２内に埋め込み膜（シリコン酸化膜）３２５が埋め込まれる（図３１のＣ）。
この場合、トレンチ３１２内の転送ゲート３１３と反対側（図３１のＡの左側）のリンドープシリコン酸化膜４２１が選択的に除去されるので、トレンチ３１２の転送ゲート３１３と反対側（すなわちSTI３２３側）の領域３２７には、Ｎ型の不純物層３２１が形成されない（図３１のＢ）。つまりＰ型の不純物層３３２のみになるので、図２９のステップＳ１０５で行われていた、トレンチ３１２の転送ゲート３１３と反対側の領域３２７を、Ｐ型の不純物をイオン注入することでＰ型に戻す工程は省略することができる。
（３）FDTIの他の構成１（図３２）
図３２は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。図３２の固体撮像素子５１の画素３においては、トレンチ３１２内に埋め込まれている埋め込み膜４３１が、不純物ドープ量が1e16/cm3以下のポリシリコンまたはシリコン窒化物とされている。その他の構成は図２７のＢにおける場合と同様である。ポリシリコンまたはシリコン窒化物の方がシリコン酸化膜より埋め込み性がよいので、図２７のＢの場合に較べて、電気特性は同等であるが、埋め込み特性が改善する。
（４）FDTIの他の構成２（図３３）
図３３は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。図３３の画素３においては、トレンチ３１２内に埋め込まれている埋め込み膜４４１が、例えばリンの不純物ドープ量が1e16/cm3以上で1e23/cm3以下のポリシリコン、または金属とされる。そしてその埋め込み膜４４１にコンタクト４４２から、例えば−１．２Ｖの電圧がかけられる。
ポリシリコンに負の電位をかけることにより、シリコン基板のトレンチ３１２の界面にホールが集まるようになり、トレンチ３１２の界面で発生した電子がフォトダイオード３１１の内部に流れ込む前にホールと結合する。これにより暗電流や白傷の発生が抑制される。
（５）FDTIの他の構成３（図３４）
図３４は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。図３４の画素３においては、トレンチ３１２の内部の熱酸化膜３２４上に、負の固定電荷をもつ固定電荷膜４５１が形成される。そしてその後、トレンチ３１２内に埋め込み膜３２５としてシリコン酸化膜が埋め込まれる。
負の固定電荷をもつ固定電荷膜４５１が存在することにより、シリコン基板のトレンチ３１２の界面にホールが集まるようになり、トレンチ３１２の界面で発生した電子がフォトダイオード３１１の内部に流れ込む前にホールと結合する。これにより暗電流や白傷の発生が抑制される。
負の固定電荷を有する固定電荷膜４５１は、例えば、酸化ハフニウム（ＨｆＯ2）膜、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、もしくは酸化チタン（ＴｉＯ2）膜で形成される。前記した種類の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があるので、成膜方法が確立されているので容易に成膜することができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができる。
また、上記以外の材料としては、酸化ランタン（Ｌａ2Ｏ3）、酸化プラセオジム（Ｐｒ2Ｏ3）、酸化セリウム（ＣｅＯ2）、酸化ネオジム（Ｎｄ2Ｏ3）、酸化プロメチウム（Ｐｍ2Ｏ3）、酸化サマリウム（Ｓｍ2Ｏ3）酸化ユウロピウム（Ｅｕ2Ｏ3）、酸化ガドリニウム（Ｇｄ2Ｏ3）、酸化テルビウム（Ｔｂ2Ｏ3）、酸化ジスプロシウム（Ｄｙ2Ｏ3）、酸化ホルミウム（Ｈｏ2Ｏ3）、酸化エルビウム（Ｅｒ2Ｏ3）、酸化ツリウム（Ｔｍ2Ｏ3）、酸化イッテルビウム（Ｙｂ2Ｏ3）、酸化ルテチウム（Ｌｕ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等を用いることができる。
さらに、負の固定電荷を有する固定電荷膜４５１は、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。これらの膜も、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等を用いることができるが、原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ2層を同時に１ｎｍ程度形成することができ好適である。
（６）FDTIの他の構成４（図３５）
図３５は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。図３５の画素３においては、トレンチ３１２の内部に空洞４５５が形成されている。すなわち、この例においては、埋め込み膜が存在しないので、その分だけ工程数が減り、製造工程が効率的となる。
（７）FDTIの他の構成５（図３６）
図３６は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。図３６の画素３においては、トレンチ３１２（従ってFDTI３１０）がフォトダイオード３１１の外周だけでなく、外周から内部に連続して、ライン状に内部に食い込むように櫛の歯状に形成されている。
この場合、トレンチ３１２（従ってフォトダイオード３１１）の表面積が広くなるので、飽和電荷量Ｑｓを大きくすることが可能になる。
（８）FDTIの他の構成６（図３７）
図３７は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。図３７の画素３においては、トレンチ３１２（従ってFDTI３１０）がフォトダイオード３１１の外周だけでなく、外周とは不連続に、内部に島状に形成されている。
この場合にも、トレンチ３１２の表面積が広くなるので、飽和電荷量Ｑｓを大きくすることが可能になる。
（９）FDTIの他の構成７（図３８）
図３８は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。図３８の画素３においては、フォトダイオード３１１の表面のＰ型層３２６も固相拡散により形成される。すなわち、図３８のＡを図３０のＣと比較して明らかなように、Ｐ型の不純物層３３２を固相拡散するためにボロンドープシリコン酸化膜４３１を形成するとき、トレンチ３１２の図中右側の部分にはマスク用のシリコン窒化膜４１１が形成されない（図３８のＡ）。その結果、熱処理によりトレンチ３１２からシリコン基板４０１内にＰ型の不純物層３３２を固相拡散させるとき、フォトダイオード３１１の表面にもボロンドープシリコン酸化膜４３１から固相拡散が行われ、Ｐ型層３２６が形成される（図３８のＢ）。
この場合、Ｎ型フォトダイオード３１１の表面のＰ型層３２６をイオン注入により形成する場合に較べて、Ｎ型フォトダイオード３１１の表面にイオン注入によるダメージが発生しないので、暗電流、白傷の悪化が抑制される。
（１０）FDTIの他の構成８（図３９）
図３９は、本技術の第２の実施の形態の固体撮像素子の構成を示す図である。図３９のＢは、図３９のＡのＡ−Ａ’線の断面の構成を表している。図３９のＢに示されるように、Ｎ型フォトダイオード３１１の上方であって、左側のトレンチ３１２の右側に、Ｐ型ウェル５０１が形成され、Ｎ型フォトダイオード３１１の上方であって、右側のトレンチ３１２の左側に、Ｐ型ウェル５０２が形成されている。そしてこの図３９の画素３においては、図３９のＡに示されるように、トレンチ３１２（従ってFDTI３１０）が画素３の周囲を囲むように形成されている。つまり、画素トランジスタ３１５は画素３内に配置され、画素３と画素３の間にトレンチ３１２が形成される。
この場合にも、トレンチ３１２の表面積が広くなるので、飽和電荷量Ｑｓを大きくすることが可能になる。
（１１）FDTIの他の製造方法（図４０、図４１）
次に、FDTI３１０の他の製造方法について説明する。図４０は、本技術の第２の実施の形態の固体撮像素子の製造方法を説明するフローチャートであり、図４１は、本技術の第２の実施の形態の固体撮像素子の製造方法を説明する図である。
最初にステップＳ２０１においてトレンチ３１２を形成する処理が実行される。すなわち、シリコン基板４０１が用意され、その表面にマスク用のシリコン窒化膜４１１が成膜される。そしてシリコン窒化膜４１１をマスクとしてリソグラフィとエッチングによりトレンチ３１２が形成される（図４１のＡ）。
ステップＳ２０２において、斜めイオン注入によりトレンチ３１２の周囲にＮ型の不純物層６０１を形成する処理が実行される。すなわち、例えばリン（Ｐ）がトレンチ３１２内に斜めイオン注入される。その後熱処理により、シリコン基板４０１内のリンのプロファイルがブロードにされる（図４１のＢ）。
ステップＳ２０３において、斜めイオン注入によりトレンチ３１２の周囲にＰ型の不純物層６１１を形成する処理が実行される。すなわち、例えばボロン（Ｂ）がトレンチ３１２内に斜めイオン注入される。これによりＮ型の不純物層６０１の上に、Ｐ型の不純物層６１１が形成される（図４１のＣ）。
ステップＳ２０４において、トレンチ３１２の側壁を熱酸化する処理が実行される。すなわち、熱酸化によりトレンチ３１２の側壁に例えば５nmの厚さの熱酸化膜（シリコン酸化膜）３２４が形成される。さらにCVD法によりトレンチ３１２内に埋め込み膜（シリコン酸化膜）３２５が埋め込まれる（図４１のＤ）。このようにしてFDTI３１０が形成される。
ステップＳ２０５において、フォトダイオード３１１のＮ型／Ｐ型の領域を形成する処理が実行される。すなわち、フォトダイオード３１１にＮ型の不純物がイオン注入される。さらに、トレンチ３１２の転送ゲート３１３と反対側の領域３２７がＰ型の不純物をイオン注入することでＰ型にされる。
すなわち、Ｎ型の不純物３２１を固相拡散で形成するとき、ドーピングでＮ型となった領域３２７の型が、Ｐ型の不純物をイオン注入することで打ち消され、Ｐ型とされる。また、通常の製造方法に従って、ゲート電極が形成される。
この他、Ｎ型の不純物層６０１やＰ型の不純物層６１１を、斜めイオン注入の他、プラズマドーピング、エピタキシャル成長、気相拡散等により形成することもできる。
＜第３の実施の形態＞
（固体撮像素子を用いた電子機器）（図４２）
上述の実施の形態で説明した本技術に係る固体撮像素子は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話機、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。以下、図４２を参照して、この電子機器について説明する。
図４２は、本技術の第３の実施の形態の電子機器の構成を説明する図である。 図４２は、本技術に係る電子機器の一例として、固体撮像素子を用いたカメラの構成図を示す。本実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ７００は、固体撮像素子１、固体撮像素子１の受光センサ部に入射光を導く光学系７０１、シャッタ装置７０２、固体撮像素子１を駆動する駆動回路７０３、および固体撮像素子１の出力信号を処理する信号処理回路７０４を有する。
固体撮像素子１には、上述した各実施の形態で説明した構成が採用される。光学系７０１は、被写体からの像光を固体撮像素子１の撮像面上に結像させる。これにより、固体撮像素子１内に、一定期間信号電荷が蓄積される。このような光学系７０１は、複数の光学レンズから構成された光学レンズ系としてもよい。
シャッタ装置７０２は、固体撮像素子１への光照射期間及び遮光期間を制御する。駆動回路７０３は、固体撮像素子１及びシャッタ装置７０２に駆動信号を供給し、供給したタイミング信号等の駆動信号により、固体撮像素子１の信号処理回路７０４への信号出力動作を制御したり、シャッタ装置７０２のシャッタ動作を制御する。すなわち、駆動回路７０３は、駆動信号の供給により、固体撮像素子１から信号処理回路７０４への信号を転送させる。
信号処理回路７０４は、固体撮像素子１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力され、表示される。
以上説明した本実施の形態に係る電子機器によれば、上述した実施の形態で説明した何れかの受光特性の良好な固体撮像素子を用いたことにより、高精彩な撮像や小型化を達成することが可能になる。
なお本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
＜その他＞
本技術は、以下のような構成もとることができる。
（１）
入射される光を光電変換する光電変換部と、
前記光電変換部を分離する、第１の面側から形成された第１のトレンチに形成された第１の分離部と、
前記光電変換部を分離する、前記第１の面に対向する第２の面側から形成された第２のトレンチに形成された第２の分離部と
を備える固体撮像素子。
（２）
前記第１のトレンチには、Ｎ型の不純物の第１の不純物層と、Ｐ型の不純物の第２の不純物層が固相拡散により形成されている
前記（１）に記載の固体撮像素子。
（３）
前記第１の分離部と前記第２の分離部は、前記光電変換部に光を入射するレンズの光軸と平行な方向に並ぶように配置されている
前記（１）または（２）に記載の固体撮像素子。
（４）
２段の前記光電変換部のうち前記第１の面側の前記光電変換部は前記第１の分離部により分離され、前記第２の面側の前記光電変換部は前記第２の分離部により分離されている
前記（１）、（２）または（３）に記載の固体撮像素子。
（５）
２×２個の前記光電変換部のブロックの周囲は前記第１の分離部により分離されている
前記（１）乃至（４）のいずれかに記載の固体撮像素子。
（６）
前記第１の分離部と前記第２の分離部は、前記光電変換部に光を入射するレンズの光軸と垂直な方向に並ぶように配置されている
前記（１）乃至（５）のいずれかに記載の固体撮像素子。
（７）
前記第１のトレンチには、Ｎ型の不純物の第１の不純物層、Ｐ型の不純物の第２の不純物層、および熱酸化膜が形成されている
前記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）
前記光電変換部、並びに前記第１の分離部および前記第２の分離部を有する半導体層の前記第１の面側には配線層が配置され、前記第２の面側には光学層が配置される
前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（９）
第１の面側から、第１のトレンチを形成するステップと、
前記第１のトレンチに光電変換部を分離するための第１の分離部を形成するステップと、
前記第１の面に対向する第２の面側から、第２のトレンチを形成するステップと、
前記第２のトレンチに前記光電変換部を分離するための第２の分離部を形成するステップと
を含む固体撮像素子の製造方法。
（１０）
被写体を撮影する固体撮像素子と、
前記固体撮像素子から出力される画像信号を処理する信号処理部とを備え、
前記固体撮像素子は、
入射される光を光電変換する光電変換部と、
前記光電変換部を分離する、第１の面側から形成された第１のトレンチに形成された第１の分離部と、
前記光電変換部を分離する、前記第１の面と対向する第２の面側から形成された第２のトレンチに形成された第２の分離部と
を備える電子機器。
（１１）
入射される光を光電変換する光電変換部と、
前記光電変換部を分離する分離部とを備え、
前記分離部は、
前記光電変換部を分離するためのトレンチに形成されたＮ型およびＰ型の不純物層と、
前記不純物層の上に形成された熱酸化膜と
を備える固体撮像素子。
（１２）
前記不純物層は、固相拡散により形成されている
前記（１１）に記載の固体撮像素子。
（１３）
前記Ｎ型の不純物層は、前記トレンチの転送ゲート側にだけ形成され、前記転送ゲートと反対側には形成されない
前記（１１）または（１２）に記載の固体撮像素子。
（１４）
前記トレンチ内には、所定の電圧がかけられる埋め込み膜が埋め込まれている
前記（１１）、（１２）または（１３）に記載の固体撮像素子。
（１５）
前記熱酸化膜上に、負の固定電荷をもつ固定電荷膜が形成される
前記（１１）乃至（１４）のいずれかに記載の固体撮像素子。
（１６）
前記分離部は、画素の周囲を囲むように形成されている
前記（１１）乃至（１５）に記載の固体撮像素子。
（１７）
前記トレンチは、前記光電変換部および前記分離部を有する半導体層の配線層が配置される側の第１の面側から形成され、前記第１の面と対向する第２の面側には光学層が配置される
前記（１１）乃至（１６）のいずれかに記載の固体撮像素子。
（１８）
前記不純物層は、イオン注入、プラズマドーピング、または気相拡散により形成されている
前記（１１）乃至（１７）のいずれかに記載の固体撮像素子。
１ 個体撮像素子， ３ 画素， ５１ 個体撮像素子， ６１ FDTI， ６２ RDTI， ６３ Ｎ型の不純物層， ６４ Ｐ型の不純物層， ６５ フォトダイオード， ６７ レンズ， ３１０ FDTI， ３１１ フォトダイオード， ３１２ トレンチ， ３２１ Ｎ型の不純物層， ３３２ Ｐ型の不純物層， ３２４ 熱酸化膜， ３２５ 埋め込み膜

Claims (17)

  1. 入射される光を光電変換する光電変換部と、
    前記光電変換部を分離する、第１の面側から形成された第１のトレンチに形成された第１の分離部と、
    前記光電変換部を分離する、前記第１の面に対向する第２の面側から形成された第２のトレンチに形成された第２の分離部と
    を備え、
    前記第１のトレンチには、Ｎ型の不純物の第１の不純物層と、Ｐ型の不純物の第２の不純物層が固相拡散により形成されている
    固体撮像素子。
  2. 前記第１の分離部と前記第２の分離部は、前記光電変換部に光を入射するレンズの光軸と平行な方向に並ぶように配置されている
    請求項１に記載の固体撮像素子。
  3. ２段の前記光電変換部のうち前記第１の面側の前記光電変換部は前記第１の分離部により分離され、前記第２の面側の前記光電変換部は前記第２の分離部により分離されている
    請求項１に記載の固体撮像素子。
  4. ２×２個の前記光電変換部のブロックの周囲は前記第１の分離部により分離されている
    請求項１に記載の固体撮像素子。
  5. 前記第１の分離部と前記第２の分離部は、前記光電変換部に光を入射するレンズの光軸と垂直な方向に並ぶように配置されている
    請求項１に記載の固体撮像素子。
  6. 前記第１のトレンチには、熱酸化膜がさらに形成されている
    請求項１に記載の固体撮像素子。
  7. 前記光電変換部、並びに前記第１の分離部および前記第２の分離部を有する半導体層の前記第１の面側には配線層が配置され、前記第２の面側には光学層が配置される
    請求項１に記載の固体撮像素子。
  8. 第１の面側から、第１のトレンチを形成するステップと、
    前記第１のトレンチに光電変換部を分離するための第１の分離部を形成するステップと、
    前記第１の面に対向する第２の面側から、第２のトレンチを形成するステップと、
    前記第２のトレンチに前記光電変換部を分離するための第２の分離部を形成するステップと
    を含み、
    前記第１のトレンチに、Ｎ型の不純物の第１の不純物層と、Ｐ型の不純物の第２の不純物層を固相拡散により形成するステップを含む
    固体撮像素子の製造方法。
  9. 被写体を撮影する固体撮像素子と、
    前記固体撮像素子から出力される画像信号を処理する信号処理部とを備え、
    前記固体撮像素子は、
    入射される光を光電変換する光電変換部と、
    前記光電変換部を分離する、第１の面側から形成された第１のトレンチに形成された第１の分離部と、
    前記光電変換部を分離する、前記第１の面と対向する第２の面側から形成された第２のトレンチに形成された第２の分離部と
    を備え、
    前記第１のトレンチには、Ｎ型の不純物の第１の不純物層と、Ｐ型の不純物の第２の不純物層が固相拡散により形成されている
    電子機器。
  10. 入射される光を光電変換する光電変換部と、
    前記光電変換部を分離する分離部と
    を備え、
    前記分離部は、
    前記光電変換部を分離するためのトレンチに形成されたＮ型およびＰ型の不純物層と、
    前記不純物層の上に形成された熱酸化膜と
    を備える固体撮像素子。
  11. 前記不純物層は、固相拡散により形成されている
    請求項１０に記載の固体撮像素子。
  12. 前記Ｎ型の不純物層は、前記トレンチの転送ゲート側にだけ形成され、前記転送ゲートと反対側には形成されない
    請求項１１に記載の固体撮像素子。
  13. 前記トレンチ内には、所定の電圧がかけられる埋め込み膜が埋め込まれている
    請求項１１に記載の固体撮像素子。
  14. 前記熱酸化膜上に、負の固定電荷をもつ固定電荷膜が形成される
    請求項１１に記載の固体撮像素子。
  15. 前記分離部は、画素の周囲を囲むように形成されている
    請求項１１に記載の固体撮像素子。
  16. 前記トレンチは、前記光電変換部および前記分離部を有する半導体層の配線層が配置される側の第１の面側から形成され、前記第１の面と対向する第２の面側には光学層が配置される
    請求項１１に記載の固体撮像素子。
  17. 前記不純物層は、斜めイオン注入、プラズマドーピング、エピタキシャル成長、または気相拡散により形成されている
    請求項１０に記載の固体撮像素子。
JP2017560348A 2016-04-25 2017-04-11 固体撮像素子およびその製造方法、並びに電子機器 Active JP6911767B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021110074A JP2021166304A (ja) 2016-04-25 2021-07-01 固体撮像素子
JP2023038260A JP7663846B2 (ja) 2016-04-25 2023-03-13 固体撮像装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016087158 2016-04-25
JP2016087158 2016-04-25
PCT/JP2017/014753 WO2017187957A1 (ja) 2016-04-25 2017-04-11 固体撮像素子およびその製造方法、並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021110074A Division JP2021166304A (ja) 2016-04-25 2021-07-01 固体撮像素子

Publications (2)

Publication Number Publication Date
JPWO2017187957A1 JPWO2017187957A1 (ja) 2019-02-28
JP6911767B2 true JP6911767B2 (ja) 2021-07-28

Family

ID=60160518

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017560348A Active JP6911767B2 (ja) 2016-04-25 2017-04-11 固体撮像素子およびその製造方法、並びに電子機器
JP2021110074A Pending JP2021166304A (ja) 2016-04-25 2021-07-01 固体撮像素子
JP2023038260A Active JP7663846B2 (ja) 2016-04-25 2023-03-13 固体撮像装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021110074A Pending JP2021166304A (ja) 2016-04-25 2021-07-01 固体撮像素子
JP2023038260A Active JP7663846B2 (ja) 2016-04-25 2023-03-13 固体撮像装置

Country Status (5)

Country Link
US (3) US10700114B2 (ja)
JP (3) JP6911767B2 (ja)
KR (3) KR102391042B1 (ja)
CN (1) CN107710414B (ja)
WO (1) WO2017187957A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250211A1 (en) * 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor device and manufacturing method of the same
JP6911767B2 (ja) 2016-04-25 2021-07-28 ソニーグループ株式会社 固体撮像素子およびその製造方法、並びに電子機器
US11552119B2 (en) 2017-11-09 2023-01-10 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic equipment
JP7451029B2 (ja) * 2017-11-09 2024-03-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JPWO2019093150A1 (ja) * 2017-11-09 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
US11587968B2 (en) * 2017-11-09 2023-02-21 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
CN111630843B (zh) 2018-02-01 2023-06-16 索尼半导体解决方案公司 固态摄像装置、其制造方法和电子设备
JP7250427B2 (ja) * 2018-02-09 2023-04-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2019176089A (ja) 2018-03-29 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
TWI834644B (zh) * 2018-05-18 2024-03-11 日商索尼半導體解決方案公司 攝像元件及電子機器
US10367023B1 (en) * 2018-06-12 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor
US10658410B2 (en) * 2018-08-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor having improved full well capacity and related method of formation
JP2020035916A (ja) 2018-08-30 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
US12136639B2 (en) * 2018-11-06 2024-11-05 Sony Semiconductor Solutions Corporation Imaging element and electronic equipment
JP7236692B2 (ja) * 2019-03-27 2023-03-10 パナソニックＩｐマネジメント株式会社 光検出器及び光検出器の製造方法
US11855105B2 (en) 2019-03-29 2023-12-26 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
JP2020167249A (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび測距装置
CN110164895B (zh) * 2019-05-31 2021-06-01 Oppo广东移动通信有限公司 互补金属氧化物图像传感器、图像处理方法及存储介质
US11195869B2 (en) 2019-09-05 2021-12-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device with shared circuit elements
JP2021068788A (ja) 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
TWI867078B (zh) * 2019-11-19 2024-12-21 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
KR102818280B1 (ko) 2019-12-13 2025-06-11 삼성전자주식회사 이미지 센서
JP2021136416A (ja) * 2020-02-28 2021-09-13 ソニーセミコンダクタソリューションズ株式会社 センサ素子およびセンサ装置
WO2021186908A1 (ja) * 2020-03-17 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
FR3109018A1 (fr) 2020-04-06 2021-10-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif a matrice de diodes photo-emettrices et/ou photo-receptrices
KR20210130868A (ko) * 2020-04-22 2021-11-02 삼성전자주식회사 이미지 센서
US11189655B1 (en) * 2020-07-08 2021-11-30 Omnivision Technologies, Inc. Isolation structure for suppressing floating diffusion junction leakage in CMOS image sensor
KR20220019895A (ko) * 2020-08-10 2022-02-18 삼성전자주식회사 이미지 센서
KR20220045482A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 이미지 센서
KR20220045831A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서
KR20220050385A (ko) 2020-10-16 2022-04-25 삼성전자주식회사 이미지 센서
KR20220075724A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR20220086732A (ko) * 2020-12-16 2022-06-24 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20220099140A (ko) 2021-01-04 2022-07-13 삼성전자주식회사 이미지 센서
KR20220108276A (ko) 2021-01-26 2022-08-03 삼성전자주식회사 분리 구조물을 포함하는 이미지 센서
KR20220134158A (ko) 2021-03-26 2022-10-05 삼성전자주식회사 이미지 센서
JPWO2023058763A1 (ja) 2021-10-08 2023-04-13
CN118120061A (zh) * 2021-10-27 2024-05-31 索尼半导体解决方案公司 摄像装置
US12191285B2 (en) * 2021-11-10 2025-01-07 Infineon Technologies Ag Optical projection device having a grid structure
KR20230079852A (ko) 2021-11-29 2023-06-07 삼성전자주식회사 반사 구조체를 포함하는 이미지 센서
JP2023137672A (ja) * 2022-03-18 2023-09-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US12310137B2 (en) * 2022-03-30 2025-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure to increase image sensor performance
WO2023188977A1 (ja) * 2022-03-31 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US20230317758A1 (en) * 2022-04-04 2023-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures in image sensors

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143212Y2 (ja) 1972-11-20 1976-10-20
US4987917A (en) 1989-07-11 1991-01-29 Kah Jr Carl L C Controller synchronization to a sequencing distributing valve
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
WO2006006392A1 (ja) * 2004-07-07 2006-01-19 Matsushita Electric Industrial Co., Ltd. 固体撮像装置、その製造方法及びそれを用いたカメラ
JP4742602B2 (ja) * 2005-02-01 2011-08-10 ソニー株式会社 固体撮像装置及びその製造方法
JP2006344644A (ja) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd 固体撮像装置およびカメラならびに固体撮像装置の製造方法
US7652313B2 (en) * 2005-11-10 2010-01-26 International Business Machines Corporation Deep trench contact and isolation of buried photodetectors
US7659564B2 (en) * 2006-02-14 2010-02-09 International Business Machines Corporation CMOS imager photodiode with enhanced capacitance
JP2007227761A (ja) * 2006-02-24 2007-09-06 Matsushita Electric Ind Co Ltd 固体撮像装置用素子
KR100976886B1 (ko) * 2006-12-22 2010-08-18 크로스텍 캐피탈, 엘엘씨 부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서
WO2008129433A2 (en) * 2007-04-24 2008-10-30 Koninklijke Philips Electronics N.V. Photodiodes and fabrication thereof
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5353201B2 (ja) * 2008-11-21 2013-11-27 ソニー株式会社 固体撮像装置の製造方法
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
JP4987917B2 (ja) 2009-08-19 2012-08-01 株式会社東芝 固体撮像装置の製造方法
JP2011082253A (ja) * 2009-10-05 2011-04-21 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2011114302A (ja) * 2009-11-30 2011-06-09 Sony Corp 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置
JP5501379B2 (ja) * 2009-12-26 2014-05-21 キヤノン株式会社 固体撮像装置および撮像システム
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
US8390089B2 (en) * 2010-07-27 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with deep trench isolation structure
US8378398B2 (en) * 2010-09-30 2013-02-19 Omnivision Technologies, Inc. Photodetector isolation in image sensors
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8101450B1 (en) * 2010-12-13 2012-01-24 Omnivision Technologies, Inc. Photodetector isolation in image sensors
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013016676A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置及びその製造方法、電子機器
JP2013157422A (ja) * 2012-01-30 2013-08-15 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP5535261B2 (ja) * 2012-03-19 2014-07-02 株式会社東芝 固体撮像装置
KR101968197B1 (ko) * 2012-05-18 2019-04-12 삼성전자주식회사 이미지 센서 및 이의 형성 방법
US9478574B2 (en) * 2012-09-19 2016-10-25 Semiconductor Components Industries, Llc Image sensor pixels with light guides and light shield structures
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
KR102034482B1 (ko) * 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP2015012126A (ja) 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
US9136298B2 (en) * 2013-09-03 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with deep-trench isolation structure
JP2015056622A (ja) * 2013-09-13 2015-03-23 株式会社リコー 半導体装置
KR102114343B1 (ko) * 2013-11-06 2020-05-22 삼성전자주식회사 센싱 픽셀 및 이를 포함하는 이미지 센서
JP6265709B2 (ja) * 2013-11-27 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9570576B2 (en) * 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation
JP2015153772A (ja) 2014-02-10 2015-08-24 株式会社東芝 固体撮像装置
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP2015162603A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
FR3019378A1 (fr) * 2014-03-25 2015-10-02 St Microelectronics Crolles 2 Structure d'isolement entre des photodiodes
KR102435057B1 (ko) * 2014-08-06 2022-08-23 삼성전자주식회사 픽셀, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 휴대용 전자 장치
US9748299B2 (en) * 2014-08-06 2017-08-29 Samsung Electronics Co., Ltd. Pixel, image sensor including the same, and portable electronic device including the image sensor
KR102212138B1 (ko) 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
KR102306670B1 (ko) * 2014-08-29 2021-09-29 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102336665B1 (ko) * 2014-10-02 2021-12-07 삼성전자 주식회사 데드존을 줄이는 씨모스 이미지 센서
JP2016092178A (ja) * 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
US9812488B2 (en) * 2015-05-19 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
KR102497812B1 (ko) * 2015-08-10 2023-02-09 삼성전자주식회사 이미지 센서
US9686457B2 (en) * 2015-09-11 2017-06-20 Semiconductor Components Industries, Llc High efficiency image sensor pixels with deep trench isolation structures and embedded reflectors
KR102466671B1 (ko) * 2015-10-02 2022-11-14 삼성전자주식회사 적층형 이미지 센서
JP2017108062A (ja) * 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
US10038019B2 (en) * 2015-12-29 2018-07-31 Industrial Technology Research Institute Image sensor and manufacturing method thereof
US10163949B2 (en) * 2016-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Image device having multi-layered refractive layer on back surface
JP6911767B2 (ja) 2016-04-25 2021-07-28 ソニーグループ株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR20180079518A (ko) * 2016-12-30 2018-07-11 삼성전자주식회사 씨모스 이미지 센서

Also Published As

Publication number Publication date
WO2017187957A1 (ja) 2017-11-02
CN107710414A (zh) 2018-02-16
JP2023078261A (ja) 2023-06-06
US20190043901A1 (en) 2019-02-07
KR102391042B1 (ko) 2022-04-27
CN107710414B (zh) 2023-06-20
KR20230003631A (ko) 2023-01-06
US20220302185A1 (en) 2022-09-22
US11398515B2 (en) 2022-07-26
KR102687387B1 (ko) 2024-07-23
US11948958B2 (en) 2024-04-02
JP2021166304A (ja) 2021-10-14
KR20220044623A (ko) 2022-04-08
KR20180136872A (ko) 2018-12-26
US10700114B2 (en) 2020-06-30
US20200286937A1 (en) 2020-09-10
JPWO2017187957A1 (ja) 2019-02-28
KR102552758B1 (ko) 2023-07-07
JP7663846B2 (ja) 2025-04-17

Similar Documents

Publication Publication Date Title
JP6911767B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US11056524B2 (en) Image pickup device, method of manufacturing image pickup device, and electronic apparatus
US10748949B2 (en) Solid-state imaging device, method for producing solid-state imaging device and electronic apparatus
JP5682174B2 (ja) 固体撮像装置とその製造方法、並びに電子機器
JP6862298B6 (ja) 固体撮像装置及び電子機器
CN102881698B (zh) 固体摄像器件、固体摄像器件的制造方法以及电子设备
KR101683309B1 (ko) 고체 촬상 장치 및 전자 기기
JP5891624B2 (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2007189131A (ja) 固体撮像素子
US20140175521A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210621

R151 Written notification of patent or utility model registration

Ref document number: 6911767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151