JP6737008B2 - 光スイッチ - Google Patents

Description

本発明は、光スイッチに関する。

特許文献１には、しきい電圧もしくはしきい電流が外部から制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子のしきい電圧もしくはしきい電流を制御する電極を互いに電気的手段にて接続し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイが記載されている。

特許文献２には、基板と基板上にアレイ状に配設された面発光型半導体レーザと基板上に配列され前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタとを備える自己走査型の光源ヘッドが記載されている。

特許文献３には、ｐｎｐｎｐｎ６層半導体構造の発光素子を構成し、両端のｐ型第１層とｎ型第６層、および中央のｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ機能を担わせた自己走査型発光装置が記載されている。

特開平１−２３８９６２号公報 特開２００９−２８６０４８号公報 特開２００１−３０８３８５号公報

ところで、データセンタやスーパコンピュータには、多数の光通信デバイスが用いられている。ここでは、光ファイバなどで伝送された光信号が光通信デバイスにより電気信号に変換される。そして、電気信号において、マイクロプロセッサなどの信号処理デバイスにより信号処理が施された後、電気信号が再び光通信デバイスにより光信号に変換されて光ファイバにより伝送される。すなわち、光信号、電気信号、光信号と変換される。このため、速度が遅くなり、消費電力が大きくなっている。
そこで本発明は、電気信号に変換することなく光により信号処理ができる光スイッチを提供することを目的とする。

請求項１に記載の発明は、入射光によりオフ状態からオン状態に移行する光サイリスタと、前記光サイリスタがオン状態にあると、出射光を出力する発光素子と、前記光サイリスタと前記発光素子との間に設けられたトンネル接合層又は金属的な導電性を有するＩＩＩ−Ｖ族化合物層と、を備え、前記光サイリスタは、前記発光素子からの前記出射光を出力する経路に開口部を備えることを特徴とする光スイッチである。
請求項２に記載の発明は、前記光サイリスタは、前記開口部の側壁が前記入射光を受光するように傾斜していることを特徴とする請求項１に記載の光スイッチである。
請求項３に記載の発明は、前記光サイリスタは、ゲート層に制御電極を備えることを特徴とする請求項１又は２に記載の光スイッチである。
請求項４に記載の発明は、前記光サイリスタは、前記発光素子を構成する半導体層のバンドギャップエネルギよりも小さいバンドギャップエネルギの電圧低減層を備えることを特徴とする請求項１乃至３のいずれか１項に記載の光スイッチである。
請求項５に記載の発明は、前記発光素子は、電流経路が狭窄されていることを特徴とする請求項１乃至４のいずれか１項に記載の光スイッチである。
請求項６に記載の発明は、前記光サイリスタは、前記入射光を受光する側であって、電極が形成される面が、当該電極で覆われない部分を含むことを特徴とする請求項１乃至５のいずれか１項に記載の光スイッチである。
請求項７に記載の発明は、前記発光素子を構成する発光層に対向して設けられた分布ブラッグ反射層を含むことを特徴とする請求項１乃至６のいずれか１項に記載の光スイッチである。
請求項８に記載の発明は、前記発光素子は、前記光サイリスタがオフ状態である期間において、前記出射光より光量の小さい光を出力する状態に維持されるバイアス電圧が印加されていることを特徴とする請求項１乃至７のいずれか１項に記載の光スイッチである。

請求項１の発明によれば、電気信号に変換することなく光により信号処理ができる。
請求項２の発明によれば、開口部の側壁が入射光を受光しない場合に比べて、入射光に対する感度がさらに向上する。
請求項３の発明によれば、制御電極を備えない場合に比べて、光サイリスタをターンオンさせる入射光の光量が調整できる。
請求項４の発明によれば、電圧低減層を備えない場合に比べて、駆動電圧が低減できる。
請求項５の発明によれば、電流経路を狭窄しない場合に比べて、低消費電力化できる。
請求項６の発明によれば、入射光が入る側を電極で覆った場合に比べて、入射光に対する感度が向上する。
請求項７の発明によれば、分布ブラッグ反射層を用いない場合に比べて、光利用効率が向上する。
請求項８の発明によれば、バイアス電圧を印加しない場合に比べて、発光素子の応答特性が改善する。

第１の実施の形態に係る光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、上面図、（ｃ）は等価回路である。 光サイリスタと垂直共振器面発光レーザとの積層構造をさらに説明する図である。（ａ）は、光サイリスタと垂直共振器面発光レーザとの積層構造における模式的なエネルギーバンド図、（ｂ）は、トンネル接合層の逆バイアス状態におけるエネルギーバンド図、（ｃ）は、トンネル接合層の電流電圧特性を示す。 光スイッチの製造方法を説明する図である。（ａ）は、半導体積層体形成工程、（ｂ）は、カソード電極形成工程、（ｃ）は、トンネル接合層出しエッチング工程、（ｄ）は、電流狭窄層における電流阻止部形成工程、（ｅ）は、ｐゲート層出しエッチング工程、（ｆ）は、アノード電極形成工程である。 金属的導電性ＩＩＩ−Ｖ族化合物層を構成する材料を説明する図である。（ａ）は、ＩｎＮの組成比ｘに対するＩｎＮＡｓのバンドギャップ、（ｂ）は、ＩｎＮの組成比ｘに対するＩｎＮＳｂのバンドギャップ、（ｃ）は、ＶＩ族元素及びＩＩＩ−Ｖ族化合物の格子定数をバンドギャップに対して示す図である。 電圧低減層を備えた光サイリスタと垂直共振器面発光レーザとが積層された光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、上面図、（ｃ）は等価回路である。 サイリスタの構造とサイリスタの特性を説明する図である。（ａ）は、電圧低減層を備えるサイリスタの断面図、（ｂ）は、電圧低減層を備えないサイリスタの断面図、（ｃ）は、サイリスタ特性である。 半導体層を構成する材料のバンドギャップエネルギを説明する図である。 光スイッチによる論理演算を説明する図である。（ａ）は、論理積（ＡＮＤ）回路、（ｂ）は、論理和（ＯＲ）回路である。 光スイッチによる他の論理演算を説明する図である。（ａ）は、否定論理積（ＮＡＮＤ）回路、（ｂ）は、否定論理和（ＮＯＲ）回路である。 光スイッチとの結合（カップリング）のさせ方の例を説明する図である。（ａ）、（ｂ）、（ｃ）は、光スイッチの表面に入射光を入射させ、表面から出射光を取り出す場合である。 光スイッチとの結合（カップリング）のさせ方の例を説明する図である。（ｄ）、（ｅ）は、光スイッチの裏面に入射光を入射させ、表面から出射光を取り出す場合である。 第２の実施の形態に係る光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、上面図、（ｃ）は等価回路である。 第３の実施の形態に係る光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、上面図である。 第４の実施の形態に係る光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、上面図である。 第５の実施の形態に係る光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、上面図、（ｃ）は等価回路である。 第６の実施の形態に係る光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、上面図である。 第７の実施の形態に係る光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、上面図である。 第８の実施の形態に係る光スイッチを説明する図である。（ａ）は、断面図、（ｂ）は、等価回路である。 第９の実施の形態に係る光スイッチの断面図である。（ａ）は、断面図、（ｂ）は、上面図、（ｃ）は等価回路である。 第１０の実施の形態に係る光スイッチの断面図である。（ａ）は、断面図、（ｂ）は、上面図、（ｃ）は等価回路である。 第１１の実施の形態に係る光スイッチの断面図である。（ａ）は、断面図、（ｂ）は、上面図、（ｃ）は等価回路である。

ここで、光スイッチとは、光が入力されるとそれに対応して光を出力する部品である。すなわち、光スイッチは、光信号が入力されると光信号を出力する。よって、光信号から電気信号への変換及び電気信号から光信号への変換を要しない。
また、電気信号の代わりに光信号のみで信号処理を行うために、光スイッチには、光によって論理積（ＡＮＤ）、論理和（ＯＲ）などの論理演算ができることが求められる。そして、光スイッチには、信号増幅（Ｒｅａｍｐ）、波形整形（Ｒｅｓｈａｐｅ）、タイミング調整（Ｒｅｔｉｍｅ）など３Ｒの機能が実現されることが求められる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
なお、以下では、アルミニウムをＡｌとするなど、元素記号を用いて表記する。

［第１の実施の形態］
（光スイッチＣ）
図１は、第１の実施の形態に係る光スイッチＣを説明する図である。図１（ａ）は、断面図、図１（ｂ）は、上面図、図１（ｃ）は等価回路である。
ここで説明する光スイッチＣは、光信号の入力（入射光）によりターンオンする光サイリスタＴと、光サイリスタＴがターンオンすることで、光信号（出射光）を出力する発光素子（ここでは、一例として垂直共振器面発光レーザＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser））とが組み合わされて構成されている。
光スイッチＣは、例えば、ＧａＡｓなどの基板１０上にモノリシック（エピタキシャル）に積層されたＧａＡｓ、ＧａＡｌＡｓ、ＡｌＡｓなどの化合物半導体層による集積回路（ＩＣ）チップとして構成されている。

図１（ａ）により、光スイッチＣの断面構造を説明する。
光スイッチＣは、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとが、後述するトンネル接合層１５を介して積層され、電気的に直列接続されている（VCSEL on Thyristor）。

光スイッチＣは、ｐ型の基板１０（基板１０）上に、光サイリスタＴのアノードとして機能するｐ型のアノード層１１（ｐアノード層１１）、ゲートとして機能するｎ型のゲート層１２（ｎゲート層１２）、同様にゲートとして機能するｐ型のゲート層１３（ｐゲート層１３）及びカソードとして機能するｎ型のカソード層１４（ｎカソード層１４）が順に積層されている。光サイリスタＴは、ｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４から構成された、ｐｎｐｎの４層構造である。
光サイリスタＴについては、後に詳述する。

そして、ｎカソード層１４上に、トンネル接合（トンネルダイオード）層１５が設けられている。トンネル接合層１５は、ｎ型の不純物（ドーパント）を高濃度に添加（ドープ）したｎ^＋＋層１５ａと、ｐ型の不純物を高濃度に添加したｐ^＋＋層１５ｂとで構成されている。

さらに、トンネル接合層１５上に、垂直共振器面発光レーザＶＣＳＥＬのアノードとして機能する分布ブラッグ反射層（ＤＢＲ：Distributed Bragg Reflector）（以下では、ＤＢＲ層と表記する。）（ｐアノード（ＤＢＲ）層１６）、発光層１７、垂直共振器面発光レーザＶＣＳＥＬのカソードとして機能するＤＢＲ層（ｎカソード（ＤＢＲ）層１８）が設けられている。
垂直共振器面発光レーザＶＣＳＥＬは、２つのＤＢＲ層（ｐアノード（ＤＢＲ）層１６とｎカソード（ＤＢＲ）層１８）間で、光を共振させてレーザ発振させる。２つのＤＢＲ層（ｐアノード（ＤＢＲ）層１６及びｎカソード（ＤＢＲ）層１８）の反射率が例えば９９％以上になるとレーザ発振する。光は、発光層１７に垂直な方向に出射する。

以下では、構成要素については上記の（ ）内の表記を用いる。なお、この表記は、光サイリスタＴ及び垂直共振器面発光レーザＶＣＳＥＬの機能に対応している。他の場合も同様とする。なお、図１などの図面においては、主に不純物の電導型を記し、ＤＢＲ層である場合は、「ＤＢＲ」を付記している。

ｐアノード（ＤＢＲ）層１６は、電流狭窄層１６ｂを含んでいる。すなわち、ｐアノード（ＤＢＲ）層１６は、下側ｐアノード層１６ａ、電流狭窄層１６ｂ、上側ｐアノード層１６ｃの順で積層され、下側ｐアノード層１６ａ、上側ｐアノード層１６ｃがＤＢＲ層として構成されている。以下では、下側ｐアノード（ＤＢＲ）層１６ａ、上側ｐアノード（ＤＢＲ）層１６ｃと表記する。
電流狭窄層１６ｂは、垂直共振器面発光レーザＶＣＳＥＬに流れる電流を、中央部に集中させるために設けられている。すなわち、垂直共振器面発光レーザＶＣＳＥＬの周辺部は、光スイッチＣを分離するためのメサエッチングに起因して欠陥が多い。このため、周辺部では、非発光再結合が起こりやすい。そこで、垂直共振器面発光レーザＶＣＳＥＬの中央部を電流の流れやすい電流通過部（領域）αとし、周辺部を電流の流れにくい電流阻止部（領域）βとなるように、電流狭窄層１６ｂが設けられている。

そして、基板１０の裏面には、アノード電極９１が設けられている。また、ｎカソード（ＤＢＲ）層１８上には、カソード電極９２が設けられている。
また、光サイリスタＴにおいて、露出させたｐゲート層１３上には、光サイリスタＴのターンオン特性を制御するゲートＧである制御電極９３が設けられている。なお、制御電極９３は、露出させたｎゲート層１２上に設けられてもよい。さらに、制御電極９３は、設けられなくともよい。そこで、図１（ａ）では、制御電極９３は、破線で示されている。以下では、制御電極９３を表記しない。
なお、アノード電極９１、制御電極９３は、ｐ型半導体とオーミック接触する材料で構成され、カソード電極９２は、ｎ型半導体とオーミック接触する材料で構成されている。

図１では、入射光ＩＮ１、ＩＮ２及び出射光ＯＵＴ１、ＯＵＴ２を示している。なお、入射光ＩＮ１、ＩＮ２をそれぞれ区別しない場合は、入射光と表記し、出射光ＯＵＴ１、ＯＵＴ２をそれぞれ区別しない場合は、出射光と表記する。
入射光ＩＮ１、ＩＮ２は、光サイリスタＴで吸収されることが求められる。
入射光ＩＮ１は、垂直共振器面発光レーザＶＣＳＥＬの側から入射して、垂直共振器面発光レーザＶＣＳＥＬを通過して、光サイリスタＴに到達する。この場合、垂直共振器面発光レーザＶＣＳＥＬを構成する半導体は、入射光ＩＮ１を吸収しないこと、すなわち透明であること（バンドギャップが大きい）が求められる。
一方、入射光ＩＮ２は、基板１０側から入射する。よって、基板１０が入射光ＩＮ２を減衰させない（吸収が小さい）こと、すなわち透明であることが求められる。

一方、出射光ＯＵＴ１は、垂直共振器面発光レーザＶＣＳＥＬの側から出射する。よって、出射光ＯＵＴ１は、光サイリスタＴで吸収される光であってもよい。
出射光ＯＵＴ２は、光サイリスタＴ及び基板１０を通過して出射する。よって、出射光ＯＵＴ２は、光サイリスタＴ及び基板１０で吸収されないことが求められる。すなわち、光サイリスタＴ及び基板１０は、出射光ＯＵＴ２に対して透明である（バンドギャップが大きい）ことが求められる。

よって、入射光ＩＮ２と出射光ＯＵＴ１との組み合わせを用いる場合には、入射光と出射光とは、同じ波長でよい。一方、入射光ＩＮ１と出射光ＯＵＴ２との組み合わせ、入射光ＩＮ１と出射光ＯＵＴ１との組み合わせ、及び、入射光ＩＮ２と出射光ＯＵＴ２との組み合わせの場合には、入射光と出射光とは異なる波長になる。
なお、入射光ＩＮ１と出射光ＯＵＴ１との組み合わせの場合には、アノード電極９１は、基板１０の裏面の全面に設けられてもよい。他の場合は、アノード電極９１には、入射光ＩＮ２又は出射光ＯＵＴ２の入出力を妨げないため、アノード電極９１を設けない入出力部９１ａが設けられている。

次に、図１（ｂ）により、光スイッチＣの上面を説明する。
光スイッチＣは、前述したように、メサエッチングにより分離されている。ここでは、垂直共振器面発光レーザＶＣＳＥＬの部分が、一例として断面が円となるようにメサエッチングされている。そして、ｎカソード（ＤＢＲ）層１８上に、円環状にカソード電極９２が設けられている。そして、円環状のカソード電極９２の内側が入射光ＩＮ１又は出射光ＯＵＴ１が入出力する入出力部９２ａとなっている。
なお、図１（ａ）では、制御電極９３を設けたために、光サイリスタＴの部分の断面形状は、垂直共振器面発光レーザＶＣＳＥＬの断面形状と異なるようにしている。制御電極９３を設けない場合には、光サイリスタＴの部分の断面形状は、垂直共振器面発光レーザＶＣＳＥＬの断面形状と同じであってよい。
断面形状は、四角形など他の形状であってもよい。

図１（ｃ）により、光スイッチＣの等価回路を説明する。
光スイッチＣは、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとが積層されて構成されている。
そして、光スイッチＣは、アノード電極９１が接地され、カソード電極９２が電流制限抵抗ＲＩを介して電源ＰＳに接続されている。後述するように、トンネル接合層１５は、光サイリスタＴから垂直共振器面発光レーザＶＣＳＥＬへの電流の流れを阻害しないとして、記載を省略している。
図１（ｃ）に示すように、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとは、電気的に直列接続されている。なお、光サイリスタＴの制御電極９３は、電圧が印加されていない。なお、後述するように、光サイリスタＴの制御電極９３は、電圧（ゲート電圧）が印加されてもよい。
なお、図１（ｃ）に示す等価回路は、アノードコモンである。

光スイッチＣの動作を説明する。まず、トンネル接合層１５について説明する。
＜トンネル接合層１５＞
図２は、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの積層構造をさらに説明する図である。図２（ａ）は、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの積層構造における模式的なエネルギーバンド図、図２（ｂ）は、トンネル接合層１５の逆バイアス状態におけるエネルギーバンド図、図２（ｃ）は、トンネル接合層１５の電流電圧特性を示す。
図２（ａ）のエネルギーバンド図に示すように、光サイリスタＴは、ｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４からなるｐｎｐｎの４層構造である。垂直共振器面発光レーザＶＣＳＥＬは、ｎカソード（ＤＢＲ）層１８、発光層１７、ｐアノード（ＤＢＲ）層１６の構造である。そして、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの間には、トンネル接合層１５が設けられている。トンネル接合層１５は、ｎ^＋＋層１５ａ、ｐ^＋＋層１５ｂの構造である。
図１のアノード電極９１が＋側、カソード電極９２が−側になるように電圧を印加すると、図２（ａ）に示すようにトンネル接合層１５におけるｎ^＋＋層１５ａとｐ^＋＋層１５ｂとの間、及び、光サイリスタＴのｎゲート層１２とｐゲート層１３との間が逆バイアスになる。

トンネル接合層１５は、ｎ型の不純物を高濃度に添加したｎ^＋＋層１５ａと、ｐ型の不純物を高濃度に添加したｐ^＋＋層１５ｂとの接合である。このため、空乏領域の幅が狭く、順バイアス（＋Ｖ）されると、ｎ^＋＋層１５ａ側の伝導帯（コンダクションバンド）からｐ^＋＋層１５ｂ側の価電子帯（バレンスバンド）に電子がトンネルする。この際、負性抵抗特性が表れる（図２（ｃ）参照）。
一方、図２（ｂ）に示すように、トンネル接合層１５（トンネル接合）は、逆バイアス（−Ｖ）されると、ｐ^＋＋層１５ｂ側の価電子帯（バレンスバンド）の電位Ｅｖが、ｎ^＋＋層１５ａ側の伝導帯（コンダクションバンド）の電位Ｅｃより上になる。そして、ｐ^＋＋層１５ｂの価電子帯（バレンスバンド）から、ｎ^＋＋層１５ａ側の伝導帯（コンダクションバンド）に電子がトンネルする。そして、逆バイアス電圧（−Ｖ）が絶対値において増加するほど、電子がトンネルしやすくなる。すなわち、図２（ｃ）に示すように、トンネル接合層１５（トンネル接合）は、逆バイアスにおいて、電流が流れやすい。

よって、トンネル接合層１５は、逆バイアスであっても、光スイッチＣがオン状態になるときに、光サイリスタＴから垂直共振器面発光レーザＶＣＳＥＬへ電流が流れやすい。

なお、トンネル接合層１５を設けないと、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの間の接合が逆バイアスになる。このため、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとに電流を流すためには、逆バイアスの接合が降伏する電圧を印加することになる。すなわち、駆動電圧が高くなってしまう。
すなわち、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとをトンネル接合層１５を介して積層することで、トンネル接合層１５を介さない場合に比べて、光スイッチＣに印加する電圧が低く抑えられる。

＜光サイリスタＴ＞
次に、光サイリスタＴの動作を説明する。
ここでは、図１（ａ）を参照しつつ、光サイリスタＴを取り出して説明する。
光サイリスタＴは、前述したように、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡｓなどによるｐ型の半導体層（ｐアノード層１１、ｐゲート層１３）、ｎ型の半導体層（ｎゲート層１２、ｎカソード層１４）とで構成されているとし、ｐ型の半導体層とｎ型の半導体層との接合（ｐｎ接合）の順方向電位（拡散電位）Ｖｄを、一例として１．５Ｖとする。

光サイリスタＴのアノード（ｐアノード層１１）を＋側に、カソード（ｎカソード層１４）を−側とする電圧を印加すると、ｐアノード層１１とｎゲート層１２との接合及びｐゲート層１３とｎカソード層１４との接合が順バイアス、ｎゲート層１２とｐゲート層１３との接合が逆バイアスになる。すなわち、ｎゲート層１２とｐゲート層１３との間に空乏層が形成される。
この状態において、光サイリスタＴを構成する半導体材料が吸収する波長の光（入射光）を照射すると、空乏層内に電荷が発生する。すると、ｐアノード層１１、ｎゲート層１２、ｐゲート層１３で構成されるバイポーラトランジスタと、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４で構成されるバイポーラトランジスタとがともにオン状態に移行する。これにより、ｎゲート層１２とｐゲート層１３との接合を含むすべての接合が順バイアスになって、電流が流れ続ける状態、すなわち、光サイリスタＴがオフ状態からオン状態に移行する（ターンオンする）。

すると、光サイリスタＴのアノードとカソードとの間の電圧は、１つのｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）とほぼ同じになる。なお、光サイリスタＴのアノードとカソードとの間の電圧は、光サイリスタＴのアノードとカソードとの間に流れる電流によって決まる。すなわち、電流制限抵抗ＲＩなどによって決まる。以下では、オン状態の光サイリスタＴのアノードとカソードとの間の電圧は、１．５Ｖになるとして説明する。
なお、光サイリスタＴをオン状態からオフ状態に移行させる（ターンオフさせる）には、光サイリスタＴのアノードとカソードとの間の電圧を、オン状態が維持できない電圧、すなわち、順方向電位Ｖｄ（１．５Ｖ）より小さい電圧（０又は±が逆の電圧を含む。）にすればよい。

なお、制御電極９３に電圧を印加すると、ｎゲート層１２とｐゲート層１３との接合に形成される空乏層の大きさが制御される。よって、制御電極９３に電圧を印加すると、光サイリスタＴがターンオンするのに必要な入射光の光量が、電圧を印加しない場合に比べて、小さくなる。よって、制御電極９３に印加する電圧を調整することで、光サイリスタＴがターンオンする入射光の光量を調整してもよい。
前述したように、ｎゲート層１２を露出させて、ｎゲート層１２上に制御電極を設けてもよい。

＜光スイッチＣの動作＞
次に、光スイッチＣの動作を説明する。
ここでは、垂直共振器面発光レーザＶＣＳＥＬが発光する（出射光を生じる）ために必要な電圧を、例えば１．７Ｖとする。この場合、光サイリスタＴの順方向電位Ｖｄ（１．５Ｖ）と１．７Ｖとを加えた３．２Ｖを、電源ＰＳが供給するとする。
光サイリスタＴがターンオンしない状態（オフ状態）では、印加した電圧のほとんどが、光サイリスタＴの逆バイアスされた接合（ｎゲート層１２とｐゲート層１３との接合）に印加されている。よって、垂直共振器面発光レーザＶＣＳＥＬは、発光しない（出射光を生じない）。

入射光により光サイリスタＴがターンオンすると、光サイリスタＴのアノードとカソードとの間は、１．５Ｖになる。すると、垂直共振器面発光レーザＶＣＳＥＬに１．７Ｖが印加される。これにより、垂直共振器面発光レーザＶＣＳＥＬは、発光する（出射光を生じる）。
なお、上記した電圧は一例であって、印加する電圧は、光スイッチＣの特性に応じて設定されればよい。

＜光スイッチＣの製造方法＞
図３は、光スイッチＣの製造方法を説明する図である。図３（ａ）は、半導体積層体形成工程、図３（ｂ）は、カソード電極９２形成工程、図３（ｃ）は、トンネル接合層１５出しエッチング工程、図３（ｄ）は、電流狭窄層１６ｂにおける電流阻止部β形成工程、図３（ｅ）は、ｐゲート層１３出しエッチング工程、図３（ｆ）は、アノード電極９１形成工程である。
なお、図３（ａ）〜（ｆ）では、複数の工程をまとめて示す場合がある。
以下順に説明する。

図３（ａ）に示す半導体積層体形成工程では、ｐ型の基板１０上に、ｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４、金属的導電性ＩＩＩ−Ｖ族化合物層１５、ｐアノード（ＤＢＲ）層１６、発光層１７、ｎカソード（ＤＢＲ）層１８を順にエピタキシャル成長させて、半導体積層体を形成する。なお、ｐアノード（ＤＢＲ）層１６は、下側ｐアノード（ＤＢＲ）層１６ａ、電流狭窄層１６ｂ、上側ｐアノード（ＤＢＲ）層１６ｃである。
ここでは、基板１０は、ｐ型のＧａＡｓを例として説明するが、ｎ型のＧａＡｓ、不純物を添加していないイントリンシック（ｉ）のＧａＡｓでもよい。また、ＩｎＰ、ＧａＮ、ＩｎＡｓ、サファイア、Ｓｉなどでもよい。基板を変更した場合、基板上にモノリシックに積層される材料は、基板の格子定数に略整合（歪構造、歪緩和層、メタモルフィック成長を含む）する材料を用いる。一例として、ＩｎＡｓ基板上には、ＩｎＡｓ、ＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂなどを使用し、ＩｎＰ基板上にはＩｎＰ、ＩｎＧａＡｓＰなどを使用し、ＧａＮ基板上又はサファイア基板上には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを使用し、Ｓｉ基板上にはＳｉ、ＳｉＧｅ、ＧａＰなどを使用する。ただし、結晶成長後に他の支持基板に貼りつける場合は、支持基板に対して半導体材料が略格子整合している必要はない。

ｐアノード層１１は、例えば不純物濃度１×１０^１８／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ｎゲート層１２は、例えば不純物濃度１×１０^１７／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ｐゲート層１３は、例えば不純物濃度１×１０^１７／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ｎカソード層１４は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。

トンネル接合層１５は、ｎ型の不純物を高濃度に添加したｎ^＋＋層１５ａとｎ型の不純物を高濃度に添加したｐ^＋＋層１５ｂとの接合（図８（ｂ）参照。）で構成されている。ｎ^＋＋層１５ａ及びｐ^＋＋層１５ｂは、例えば不純物濃度１×１０^２０／ｃｍ^３と高濃度である。なお、通常の接合の不純物濃度は、１０^１７／ｃｍ^３台〜１０^１８／ｃｍ^３台である。ｎ^＋＋層１５ａとｐ^＋＋層１５ｂとの組み合わせ（以下では、ｎ^＋＋層１５ａ／ｐ^＋＋層１５ｂで表記する。）は、例えばｎ^＋＋ＧａＩｎＰ／ｐ^＋＋ＧａＡｓ、ｎ^＋＋ＧａＩｎＰ／ｐ^＋＋ＡｌＧａＡｓ、ｎ^＋＋ＧａＡｓ／ｐ^＋＋ＧａＡｓ、ｎ^＋＋ＡｌＧａＡｓ／ｐ^＋＋ＡｌＧａＡｓ、ｎ^＋＋ＩｎＧａＡｓ／ｐ^＋＋ＩｎＧａＡｓ、ｎ^＋＋ＧａＩｎＡｓＰ／ｐ^＋＋ＧａＩｎＡｓＰ、ｎ^＋＋ＧａＡｓＳｂ／ｐ^＋＋ＧａＡｓＳｂである。なお、組み合わせを相互に変更したものでもよい。

ｐアノード（ＤＢＲ）層１６は、下側ｐアノード（ＤＢＲ）層１６ａ、電流狭窄層１６ｂ、上側ｐアノード（ＤＢＲ）層１６ｃを順に積層して構成されている。
下側ｐアノード（ＤＢＲ）層１６ａ、上側ｐアノード（ＤＢＲ）層１６ｃは、例えば、不純物濃度１×１０^１８／ｃｍ^３のｐ型のＡｌ_０．９Ｇａ_０．１Ａｓの高Ａｌ組成の低屈折率層と、例えば不純物濃度１×１０^１８／ｃｍ^３のｐ型のＡｌ_０．２Ｇａ_０．８Ａｓの低Ａｌ組成の高屈折率層との組み合わせで構成されている。低屈折率層及び高屈折率層のそれぞれの膜厚（光路長）は、例えば中心波長の０．２５（１／４）に設定されている。なお、低屈折率層と高屈折率層とのＡｌの組成比は、０〜１の範囲で変更してもよい。
電流狭窄層１６ｂは、例えばＡｌＡｓ又はＡｌの不純物濃度が高いｐ型のＡｌＧａＡｓである。Ａｌが酸化されてＡｌ_２Ｏ_３が形成されることにより、電気抵抗が高くなって、電流経路を狭窄するものであればよい。

なお、電流狭窄層１６ｂの膜厚（光路長）は、採用する構造によって決定される。取り出し効率やプロセス再現性を重要視する場合は、ＤＢＲ層を構成する低屈折率層及び高屈折率層の膜厚（光路長）の整数倍に設定されるのがよく、例えば中心波長の０．７５（３／４）に設定されている。なお、奇数倍の場合は、電流狭窄層１６ｂは、高屈折率層と高屈折率層とで挟まれるとよい。また、偶数倍の場合は、電流狭窄層１６ｂは、高屈折率層と低屈折率層とで挟まれるとよい。すなわち、電流狭窄層１６ｂは、ＤＢＲ層による屈折率の周期の乱れを抑制するように設けられるとよい。逆に、酸化された部分の影響（屈折率や歪）を低減したい場合は、電流狭窄層１６ｂの膜厚は、数十ｎｍが好ましく、ＤＢＲ層内に立つ定在波の節の部分に挿入されるのが好ましい。

発光層１７は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構図である。井戸層は、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＰなどであり、障壁層は、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰなどである。なお、発光層１７は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。

ｎアノード（ＤＢＲ）層１８は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＡｌ_０．９Ｇａ_０．１Ａｓの高Ａｌ組成の低屈折率層と、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＡｌ_０．２Ｇａ_０．８Ａｓの低Ａｌ組成の高屈折率層との組み合わせで構成されている。低屈折率層及び高屈折率層のそれぞれの膜厚（光路長）は、例えば中心波長の０．２５（１／４）に設定されている。

これらの半導体層は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などによって積層され、半導体積層体が形成される。

図３（ｂ）に示すカソード電極９２形成工程では、ｎカソード（ＤＢＲ）層１８上に、カソード電極９２が形成される。
カソード電極９２は、例えばｎカソード層１８などｎ型の半導体層とオーミックコンタクトが取りやすいＧｅを含むＡｕ（ＡｕＧｅ）などである。
そして、カソード電極９２は、例えばリフトオフ法などにより形成される。

図３（ｃ）に示すトンネル接合層１５出しエッチング工程では、発光ダイオードＬＥＤの周囲において、トンネル接合層１５上のｎカソード層１８、発光層１７、ｐアノード層１６がエッチングで除去される。
このエッチングは、硫酸系のエッチング液（重量比において硫酸：過酸化水素水：水＝１：１０：３００）などを用いたウェットエッチングで行ってもよく、例えば塩化ホウ素などを用いた異方性ドライエッチング（ＲＩＥ）で行ってもよい。

図３（ｄ）に示す電流狭窄層１６ｂにおける電流阻止部β形成工程では、トンネル接合層１５出しエッチング工程により、側面が露出した電流狭窄層１６ｂを側面から酸化して、電流を阻止する電流阻止部βを形成する。酸化されないで残った部分が電流通過部αとなる。
電流狭窄層１６ｂの側面からの酸化は、例えば、３００〜４００℃での水蒸気酸化により、ＡｌＡｓ、ＡｌＧａＡｓなどである電流狭窄層１６ｂのＡｌを酸化させる。このとき、酸化は、露出した側面から進行し、発光ダイオードＬＥＤの周囲にＡｌの酸化物であるＡｌ_２Ｏ_３による電流阻止部βが形成される。
なお、電流阻止部βは、ＡｌＡｓなどのＡｌ組成比が大きい半導体層を用いる代わりに、ＧａＡｓ、ＡｌＧａＡｓなどの半導体層（例えば、ｐアノード（ＤＢＲ）層１６）に水素イオン（Ｈ^＋）を打ち込むことで形成してもよい。（Ｈ^＋イオン打ち込み）。電流阻止部βとする部分にＨ^＋を打ち込むことで、不純物を不活性化して、電気抵抗が高い電流阻止部βとしてもよい。

図３（ｅ）に示すｐゲート層１３出しエッチング工程では、トンネル接合層１５及びｎカソード層１４をエッチングして、ｐゲート層１３を露出させる。
このエッチングは、硫酸系のエッチング液（重量比において硫酸：過酸化水素水：水＝１：１０：３００）を用いたウェットエッチングで行ってもよく、例えば塩化ホウ素を用いた異方性ドライエッチングで行ってもよい。
なお、図３（ｃ）に示したトンネル接合層１５出しエッチング工程において、トンネル接合層１５を露出させる代わりにｐゲート層１３を露出させると、図３（ｄ）における電流阻止部β形成工程において、ｐゲート層１３に含まれるＡｌが酸化されるおそれがある。このため、ｐゲート層１３に含まれるＡｌが酸化されると、表面が荒れたり、後述する制御電極９３の接着性が悪くなったりする。そこで、トンネル接合層１５を露出させた状態で、電流阻止部β形成工程を行っている。

図３（ｆ）に示すアノード電極９１形成工程では、基板１０の裏面にアノード電極９１が形成される。この前又は後に、露出させたｐゲート層１３上に制御電極９３を設けてもよい（図１（ａ）参照）。
アノード電極９１（制御電極９３）は、例えばｐ型の基板１０とオーミックコンタクトが取りやすいＺｎを含むＡｕ（ＡｕＺｎ）などである。
そして、アノード電極９１（制御電極９３）は、例えばリフトオフ法などにより形成される。

この他に、保護層を形成する工程などが含まれてもよい。
なお、制御電極９３を設けない場合には、図３（ｅ）のｐゲート層１３出しエッチング工程を省略してもよい。

次に、光スイッチＣの変形例を説明する。
＜金属的導電性ＩＩＩ−Ｖ族化合物層＞
上記の光スイッチＣにおいては、トンネル接合層１５を介して、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとを積層した。
トンネル接合層１５の代わりに、金属的な導電性を有し、ＩＩＩ−Ｖ族の化合物半導体層にエピタキシャル成長するＩＩＩ−Ｖ族化合物層を用いてもよい。この場合、上記の説明における「トンネル接合層１５」を以下に説明する「金属的導電性ＩＩＩ−Ｖ族化合物層１５」に置き換えればよい。
図４は、金属的導電性ＩＩＩ−Ｖ族化合物層を構成する材料を説明する図である。図４（ａ）は、ＩｎＮの組成比ｘに対するＩｎＮＡｓのバンドギャップ、図４（ｂ）は、ＩｎＮの組成比ｘに対するＩｎＮＳｂのバンドギャップ、図４（ｃ）は、ＶＩ族元素及びＩＩＩ−Ｖ族化合物の格子定数をバンドギャップに対して示す図である。
図４（ａ）は、組成比ｘ（ｘ＝０〜１）のＩｎＮと組成比（１−ｘ）のＩｎＡｓとの化合物であるＩｎＮＡｓに対するバンドギャップエネルギ（ｅＶ）を示す。
図４（ｂ）は、組成比ｘ（ｘ＝０〜１）のＩｎＮと組成比（１−ｘ）のＩｎＳｂとの化合物であるＩｎＮＳｂに対するバンドギャップエネルギ（ｅＶ）を示す。

金属的導電性ＩＩＩ−Ｖ族化合物層の材料の一例として説明するＩｎＮＡｓ及びＩｎＮＳｂは、図４（ａ）、（ｂ）に示すように、ある組成比ｘの範囲において、バンドギャップエネルギが負になることが知られている。バンドギャップエネルギが負になることは、バンドギャップを持たないことを意味する。よって、金属と同様な導電特性（伝導特性）を示すことになる。すなわち、金属的な導電特性（導電性）とは、金属と同様に電位に勾配があれば電流が流れることをいう。
図４（ａ）に示すように、ＩｎＮＡｓは、例えばＩｎＮの組成比ｘが約０．１〜約０．８の範囲において、バンドギャップエネルギが負になる。
図４（ｂ）に示すように、ＩｎＮＳｂは、例えばＩｎＮの組成比ｘが約０．２〜約０．７５の範囲において、バンドギャップエネルギが負になる。
すなわち、ＩｎＮＡｓ及びＩｎＮＳｂは、上記の範囲において、金属的な導電特性（導電性）を示すことになる。
なお、上記の範囲外のバンドギャップエネルギが小さい領域では、熱エネルギによって電子がエネルギを有するため、わずかなバンドギャップを遷移することが可能であり、バンドギャップエネルギが負の場合や金属と同様に電位に勾配がある場合には電流が流れやすい特性を有している。
そして、ＩｎＮＡｓ及びＩｎＮＳｂに、Ａｌ、Ｇａ、Ａｇ、Ｐなどが含まれても、組成次第でバンドギャップエネルギを０近傍もしくは負に維持することができ、電位に勾配があれば電流が流れる。

さらに、図４（ｃ）に示すように、ＧａＡｓ、ＩｎＰなどのＩＩＩ−Ｖ族化合物（半導体）の格子定数は、５．６Å〜５．９Åの範囲にある。そして、この格子定数は、Ｓｉの格子定数の約５．４３Å、Ｇｅの格子定数の約５．６６Åに近い。
これに対して、同様にＩＩＩ−Ｖ族化合物であるＩｎＮの格子定数は、閃亜鉛鉱構造において約５．０Å、ＩｎＡｓの格子定数は、約６．０６Åである。よって、ＩｎＮとＩｎＡｓとの化合物であるＩｎＮＡｓの格子定数は、ＧａＡｓなどの５．６Å〜５．９Åに近い値になりうる。
また、ＩＩＩ−Ｖ族化合物であるＩｎＳｂの格子定数は、約６．４８Åである。よって、ＩｎＮの格子定数は約５．０Åであるので、ＩｎＳｂとＩｎＮとの化合物であるＩｎＮＳｂの格子定数を、ＧａＡｓなど５．６Å〜５．９Åに近い値になりうる。

すなわち、ＩｎＮＡｓ及びＩｎＮＳｂは、ＧａＡｓなどのＩＩＩ−Ｖ族化合物（半導体）の層に対してモノリシックにエピタキシャル成長させうる。また、ＩｎＮＡｓ又はＩｎＮＳｂの層上に、ＧａＡｓなどのＩＩＩ−Ｖ族化合物（半導体）の層をモノリシックにエピタキシャル成長させうる。

よって、トンネル接合層１５の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を介して、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとを直列接続されるように積層すれば、光サイリスタＴのｎカソード層１４と垂直共振器面発光レーザＶＣＳＥＬのｐアノード（ＤＢＲ）層１６とが逆バイアスになることが抑制される。

＜電圧低減層１９＞
また、上記の発光スイッチＣにおいては、トンネル接合層１５を介して、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとを積層した。この場合、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとは電気的に直列に接続されている。よって、光スイッチＣに印加する電圧は、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとがそれぞれ単体に電圧を印加する場合に比べ、絶対値において大きくなる。そこで、光スイッチＣに印加する電圧を低減するために、光サイリスタＴに電圧を低減する電圧低減層１９を用いてもよい。

図５は、電圧低減層１９を備えた光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとが積層された光スイッチＣを説明する図である。図５（ａ）は、断面図、図５（ｂ）は、上面図、図５（ｃ）は等価回路である。図５は、図１に、電圧低減層１９を追加したものである。よって、図１と同様な部分は同じ符号を付して説明を省略し、異なる部分を説明する。
電圧低減層１９は、光サイリスタＴのｐアノード層１１とｎゲート層１２との間に設けられている。
電圧低減層１９は、ｐアノード層１１の一部として、ｐアノード層１１と同様の不純物濃度のｐ型であってもよく、ｎゲート層１２の一部として、ｎゲート層１２と同様の不純物濃度のｎ型であってもよい。また、電圧低減層１９はｉ層であってもよい。

図６は、サイリスタの構造とサイリスタの特性を説明する図である。図６（ａ）は、電圧低減層１９を備えるサイリスタの断面図、図６（ｂ）は、電圧低減層１９を備えないサイリスタの断面図、図６（ｃ）は、サイリスタ特性である。図６（ａ）、（ｂ）は、上側に垂直共振器面発光レーザＶＣＳＥＬが積層されていない光サイリスタＴの断面に相当する。なお、カソード電極９２は、ｎカソード層１４の表面に設けられているとする。
図６（ａ）に示すように、サイリスタは、ｐアノード層１１とｎゲート層１２との間に、電圧低減層１９を備える。なお、電圧低減層１９は、ｐアノード層１１と同様な不純物濃度のｐ型であれば、ｐアノード層１１の一部として働き、ｎゲート層１２と同様な不純物濃度のｎ型であれば、ｎゲート層１２の一部として働く。電圧低減層１９はｉ層であってもよい。
図６（ｂ）に示すサイリスタは、電圧低減層１９を備えない。

サイリスタにおける立ち上がり電圧Ｖｒ（図６（ｃ）参照）は、サイリスタを構成する半導体層におけるもっとも小さいバンドギャップのエネルギ（バンドギャップエネルギ）によって決まる。なお、サイリスタにおける立ち上がり電圧Ｖｒとは、サイリスタのオン状態における電流を、電圧軸に外挿した際の電圧である。
図６（ｃ）に示すように、電圧低減層１９は、サイリスタでは、ｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４に比べ、バンドギャップエネルギが小さい層である。よって、サイリスタの立ち上がり電圧Ｖｒは、電圧低減層１９を備えないサイリスタの立ち上がり電圧Ｖｒ′に比べて低い。さらに、電圧低減層１９は、一例として、発光層１７のバンドギャップよりも小さいバンドギャップを有する層である。
光サイリスタＴは発光素子として利用されるものではなく、あくまで垂直共振器面発光レーザＶＣＳＥＬを駆動する。よって、実際に発光する垂直共振器面発光レーザＶＣＳＥＬの発光波長とは無関係にバンドギャップが決められる場合がある。そこで、発光層１７のバンドギャップよりも小さいバンドギャップを有する電圧低減層１９を設けることで、サイリスタの立ち上がり電圧Ｖｒを低減している。
これにより、サイリスタ及び発光素子がオンした状態で、サイリスタ及び発光素子に印加する電圧が低減される。

図７は、半導体層を構成する材料のバンドギャップエネルギを説明する図である。
ＧａＡｓの格子定数は、約５．６５Åである。ＡｌＡｓの格子定数は、約５．６６Åである。よって、この格子定数に近い材料は、ＧａＡｓ基板に対してエピタキシャル成長しうる。例えば、ＧａＡｓとＡｌＡｓとの化合物であるＡｌＧａＡｓやＧｅは、ＧａＡｓ基板に対してエピタキシャル成長しうる。
また、ＩｎＰの格子定数は、約５．８７Åである。この格子定数に近い材料は、ＩｎＰ基板に対してエピタキシャル成長しうる。
また、ＧａＮの格子定数は、成長面によって異なるが、ａ面が３．１９Å、ｃ面が５．１７Åである。この格子定数に近い材料はＧａＮ基板に対してエピタキシャル成長しうる。

そして、ＧａＡｓ、ＩｎＰ及びＧａＮに対して、サイリスタの立ち上がり電圧が小さくなるバンドギャップエネルギは、図７に網点で示す範囲の材料である。つまり、網点で示す範囲の材料を、サイリスタを構成する層として用いると、サイリスタの立ち上がり電圧Ｖｒが、網点で示す領域の材料のバンドギャップエネルギになる。
例えば、ＧａＡｓのバンドギャップエネルギは、約１．４３ｅＶである。よって、電圧低減層１９を用いないと、サイリスタの立ち上がり電圧Ｖｒは、約１．４３Ｖとなる。しかし、網点で示す範囲の材料を、サイリスタを構成する層とするか、又は、含むことで、サイリスタの立ち上がり電圧Ｖｒは、０Ｖ超且つ１．４３Ｖ未満としうる（０Ｖ＜Ｖｒ＜１．４３Ｖ）。
これにより、サイリスタがオン状態にある時の、電力消費が低減される。

網点で示す範囲の材料としては、ＧａＡｓに対してバンドギャップエネルギが約０．６７ｅＶのＧｅがある。また、ＩｎＰに対してバンドギャップエネルギが約０．３６ｅＶのＩｎＡｓがある。また、ＧａＡｓ基板又はＩｎＰ基板に対して、ＧａＡｓとＩｎＰとの化合物、ＩｎＮとＩｎＳｂとの化合物、ＩｎＮとＩｎＡｓとの化合物などにおいて、バンドギャップエネルギが、小さい材料を用いうる。特に、ＧａＩｎＮＡｓをベースとした混合化合物が適している。これらに、Ａｌ、Ｇａ、Ａｓ、Ｐ、Ｓｂなどが含まれてもよい。また、ＧａＮに対してはＧａＮＰが電圧低減層１９となりうる。他にも、（１）メタモリフィック成長などによるＩｎＮ層、ＩｎＧａＮ層、（２）ＩｎＮ、ＩｎＧａＮ、ＩｎＮＡｓ、ＩｎＮＳｂからなる量子ドット、（３）ＧａＮの格子定数（ａ面）の２倍に相当するＩｎＡｓＳｂ層などを電圧低減層１９として導入しうる。これらに、Ａｌ、Ｇａ、Ｎ、Ａｓ、Ｐ、Ｓｂなどが含まれてよい。

ここでは、サイリスタの立ち上がり電圧Ｖｒ、Ｖｒ′で説明したが、サイリスタがオン状態を維持する最小の電圧である保持電圧Ｖｈ、Ｖｈ′やオン状態のサイリスタに印加される電圧も同様である（図６（ｃ）参照）。

一方、サイリスタのスイッチング電圧Ｖｓ（図６（ｃ）参照）は、逆バイアスになった半導体層の空乏層で決まる。よって、電圧低減層１９は、サイリスタのスイッチング電圧Ｖｓに及ぼす影響が小さい。

すなわち、電圧低減層１９は、サイリスタのスイッチング電圧Ｖｓを維持しつつ、立ち上がり電圧Ｖｒを低下させる。これにより、オン状態のサイリスタに印加される電圧が低減され、消費電力が低減される。サイリスタのスイッチング電圧Ｖｓはｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４の材料や不純物濃度等を調整することで任意の値に設定される。ただし、電圧低減層１９の挿入位置によってスイッチング電圧Ｖｓは変化する。

また、図５では、電圧低減層１９を一つ設けた例を示しているが、複数設けてもよい。例えば、ｐアノード層１１とｎゲート層１２との間、及び、ｐゲート層１３とｎカソード層１４との間にそれぞれ電圧低減層１９を設けた場合や、ｎゲート層１２内に一つ、ｐゲート層１３内にもう一つ設けてもよい。その他にも、ｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４の内から１、２、３層を選択し、それぞれの層内に設けてもよい。これらの電圧低減層の導電型は、電圧低減層を設けたアノード層、カソード層、ゲート層と合わせてもよいし、ｉ型であってもよい。

図８は、光スイッチＣによる論理演算を説明する図である。図８（ａ）は、論理積（ＡＮＤ）回路、図８（ｂ）は、論理和（ＯＲ）回路である。光スイッチＣは、図１（ｃ）に示した光スイッチＣである。ここでは、電源ＰＳは、「Ｈ」（０Ｖ）と「Ｌ」（−３．２Ｖ）とのパルス信号を供給するとする。
すなわち、光スイッチＣにおける光サイリスタＴは、例えオン状態にあっても、電源ＰＳが「Ｈ」（０Ｖ）になると光サイリスタＴがターンオフして、オフ状態になる。

図８（ａ）に示すＡＮＤ回路には、電源ＰＳが「Ｌ」（−３．２Ｖ）の期間において、光サイリスタＴに、入射光（入射光ＩＮ１又は入射光ＩＮ２）として光信号Ａ、Ｂが入力するとする。このとき、光サイリスタＴは、光信号Ａと光信号Ｂとがともに入射したときに、ターンオンする（オン状態になる）ように設定されているとする。すると、光信号Ａと光信号Ｂとのいずれも入射しないとき、及び、いずれか一方のみが入射したときには、光サイリスタＴはターンオンしないので、光スイッチＣの垂直共振器面発光レーザＶＣＳＥＬもオン状態に移行しない。よって、出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）を生じない。
しかし、光スイッチＣの光サイリスタＴは、光信号Ａと光信号Ｂとの両方が入射すると、光サイリスタＴがターンオンする（オン状態になる）。これにより、光スイッチＣの垂直共振器面発光レーザＶＣＳＥＬは、オフ状態からオン状態に移行して出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）を生じる。

よって、電源ＰＳが「Ｌ」（−３．２Ｖ）の期間において、光スイッチＣの光サイリスタＴに光信号Ａ、Ｂを論理値０／１に対応させて入射させることで、垂直共振器面発光レーザＶＣＳＥＬから光信号Ａ、Ｂの論理積（Ａ・Ｂ）に対応した出射光が生じる。なお、電源ＰＳが「Ｈ」（０Ｖ）になると、光サイリスタＴがターンオフして、垂直共振器面発光レーザＶＣＳＥＬからの出射光が停止する。すなわち、電源ＰＳの「Ｌ」（−３．２Ｖ）の期間毎に、光サイリスタＴに入射光として光信号Ａ、Ｂを時系列（シーケンシャル）で入射させることで、垂直共振器面発光レーザＶＣＳＥＬから光信号Ａ、Ｂの論理積の光信号Ａ・Ｂが時系列（シーケンシャル）に出力される。
すなわち、光スイッチＣは、光信号から光信号を生成する論理積（ＡＮＤ）回路として機能する。

図８（ｂ）に示すＯＲ回路では、光サイリスタＴは、光信号Ａと光信号Ｂとのいずれかが入射したときに、ターンオンする（オン状態になる）ように設定されているとする。すると、光信号Ａ及び光信号Ｂのいずれも入射しないときには、光サイリスタＴがオン状態にならないので、光スイッチＣの垂直共振器面発光レーザＶＣＳＥＬもオン状態に移行しない。よって、出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）を生じない。
しかし、光スイッチＣの垂直共振器面発光レーザＶＣＳＥＬは、光信号Ａと光信号Ｂとのいずれか一方又は両方が入射したときに、光サイリスタＴがターンオンする（オン状態になる）ので、光スイッチＣの垂直共振器面発光レーザＶＣＳＥＬがオン状態に移行して、出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）を生じる。

よって、電源ＰＳが「Ｌ」（−３．２Ｖ）の期間において、光スイッチＣの光サイリスタＴに光信号Ａ、Ｂを論理値０／１に対応させて入射させることで、垂直共振器面発光レーザＶＣＳＥＬから光信号Ａ、Ｂの論理和（Ａ＋Ｂ）に対応した出射光が生じる。なお、電源ＰＳが「Ｈ」（０Ｖ）になると、光サイリスタＴがターンオフして、垂直共振器面発光レーザＶＣＳＥＬからの出射光が停止する。すなわち、電源ＰＳの「Ｌ」（−３．２Ｖ）の期間毎に、光サイリスタＴに入射光として光信号Ａ、Ｂを時系列（シーケンシャル）で入射させることで、垂直共振器面発光レーザＶＣＳＥＬから光信号Ａ、Ｂの論理和の光信号Ａ＋Ｂが時系列（シーケンシャル）に出力される。
すなわち、光スイッチＣは、光信号から光信号を生成する論理和（ＯＲ）回路として機能する。

図９は、光スイッチＣによる他の論理演算を説明する図である。図９（ａ）は、否定論理積（ＮＡＮＤ）回路、図５（ｂ）は、否定論理和（ＮＯＲ）回路である。ここでは、二つの光スイッチＣ１、Ｃ２が、一つの電源ＰＳに対して並列に接続されて光スイッチＣを構成している。なお、電流制限抵抗ＲＩは、二つの光スイッチＣ１、Ｃ２で共通になっている。そして、光スイッチＣ１、Ｃ２のそれぞれの光サイリスタＴ及び垂直共振器面発光レーザＶＣＳＥＬは、同じ特性を有しているとする。他の構成は、図９（ａ）、（ｂ）と同様である。

図９（ａ）に示す否定論理積（ＮＡＮＤ）回路を説明する。
ＮＡＮＤ回路における光スイッチＣ１には、信号Ａ、Ｂが入射し、光スイッチＣ２には、参照光信号Ｒが入射する。そして、光スイッチＣ１、Ｃ２は、参照光信号Ｒの光強度以上の光が入射するとターンオンするように設定されている。ここで、参照光信号Ｒの光強度は、光信号Ａと光信号Ｂとを加えた光強度より弱く、光信号Ａと光信号Ｂとのそれぞれの光強度より強く設定されている。そして、光スイッチＣ１、Ｃ２の光サイリスタＴは、参照光信号Ｒの光強度以上の光であって、より強い光強度の光が入射した方が、先にターンオンする。

まず、光スイッチＣ１の光サイリスタＴに光信号Ａ、Ｂが同時に入射する場合、光スイッチＣ２の光サイリスタＴには参照光信号Ｒが入射する。すると、光信号Ａ、Ｂ（光信号Ａ＋Ｂ）の光強度は、参照光信号Ｒの光強度より大きいので、光スイッチＣ１の光サイリスタＴがターンオンする。そして、光スイッチＣ１の垂直共振器面発光レーザＶＣＳＥＬが発光（発振）して、出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）を生じる。これにより、光スイッチＣ１の光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの直列接続に印加された電圧は、−２．２Ｖに低下する。
同様に、光スイッチＣ２の光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの直列接続に印加された電圧も−２．２Ｖになる。光スイッチＣ２の光サイリスタＴには、参照光信号Ｒが入射しているが、もはやターンオンしないように設定されている。よって、光スイッチＣ２の垂直共振器面発光レーザＶＣＳＥＬは、発光しない。

一方、光スイッチＣ１の光サイリスタＴに光信号Ａ、Ｂのいずれか一方が入射するか、又は、いずれもが入射しない場合、光スイッチＣ１の光サイリスタＴは、ターンオンしない。しかし、光スイッチＣ２に参照光信号Ｒが入射するので、光スイッチＣ２の光サイリスタＴがターンオンする。そして、光スイッチＣ２の垂直共振器面発光レーザＶＣＳＥＬが発光（発振）して、出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）を生じる。

よって、電源ＰＳが「Ｌ」（−３．２Ｖ）の期間において、光スイッチＣ１の光サイリスタＴに光信号Ａ、Ｂを論理値０／１に対応させて入射させることで、光スイッチＣ２の垂直共振器面発光レーザＶＣＳＥＬから、光信号Ａ、Ｂの否定論理積（ＮＡＮＤ）に対応した出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）を生じる。なお、電源ＰＳが「Ｈ」（０Ｖ）になると、光スイッチＣ１又は光スイッチＣ２の光サイリスタＴがターンオフして、垂直共振器面発光レーザＶＣＳＥＬからの出射光が停止する。すなわち、電源ＰＳの「Ｌ」（−３．２Ｖ）の期間毎に、光スイッチＣ１の光サイリスタＴに入射光（入射光ＩＮ１又は入射光ＩＮ２）として光信号Ａ、Ｂを時系列（シーケンシャル）で入射させることで、光スイッチＣ２の垂直共振器面発光レーザＶＣＳＥＬから光信号Ａ、Ｂの否定論理積（ＮＡＮＤ）に対応した出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）が時系列（シーケンシャル）に出力される。
すなわち、光スイッチＣ１、Ｃ２で構成される光スイッチＣは、光信号から光信号を生成する否定論理積（ＮＡＮＤ）回路として機能する。
なお、光スイッチＣ１の垂直共振器面発光レーザＶＣＳＥＬから、光信号Ａ、Ｂの論理積（ＡＮＤ）に対応した出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）が生じる。

図９（ｂ）に示す否定論理和（ＮＯＲ）回路を説明する。
ＮＯＲ回路における光スイッチＣ１には、信号Ａ、Ｂが入射し、光スイッチＣ２には、参照光信号Ｒが入射する。そして、光スイッチＣ１、Ｃ２は、参照光信号Ｒの光強度以上の光が入射するとターンオンするように設定されている。ここで、参照光信号Ｒの光強度は、光信号Ａ及び光信号Ｂのいずれの光強度より弱く設定されている。そして、光スイッチＣ１、Ｃ２の光サイリスタＴは、参照光信号Ｒの光強度以上の光であって、より強い光強度の光が入射した方が、先にターンオンする。

まず、光スイッチＣ１の光サイリスタＴに光信号Ａ、Ｂが同時に、又は、光信号Ａと光信号Ｂとのいずれか一方が入射する場合を考える。光スイッチＣ２の光サイリスタＴには参照光信号Ｒが入射する。すると、光スイッチＣ１の光サイリスタＴに入射する光強度は、参照光信号Ｒの光強度より大きいので、光スイッチＣ１の光サイリスタＴがターンオンする。そして、光スイッチＣ１の垂直共振器面発光レーザＶＣＳＥＬが発光して、出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）を生じる。これにより、光スイッチＣ１の光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの直列接続に印加された電圧は、−２．２Ｖに低下する。
同様に、光スイッチＣ２の光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの直列接続に印加された電圧も−２．２Ｖになる。光スイッチＣ２の光サイリスタＴには、参照光信号Ｒが入射しているが、もはやターンオンしないように設定されている。よって、光スイッチＣ２の垂直共振器面発光レーザＶＣＳＥＬは、発光しない。

一方、光スイッチＣ１の光サイリスタＴに光信号Ａ、Ｂのいずれも入射しない場合、光スイッチＣ１の光サイリスタＴは、ターンオンしない。しかし、光スイッチＣ２に参照光信号Ｒが入射するので、光スイッチＣ２の光サイリスタＴがターンオンする。そして、光スイッチＣ２の垂直共振器面発光レーザＶＣＳＥＬが発光する。

よって、電源ＰＳが「Ｌ」（−３．２Ｖ）の期間において、光スイッチＣ１の光サイリスタＴに光信号Ａ、Ｂを論理値０／１に対応させて入射（入射光ＩＮ１又は入射光ＩＮ２）させることで、光スイッチＣ２の垂直共振器面発光レーザＶＣＳＥＬから、光信号Ａ、Ｂの否定論理和（ＮＯＲ）に対応した出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）が生じる。なお、電源ＰＳが「Ｈ」（０Ｖ）になると、光スイッチＣ１又は光スイッチＣ２の光サイリスタＴがターンオフして、垂直共振器面発光レーザＶＣＳＥＬからの出射光が停止する。すなわち、電源ＰＳの「Ｌ」（−３．２Ｖ）の期間毎に、光スイッチＣ１の光サイリスタＴに入射光として光信号Ａ、Ｂを時系列（シーケンシャル）で入射（入射光ＩＮ１又は入射光ＩＮ２）させることで、光スイッチＣ２の垂直共振器面発光レーザＶＣＳＥＬから光信号Ａ、Ｂの否定論理和（ＮＯＲ）に対応した出射光が時系列（シーケンシャル）に出射（出射光ＯＵＴ１又は出射光ＯＵＴ２）する。
すなわち、光スイッチＣ１、Ｃ２で構成される光スイッチＣは、光信号から光信号を生成する否定論理和（ＮＯＲ）回路として機能する。
なお、光スイッチＣ１の垂直共振器面発光レーザＶＣＳＥＬから、光信号Ａ、Ｂの論理和（ＯＲ）に対応した出射光（出射光ＯＵＴ１又は出射光ＯＵＴ２）が生じる。

以上説明したように、光スイッチＣは、否定論理積（ＮＡＮＤ）及び否定論理和（ＮＯＲ）を構成する。よって、光スイッチＣは、光により、あらゆる論理演算を実行しうる。

図１０、１１は、光スイッチＣとの結合（カップリング）のさせ方の例を説明する図である。図１０（ａ）、（ｂ）、（ｃ）は、光スイッチＣの表面に入射光を入射させ、表面から出射光を取り出す場合、図１１（ｄ）、（ｅ）は、光スイッチＣの裏面に入射光を入射させ、表面から出射光を取り出す場合である。

図１０（ａ）は、光スイッチＣと光ファイバ１１０とのカップリングを説明する図である。光ファイバ１１０は、中心部のコア１１１がクラッド１１２で囲まれている。そして、光ファイバ１１０のコア１１１から入射光ＩＮ１が光スイッチＣに入射し、光スイッチＣから出射光ＯＵＴ１が光ファイバ１１０のコア１１１に入射する。
すなわち、光信号は、光スイッチＣを介して、光ファイバ１１０から光ファイバ１１０へ伝搬する。

図１０（ｂ）は、光スイッチＣと光導波路１２０及び光ファイバ１３０とのカップリングを説明する図である。光導波路１２０は、端面１２１が４５°のハーフミラーになっている。そして、光ファイバ１３０は、中心部のコア１３１がクラッド１３２で囲まれている。
光導波路１２０を伝播してきた入射光ＩＮ１が、端面１２１で反射し、光スイッチＣに入射する。光スイッチＣからの出射光ＯＵＴ１は、光導波路１２０の端面１２１を通過して、光ファイバ１３０のコア１３１に入射する。
すなわち、光信号は、光スイッチＣを介して、光導波路１２０から光ファイバ１３０へ伝搬する。

図１０（ｃ）は、光スイッチＣと光導波路１４０とのカップリングを説明する図である。光導波路１４０は、端面１４１が４５°のミラーになっている。
光導波路１４０を伝播してきた入射光ＩＮ１が、端面１４１で反射し、光スイッチＣに入射する。光スイッチＣからの出射光ＯＵＴ１は、光導波路１４０の端面１４１で反射して、光導波路１４０を伝播する。
すなわち、光信号は、光スイッチＣを介して、光導波路１４０から光導波路１４０へ伝搬する。

図１１（ｄ）は、光スイッチＣと光ファイバ１５０、１６０とのカップリングを説明する図である。光ファイバ１５０は、中心部のコア１５１がクラッド１５２で囲まれている。また、光ファイバ１６０は、中心部のコア１６１がクラッド１６２で囲まれている。
光ファイバ１５０のコア１５１を伝播してきた入射光ＩＮ２が、光スイッチＣの裏面に入射する。光スイッチＣの表面からの出射光ＯＵＴ１が、光ファイバ１６０のコア１６１に入射する。
すなわち、光信号は、光スイッチＣを介して、光ファイバ１５０から光ファイバ１６０へ伝搬する。

図１１（ｅ）は、光スイッチＣと光導波路１７０、光ファイバ１８０とのカップリングを説明する図である。光ファイバ１８０は、中心部のコア１８１がクラッド１８２で囲まれている。
光導波路１７０を伝播してきた入射光ＩＮ２が、光スイッチＣの裏面に入射する。光スイッチＣの表面からの出射光ＯＵＴ１が、光ファイバ１８０のコア１８１に入射する。
すなわち、光信号は、光スイッチＣを介して、光導波路１７０から光ファイバ１８０へ伝搬する。

なお、上記のカップリングは一例であって、他の構成でカップリングさせてもよい。

［第２の実施の形態］
図１２は、第２の実施の形態に係る光スイッチＣを説明する図である。図１２（ａ）は、断面図、図１２（ｂ）は、上面図、図１２（ｃ）は等価回路である。
第２の実施の形態に係る光スイッチＣは、ｐ型の基板１０（基板１０）上に、垂直共振器面発光レーザＶＣＳＥＬのアノードとして機能するＤＢＲ層（ｐアノード（ＤＢＲ）層１６）、発光層１７、垂直共振器面発光レーザＶＣＳＥＬのカソードとして機能するＤＢＲ層（ｎカソード（ＤＢＲ）層１８）が設けられている。

そして、ｎカソード（ＤＢＲ）層１８上に、トンネル接合（トンネルダイオード）層１５が設けられている。トンネル接合層１５は、ｎ型の不純物（ドーパント）を高濃度に添加（ドープ）したｎ^＋＋層１５ａと、ｐ型の不純物を高濃度に添加したｐ^＋＋層１５ｂとで構成されている。

さらに、トンネル接合層１５上に、光サイリスタＴのアノードとして機能するｐ型のアノード層１１（ｐアノード層１１）、ゲートとして機能するｎ型のゲート層１２（ｎゲート層１２）、同様にゲートとして機能するｐ型のゲート層１３（ｐゲート層１３）及びカソードとして機能するｎ型のカソード層１４（ｎカソード層１４）が順に積層されている。

図１に示した第１の実施の形態に係る光スイッチＣでは、基板１０上に、光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとが、トンネル接合層１５を介して、この順に積層されていた。図１２に示す第２の実施の形態に係る光スイッチＣでは、基板１０上に、垂直共振器面発光レーザＶＣＳＥＬと光サイリスタＴとが、トンネル接合層１５を介して、この順に積層されている。すなわち、第１の実施の形態に係る光スイッチＣと第２の実施の形態に係る光スイッチＣとで、積層の順序が逆になっている。
他の構成は、第１の実施の形態で説明した光スイッチＣと同様であるので、同じ符号を付して、説明を省略する。
そして、第１の実施の形態に係る光スイッチＣと同様に動作する。
また、第２の実施の形態に係る光スイッチＣは、第１の実施の形態に係る光スイッチＣと同様に製造される。
なお、第１の実施の形態で説明した金属的導電性ＩＩＩ−Ｖ族化合物層をトンネル接合層１５の代わりに用いてもよく、電圧低減層１９を光サイリスタＴに用いてもよい。

光サイリスタＴと垂直共振器面発光レーザＶＣＳＥＬとの間に設けられたトンネル接合層１５は、不純物濃度が高い。例えば、トンネル接合層１５の不純物濃度は、１０^１９／ｃｍ^３と、他の層の不純物濃度１０^１７〜１０^１８／ｃｍ^３に比べて高い。不純物として用いられるＳｉは、ベースとなる半導体材料の一例であるＧａＡｓとは、格子定数、結合強度、最外殻電子数などが異なる。よって、トンネル接合層１５上に、例えばＧａＡｓなどの半導体層を成長させると欠陥が発生しやすい。欠陥は、不純物濃度が高くなればなるほど、発生確率が上昇する。そして、欠陥は、その上に形成される半導体層に伝播していく。
また、トンネル接合層１５のように、不純物濃度を他の層よりも高くするためには、低温成長せざるを得ない。すなわち、成長条件（温度、成長速度、比率）を変えねばならない。このため、トンネル接合層１５上に設けられる半導体層は、最適な成長条件からずれてしまう。
この結果、トンネル接合層１５上に設けられる半導体層は、欠陥が多く含まれることになる。

特に、垂直共振器面発光レーザＶＣＳＥＬなどの発光素子の発光特性は、半導体層に含まれる欠陥の影響を受けやすい。一方、光サイリスタＴは、入射光によってターンオンして、垂直共振器面発光レーザＶＣＳＥＬに電流が供給できればよい。すなわち、光サイリスタＴは、垂直共振器面発光レーザＶＣＳＥＬに比べ、欠陥の影響を受けにくい。

よって、第２の実施の形態に係る光スイッチＣのように、基板１０上に、垂直共振器面発光レーザＶＣＳＥＬを設け、その上に、トンネル接合層１５を介して光サイリスタＴを設けることがよい。これにより、垂直共振器面発光レーザＶＣＳＥＬにおける欠陥の発生を抑制することで、垂直共振器面発光レーザＶＣＳＥＬの発光特性が欠陥の影響を受けにくくしている。そして、光サイリスタＴを垂直共振器面発光レーザＶＣＳＥＬ上にモノリシックに積層するようにしている。

また、トンネル接合層１５の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を用いた場合も同様である。
ＩｎＮＡｓやＩｎＮＳｂなどで構成される金属的導電性ＩＩＩ−Ｖ族化合物層は、理論的にバンドギャップがマイナスにあるが、ＧａＡｓ、ＩｎＰなどに比べると成長が難しく、品質が劣る。特に、Ｎ組成を大きくすると、成長の難易度が格段に上がる。よって、金属的導電性ＩＩＩ−Ｖ族化合物層上に、例えばＧａＡｓなどの半導体層を成長させると欠陥が発生しやすい。
そこで、トンネル接合層１５と同様に、基板１０上に、垂直共振器面発光レーザＶＣＳＥＬを設け、その上に、金属的導電性ＩＩＩ−Ｖ族化合物層を介して光サイリスタＴを設けるようにすればよい。これにより、垂直共振器面発光レーザＶＣＳＥＬにおける欠陥の発生を抑制することで、垂直共振器面発光レーザＶＣＳＥＬの発光特性が欠陥の影響を受けにくいようになる。そして、光サイリスタＴを垂直共振器面発光レーザＶＣＳＥＬ上にモノリシックに積層しうる。

さらに、電圧低減層１９を用いる場合も同様である。
電圧低減層１９として用いられる材料は、ＧａＡｓ、ＩｎＰなどに比べると成長が難しく、品質が劣る。よって、電圧低減層１９上に、例えばＧａＡｓなどの半導体層を成長させると欠陥が発生しやすい。
そこで、トンネル接合層１５や金属的導電性ＩＩＩ−Ｖ族化合物層と同様に、基板１０上に、垂直共振器面発光レーザＶＣＳＥＬを設け、その上に、金属的導電性ＩＩＩ−Ｖ族化合物層を介して光サイリスタＴを設けるようにすればよい。これにより、垂直共振器面発光レーザＶＣＳＥＬにおける欠陥の発生を抑制することで、垂直共振器面発光レーザＶＣＳＥＬの発光特性が欠陥の影響を受けにくいようになる。そして、光サイリスタＴを垂直共振器面発光レーザＶＣＳＥＬ上にモノリシックに積層しうる。

［第３の実施の形態］
図１３は、第３の実施の形態に係る光スイッチＣを説明する図である。図１３（ａ）は、断面図、図１３（ｂ）は、上面図である。等価回路は、図１２（ｃ）に示した第２の実施の形態に係る光スイッチＣと同様であるので記載を省略する。
第３の実施の形態に係る光スイッチＣは、光サイリスタＴの中央部にくり抜かれた開口部２０を備えている。開口部２０は、断面形状が円形で、光サイリスタＴの表面から、垂直共振器面発光レーザＶＣＳＥＬに向かって設けられている。そして、カソード電極９２が、ｎカソード層１４上に開口部２０を囲むように円環状に設けられている。
なお、開口部２０の断面形状は、円形でなくともよく、カソード電極９２の形状も円環状でなくともよい。
また、開口部２０は、光サイリスタＴの中央部をくり抜くように設けられているが、中央部でなくともよく、光サイリスタＴの端部であってもよい。開口部２０は、光サイリスタＴの表面から垂直共振器面発光レーザＶＣＳＥＬに向かって設けられていればよい。

このようにすることで、入射光と出射光とを同じ波長で、入射光の入射した方向に、出射光を出力させられる。
すなわち、図１２に示した第２の実施の形態に係る光スイッチＣでは、入射光ＩＮ１と出射光ＯＵＴ１とを同じ波長することが難しい。これは、入射光ＩＮ１は、光サイリスタＴで吸収される。このとき、垂直共振器面発光レーザＶＣＳＥＬが同じ波長の光を出射すると、その光も光サイリスタＴに吸収される。よって、光サイリスタＴの影響を受けないで、出射光ＯＵＴ１を得ることは難しい。
同様に、入射光ＩＮ２と出射光ＯＵＴ２とを同じ波長にすることも難しい。

しかし、図１３に示す第３の実施の形態に係る光スイッチＣでは、入射光ＩＮ１は、開口部２０において、光サイリスタＴの側壁に入射する。そして、光サイリスタＴをターンオンする。これにより、垂直共振器面発光レーザＶＣＳＥＬがオン状態になり、同じ波長の光を出射光ＯＵＴ１として出力する。このとき、開口部２０には、光サイリスタＴが存在しないため、出射光ＯＵＴ１は光サイリスタＴで吸収されにくい。
すなわち、光スイッチＣが吸収してターンオンする光の波長と、垂直共振器面発光レーザＶＣＳＥＬが出射する光の波長とが同じであってもよい。
さらに、入射光ＩＮ１の入射する方向に、出射光ＯＵＴ１を出射させられる。よって、基板１０を通過する入射光ＩＮ２、出射光ＯＵＴ２を使用することを要しない。よって、入射光、出射光の利用効率が高い。

なお、開口部２０は、基板１０に垂直な側壁を有した形状２０ａであってもよい。光スイッチＣへの入射光ＩＮ１には、基板１０に対して斜め方向に進む成分（広がり角）を有している。よって、開口部２０が基板１０に垂直な側壁を有した形状２０ａであっても、光サイリスタＴは、入射光ＩＮ１によりターンオンする。このため、開口部２０が光サイリスタＴの中央部がくり抜かれていると、入射光を有効に利用しうる。
また、開口部２０は、基板１０に対して傾斜した側壁を有した形状２０ｂであってもよい。この場合、開口部２０の側壁が入射光ＩＮ１を受光することで、より多くの光が光サイリスタＴに入射して、光サイリスタＴが動作しやすい。すなわち、光サイリスタＴの入射光の光量に対する実効的な感度が向上する。なお、実効的な感度とは、光サイリスタＴがターンオンするのに必要な光量をいう。開口部２０の側壁が斜めである場合に光サイリスタＴをターンオンするための入射光ＩＮ１の光量は、開口部２０の側壁が垂直である場合に光サイリスタＴをターンオンするための入射光ＩＮ１の光量に比べて小さくて済む。よって、光サイリスタＴの感度が向上したようにみえる。

なお、開口部２０は、底部が垂直共振器面発光レーザＶＣＳＥＬに到達していない形状２０ｃであってもよい。垂直共振器面発光レーザＶＣＳＥＬのｎカソード（ＤＢＲ）層１８の表面に、トンネル接合層１５や光サイリスタＴのｐアノード層１１の一部が残っていてもよい。出射光ＯＵＴ１は、開口部２０の底部に残ったトンネル接合層１５や光サイリスタＴのｐアノード層１１の一部を通過して出力すればよい。
なお、第１の実施の形態で説明した金属的導電性ＩＩＩ−Ｖ族化合物層をトンネル接合層１５の代わりに用いてもよく、電圧低減層１９を光サイリスタＴに用いてもよい。

［第４の実施の形態］
図１４は、第４の実施の形態に係る光スイッチＣを説明する図である。図１４（ａ）は、断面図、図１４（ｂ）は、上面図である。等価回路は、図１２（ｃ）に示した第２の実施の形態と同様であるので記載を省略する。
第４の実施の形態に係る光スイッチＣは、第３の実施の形態に係る光スイッチＣと同様に、光サイリスタＴの中央部にくり抜かれた開口部２０を備えている。開口部２０は、断面形状が円形で、光サイリスタＴの表面から、垂直共振器面発光レーザＶＣＳＥＬに向かって設けられている。そして、カソード電極９２は、ｎカソード層１４上に開口部２０の半周の周りに円弧状に設けられている。
なお、開口部２０の断面形状は、円形でなくともよく、カソード電極９２は、開口部２０の半周の周りでなくともよく、３／４周又は１／４周などの周りでもよい。すなわち、ｎカソード層１４の表面の一部がカソード電極で覆われていなければよい。

このようにすることで、入射光ＩＮ１は、開口部２０の側壁に加え、ｎカソード層１４のカソード電極９２で覆われていない部分からも、光サイリスタＴに入射することで、より多くの光が光サイリスタＴに入射して、光サイリスタＴが動作しやすい。すなわち、光サイリスタＴの入射光の光量に対する実効的な感度がさらに向上する。

［第５の実施の形態］
図１５は、第５の実施の形態に係る光スイッチＣを説明する図である。図１５（ａ）は断面図、図１５（ｂ）は、上面図、図１５（ｃ）は等価回路である。
第５の実施の形態に係る光スイッチＣは、ｎ型の基板３０（基板３０）上に、垂直共振器面発光レーザＶＣＳＥＬのカソード層として機能するＤＢＲ層（ｎカソード（ＤＢＲ）層１８）、発光層１７、垂直共振器面発光レーザＶＣＳＥＬのアノードとして機能するＤＢＲ層（ｐアノード（ＤＢＲ）層１６）が設けられている。

そして、ｐアノード（ＤＢＲ）層１６上に、トンネル接合（トンネルダイオード）層１５が設けられている。トンネル接合層１５は、ｐ型の不純物（ドーパント）を高濃度に添加（ドープ）したｐ^＋＋層１５ｂと、ｎ型の不純物を高濃度に添加したｎ^＋＋層１５ａとで構成されている。

さらに、トンネル接合層１５上に、光サイリスタＴのカソードとして機能するｎ型のカソード層１４（ｎカソード層１４）、ゲートとして機能するｐ型のゲート層１３（ｐゲート層１３）、同様にゲートとして機能するｎ型のゲート層１２（ｎゲート層１２）及びアノードとして機能するｐ型のアノード層１１（ｐアノード層１１）が順に積層されている。

そして、基板３０の裏面にはカソード電極９２が、光サイリスタＴのｐアノード層１１の表面には、アノード電極９１が設けられている。なお、図１５（ａ）では、露出させた光サイリスタＴのｎゲート層１２上に、制御電極９４が、設けられている。

すなわち、図１５（ｃ）に示すように、図１に示した第１の実施の形態に係る光スイッチＣの、アノードとカソードとを引っ繰り返した構成（カソードコモン）になっている。
なお、他の構成は、第４の実施の形態に係る光スイッチＣと同様である。よって、説明を省略する。

なお、第１の実施の形態で説明した金属的導電性ＩＩＩ−Ｖ族化合物層をトンネル接合層１５の代わりに用いてもよく、電圧低減層１９を光サイリスタＴに用いてもよい。

［第６の実施の形態］
図１６は、第６の実施の形態に係る光スイッチＣを説明する図である。図１６（ａ）は断面図、図１６（ｂ）は、上面図である。等価回路は、図１４（ｃ）に示した第２の実施の形態と同様であるので記載を省略する。
第６の実施の形態に係る光スイッチＣでは、図１４に示した第５の実施の形態に係る光スイッチＣにおいて、ｐアノード（ＤＢＲ）層１６をＤＢＲ層とすることなく、ｐアノード層４１とするとともに、トンネル接合層１５により、電流狭窄を行っている。
そして、ｐアノード層４１上に新たにｎ型のＤＢＲ層４２（ｎＤＢＲ層４２）を設けている。
ここでは、トンネル接合層１５を電流通過部αとなる部分に設けている。

すなわち、基板３０側から垂直共振器面発光レーザＶＣＳＥＬのｎカソード（ＤＢＲ）層１８、発光層１７、ｐアノード層４１が積層されている。そして、ｐアノード層４１上にトンネル接合層１５、ｎＤＢＲ層４２が積層されている。さらに、ｎＤＢＲ層４２上に光サイリスタＴのｎカソード層１４、ｐゲート層１３、ｎゲート層１２、ｐアノード層１１が積層されている。
ｐアノード層４１とｎＤＢＲ層４２と接触している部分（電流阻止部β）は、逆バイアス状態になるので、電流が流れにくいが、トンネル接合層１５が設けられている部分（電流通過部α）は、電流が流れやすくなっている。すなわち、トンネル接合層１５により電流狭窄される。

なお、光サイリスタＴのｎカソード層１４は、ｎＤＢＲ層４２で兼ねられる。よって、ｎカソード層１４はなくてもよい。
また、第１の実施の形態で説明した金属的導電性ＩＩＩ−Ｖ族化合物層をトンネル接合層１５の代わりに用いてもよく、電圧低減層１９を光サイリスタＴに用いてもよい。

［第７の実施の形態］
図１７は、第７の実施の形態に係る光スイッチＣを説明する図である。図１７（ａ）は断面図、図１７（ｂ）は、上面図である。等価回路は、図１５（ｃ）に示した第５の実施の形態と同様であるので記載を省略する。
第７の実施の形態に係る光スイッチＣは、図１６に示した第６の実施の形態に係る光スイッチＣにおけるｎＤＢＲ層４２をＤＢＲ層とせずに、ｎ型の層４３（ｎ層４３）とし、開口部２０の底部に発光層１７に対向するように反射部４４を設けている。
反射部４４は、誘電体多層膜反射鏡などであってよい。

なお、光サイリスタＴのｎカソード層１４は、ｎ層４３で兼ねられるので、なくてもよい。
そして、第１の実施の形態で説明した金属的導電性ＩＩＩ−Ｖ族化合物層をトンネル接合層１５の代わりに用いてもよく、電圧低減層１９を光サイリスタＴに用いてもよい。

［第８の実施の形態］
図１８は、第８の実施の形態に係る光スイッチＣを説明する図である。図１８（ａ）は、断面図、図１８（ｂ）は、等価回路である。
垂直共振器面発光レーザＶＣＳＥＬなどのレーザ素子では、オフ状態からオン状態に移行する際に、発振の遅れや緩和振動が発生し、入力信号に対する応答性が劣る。このため、これまで説明した垂直共振器面発光レーザＶＣＳＥＬなどのレーザ素子は、例えば１Ｇｂｐｓを超える変調が難しい。
そこで、第８の実施の形態に係る光スイッチＣでは、垂直共振器面発光レーザＶＣＳＥＬなどのレーザ素子に直流電圧を印加して、予め発振させて（オン状態として）おく。この場合、垂直共振器面発光レーザＶＣＳＥＬの出射光は、信号とならないような小さい光量に設定しておく。そして、光サイリスタＴが入射光によりターンオンした際に、大きな光量の出射光を出力するようにする。

図１８（ａ）に示すように、図１２に示した第２の実施の形態に係る光スイッチＣにおいて、ｎカソード（ＤＢＲ）層１８を露出させて、電極９５を設けている。そして、図１８（ｂ）に示すように、光スイッチＣは、この電極９５に、逆流防止のための逆流防止ダイオードＤＳを介して、直流電源から直流電圧Ｖ_０が印加されている。なお、逆流防止ダイオードＤＳは、光スイッチＣの外部に設けられてもよいし、ｎゲート層１２、ｐアノード層１１、トンネル接合層１５を光サイリスタＴと分離して垂直共振器面発光レーザＶＣＳＥＬ上に形成し、ｎゲート層１２上に電極９５を設けてもよい。
直流電圧Ｖ_０は、垂直共振器面発光レーザＶＣＳＥＬと逆流防止ダイオードＤＳとの直列回路に印加され、垂直共振器面発光レーザＶＣＳＥＬと逆流防止ダイオードＤＳとをオン状態にする電圧であればよい。このとき、垂直共振器面発光レーザＶＣＳＥＬの出射光が信号とならない小さい光量であるように、直流電圧Ｖ_０が設定される。

これにより、垂直共振器面発光レーザＶＣＳＥＬは予めオン状態になっているので、入射光が入射した際に、発振の遅れや緩和振動の発生が生じず、入射光に追随した出射光を出力する。すなわち、光スイッチＣは、高速な変調が実現される。

第８の実施の形態は、垂直共振器面発光レーザＶＣＳＥＬを使用する第１の実施の形態、第３の実施の形態から第７の実施の形態に適用しうる。また、第８の実施の形態は、他のレーザ素子を用いる実施の形態に適用してもよい。

［第９の実施の形態］
第１の実施の形態から第８の実施の形態では、発光素子として垂直共振器面発光レーザＶＣＳＥＬを用いた。
第９の実施の形態では、発光素子として、垂直共振器面発光レーザＶＣＳＥＬの代わりに発光ダイオードＬＥＤを用いる。
図１９は、第９の実施の形態に係る光スイッチＣの断面図である。図１９（ａ）は断面図、図１９（ｂ）は、上面図、図１９（ｃ）は等価回路である。
第９の実施の形態に係る光スイッチＣは、図１に示した第１の実施の形態に係る光スイッチＣにおいて、ｐアノード（ＤＢＲ）層１６を、ＤＢＲ層でないｐアノード層５１とし、ｎカソード（ＤＢＲ）層１８を、ＤＢＲ層でないｎカソード層５２としたものである。
ｐアノード層５１は、下側ｐアノード層５１ａ、電流狭窄層５１ｂ、上側ｐアノード層５１ｃを順に積層して構成されている。
下側ｐアノード層５１ａ、上側ｐアノード層５１ｃは、例えば、不純物濃度１×１０^１８／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ｎカソード層５２は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
他の構成は、第１の実施の形態に係る光スイッチＣと同様であるので、説明を省略する。

なお、第２の実施の形態に係る光スイッチＣと同様に、発光ダイオードＬＥＤと光サイリスタＴとの積層順を入れ替えてもよい。また、第３の実施の形態から第８の実施の形態の垂直共振器面発光レーザＶＣＳＥＬの代わりに発光ダイオードＬＥＤを用いてもよい。
また、第１の実施の形態で説明した金属的導電性ＩＩＩ−Ｖ族化合物層をトンネル接合層１５の代わりに用いてもよく、電圧低減層１９を光サイリスタＴに用いてもよい。さらに、他の実施の形態を適用してもよい。

［第１０の実施の形態］
図２０は、第１０の実施の形態に係る光スイッチＣの断面図である。図２０（ａ）は断面図、図２０（ｂ）は、上面図、図２０（ｃ）は等価回路である。
第１０の実施の形態では、第１の実施の形態に係る光スイッチＣの発光素子としての垂直共振器面発光レーザＶＣＳＥＬの代わりに共振器型の発光ダイオードＬＥＤ（Resonance Cavity Light Emitting Diode on Thyristor）を用いる。なお、共振器型の発光ダイオードＬＥＤの構成は、第１の実施の形態に係る光スイッチＣの発光素子としての垂直共振器面発光レーザＶＣＳＥＬと同様である。よって、同じ符号を付して、詳細な説明を省略する。

共振器型の発光ダイオードＬＥＤは、ｐアノード（ＤＢＲ）層１６とｎカソード（ＤＢＲ）層１８とで共振器（キャビティ）を構成し、発光層１７が出射する光を共振により強められて出力する。

なお、第２の実施の形態に係る光スイッチＣと同様に、発光ダイオードＬＥＤと光サイリスタＴとの積層順を入れ替えてもよい。また、第３の実施の形態から第８の実施の形態の垂直共振器面発光レーザＶＣＳＥＬの代わりに共振器型の発光ダイオードＬＥＤを用いてもよい。
そして、第１の実施の形態で説明した金属的導電性ＩＩＩ−Ｖ族化合物層をトンネル接合層１５の代わりに用いてもよく、電圧低減層１９を光サイリスタＴに用いてもよい。さらに、他の実施の形態を適用してもよい。

［第１１の実施の形態］
図２１は、第１１の実施の形態に係る光スイッチＣの断面図である。図２１（ａ）は断面図、図２１（ｂ）は、上面図、図２１（ｃ）は等価回路である。
第１１の実施の形態では、第１の実施の形態に係る光スイッチＣの発光素子として、垂直共振器面発光レーザＶＣＳＥＬの代わりに端面共振器型のレーザダイオードＬＤ（Laser Diode on Thyristor）を用いる。
すなわち、ｐアノード（ＤＢＲ）層１６とｎカソード（ＤＢＲ）層１８とを、それぞれクラッド層（ｐアノード（クラッド）層６１及びｎカソード（クラッド）層６２）とし、発光層１７を２つのクラッド層で挟んでいる。
そして、ｐアノード（クラッド）層６１が、電流狭窄層６１ｂを含む下側ｐアノード（クラッド）層６１ａと上側ｐアノード（クラッド）層６１ｃとで構成されている。

ｐアノード（クラッド）層６１の下側ｐアノード（クラッド）層６１ａ、上側ｐアノード（クラッド）層６１ｃは、例えば不純物濃度５×１０^１７／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ｎカソード（クラッド）層６２は、例えば不純物濃度５×１０^１７／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
他の構成は、第１の実施の形態に係る光スイッチＣと同様であるので、説明を省略する。

クラッド層（ｐアノード（クラッド）層６１及びｎカソード（クラッド）層６２）は、発光層１７より屈折率が小さい層である。発光層１７とこれらのクラッド層との界面で発光層１７から出射した光を反射させ、発光層１７内に光を閉じ込める。そして、発光層１７の端面（側面）間で構成される共振器で共振させて、レーザ発振させる。出射光ＯＵＴ３は、基板１０の表面に沿った方向に出射する。
よって、カソード電極９２は、レーザダイオードＬＤのｎカソード（クラッド）層６２上に設けられている。よって、入射光ＩＮ２は、上から又は基板１０の表面に沿った方向から、光サイリスタＴのｐゲート層１３又はｎゲート層１２に入射させればよい。また、入射光ＩＮ２は、基板１０の裏面から入射させてもよい。

なお、第２の実施の形態に係る光スイッチＣと同様に、レーザダイオードＬＤと光サイリスタＴとの積層順を入れ替えてもよい。また、第３の実施の形態から第８の実施の形態の垂直共振器面発光レーザＶＣＳＥＬの代わりに共振器型のレーザダイオードＬＤを用いてもよい。
そして、第１の実施の形態で説明した金属的導電性ＩＩＩ−Ｖ族化合物層をトンネル接合層１５の代わりに用いてもよく、電圧低減層１９を光サイリスタＴに用いてもよい。さらに、他の実施の形態を適用してもよい。

また、発光素子として、垂直共振器面発光レーザＶＣＳＥＬ、発光ダイオードＬＥＤ、共振器型の発光ダイオードＬＥＤ、端面共振器型のレーザダイオードＬＤを説明したが、バイポーラトランジスタ構造の発光素子など、他の発光素子であってもよい。

以上においては、主にｐ型のＧａＡｓを基板１０の例として説明した。他の基板を用いた場合における各半導体層（図１７（ａ）の第７の実施の形態に係る光スイッチＣ）の例を説明する。

まず、ＧａＮ基板３０を用いた場合における半導体積層体の一例は以下の通りである。
ｐアノード層１１は、例えば不純物濃度１×１０^１８／ｃｍ^３のｐ型のＡｌ_０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎゲート層１２は、例えば不純物濃度１×１０^１７／ｃｍ^３のｎ型のＡｌ_０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ｐゲート層１３は、例えば不純物濃度１×１０^１７／ｃｍ^３のｐ型のＡｌ_０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎカソード層１４は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＡｌ_０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。

トンネル接合層１５は、ｎ型の不純物を高濃度に添加したｎ^＋＋層１５ａとｎ型の不純物を高濃度に添加したｐ^＋＋層１５ｂとの接合（図１７（ａ）参照。）で構成されている。ｎ^＋＋層１５ａ及びｐ^＋＋層１５ｂは、例えば不純物濃度１×１０^２０／ｃｍ^３と高濃度である。なお、通常の接合の不純物濃度は、１０^１７／ｃｍ^３台〜１０^１８／ｃｍ^３台である。ｎ^＋＋層１５ａとｐ^＋＋層１５ｂとの組み合わせ（以下では、ｎ^＋＋層１５ａ／ｐ^＋＋層１５ｂで表記する。）は、例えばｎ^＋＋ＧａＮ／ｐ^＋＋ＧａＮ、ｎ^＋＋ＧａＩｎＮ／ｐ^＋＋ＧａＩｎＮ、ｎ^＋＋ＡｌＧａＮ／ｐ^＋＋ＡｌＧａＮである。なお、組み合わせを相互に変更したものでもよい。

ｐアノード層４１は、例えば、不純物濃度１×１０^１８／ｃｍ^３のｐ型のＡｌ_０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ＧａＮ基板上では酸化狭窄層を電流狭窄層として使用することが困難であるため、電流通過部αにトンネル接合層又は金属的導電性ＩＩＩ−Ｖ族化合物層を設けた構造が望ましい。又は、イオン注入を電流狭窄方法として使用することも有効である。

発光層１７は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構造である。井戸層は、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどであり、障壁層は、ＡｌＧａＮ、ＧａＮなどである。なお、発光層１７は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。

ｎカソード（ＤＢＲ）層１８は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＡｌ_０．９ＧａＮ／Ａｌ_０．１ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
出射方向の反射部４４はｎ型やｉ型の半導体多層膜反射鏡であってもよいし、誘電体多層膜反射鏡であってもよい。

次に、ＩｎＰ基板を用いた場合における半導体積層体の一例は以下の通りである。
ｐアノード層１１は、例えば不純物濃度１×１０^１８／ｃｍ^３のｐ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎゲート層１２は、例えば不純物濃度１×１０^１７／ｃｍ^３のｎ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
ｐゲート層１３は、例えば不純物濃度１×１０^１７／ｃｍ^３のｐ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎカソード層１４は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。

トンネル接合層１５は、ｎ型の不純物を高濃度に添加したｎ^＋＋層１５ａとｎ型の不純物を高濃度に添加したｐ^＋＋層１５ｂとの接合（図１７（ａ）参照。）で構成されている。ｎ^＋＋層１５ａ及びｐ^＋＋層１５ｂは、例えば不純物濃度１×１０^２０／ｃｍ^３と高濃度である。なお、通常の接合の不純物濃度は、１０^１７／ｃｍ^３台〜１０^１８／ｃｍ^３台である。ｎ^＋＋層１５ａとｐ^＋＋層１５ｂとの組み合わせ（以下では、ｎ^＋＋層１５ａ／ｐ^＋＋層１５ｂで表記する。）は、例えばｎ^＋＋ＩｎＰ／ｐ^＋＋ＩｎＰ、ｎ^＋＋ＩｎＡｓＰ／ｐ^＋＋ＩｎＡｓＰ、ｎ^＋＋ＩｎＧａＡｓＰ／ｐ^＋＋ＩｎＧａＡｓＰ、ｎ^＋＋ＩｎＧａＡｓＰＳｂ／ｐ^＋＋ＩｎＧａＡｓＰＳｂである。なお、組み合わせを相互に変更したものでもよい。

ｐアノード層４１は、例えば不純物濃度１×１０^１８／ｃｍ^３のｐ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
ＩｎＰ基板上では酸化狭窄層を電流狭窄層として使用することが困難であるため、電流通過部αにトンネル接合層又は金属的導電性ＩＩＩ−Ｖ族化合物層を設けた構造が望ましい。又は、イオン注入を電流狭窄方法として使用することも有効である。

発光層１７は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構図である。井戸層は、例えばＩｎＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰＳｂなどであり、障壁層は、ＩｎＰ、ＩｎＡｓＰ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓＰなどである。なお発光層１７は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。

ｎカソード（ＤＢＲ）層１８は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＩｎＧａＡｓＰ／ＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
出射方向の反射部４４はｎ型やｉ型の半導体多層膜反射鏡であってもよいし、誘電体多層膜反射鏡であってもよい。

これらの半導体層は、例えば有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）などによって積層され、半導体積層体が形成される。

また、以上説明した実施の形態を、有機材料からなるｐ型、ｎ型、ｉ型層、発光層に適用してもよい。
さらに、それぞれの実施の形態を、他の実施の形態と組み合わせて用いてもよい。

１０…基板、１１、４１、５１…ｐアノード層、１２…ｎゲート層、１３…ｐゲート層、１４…ｎカソード層、１５…トンネル接合層、１５ａ…ｎ^＋＋層、１５ｂ…ｐ^＋＋層、１６…ｐアノード（ＤＢＲ）層、１６ａ…下側ｐアノード（ＤＢＲ）層、１６ｂ、５１ｂ、６１ｂ…電流狭窄層、１６ｃ…上側ｐアノード（ＤＢＲ）層、１７…発光層、１８…ｎカソード（ＤＢＲ）層、９１…アノード電極、９１ａ、９２ａ…入出力部、９２…カソード電極、２０…開口部、３０…基板、４２…ｎＤＢＲ層、４３…ｎ層、４４…反射部、５１ａ…下側ｐアノード層、５１ｃ…上側ｐアノード層、６１…ｐアノード（クラッド）層、６１ａ…下側ｐアノード（クラッド）層、６１ｃ…上側ｐアノード（クラッド）層、９３、９４…制御電極、９５…電極、１１０、１３０、１５０、１６０、１８０…光ファイバ、１２０、１４０、１７０…光導波路、α…電流通過部、β…電流阻止部、Ａ、Ｂ…光信号、Ｃ…光スイッチ、ＤＳ…逆流防止ダイオード、ＩＮ１、ＩＮ２…入射光、ＬＤ…レーザダイオード、ＬＥＤ…発光ダイオード、ＯＵＴ１、ＯＵＴ２、ＯＵＴ３…出射光、ＰＳ…電源、Ｒ…参照光信号、Ｔ…光サイリスタ、ＶＣＳＥＬ…垂直共振器面発光レーザ

Claims (8)

1. 入射光によりオフ状態からオン状態に移行する光サイリスタと、
   前記光サイリスタがオン状態にあると、出射光を出力する発光素子と、
   前記光サイリスタと前記発光素子との間に設けられたトンネル接合層又は金属的な導電性を有するＩＩＩ−Ｖ族化合物層と、を備え、
   前記光サイリスタは、前記発光素子からの前記出射光を出力する経路に開口部を備えることを特徴とする光スイッチ。
2. 前記光サイリスタは、前記開口部の側壁が前記入射光を受光するように傾斜していることを特徴とする請求項１に記載の光スイッチ。
3. 前記光サイリスタは、ゲート層に制御電極を備えることを特徴とする請求項１又は２に記載の光スイッチ。
4. 前記光サイリスタは、前記発光素子を構成する半導体層のバンドギャップエネルギよりも小さいバンドギャップエネルギの電圧低減層を備えることを特徴とする請求項１乃至３のいずれか１項に記載の光スイッチ。
5. 前記発光素子は、電流経路が狭窄されていることを特徴とする請求項１乃至４のいずれか１項に記載の光スイッチ。
6. 前記光サイリスタは、前記入射光を受光する側であって、電極が形成される面が、当該電極で覆われない部分を含むことを特徴とする請求項１乃至５のいずれか１項に記載の光スイッチ。
7. 前記発光素子を構成する発光層に対向して設けられた分布ブラッグ反射層を含むことを特徴とする請求項１乃至６のいずれか１項に記載の光スイッチ。
8. 前記発光素子は、前記光サイリスタがオフ状態である期間において、前記出射光より光量の小さい光を出力する状態に維持されるバイアス電圧が印加されていることを特徴とする請求項１乃至７のいずれか１項に記載の光スイッチ。

Images