JPH07106689A - 半導体レーザー - Google Patents
半導体レーザーInfo
- Publication number
- JPH07106689A JPH07106689A JP5247097A JP24709793A JPH07106689A JP H07106689 A JPH07106689 A JP H07106689A JP 5247097 A JP5247097 A JP 5247097A JP 24709793 A JP24709793 A JP 24709793A JP H07106689 A JPH07106689 A JP H07106689A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- electrode
- layer
- thyristor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000005253 cladding Methods 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 20
- 239000000758 substrate Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザーとサイリスタを一体化するこ
と。 【構成】 一導電型第１クラッド層１３、第１活性層１
４、他導電型第２クラッド層１５、一導電型第３クラッ
ド層１６、第２活性層１７及び他導電型第４クラッド層
１８を順次積層した半導体レーザーにおいて、前記他導
電型第２クラッド層１５にオーミック接続したゲート電
極２３を具備すること。
と。 【構成】 一導電型第１クラッド層１３、第１活性層１
４、他導電型第２クラッド層１５、一導電型第３クラッ
ド層１６、第２活性層１７及び他導電型第４クラッド層
１８を順次積層した半導体レーザーにおいて、前記他導
電型第２クラッド層１５にオーミック接続したゲート電
極２３を具備すること。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザーに関
し、特に、半導体レーザーとサイリスタとを一体化した
半導体レーザーに関するものである。
し、特に、半導体レーザーとサイリスタとを一体化した
半導体レーザーに関するものである。
【０００２】
【従来の技術】従来の半導体レーザーはダイオード構造
のものである。特開平２−２６０６８２号公報は、この
ダイオード構造の半導体レーザーの例を開示している。
図３は、この従来例の断面構造を示す。図３において、
ｎ型基板７１の図示上側に、ｎ−型バッファ層７２、ｎ
型クラッド層７３、活性層７４、ｐ型クラッド層７５、
ｐ型キャップ層７６が順次積層形成されている。ｎ用電
極８１は、ｎ型基板７１の図示下面に固定され、ｐ用電
極８２は、ｐ型キャップ層７６の図示上面に固定されて
いる。なお、８３は電流狭窄用絶縁体層である。このよ
うなダイオード構造の半導体レーザーは、ｐ用電極８２
とｎ用電極８１との間にｐ用電極８２の電位がｎ用電極
８１の電位よりも高くなるように動作電圧を印加する
と、ｐ用電極８２からｎ用電極８１の方向に電流が流れ
て、レーザー光を発光する。図４は、このような半導体
レーザーを高出力パルス駆動する場合の例を示す。図４
において、コンデンサ９４は抵抗９３を介して正電源端
子９５の正電圧により充電される。半導体レーザー９１
は、サイリスタ９２によってオン・オフ制御されてい
る。なお、９２ａはサイリスタ９２のゲート端子であ
る。ゲート端子９２ａに正電圧のパルスが印加されてサ
イリスタ９２がオンすると、コンデンサ９４に充電され
た電荷がサイリスタ９２及び半導体レーザー９１を通っ
て放電する。なお、９６は接地端子である。
のものである。特開平２−２６０６８２号公報は、この
ダイオード構造の半導体レーザーの例を開示している。
図３は、この従来例の断面構造を示す。図３において、
ｎ型基板７１の図示上側に、ｎ−型バッファ層７２、ｎ
型クラッド層７３、活性層７４、ｐ型クラッド層７５、
ｐ型キャップ層７６が順次積層形成されている。ｎ用電
極８１は、ｎ型基板７１の図示下面に固定され、ｐ用電
極８２は、ｐ型キャップ層７６の図示上面に固定されて
いる。なお、８３は電流狭窄用絶縁体層である。このよ
うなダイオード構造の半導体レーザーは、ｐ用電極８２
とｎ用電極８１との間にｐ用電極８２の電位がｎ用電極
８１の電位よりも高くなるように動作電圧を印加する
と、ｐ用電極８２からｎ用電極８１の方向に電流が流れ
て、レーザー光を発光する。図４は、このような半導体
レーザーを高出力パルス駆動する場合の例を示す。図４
において、コンデンサ９４は抵抗９３を介して正電源端
子９５の正電圧により充電される。半導体レーザー９１
は、サイリスタ９２によってオン・オフ制御されてい
る。なお、９２ａはサイリスタ９２のゲート端子であ
る。ゲート端子９２ａに正電圧のパルスが印加されてサ
イリスタ９２がオンすると、コンデンサ９４に充電され
た電荷がサイリスタ９２及び半導体レーザー９１を通っ
て放電する。なお、９６は接地端子である。
【０００３】
【発明が解決しようとする課題】しかしながら、半導体
レーザー９１を高出力パルス駆動する場合には、半導体
レーザー９１とサイリスタ９２と組み合わせる必要があ
るので、組立工程が煩雑となり、コスト高になるととも
に、回路の小型化の妨げになるという欠点があった。し
たがって、本発明の目的は、上述の従来例の欠点をなく
し、半導体レーザーとサイリスタとを一体化することに
より、半導体レーザーのパルス駆動回路を小型にし、そ
の組立工程を簡易化し、更にコストダウンを図ることが
できる半導体レーザーを提供することである。
レーザー９１を高出力パルス駆動する場合には、半導体
レーザー９１とサイリスタ９２と組み合わせる必要があ
るので、組立工程が煩雑となり、コスト高になるととも
に、回路の小型化の妨げになるという欠点があった。し
たがって、本発明の目的は、上述の従来例の欠点をなく
し、半導体レーザーとサイリスタとを一体化することに
より、半導体レーザーのパルス駆動回路を小型にし、そ
の組立工程を簡易化し、更にコストダウンを図ることが
できる半導体レーザーを提供することである。
【０００４】
【課題を解決するための手段】上記課題を解決するため
本発明の構成は、一導電型第１クラッド層、第１活性
層、他導電型第２クラッド層、一導電型第３クラッド
層、第２活性層及び他導電型第４クラッド層を順次積層
した半導体レーザーにおいて、前記他導電型第２クラッ
ド層にオーミック接続したゲート電極を具備する半導体
レーザーである。
本発明の構成は、一導電型第１クラッド層、第１活性
層、他導電型第２クラッド層、一導電型第３クラッド
層、第２活性層及び他導電型第４クラッド層を順次積層
した半導体レーザーにおいて、前記他導電型第２クラッ
ド層にオーミック接続したゲート電極を具備する半導体
レーザーである。
【０００５】
【作用】上記構成によって、他導電型第２クラッド層に
オーミック接続したゲート電極が形成されているので、
ダイオードを２層積層した構造の半導体レーザーがサイ
リスタと同様の機能を有する。このため、半導体レーザ
ーとこの半導体レーザーの電流をオン・オフ制御するサ
イリスタを一体化することができる。
オーミック接続したゲート電極が形成されているので、
ダイオードを２層積層した構造の半導体レーザーがサイ
リスタと同様の機能を有する。このため、半導体レーザ
ーとこの半導体レーザーの電流をオン・オフ制御するサ
イリスタを一体化することができる。
【０００６】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の第１実施例の断面構造を示す。図
１において、半導体レーザーとして、ｎ−ＧａＡｓ基板
１１の図示上側に、ｎ−ＧａＡｓバッファ層１２、一導
電型第１クラッド層としてｎ−Ａｌx Ｇａ1-x Ａｓ第１
クラッド層１３、ＧａＡｓ第１活性層１４、他導電型第
２クラッド層としてｐ−Ａｌx Ｇａ1-x Ａｓ第２クラッ
ド層１５、一導電型第３クラッド層としてｎ−Ａｌx Ｇ
ａ1-x Ａｓ第３クラッド層１６、ＧａＡｓ第２活性層１
７、他導電型第４クラッド層としてｐ−Ａｌx Ｇａ1-x
Ａｓ第４クラッド層１８及びｐ−ＧａＡｓキャップ層１
９がエピタキシャル成長により順次積層形成されてい
る。なお、この場合のエピタキシャル成長法としてＭＢ
Ｅ（Ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）
及びＭＯＣＶＤ（Ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅ
ｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）があ
る。各活性層１４、１７が発光層となる。このため、発
光するレーザー光はマルチビームとなる。ｎ用電極２１
は、ｎ−ＧａＡｓ基板１１の図示下面に固定され、ｐ用
電極２２は、ｐ−ＧａＡｓキャップ層１９の図示上面に
固定されている。ゲート電極２３は、ｐ型第２クラッド
層１５にオーミック接続するように固定されている。
する。図１は本発明の第１実施例の断面構造を示す。図
１において、半導体レーザーとして、ｎ−ＧａＡｓ基板
１１の図示上側に、ｎ−ＧａＡｓバッファ層１２、一導
電型第１クラッド層としてｎ−Ａｌx Ｇａ1-x Ａｓ第１
クラッド層１３、ＧａＡｓ第１活性層１４、他導電型第
２クラッド層としてｐ−Ａｌx Ｇａ1-x Ａｓ第２クラッ
ド層１５、一導電型第３クラッド層としてｎ−Ａｌx Ｇ
ａ1-x Ａｓ第３クラッド層１６、ＧａＡｓ第２活性層１
７、他導電型第４クラッド層としてｐ−Ａｌx Ｇａ1-x
Ａｓ第４クラッド層１８及びｐ−ＧａＡｓキャップ層１
９がエピタキシャル成長により順次積層形成されてい
る。なお、この場合のエピタキシャル成長法としてＭＢ
Ｅ（Ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）
及びＭＯＣＶＤ（Ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅ
ｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）があ
る。各活性層１４、１７が発光層となる。このため、発
光するレーザー光はマルチビームとなる。ｎ用電極２１
は、ｎ−ＧａＡｓ基板１１の図示下面に固定され、ｐ用
電極２２は、ｐ−ＧａＡｓキャップ層１９の図示上面に
固定されている。ゲート電極２３は、ｐ型第２クラッド
層１５にオーミック接続するように固定されている。
【０００７】以上の構成によって、ｐ型第２クラッド層
１５にオーミック接続したゲート電極２３が形成されて
いるので、アノードとしてのｐ用電極２２とカソードと
してのｎ用電極２１との間にｐ用電極２２がｎ用電極２
１よりも高い電位になるようにバイアス電圧を印加し、
更に、ゲート電極２３をｎ用電極２１よりも高い電位に
するようにゲート電極２３にパルス電圧を印加すると、
半導体レーザーがサイリスタと同様の機能を有する。こ
のため、レーザー光を発する半導体レーザーとこの半導
体レーザーの電流をオン・オフ制御するサイリスタが一
体化される。このため、半導体レーザーとこの半導体レ
ーザーの電流をオン・オフ制御するサイリスタとの間の
配線が不要となる。また、従来半導体レーザーとサイリ
スタのそれぞれに単一のパッケージが必要であったが、
本実施例のサイリスタと一体化された半導体レーザーは
１つの３ピンのパッケージ内に配置可能である。更に、
サイリスタと半導体レーザーとを１つの製造工程で製造
するので、製造工程の削減になる。
１５にオーミック接続したゲート電極２３が形成されて
いるので、アノードとしてのｐ用電極２２とカソードと
してのｎ用電極２１との間にｐ用電極２２がｎ用電極２
１よりも高い電位になるようにバイアス電圧を印加し、
更に、ゲート電極２３をｎ用電極２１よりも高い電位に
するようにゲート電極２３にパルス電圧を印加すると、
半導体レーザーがサイリスタと同様の機能を有する。こ
のため、レーザー光を発する半導体レーザーとこの半導
体レーザーの電流をオン・オフ制御するサイリスタが一
体化される。このため、半導体レーザーとこの半導体レ
ーザーの電流をオン・オフ制御するサイリスタとの間の
配線が不要となる。また、従来半導体レーザーとサイリ
スタのそれぞれに単一のパッケージが必要であったが、
本実施例のサイリスタと一体化された半導体レーザーは
１つの３ピンのパッケージ内に配置可能である。更に、
サイリスタと半導体レーザーとを１つの製造工程で製造
するので、製造工程の削減になる。
【０００８】図２は、本発明の第２実施例の断面構造を
示す。図２において、半導体レーザーとして、ｎ−Ｇａ
Ａｓ基板３１の図示上側に、ｎ−ＧａＡｓバッファ層３
２、ｎ−Ａｌx Ｇａ1-x Ａｓクラッド層３３、ＧａＡｓ
活性層３４、ｐ−Ａｌx Ｇａ 1-x Ａｓクラッド層３５、
ｐ+ −ＧａＡｓ接合層３６、ｎ+ −ＧａＡｓ接合層３
７、──、ｐ+ −ＧａＡｓ接合層４１、ｎ+ −ＧａＡｓ
接合層４２、ｎ−ＡｌxＧａ1-x Ａｓクラッド層４３、
ＧａＡｓ活性層４４、ｐ−Ａｌx Ｇａ1-x Ａｓクラッド
層４５、ｐ+ −ＧａＡｓ接合層４６、ｎ+ −ＧａＡｓ接
合層４７、一導電型第１クラッド層としてｎ−Ａｌx Ｇ
ａ1-x Ａｓ第１クラッド層４８、ＧａＡｓ第１活性層４
９、他導電型第２クラッド層としてｐ−Ａｌx Ｇａ1-x
Ａｓ第２クラッド層５０、一導電型第３クラッド層とし
てｎ−Ａｌx Ｇａ1-x Ａｓ第３クラッド層５１、ＧａＡ
ｓ第２活性層５２、他導電型第４クラッド層としてｐ−
Ａｌ x Ｇａ1-x Ａｓ第４クラッド層５３及びｐ−ＧａＡ
ｓキャップ層５４が上述の第１実施例と同様のエピタキ
シャル成長により順次積層形成されている。第１クラッ
ド層４８から第４クラッド層５３までの各層は、上述の
第１実施例と同様のものである。また、各活性層３４、
４４、４９、５２が発光層となるので、発生するレーザ
ー光がマルチビームとなる。ｎ用電極６１は、ｎ−Ｇａ
Ａｓ基板３１の図示下面に固定され、ｐ用電極６２は、
ｐ−ＧａＡｓキャップ層５４の図示上面に固定されてい
る。ゲート電極６３は、ｐ型第２クラッド層５０にオー
ミック接続するように固定されている。
示す。図２において、半導体レーザーとして、ｎ−Ｇａ
Ａｓ基板３１の図示上側に、ｎ−ＧａＡｓバッファ層３
２、ｎ−Ａｌx Ｇａ1-x Ａｓクラッド層３３、ＧａＡｓ
活性層３４、ｐ−Ａｌx Ｇａ 1-x Ａｓクラッド層３５、
ｐ+ −ＧａＡｓ接合層３６、ｎ+ −ＧａＡｓ接合層３
７、──、ｐ+ −ＧａＡｓ接合層４１、ｎ+ −ＧａＡｓ
接合層４２、ｎ−ＡｌxＧａ1-x Ａｓクラッド層４３、
ＧａＡｓ活性層４４、ｐ−Ａｌx Ｇａ1-x Ａｓクラッド
層４５、ｐ+ −ＧａＡｓ接合層４６、ｎ+ −ＧａＡｓ接
合層４７、一導電型第１クラッド層としてｎ−Ａｌx Ｇ
ａ1-x Ａｓ第１クラッド層４８、ＧａＡｓ第１活性層４
９、他導電型第２クラッド層としてｐ−Ａｌx Ｇａ1-x
Ａｓ第２クラッド層５０、一導電型第３クラッド層とし
てｎ−Ａｌx Ｇａ1-x Ａｓ第３クラッド層５１、ＧａＡ
ｓ第２活性層５２、他導電型第４クラッド層としてｐ−
Ａｌ x Ｇａ1-x Ａｓ第４クラッド層５３及びｐ−ＧａＡ
ｓキャップ層５４が上述の第１実施例と同様のエピタキ
シャル成長により順次積層形成されている。第１クラッ
ド層４８から第４クラッド層５３までの各層は、上述の
第１実施例と同様のものである。また、各活性層３４、
４４、４９、５２が発光層となるので、発生するレーザ
ー光がマルチビームとなる。ｎ用電極６１は、ｎ−Ｇａ
Ａｓ基板３１の図示下面に固定され、ｐ用電極６２は、
ｐ−ＧａＡｓキャップ層５４の図示上面に固定されてい
る。ゲート電極６３は、ｐ型第２クラッド層５０にオー
ミック接続するように固定されている。
【０００９】以上の構成によって、ｐ型第２クラッド層
５０にオーミック接続したゲート電極６３が形成されて
いるので、ｐ用電極６２とｎ用電極６１との間にｐ用電
極６２がｎ用電極６１よりも高い電位になるようにバイ
アス電圧を印加し、更に、ゲート電極６３をｎ用電極６
１よりも高い電位にするようにゲート電極６３にパルス
電圧を印加すると、上述の第１実施例と同様に第１クラ
ッド層４８から第４クラッド層５３までの各層がサイリ
スタと同様の機能を有する。このため、半導体レーザー
とこの半導体レーザーの電流をオン・オフ制御するサイ
リスタを一体化することができる。なお、このとき接合
層３６、３７間のＰＮ接合、接合層４１、４２間のＰＮ
接合、接合層４６、４７間のＰＮ接合等は、逆バイアス
され、トンネル効果によりブレークダウンする。このた
め、これらのＰＮ接合の電圧降下は小さなものとなるの
で、前記第１クラッド層４８から第４クラッド層５３ま
での各層がサイリスタと同様にオンしたときは、ｐ用電
極６２とｎ用電極６１との間の電圧降下は実用的なもの
となる。また、上述の各実施例において、Ｐ型とＮ型と
を逆にしてもよい。
５０にオーミック接続したゲート電極６３が形成されて
いるので、ｐ用電極６２とｎ用電極６１との間にｐ用電
極６２がｎ用電極６１よりも高い電位になるようにバイ
アス電圧を印加し、更に、ゲート電極６３をｎ用電極６
１よりも高い電位にするようにゲート電極６３にパルス
電圧を印加すると、上述の第１実施例と同様に第１クラ
ッド層４８から第４クラッド層５３までの各層がサイリ
スタと同様の機能を有する。このため、半導体レーザー
とこの半導体レーザーの電流をオン・オフ制御するサイ
リスタを一体化することができる。なお、このとき接合
層３６、３７間のＰＮ接合、接合層４１、４２間のＰＮ
接合、接合層４６、４７間のＰＮ接合等は、逆バイアス
され、トンネル効果によりブレークダウンする。このた
め、これらのＰＮ接合の電圧降下は小さなものとなるの
で、前記第１クラッド層４８から第４クラッド層５３ま
での各層がサイリスタと同様にオンしたときは、ｐ用電
極６２とｎ用電極６１との間の電圧降下は実用的なもの
となる。また、上述の各実施例において、Ｐ型とＮ型と
を逆にしてもよい。
【００１０】
【発明の効果】以上詳細に説明したように、本発明の半
導体レーザーによれば、半導体レーザーとこの半導体レ
ーザーの電流をオン・オフ制御するサイリスタとを一体
化するので、半導体レーザーのパルス駆動回路を小型に
し、その組立工程を簡易化し、更にコストダウンを図る
ことができる。
導体レーザーによれば、半導体レーザーとこの半導体レ
ーザーの電流をオン・オフ制御するサイリスタとを一体
化するので、半導体レーザーのパルス駆動回路を小型に
し、その組立工程を簡易化し、更にコストダウンを図る
ことができる。
【図１】本発明の第１実施例の断面図である。
【図２】本発明の第２実施例の断面図である。
【図３】従来例の断面図である。
【図４】前記従来例の使用例の回路図である。
１３、４８ ｎ−Ａｌx Ｇａ1-x Ａｓ第１クラッド層 １４、４９ ＧａＡｓ第１活性層 １５、５０ ｐ−Ａｌx Ｇａ1-x Ａｓ第２クラッド層 １６、５１ ｎ−Ａｌx Ｇａ1-x Ａｓ第３クラッド層 １７、５２ ＧａＡｓ第２活性層 １８、５３ ｐ−Ａｌx Ｇａ1-x Ａｓ第４クラッド層 ２３、６３ ゲート電極
Claims (1)
- 【請求項１】 一導電型第１クラッド層、第１活性層、
他導電型第２クラッド層、一導電型第３クラッド層、第
２活性層及び他導電型第４クラッド層を順次積層した半
導体レーザーにおいて、前記他導電型第２クラッド層に
オーミック接続したゲート電極を具備することを特徴と
する半導体レーザー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247097A JPH07106689A (ja) | 1993-10-01 | 1993-10-01 | 半導体レーザー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247097A JPH07106689A (ja) | 1993-10-01 | 1993-10-01 | 半導体レーザー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106689A true JPH07106689A (ja) | 1995-04-21 |
Family
ID=17158390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247097A Pending JPH07106689A (ja) | 1993-10-01 | 1993-10-01 | 半導体レーザー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106689A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103647217A (zh) * | 2013-12-19 | 2014-03-19 | 中国科学院半导体研究所 | 一种PiNiN结构晶闸管激光器 |
| WO2018003259A1 (ja) * | 2016-06-30 | 2018-01-04 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び半導体層積層基板 |
| CN107564993A (zh) * | 2016-06-30 | 2018-01-09 | 富士施乐株式会社 | 光开关 |
| JP2018022929A (ja) * | 2017-11-06 | 2018-02-08 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2018133376A (ja) * | 2017-02-13 | 2018-08-23 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2018142716A (ja) * | 2018-04-20 | 2018-09-13 | 富士ゼロックス株式会社 | 発光部品及び半導体積層基板 |
| JP2019057648A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 積層構造体、発光部品、プリントヘッド及び画像形成装置 |
| JP2019057647A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019096682A (ja) * | 2017-11-21 | 2019-06-20 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 |
-
1993
- 1993-10-01 JP JP5247097A patent/JPH07106689A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103647217A (zh) * | 2013-12-19 | 2014-03-19 | 中国科学院半导体研究所 | 一种PiNiN结构晶闸管激光器 |
| CN108780827A (zh) * | 2016-06-30 | 2018-11-09 | 富士施乐株式会社 | 发光部件、打印头、图像形成设备和半导体层层叠基板 |
| WO2018003259A1 (ja) * | 2016-06-30 | 2018-01-04 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び半導体層積層基板 |
| JP2018006502A (ja) * | 2016-06-30 | 2018-01-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び半導体積層基板 |
| JP2018004867A (ja) * | 2016-06-30 | 2018-01-11 | 富士ゼロックス株式会社 | 光スイッチ |
| CN107564993B (zh) * | 2016-06-30 | 2023-05-23 | 富士胶片商业创新有限公司 | 光开关 |
| CN107564993A (zh) * | 2016-06-30 | 2018-01-09 | 富士施乐株式会社 | 光开关 |
| US20190052061A1 (en) * | 2016-06-30 | 2019-02-14 | Fuji Xerox Co., Ltd. | Light emitting component, print head, image forming apparatus and semiconductor layer laminate substrate |
| US10468853B2 (en) | 2016-06-30 | 2019-11-05 | Fuji Xerox Co., Ltd. | Light emitting component, print head, image forming apparatus and semiconductor layer laminate substrate |
| EP3410496A4 (en) * | 2016-06-30 | 2019-08-28 | Fuji Xerox Co., Ltd. | LIGHT-EMITTING COMPONENT, PRINT HEAD, IMAGING DEVICE AND LAMINATED SUBSTRATE FOR SEMICONDUCTOR LAYER |
| JP2018133376A (ja) * | 2017-02-13 | 2018-08-23 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019057647A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019057648A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 積層構造体、発光部品、プリントヘッド及び画像形成装置 |
| JP2018022929A (ja) * | 2017-11-06 | 2018-02-08 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP2019096682A (ja) * | 2017-11-21 | 2019-06-20 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 |
| JP2018142716A (ja) * | 2018-04-20 | 2018-09-13 | 富士ゼロックス株式会社 | 発光部品及び半導体積層基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106505410B (zh) | 垂直腔面发射激光器阵列及其制造方法 | |
| US7884377B2 (en) | Light emitting device, method of manufacturing the same and monolithic light emitting diode array | |
| US20050271107A1 (en) | Semiconductor laser apparatus and manufacturing method thereof | |
| EP0288267B1 (en) | An optical semiconductor device | |
| US5636234A (en) | Semiconductor laser device including heat sink with pn junction | |
| JP2001308385A (ja) | 自己走査型発光装置 | |
| JP2000114658A (ja) | 発光素子及び光検出器のモノリシック集積化構造及びその製造方法 | |
| JP3323324B2 (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JPH07106689A (ja) | 半導体レーザー | |
| JP4155368B2 (ja) | 半導体レーザアレイ素子 | |
| JP2017147461A (ja) | 面発光型半導体レーザアレイ | |
| US20200136348A1 (en) | Semiconductor laser | |
| JP2973794B2 (ja) | 半導体レーザー | |
| JP2001326383A (ja) | 発光ダイオードアレイ | |
| JP2009158709A (ja) | 面発光型半導体レーザアレイおよび面発光型半導体レーザ | |
| JP2001308375A (ja) | 発光素子および発光素子アレイ | |
| JPH0531318B2 (ja) | ||
| JP2002009331A (ja) | 発光ダイオードアレイ | |
| US20240128714A1 (en) | Vcsel diode and vcsel diode array having common anode structure | |
| KR20190000053A (ko) | 고전압 구동 발광소자 | |
| CN116742474A (zh) | 激光单元、激光芯片、发光组件、激光器及激光雷达 | |
| JPH0521354B2 (ja) | ||
| JP2001060717A (ja) | 発光サイリスタおよび自己走査型発光装置 | |
| US20200044104A1 (en) | Optocoupler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050817 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051209 |