JP6733199B2 - Inspection device, inspection method, and inspection program - Google Patents
Inspection device, inspection method, and inspection program Download PDFInfo
- Publication number
- JP6733199B2 JP6733199B2 JP2016022879A JP2016022879A JP6733199B2 JP 6733199 B2 JP6733199 B2 JP 6733199B2 JP 2016022879 A JP2016022879 A JP 2016022879A JP 2016022879 A JP2016022879 A JP 2016022879A JP 6733199 B2 JP6733199 B2 JP 6733199B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- inspected
- substrate
- detected
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 198
- 238000000034 method Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 158
- 239000004020 conductor Substances 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 17
- 238000012360 testing method Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims 1
- 239000000523 sample Substances 0.000 description 51
- 238000012545 processing Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、検査装置、検査方法及び検査プログラムに関する。 The present invention relates to an inspection device, an inspection method, and an inspection program.
特許文献1には、複数の被検査基板が予め定められた配置状態で集合する集合基板、及び集合基板の少なくとも1枚の被検査基板に代えて被検査基板とは異なる擬似基板が配置された擬似集合基板を検査するに当たり、検査対象が擬似基板であるか否かを判定する判定手段と、判定手段で判定された擬似基板以外の被検査基板を検査する検査手段と、を備えた検査装置が開示されている。 In Patent Document 1, a collective board in which a plurality of boards to be inspected are assembled in a predetermined arrangement state, and a pseudo board different from the board to be inspected is arranged in place of at least one board to be inspected of the collective board. When inspecting the pseudo-assembled board, an inspection apparatus including a determination unit that determines whether an inspection target is a pseudo substrate, and an inspection unit that inspects a substrate to be inspected other than the pseudo substrate determined by the determination unit. Is disclosed.
本発明は、被検査基板を複数含む集合基板の検査を、個片化された被検査基板の検査も含めて、コストの増大を招くことなく効率的に行うことが可能な検査装置、検査方法、及び検査プログラムを提供することを目的とする。 The present invention provides an inspection apparatus and an inspection method capable of efficiently inspecting a collective substrate including a plurality of inspected substrates, including inspecting individualized inspected substrates, without increasing costs. , And to provide an inspection program.
上記目的を達成するために、請求項1に記載の検査装置は、集合基板に含まれる複数の被検査基板の各々に配置された接触点の各々に接触する複数の通電体と、該複数の通電体を用いた検出を実行し、該複数の被検査基板の内の2枚以上で予め定められた電気的特性が検出され、かつ、1枚以上で該予め定められた電気的特性が検出されなかった場合は該複数の被検査基板の全てを検査し、1枚の被検査基板のみで該予め定められた電気的特性が検出された場合は該1枚の被検査基板を検査する検査手段と、を含むものである。 In order to achieve the above-mentioned object, the inspection device according to claim 1 has a plurality of electric conductors that come into contact with each of the contact points arranged on each of the plurality of substrates to be inspected included in the collective substrate, and the plurality of electric conductors. run the detection using the current body, the electrical characteristics defined in advance by two or more of the plurality of the substrate to be inspected is detected, and the predetermined electric characteristics detected by one or more If not, all of the plurality of substrates to be inspected are inspected, and if the predetermined electrical characteristics are detected by only one substrate to be inspected, inspection to inspect the one substrate to be inspected And means.
また、請求項2に記載の発明は、請求項1に記載の発明において、前記検査手段は、前記複数の通電体を用いて複数の前記接触点の各々と前記検査装置の基準電位との電位差の検出を実行し、検出された前記電位差が予め定められた範囲内である場合に前記予め定められた電気的特性を検出するものである。 The invention according to claim 2 is the invention according to claim 1, wherein the inspecting means uses the plurality of current-carrying bodies to detect a potential difference between each of the plurality of contact points and a reference potential of the inspecting device. Detection is performed, and the predetermined electrical characteristic is detected when the detected potential difference is within a predetermined range.
また、請求項3に記載の発明は、請求項1に記載の発明において、前記接触点の各々は、前記被検査基板に搭載された部品の端子に接続されており、前記検査手段は、前記複数の通電体を用いて前記端子における電気的特性の検出を実行し、検出された電気的特性が予め定められた範囲内である場合に前記予め定められた電気的特性を検出するものである。 In the invention according to claim 3, in the invention according to claim 1, each of the contact points is connected to a terminal of a component mounted on the inspected substrate, and the inspecting means is The detection of the electrical characteristic at the terminal is performed using a plurality of electric conductors, and the predetermined electrical characteristic is detected when the detected electrical characteristic is within a predetermined range. ..
また、請求項4に記載の発明は、請求項1に記載の発明において、前記接触点は2つの接触点を含む接触点対であり、前記通電体は2つの通電体を含む通電体対であり、前記検査手段は、複数の前記通電体対の各々を複数の前記接触点対の各々に接触させて前記通電体を用いた検出を実行するものである。 The invention according to claim 4 is the invention according to claim 1, wherein the contact point is a contact point pair including two contact points, and the current-carrying body is a current-carrying body pair including two current-carrying bodies. Then, the inspection means performs detection using the current-carrying body by bringing each of the plurality of current-carrying body pairs into contact with each of the plurality of contact point pairs.
また、請求項5に記載の発明は、請求項4に記載の発明において、前記接触点対の各々は、前記被検査基板に搭載された部品の端子対に接続されており、前記検査手段は、複数の前記通電体対を用いて前記端子対における電気的特性の検出を実行し、検出された電気的特性が予め定められた範囲内である場合に前記予め定められた電気的特性を検出するものである。 In the invention according to claim 5, in the invention according to claim 4, each of the contact point pairs is connected to a terminal pair of a component mounted on the inspected substrate, and the inspection means is , Detecting the electrical characteristic of the terminal pair using a plurality of pairs of the current-carrying bodies, and detecting the predetermined electrical characteristic when the detected electrical characteristic is within a predetermined range To do.
また、請求項6に記載の発明は、請求項5に記載の発明において、前記部品が抵抗体であり、前記電気的特性が抵抗値であるものである。 The invention according to claim 6 is the invention according to claim 5, wherein the component is a resistor and the electrical characteristic is a resistance value.
また、請求項7に記載の発明は、請求項1〜請求項6のいずれか1項に記載の発明において、前記複数の通電体のうちの一部の通電体は前記被検査基板の一方の面に配置された接触点に接触すると共に、前記複数の通電体のうちの他部の通電体は前記被検査基板の他方の面に配置された接触点に接触し、前記一部の通電体と前記他部の通電体とは互いに対向しないものである。 Further, in the invention according to claim 7, in the invention according to any one of claims 1 to 6, a part of the plurality of current-carrying electrical conductors is one of the inspected substrates. While contacting the contact points arranged on the surface, the other conductors of the plurality of conductors contact the contact points arranged on the other surface of the substrate to be inspected, and the part of the conductors. And the current-carrying member of the other part do not face each other.
上記目的を達成するために、請求項8に記載の検査方法は、集合基板に含まれる複数の被検査基板の各々に配置された接触点の各々に接触する複数の通電体を含む検査装置を用いた検査方法であって、該複数の通電体を用いた検出を実行し、該複数の被検査基板の内の2枚以上で予め定められた電気的特性が検出され、かつ、1枚以上で該予め定められた電気的特性が検出されなかった場合は該複数の被検査基板の全てを検査し、1枚の被検査基板のみで該予め定められた電気的特性が検出された場合は該1枚の被検査基板を検査するものである。 In order to achieve the above object, the inspection method according to claim 8 is an inspection apparatus including a plurality of electric conductors that come into contact with contact points arranged on each of a plurality of substrates to be inspected included in an aggregate substrate. an inspection method using, executes the detection using the energization of said plurality of electrical properties predetermined by two or more of the said plurality of the substrate to be inspected is detected, and one or more sheets If the predetermined electrical characteristics are not detected in, all of the plurality of inspected substrates are inspected, and if the predetermined electrical characteristics are detected by only one inspected substrate, The one substrate to be inspected is inspected.
上記目的を達成するために、請求項9に記載の検査プログラムは、集合基板に含まれる複数の被検査基板の各々に配置された接触点の各々に接触する複数の通電体を含む検査装置を制御するプログラムであって、コンピュータを、該複数の通電体を用いた検出を実行し、該複数の被検査基板の内の2枚以上で予め定められた電気的特性が検出され、かつ、1枚以上で該予め定められた電気的特性が検出されなかった場合は該複数の被検査基板の全てを検査し、1枚の被検査基板のみで該予め定められた電気的特性が検出された場合は該1枚の被検査基板を検査する検査手段として機能させるためのものである。 In order to achieve the above object, the inspection program according to claim 9 is an inspection apparatus including a plurality of electric conductors that come into contact with respective contact points arranged on each of a plurality of substrates to be inspected included in a collective substrate. a control program, the computer executes the detection using the energization of said plurality of electrical properties predetermined by two or more of the said plurality of the substrate to be inspected is detected, and 1 If the predetermined electrical characteristic is not detected in one or more sheets, all of the plurality of inspected substrates are inspected, and the predetermined electrical characteristic is detected in only one inspected substrate. In this case, it serves as an inspection means for inspecting the one substrate to be inspected.
請求項1、請求項7、及び請求項8に記載の発明によれば、被検査基板を複数含む集合基板の検査を、個片化された被検査基板の検査も含めて、コストの増大を招くことなく効率的に行うことが可能な検査装置、検査方法、及び検査プログラムを提供することが可能となる、という効果が得られる。
また、請求項1、請求項7、及び請求項8に記載の発明によれば、通電体の接触不良によって被検査基板が存在しているにもかかわらず基板検査が実行されない、いわゆる検査飛ばしの発生が抑制される。
According to the first, seventh and eighth aspects of the present invention, the cost is increased by inspecting the collective substrate including a plurality of inspected substrates and inspecting the individual inspected substrates. It is possible to provide an inspection device, an inspection method, and an inspection program that can be efficiently performed without inviting them.
Further, according to the inventions of claim 1, claim 7, and claim 8, the board inspection is not executed even though the board to be inspected is present due to the contact failure of the current-carrying body. Occurrence is suppressed.
請求項2に記載の発明によれば、通電体間の電位差を検出する場合と比較して、検出系が簡易になる、という効果が得られる。 According to the second aspect of the invention, the effect that the detection system is simplified is obtained as compared with the case of detecting the potential difference between the current-carrying bodies.
請求項3に記載の発明によれば、配線パターンに接続された接触点を用いる場合と比較して、集合基板と個片基板との判別に加えて、部品の電気的特性の検査が行われる、という効果が得られる。 According to the third aspect of the present invention, compared with the case where the contact points connected to the wiring pattern are used, in addition to the discrimination between the collective substrate and the individual substrate, the electrical characteristics of the component are inspected. The effect of, is obtained.
請求項4に記載の発明によれば、単体の接触点及び通電体を用いる場合と比較して、基準電位に対する電気的特性だけではなく、任意の接触点間の電位差や、抵抗値等の部品の特性値等が検出される、という効果が得られる。 According to the invention as set forth in claim 4, as compared with the case where a single contact point and an electric conductor are used, not only electric characteristics with respect to a reference potential, but also a component such as a potential difference between arbitrary contact points and a resistance value. It is possible to obtain the effect that the characteristic value of 1 is detected.
請求項5に記載の発明によれば、部品の単一の端子の電気的特性を単一の通電体で検出する場合と比較して、検出する電気的特性の種類がより拡大される、という効果が得られる。 According to the invention described in claim 5, the kind of the electric characteristic to be detected is further expanded as compared with the case where the electric characteristic of the single terminal of the component is detected by the single electric conductor. The effect is obtained.
請求項6に記載の発明によれば、抵抗以外の部品を使用する場合と比較して、電圧と電流の測定により抵抗値が検出されるので、特殊な測定系を用いる必要がない、という効果が得られる。 According to the invention of claim 6, the resistance value is detected by measuring the voltage and the current, as compared with the case of using a component other than the resistor, so that it is not necessary to use a special measurement system. Is obtained.
請求項7に記載の発明によれば、被検査基板の一方の面に配置された接触点に接触する通電体だけを使用する場合と比較して、被検査基板の両面の検査が一度に実行される、という効果が得られ、また、一部の通電体と他部の通電体とが互いに対向する場合と比較して、検査対象の検出における誤判定が低減される、という効果が得られる。 According to the invention as set forth in claim 7, both sides of the inspected substrate are inspected at once, as compared with the case of using only an electric conductor which is in contact with a contact point arranged on one surface of the inspected substrate. It is also possible to obtain the effect that the erroneous determination in the detection of the inspection object is reduced as compared with the case where a part of the electric conductors and the other electric conductors face each other. ..
以下、図1ないし図5を参照して、本実施の形態に係る検査装置、検査方法、及び検査プログラムについて詳細に説明する。以下の説明では、本実施の形態に係る検査装置を、部品が実装されたプリント配線基板を検査するいわゆるインサーキットテスタに適用した形態を例示して説明する。 Hereinafter, the inspection device, the inspection method, and the inspection program according to the present embodiment will be described in detail with reference to FIGS. 1 to 5. In the following description, an example in which the inspection apparatus according to the present embodiment is applied to a so-called in-circuit tester that inspects a printed wiring board on which components are mounted will be described.
(検査装置の概略構成)
図1は、本実施の形態に係る検査装置12の概略構成を示している。同図に示すように、本実施の形態に係る検査装置12は、コンピュータ18、操作部20、表示部22、ケーブル28、及び検査治具30を含んで構成されている。コンピュータ18、操作部20、及び表示部22を含む部分は、検査装置12の本体部分を構成している。コンピュータ18の詳細については後述する。
(Schematic configuration of inspection device)
FIG. 1 shows a schematic configuration of an inspection device 12 according to this embodiment. As shown in the figure, the inspection device 12 according to the present embodiment includes a computer 18, an operation unit 20, a display unit 22, a cable 28, and an inspection jig 30. A portion including the computer 18, the operation unit 20, and the display unit 22 constitutes a main body portion of the inspection device 12. Details of the computer 18 will be described later.
検査治具30は、上側検査治具30A及び下側検査治具30Bを備えて構成されている。上側検査治具30Aは、先端部が伸縮する複数のプローブピン(通電体)32を有しており、該プローブピン32は、ケーブル28によって検査装置12の本体に接続されている。 The inspection jig 30 includes an upper inspection jig 30A and a lower inspection jig 30B. The upper inspection jig 30</b>A has a plurality of probe pins (electrical conductors) 32 whose tip portion expands and contracts, and the probe pins 32 are connected to the main body of the inspection device 12 by a cable 28.
下側検査治具30Bは、電子部品42a、42b等が実装された検査対象としてのプリント配線基板40(被検査基板)を配置して固定する。本実施の形態に係る検査治具30では、プリント配線基板40を下側検査治具30Bに配置するとともに、上側検査治具30Aのプローブピン32をプリント配線基板40上の検査点(接触点:検査のために電気信号が入出力される点)に対して接触させて検査が行われる。 The lower inspection jig 30B arranges and fixes the printed wiring board 40 (inspected board) as an inspection target on which the electronic components 42a, 42b and the like are mounted. In the inspection jig 30 according to the present embodiment, the printed wiring board 40 is arranged on the lower inspection jig 30B, and the probe pins 32 of the upper inspection jig 30A are attached to the inspection points (contact points: The inspection is performed by making contact with a point at which an electric signal is input/output for the inspection.
より具体的には、プリント配線基板40上には接触点としての半田部44が複数形成されており、当該半田部44に上記プローブピン32を接触させ、該プローブピン32を介して電気信号を印加又は検出することにより、さまざまな検査が実行される。 More specifically, a plurality of solder portions 44 as contact points are formed on the printed wiring board 40, the probe pins 32 are brought into contact with the solder portions 44, and an electric signal is transmitted via the probe pins 32. Various tests are performed by applying or detecting.
当該検査の内容としては、一例として、プリント配線基板40上の電源電圧のチェック、半田のオープン、ショート不良、抵抗、コンデンサ等の定数間違いによる不良、抵抗、コンデンサ等の部品欠品不良、IC、コネクタ等のリードの浮き不良、ダイオード等の動作確認(ファンクションテスト)等が挙げられる。なお、本実施の形態では、接触点として半田部44を適用した形態を例示して説明したが、これに限られず接触点は、例えばプリント配線基板40上に形成されたパッド、スルーホール、配線パターン等であってもよい。 As the contents of the inspection, as an example, the power supply voltage on the printed wiring board 40 is checked, solder open, short circuit failure, failure due to mistaken constants such as resistors and capacitors, defect of parts such as resistors and capacitors, IC, Examples include poor floating of leads such as connectors, operation confirmation of diodes, etc. (function test). Although the present embodiment has been described by exemplifying the mode in which the solder portion 44 is applied as the contact point, the contact point is not limited to this, and the contact point may be, for example, a pad, a through hole, or a wiring formed on the printed wiring board 40. It may be a pattern or the like.
ここで、本実施の形態では、上側検査治具30Aにプローブピン32を設ける形態を例示して説明したが、これに限られず、上側検査治具30Aに加えて下側検査治具30Bにもプローブピン32を設け、プリント配線基板40の下方からも接触させる形態、さらには、上側検査治具30Aと下側検査治具30Bとを押圧して密着させる押圧装置を用いる形態に適用してもよい。 Here, in the present embodiment, the mode in which the probe pin 32 is provided in the upper inspection jig 30A has been described as an example, but the present invention is not limited to this, and the lower inspection jig 30B may be used in addition to the upper inspection jig 30A. The probe pin 32 may be provided and contacted from below the printed wiring board 40, and further, a pressing device that presses and closely contacts the upper inspection jig 30A and the lower inspection jig 30B may be applied. Good.
ただし、本実施の形態では、上側検査治具30A及び下側検査治具30Bにプローブピン32を設ける場合には、上側検査治具30Aのプローブピンと下側検査治具30Bのプローブピンとが対向しないようにするのが望ましい。本実施の形態では、後述するように、上側検査治具30Aのプローブピンと下側検査治具30Bのプローブピンとが対向した場合、検査装置12が短絡を検出し、被検査基板が存在していないにもかかわらず存在していると誤判定する場合があるからである。 However, in the present embodiment, when the probe pins 32 are provided on the upper inspection jig 30A and the lower inspection jig 30B, the probe pins of the upper inspection jig 30A and the probe pins of the lower inspection jig 30B do not face each other. It is desirable to do so. In the present embodiment, as will be described later, when the probe pin of the upper inspection jig 30A and the probe pin of the lower inspection jig 30B face each other, the inspection device 12 detects a short circuit and the substrate to be inspected does not exist. Nevertheless, it may be erroneously determined to exist.
(検査装置の電気的構成)
次に、図2を参照して検査装置12の電気的な構成について説明する。図2は、検査装置12の電気的な構成の概要を例示するブロック図である。同図に示すように、検査装置12は、コンピュータ18を含んで構成されている。
(Electrical structure of inspection device)
Next, the electrical configuration of the inspection device 12 will be described with reference to FIG. FIG. 2 is a block diagram illustrating the outline of the electrical configuration of the inspection device 12. As shown in the figure, the inspection device 12 includes a computer 18.
コンピュータ18は、CPU(Central Processing Unit)18A、ROM(Read Only Memory)18B、RAM(Random Access Memory)18C、不揮発性メモリ18D、及び入出力インタフェース(I/O)18E等がバス18Fを介して各々接続された構成となっている。 The computer 18 includes a CPU (Central Processing Unit) 18A, a ROM (Read Only Memory) 18B, a RAM (Random Access Memory) 18C, a nonvolatile memory 18D, and an input/output interface (I/O) 18E via a bus 18F. Each is connected.
CPU18Aは、検査装置12全体の動作を司るものである。ROM18Bは、検査装置12の動作を制御する制御プログラム、後述する基板検査処理プログラムや検査のための各種パラメータ等を予め記憶する記憶手段として機能するものである。RAM18Cは、各種プログラムの実行時のワークエリア、検査データの一時的な記憶等として用いられるものである。不揮発性メモリ18Dには、装置の電源スイッチが切られても保持しなければならない各種情報を記憶する。 The CPU 18A controls the operation of the entire inspection device 12. The ROM 18B functions as a storage unit that stores in advance a control program for controlling the operation of the inspection device 12, a board inspection processing program described later, various parameters for inspection, and the like. The RAM 18C is used as a work area when various programs are executed, a temporary storage of inspection data, and the like. The non-volatile memory 18D stores various information that must be retained even when the power switch of the device is turned off.
I/O18Eには、検査に関する操作を行うための操作ボタン等(キーボードやマウス等)を含んで構成された操作部20、検査に関する表示を行う液晶ディスプレイ等で構成された表示部22、及びプリント配線基板40と接触するための検査治具30等が接続されている。 The I/O 18E includes an operation unit 20 including operation buttons and the like (keyboard, mouse, etc.) for performing an inspection operation, a display unit 22 including a liquid crystal display for performing an inspection display, and a print. An inspection jig 30 or the like for contacting the wiring board 40 is connected.
ところで、検査装置12の検査対象(被検査基板)は単体のプリント配線基板40に限られず、複数の被検査基板としてのプリント配線基板40が、例えばV溝による連結片で簡便に分割可能なように連結された集合基板を検査対象とし、当該集合基板によりまとめて検査して検査の効率化を図ることも行われている。 By the way, the inspection target (inspected board) of the inspection device 12 is not limited to the single printed wiring board 40, and the printed wiring boards 40 as a plurality of inspected boards can be easily divided by connecting pieces such as V-grooves. It is also attempted to improve the efficiency of inspection by collectively inspecting the collective substrate connected to the above as an inspection target.
一方、集合基板を検査対象とした検査ラインを構築した場合でも、集合基板のうちの、例えば特定の1枚(以下、「個片基板」)を検査する必要がある場合がある。集合基板の状態で一旦検査を終了し、検査を終えた集合基板を分割した後、次の工程、例えば装置のアセンブリ工程で当該特定のプリント配線基板40に不良の疑いが生じ、再検査が必要になった場合等である。 On the other hand, even when an inspection line for inspecting a collective board is constructed, for example, a specific one of the collective boards (hereinafter, “individual board”) may need to be inspected. After the inspection is finished in the state of the aggregate substrate and the aggregate substrate that has been inspected is divided, the specific printed wiring board 40 is suspected to be defective in the next step, for example, the assembly step of the device, and the reinspection is necessary. When it becomes.
この場合、検査装置12における基板検査処理を実行する基板検査処理プログラムとして、従来は、集合基板用の基板検査処理プログラムと個片基板用の基板検査処理プログラムとの2つ基板検査処理プログラムを用いていた。従って、従来の集合基板の検査においては基板検査処理プログラムが複数存在するので、例えば、集合基板か個片基板かをセンサ等により判別し、作業者がプログラムを切り換えていた。しかしながら、この方法では、センサ等の追加によるコストアップが避けられない。さらに、デバッグや検査内容の変更に際し当該複数の基板検査処理プログラムを変更しなければならず、作業量が大きくなり、また、基板検査処理プログラムの管理も煩雑になっていた。 In this case, conventionally, two board inspection processing programs, that is, a board inspection processing program for collective boards and a board inspection processing program for individual boards are used as board inspection processing programs for executing board inspection processing in the inspection apparatus 12. Was there. Therefore, in a conventional collective board inspection, there are a plurality of board inspection processing programs. Therefore, for example, a sensor or the like is used to discriminate between the collective board and the individual board, and the operator switches the programs. However, this method inevitably increases costs due to the addition of sensors and the like. Further, when debugging or changing the inspection content, the plurality of board inspection processing programs must be changed, resulting in a large amount of work and management of the board inspection processing programs.
一方、異なる基板検査処理プログラムを使用することの煩雑さを解消するために、被検査基板である個片基板の、集合基板に対する不足部分に擬似基板を配置し、被検査基板であるか、擬似基板であるかを判別する構成を導入することにより1つの基板検査処理プログラムで検査するという方法もある。しかしながらこの方法では、擬似基板を準備するためのコストがかかり、検査時に検査装置に擬似基板をセットする工数もかかる。 On the other hand, in order to eliminate the complexity of using a different board inspection processing program, a pseudo board is placed in a portion of the individual boards that are the boards to be inspected that are insufficient for the collective board. There is also a method of inspecting with one substrate inspection processing program by introducing a configuration for determining whether the substrate is a substrate. However, in this method, the cost for preparing the pseudo substrate is high, and the number of steps for setting the pseudo substrate in the inspection device is also required during the inspection.
そこで、本発明では、集合基板に含まれる被検査基板の各々において、該被検査基板の回路動作上予め電気的特性が分かっている端子(接触点)の電気的特性をプローブピンで測定することにより、検査対象が集合基板であるか個片基板であるかを判別し、プログラムを切り替えることとした。すなわち、検査対象の各接触点にプローブピンを接触させ、複数の接触点(つまり、複数の被検査基板)において予め定められた電気的特性が検出された場合には集合基板についての基板検査処理プログラムを選択し、1つの接触点でしか予め定められた電気的特性が検出されない場合には、個片基板についての基板検査処理プログラムを選択する。 Therefore, in the present invention, in each of the inspected substrates included in the collective substrate, the electrical characteristics of the terminals (contact points) whose electrical characteristics are known in advance in terms of the circuit operation of the inspected substrates are measured by the probe pin. Thus, it is determined whether the inspection target is a collective board or an individual board, and the program is switched. That is, a probe pin is brought into contact with each contact point to be inspected, and when predetermined electrical characteristics are detected at a plurality of contact points (that is, a plurality of substrates to be inspected), a substrate inspection process for the collective substrate is performed. When a program is selected and the predetermined electrical characteristic is detected only at one contact point, the board inspection processing program for the individual board is selected.
このことにより、擬似基板も含めて何もハードウエアを追加する必要がなくプログラムの選択も自動化されるので、被検査基板を複数含む集合基板の検査を、個片化された被検査基板の検査も含めて、コストの増大を招くことなく効率的に行うことが可能な検査装置、検査方法、及び検査プログラムが提供される。 Thus, since the carrier substrate nothing selection of programs without the need to add hardware, including also be automated, the inspection of the collective substrate including a plurality of inspected substrate, the inspection of the inspection substrate which is diced An inspection apparatus, an inspection method, and an inspection program that can be efficiently performed without increasing the cost are provided.
(検査方法)
以下、図3ないし図5を参照して、本実施の形態に係る検査装置12を用いた検査方法について詳細に説明する。
(Inspection method)
Hereinafter, an inspection method using the inspection device 12 according to the present embodiment will be described in detail with reference to FIGS. 3 to 5.
図3(a)は、本実施の形態に係る集合基板80の一例を、図3(b)は、本実施の形態に係る個片基板100の一例を、各々示している。 FIG. 3A shows an example of the aggregate substrate 80 according to the present embodiment, and FIG. 3B shows an example of the individual substrate 100 according to the present embodiment.
図3(a)に示すように、集合基板80は、複数(図3(a)では12枚)の被検査基板82が、連結片52で連結されて構成されている。連結片52の形態に特に制限はないが、本実施の形態では、一例としてV溝とされている。被検査基板82の各々には、電気部品が搭載されており、図3(a)では、抵抗102、半導体素子104、及びコンデンサ106が搭載された例を示している。なお、本実施の形態では、抵抗102、半導体素子104、及びコンデンサ106のいずれもが表面実装部品である形態を例示しているが、これに限られず、基板に貫通孔を設けて実装するリード部品を用いた形態としてもよい。 As shown in FIG. 3A, the collective substrate 80 is configured by connecting a plurality of ( 12 in FIG. 3A) the substrates to be inspected 82 with the connecting pieces 52. The form of the connecting piece 52 is not particularly limited, but in the present embodiment, it is a V groove as an example. An electric component is mounted on each of the inspected substrates 82, and FIG. 3A shows an example in which the resistor 102, the semiconductor element 104, and the capacitor 106 are mounted. In the present embodiment, the resistor 102, the semiconductor element 104, and the capacitor 106 are all surface-mounted components, but the present invention is not limited to this. A form using parts may be used.
図3(b)に示すように、個片基板100は、図3(a)に示す集合基板80における被検査基板82のうちの1枚が、連結片52において分離されたものであり、被検査基板82と同様に、抵抗102、半導体素子104、及びコンデンサ106が搭載されている。図3(b)に示すように、本実施の形態では、抵抗102の両端に接続された配線パターン54を介して、1対のパッド(接触点対)56が設けられている。本実施の形態では、このパッド56にプローブピン32を接触させて、電気的特性を検出する。本実施の形態においては、抵抗102は基板検査専用に設けられたものではなく、被検査基板82の本来の回路動作に用いているものを流用している。プローブピン32による電気的特性の検出の詳細については後述する。なお、パッド56の表面には半田レベラ(半田コート)を施して、パッド56を半田部44と同様の形態としてもよい。 As shown in FIG. 3B, in the individual substrate 100, one of the substrates 82 to be inspected in the collective substrate 80 shown in FIG. 3A is separated by the connecting piece 52. Like the inspection board 82, the resistor 102, the semiconductor element 104, and the capacitor 106 are mounted. As shown in FIG. 3B, in the present embodiment, a pair of pads (contact point pairs) 56 are provided via wiring patterns 54 connected to both ends of the resistor 102. In the present embodiment, the probe pin 32 is brought into contact with the pad 56 to detect the electrical characteristic. In this embodiment, the resistor 10 2 is not provided on the substrate inspection only, are diverted those used in the original circuit operation of the test board 82. Details of detection of the electrical characteristics by the probe pin 32 will be described later. The surface of the pad 56 may be provided with a solder leveler (solder coat) so that the pad 56 has the same form as the solder portion 44.
なお、本実施の形態では、集合基板80に含まれる被検査基板82をすべて同一の基板とする形態を例示して説明するが、これに限られず、集合基板80に複数種の被検査基板が含まれる形態としてもよい。この場合には、複数種の被検査基板の相互において、プローブピン32を接触させるパッド56の位置を共通化させておいてもよい。また、本実施の形態では、集合基板80に含まれる被検査基板82の枚数を12枚とする形態を例示して説明したが、これに限られず、複数枚であれば何枚であってもよい。 In the present embodiment, a description will be given by exemplifying a mode in which all the substrates to be inspected 82 included in the collective substrate 80 are the same substrate, but the present invention is not limited to this, and a plurality of types of substrates to be inspected may be provided in the collective substrate 80. It may be included. In this case, the positions of the pads 56 with which the probe pins 32 come into contact may be made common between a plurality of types of substrates to be inspected. Further, in the present embodiment, the case where the number of the substrates 82 to be inspected included in the collective substrate 80 is 12 has been described as an example, but the present invention is not limited to this, and any number of substrates may be used. Good.
図4は、本実施の形態に係る検査装置12の配置状態を示しており、図4(a)は、図3(a)と同じ集合基板80に対するプローブピン32の配置状態を、図4(b)は、図3(b)と同じ個片基板100に対するプローブピン32の配置状態を、各々示している。ただし、図4(a)は、図3(a)の12枚の被検査基板82のうち4枚の被検査基板82を抜き出して図示している。なお、図4では、錯綜を回避するために、検査治具30についてはプローブピン32のみを示し、本体を省略している。 FIG. 4 shows an arrangement state of the inspection device 12 according to the present embodiment, and FIG. 4A shows an arrangement state of the probe pins 32 on the same aggregate substrate 80 as in FIG. 3A. 3B shows the arrangement state of the probe pins 32 on the same individual substrate 100 as in FIG. 3B. However, in FIG. 4A, four inspected substrates 82 are extracted from the twelve inspected substrates 82 in FIG. 3A. Note that in FIG. 4, only the probe pin 32 of the inspection jig 30 is shown and the main body is omitted in order to avoid complication.
図4(a)に示すように、集合基板80には、被検査基板82−1ないし82−4の4枚の被検査基板82が含まれ、被検査基板82の各々には1対のプローブピン32が1対のパッド56と接触可能とされている。つまり、被検査基板82−1では、1対のプローブピン32−1及び32−2がパッド56−1及び56−2と接触可能とされており、被検査基板82−2では、1対のプローブピン32−3及び32−4がパッド56−3及び56−4と接触可能とされており、被検査基板82−3では、1対のプローブピン32−5及び32−6がパッド56−5及び56−6と接触可能とされており、被検査基板82−4では、1対のプローブピン32−7及び32−8がパッド56−7及び56−8と接触可能とされている。従って、図4(a)の例では、検査治具30に、少なくとも8本のプローブピン32が設けられている。各対のプローブピン32からは同様の電気信号が出力され、被検査基板82−1ないし82−4の各々に対して印加され、同様の検査が実行される。 As shown in FIG. 4A, the collective board 80 includes four boards 82 to be inspected 82-1 to 82-4, and each board 82 to be inspected has a pair of probes. The pin 32 can contact the pair of pads 56. That is, the pair of probe pins 32-1 and 32-2 can be brought into contact with the pads 56-1 and 56-2 on the inspected substrate 82-1 and the pair of probe pins 32-1 and 32-2 can be in contact on the inspected substrate 82-2. The probe pins 32-3 and 32-4 can be brought into contact with the pads 56-3 and 56-4, and in the board 82-3 to be inspected, the pair of probe pins 32-5 and 32-6 are the pads 56-. 5 and 56-6, the pair of probe pins 32-7 and 32-8 can be brought into contact with the pads 56-7 and 56-8 on the board 82-4 to be inspected. Therefore, in the example of FIG. 4A, the inspection jig 30 is provided with at least eight probe pins 32. Similar electrical signals are output from the probe pins 32 of each pair and applied to each of the inspected substrates 82-1 to 82-4, and the same inspection is performed.
本実施の形態では、集合基板80の基板検査に用いる検査治具と、個片基板100の基板検査に用いる検査治具とは共用化されている。従って、図4(b)に示すように、検査対象が個片基板100である場合には、検査治具30の8本のうちの1対のプローブピン32(図4(b)の例では、プローブピン32−1及び32−2)のみが個片基板100と接触可能とされている。残りの、6本(3対)のプローブピン32−3ないし32−8に対しては検査対象が存在しないので、当該プローブピン32は開放状態のままである。 In this embodiment, the inspection jig used for the substrate inspection of the collective substrate 80 and the inspection jig used for the substrate inspection of the individual substrate 100 are shared. Therefore, as shown in FIG. 4B, when the inspection target is the individual substrate 100, a pair of the probe pins 32 out of the eight inspection jigs 30 (in the example of FIG. 4B, , Probe pins 32-1 and 32-2) can be brought into contact with the individual substrate 100. Since there is no inspection target for the remaining six (3 pairs) probe pins 32-3 to 32-8, the probe pins 32 remain open.
なお、本実施の形態では、検査治具30に配置する個片基板100の位置を、集合基板80における被検査基板82−1の位置に対応する位置とする形態を例示して説明するが、これにかぎられず、他の被検査基板82−2ないし82−4のいずれかに対応する位置とする形態としてもよい。さらに、本実施の形態では、個片基板100を配置する位置を固定する必要もない。 In this embodiment, the position of the individual substrate 100 arranged on the inspection jig 30 is set to a position corresponding to the position of the substrate 82-1 to be inspected in the collective substrate 80. The present invention is not limited to this, and may be a position corresponding to any of the other inspection target substrates 82-2 to 82-4. Further, in the present embodiment, it is not necessary to fix the position where the individual substrate 100 is arranged.
以上のような検査装置12の配置状態のもと、本実施の形態に係る基板検査処理では、1対のプローブピン32から電気信号(電圧、電流等)が1対のパッド56に出力され、当該電気信号の印加によって得られた電気信号が1対のプローブピン32を介してコンピュータ18に送られ、電気的特性が検出(測定)される。検出する電気的特性としては、電圧(電位差)、電流、電気部品の素子の値等特に限定されないが、本実施の形態では、抵抗102の抵抗値を検出している。 Under the arrangement state of the inspection device 12 as described above, in the substrate inspection process according to the present embodiment, an electric signal (voltage, current, etc.) is output from the pair of probe pins 32 to the pair of pads 56, The electric signal obtained by applying the electric signal is sent to the computer 18 via the pair of probe pins 32, and the electric characteristic is detected (measured). The electrical characteristics to be detected are not particularly limited, such as voltage (potential difference), current, and values of elements of electric parts, but in the present embodiment, the resistance value of the resistor 102 is detected.
集合基板80の基板検査処理においては、図4(a)に示すように、1対のプローブピン32−1、32−2を、被検査基板82−1に配置された1対のパッド56−1、56−2に接触させて、抵抗102の抵抗値を測定する。そして、測定した抵抗値が予め定められた範囲(例えば、100Ω以上、120Ω以下等、以下「期待値」)内である場合には、被検査基板82−1が存在すると判断する。同様に、被検査基板82−2ないし82−4においても抵抗102の抵抗値が測定され、測定した抵抗値が期待値の範囲内にある場合には、被検査基板82−2ないし82−4の各々が存在すると判断する。抵抗102の抵抗値の上記予め定めた範囲は、抵抗102の製造ばらつき等を考慮して設定してもよい。 In the board inspection processing of the collective board 80, as shown in FIG. 4A, the pair of probe pins 32-1 and 32-2 are connected to the pair of pads 56- arranged on the board 82-1 to be inspected. The resistance value of the resistor 102 is measured by contacting with 1, 56-2. Then, when the measured resistance value is within a predetermined range (for example, 100Ω or more, 120Ω or less, etc., hereinafter “expected value”), it is determined that the inspected substrate 82-1 is present. Similarly, the resistance value of the resistor 102 is also measured on the inspected substrates 82-2 to 82-4, and when the measured resistance value is within the range of the expected value, the inspected substrates 82-2 to 82-4. It is determined that each of the. The predetermined range of the resistance value of the resistor 102 may be set in consideration of manufacturing variations of the resistor 102.
集合基板80の基板検査処理においては、各々の被検査基板に82−1ないし82−4に搭載されている抵抗102は同じものなので、基本的に被検査基板82−1ないし82−4が存在すると判断される。したがって、検査対象が集合基板80であるとの判断に際し、被検査基板82−1ないし82−4のすべてにおいて、抵抗102の抵抗値が期待値の範囲内であることを条件としてもよい。 In the board inspection process of the collective board 80, since the resistors 102 mounted on the boards 82-1 to 82-4 are the same for each board to be inspected, basically the boards 82-1 to 82-4 to be inspected are present. Then it is judged. Therefore, when it is determined that the inspection target is the collective substrate 80, the resistance value of the resistor 102 may be within the range of the expected value in all the inspection target substrates 82-1 to 82-4.
しかしながら、本実施の形態では、4枚の被検査基板82について抵抗102の抵抗値が期待値の範囲内であることに限らず、複数枚、すなわち2枚ないし4枚の被検査基板82について抵抗102の抵抗値が期待値の範囲内であることを、検査対象が集合基板80であることの判定条件としている。これは、プローブピン32とパッド56との接触不良によって、抵抗102の抵抗値が期待値よりも大きくなり、あるいは開放(オープン)状態となり、集合基板80が存在しているにもかかわらず存在していないと誤判定することを防止するための配慮である。このことにより、本実施の形態では被検査基板82が存在するにもかかわらず基板検査が実行されない、いわゆる検査飛ばしの発生が抑制される。
なお、本実施の形態では、個片基板100は1枚の被検査基板82とされているので、集合基板80の基板検査処理において複数の被検査基板82が認識されている限り、検査対象を個片基板と誤判定することはない。
However, in the present embodiment, the resistance value of the resistor 102 is not limited to be within the range of the expected value for the four test substrates 82, and the resistance for the plurality of test substrates 82, that is, two to four test substrates 82 is not limited. The fact that the resistance value of 102 is within the range of the expected value is a condition for determining that the inspection target is the collective substrate 80. This exists even though the collective substrate 80 exists because the resistance value of the resistor 102 becomes larger than an expected value or becomes an open state due to poor contact between the probe pin 32 and the pad 56. This is a consideration to prevent an erroneous determination that it is not. As a result, in the present embodiment, the occurrence of so-called inspection skip, in which the substrate inspection is not executed even though the inspection target substrate 82 exists, is suppressed.
In addition, in the present embodiment, since the individual substrate 100 is one inspected substrate 82, as long as a plurality of inspected substrates 82 are recognized in the substrate inspection process of the collective substrate 80, the inspection target is There is no erroneous determination as an individual substrate.
一方、個片基板100の基板検査処理においては、1対のプローブピン32−1、32−2のみが1対のパッド56−1、56−2と接触して、抵抗102の抵抗値が測定される。他のプローブピン32の各対、つまり、32−3と32−4、32−5と32−6、32−7と32−8については、抵抗の測定値が無限大に近い値、つまり開放となり、当該プローブピン32の対に対応する位置には検査対象が存在しないと判定される。従って、検査対象は個片基板100であると判定される。 On the other hand, in the substrate inspection process of the individual substrate 100, only the pair of probe pins 32-1 and 32-2 contact the pair of pads 56-1 and 56-2, and the resistance value of the resistor 102 is measured. To be done. For each other pair of probe pins 32, namely 32-3 and 32-4, 32-5 and 32-6, 32-7 and 32-8, the measured resistance is close to infinity, that is, open. Therefore, it is determined that the inspection target does not exist at the position corresponding to the pair of probe pins 32. Therefore, it is determined that the inspection target is the individual substrate 100.
(基板検査処理)
次に、図5を参照して、検査装置12で実行される基板検査処理について説明する。図5は、本実施の形態に係る基板検査処理プログラムの処理の流れを示すフローチャートである。図5に示す処理は、ユーザが検査対象である集合基板80、あるいは個片基板100を検査装置12の検査治具30に接続してセットし、操作部20等を操作して検査の開始を指示することで、CPU18AがROM18Bあるいは不揮発性メモリ18Dに記憶された基板検査処理プログラムを読み込むことにより実行される。すなわち、ユーザが検査装置12の操作部20等を操作して検査を開始(基板検査処理プログラムを実行)すると、検査装置12は、集合基板80、あるいは個片基板100のパッド56にプローブピン32を接触させて集合基板80、あるいは個片基板100の動作チェック等を行う。
(Substrate inspection process)
Next, with reference to FIG. 5, a board inspection process executed by the inspection device 12 will be described. FIG. 5 is a flowchart showing a processing flow of the board inspection processing program according to the present embodiment. In the process shown in FIG. 5, the user connects and sets the collective substrate 80 or the individual substrate 100 to be inspected to the inspection jig 30 of the inspection device 12, and operates the operation unit 20 or the like to start the inspection. By giving an instruction, the CPU 18A reads the board inspection processing program stored in the ROM 18B or the non-volatile memory 18D and is executed. That is, when the user operates the operation unit 20 or the like of the inspection device 12 to start the inspection (executes the substrate inspection processing program), the inspection device 12 causes the probe pins 32 to the pads 56 of the collective substrate 80 or the individual substrate 100. Are brought into contact with each other to check the operation of the collective substrate 80 or the individual substrate 100.
なお、本実施の形態では、本基板検査処理プログラムをROM18B等に予め記憶させておく形態を例示して説明したが、これに限られず、本基板検査処理プログラムがコンピュータにより読み取り可能な記憶媒体に記憶された状態で提供される形態、有線又は無線による通信手段を介して配信される形態等を適用してもよい。 Although the present embodiment has been described by exemplifying a mode in which the board inspection processing program is stored in the ROM 18B or the like in advance, the present invention is not limited to this, and the board inspection processing program can be stored in a computer-readable storage medium. A form provided in a stored state, a form delivered via wired or wireless communication means, and the like may be applied.
また、本実施の形態では、基板検査処理を、プログラムを実行することによるコンピュータを利用したソフトウエア構成により実現しているが、これに限らない。例えば、ASIC(Application Specific Integrated Circuit)を採用したハードウエア構成や、ハードウエア構成とソフトウエア構成の組み合わせによって実現してもよい。 Further, in the present embodiment, the board inspection process is realized by a software configuration using a computer by executing a program, but the present invention is not limited to this. For example, it may be realized by a hardware configuration that adopts an ASIC (Application Specific Integrated Circuit) or a combination of a hardware configuration and a software configuration.
図5に示すように、まず、ステップS100で、各プローブピン32の対による電気的特性の検出を実行する。より具体的には、各プローブピン32の対を対応するパッド56の対と接触可能な位置に移動させ、各プローブピン32の対から必要な信号をパッド56の対に印加させ、パッド56の対の間の電気的特性の検出を実行する。本実施の形態に係る電気的特性は抵抗102の抵抗値なので、例えば、各プローブピン32の対の間に電流を流し、抵抗102の両端に発生する電圧を測定し、電流値と電圧値から抵抗102の抵抗値を算出する。 As shown in FIG. 5, first, in step S100, detection of electrical characteristics by the pair of probe pins 32 is performed. More specifically, each pair of probe pins 32 is moved to a position where it can come into contact with the corresponding pair of pads 56, and a required signal is applied to the pair of pads 56 from each pair of probe pins 32, so that Perform detection of electrical properties between pairs. Since the electrical characteristic according to the present embodiment is the resistance value of the resistor 102, for example, a current is caused to flow between each pair of probe pins 32, the voltage generated at both ends of the resistor 102 is measured, and the current value and the voltage value are The resistance value of the resistor 102 is calculated.
次のステップS102では、ステップS100で検出した抵抗値(電気的特性)のうち、期待値の範囲内であるものが1個であるか否か判定する。当該判定が否定判定となった場合にはステップS104に移行し、当該判定が肯定判定となった場合にはステップS106に移行する。 In the next step S102, it is determined whether or not only one resistance value (electrical characteristic) detected in step S100 is within the expected value range. If the determination is negative, the process proceeds to step S104, and if the determination is positive, the process proceeds to step S106.
ステップS104では、集合基板用検査プログラムを実行する。ステップS102で期待値の範囲内の抵抗値が複数確認されたので、検査対象が集合基板80と判断されたためである。 In step S104, a collective board inspection program is executed. This is because it is determined that the inspection target is the collective substrate 80 because a plurality of resistance values within the expected value range are confirmed in step S102.
ステップS106では、個片基板用検査プログラムを実行する。ステップS102で期待値の範囲内の抵抗値が1個と確認されたので、検査対象が個片基板100と判断されたためである。 In step S106, the individual board inspection program is executed. This is because it is determined in step S102 that the resistance value within the expected value range is one , and it is determined that the inspection target is the individual substrate 100.
ステップS108では、基板検査が終了したか否か判定する。当該判定が否定判定となった場合にはステップS100に戻り、基板検査処理を継続する。一方、当該判定が肯定判定となった場合には本基板検査処理プログラムを終了する。なお、基板検査が終了したか否かの判定は、ユーザによって、例えば操作部20を介して基板検査の終了の指示が入力されたか否かに基づいて行ってもよい。 In step S108, it is determined whether the board inspection is completed. If the determination is negative, the process returns to step S100 to continue the substrate inspection process. On the other hand, when the determination is affirmative, the board inspection processing program is terminated. The determination as to whether or not the board inspection is completed may be made based on whether or not the user inputs an instruction to end the board inspection through the operation unit 20, for example.
以上の説明で明らかなように、本実施の形態に係る検査装置及び検査方法によれば、集合基板80の検査と個片基板100の検査とで基板検査処理プログラムが兼用され、1つのプログラムで両方の検査が実行される。 As is clear from the above description, according to the inspection device and the inspection method according to the present embodiment, the inspection of the collective substrate 80 and the inspection of the individual substrate 100 are shared by the substrate inspection processing program. Both tests are performed.
以上詳述したように、本実施の形態に係る検査装置及び検査方法によれば、被検査基板を複数含む集合基板の検査を、個片化された被検査基板の検査も含めて、コストの増大を招くことなく効率的に行うことが可能な検査装置、検査方法、及び検査プログラムが提供される。 As described above in detail, according to the inspection device and the inspection method according to the present embodiment, the cost of the inspection of the collective substrate including the plurality of inspection substrates, including the inspection of the individual inspection substrates is reduced. Provided are an inspection device, an inspection method, and an inspection program that can be efficiently performed without causing an increase.
なお、上記実施の形態では、パッド32の対を用いて電気的特性を検出する形態を例示して説明したが、これに限られず、単一のパッド32を用いて電気的特性を検出する形態としてもよい。この場合は、例えば、各被検査基板82のパッド32と検査装置12の基準電位(例えば、グランド(接地))との間の電位差を、検出する電気的特性としてもよい。 In the above-described embodiment, the mode in which the electrical characteristics are detected using the pair of pads 32 has been described as an example, but the present invention is not limited to this, and the mode in which the electrical characteristics are detected using the single pad 32. May be In this case, for example, the potential difference between the pad 32 of each substrate 82 to be inspected and the reference potential (eg, ground) of the inspection device 12 may be used as the electrical characteristic for detecting.
また、上記実施の形態では、各被検査基板82(個片基板100)に1対ずつの接触点を配置する形態を例示して説明したが、これに限られず、検出する電気的特性等に応じて複数の接触点対を配置する形態としてもよい。 In addition, in the above-described embodiment, an example in which one pair of contact points is arranged on each inspected substrate 82 (individual substrate 100) has been described, but the present invention is not limited to this, and the electrical characteristics to be detected may be different. A plurality of contact point pairs may be arranged accordingly.
また、上記実施の形態では、部品の端子に接続したパッドを接触点とする形態を例示して説明したが、これに限られず、例えば部品の端子自体を接触点としてもよい。この場合には、被検査基板に検査用の配線パターン等を設ける必要がなくなり、また、接触点の位置を柔軟に変更できるというメリットがある。 Further, in the above-described embodiment, the mode in which the pad connected to the terminal of the component is used as the contact point has been described as an example, but the present invention is not limited to this, and the terminal itself of the component may be used as the contact point. In this case, there is no need to provide an inspection wiring pattern or the like on the substrate to be inspected, and the positions of the contact points can be flexibly changed.
また、上記実施の形態では、パッド32によって電気的特性を検出する部品として抵抗を例示して説明したが、これに限られず、他の部品、例えばコンデンサ106の容量値、あるいは半導体素子104の特定の端子の端子電圧等としてもよい。
また、それぞれの被検査基板における電気的特性を検出する部品は、異ならせても良い。図4を用いて具体的に説明すると、被検査基板82−1では、1対のプローブピン32−1及び32−2がパッド56−1及び56−2と接触可能とされる。被検査基板82−2では、1対のプローブピン32−3及び32−4がコンデンサ106の一対の端子にそれぞれ接触される。被検査基板82−3では、1対のプローブピン32−5及び32−6が半導体素子104の特定の2つの端子にぞれぞれ接触される。検査基板82−4では、1対のプローブピン32−7及び32−8が図示しない他の部品(例えば、抵抗102以外の他の抵抗)の一対の端子にぞれぞれ接触される。そして、被検査基板82−1ないし82−4について、それぞれ異なる部品の電気的特性を検出し、期待値(それぞれの部品で異なる)の範囲内であるものが1個であるか否か判定するようにしても良い。このようにすることにより、電気的特性を検出する特定の部品の全てについて実装ミスが発生した場合(例えば、抵抗102の位置に異なる抵抗が実装され、抵抗値が期待値外となった場合)、検査装置12が誤動作することを防止できる。
さらに、電気的特性を検出する対象としては部品に限られず、例えば、パッド32の対の間に設けられた配線パターンの電気的特性を検出してもよい。この場合の期待値は、例えばパッド32の対で検出される抵抗値が、規定値以下、一例として5Ω以下とすればよい。
Further, in the above-described embodiment, the resistance is exemplified as the component for detecting the electrical characteristic by the pad 32, but the present invention is not limited to this, and other components such as the capacitance value of the capacitor 106 or the semiconductor element 104 can be specified. It may be the terminal voltage of the terminal of.
Moreover, the components for detecting the electrical characteristics of the respective substrates to be inspected may be different. Explaining in detail with reference to FIG. 4, a pair of probe pins 32-1 and 32-2 can be brought into contact with the pads 56-1 and 56-2 on the inspected substrate 82-1. On the board 82-2 to be inspected, the pair of probe pins 32-3 and 32-4 are brought into contact with the pair of terminals of the capacitor 106, respectively. On the board 82-3 to be inspected, a pair of probe pins 32-5 and 32-6 are brought into contact with two specific terminals of the semiconductor element 104, respectively. On the inspection board 82-4, the pair of probe pins 32-7 and 32-8 are brought into contact with a pair of terminals of other components (for example, a resistor other than the resistor 102) not shown. Then, for the inspected boards 82-1 to 82-4, the electrical characteristics of different components are detected, and it is determined whether or not there is one that is within the range of the expected value (different for each component). You may do it. By doing so, when a mounting error occurs in all of the specific components whose electrical characteristics are detected (for example, when a different resistor is mounted at the position of the resistor 102 and the resistance value is outside the expected value). It is possible to prevent the inspection device 12 from malfunctioning.
Further, the target for detecting the electrical characteristic is not limited to the component, and for example, the electrical characteristic of the wiring pattern provided between the pair of pads 32 may be detected. In this case, the expected value may be set such that the resistance value detected by the pair of pads 32 is a specified value or less, for example, 5Ω or less.
また、上記実施の形態で説明した検査装置12の構成(図1、2参照)は一例であり、本発明の主旨を逸脱しない範囲内において不要な部分を削除したり、新たな部分を追加したりしてもよい。 Further, the configuration of the inspection device 12 described in the above embodiment (see FIGS. 1 and 2) is an example, and unnecessary portions may be deleted or new portions may be added without departing from the scope of the present invention. You may
例えば、上記各実施の形態では、プローブピン32が備えられた検査治具30を用いる形態の検査装置を例示して説明したが、本発明はこれに限定されず、プローブピンが集合基板80、あるいは個片基板100の各接触点に移動して検査を実行するいわゆるフィクスチャレス型の検査装置に適用してもよい。 For example, in each of the above-described embodiments, the inspection device in which the inspection jig 30 provided with the probe pin 32 is used has been described as an example. However, the present invention is not limited to this, and the probe pin includes the collective substrate 80, Alternatively, it may be applied to a so-called fixtureless type inspection apparatus that moves to each contact point of the individual substrate 100 to execute the inspection.
また、上記各実施の形態で説明した基板検査処理プログラムの処理の流れ(図5参照)も一例であり、本発明の主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよい。 The processing flow of the substrate inspection processing program described in each of the above embodiments (see FIG. 5) is also an example, and unnecessary steps may be deleted or new steps may be added without departing from the spirit of the present invention. You may add or may change the process order.
12 検査装置
18 コンピュータ
18A CPU
18B ROM
18C RAM
18D 不揮発性メモリ
18E I/O
18F バス
20 操作部
22 表示部
28 ケーブル
30 検査治具
30A 上側検査治具
30B 下側検査治具
32、32−1〜32−8 プローブピン
40 プリント配線基板
42a、42b 電子部品
44 半田部
52 連結片
54 配線パターン
56 パッド
80 集合基板
82 被検査基板
100 個片基板
102 抵抗
104 半導体素子
106 コンデンサ
12 Inspection device 18 Computer 18A CPU
18B ROM
18C RAM
18D non-volatile memory 18E I/O
18F Bus 20 Operation part 22 Display part 28 Cable 30 Inspection jig 30A Upper side inspection jig 30B Lower side inspection jig 32, 32-1 to 32-8 Probe pin 40 Printed wiring board 42a, 42b Electronic component 44 Solder part 52 Connection Piece 54 Wiring pattern 56 Pad 80 Assembly board 82 Inspected board 100 Piece board 102 Resistor 104 Semiconductor element 106 Capacitor
Claims (9)
該複数の通電体を用いた検出を実行し、該複数の被検査基板の内の2枚以上で予め定められた電気的特性が検出され、かつ、1枚以上で該予め定められた電気的特性が検出されなかった場合は該複数の被検査基板の全てを検査し、1枚の被検査基板のみで該予め定められた電気的特性が検出された場合は該1枚の被検査基板を検査する検査手段と、
を含む検査装置。 A plurality of electric conductors that come into contact with each of the contact points arranged on each of the plurality of substrates to be inspected included in the collective substrate;
Run the detection using the energization of said plurality of, said plurality of the predetermined electrical characteristics are detected by two or more of the inspected substrate, and electrically defined the advance in one or more When no characteristic is detected, all of the plurality of inspected substrates are inspected, and when the predetermined electrical characteristic is detected by only one inspected substrate, the one inspected substrate is inspected. Inspection means to inspect,
Inspection device including.
請求項1に記載の検査装置。 The inspection means performs detection of a potential difference between each of the plurality of contact points and the reference potential of the inspection device using the plurality of electric conductors, and the detected potential difference is within a predetermined range. The inspection apparatus according to claim 1, wherein the predetermined electrical characteristic is detected in such a case.
前記検査手段は、前記複数の通電体を用いて前記端子における電気的特性の検出を実行し、検出された電気的特性が予め定められた範囲内である場合に前記予め定められた電気的特性を検出する
請求項1に記載の検査装置。 Each of the contact points is connected to a terminal of a component mounted on the board to be inspected,
The inspecting means performs detection of an electrical characteristic at the terminal using the plurality of electric conductors, and the predetermined electrical characteristic is detected when the detected electrical characteristic is within a predetermined range. The inspection device according to claim 1.
前記検査手段は、複数の前記通電体対の各々を複数の前記接触点対の各々に接触させて前記通電体を用いた検出を実行する
請求項1に記載の検査装置。 The contact point is a pair of contact points including two contact points, and the electric conductor is a pair of electric conductors including two electric conductors,
The inspection device according to claim 1, wherein the inspection unit performs detection by using each of the plurality of electric conductor pairs by contacting each of the plurality of electric conductor pairs with each of the plurality of contact point pairs.
請求項4に記載の検査装置。 Each of the contact point pairs is connected to a terminal pair of components mounted on the board to be inspected, and the inspecting means detects the electrical characteristics of the terminal pair by using a plurality of the pairs of electric conductors. The inspection apparatus according to claim 4, which is executed and detects the predetermined electrical characteristic when the detected electrical characteristic is within a predetermined range.
請求項5に記載の検査装置。 The inspection device according to claim 5, wherein the component is a resistor, and the electrical characteristic is a resistance value.
請求項1〜請求項6のいずれか1項に記載の検査装置。 A part of the plurality of electric conductors contacts a contact point disposed on one surface of the inspected substrate, and the other electric conductors of the plurality of electric conductors are inspected. The inspection device according to any one of claims 1 to 6, which is in contact with a contact point arranged on the other surface of the substrate, and the part of the electric conductor and the other part of the electric conductor do not face each other. ..
該複数の通電体を用いた検出を実行し、
該複数の被検査基板の内の2枚以上で予め定められた電気的特性が検出され、かつ、1枚以上で該予め定められた電気的特性が検出されなかった場合は該複数の被検査基板の全てを検査し、1枚の被検査基板のみで該予め定められた電気的特性が検出された場合は該1枚の被検査基板を検査する
検査方法。 A test method using a test apparatus including a plurality of electric conductors that come into contact with each of the contact points arranged on each of the plurality of substrates to be inspected included in the collective substrate,
Performing detection using the plurality of electric conductors,
The electrical properties predetermined by two or more of the plurality of the substrate to be inspected is detected and inspected the plurality of cases the electrical characteristics defined the advance in one or more is not detected An inspection method of inspecting all of the substrates, and inspecting the one inspected substrate when the predetermined electrical characteristic is detected in only one inspected substrate.
コンピュータを、
該複数の通電体を用いた検出を実行し、該複数の被検査基板の内の2枚以上で予め定められた電気的特性が検出され、かつ、1枚以上で該予め定められた電気的特性が検出されなかった場合は該複数の被検査基板の全てを検査し、1枚の被検査基板のみで該予め定められた電気的特性が検出された場合は該1枚の被検査基板を検査する検査手段
として機能させるための検査プログラム。 A program for controlling an inspection apparatus including a plurality of electric conductors that come into contact with each of contact points arranged on each of a plurality of inspected boards included in an aggregate board,
Computer,
Run the detection using the energization of said plurality of, said plurality of the predetermined electrical characteristics are detected by two or more of the inspected substrate, and electrically defined the advance in one or more When no characteristic is detected, all of the plurality of inspected substrates are inspected, and when the predetermined electrical characteristic is detected by only one inspected substrate, the one inspected substrate is inspected. An inspection program that functions as an inspection means for inspection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016022879A JP6733199B2 (en) | 2016-02-09 | 2016-02-09 | Inspection device, inspection method, and inspection program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016022879A JP6733199B2 (en) | 2016-02-09 | 2016-02-09 | Inspection device, inspection method, and inspection program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017142127A JP2017142127A (en) | 2017-08-17 |
JP6733199B2 true JP6733199B2 (en) | 2020-07-29 |
Family
ID=59628471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016022879A Expired - Fee Related JP6733199B2 (en) | 2016-02-09 | 2016-02-09 | Inspection device, inspection method, and inspection program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6733199B2 (en) |
-
2016
- 2016-02-09 JP JP2016022879A patent/JP6733199B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017142127A (en) | 2017-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900001466B1 (en) | Semiconductor testing system | |
JP4571076B2 (en) | Inspection equipment for semiconductor devices | |
KR102680359B1 (en) | Resistance measurement apparatus, substrate inspection apparatus, and resistance measurement method | |
KR100791050B1 (en) | Inspection System and Inspection Method for Flexible Circuit Boards with a Pin Driver | |
JP4247076B2 (en) | Substrate inspection system and substrate inspection method | |
KR101866427B1 (en) | Testing device for test sockets of semiconductor chips | |
JP5004010B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP6733199B2 (en) | Inspection device, inspection method, and inspection program | |
KR20090031663A (en) | Board inspection method and board inspection apparatus | |
CN112731241A (en) | Calibration tool and calibration method for wafer test machine | |
JP5191805B2 (en) | Inspection apparatus and inspection method | |
JP2005315775A (en) | Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe | |
JP2007322127A (en) | Method for inspecting substrate and substrate inspection system | |
JP6618826B2 (en) | Circuit board inspection equipment | |
JP3784479B2 (en) | Circuit board inspection method | |
KR20140009027A (en) | Apparatus and method for inspecting board | |
JP2005326193A (en) | Board test method | |
JPH07104026A (en) | Soldering failure detecting method for mounting part | |
JP2005017221A (en) | Substrate inspecting method and device therefor | |
KR100795691B1 (en) | FPCB probe sheet and test method using the same | |
JP3276755B2 (en) | Detecting soldering failure of leads on mounted components | |
JP6647811B2 (en) | Electrical connection device and inspection method | |
JP2020128881A (en) | Short circuit inspection system, and short circuit inspection method | |
JPH10142281A (en) | Circuit board inspection method | |
JP5392430B1 (en) | Inspection device, inspection method, and inspection program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6733199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |