JP6691998B1 - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus - Google Patents
Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Download PDFInfo
- Publication number
- JP6691998B1 JP6691998B1 JP2019232231A JP2019232231A JP6691998B1 JP 6691998 B1 JP6691998 B1 JP 6691998B1 JP 2019232231 A JP2019232231 A JP 2019232231A JP 2019232231 A JP2019232231 A JP 2019232231A JP 6691998 B1 JP6691998 B1 JP 6691998B1
- Authority
- JP
- Japan
- Prior art keywords
- work
- defective
- conveyor
- heating zone
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000010438 heat treatment Methods 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000001816 cooling Methods 0.000 claims abstract description 46
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 45
- 229910000679 solder Inorganic materials 0.000 claims abstract description 43
- 239000000853 adhesive Substances 0.000 claims abstract description 40
- 230000001070 adhesive effect Effects 0.000 claims abstract description 40
- 239000002245 particle Substances 0.000 claims abstract description 38
- 230000002950 deficient Effects 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 22
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 9
- 230000000717 retained effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 abstract description 11
- 238000001723 curing Methods 0.000 description 11
- 238000011144 upstream manufacturing Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
- H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
- H10H20/0364—Manufacture or treatment of packages of interconnections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Tunnel Furnaces (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
【課題】導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを介して複数の半導体チップが基板に搭載されたワークを通電可能かつリワーク可能な状態にすることで収率を飛躍的に高めることが可能な半導体装置の製造装置を提供する。【解決手段】半導体装置の製造装置1は、ワーク90aを加熱処理する第1リフロー炉3と制御部2とを有する構成であって、第1リフロー炉3は入口側から加熱ゾーン3bに亘って第1コンベヤ31が設けられ、続いて、冷却ゾーン3cから出口側に亘って第2コンベヤ32が設けられており、制御部2は、第1コンベヤ31および第2コンベヤ32に対して、ワーク90aを加熱ゾーン3bに搬送して半田を溶融させ、続いて、ワーク90aを冷却ゾーン3cに搬送して半田を硬化させて、ワーク90aを通電可能かつリワーク可能な状態にする制御を行う構成である。【選択図】図1PROBLEM TO BE SOLVED: To dramatically increase the yield by making a work in which a plurality of semiconductor chips are mounted on a substrate conductive and reworkable through an anisotropic conductive paste having conductive particles and a thermosetting adhesive. Provided is a semiconductor device manufacturing apparatus that can be improved. A semiconductor device manufacturing apparatus 1 has a configuration including a first reflow furnace 3 that heats a work 90a and a control unit 2, and the first reflow furnace 3 extends from an inlet side to a heating zone 3b. The first conveyor 31 is provided, and subsequently, the second conveyor 32 is provided from the cooling zone 3c to the outlet side. The control unit 2 controls the workpiece 90a for the first conveyor 31 and the second conveyor 32. Is conveyed to the heating zone 3b to melt the solder, and then the work 90a is conveyed to the cooling zone 3c to cure the solder so that the work 90a can be energized and reworked. .. [Selection diagram] Figure 1
Description
本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus.
近年、半導体チップの小型化および高密度実装化に伴い、異方性導電性ペースト(ACP)や異方性導電性フィルム(ACF)を用いたフリップチップ接合技術の重要度は益々高まっている。異方性導電ペーストは、導電粒子とバインダとを含有しており、高温特性や高接着力などを考慮して、エポキシ樹脂などの熱硬化性接着剤がバインダとして用いられている。 In recent years, with the miniaturization and high-density mounting of semiconductor chips, the importance of flip chip bonding technology using anisotropic conductive paste (ACP) or anisotropic conductive film (ACF) is increasing. The anisotropic conductive paste contains conductive particles and a binder, and a thermosetting adhesive such as an epoxy resin is used as a binder in consideration of high temperature characteristics and high adhesive strength.
従来、異方性導電ペーストを介して複数のLED素子が基板の実装面に搭載されたワークを加圧しながら加熱する製造方法が提案されている(特許文献1:特許第6565902号公報)。また、異方性導電ペーストを介してLEDチップが基板におけるバイパス配線パターンが形成された箇所に接続されることで前記バイパス配線パターンが断線される製造方法が提案されている(特許文献2:特許第6147645号公報)。そして、ワークをコンベヤによって搬送しながら加熱処理するリフロー炉が知られている(特許文献3:特許第4818952号公報)。 Conventionally, there has been proposed a manufacturing method in which a plurality of LED elements are heated via a anisotropic conductive paste while pressing a work mounted on a mounting surface of a substrate (Patent Document 1: Japanese Patent No. 6565902). In addition, a manufacturing method has been proposed in which the bypass wiring pattern is disconnected by connecting the LED chip to a portion of the substrate where the bypass wiring pattern is formed through an anisotropic conductive paste (Patent Document 2: Patent). No. 6147645). A reflow furnace that heats a work while conveying the work by a conveyor is known (Patent Document 3: Japanese Patent No. 4818952).
一例として、高細精度ディスプレイ装置用のバックライトとして、幅寸法が0.1[mm]オーダーの多数の半導体チップをマトリクス状に基板実装した半導体装置がある。この場合、特許文献1のようにワークを加圧しながら加熱すると半導体チップの位置ずれや応力歪み等に起因する不良品が発生し易い。また、特許文献2のようにバイパス配線パターンが形成された基板を用いると半導体チップの高密度実装が困難になる。特に、導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを用いる場合、熱硬化性接着剤が熱硬化するとリワークは不可能になる。しかし、特許文献1〜3は、不良品のリワークについて言及していない。
As an example, as a backlight for a high-precision display device, there is a semiconductor device in which a large number of semiconductor chips with a width dimension of the order of 0.1 [mm] are mounted on a matrix substrate. In this case, if the work is heated while being pressurized as in
本発明は、上記事情に鑑みてなされ、導電粒子と熱硬化性接着剤とを有する異方性導電ペーストを介して複数の半導体チップが基板に搭載されたワークを通電可能かつリワーク可能な状態にすることで、高密度実装技術が必要な半導体装置における収率を飛躍的に高めることが可能な半導体装置の製造方法及び半導体装置の製造装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and makes it possible to energize and rework a work in which a plurality of semiconductor chips are mounted on a substrate through an anisotropic conductive paste having conductive particles and a thermosetting adhesive. By doing so, it is an object of the present invention to provide a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus capable of dramatically increasing the yield in a semiconductor device that requires a high-density mounting technique.
一実施形態として、以下に開示するような解決手段により、前記課題を解決する。 As one embodiment, the above-mentioned problems are solved by the solution means disclosed below.
本発明に係る半導体装置の製造方法は、未硬化の熱硬化性接着剤に導電粒子が分散している構成の異方性導電ペーストを半導体チップに転写して当該半導体チップをフリップチップ実装技術によって基板に搭載する実装ステップと、前記異方性導電ペーストを介して複数の前記半導体チップが前記基板に搭載されたワークを第1リフロー炉によって加熱処理する第1加熱処理ステップを有する構成であって、前記第1リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第1コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第2コンベヤとを有し、前記第1コンベヤと前記第2コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第1リフロー炉を通過させる構成であり、前記第1加熱処理ステップは、前記ワークを前記加熱ゾーンにおける第1加熱ゾーンにピッチ送りで搬送して滞留させることで当該第1加熱ゾーンにて前記ワークを平均値が4〜8℃/秒の昇温カーブで加熱し、次に、前記ワークを前記加熱ゾーンにおける第2加熱ゾーンにピッチ送りで搬送して滞留させることで前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にすることを特徴とする。
前記第1加熱処理ステップは、前記第1加熱ゾーンにて前記ワークをピーク温度に到達するまで20〜40秒加熱し、前記第2加熱ゾーンにて前記ワークを前記ピーク温度が維持されるように5〜30秒加熱し、続いて、前記冷却ゾーンにて前記ワークを冷却することが好ましい。一例として、前記半導体チップはLEDであって、前記第1加熱処理ステップの後に、前記ワークに導通試験を行う導通試験ステップと、前記導通試験ステップにおいて前記LEDのうちから導通不良品が検出された場合に前記導通不良品を不良品除去機によって除去する不良品除去ステップと、前記導通不良品に換えて前記LEDの新たなものに前記異方性導電ペーストを転写して前記導通不良品が除去された箇所に搭載する再実装ステップとを有し、前記不良品除去ステップは、前記導通不良品の実装箇所を非接触で加熱しながら、真空吸引ヘッドにて吸引することで前記半田を再溶融して前記導通不良品および接続部の前記熱硬化性接着剤を前記基板から除去する。一例として、前記再実装ステップの後に、前記第1加熱処理ステップと前記導通試験ステップとを前記導通不良品が検出されなくなるまで繰り返し、前記導通試験ステップは、前記LEDの点灯の有無を前記LEDの配置データと関連付けて記憶手段によってデータ記憶させて前記導通不良品の位置を特定する。
A method for manufacturing a semiconductor device according to the present invention is a method in which an anisotropic conductive paste having conductive particles dispersed in an uncured thermosetting adhesive is transferred to a semiconductor chip and the semiconductor chip is flip-chip mounted by a flip chip mounting technique. a mounting step of mounting the substrate, a configuration having a first heat treatment step in which a plurality of said semiconductor chip is heated by the first reflow furnace onboard work on the substrate via the anisotropic conductive paste The first reflow furnace has a heating zone set to a melting temperature of the solder contained in the conductive particles or higher, a cooling zone set to a temperature lower than the melting temperature of the solder, and an inlet side to the heating zone. A first conveyor provided over the second conveyor and a second conveyor provided over the outlet side from the cooling zone, and the first conveyor and the second conveyor are provided. Wherein it work a configuration for passing the first reflow furnace below the curing time of the thermosetting adhesive, the first heat treatment step, the pitch in the first heating zone definitive the workpiece to the heating zone I The work is heated by a temperature rising curve having an average value of 4 to 8 ° C./sec in the first heating zone by being conveyed and retained by feeding, and then the work is heated in the second heating zone in the heating zone. To convey the work to the cooling zone and cure the solder so that the work can be energized and reworkable. Is characterized by.
In the first heat treatment step, the work is heated in the first heating zone for 20 to 40 seconds until it reaches a peak temperature, and the work is maintained in the second heating zone at the peak temperature. It is preferable that the work is heated for 5 to 30 seconds and then the work is cooled in the cooling zone. As an example, the semiconductor chip is an LED, and after the first heat treatment step, a continuity test step of conducting a continuity test on the work, and a defective conduction product is detected from the LEDs in the continuity test step. In this case, a defective product removing step of removing the defective conductive product by a defective product removing machine, and removing the defective conductive product by transferring the anisotropic conductive paste to a new LED instead of the defective conductive product. The re-mounting step of mounting the re-mounting part on a fixed part, and the defective product removing step re-melts the solder by sucking with a vacuum suction head while heating the mounting part of the defective conduction product in a non-contact manner. Then, the thermosetting adhesive of the defective connection and the connecting portion is removed from the substrate. As an example, after the remounting step, the first heat treatment step and the continuity test step are repeated until the defective continuity product is no longer detected, and the continuity test step determines whether or not the LED is turned on. The position of the defective conduction product is specified by storing the data in association with the arrangement data by the storage means.
この構成によれば、異方性導電ペーストにおける半田は硬化しているので、通電することで基板に搭載された複数の半導体チップのうちの導通不良品が検出できる。尚且つ、異方性導電ペーストにおける熱硬化性接着剤は硬化時間未満のゲル状態なので、基板に搭載された複数の半導体チップのうちの導通不良品を除去してリワークすることが容易にできる。ここで、異方性導電ペーストにおける熱硬化性接着剤の硬化時間は、一例として、材料メーカーの推奨硬化条件が適用可能であり、また、異方性導電ペーストにおける熱硬化性接着剤が硬化時間未満のゲル状態となっている時間を実験データに基づいて算出した硬化条件が適用可能であり、または、これらの組み合わせによって導出した硬化条件が適用可能である。 According to this configuration, since the solder in the anisotropic conductive paste is hardened, it is possible to detect a defective conduction product among the plurality of semiconductor chips mounted on the substrate by energizing the solder. Moreover, since the thermosetting adhesive in the anisotropic conductive paste is in a gel state for less than the curing time, it is possible to easily remove defective conductive products from the plurality of semiconductor chips mounted on the substrate and perform rework. Here, for the curing time of the thermosetting adhesive in the anisotropic conductive paste, for example, the curing conditions recommended by the material manufacturer can be applied, and the curing time of the thermosetting adhesive in the anisotropic conductive paste can be applied. The curing condition in which the gelling time of less than is calculated based on the experimental data is applicable, or the curing condition derived by the combination thereof is applicable.
本発明に係る半導体装置の製造装置は、未硬化の熱硬化性接着剤に導電粒子が分散している構成の異方性導電ペーストを半導体チップに転写する塗布機と前記半導体チップをフリップチップ実装技術によって基板に搭載する実装機と、前記異方性導電ペーストを介して複数の前記半導体チップが前記基板に搭載されたワークを加熱処理する第1リフロー炉と制御部とを有する構成であって、前記第1リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第1コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第2コンベヤとを有し、前記第1コンベヤと前記第2コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第1リフロー炉を通過させる構成であり、前記第1コンベヤと前記第2コンベヤとの間の位置に、前記ワークを前記第1コンベヤから前記第2コンベヤに移載する際に前記基板の上面に接する押えローラが設けられており、前記制御部は、前記ワークを前記加熱ゾーンにおける第1加熱ゾーンにピッチ送りで搬送して滞留させることで当該第1加熱ゾーンにて前記ワークを平均値が4〜8℃/秒の昇温カーブで加熱し、次に、前記ワークを前記加熱ゾーンにおける第2加熱ゾーンにピッチ送りで搬送して滞留させることで前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にする制御を行う構成であることを特徴とする。
前記押えローラは、シャフトにローラが所定間隔で回転可能に軸支されており、前記ローラの自重で前記基板の実装面を避けた位置に接する構成であり、前記制御部は、前記第1加熱ゾーンにて前記ワークをピーク温度に到達するまで20〜40秒加熱し、前記第2加熱ゾーンにて前記ワークを前記ピーク温度が維持されるように5〜30秒加熱し、続いて、前記冷却ゾーンにて前記ワークを冷却する制御を行う構成であることが好ましい。一例として、前記半導体チップはLEDであって、前記ワークに導通試験を行う導通試験機と、前記導通試験機によって前記LEDのうちから導通不良品が検出された場合に前記導通不良品を除去する不良品除去機とを有し、前記不良品除去機は、前記導通不良品の実装箇所を非接触で加熱しながら、真空吸引ヘッドにて吸引することで前記半田を再溶融して前記導通不良品および接続部の前記熱硬化性接着剤を前記基板から除去する構成であり、前記制御部は、前記塗布機および前記実装機に対して、前記LEDの新たなものに前記異方性導電ペーストを転写して前記導通不良品が除去された箇所に搭載する制御を行う構成である。一例として、前記導通試験機は、前記LEDの点灯の有無を前記LEDの配置データと関連付けて記憶手段によってデータ記憶させて前記導通不良品の位置を特定する構成である。
A semiconductor device manufacturing apparatus according to the present invention comprises a coating machine for transferring an anisotropic conductive paste having conductive particles dispersed in an uncured thermosetting adhesive to a semiconductor chip and a flip chip mounting of the semiconductor chip. a mounter for mounting to a substrate by techniques, a plurality of the semiconductor chip through the anisotropic conductive paste have a configuration having a first reflow furnace and a control unit for heating the onboard work on the substrate The first reflow furnace has a heating zone set to a melting temperature of the solder contained in the conductive particles or higher, a cooling zone set to a temperature lower than the melting temperature of the solder, and an inlet side to the heating zone. A first conveyor provided over the cooling zone and a second conveyor provided over the outlet side from the cooling zone, and the work is performed by the first conveyor and the second conveyor. Wherein a thermosetting adhesive construction for passing the first reflow furnace below the curing time, the position between said first conveyor and said second conveyor, wherein the workpiece from the first conveyor second presser rollers in contact with the upper surface of the substrate is provided when transferred to the conveyor, wherein the control unit, the in be retained are transported by a pitch feed into the first heating zone definitive the workpiece to the heating zone Heating the work in the first heating zone with a temperature rising curve having an average value of 4 to 8 ° C./second, and then conveying the work to the second heating zone in the heating zone by pitch feed to make it stay there. in by melting the solder, then it, said conveys the workpiece to the cooling zone to cure the solder is energizable and configured to perform a control to rework ready the workpiece And it features.
The pressing roller is configured such that the shaft is rotatably supported on a shaft so that the roller can rotate at a predetermined interval, and the pressing roller is in contact with a position avoiding the mounting surface of the substrate due to its own weight. The work is heated in the zone for 20 to 40 seconds until the peak temperature is reached, and the work is heated in the second heating zone for 5 to 30 seconds so that the peak temperature is maintained, followed by the cooling. It is preferable that the zone is controlled to cool the work. As an example, the semiconductor chip is an LED, and a continuity tester that conducts a continuity test on the work and a continuity tester that removes a defective continuity product from the LEDs are detected. The defective product removing machine includes a defective product removing machine, which reheats the solder by sucking with a vacuum suction head while heating the mounting location of the defective conductive product in a non-contact manner, thereby causing the conductive failure. The non-defective product and the thermosetting adhesive of the connection portion are configured to be removed from the substrate, and the control unit adds the anisotropic conductive paste to the coating machine and the mounting machine as a new LED. Is transferred and the control is performed to mount the defective product on the location where the defective conduction product is removed. As an example, the continuity tester is configured to associate the presence or absence of lighting of the LED with the arrangement data of the LED and cause the storage unit to store the data to identify the position of the defective conduction product.
この構成によれば、ワークを第1コンベヤによって加熱ゾーンに搬送して異方性導電ペーストの導電粒子における半田を速やかに溶融させて、引き続き、ワークを第2コンベヤによって冷却ゾーンに搬送して異方性導電ペーストの導電粒子における半田を速やかに硬化させて、ワークを熱硬化性接着剤の硬化時間未満で第1リフロー炉を通過させる。よって、ワークを通電可能かつリワーク可能な状態にすることができる。 According to this configuration, the work is conveyed to the heating zone by the first conveyor to rapidly melt the solder in the conductive particles of the anisotropic conductive paste, and subsequently, the work is conveyed to the cooling zone by the second conveyor. The solder in the conductive particles of the anisotropic conductive paste is quickly cured, and the work is passed through the first reflow furnace in less than the curing time of the thermosetting adhesive. Therefore, the work can be energized and can be reworked.
本発明の半導体装置の製造方法及び半導体装置の製造装置によれば、ワークを通電可能かつリワーク可能な状態にできる。よって、一例として、幅寸法が0.1[mm]オーダーの多数の半導体チップを基板実装する場合など高密度実装技術が必要な半導体装置における収率を飛躍的に高めることができる。 According to the method for manufacturing a semiconductor device and the apparatus for manufacturing a semiconductor device of the present invention, a work can be energized and reworkable. Therefore, as an example, the yield in a semiconductor device that requires a high-density mounting technique, such as when mounting a large number of semiconductor chips having a width dimension on the order of 0.1 mm, on a substrate can be dramatically increased.
以下、図面を参照して、本発明の実施形態について詳しく説明する。図1は、本実施形態の半導体装置の製造装置1(以下、装置1と表記する場合がある)の一部ないしは全部を示しており、特に、第1リフロー炉3の内部を模式的に示す断面図である。図中の左側は入口側(上流側)であり、図中の右側は出口側(下流側)である。第1リフロー炉3は、搬送機構と加熱機構とが内蔵された本体30とコントローラ35とを有する。図1の例では、製造装置1を構成する各種装置を制御する制御部2が第1リフロー炉3に搭載または近接配置されている。制御部2はコントローラ35を含む場合がある。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a part or all of a semiconductor device manufacturing apparatus 1 (hereinafter, sometimes referred to as apparatus 1) of the present embodiment, and particularly, schematically shows the inside of a
ワーク90は製造工程において半導体装置94となる前の中間体であり、図6A〜図7Cに示すように、第1中間体90a、第2中間体90b、第3中間体90c、第4中間体90d、第5中間体90eがある。ワーク90は、基板93と、半導体チップ91と、異方性導電ペースト92とを有する。
The
半導体装置94の一例を模式的に示す断面図を図7Cに示す。基板93は上面93aに銅などの導体からなる配線パターンが形成された実装面を有しており、電極93eが露出している。半導体チップ91は、チップ形状の本体の一端側と他端側とに各々電極91eが形成されており、半導体チップ91の下面91bが基板93の上面93aに実装されて電極91eと電極93eとが通電可能に半田接続される。半導体装置94は、複数の半導体チップ91が基板93にフリップチップ実装され電気接続されて接合された製品であり、一例として、多数の半導体チップ91が基板93にマトリクス状に実装される。半導体チップ91は、一例として、LED、トランジスタ、集積回路素子、その他既知のチップ形状の半導体である。異方性導電ペースト92は、電極91eと電極93eとを半田接続するための導電粒子92aと、半導体チップ91と基板93とを接着固定するための熱硬化性接着剤92bとを有している。異方性導電ペースト92は、液状もしくはゲル状で未硬化状態の熱硬化性接着剤92bに導電粒子92aが分散している。熱硬化性接着剤92bは、エポキシ、ポリイミド、その他既知の熱硬化性樹脂が適用される。導電粒子92aは、半田または半田を構成する導電金属を有しており、金、銀、銅、錫、亜鉛、ニッケル、ビスマス、インジウム、その他既知の導電金属またはこれらの合金が適用される。
A cross-sectional view schematically showing an example of the
図1は第1リフロー炉3の内部を模式的に示す構成図である。第1リフロー炉3は、上流側から順に、投入コンベヤ33、第1コンベヤ31、押えローラ34、第2コンベヤ32が配されている。本体30は、上流側から順に、入口30a、ラビリンス36a、加熱ゾーン3b、冷却ゾーン3c、ラビリンス36f、出口30fを有している。投入コンベヤ33は、入口30aの上流側からラビリンス36aの上流側まで配されており、入口30aの上流側からラビリンス36aの上流側までワーク90a(90)を搬送する構成である。第1コンベヤ31は、投入コンベヤ33の下流側から第2コンベヤ32の上流側まで配されており、投入コンベヤ33から受け渡されたワーク90を、入口側のラビリンス36aを通過させて加熱ゾーン3bに搬送する構成である。押えローラ34は、加熱ゾーン3bから冷却ゾーン3cにワーク90を移載する際にワーク90の搬送速度を保つための機構である。第2コンベヤ32は、第1コンベヤ31の下流側から出口30fの下流側まで配されており、第1コンベヤ31から受け渡されたワーク90を、冷却ゾーン3cを通過させて出口側のラビリンス36fを通過させて出口30fを通過させて次工程まで搬送する構成である。
FIG. 1 is a configuration diagram schematically showing the inside of the
つまり、第1リフロー炉3は、入口側から加熱ゾーン3bに亘って第1コンベヤ31が設けられ、続いて、冷却ゾーン3cから出口側に亘って第2コンベヤ32が設けられている。一例として、入口30aの上流側から加熱ゾーン3bに亘って第1コンベヤ31とする場合があり、また、冷却ゾーン3cを通過させて出口側のラビリンス36fを通過させる第2コンベヤ32と出口側のラビリンス36fから出口30fを通過させて次工程まで搬送する搬出コンベヤとの分割構成にする場合がある。
That is, in the
第1リフロー炉3は、窒素など不活性ガス雰囲気下にてワーク90を搬送しながら非接触でワーク90を加熱処理する装置である。第1コンベヤ31、第2コンベヤ32および投入コンベヤ33は、チタンやチタン合金などの熱歪みを抑えた金属製のチェーンレールで構成される。加熱ゾーン3bは、第1加熱ゾーン3b1、第2加熱ゾーン3b2の順に配されており、熱風パネル式ヒータなどの熱分布を均一にしたヒータになっている。冷却ゾーン3cは、第1冷却ゾーン3c1、第2冷却ゾーン3c2の順に配されており、送風ファンなどの冷却機構で構成される。ラビリンス36aおよびラビリンス36fは炉内の温度を保ちつつ不活性ガスの機外への流出を抑える機構になっている。なお、ラビリンス、ヒータおよび冷却機構は、上述の特許文献3などの公知技術が適用できる。
The
図5は半導体装置の製造装置1の回路構成の一例を模式的に示す構成図である。装置1は、一例として制御部2、第1リフロー炉3、塗布機4、実装機5、導通試験機6、不良品除去機7および第2リフロー炉8を備える。図5の例では、制御部2はコンピュータであり、当該コンピュータ上で動作する制御プログラム27がインストールされている。制御部2には、CPU21が内蔵される。そして、ディスプレイ装置24と、キーボードやマウス等のディスプレイ入力手段23が接続される。ここで、ディスプレイ入力手段23は、ディスプレイ装置24の画面上に設けられたタッチパネルにする場合がある。制御部2は、二次記憶装置の所定の記憶領域にデータベース22が記憶されている。データベース22は、フラッシュメモリなどの外部記憶装置(三次記憶装置)に保存しておくこともできる。なお、制御部2は、既知のコンピュータの構成を一部変更して適用できる。制御プログラム27のファームウエアは、一例として、C言語やアセンブラ等の言語で構成され、Webブラウザおよびコマンドラインからアップデートが可能である。
FIG. 5 is a configuration diagram schematically showing an example of a circuit configuration of the semiconductor
図5の例では、第1リフロー炉3は本体30とコントローラ35を有し、塗布機4は本体40とコントローラ45を有し、実装機5は本体50とコントローラ55を有し、導通試験機6は本体60とコントローラ65を有し、不良品除去機7は本体70とコントローラ75を有し、第2リフロー炉8は本体80とコントローラ85を有する。そして、コントローラ25とコントローラ35とが信号接続され、コントローラ25とコントローラ45とが信号接続され、コントローラ25とコントローラ55とが信号接続され、コントローラ25とコントローラ65とが信号接続され、コントローラ25とコントローラ75とが信号接続され、コントローラ25とコントローラ85とが信号接続されている。この構成によれば、データ転送してリアルタイムで制御できる。信号接続方式は、一例として有線LAN、無線LAN、USB接続、その他既知のネットワーク接続が挙げられる。
In the example of FIG. 5, the
塗布機4は、一例としてディスペンサ方式または印刷方式によって異方性導電ペースト92を基板93に塗布する構成である。また、一例として転写方式によって異方性導電ペースト92を半導体チップ91に転写する構成である。実装機5は、一例としてピックアンドプレース方式によって半導体チップ91を基板93に搭載する構成である。一例として、塗布機4と実装機5とを組み合わせた構成にしてもよい。導通試験機6は、一例として通電によって半導体チップ91を動作させて良否判定を行う構成である。不良品除去機7は、一例として非接触加熱機構と、吸引または吸着機構とを組み合わせた構成であり、半導体チップ91のうちから導通不良品が検出された場合に当該導通不良品を除去する構成である。一例として、導通試験機6と不良品除去機7とを組み合わせた構成にしてもよい。第2リフロー炉8は、半導体チップ91のうちから導通不良品が検出されなかった場合に非接触でワーク90を加熱して熱硬化性接着剤92bを熱硬化させる構成である。一例として、第2リフロー炉8はバッチ炉にしてもよい。
The
引き続き、本実施形態の半導体装置の製造方法について、以下に説明する。 Next, the method for manufacturing the semiconductor device of this embodiment will be described below.
図8と図9は本実施形態に係る半導体装置94の製造手順の例を示すフローチャート図である。本実施形態は、異方性導電ペースト92を介して複数の半導体チップ91を基板93に搭載して第1中間体90aにする実装ステップS1と、第1中間体90aを加熱処理して第2中間体90bにする第1加熱処理ステップS2と、第2中間体90bを導通試験する導通試験ステップS3と、実装された半導体チップ91のうちから導通不良品911が検出された場合に導通不良品911を除去して第3中間体90cにする不良品除去ステップS4と、導通不良品911に換えて新たな半導体チップ912を基板93における導通不良品911が除去された箇所に搭載して第4中間体90dにする再実装ステップS5と、導通試験ステップS3において導通不良品が検出されなかった場合にワーク90を加熱して熱硬化性接着剤92bを熱硬化させる第2加熱処理ステップS6を有する。
8 and 9 are flowcharts showing an example of the manufacturing procedure of the
再実装ステップS5は、一例として、基板93における導通不良品911が除去された箇所に異方性導電ペースト92を塗布して、新たな半導体チップ912を搭載して第4中間体90dにする場合があり、また一例として、新たな半導体チップ912に異方性導電ペースト92を転写して、基板93における導通不良品911が除去された箇所に新たな半導体チップ912を搭載して第4中間体90dにする場合がある。
In the remounting step S5, as an example, the anisotropic
実装する半導体チップ91の種類、個数、配列、ピッチ、実装密度、加工条件、その他の条件によって、不良品除去ステップS4および再実装ステップS5の回数は変動する場合がある。図8の例は、不良品除去ステップS4および再実装ステップS5を導通不良品が検出されなくなるまで1回以上繰り返す場合のフロー図である。また、図9の例は、不良品除去ステップS4および再実装ステップS5を1回で完了する場合のフロー図である。不良品除去ステップS4および再実装ステップS5は1回、2回、3回または4回以上の場合がある。加熱処理に伴う製品特性への影響や製造時間や製造コストなどを考慮すると、不良品除去ステップS4および再実装ステップS5は10回未満が好ましく、5回未満がより好ましい。 The number of defective product removing steps S4 and remounting steps S5 may vary depending on the type, number, arrangement, pitch, mounting density, processing conditions, and other conditions of the semiconductor chips 91 to be mounted. The example of FIG. 8 is a flow chart in the case where the defective product removing step S4 and the re-mounting step S5 are repeated once or more until no defective conductive product is detected. Further, the example of FIG. 9 is a flow chart when the defective product removing step S4 and the re-mounting step S5 are completed once. The defective product removing step S4 and the re-mounting step S5 may be performed once, twice, three times or four times or more. Considering the influence of the heat treatment on the product characteristics, the manufacturing time and the manufacturing cost, the defective product removing step S4 and the re-mounting step S5 are preferably less than 10 times, more preferably less than 5 times.
図2A〜図3Cは、ワーク90を搬送しながら加熱処理する第1リフロー炉3の内部を模式的に示す構成図である。図4は、第1リフロー炉3におけるワーク90の温度プロファイルの一例を示すグラフ図である。グラフの縦軸はワーク90の表面温度であり、グラフの横軸はワーク90の搬送時間である。本実施形態は、第1リフロー炉3における加熱ゾーン3bは異方性導電ペースト92の導電粒子に含まれている半田が溶融する温度以上に設定され、かつ、異方性導電ペースト92の材料メーカーの推奨加熱温度プラス50[℃]以下に設定される。第1リフロー炉3における冷却ゾーン3cは異方性導電ペースト92の導電粒子に含まれている半田が溶融する温度未満に設定され、かつ、室温以上に設定される。制御部2は、ワーク90を炉内に搬入して、第1加熱ゾーン3b1にて所定の昇温カーブで加熱し、第2加熱ゾーン3b2にてピーク温度で所定時間維持し、第1冷却ゾーン3c1にて所定の降温カーブで降温し、第2冷却ゾーン3c2にて徐々に冷却して次工程にてハンドリング可能な状態にして搬出する制御を行う。
2A to 3C are configuration diagrams schematically showing the inside of the
引き続き、図8に示す製造手順について、以下に説明する。 Next, the manufacturing procedure shown in FIG. 8 will be described below.
異方性導電ペースト92は、一例として、鉛フリー半田または鉛フリー半田を構成する導電金属を有する導電粒子92aと、エポキシ樹脂からなる熱硬化性接着剤92bとを有する。
The anisotropic
実装ステップS1は、塗布機4によって異方性導電ペースト92を基板93の電極93eに塗布し、実装機5によって複数の半導体チップ91の下面91bが基板93の上面93aに向かい合わせになるようにして基板93に搭載して、図6Aに示すように、第1中間体90aにする。または、実装ステップS1は、塗布機4によって異方性導電ペースト92を半導体チップ91の下面91bに転写し、実装機5によって複数の半導体チップ91の下面91bが基板93の上面93aに向かい合わせになるようにして基板93に搭載して、図6Aに示すように、第1中間体90aにする。制御部2は、塗布機4および実装機5の動作を制御する。
In the mounting step S1, the
実装ステップS1に続いて、第1加熱処理ステップS2は、第1中間体90aを加熱処理して、第2中間体90bにする。第1加熱処理ステップS2において、図2Aと図2Bに示すように、制御部2の投入コンベヤ33に対する制御によって、投入コンベヤ33は第1中間体90aを入口30aに搬入する。次に、制御部2の投入コンベヤ33および第1コンベヤ31に対する制御によって、投入コンベヤ33と第1コンベヤ31とで連係動作して第1中間体90aを投入コンベヤ33から第1コンベヤ31に移載する。そして、制御部2の第1コンベヤ31に対する制御によって、第1コンベヤ31は第1中間体90aを第1加熱ゾーン3b1にピッチ送りで搬送する。
Subsequent to the mounting step S1, a first heat treatment step S2 heat-treats the first
次に、制御部2の第1コンベヤ31に対する制御によって、第1コンベヤ31は第1中間体90aを第1加熱ゾーン3b1に所定時間滞留させて、その後直ちに、第1加熱ゾーン3b1から第2加熱ゾーン3b2にピッチ送りで搬送する。続いて、図2Cに示すように、制御部2の第1コンベヤ31および第2コンベヤ32に対する制御によって、第1コンベヤ31と第2コンベヤ32とで連係動作して第1中間体90aを加熱された状態で第1コンベヤ31から第2コンベヤ32に移載し、そして、図3Aに示すように、第2コンベヤ32は第1中間体90aを加熱された状態から冷却するために一定の搬送速度で第1冷却ゾーン3c1に搬送し、一定の搬送速度で第2冷却ゾーン3c2に搬送する。そして、図3Bと図3Cに示すように、加熱されて冷却された状態の第2中間体90bを出口30fから搬出する。
Next, by the control of the
本実施形態によれば、第1中間体90aを第1加熱ゾーン3b1にピッチ送りして所定時間滞留させることで、均一な熱分布で第1中間体90aを所定の昇温カーブで加熱し、速やかにピーク温度に到達させることができる。また、ピーク温度まで加熱された第1中間体90aを第2加熱ゾーン3b2にピッチ送りして所定時間滞留させることで、均一な熱分布で第1中間体90aにおけるピーク温度を維持した状態で継続的に加熱し、導電粒子92aにおける半田を完全溶融させることができる。
According to the present embodiment, the first
加熱された第1中間体90aのピーク温度は導電粒子92aにおける半田の溶融温度よりも高い温度に設定される。ピーク温度は目安として導電粒子92aにおける半田の溶融温度プラス10[℃]以内に設定される。ピーク温度は導電粒子92aにおける半田の溶融温度プラス5[℃]以内に設定することが好ましい。これにより、第1中間体90aにおける半導体チップ91への熱ダメージを最小限に抑えつつ導電粒子92aにおける半田を速やかに溶融させることができる。
The peak temperature of the heated first
第1加熱ゾーン3b1における第1中間体90aをピーク温度に到達するまで加熱する加熱時間は目安として20[秒]〜40[秒]になる。また、第2加熱ゾーン3b2における第1中間体90aをそのピーク温度が維持される状態で継続的に加熱する加熱時間は目安として5[秒]〜30[秒]になる。これにより、第1中間体90aにおける半導体チップ91の熱歪みによる故障や異方性導電ペースト92の飛散を防止し、熱硬化性接着剤92bの熱硬化を極力抑えるとともに、導電粒子92aの凝集性を向上させて導電粒子92aにおける半田の溶融を速やかに行うことができる。
The heating time for heating the first intermediate 90a in the first heating zone 3b1 until it reaches the peak temperature is 20 [seconds] to 40 [seconds] as a guide. Further, the heating time for continuously heating the first
ここで、第1加熱ゾーン3b1にて加熱される第1中間体90aの昇温カーブの平均値は、一例として4[℃/秒]〜8[℃/秒]である。昇温カーブの最大値は、一例として4[℃/秒]〜20[℃/秒]である。熱伝導の損失を考慮して第1加熱ゾーン3b1における熱風温度は、第1中間体90aのピーク温度よりも高い温度に設定される。第1加熱ゾーン3b1における熱風温度は、一例として第1中間体90aのピーク温度よりも20[℃]〜100[℃]高い温度に設定される。第2加熱ゾーン3b2における熱風温度は、第1加熱ゾーン3b1における熱風温度よりも低い温度に設定されるとともに、第1中間体90aのピーク温度を維持できる温度に設定される。
Here, the average value of the temperature rising curve of the first
つまり、上記の構成によって、第1加熱ゾーン3b1によってワーク90を急速加熱させるとともに、第2加熱ゾーン3b2によってワーク90の導電粒子92aにおける半田の溶融を短時間で完了させることができるので、熱硬化性接着剤92bの熱硬化を極力抑えることができる。
That is, with the above-described configuration, the
そして、ワーク90をピーク温度まで加熱し導電粒子92aにおける半田を完全に溶融させた状態で一定の搬送速度で第1冷却ゾーン3c1に搬送し、導電粒子92aにおける半田が硬化するまで冷風によって冷却する。冷却時間は目安として10[秒]〜30[秒]になる。続いて、ワーク90を導電粒子92aにおける半田が硬化した状態で一定の搬送速度で第2冷却ゾーン3c2に搬送して通電試験が可能な温度かつハンドリング可能な温度まで冷風によって冷却する。冷却時間は目安として10[秒]〜40[秒]になる。通電試験が可能な温度は目安として20[℃]〜40[℃]である。この構成により、ワーク90における熱硬化性接着剤92bの熱硬化を極力抑えつつ速やかに通電試験を開始することができる。
Then, the
ここで、第1リフロー炉3は、第1コンベヤ31と第2コンベヤ32との間の位置に、ワーク90を第1コンベヤ31から第2コンベヤ32に移載する際に基板93の上面93eに接する押えローラ34が設けられている。押えローラ34を設けたことで、第1コンベヤ31の搬送速度を維持した状態で速やかに第1冷却ゾーン3c1にワーク90を搬送することができる。押えローラ34は、一例として、シャフトに2つのローラが所定間隔で回転可能に軸支されており、基板93の上面93eの実装面を避けた両側付近に接する構成であり、2つのローラの自重で基板93を平行状態で抑えつつ、重量負荷の影響を抑えて第1コンベヤ31の搬送速度を維持した状態でワーク90を第2コンベヤ32に送り出すことができる。
Here, the
本実施形態によれば、第1コンベヤ31と第2コンベヤ32との連係動作によって、ワーク90を、その異方性導電ペースト92における熱硬化性接着剤92bの硬化時間未満で第1リフロー炉3を通過させることができる。また、第1加熱処理ステップS2によって、ワーク90を加熱ゾーン3bにピッチ送りで搬送して異方性導電ペースト92の導電粒子92aにおける半田を速やかに溶融させ、続いて、ワーク90を冷却ゾーン3cに定速送りで搬送して異方性導電ペースト92の導電粒子92aにおける半田を硬化させて、ワーク90を速やかに通電可能かつリワーク可能な状態にすることができる。
According to the present embodiment, the
第1加熱処理ステップS2に続いて、導通試験ステップS3は、導通試験機6によって、第2中間体90bを導通試験する。半導体チップ91は、一例としてLEDである。LEDの場合、良品は点灯し、不良品は点灯しないので、良否判断が容易にできるとともに、CCDカメラや光センサなどの受光手段からの受光信号と、半導体チップ91の配置データとを関連付けてデータ記憶させる記憶手段とを組み合わせて不良品の位置が容易に特定できる。半導体チップ91はフリップチップ接合技術が適用されるチップ形状の半導体であればよい。よって、半導体チップ91は、LED、トランジスタ、集積回路素子、その他既知のチップ形状の半導体の場合がある。
Following the first heat treatment step S2, the continuity test step S3 tests the continuity of the second
導通試験ステップS3において、図6Bに示すように、実装された半導体チップ91のうちから導通不良品911が検出された場合に不良品除去ステップS4になり、不良品除去機7によって、実装された半導体チップ91のうちから導通不良品911を除去して第3中間体90cにする。一例として、レーザヘッド77にて、レーザF1を基板93通過させて導通不良品911の下面側に照射することで導通不良品911の実装箇所を非接触で加熱しながら、真空吸引ヘッドにてエアを矢印F2方向に吸引することで、熱硬化性接着剤92bにおける半田を再溶融して導通不良品911および接続部の熱硬化性接着剤92bを基板93から除去する。不良品除去ステップS4に続いて、再実装ステップS5は、塗布機4によって、基板93における導通不良品911が除去された箇所に異方性導電ペースト92を塗布して、図7Aに示すように、新たな半導体チップ912を搭載して第4中間体90dにする。または、再実装ステップS5は、塗布機4によって、新たな半導体チップ912に異方性導電ペースト92を転写して、図7Aに示すように、基板93における導通不良品911が除去された箇所に新たな半導体チップ912を搭載して第4中間体90dにする。
In the continuity test step S3, as shown in FIG. 6B, when a
制御部2は、再実装ステップS5の後に、第1加熱処理ステップS2と導通試験ステップS3とを導通不良品が検出されなくなるまで繰り返して、図7Bに示すように、実装されたすべての半導体チップ912が導通良品の第5中間体90eにする制御を行う。
After the remounting step S5, the
そして、導通試験ステップS3において導通不良品が検出されなかった場合に第2加熱処理ステップS6になり、第2リフロー炉8によって、第5中間体90eを加熱して熱硬化性接着剤92bを熱硬化させる。第2加熱処理ステップS6における熱風温度は、熱伝導の損失を考慮して熱硬化性接着剤92bの熱硬化温度よりも目安として2[℃]〜5[℃]高い温度に設定し、所定時間加熱する。加熱時間は目安として20[分]〜240[分]になる。一例として、異方性導電ペースト90の定格加熱温度で定格加熱時間加熱する。第2加熱処理ステップS6の加熱時間が目安として60[分]以上になる場合やエージング処理を含める場合は、第2リフロー炉8に代えてバッチ炉によって一括生産することで生産性の向上が図れる。
Then, when no defective continuity is detected in the continuity test step S3, the second heat treatment step S6 is performed, and the
図8に示す製造手順は上述のとおりである。ここで、実装する半導体チップ91の種類、個数、配列、ピッチ、実装密度、加工条件、その他の条件が整備されている場合、不良品除去ステップS4および再実装ステップS5を1回で完了することが可能になり、この場合は、図9に示す製造手順にすることで生産性の向上が図れる。 The manufacturing procedure shown in FIG. 8 is as described above. Here, if the types, the number, the arrangement, the pitch, the mounting density, the processing conditions, and other conditions of the semiconductor chips 91 to be mounted are prepared, the defective product removing step S4 and the remounting step S5 should be completed once. In this case, the productivity can be improved by adopting the manufacturing procedure shown in FIG.
本実施形態によれば、ワーク90を通電可能かつリワーク可能な状態にするので、一例として、RGBディスプレイやLCDのバックライトのように、幅寸法が0.1[mm]オーダーの多数のLEDチップをマトリクス状に基板実装する場合など高密度実装技術が必要な半導体装置における収率を飛躍的に高めることができる。
According to the present embodiment, since the
上述の実施形態では、導通試験機6によってワーク90を導通試験するとしたが、これに限定されず、ワーク90が通電可能かつリワーク可能な状態となっていれば、半導体チップ91の種別に応じた良否判定が可能である。異方性導電ペースト92は、既知の導電粒子92aと既知の熱硬化性接着剤92bとから構成される材料が適用可能であり、または、バインダのうちの樹脂硬化促進剤を添加しない材料にしてもよい。導電粒子92aは、用途によっては鉛を含む場合がある。なお、本発明は、上述した実施の形態に限定されるものではない。
In the above-described embodiment, the
1 半導体装置の製造装置
2 制御部
3 第1リフロー炉、3b 加熱ゾーン、3b1 第1加熱ゾーン、3b2 第2加熱ゾーン、3c 冷却ゾーン、3c1 第1冷却ゾーン、3c2 第2冷却ゾーン
4 塗布機
5 実装機
6 導通試験機
7 不良品除去機
8 第2リフロー炉
30 本体、30a 入口、30f 出口
31 第1コンベヤ
32 第2コンベヤ
33 投入コンベヤ
34 押えローラ
35 コントローラ
36a、36f ラビリンス
90 ワーク
90a 第1中間体(ワーク)、90b 第2中間体(ワーク)、90c 第3中間体(ワーク)、90d 第4中間体(ワーク)、90e 第5中間体(ワーク)
91 半導体チップ、91b 下面、91e 電極
92 異方性導電ペースト、92a 導電粒子、92b 熱硬化性接着剤
93 基板、93a 上面、93e 電極
94 半導体装置
911 導通不良品
1 Semiconductor
91 semiconductor chip, 91b lower surface,
Claims (10)
前記異方性導電ペーストを介して複数の前記半導体チップが前記基板に搭載されたワークを第1リフロー炉によって加熱処理する第1加熱処理ステップを有する構成であって、
前記第1リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第1コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第2コンベヤとを有し、前記第1コンベヤと前記第2コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第1リフロー炉を通過させる構成であり、
前記第1加熱処理ステップは、前記ワークを前記加熱ゾーンにおける第1加熱ゾーンにピッチ送りで搬送して滞留させることで当該第1加熱ゾーンにて前記ワークを平均値が4〜8℃/秒の昇温カーブで加熱し、次に、前記ワークを前記加熱ゾーンにおける第2加熱ゾーンにピッチ送りで搬送して滞留させることで前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にすること
を特徴とする半導体装置の製造方法。 A mounting step of transferring an anisotropic conductive paste having conductive particles dispersed in an uncured thermosetting adhesive to a semiconductor chip and mounting the semiconductor chip on a substrate by a flip chip mounting technique,
A configuration having a first heat treatment step of heat-treating a workpiece in which a plurality of the semiconductor chip through the anisotropic conductive paste is mounted on the substrate by the first reflow furnace,
The first reflow furnace has a heating zone set at a melting temperature of the solder contained in the conductive particles or higher, a cooling zone set at a temperature lower than the melting temperature of the solder, and an inlet side to the heating zone. And a second conveyor provided over the outlet side from the cooling zone, and the first conveyor and the second conveyor provide the workpiece with the thermosetting adhesive. It is configured to pass through the first reflow furnace in less than a curing time,
The first heat treatment step, the workpiece mean the workpiece in the first heating zone by causing the transport to be retained by the heated first heating zone to the pitch feed of definitive to zone is 4 to 8 ° C. / sec Of the heating zone, and then, the work is conveyed to the second heating zone in the heating zone by pitch feed and retained therein to melt the solder, and subsequently, the work is conveyed to the cooling zone. Then, the solder is hardened so that the work can be energized and can be reworked.
を特徴とする請求項1記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein
前記第1加熱処理ステップの後に、前記ワークに導通試験を行う導通試験ステップと、前記導通試験ステップにおいて前記LEDのうちから導通不良品が検出された場合に前記導通不良品を不良品除去機によって除去する不良品除去ステップと、前記導通不良品に換えて前記LEDの新たなものに前記異方性導電ペーストを転写して前記導通不良品が除去された箇所に搭載する再実装ステップとを有し、
前記不良品除去ステップは、前記導通不良品の実装箇所を非接触で加熱しながら、真空吸引ヘッドにて吸引することで前記半田を再溶融して前記導通不良品および接続部の前記熱硬化性接着剤を前記基板から除去すること
を特徴とする請求項1または2記載の半導体装置の製造方法。 The semiconductor chip is an LED,
After the first heat treatment step, a continuity test step of conducting a continuity test on the workpiece, and a defective continuity product is detected by a defective product removing machine when a defective continuity product is detected from the LEDs in the continuity test step. There is a defective product removing step of removing the defective conductive product, and a remounting step of transferring the anisotropic conductive paste to a new LED instead of the defective conductive product and mounting the anisotropic conductive paste at a location where the defective conductive product is removed. Then
The defective product removing step reheats the solder by sucking with a vacuum suction head while heating the mounting location of the defective product without contact to re-melt the defective product and the thermosetting property of the connection portion. The method for manufacturing a semiconductor device according to claim 1 , wherein the adhesive is removed from the substrate .
前記導通試験ステップは、前記LEDの点灯の有無を前記LEDの配置データと関連付けて記憶手段によってデータ記憶させて前記導通不良品の位置を特定すること
を特徴とする請求項3記載の半導体装置の製造方法。 After the remounting step, the first heat treatment step and the continuity test step are repeated until the defective continuity product is no longer detected,
In the continuity test step, the position of the defective conduction product is specified by associating presence / absence of lighting of the LED with the arrangement data of the LED and storing the data by a storage unit. Of manufacturing a semiconductor device of.
を特徴とする請求項3または4記載の半導体装置の製造方法。 5. The method according to claim 3, further comprising a second heat treatment step of heating the work to thermally cure the thermosetting adhesive when the conduction failure step is not detected in the conduction test step. Of manufacturing a semiconductor device of.
前記異方性導電ペーストを介して複数の前記半導体チップが前記基板に搭載されたワークを加熱処理する第1リフロー炉と制御部とを有する構成であって、
前記第1リフロー炉は、前記導電粒子に含まれている半田の溶融温度以上に設定された加熱ゾーンと、前記半田の溶融温度未満に設定された冷却ゾーンと、入口側から前記加熱ゾーンに亘って設けられた第1コンベヤと、前記冷却ゾーンから出口側に亘って設けられた第2コンベヤとを有し、前記第1コンベヤと前記第2コンベヤとによって前記ワークを前記熱硬化性接着剤の硬化時間未満で前記第1リフロー炉を通過させる構成であり、
前記第1コンベヤと前記第2コンベヤとの間の位置に、前記ワークを前記第1コンベヤから前記第2コンベヤに移載する際に前記基板の上面に接する押えローラが設けられており、
前記制御部は、前記ワークを前記加熱ゾーンにおける第1加熱ゾーンにピッチ送りで搬送して滞留させることで当該第1加熱ゾーンにて前記ワークを平均値が4〜8℃/秒の昇温カーブで加熱し、次に、前記ワークを前記加熱ゾーンにおける第2加熱ゾーンにピッチ送りで搬送して滞留させることで前記半田を溶融させ、続いて、前記ワークを前記冷却ゾーンに搬送して前記半田を硬化させて、前記ワークを通電可能かつリワーク可能な状態にする制御を行う構成であること
を特徴とする半導体装置の製造装置。 A coating machine for transferring an anisotropic conductive paste having conductive particles dispersed in an uncured thermosetting adhesive to a semiconductor chip, and a mounting machine for mounting the semiconductor chip on a substrate by a flip chip mounting technique,
A configuration having a first reflow furnace and a control unit in which a plurality of the semiconductor chip through the anisotropic conductive paste is heated the onboard work on the substrate,
The first reflow furnace has a heating zone set to a temperature equal to or higher than the melting temperature of the solder contained in the conductive particles, a cooling zone set to a temperature lower than the melting temperature of the solder, and an inlet side to the heating zone. And a second conveyor provided over the outlet side from the cooling zone, and the first conveyor and the second conveyor provide the workpiece with the thermosetting adhesive. It is configured to pass through the first reflow furnace in less than a curing time,
At a position between the first conveyor and the second conveyor, a pressing roller that is in contact with the upper surface of the substrate when the work is transferred from the first conveyor to the second conveyor is provided,
Wherein the control unit, the average value of the work in the first heating zone be retained are transported by a pitch feed into the first heating zone definitive the workpiece to the heating zone 4 to 8 ° C. / sec Atsushi Nobori The solder is melted by heating in a curve and then conveying the work to the second heating zone in the heating zone by pitch feeding to make it stay , and subsequently, the work is conveyed to the cooling zone and An apparatus for manufacturing a semiconductor device, which is configured to cure solder so that the work can be energized and reworked.
前記制御部は、前記第1加熱ゾーンにて前記ワークをピーク温度に到達するまで20〜40秒加熱し、前記第2加熱ゾーンにて前記ワークを前記ピーク温度が維持されるように5〜30秒加熱し、続いて、前記冷却ゾーンにて前記ワークを冷却する制御を行う構成であることThe control unit heats the work in the first heating zone for 20 to 40 seconds until reaching the peak temperature, and 5 to 30 so that the work is maintained at the peak temperature in the second heating zone. Second heating, and then control to cool the work in the cooling zone.
を特徴とする請求項6記載の半導体装置の製造装置。7. The semiconductor device manufacturing apparatus according to claim 6.
前記ワークに導通試験を行う導通試験機と、前記導通試験機によって前記LEDのうちから導通不良品が検出された場合に前記導通不良品を除去する不良品除去機とを有し、
前記不良品除去機は、前記導通不良品の実装箇所を非接触で加熱しながら、真空吸引ヘッドにて吸引することで前記半田を再溶融して前記導通不良品および接続部の前記熱硬化性接着剤を前記基板から除去する構成であり、
前記制御部は、前記塗布機および前記実装機に対して、前記LEDの新たなものに前記異方性導電ペーストを転写して前記導通不良品が除去された箇所に搭載する制御を行う構成であること
を特徴とする請求項6または7記載の半導体装置の製造装置。 The semiconductor chip is an LED,
A continuity tester that conducts a continuity test on the work; and a defective product remover that removes the defective continuity product when a defective continuity product is detected from the LEDs by the continuity tester,
The defective product remover remelts the solder by sucking with a vacuum suction head while heating the mounting location of the defective product without contact, and the thermosetting property of the defective product and the connection portion. A structure for removing the adhesive from the substrate,
The control unit controls the coating machine and the mounting machine so that the anisotropic conductive paste is transferred to a new one of the LEDs and is mounted at a location where the defective conduction product is removed. 8. The apparatus for manufacturing a semiconductor device according to claim 6, wherein the manufacturing apparatus is a semiconductor device.
を特徴とする請求項8記載の半導体装置の製造装置。9. The semiconductor device manufacturing apparatus according to claim 8.
を特徴とする請求項8または9記載の半導体装置の製造装置。 Claim 8 or characterized by having a second reflow furnace or a batch furnace to thermally cure the thermosetting adhesive by heating the workpiece when the conduction defective products was not detected by the continuity tester 9. A semiconductor device manufacturing apparatus according to item 9.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019232231A JP6691998B1 (en) | 2019-12-24 | 2019-12-24 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
TW109120740A TWI721912B (en) | 2019-12-24 | 2020-06-19 | Manufacturing method of semiconductor device and manufacturing device of semiconductor device |
KR1020200099293A KR102212841B1 (en) | 2019-12-24 | 2020-08-07 | Method and apparatus for manufacturing semiconductor devices |
CN202011188068.9A CN113036026B (en) | 2019-12-24 | 2020-10-30 | Method and apparatus for manufacturing semiconductor device |
SG10202012501UA SG10202012501UA (en) | 2019-12-24 | 2020-12-14 | Method for producing semiconductor device and apparatus for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019232231A JP6691998B1 (en) | 2019-12-24 | 2019-12-24 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6691998B1 true JP6691998B1 (en) | 2020-05-13 |
JP2021100084A JP2021100084A (en) | 2021-07-01 |
Family
ID=70549829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019232231A Active JP6691998B1 (en) | 2019-12-24 | 2019-12-24 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6691998B1 (en) |
KR (1) | KR102212841B1 (en) |
CN (1) | CN113036026B (en) |
SG (1) | SG10202012501UA (en) |
TW (1) | TWI721912B (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114034186A (en) * | 2021-11-03 | 2022-02-11 | 珠海东精大电子科技有限公司 | Full-automatic crystal high-temperature reflow furnace |
KR20240126963A (en) | 2023-02-15 | 2024-08-22 | 박재성 | Semiconductor manufacturing device using high temperature heat treatment |
CN118450630B (en) * | 2024-07-08 | 2024-10-01 | 江苏三强电子科技有限公司 | Packaging equipment with detection function for semiconductor electronic element |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3700519A (en) | 1969-05-13 | 1972-10-24 | Ciba Geigy Corp | Methods of forming a fiber reinforced pipe on an inflatable mandrel |
JPS5721213A (en) | 1980-07-14 | 1982-02-03 | Mitsubishi Metal Corp | Drill |
JPH0577939U (en) * | 1992-03-27 | 1993-10-22 | セイコーエプソン株式会社 | Circuit connection method |
JPH06164130A (en) * | 1992-11-18 | 1994-06-10 | Toshiba Corp | Reflow furnace for printed circuit board |
JP3146888B2 (en) * | 1994-10-31 | 2001-03-19 | 松下電器産業株式会社 | Bond for temporary fixing of electronic components |
US5639010A (en) * | 1995-08-31 | 1997-06-17 | Ford Motor Company | Simultaneous process for surface mount adhesive cure and solder paste reflow for surface mount technology devices |
JPH09162235A (en) * | 1995-12-05 | 1997-06-20 | Hitachi Chem Co Ltd | Method for packaging ic chip and member for connecting ic chip |
JPH11298136A (en) * | 1998-04-10 | 1999-10-29 | Toyo Commun Equip Co Ltd | Reflow device |
JP2000133929A (en) * | 1998-10-27 | 2000-05-12 | Matsushita Electric Ind Co Ltd | Reflow heating and reflow device |
JP4278753B2 (en) * | 1999-01-26 | 2009-06-17 | パナソニック株式会社 | Substrate transfer device |
EP1209211B1 (en) * | 1999-06-18 | 2006-01-25 | Hitachi Chemical Company, Ltd. | Adhesive, adhesive member, circuit substrate for semiconductor mounting having adhesive member, and semiconductor device containing the same |
JP3402280B2 (en) * | 1999-09-20 | 2003-05-06 | ソニーケミカル株式会社 | Connection method |
JP2001308501A (en) * | 2000-04-27 | 2001-11-02 | Matsushita Electric Ind Co Ltd | Method for mounting electronic parts |
JP4175057B2 (en) * | 2002-08-26 | 2008-11-05 | 松下電器産業株式会社 | Electronic component mounting system |
WO2005005088A2 (en) * | 2003-07-01 | 2005-01-20 | Chippac, Inc. | Method and apparatus for flip chip attachment by post-collapse re-melt and re-solidification of bumps |
JP4818952B2 (en) * | 2007-02-26 | 2011-11-16 | 株式会社鈴木 | Reflow furnace |
JP5540916B2 (en) * | 2010-06-15 | 2014-07-02 | デクセリアルズ株式会社 | Method for manufacturing connection structure |
TW201248800A (en) * | 2011-02-18 | 2012-12-01 | Furukawa Electric Co Ltd | Wiring substrate, method for manufacturing same, and semiconductor device |
JP2014072305A (en) * | 2012-09-28 | 2014-04-21 | Sanken Electric Co Ltd | Semiconductor module manufacturing method, bonding device and semiconductor module |
WO2015025867A1 (en) * | 2013-08-22 | 2015-02-26 | 積水化学工業株式会社 | Semiconductor adhesive |
US10626301B2 (en) | 2015-03-18 | 2020-04-21 | Dexerials Corporation | Method for manufacturing light emitting device |
JP6402127B2 (en) * | 2016-03-09 | 2018-10-10 | 株式会社タムラ製作所 | Bonding method of electronic parts |
JP2018133562A (en) * | 2017-02-13 | 2018-08-23 | デクセリアルズ株式会社 | Connection structure, anisotropic adhesive material, and manufacturing method of connection structure |
JP7362286B2 (en) * | 2018-05-07 | 2023-10-17 | キヤノン株式会社 | Printed circuit board manufacturing method, printed circuit board, and electronic equipment |
-
2019
- 2019-12-24 JP JP2019232231A patent/JP6691998B1/en active Active
-
2020
- 2020-06-19 TW TW109120740A patent/TWI721912B/en active
- 2020-08-07 KR KR1020200099293A patent/KR102212841B1/en active Active
- 2020-10-30 CN CN202011188068.9A patent/CN113036026B/en active Active
- 2020-12-14 SG SG10202012501UA patent/SG10202012501UA/en unknown
Also Published As
Publication number | Publication date |
---|---|
CN113036026B (en) | 2022-04-19 |
SG10202012501UA (en) | 2021-07-29 |
KR102212841B1 (en) | 2021-02-05 |
CN113036026A (en) | 2021-06-25 |
JP2021100084A (en) | 2021-07-01 |
TW202126135A (en) | 2021-07-01 |
TWI721912B (en) | 2021-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6691998B1 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
JP3786091B2 (en) | Electronic device manufacturing apparatus, electronic device manufacturing method, and electronic device manufacturing program | |
JP2004031885A (en) | Bonding method and apparatus therefor | |
JP4371619B2 (en) | Reflow device | |
JPH10163624A (en) | Manufacture of electronic circuit device, solder residue homogenizing jig, metal solder paste transfer jig, and manufacturing device for electronic circuit device | |
JP3770238B2 (en) | Electronic device manufacturing apparatus and electronic device manufacturing method | |
KR20120037543A (en) | In-line reflow apparatus using a laser module | |
CN106612592A (en) | Pre-tinning forming system and method thereof | |
JP4830635B2 (en) | Soldering method and soldering apparatus | |
US7759613B2 (en) | Reflowing apparatus and reflowing method | |
JPH11121921A (en) | Electronic component soldering method and apparatus | |
JP2004214553A (en) | Reflow furnace | |
KR102117766B1 (en) | Improved reflow device and method for bonding the same | |
JP7024464B2 (en) | Electrical parts manufacturing equipment and manufacturing method of electrical parts | |
JP2022185954A (en) | Reflow method | |
CN118875417A (en) | Control method for reflow soldering system and reflow soldering system | |
CN111556665B (en) | Welding method and welding device | |
JPH11195870A (en) | Manufacturing method of integrated circuit assembly and bonding apparatus | |
JP4785486B2 (en) | Electronic device manufacturing method and manufacturing apparatus | |
JPH07131149A (en) | Reflow soldering device | |
CN115988765A (en) | A kind of PCB board wave soldering welding process and the PCB board obtained by welding | |
JP2006222170A (en) | Method of soldering | |
US20130301231A1 (en) | Method for producing an electronic module by means of sequential fixation of the components, and corresponding production line | |
JP5130643B2 (en) | Heating method and heating apparatus | |
KR20130112368A (en) | Solder reflow machin for manufacturing semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200127 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200127 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6691998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |