JP6676507B2

JP6676507B2 - 光サブアッセンブリ及び光モジュール

Info

Publication number: JP6676507B2
Application number: JP2016188372A
Authority: JP
Inventors: 豊中　隆司; 隆司豊中; 博濱田
Original assignee: 日本ルメンタム株式会社
Priority date: 2016-09-27
Filing date: 2016-09-27
Publication date: 2020-04-08
Anticipated expiration: 2036-09-27
Also published as: US20180088293A1; CN107887400A; JP2018054737A; CN107887400B; US10393972B2

Description

本発明は、光サブアッセンブリ及び光サブアッセンブリを搭載した光モジュールに関する。

光通信に使われる光モジュールは、内部に送信機能及び／又は受信機能を備えた１乃至複数の光サブアッセンブリを備えたものが用いられている。近年、光モジュールに収容される光受信サブアッセンブリには複数の受光素子を備えるアレイ型受光装置が用いられている。例えば、４個の受光素子を備えるアレイ型受光装置を備える光受信サブアッセンブリについて以下に説明する。図１３は従来技術に係る光モジュールに収納される光受信サブアッセンブリ２００の一部分解斜視図である。図１３に示す光受信サブアッセンブリ２００に備えられるアレイ型受光装置２０１は、４個の受光素子２１１（図１４参照）を備える受光素子アレイ２０２と、受光素子アレイ２０２を保持するキャリア２０３と、を備える４チャネルアレイ型受光装置である。受光素子アレイ２０２の半導体基板の裏面には受光窓２０５が備えられている。４つの受光窓２０５が、図１３の右側から順に、受光窓２０５ａ、２０５ｂ、２０５ｃ、２０５ｄとして、示されている。受光素子アレイ２０２は受光窓２０５に入射する信号光を受光して電気信号に変換している。電気信号は電気信号制御装置３００を介してＩＣチップ４００で増幅され、光電流として検出される。受信チャネル番号を、図１３の右側から順に、第１チャネル、第２チャネル、第３チャネル、第４チャネル、とする。ここで電気信号制御装置３００とは、内部に増幅機能を有したＩＣチップ４００を備えた集積回路である。

図１４は従来技術に係る受光素子アレイ２０２を受光窓が形成されている側の反対側から見た斜視図である。半絶縁性のＦｅドープＩｎＰ基板２１９上に、図１４の左側から順に、第１の受光素子２１１ａ、第２の受光素子２１１ｂ、第３の受光素子２１１ｃ、第４の受光素子２１１ｄが形成されている。４個の受光素子２１１は、各受光素子２１１の第１導電型電極メサ部３１４と第１導電型電極３１６、第２導電型電極メサ部３１５と第２導電型電極３１７が、各受光素子２１１が配列される方向と同じ方向に、同じ向きで配置されている。各受光メサ部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄのうち、隣り合う中心部の間隔は例えば０．５ｍｍであり、それぞれ独立して半絶縁性のＦｅドープＩｎＰ基板２１９の裏面側から入射する光を受光することが可能である。

図１５は、図１３に示す従来技術に係る光受信サブアッセンブリの上面図である。キャリア２０３には第１導電型の第１接続端子３０６（３０６ａ、３０６ｂ、３０６ｃ、３０６ｄ）と、第２導電型の第２接続端子３０７（３０７ａ、３０７ｂ、３０７ｃ、３０７ｄ）から成る４つの素子端子群３２４が設けられており、受光素子アレイ２０２は、第１導電型電極（例えばＰ型電極）３１６ａ、３１６ｂ、３１６ｃ、３１６ｄがキャリア２０３の第１接続端子３０６ａ、３０６ｂ、３０６ｃ、３０６ｄに、第２導電型電極（例えばＮ型電極）３１７ａ、３１７ｂ、３１７ｃ、３１７ｄがキャリア２０３の第２接続端子３０７ａ、３０７ｂ、３０７ｃ、３０７ｄに各々接続固定されることにより、キャリア２０３に固定されている。電気信号制御装置３００は第１導電型の第３接続端子３０８（３０８ａ、３０８ｂ、３０８ｃ、３０８ｄ）と、各第３接続端子の両側に設置された第２導電型の第４接続端子３０９（３０９ａ、３０９ｂ、３０９ｃ、３０９ｄ）から成る４つの３端子型の入力端子であるＩＣ端子群３７０を有する。第３接続端子３０８ａ、３０８ｂ、３０８ｃ、３０８ｄのピッチは例えば０．７５ｍｍである。受光素子アレイ２０２の各受光素子２１１の第１導電型電極３１６ａ、３１６ｂ、３１６ｃ、３１６ｄと第２導電型電極３１７ａ、３１７ｂ、３１７ｃ、３１７ｄとは、電気信号制御装置３００の第３接続端子３０８ａ、３０８ｂ、３０８ｃ、３０８ｄと第４接続端子３０９ａ、３０９ｂ、３０９ｃ、３０９ｄに電気的に接続されている。そして、第１接続端子３０６ａ、３０６ｂ、３０６ｃ、３０６ｄから第３接続端子３０８ａ、３０８ｂ、３０８ｃ、３０８ｄに、第２接続端子３０７ａ、３０７ｂ、３０７ｃ、３０７ｄから第４接続端子３０９ａ、３０９ｂ、３０９ｃ、３０９ｄに、ワイヤ５００によるＧＳＧ型結線にて電気的に接続されている。ここで、第１接続端子３０６ａと第３接続端子３０８ａとはワイヤ５００ａにより互いに接続されており、第１接続端子３０６ｂと第３接続端子３０８ｂとはワイヤ５００ｂにより互いに接続されており、第１接続端子３０６ｃと第３接続端子３０８ｃとはワイヤ５００ｃにより互いに接続されており、第１接続端子３０６ｄと第３接続端子３０８ｄとはワイヤ５００ｄにより互いに接続されている。これによって、受光窓２０５ａ、２０５ｂ、２０５ｃ、２０５ｄに入力された信号光は、独立して、電気信号に変換され、電気信号制御装置３００を介してＩＣチップ４００によって増幅され、光電流として検出することが可能となっている。

特開２０１２−２５６８５３号公報特開２０１３−３８２１６号公報

２０１５年電子情報通信学会総合大会Ｃ−４−１２

複数の受光素子２１１を備えるアレイ型受光装置２０１において優れた周波数応答特性を得るためには、全てのチャネルのＩＣチップ４００までのインダクタンスを低減することが必要である。

図１６は、従来技術に係る光受信サブアッセンブリ２００の各チャネルの周波数応答特性を示す図である。図１６に示すように、第１チャネル及び第４チャネルは、第２チャネル及び第３チャネルと比較して１５〜２０ＧＨｚ近傍でのピーキングが大きくなっている。特に、第４チャネルのピーキングは他のチャネルと比較して最も大きく、３ｄＢ遮断周波数は２２ＧＨｚ程度で他のチャネルと比較して３ＧＨｚ以上劣化している。図１７は、従来技術に係る各チャネルの２５Ｇｂｐｓにおける受信感度特性を示す図である。図１７に示すように、第４チャネルはピーキングが大きく、３ｄＢ遮断周波数が低いため、受信感度特性にフロアが発生している。

ここで、発明者らの検討により、従来技術に係る光受信サブアッセンブリ２００において第４チャネルの特性が劣化するのは、第４チャネルにおけるワイヤ５００ｄの長さが、第１チャネルにおけるワイヤ５００ａ、第２チャネルにおけるワイヤ５００ｂ、及び第３チャネルにおけるワイヤ５００ｃより長いことに起因するとの知見を得た。具体的には第４チャネルにおけるワイヤ５００ｄがワイヤ５００ａ〜５００ｄより長いことで、第４チャネルでのインダクタンスが増加して周波数応答特性が劣化すると考えられる。

本発明は、発明者らによる上記知見に基づき、上記課題を解決するためになされたものであり、その目的は、複数チャネルを有する光サブアッセンブリにおいて、複数チャネルそれぞれの接続に用いられるワイヤのうち、ワイヤの長さが最長となり得るチャネルのワイヤの長さをより短くすることにある。より具体的には複数チャネル間のワイヤの長さの差を小さくすることにある。

（１）上記課題を解決するために、本発明に係る光サブアッセンブリは、複数の光電変換素子と、前記複数の光電変換素子にそれぞれ電気的に接続され、第１方向に沿って順に並んで配置される複数の素子端子群と、を備える光電変換装置と、前記複数の素子端子群と電気的に接続され、前記第１方向に沿って順に並んで配置される複数のＩＣ端子群と、を備える電気信号制御装置と、を備える光サブアッセンブリであって、前記複数の素子端子群と、前記複数のＩＣ端子群とは、互いに離間しつつ対向しており、前記複数の素子端子群と前記複数のＩＣ端子群とのいずれか一方はそれぞれ、第１導電型の第１接続端子と第２導電型の第２接続端子とが、前記第１方向に沿って並んで配置される、２端子構成であり、前記複数の素子端子群と前記複数のＩＣ端子群とのいずれか他方はそれぞれ、前記第１導電型の第３接続端子と前記第２導電型の２個の第４接続端子とが、一方の前記第４接続端子、前記第３接続端子、及び他方の前記第４接続端子の順に前記第１方向に沿って並んで配置される、３端子構成であり、各前記２端子構成の前記第１接続端子は、対応する前記３端子構成の前記第３接続端子とワイヤにより電気的に接続され、各前記２端子構成の前記第２接続端子は、対応する前記３端子構成の２個の前記第４接続端子それぞれとワイヤにより電気的に接続され、前記第１方向において、前記複数の素子端子群のうち両端にある素子端子群の中心位置それぞれは、前記複数のＩＣ端子群のうち両端にあるＩＣ端子群の中心位置より、ともに内側にあるか、又はともに外側にあり、前記複数の素子端子群の両端と前記複数のＩＣ端子群の両端のうち、その中心位置がともに内側にある方の両端がそれぞれ前記２端子構成である場合は、当該ともに内側にある方の両端における前記２端子構成それぞれにおいて、前記第１接続端子が前記第２接続端子より外側に配置され、前記複数の素子端子群の両端と前記複数のＩＣ端子群の両端のうち、その中心位置がともに外側にある方の両端がそれぞれ前記２端子構成である場合は、当該ともに外側にある方の両端における前記２端子構成それぞれにおいて、前記第１接続端子が前記第２接続端子より内側に配置される。

（２）上記（１）に記載の光サブアッセンブリであって、前記複数の素子端子群の両端と前記複数のＩＣ端子群の両端のうち、その中心位置がともに内側にある方の両端がそれぞれ前記２端子構成である場合は、当該両端それぞれから内側にかけて、前記第１接続端子と前記第２接続端子の順に配置される前記２端子構成が複数繰り返され、前記複数の素子端子群の両端と前記複数のＩＣ端子群の両端のうち、その中心位置がともに外側にある方の両端がそれぞれ前記２端子構成である場合は、当該両端それぞれから内側にかけて、前記第２接続端子と前記第１接続端子の順に配置される前記２端子構成が複数繰り返されてもよい。

（３）上記（１）または（２）に記載の光サブアッセンブリであって、前記光電変換装置は、前記複数の素子端子群を搭載する上面と、前記複数の光電変換素子を搭載する前面と、を有するキャリアを、さらに備え、各前記光電変換素子は第１導電型電極と第２導電型電極とを有し、前記キャリアの前面において、前記複数の光電変換素子は第１方向に並んで配置され、各前記光電変換素子において前記第１導電型電極と前記第２導電型電極とは、前記キャリアの前面において前記第１方向に交差する方向に並んで配置され、前記キャリアの前面には、前記第１導電型電極と前記第１接続端子とを互いに電気的に接続するための第１接続配線と、前記第２導電型電極と前記第２接続端子とを互いに電気的に接続するための第２接続配線とが配置されてもよい。

（４）上記（１）乃至（３）のいずれかに記載の光サブアッセンブリであって、前記電気信号制御装置に電気的に接続されたＩＣチップをさらに備えてもよい。

（５）上記（４）に記載の光サブアッセンブリであって、前記光電変換装置は、複数の受光素子を搭載するアレイ型受光装置であり、前記ＩＣチップは、各前記受光素子が出力する電気信号を増幅する前置増幅回路を備えてもよい。

（６）上記（１）乃至（３）のいずれかに記載の光サブアッセンブリであって、前記光電変換装置は、アレイ型半導体レーザ装置であってもよい。

（７）本発明に係る光モジュールは、上記（１）乃至（５）のいずれかに記載の光サブアッセンブリと、回路基板と、前記光サブアッセンブリおよび前記回路基板を内包するケースと、を備える。

本発明によれば、複数チャネルを有する光サブアッセンブリにおいて、複数チャネルそれぞれの接続に用いられるワイヤのうち、ワイヤの長さが最長となり得るチャネルのワイヤの長さをより短くすることができる。さらには複数チャネル間のワイヤの長さの差を小さくすることができる。

第１実施形態に係る光モジュールの分解斜視図である。図１に示す光モジュールに収納される光受信サブアッセンブリの一部分解斜視図である。第１実施形態に係る受光素子アレイを前面側から見た斜視図である。第１実施形態に係るキャリアを前面側から見た斜視図である。第１実施形態の第１の例に係る光受信サブアッセンブリの平面図である。第１実施形態に係る各チャネルの周波数応答特性を示す図である。第１実施形態に係る各チャネルの２５Ｇｂｐｓにおける受信感度特性を示す図である。第１実施形態の第２の例に係る光受信サブアッセンブリの平面図である。第１実施形態の第３の例に係る光受信サブアッセンブリの平面図である。第１実施形態の第４の例に係る光受信サブアッセンブリの平面図である。第２実施形態に係る受光素子アレイを前面側から見た斜視図である。第２実施形態に係るキャリアを前面側から見た斜視図である。従来技術に係る光モジュールに収納される光受信サブアッセンブリの一部分解斜視図である。従来技術に係る受光素子アレイを電極側から見た斜視図である。図１３に示す従来技術に係る光受信サブアッセンブリの上面図である。従来技術に係る各チャネルの周波数応答特性を示す図である。従来技術に係る各チャネルの２５Ｇｂｐｓにおける受信感度特性を示す図である。

以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。

［第１実施形態］
図１は、第１実施形態に係る光モジュール１の分解斜視図である。光モジュール１は、二つの光サブアッセンブリを内蔵している。具体的には、電気信号を光信号に変換するための光送信サブアッセンブリ２（TOSA: Transmitter Optical Sub-Assembly）と、光信号を電気信号に変換するための光受信サブアッセンブリ４（ROSA: Receive Optical Sub-Assembly）である。送信側では図示しないホスト基板より送られる電気信号を、電気的インターフェース６を通して光モジュール１内の回路基板に通して光信号に変換し、これを光学的インターフェース８から送信する。受信側では光信号を受信し、電気信号を図示しないホスト側基板へと出力する。光モジュール１は、一対のハーフケースからなるケース９を有し、その内部に電子部品が収納される。

図２は、図１に示す光モジュール１に収納される光受信サブアッセンブリ１０の一部分解斜視図である。

光受信サブアッセンブリ１０は、光電変換装置２０と、電気信号制御装置３０と、ＩＣチップ４０と、を含んで構成されている。

光電変換装置２０は、キャリア２１と、複数の光電変換素子（ここでは、受光素子２２とする）が搭載される複数チャネルの受光素子アレイ２３と、複数の受光素子２２（図３参照）にそれぞれ電気的に接続され、第１方向に沿って順に並んで配置される複数の素子端子群２４（図４参照）と、を含む。ここで、第１方向は図２の左右方向である。キャリア２１の上面に複数の素子端子群２４が形成され、キャリア２１の前面に受光素子アレイ２３が搭載される。図２に示す受光素子アレイ２３は、４つの受光素子２２が半導体基板の前面に並んで形成される、４チャネルの受光素子アレイ２３を示している。受光素子アレイ２３の半導体基板の裏面には受光窓２５が備えられている。４つの受光窓２５は、図２の右側から順に、受光窓２５ａ、２５ｂ、２５ｃ、２５ｄとして、示されている。受光素子アレイ２３は受光窓２５に入射する光信号を受光して電気信号に変換する。ここで、受信チャネル番号を、図２の右側から順に、第１チャネル、第２チャネル、第３チャネル、第４チャネル、とする。

図３は、第１実施形態に係る受光素子アレイ２３を前面側から見た斜視図である。受光素子アレイ２３は、半絶縁性のＦｅドープＩｎＰ基板１９上に、左側から順に、第１受光素子２２ａ、第２受光素子２２ｂ、第３受光素子２２ｃ、及び第４受光素子２２ｄが形成されている。第１受光素子２２ａは、半絶縁性のＦｅドープＩｎＰ基板１９上に形成されたｎ型ＩｎＰコンタクト層３３ａと、その上部に形成され、ＦｅドープＩｎＰ基板１９の裏面側から入射する光信号を受光可能なＰＮ接合部を含む受光メサ部３２ａとが備えられている。受光メサ部３２ａは、頂上部側から見て、ｐ型ＩｎＧａＡｓコンタクト層、ｐ型ＩｎＧａＡｌＡｓバッファ層、ｎ型ＩｎＧａＡｓ光吸収層、及びｎ型ＩｎＧａＡｌＡｓバッファ層が積層された多層構造を有している。ＦｅドープＩｎＰ基板１９の表面全体は絶縁性の保護膜１８により被膜されているが、受光メサ部３２ａの上面に円形パターンで、またｎ型ＩｎＰコンタクト層３３ａの一部に矩形パターンで、開口部が設けられている。受光メサ部３２ａの周囲に、第１導電型電極メサ部３４ａ及び第２導電型電極メサ部３５ａが形成されており、それらの高さは受光メサ部３２ａの高さと同一か、受光メサ部３２ａの高さより高い。受光メサ部３２ａの頂上部であるｐ型ＩｎＧａＡｓコンタクト層に開口部を介して電気的に接続される第１導電型電極３６ａ（例えばｐ型電極）は、第１導電型電極メサ部３４ａの上面まで引き出されている。また、ｎ型ＩｎＰコンタクト層３３ａに開口部を介して電気的に接続される第２導電型電極３７ａ（例えばｎ型電極）は、第２導電型電極メサ部３５ａの上面まで引き出されている。なお、第２受光素子２２ｂ〜第４受光素子２２ｄについても、上述した第１受光素子２２ａと同様の構成を有している。ここで、第１受光素子２２ａ、第２受光素子２２ｂ、第３受光素子２２ｃ、及び第４受光素子２２ｄは、受光素子アレイ２３の中心線Ｃ１（各受光素子２２が配列される方向である第１方向の中心線）に対して対称に配置されている。つまり、各受光素子２２の第１導電型電極３６は、受光素子アレイ２３の中心線Ｃ１に対して第２導電型電極３７より外側に配置されている。言い換えれば、受光素子アレイ２３の第１方向の両端それぞれから受光素子アレイ２３の内側（中心線Ｃ１）に向かって、第１導電型電極３６、第２導電型電極３７の順に配置されている。

図４は、第１実施形態に係るキャリア２１を前面側から見た斜視図である。キャリア２１には、右側から順に、第１受光素子２２ａに接続される素子端子群２４ａ、第２受光素子２２ｂに接続される素子端子群２４ｂ、第３受光素子２２ｃに接続される素子端子群２４ｃ、及び第４受光素子２２ｄに接続される素子端子群２４ｄが形成されている。素子端子群２４ａは、第１導電型の第１接続端子４６ａと第２導電型の第２接続端子４７ａとからなる２端子構成である。第１接続端子４６ａは、キャリア２１の上面に形成されている。同様にして、第２接続端子４７ａは、キャリア２１の上面に形成されている。なお、キャリア２１の上面は矩形状をしており、第１方向は当該矩形状の長手方向である。素子端子群２４ｂ〜素子端子群２４ｄにおいても素子端子群２４ａと同様の構成を有している。ここで、各素子端子群２４は、キャリア２１の上面において、キャリア２１の中心線Ｃ２（素子端子群２４が配列される方向である第１方向の中心線）に対して対称に配置されている。つまり、各素子端子群２４の第１接続端子４６は、キャリア２１の中心線Ｃ２に対して第２接続端子４７より外側に配置されている。言い換えれば、キャリア２１の第１方向の両端それぞれからキャリア２１の内側（中心線Ｃ２）に向かって、第１接続端子４６ａ、第２接続端子４７ａの順に配置される２端子構成が複数繰り返される。また、キャリア２１の前面には、第１導電型電極３６と第１接続端子４６とを互いに電気的に接続するための第１接続配線６６（６６ａ〜６６ｄ）と、第２導電型電極３７と第２接続端子４７とを互いに電気的に接続するための第２接続配線６７（６７ａ〜６７ｄ）とが形成されている。第１接続配線６６及び第２接続配線６７は、キャリア２１の前面において、第１導電型電極３６及び第２導電型電極３７からそれぞれ、キャリア２１の上面に向かって直線状に延伸し、第１接続端子４６及び第２接続端子４７へ至っている。

キャリア２１の前面に形成されている第１接続配線６６及び第２接続配線６７の一部には、はんだ材５６及びはんだ材５７がそれぞれ形成されている。受光素子アレイ２３をキャリア２１に搭載する際に、第１接続配線６６と第１導電型電極３６ａとがはんだ材５６を介して互いに電気的、物理的に接続され、第２接続配線６７と第２導電型電極３７ａとがはんだ材５７を介して互いに電気的、物理的に接続される。

電気信号制御装置３０は、複数の素子端子群２４とＩＣチップ４０とを電気的に接続し、第１方向に沿って順に並んで配置される複数のＩＣ端子群７０（図５参照）を含む。複数のＩＣ端子群７０は、電気信号制御装置３０の上面に配置されている。

ＩＣチップ４０は、複数の受光素子２２それぞれと電気的に接続し、複数の受光素子２２より出力される複数の電気信号を制御する。ＩＣチップ４０は、例えば、複数の受光素子２２より出力される複数の電気信号を増幅して光電流として検出する前置増幅回路を備える。尚、本実施形態ではＩＣチップ４０と電気制御装置３０は別体のように記載しているが、電気制御装置３０は集積回路でありその一部が増幅回路（ＩＣチップ４０）となっているものを含む。

複数の素子端子群２４と、複数のＩＣ端子群７０とは、互いに離間しつつ対向している。また、複数の素子端子群２４と複数のＩＣ端子群７０とはワイヤを介して電気的に接続されている。以下、図５を用いて、第１実施形態の第１の例に係る光受信サブアッセンブリ１０における、複数の素子端子群２４と複数のＩＣ端子群７０との具体的な構成について説明する。

図５は、第１実施形態の第１の例に係る光受信サブアッセンブリ１０の平面図である。図５に示すように、第１実施形態の第１の例では、４つの素子端子群２４（２４ａ〜２４ｄ）（複数の素子端子群と複数のＩＣ端子群とのいずれか一方に相当）それぞれが２端子構成であり、４つのＩＣ端子群７０（７０ａ〜７０ｄ）（複数の素子端子群と複数のＩＣ端子群とのいずれか他方に相当）それぞれが３端子構成である。２端子構成とは、キャリア２１の上面側から見て、第１導電型の第１接続端子４６と第２導電型の第２接続端子４７とが、第１方向に交差する第２方向へともに延伸するとともに、第１方向に沿って並んで配置されるものである。また、３端子構成とは、第１導電型の第３接続端子７８と第２導電型の２個の第４接続端子７９とが、第２方向へともに延伸するとともに、一方の第４接続端子７９、第３接続端子７８、及び他方の第４接続端子７９の順に第１方向に沿って並んで配置されるものである。第２方向は第１方向に交差する方向であり、ここでは第１方向と直交している。第１実施形態の第１の例は、４つの素子端子群２４ａ〜２４ｄそれぞれが上述の２端子構成であり、４つのＩＣ端子群７０ａ〜７０ｄそれぞれが上述の３端子構成である場合を示している。

また、第１方向において、４つの素子端子群２４のうち両端にある素子端子群２４ａと素子端子群２４ｄの中心位置（Ｅ１及びＥ２）それぞれは、４つのＩＣ端子群７０のうち両端にあるＩＣ端子群７０ａとＩＣ端子群７０ｄの中心位置（Ｅ３及びＥ４）より、ともに内側にある。第１の例は、４つの素子端子群２４（２４ａ〜２４ｄ）の両端（素子端子群２４ａ及び素子端子群２４ｄ）が、その中心位置がともに内側にある方の両端であり、ともに内側にある方の両端が２端子構成である場合を示している。４つの素子端子群２４（２４ａ〜２４ｄ）のうち両端にある素子端子群２４（素子端子群２４ａ及び素子端子群２４ｄ）における２端子構成それぞれにおいて、第１接続端子４６が第２接続端子４７より外側に配置されている。ここでは、素子端子群２４ａにおいて、第１接続端子４６ａが第２接続端子４７ａより外側に配置されており、素子端子群２４ｄにおいて、第１接続端子４６ｄが第２接続端子４７ｄより外側に配置されている。本明細書では、特記なき場合は素子端子群とＩＣ端子群の位置関係を示す際に、端子群の両端の位置関係について内側・外側と表現するが、これは第１方向における端子群の中心位置（図５で言えば、Ｅ１〜Ｅ４）の位置関係を示している。ここで、端子群の中心位置とは、第１方向に沿って両側にある端子それぞれの外縁となる位置を結ぶ線分の中点をいう。また端子群の両端とは複数ある端子群の両端の端子群（図５で言えば、２４ａ、２４ｄ、７０ａ、７０ｄ）を示す。

そして、素子端子群２４ａ〜２４ｄそれぞれは、ワイヤ８０（８０ａ〜８０ｄ）及びワイヤ９０（９０ａ〜９０ｄ）を介して対応するＩＣ端子群７０ａ〜７０ｄと電気的に接続されている。素子端子群２４ａの第１接続端子４６ａは、対応するＩＣ端子群７０ａの第３接続端子７８ａとワイヤ８０ａにより電気的に接続されている。また、素子端子群２４ａの第２接続端子４７ａは、対応するＩＣ端子群７０ａの２個の第４接続端子７９ａそれぞれとワイヤ９０ａにより電気的に接続されている。素子端子群２４ｂ〜２４ｄとＩＣ端子群７０ｂ〜７０ｄとの接続についても、素子端子群２４ａとＩＣ端子群７０ａとの接続と同様の構成を有している。

第１実施形態の第１の例によれば、両端の素子端子群２４（素子端子群２４ａ及び素子端子群２４ｄ）における２端子構成それぞれにおいて第１接続端子４６が第２接続端子４７より内側に配置される場合と比較して、両端の素子端子群２４それぞれにおいて第１接続端子４６と第３接続端子７８とを結ぶワイヤ８０の長さを短くすることができる。このように、ワイヤ８０の長さが最長となり得る両端の素子端子群２４においてワイヤ８０を短くする構造とすることができ、その結果、両端のチャネル（ここでは、第１チャネル及び第４チャネル）でのインダクタンスが低下し、周波数応答特性の劣化を抑制することができる。

さらに、複数の素子端子群２４の第１方向の中心線と、複数のＩＣ端子群７０の第１方向の中心線とが、より近接しているのが望ましく、実質的に一致しているのがさらに望ましい。かかる場合に、両端に配置される２本のワイヤ８０をともに短くすることが出来るとともに、２本のワイヤ８０の長さの差を低減することが出来る。さらに望ましくは、２本のワイヤ８０の長さを一致させることが出来る。

また、両端の２端子構成における第１接続端子４６及び第２接続端子４７の配置のみならず、両端それぞれから内側（キャリア２１の第１方向の中心線または複数の素子端子群２４の第１方向の中心線）にかけて、第１接続端子４６、第２接続端子４７の順に配置される２端子構成が複数繰り返されているのが望ましい。両端から同じ数さらに内側に配置される１対の２端子構成を、両端における２端子構成と同様に、ワイヤ８０の長さをより短くし得る構造とすることが出来る。

ここで、素子端子群２４及びＩＣ端子群７０それぞれＮ個ある場合に、Ｎが４以上の偶数である場合において、Ｎ個の素子端子群２４の第１方向の中心線は、一端からＮ／２番目の素子端子群２４とＮ／２＋１番目の素子端子群２４との間を貫き、Ｎ個のＩＣ端子群７０の第１方向の中心線は、一端からＮ／２番目のＩＣ端子群７０とＮ／２＋１番目のＩＣ端子群７０との間を貫く。このときＮ個の素子端子群２４の第１方向の中心線が、一端からＮ／２番目のＩＣ端子群７０とＮ／２＋１番目のＩＣ端子群７０との間を貫くのが望ましく、Ｎ個の素子端子群２４の第１方向の中心線とＮ個のＩＣ端子群７０の第１方向の中心線とが一致しているのがさらに望ましい。そして、Ｎ個の素子端子群２４の両端それぞれから中心線に向けて、第１接続端子４６、第２接続端子４７の順に配置される素子端子群２４がＮ／２個繰り返されるのが望ましい。

また、Ｎが５以上の奇数である場合において、Ｎ個の素子端子群２４の第１方向の中心線は、一端から（Ｎ＋１）／２番目の素子端子群２４を貫き、Ｎ個のＩＣ端子群７０の第１方向の中心線は、一端から（Ｎ＋１）／２番目のＩＣ端子群７０を貫く。このときＮ個の素子端子群２４の第１方向の中心線が、一端から（Ｎ＋１）／２番目のＩＣ端子群７０を貫くのが望ましく、Ｎ個の素子端子群２４の第１方向の中心線とＮ個のＩＣ端子群７０の第１方向の中心線とが一致しているのがさらに望ましい。そして、Ｎ個の素子端子群２４の両端それぞれから中心線に向けて、第１接続端子４６、第２接続端子４７の順に配置される素子端子群２４が（Ｎ−１）／２個繰り返されるのが望ましい。このとき、（Ｎ＋１）／２番目の素子端子群２４における第１接続端子４６及び第２接続端子４７の配置順は任意に定めてよい。

このように、複数の素子端子群２４の第１方向の中心線と、複数のＩＣ端子群７０の第１方向の中心線とがより近接し、さらに望ましくは実質的に一致していることで、両端のワイヤ８０（ワイヤ８０ａとワイヤ８０ｄ）の長さの差を低減させることができ、両端のチャネルの周波数応答特性を互いに近づけることができる。さらに、複数の素子端子群２４の両端それぞれから内側にかけて、第１接続端子４６、第２接続端子４７の順に配置される２端子構成が複数繰り返されることで、各ワイヤ８０の長さの偏差を低減することができ、結果として複数のチャネルの周波数応答特性の偏差を低減することができる。

ここで、第１実施形態の第１の例に係る光受信サブアッセンブリ１０の特性評価を行った結果を示す。各第１接続端子４６ａ〜４６ｄに１．５Ｖの逆バイアス電圧を印加し、波長１３１０ｎｍ、強度１０μＷの光信号を各受光窓２５に入力したところ、各チャネルとも０．８Ａ／Ｗの受光感度が得られた。また、１．５Ｖの逆バイアス電圧における暗電流は、各チャネルとも室温で１ｎＡ以下、８５°で１０ｎＡ以下と十分に低い値が得られた。

図６は、第１実施形態の第１の例に係る各チャネルの周波数応答特性を示す図である。図６に示すように、両端の第１チャネル及び第４チャネルの周波数応答特性は、内側の第２チャネル及び第３チャネルと比較して１５〜２０ＧＨｚ近傍でのピーキングが大きくなっているが、３ｄＢ遮断周波数は全てのチャネルで２５ＧＨｚ程度の良好な周波数応答特性が得られている。また、図１６に示した従来例に係る周波数応答特性と比較して、第４チャネルの周波数応答特性は向上しており、第１チャネルの周波数応答特性と第４チャネルの周波数応答特性とは互いに近づいている。

図７は、第１実施形態の第１の例に係る各チャネルの２５Ｇｂｐｓにおける受信感度特性を示す図である。図７に示すように、全てのチャネルにおいて、良好な特性が得られている。また、図１７に示した従来例に係る受信感度特性と比較して、第４チャネルの受信感度特性が向上しており、フロアを引くことがなく、第１チャネルの受信感度特性と第４チャネルの受信感度特性とは互いに近づいている。また、図示はしないが、オーバーロード特性も最大受信感度Ｐｒｍａｘ＞１４．５ｄＢｍとなり良好な特性が得られている。

このように第１実施形態の第１の例によれば、両端のチャネルの周波数応答特性を向上させ、各チャネルの素子特性の偏差を低減させることで、光受信サブアッセンブリ１０は良好な受信特性を得ることができる。

なお、複数の素子端子群２４と複数のＩＣ端子群７０との構成は図５に示す例に限定されない。以下、第１実施形態の光受信サブアッセンブリ１０の他の例について説明する。

図８は、第１実施形態の第２の例に係る光受信サブアッセンブリ１００の平面図である。図８に示すように、第２の例は、４つの素子端子群１２４（１２４ａ〜１２４ｄ）それぞれが３端子構成であり、４つのＩＣ端子群１７０（１７０ａ〜１７０ｄ）それぞれが２端子構成である場合を示している。

また、第１方向において、４つのＩＣ端子群１７０のうち両端にあるＩＣ端子群１７０ａとＩＣ端子群１７０ｄの中心位置それぞれは、４つの素子端子群１２４のうち両端にある素子端子群１２４ａと素子端子群１２４ｄの中心位置より、ともに内側にある。第２の例は、４つのＩＣ端子群１７０（１７０ａ〜１７０ｄ）の両端（ＩＣ端子群１７０ａ及びＩＣ端子群１７０ｄ）が、その中心位置がともに内側にある方の両端であり、ともに内側にある方の両端がそれぞれ２端子構成である場合を示している。４つのＩＣ端子群１７０（１７０ａ〜１７０ｄ）のうち両端にあるＩＣ端子群１７０（ＩＣ端子群１７０ａ及びＩＣ端子群１７０ｄ）における２端子構成それぞれにおいて、第１接続端子１７６が第２接続端子１７７より外側に配置されている。ここでは、ＩＣ端子群１７０ａにおいて、第１接続端子１７６ａが第２接続端子１７７ａより外側に配置されており、素子端子群１２４ｄにおいて、第１接続端子１７６ｄが第２接続端子１７７ｄより外側に配置されている。

そして、素子端子群１２４ａ〜１２４ｄそれぞれは、ワイヤ１８０（１８０ａ〜１８０ｄ）及びワイヤ１９０（１９０ａ〜１９０ｄ）を介して対応するＩＣ端子群１７０ａ〜１７０ｄと電気的に接続されている。ＩＣ端子群１７０ａの第１接続端子１７６ａは、対応する素子端子群１２４ａの第３接続端子１７８ａとワイヤ１８０ａにより電気的に接続されている。また、ＩＣ端子群１７０ａの第２接続端子１７７ａは、対応する素子端子群１２４ａの２個の第４接続端子１７９ａそれぞれとワイヤ１９０ａにより電気的に接続されている。素子端子群１２４ｂ〜１２４ｄとＩＣ端子群１７０ｂ〜１７０ｄとの接続についても、素子端子群１２４ａとＩＣ端子群１７０ａとの接続と同様の構成を有している。

第１実施形態の第２の例によれば、両端にあるＩＣ端子群１７０（ＩＣ端子群１７０ａ及びＩＣ端子群１７０ｄ）における２端子構成それぞれにおいて第１接続端子１７６が第２接続端子１７７より内側に配置される場合と比較して、両端にあるＩＣ端子群１７０それぞれにおいて第１接続端子１７６と第３接続端子１７８とを結ぶワイヤ１８０の長さを短くすることができる。このように、ワイヤ１８０の長さが最長となり得る両端にあるＩＣ端子群１７０においてワイヤ１８０を短くする構造とすることができ、その結果、両端のチャネル（ここでは、第１チャネル及び第４チャネル）でのインダクタンスが低下し、周波数応答特性が向上する。

さらに、第１の例と同様に、複数の素子端子群１２４の第１方向の中心線と、複数のＩＣ端子群１７０の第１方向の中心線とが、より近接しているのが望ましく、実質的に一致しているのがさらに望ましい。また、両端の２端子構成における第１接続端子１７６及び第２接続端子１７７の配置のみならず、両端それぞれから内側（電気信号制御装置３０の第１方向の中心線または複数のＩＣ端子群１７０の第１方向の中心線）にかけて、第１接続端子１７６、第２接続端子１７７の順に配置される２端子構成が複数繰り返されているのが望ましい。

図９は、第１実施形態の第３の例に係る光受信サブアッセンブリ１０１の平面図である。図９に示すように、第３の例は、第２の例と同様に、４つの素子端子群１２４（１２４ａ〜１２４ｄ）それぞれが３端子構成であり、４つのＩＣ端子群１７０（１７０ａ〜１７０ｄ）それぞれが２端子構成である場合を示している。第３の例に係る光受信サブアッセンブリ１０１における、素子端子群１２４とＩＣ端子群１７０の構成は、図８に示した第２の例に係る光受信サブアッセンブリ１００と同様であるため重複する説明を省略する。ここでは、第２の例に係る光受信サブアッセンブリ１００と異なる構成だけ説明する。

第１方向において、４つのＩＣ端子群１７０のうち両端にあるＩＣ端子群１７０ａとＩＣ端子群１７０ｄの中心位置それぞれは、４つの素子端子群１２４のうち両端にある素子端子群１２４ａと素子端子群１２４ｄの中心位置よりともに外側にある。第３の例は、４つのＩＣ端子群１７０（１７０ａ〜１７０ｄ）の両端（ＩＣ端子群１７０ａ及びＩＣ端子群１７０ｄ）が、その中心位置がともに外側にある方の両端であり、ともに外側にある方の両端がそれぞれ２端子構成である場合を示している。４つのＩＣ端子群１７０（１７０ａ〜１７０ｄ）のうち両端にあるＩＣ端子群１７０（ＩＣ端子群１７０ａ及びＩＣ端子群１７０ｄ）における２端子構成それぞれにおいて、第１接続端子１７６が第２接続端子１７７より内側に配置されている。ここでは、ＩＣ端子群１７０ａにおいて、第１接続端子１７６ａが第２接続端子１７７ａより内側に配置されており、ＩＣ端子群１７０ｄにおいて、第１接続端子１７６ｄが第２接続端子１７７ｄより内側に配置されている。

そして、素子端子群１２４ａ〜１２４ｄそれぞれは、ワイヤ１８０（１８０ａ〜１８０ｄ）及びワイヤ１９０（１９０ａ〜１９０ｄ）を介して対応するＩＣ端子群１７０ａ〜１７０ｄと電気的に接続されている。

第１実施形態の第３の例によれば、両端にあるＩＣ端子群１７０（ＩＣ端子群１７０ａ及びＩＣ端子群１７０ｄ）における２端子構成それぞれにおいて第１接続端子１７６が第２接続端子１７７より外側に配置される場合と比較して、両端にあるＩＣ端子群１７０それぞれにおいて第１接続端子１７６と第３接続端子１７８とを結ぶワイヤ１８０の長さを短くすることができる。このように、ワイヤ１８０の長さが最長となり得る両端にあるＩＣ端子群１７０においてワイヤ１８０を短くする構造とすることができ、その結果、両端のチャネル（ここでは、第１チャネル及び第４チャネル）でのインダクタンスが低下し、周波数応答特性が向上する。

さらに、第１及び第２の例と同様に、複数の素子端子群１２４の第１方向の中心線と、複数のＩＣ端子群１７０の第１方向の中心線とが、より近接しているのが望ましく、実質的に一致しているのがさらに望ましい。また、両端の２端子構成における第１接続端子１７６及び第２接続端子１７７の配置のみならず、両端それぞれから内側（電気信号制御装置３０の第１方向の中心線または複数のＩＣ端子群１７０の第１方向の中心線）にかけて、第２接続端子１７７、第１接続端子１７６の順に配置される２端子構成が複数繰り返されているのが望ましい。

図１０は、第１実施形態の第４の例に係る光受信サブアッセンブリの平面図である。図１０に示すように、第４の例は、第１の例と同様に、４つの素子端子群２４ａ〜２４ｄそれぞれが上述の２端子構成であり、４つのＩＣ端子群７０ａ〜７０ｄそれぞれが上述の３端子構成である場合を示している。第４の例に係る光受信サブアッセンブリ１０２における、素子端子群２４とＩＣ端子群７０の構成は、図５に示した光受信サブアッセンブリ１０と同様であるため重複する説明を省略する。ここでは、図５に示した光受信サブアッセンブリ１０と異なる構成について説明する。

第１方向において、４つの素子端子群２４のうち両端にある素子端子群２４ａと素子端子群２４ｄの中心位置それぞれは、４つのＩＣ端子群７０のうち両端にあるＩＣ端子群７０ａとＩＣ端子群７０ｄの中心位置よりともに外側にある。第４の例は、４つの素子端子群２４（２４ａ〜２４ｄ）の両端（素子端子群２４ａ及び素子端子群２４ｄ）が、その中心位置がともに外側にある方の両端であり、ともに外側にある方の両端がそれぞれ２端子構成である場合を示している。４つの素子端子群２４（２４ａ〜２４ｄ）の両端の素子端子群２４（素子端子群２４ａ及び素子端子群２４ｄ）における２端子構成それぞれにおいて、第１接続端子４６が第２接続端子４７より内側に配置されている。ここでは、素子端子群２４ａにおいて、第１接続端子４６ａが第２接続端子４７ａより内側に配置されており、素子端子群２４ｄにおいて、第１接続端子４６ｄが第２接続端子４７ｄより内側に配置されている。

そして、素子端子群２４ａ〜２４ｄそれぞれは、ワイヤ８０（８０ａ〜８０ｄ）及びワイヤ９０（９０ａ〜９０ｄ）を介して対応するＩＣ端子群７０ａ〜７０ｄと接続されている。

第１実施形態の第４の例によれば、両端にある素子端子群２４（素子端子群２４ａ及び素子端子群２４ｄ）における２端子構成それぞれにおいて第１接続端子４６が第２接続端子４７より外側に配置される場合と比較して、両端にある素子端子群２４それぞれにおいて第１接続端子４６と第３接続端子７８とを結ぶワイヤ８０の長さを短くすることができる。このように、ワイヤ８０の長さが最長となり得る両端にある素子端子群２４においてワイヤ８０を短くする構造とすることができ、その結果、両端のチャネル（ここでは、第１チャネル及び第４チャネル）でのインダクタンスが低下し、周波数応答特性が向上する。

さらに、第１乃至第３の例と同様に、複数の素子端子群２４の第１方向の中心線と、複数のＩＣ端子群７０の第１方向の中心線とが、より近接しているのが望ましく、実質的に一致しているのがさらに望ましい。また、両端の２端子構成における第１接続端子４６及び第２接続端子４７の配置のみならず、両端それぞれから内側（キャリア２１の第１方向の中心線または複数の素子端子群２４の第１方向の中心線）にかけて、第２接続端子４７、第１接続端子４６の順に配置される２端子構成が複数繰り返されているのが望ましい。

このように、本実施形態に係る光受信サブアッセンブリは、複数の素子端子群と、複数のＩＣ端子群とは、互いに離間しつつ対向しており、複数の素子端子群と複数のＩＣ端子群とのいずれか一方はそれぞれ、第１導電型の第１接続端子と第２導電型の第２接続端子とが、第１方向に交差する第２方向へともに延伸するとともに、第１方向に沿って並んで配置される、２端子構成であり、複数の素子端子群と複数のＩＣ端子群とのいずれか他方はそれぞれ、第１導電型の第３接続端子と第２導電型の２個の第４接続端子とが、第２方向へともに延伸するとともに、一方の第４接続端子、第３接続端子、及び他方の第４接続端子の順に第１方向に沿って並んで配置される、３端子構成を有している。また、第１方向において、複数の素子端子群のうち両端にある素子端子群の中心位置それぞれは、前記複数のＩＣ端子群のうち両端にあるＩＣ端子群の中心位置より、ともに内側にあるか、又はともに外側にあり、複数の素子端子群の両端と複数のＩＣ端子群の両端のうち、その中心位置がともに内側にある方の両端がそれぞれ２端子構成である場合は、当該ともに内側にある方の両端における２端子構成それぞれにおいて、第１接続端子が第２接続端子より外側に配置され、複数の素子端子群の両端と複数のＩＣ端子群の両端のうち、その中心位置がともに外側にある方の両端がそれぞれ２端子構成である場合は、当該ともに外側にある方の両端における２端子構成それぞれにおいて、第１接続端子が第２接続端子より内側に配置される。そして、２端子構成の第１接続端子は、対応する３端子構成の第３接続端子とワイヤにより電気的に接続されている。また、２端子構成の第２接続端子は、対応する３端子構成の２個の第４接続端子それぞれとワイヤにより電気的に接続されている。

第１実施形態に係る光受信サブアッセンブリが上記構成を有していることで、ワイヤの長さが最長となり得る両端のチャネルにおいてワイヤの長さを短くすることができる。その結果、両端のチャネルの周波数応答特性の劣化を抑制し、各チャネルの素子特性の偏差を低減させることに繋がり、光受信サブアッセンブリは良好な周波数応答特性を得ることができる。

［第２実施形態］
図１１は、第２実施形態に係る受光素子アレイ２３０を前面側から見た斜視図である。第２実施形態に係る受光素子アレイ２３０は、各受光素子２２の配置と、各受光素子２２と素子端子群２４とを接続する接続配線と、が異なっている点を除いて第１実施形態に係る受光素子アレイ２３と同様の構成を有しているため重複する説明は省略する。ここでは、第１実施形態に係る受光素子アレイ２３と異なる構成について説明する。

受光素子アレイ２３０は、半絶縁性のＦｅドープＩｎＰ基板１９上に、左側から順に、第１受光素子２２ａ、第２受光素子２２ｂ、第３受光素子２２ｃ、及び第４受光素子２２ｄが形成されている。各受光素子２２の第１導電型電極３６は、第２導電型電極３７より上面側に配置されている。なお、各受光素子２２の第１導電型電極３６は、第２導電型電極３７より下面側に配置されていてもよい。つまりは、各受光素子２２の第１導電型電極３６と第２導電型電極３７とは各受光素子２２が配列する方向と交差する方向に並んで配置される。

図１２は、第２実施形態に係るキャリア２１０を前面側から見た斜視図である。第２実施形態の受光素子アレイ２３０では、各受光素子２２の第１導電型電極３６と、第２導電型電極３７とは、キャリア２１０の前面において各受光素子２２が配列する方向（第１方向）と交差する方向（第３方向）に並んでいる。そこで、各素子端子群２４の第１接続端子４６が、キャリア２１０の上面において、キャリア２１０の中心線Ｃ３（素子端子群２４が配列される方向である第１方向の中心線）に対して第２接続端子４７より外側に配置されるよう、第１接続配線６６及び第２接続配線６７の少なくとも一方は、キャリア２１０の前面において屈曲する部分を有している。例えば、図１２に示すように、一対の第１接続配線６６及び第２接続配線６７において、第１接続配線６６は、キャリア２１０の前面において、受光素子２２の第１方向における中心線より外側（キャリア２１０の前面における第１方向の中心線Ｃ４より遠い側）に配置され、第２接続配線６７は、受光素子２２の第１方向における中心線より内側（キャリア２１０の前面における第１方向の中心線Ｃ４より遠い側）に配置される。

第２実施形態のように、各受光素子２２の第１導電型電極３６と、第２導電型電極３７とは、キャリア２１０の前面において各受光素子２２が配列する方向と交差する方向に並んでいる場合であっても、各素子端子群２４の第１接続端子４６が、キャリアの中心線Ｃ３に対して第２接続端子４７より外側に配置させることができる。これにより、第１実施形態と同様に、ワイヤの長さが最長となり得る両端のチャネルにおいてワイヤの長さを短くすることができる。その結果、両端のチャネルの周波数応答特性の劣化を抑制し、各チャネルの周波数応答特性の偏差を低減させることに繋がり、光受信サブアッセンブリ１０は良好な周波数応答特性を得ることができる。

また、各受光素子２２の第１導電型電極３６と、第２導電型電極３７とは各受光素子２２が配列する方向と直交する方向に並んで配置されていることで、受光素子アレイ２３０をキャリア２１０に搭載する前にプローブ針を用いて電気的特性を第１チャネルから第４チャネルまで連続的に検査する場合にプローブ針の配列を切り替える必要がなくなり検査が容易となる。

なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、半導体基板の裏面から光が入射される裏面入射型受光素子アレイを例に説明したが、受光メサ部が表側にあり、裏面側でキャリアに搭載される形態であっても構わない。その場合は、受光素子アレイとキャリアとの電気的な接続はワイヤで行われる。さらに、この実施形態の場合は、受光素子アレイの電極から直接電気信号制御装置のＩＣ端子群にワイヤを接続しても構わない。この場合は、受光素子アレイの電極が素子端子群となる。

さらに、上記実施形態では、光受信サブアッセンブリ内のアレイ型受光装置と電気信号制御装置との接続について説明したが、光送信サブアッセンブリ内のアレイ型半導体レーザ装置と駆動回路との接続にも適用することができる。光送信サブアッセンブリで本発明を適用する場合は、ＩＣチップは、複数の光電変換素子に出力する電気信号を制御することとなる。

また、上述した実施形態では、キャリアにおいて素子端子群は光電変換素子が搭載される面（前面）と異なる上面に配置されていたが、光電変換素子が搭載される面と同一もしくは第３の面（たとえば背面部）であっても構わない。

またＩＣチップは光サブアッセンブリの内部に備わった実施形態を示したが、光サブアッセンブリの外部であっても構わない。その場合は、電気信号制御装置はＩＣ端子群を備えた回路基板（ＰＣＢ）などであってよい。

１光モジュール、２光送信サブアッセンブリ、４光受信サブアッセンブリ、６電気的インターフェース、８光学的インターフェース、９ケース、１０，１００，１０１，２００光受信サブアッセンブリ、１８保護膜、１９，２１９ＦＥドープＩＮＰ基板、２０光電変換装置、２１，２０３，２１０キャリア、２２，２１１受光素子、２２ａ第１受光素子、２２ｂ第２受光素子、２２ｃ第３受光素子、２２ｄ第４受光素子、２３，２０２，２３０受光素子アレイ、２４，１２４，３２４素子端子群、２５，２０５受光窓、３０，３００電気信号制御装置、３２，３１２受光メサ部、３３Ｎ型ＩＮＰコンタクト層、３４，３１４第１導電型電極メサ部、３５，３１５第２導電型電極メサ部、３６，３１６第１導電型電極、３７，３１７第２導電型電極、４０，４００ＩＣチップ、４６，１７６，３０６第１接続端子、４７，１７７，３０７第２接続端子、５６，５７はんだ材、６６第１接続配線、６７第２接続配線、７０，１７０，３７０ＩＣ端子群、７８，１７８，３０８第３接続端子、７９，１７９，３０９第４接続端子、８０，９０，１８０，１９０，５００ワイヤ、２０１アレイ型受光装置。

Claims

複数の光電変換素子と、前記複数の光電変換素子にそれぞれ電気的に接続され、第１方向に沿って順に並んで配置される複数の素子端子群と、を備える光電変換装置と、
前記複数の素子端子群と電気的に接続され、前記第１方向に沿って順に並んで配置される複数のＩＣ端子群と、を備える電気信号制御装置と、
を備える光サブアッセンブリであって、
前記複数の素子端子群と、前記複数のＩＣ端子群とは、互いに離間しつつ対向しており、
前記複数の素子端子群と前記複数のＩＣ端子群とのいずれか一方はそれぞれ、第１導電型の第１接続端子と第２導電型の第２接続端子とが、前記第１方向に沿って並んで配置される、２端子構成であり、
前記複数の素子端子群と前記複数のＩＣ端子群とのいずれか他方はそれぞれ、前記第１導電型の第３接続端子と前記第２導電型の２個の第４接続端子とが、一方の前記第４接続端子、前記第３接続端子、及び他方の前記第４接続端子の順に前記第１方向に沿って並んで配置される、３端子構成であり、
各前記２端子構成の前記第１接続端子は、対応する前記３端子構成の前記第３接続端子とワイヤにより電気的に接続され、
各前記２端子構成の前記第２接続端子は、対応する前記３端子構成の２個の前記第４接続端子それぞれとワイヤにより電気的に接続され、
前記第１方向において、前記複数の素子端子群のうち両端にある素子端子群の中心位置それぞれは、前記複数のＩＣ端子群のうち両端にあるＩＣ端子群の中心位置より、ともに内側にあるか、又はともに外側にあり、
前記複数の素子端子群の両端と前記複数のＩＣ端子群の両端のうち、その中心位置がともに内側にある方の両端がそれぞれ前記２端子構成である場合は、当該ともに内側にある方の両端における前記２端子構成それぞれにおいて、前記第１接続端子が前記第２接続端子より外側に配置され、前記複数の素子端子群の両端と前記複数のＩＣ端子群の両端のうち、その中心位置がともに外側にある方の両端がそれぞれ前記２端子構成である場合は、当該ともに外側にある方の両端における前記２端子構成それぞれにおいて、前記第１接続端子が前記第２接続端子より内側に配置される、
ことを特徴とする光サブアッセンブリ。
請求項１に記載の光サブアッセンブリであって、
前記複数の素子端子群の両端と前記複数のＩＣ端子群の両端のうち、その中心位置がともに内側にある方の両端がそれぞれ前記２端子構成である場合は、当該両端それぞれから内側にかけて、前記第１接続端子と前記第２接続端子の順に配置される前記２端子構成が複数繰り返され、
前記複数の素子端子群の両端と前記複数のＩＣ端子群の両端のうち、その中心位置がともに外側にある方の両端がそれぞれ前記２端子構成である場合は、当該両端それぞれから内側にかけて、前記第２接続端子と前記第１接続端子の順に配置される前記２端子構成が複数繰り返される、
ことを特徴とする、光サブアッセンブリ。
請求項１または２に記載の光サブアッセンブリであって、
前記光電変換装置は、前記複数の素子端子群を搭載する上面と、前記複数の光電変換素子を搭載する前面と、を有するキャリアを、さらに備え、
各前記光電変換素子は第１導電型電極と第２導電型電極とを有し、
前記キャリアの前面において、前記複数の光電変換素子は第１方向に並んで配置され、各前記光電変換素子において前記第１導電型電極と前記第２導電型電極とは、前記キャリアの前面において前記第１方向に交差する方向に並んで配置され、
前記キャリアの前面には、前記第１導電型電極と前記第１接続端子とを互いに電気的に接続するための第１接続配線と、前記第２導電型電極と前記第２接続端子とを互いに電気的に接続するための第２接続配線とが配置されている、
ことを特徴とする、光サブアッセンブリ。
請求項１乃至３のいずれかに記載の光サブアッセンブリであって、
前記電気信号制御装置に電気的に接続されたＩＣチップをさらに備える、
ことを特徴とする、光サブアッセンブリ。
請求項４に記載の光サブアッセンブリであって、
前記光電変換装置は、複数の受光素子を搭載するアレイ型受光装置であり、
前記ＩＣチップは、各前記受光素子が出力する電気信号を増幅する前置増幅回路を備える、
ことを特徴とする、光サブアッセンブリ。
請求項１乃至３のいずれかに記載の光サブアッセンブリであって、
前記光電変換装置は、アレイ型半導体レーザ装置である、
ことを特徴とする、光サブアッセンブリ。
請求項１乃至５のいずれかに記載の光サブアッセンブリと、
回路基板と、
前記光サブアッセンブリおよび前記回路基板を内包するケースと、
を備えることを特徴とする、光モジュール。