JP6341651B2 - 光信号を電気信号に変換するアバランシェ光検出器素子、これを用いた電気回路、およびアバランシェ光検出器の使用 - Google Patents

Description

本開示は、光信号を電気信号に変換するアバランシェ光検出器に関する。本開示はまた、こうしたアバランシェ光検出器の使用に関する。

赤外アバランシェ光検出器が当業者に既に知られている。例えば、既知のアバランシェ光検出器素子は、検出対象の光波のフォトンエネルギーより小さいバンドギャップを持つ吸収性の真性半導体材料を備え、これは、ＩＶ族半導体、例えば、ゲルマニウム（Ｇｅ）、シリコン−ゲルマニウム（ＳｉＧｅ）、ゲルマニウム錫（ＧｅＳｎ）またはＳｉＧｅＳｎ合金、あるいは、二元、三元、四元のＩＩＩ−Ｖ半導体、例えば、これに限定されないがＩｎＰ，ＩｎＧａＡｓ，ＩｎＧａＡｓＰおよび関連材料などを含む。

赤外波長の光が、自由空間から吸収性半導体の中に直接に結合することができ、あるいは、光学的に透明な入力導波路を用いて吸収性半導体の中に案内され結合可能することができる。入力導波路は、光学的に透明な半導体、例えば、シリコン等で構築できる。吸収性半導体材料は、ｐドープ領域と、ｎドープ領域と、ドープ領域の間にある真性領域とを備える。こうした構成の概観を、例えば、図１に示す。ｐドープ領域、ｎドープ領域および真性領域は、到来する光波の伝搬方向に沿って長手方向に実装され、互いに平行で、吸収性材料の長手方向とも平行な長手方向に延びている。

ドープ領域および真性半導体材料は、ＰＩＮ接合ダイオードを形成する。入力導波路（存在する場合）および真性半導体材料は、１２００ｎｍより大きな典型的な赤外波長の光波が、入力導波路によって案内され、真性半導体材料の中に、ｐドープ領域、ｎドープ領域および両者間にある真性半導体材料の組合せによって形成されてＰＩＮフォトダイオードを形成する、いわゆるＰＩＮ接合と実質的に結合するように、互いに配置される。

逆バイアス電位差がｐドープ領域とｎドープ領域の間に印加され、真性領域内に電界を生じさせる。ＰＩＮ接合の吸収性真性領域において、光波の影響下で価電子帯から伝導帯への電子の光励起によって、光信号は電気信号に変換され、そして半導体材料中に自由電子および自由ホールを形成し、これらは、内部電界の影響下で、ｎドープ領域およびｐドープ領域に実質的にそれぞれ収集される。

真性領域内での充分に高い電界では、発生した自由電子または発生した自由ホール、あるいは両方ともが衝突電離として知られている機構によって増倍でき、自由電子及び／又はホールの雪崩(avalanche)を生成する。こうして得られた増倍利得がフォトダイオードの応答性を改善し、このようなアバランシェフォトダイオードで構成された光受信機の優れた感度が得られる。

しかしながら、増加した受信機感度に必要であり、自由電子及び／又はホールの充分に大きな増倍利得を生成するために、比較的強い電界をドープ領域間に生成する必要があることが判明している。電界の強度は、ドープ領域での逆バイアス電位差を増加させることによって増加できるが、増加した電位差は、例えば、より多くのパワーを必要とし、こうしたアバランシェ光検出器素子を使用するのに必要なパワーの増加をもたらす。

本開示の目的は、バイアス電位差を増加させることなく、電界の強度を増加させることである。

これは、最初の請求項の特徴部に係るアバランシェ光検出器素子に従って達成される。これに関連して、光検出器は、２つ以上のｐドープ領域及び／又はｎドープ領域を備え、ｐドープ領域及び／又はｎドープ領域は、アレイとして物理的に配置される。

光検出器領域が２つ以上のｐドープ領域及び／又はｎドープ領域を備えた場合、ｐドープ領域及び／又はｎドープ領域は、先行技術に係るアバランシェ光検出器素子と同じエリアに、アレイとして物理的に配置され、アレイの種々のドープ領域の寸法は、先行技術に係る長手方向の形状を持つドープ領域の寸法よりかなり小さいことが判った。種々のドープ領域の寸法がより小さくなるため、電界の強度は、逆バイアス電位を増加させることなく、ドープ領域の近傍で増加するようになる。従って、例えば、アバランシェ光検出器素子を動作させるのに要するパワーは増加させる必要がなく、先行技術のアバランシェ光検出器素子と比べて低減できる。

さらに、ドープ領域の寸法を減少させることによって、光励起された電子の生成を許容するドープ領域を取り囲む材料の体積が増加することが判った。

文献（"Reinventing germanium avalanche photodetector for nanophotonic on-chip optical interconnects" by Solomon Assefa, Fengian Xia and Yurii A. Vlasov in Nature, Vol 464/4 March 2012）では、アバランシェ光検出器において比較的小さい逆バイアス電位で強い不均一な電界が発生可能であることが既に議論されているが、この論文は、上述のように、高い増幅ノイズ特性および、多くの場合、比較的大きな漏れ電流（暗電流）を示す金属−半導体−金属ショットキー検出器をベースとしたアバランシェ光検出器の使用に関するものである。

本開示の好ましい実施形態によれば、ｐドープ領域またはｎドープ領域のアレイのドープ領域は、少なくとも１つの真性領域によって相互に範囲が画定される。真性領域は、アンドープまたは真性の半導体材料からなる。半導体材料は、光信号の光波を吸収するために設けられ、これにより電子−ホール対を生成し、これらは電界の影響下で個々のドープ領域までそれぞれ加速される。

本開示の好ましい実施形態によれば、ＰＩＮ接合アバランシェダイオードのｐドープ領域またはｎドープ領域の形状および位置は、ダイオード電極に印加される外部逆バイアスによって発生する内部電界を局所的に増加させるように実装される。ＰＩＮ接合アバランシェダイオードのｎドープ領域及び／又はｐドープ領域を、個々のｎドープ領域及び／又はｐドープ領域のアレイとして実装することによって、図１に示すように、１つのｐ型領域だけと１つのｎ型領域だけを用いた実装と比較して、電界が増強されることが判った。さらに、交互に配置されたｐ型領域およびｎ型領域は、電界を改善するのに役立つ。また、アレイ内の個々のコンタクトおよび個々のドープ領域のサイズを減少させることによって、そしてドープ領域間の真性領域の幅を減少させることによって、電界の改善が向上することが判った。

本開示の好ましい実施形態によれば、ｐドープ領域またはｎドープ領域のアレイのドープ領域は、０．１ミクロン幅より小さい、好ましくは実質的に小さい。こうした寸法を持つドープ領域は、比較的大きな電圧を使用することなく、アバランシェ電子を生成することが可能な充分大きな電界をこれらの近傍に発生することが判った。

本開示の好ましい実施形態によれば、少なくとも１つのアバランシェフォトダイオードは、１より大きい、好ましくはほぼ２より大きい増倍率を有するものであり、これは、本開示に係るアバランシェ光検出器素子の動作にとって充分であることが判った。

本開示の好ましい実施形態によれば、光検出器領域は、ｐドープ領域のアレイと、ｎドープ領域のアレイとを少なくとも備え、交互に配置したｐドープ領域およびｎドープ領域のアレイを形成している。得られた交互に配置したｐドープ領域およびｎドープ領域のアレイを採用することによって、ｐドープ領域およびｎドープ領域の両方の寸法が減少するにつれて、電界の強度をさらに増加できることが判った。

本開示の好ましい実施形態によれば、得られたアレイは、互いに交互に配列したｐドープ領域およびｎドープ領域で構成された、少なくとも１つの行(row)および少なくとも１つの列(column)を有する。アレイの全ての方向（列および行の方向）にある異なるドープ領域のこうした構成は、光励起された電子の生成を許容する材料の体積をさらに増加させることが判った。行および列の両方に交互配列したｐドープ領域およびｎドープ領域を設けた場合、ＰＩＮ接合アバランシェダイオードを形成する幾つかの逆ドープ領域が、ドープ領域の少なくとも２つの側に沿って、可能ならばドープ領域の４つの側に沿って隣接して位置決めされるためである。

本開示の好ましい実施形態によれば、隣接したドープ領域が、０．０５ミクロン〜０．５ミクロン、好ましくは０．１ミクロン〜０．２ミクロンの画定距離で相互に範囲が画定される。こうした距離が、さらに改善したアバランシェ光検出器素子を提供することが判った。

本開示の好ましい実施形態によれば、真性の半導体材料は、ゲルマニウム、シリコン−ゲルマニウム、ゲルマニウム−錫を含む。ゲルマニウムおよびシリコン−ゲルマニウムは、１．６ミクロン未満の波長を有する光波で良好な吸収性光学性質を有することが判った。こうした光波が、光通信用、例えば、ガラスファイバー通信線でしばしば用いられるため、こうしたアバランシェ光検出器が光通信応用で使用可能であることが判った。ゲルマニウム−錫が、１．６ミクロン超の波長について改善した吸収を示すことが判った。

本開示の好ましい実施形態によれば、入力導波路は、シリコン、好ましくは実質的にシリコンを含み、最も好ましくはシリコンで製作される。シリコンは、１．２ミクロン〜３ミクロン、好ましくは、光通信でしばしば用いられる１．３ミクロン〜１．６ミクロンの範囲の波長を有する光波を実質的に吸収しないためである。

本開示の好ましい実施形態によれば、ドープ領域には、電気回路内のアバランシェ光検出器を相互接続するための電極が設けられる。

本開示はまた、本開示に係るアバランシェ光検出器素子を備えた電気回路に関するものであり、アバランシェ光検出器素子は、ＰＩＮ接合アバランシェフォトダイオードを形成するｐドープ領域およびｎドープ領域に印加された逆バイアス電位差で動作する。電気回路は、例えば、チップ上に組み込み可能である。

本開示はまた、本開示に係るアバランシェ光検出器を製造する方法に関する。

ドープ領域は、例えば、イオン注入(implantation)によって製作でき、好ましくは、アニール処理または選択的エピタキシーがこれに続いて行われる。

本開示はまた、光信号を電気信号に変換するための本開示に係るアバランシェ光検出器の使用に関する。こうした使用は、例えば、光通信応用において特に好ましい。

本開示の好ましい実施形態によれば、光信号は、１．３ミクロン〜１．６ミクロン、好ましくは、１．５３ミクロン〜１．５６ミクロンの波長を有する光波を含む。こうした波長は、上述したように光通信応用においてしばしば用いられるためである。

本開示の好ましい実施形態によれば、逆バイアス電位差が、ＰＩＮ接合アバランシェフォトダイオードを形成するｐドープ領域およびｎドープ領域に印加される。

本開示の好ましい実施形態によれば、逆バイアス電位差は、約１Ｖ〜１０Ｖ、好ましくは２Ｖ〜４Ｖである。こうした逆バイアス電位差は、例えば、チップ用途で利用可能であり、それでもアバランシェ電子を生成するのに充分高いことが判った。良好な結果は、例えば、２Ｖで予想される。

本開示の好ましい実施形態によれば、逆バイアスは、上述したように好ましい電極に印加される。

本開示は、下記説明および添付図面を用いてさらに明らかになるであろう。

先行技術に係るアバランシェ光検出器の上面図を示す。 本開示に係るアバランシェ光検出器素子の側面図の断面を示す。 図２に係るアバランシェ光検出器素子の正面図の断面を示す。 本開示に係るアバランシェ光検出器素子の一部の第１実施形態の上面図を示す。 図４の代替の実施形態の上面図を示す。 図４の代替の実施形態の上面図を示す。 図４の代替の実施形態の上面図を示す。 図４の代替の実施形態の上面図を示す。 図４の代替の実施形態の上面図を示す。 図７に示す実施形態の斜視図を示す。 本開示の異なる実施形態に係るアバランシェ光検出器素子の正面図の断面を示す。 図１１ａに係るアバランシェ光検出器素子の側面図の断面を示す。 図１１ａに係るアバランシェ光検出器素子の上面図を示す。 図１１ａに係るアバランシェ光検出器素子の異なる実施形態の上面図を示す。

下記の詳細な説明において、多数の具体的な詳細を説明して、本開示の完全な理解および特定の実施形態においてどのように実施できるかを提供している。しかしながら、本開示は、これらの具体的な詳細が無くても実施できることは理解されよう。他の例では、本開示を曖昧にしないように、周知の方法、手順および手法は詳細に記載していない。本開示は、一定の図面を参照して特定の実施形態に関して説明しているが、本開示はこれに限定されない。ここに含まれ記載した図面は、概略的であり、本開示の範囲を限定していない。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがあることに留意する。

本開示は、特定の実施形態について一定の図面を参照して説明するが、本開示はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的かつ非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本開示の実際の具体化に必ずしも対応していない。

さらに、説明および請求項での用語、「第１」、「第２」、「第３」などは、類似の要素を区別するための使用しており、必ずしも連続順または時間順を記述するためではない。用語は、適切な状況下で交換可能であり、本開示の実施形態は、ここで説明したり図示したものとは別の順番で動作可能である。

さらに、説明および請求項の中の用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本開示の実施形態がここで説明または図示した以外の他の向きで動作可能であることを理解すべきである。

請求項で用いた用語「備える、含む(comprising)」は、それ以降に列挙された要素またはステップに限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、１つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段Ａ，Ｂを備えるデバイス」の範囲は、構成要素Ａ，Ｂのみから成るデバイスに限定すべきでない。

図２は、本開示に係る、光信号を電気信号に変換するためのアバランシェ光検出器素子の側面図の断面を示す。アバランシェ光検出器素子１は、入力導波路２と、光検出器領域３１とを備え、光検出器領域３１の下部が入力導波路２の凹部に配置される。光検出器領域３１は、単一の真性領域３と、少なくとも１つのｐドープ領域４と、少なくとも１つのｎドープ領域５とを備える。ドープ領域４，５は図２では示していないが、ドープ領域４，５は、例えば、図３に示している。ドープ領域４，５および真性領域３は、少なくとも１つのＰＩＮ接合アバランシェフォトダイオード６を形成する。

入力導波路２および光検出器領域３１は、入力導波路２によって案内された光信号が光検出器領域３１の中にＰＩＮ接合アバランシェフォトダイオード６まで実質的に案内されるように、相互に配置される。ＰＩＮ接合アバランシェフォトダイオード６は、光信号を電気信号に変換する。

入力導波路２および真性領域３の正確な構成、例えば、寸法、形状などは、これらの上述した機能を考慮すると、本開示にとって本質的なものではなく、例えば、使用する光波の波長、強度などの特性、真性領域３、導波路２の材料などに応じて、当業者によって決定できる。

図には示していないが、本開示はまた、本開示に係るアバランシェ光検出器素子１を備えた電気回路に関する。こうした電気回路において、動作中に逆バイアス電位差が、ＰＩＮ接合アバランシェフォトダイオード６を形成するｐドープ領域４およびｎドープ領域５に印加される。

図２、図３には示していないが、光検出器領域３１は、２つ以上のｐドープ領域（４）及び／又はｎドープ領域（５）を備え、光検出器領域のｐドープ領域（４）及び／又はｎドープ領域（５）は、アレイとして物理的に配置される。ドープ領域４，５のアレイの種々の可能性については、例えば、図４〜図１０に示している。

図４は、例えば、本開示に係るアバランシェ光検出器素子１の一部の第１実施形態の上面図を示す。

図４によれば、アバランシェ光検出器素子１は、ｎドープ領域５のアレイを備える。しかしながら、これは本開示にとって決定的ではなく、図５に示すように、アバランシェ光検出器素子１は、ｐドープ領域４のアレイを備えてもよい。

ドープ領域４，５のアレイは、少なくとも２つのドープ領域を備え、好ましくは、２つ以上、例えば、３個、４個、５個、６個、７個、８個、９個、１０個、１１個、１２個、１３個、１４個、１５個、２０個、２５個、３０個、３５個、４０個などのドープ領域を備える。好ましくは、ドープ領域の数は、光波の伝搬方向に沿ったドープ領域間の距離および、当該伝搬方向に沿った光検出器領域３１の長さの関数で決定される。一般に、当該伝搬方向に沿った光検出器領域３１の長さは、５〜１００ミクロンの範囲である。

図４と図５で判るように、ｐドープ領域４またはｎドープ領域５のアレイのドープ領域４，５は、少なくとも１つの真性領域３によって相互に範囲が確定される。真性領域は、アンドープである。

図４と図５において、ドープ領域４，５のアレイは、単一の列だけを有する直線アレイの形態である。しかしながら、こうした構成は本開示にとって決定的でなく、他の構成、例えば、２つまたはそれ以上の列を有するアレイも可能である。

図４と図５において、ｎドープ領域５またはｐドープ領域４の個々のアレイに対向する個々のｐドープ領域およびｎドープ領域は、単一の連続したドープ領域の形態である。図６は、さらに好ましい実施形態を示しており、単一の連続したドープ領域についてもドープ領域のアレイで置換されている。ｎドープ領域５およびｐドープ領域４のアレイは、結果として、ドープ領域アレイ７を形成する。

図６によれば、得られたドープ領域アレイ７は、ドープ領域４，５の２つのアレイを備え、一方はｎドープ領域５、一方はｐドープ領域４である。しかしながら、これは、本開示にとって決定的ではなく、得られたドープ領域アレイ７は、所望の用途に応じて、３個、４個、５個、６個、７個、８個、９個、１０個、１１個、１２個、１３個、１４個、１５個、２０個、２５個、３０個、３５個、４０個などのドープ領域４，５のアレイを備えてもよい。ｐドープ領域４の数およびｎドープ領域５の数は、同じである必要もない。

図６に示した得られたアレイ７の行は、交互配置したｐドープ領域４の数およびｎドープ領域５で製作されているが、こうした構成は本開示にとって決定的でない。図７は、例えば、得られたアレイ７の列が、交互配置したｐドープ領域４の数およびｎドープ領域５で製作されていることを示す。図には示していないが、得られたアレイ７の列だけを、交互配置したｐドープ領域４の数およびｎドープ領域５で製作することも可能である。

図６と図７において、得られたアレイの列の数は、ドープ領域４，５のアレイの数と等しいが、こうした構成は本開示にとって決定的でない。例えば、図８において判るように、得られたアレイ７は、単一の列を備えている。しかし、ｎドープ領域５またはｐドープ領域４のいずれかを含む複数のアレイを備える。

得られたアレイ７の構成は、換言すると、ｎドープ領域５またはｐドープ領域４のいずれかを含むアレイの数に依存することなく、アバランシェ光検出器１の所望の特性に応じて当業者が決定できる。

図１０は、図７に示す実施形態の斜視図を示す。さらに、ｐドープ領域４とｎドープ領域５との間の電気力線が、先行技術と比べてＰＩＮ接合アバランシェフォトダイオード内の増加を説明するように示されている。

図１０では、アバランシェ光検出器１を内部または電気回路と相互接続するために、ドープ領域４，５内及び／又は上に電極８の存在を示している。明確化のために電極８は図４〜図８において示していない。図１０は、電極８がドープ領域４，５内及び／又は上に付与されることを示したが、これは本開示にとって決定的ではなく、電極８はドープ領域４，５の隣りに付与することも可能である。これは、例えば、図９に示しており、電極８はドープ領域に隣接して付与される。こうした構成では、ドープ領域での光の吸収が抑制されるため、付与されるドープ領域での金属の干渉がより低くなるが、ダイオードのキャパシタンスが増加することが判った。

図２〜図１０に示した構成において可能であるように、ドープ領域は、実質的に単一面内に位置決めしてもよいが、図１１ａ〜図１１ｃに種々の図面で示す実施形態および代替の実施形態１１ｄに示すように、ドープ領域を異なる面内に設けて、多くの３次元構成を形成してもよい。

図１１ａは、例えば、シリコンの層１０の上にある、例えば、二酸化シリコンの基板９の上に、ｎドープ領域５が設けられることを示す。図示のように、好ましくは、ｎドープ領域５と接触する幾つかの電極８が設けられる。

ｎドープ領域５の上には、真性領域３、例えば、ゲルマニウムが設けられる。真性領域３の上面には、ｐドープ領域４のアレイが設けられる。それに続いてｐドープ領域４、例えば、ｐ＋ドープ領域が電極８と接続される。異なるコンポーネント間のスペースは、充填材料１１、例えば、ＳｉＯ_２で充填される。

ｎドープ領域５は、例えば、シリコン材料で製作され、電極８と近接する領域５の一部は高ドープ（ｎ＋＋）であり、一方、電極８から遠くにあるドープ領域５の一部は低ドープ（ｎ＋）である。しかしながら、所望の用途に応じて、ドープ領域５は、均質に高ドープまたは低ドープでもよい。

当然ながら、光検出器素子１の所望の用途の点で適切と考えられるように、ｐドープ領域は、ｎドープ領域と交換可能である。

図１１ｂは、下地となるｎドープ領域５と比べて異なるｐドープ領域４を詳細に示す。さらに、入力導波路２と真性領域３との間の関係を示しており、光信号が真性領域３に進入可能になり、光信号は電子−ホール対を発生し、続いてこれらは個々のドープ領域４，５に向けてそれぞれ加速される。図１１ｃは、図１１ａに係るアバランシェ光検出器素子１の上面図を示す。異なるｐドープ領域が入力導波路２の上方およびこれに沿って設けられているのが観察できる。図１１ｃに示すように、ｐドープ領域４は、同一直線上にある。しかしながら、図１１ｄに示すように、こうした構成は決定的でなく、異なるｐドープ領域４は、例えば、異なるライン、例えば、平行なライン上に設けてもよい。

Claims (9)

1. 光信号を電気信号に変換するアバランシェ光検出器素子であって、
   入力導波路と、光検出器領域とを備え、光検出器領域の下部が入力導波路の凹部に配置され、
   光検出器領域は、単一の真性領域と、少なくとも１つのｐドープ領域と、少なくとも１つのｎドープ領域とを備え、
   ドープ領域および単一の真性領域は、ＰＩＮ接合アバランシェフォトダイオードを形成し、
   入力導波路および光検出器領域は、入力導波路によって案内された光信号が、光検出器領域の中にＰＩＮ接合アバランシェフォトダイオードまで実質的に案内されるように、相互に配置され、
   ＰＩＮ接合アバランシェフォトダイオードは、光信号を電気信号に変換し、
   光検出器領域は、２つ以上のｐドープ領域及び／又はｎドープ領域を備え、ｐドープ領域及び／又はｎドープ領域は、アレイとして物理的に配置されているアバランシェ光検出器素子。
2. ｐドープ領域またはｎドープ領域のアレイのドープ領域は、単一の真性領域によって相互に範囲が画定される請求項１記載のアバランシェ光検出器素子。
3. ｐドープ領域またはｎドープ領域のアレイのドープ領域は、０．１ミクロン幅より実質的に小さい請求項１または２記載のアバランシェ光検出器素子。
4. 少なくとも１つのアバランシェフォトダイオードは、１より大きい、好ましくはほぼ２より大きい増倍率を有する請求項１〜３のいずれかに記載のアバランシェ光検出器素子。
5. 光検出器領域は、ｐドープ領域のアレイと、ｎドープ領域のアレイとを少なくとも備え、交互に配置したｐドープ領域およびｎドープ領域のアレイを形成している請求項１〜４のいずれかに記載のアバランシェ光検出器素子。
6. 得られたアレイは、互いに交互に配列したｐドープ領域およびｎドープ領域で構成された、少なくとも１つの行および少なくとも１つの列を有する請求項５記載のアバランシェ光検出器素子。
7. 隣接したドープ領域が、０．０５ミクロン〜０．５ミクロンの画定距離で相互に範囲が画定されている請求項１〜６のいずれかに記載のアバランシェ光検出器素子。
8. 請求項１〜７のいずれかに記載のアバランシェ光検出器素子を備えた電気回路。
9. 光信号は、１．３ミクロン〜１．６ミクロンの波長を有する光波を含む、請求項１〜７のいずれかに記載のアバランシェ光検出器素子の使用。

Images