[go: up one dir, main page]

JP6567468B2 - 半導体装置、電源回路、及び、コンピュータ - Google Patents

半導体装置、電源回路、及び、コンピュータ Download PDF

Info

Publication number
JP6567468B2
JP6567468B2 JP2016121786A JP2016121786A JP6567468B2 JP 6567468 B2 JP6567468 B2 JP 6567468B2 JP 2016121786 A JP2016121786 A JP 2016121786A JP 2016121786 A JP2016121786 A JP 2016121786A JP 6567468 B2 JP6567468 B2 JP 6567468B2
Authority
JP
Japan
Prior art keywords
semiconductor device
nitride semiconductor
electrode
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016121786A
Other languages
English (en)
Other versions
JP2017228571A (ja
Inventor
慎太郎 中野
慎太郎 中野
清水　達雄
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016121786A priority Critical patent/JP6567468B2/ja
Priority to US15/436,222 priority patent/US10236353B2/en
Publication of JP2017228571A publication Critical patent/JP2017228571A/ja
Application granted granted Critical
Publication of JP6567468B2 publication Critical patent/JP6567468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明の実施形態は、半導体装置、電源回路、及び、コンピュータに関する。
スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧・低オン抵抗が求められる。そして、耐圧とオン抵抗の関係は、素子材料で決まるトレードオフ関係がある。
これまでの技術開発の進歩により、半導体素子は、主な素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。
窒化ガリウム（ＧａＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）などのＧａＮ系半導体は、シリコンよりもバンドギャップが大きい。ＧａＮ系半導体をスイッチング素子材料として用いることで、材料で決まるトレードオフ関係を改善でき、飛躍的な高耐圧化や低オン抵抗化が可能である。
しかし、例えば、ＧａＮ系半導体を用いたスイッチング素子では、高いドレイン電圧を印加した際に、オン抵抗が増大する「電流コラプス」という問題がある。スイッチング素子の信頼性を向上させるためには、電流コラプスを抑制することが必要である。
特開２０１４−１１６４０１号公報
本発明が解決しようとする課題は、電流コラプスの抑制が可能な半導体装置、電源回路、及び、コンピュータを提供することにある。
本発明の一態様の半導体装置は、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、前記第２の窒化物半導体層の上の第１の電極と、前記第２の窒化物半導体層の上の第２の電極と、前記第１の電極と前記第２の電極との間に位置するゲート電極と、前記第２の窒化物半導体層の上の少なくとも前記ゲート電極と前記第２の電極との間に位置し、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、及び、Ｔｉ（チタン）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する第１の絶縁層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の作用及び効果の説明図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態のコンピュータの模式図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、第２の窒化物半導体層の上の第１の電極と、第２の窒化物半導体層の上の第２の電極と、第１の電極と第２の電極との間に位置するゲート電極と、第２の窒化物半導体層の上の少なくともゲート電極と第２の電極との間に位置する第１の絶縁層と、を備える。
第１の絶縁層は、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、及び、Ｔｉ（チタン）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する。
又は、第１の絶縁層は、Ａｌ（アルミニウム）、Ｌａ（ランタン）、Ｙ（イットリウム）、及び、Ｓｃ（スカンジウム）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、及び、Ｂａ（バリウム）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する。
本実施形態の半導体装置は、上記構成を備えることにより、第１の絶縁層が、負の固定電荷を有する。したがって、第１の絶縁層中への電子のトラップが抑制される。よって、電流コラプスが抑制された半導体装置が実現できる。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）１００である。
図１に示すように、ＨＥＭＴ（半導体装置）１００は、基板１０、バッファ層１２、チャネル層（第１の窒化物半導体層）１４、バリア層（第２の窒化物半導体層）１６、ソース電極（第１の電極）１８、ドレイン電極（第２の電極）２０、界面膜（第２の絶縁層）２２、保護膜（パッシベーション膜：第１の絶縁層）２４、ゲート電極２８を備える。
基板１０は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１０上に、バッファ層１２が設けられる。バッファ層１２は、基板１０とチャネル層１４との間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造で形成される。バッファ層１２上に、チャネル層１４が設けられる。チャネル層１４は電子走行層とも称される。
チャネル層１４は、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層１４の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
チャネル層１４上に、バリア層１６が設けられる。バリア層１６は電子供給層とも称される。バリア層１６のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。バリア層１６は、例えば、窒化アルミニウムガリウムである。
バリア層１６は、例えば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。バリア層１６は、例えば、窒化アルミニウムガリウムである。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層１６の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
チャネル層１４とバリア層１６との間は、ヘテロ接合界面となる。ＨＥＭＴ１００のヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されキャリアとなる。
バリア層１６上には、ソース電極１８とドレイン電極２０が形成される。ソース電極１８とドレイン電極２０は、例えば、金属電極である。ソース電極１８とドレイン電極２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
ソース電極１８及びドレイン電極２０と、バリア層１６との間は、オーミックコンタクトであることが望ましい。ソース電極１８とドレイン電極２０との距離は、例えば、５μｍ以上３０μｍ以下である。
ソース電極１８とドレイン電極２０の間のバリア層１６上に、ゲート電極２８が設けられる。ゲート電極２８は、バリア層１６に接して設けられる。ゲート電極２８とバリア層１６との間の接合は、ショットキー接合である。
ゲート電極２８は、例えば、金属電極である。ゲート電極２８は、例えば、窒化チタン（ＴｉＮ）である。
バリア層１６の一部表面には、界面膜２２が設けられる。界面膜２２は、例えば、窒化シリコンである。界面膜２２の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
界面膜２２は、バリア層１６の酸化や、バリア層１６からの原子の離脱を抑制する機能を備える。なお、バリア層１６と界面膜２２の間に、バリア層１６と組成の異なる窒化物半導体の表面被覆層を設けることも可能である。表面被覆層は、例えば、窒化ガリウムである。
界面膜２２上には、保護膜２４が設けられる。保護膜２４は、ゲート電極２８とドレイン電極２０との間、ゲート電極２８とソース電極１８との間に設けられる。
保護膜２４は、ゲート電極２８及びドレイン電極２０に接している。言い換えれば、保護膜２４は、ゲート電極２８とドレイン電極２０の間の、全領域にわたって形成されている。
保護膜２４の膜厚は、例えば、５ｎｍ以上１００ｎｍ以下である。保護膜２４の加工を容易にする観点から、保護膜の膜厚は、２０ｎｍ以下であることが望ましい。
保護膜２４は、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、及び、Ｔｉ（チタン）から成る群の少なくとも一つの第１の元素の酸化物である。そして、保護膜２４は、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有する。更に、保護膜２４は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する。
この場合、酸化物は、例えば、酸化ハフニウム、酸化ジルコニウム、酸化ハフニウムアルミニウム、酸化ジルコニウムアルミニウム、ハフニウムシリケート、ジルコニウムシリケートである。
又は、保護膜２４は、Ａｌ（アルミニウム）、Ｌａ（ランタン）、Ｙ（イットリウム）、及び、Ｓｃ（スカンジウム）から成る群の少なくとも一つの第１の元素の酸化物である。そして、保護膜２４は、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有する。更に、保護膜２４は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、及び、Ｂａ（バリウム）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する。
この場合、酸化物は、例えば、酸化アルミニウム、酸化ハフニウムアルミニウム、酸化ジルコニウムアルミニウムである。
なお、保護膜２４中に含まれる元素、及び、元素の濃度は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。
次に、本実施形態の半導体装置の製造方法の一例について説明する。図２〜図５は、本実施形態の製造途中の半導体装置の模式断面図である。
以下、保護膜２４が、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、及び、Ｔｉ（チタン）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する場合を例に説明する。
以下、酸化物が酸化ハフニウム、すなわち、第１の元素がＨｆ（ハフニウム）であり、第２の元素がＦ（フッ素）であり、第３の元素がＮ（窒素）である場合を例に説明する。
まず、基板１０、例えば、シリコン基板を準備する。次に、例えば、シリコン基板上にエピタキシャル成長により、バッファ層１２を成長させる。例えば、有機金属気相成長（ＭＯＣＶＤ）法によりバッファ層１２を成長させる。
次に、バッファ層１２上に、チャネル層１４となるアンドープのＧａＮ、バリア層１６となるアンドープのＡｌ０．２５Ｇａ０．７５Ｎをエピタキシャル成長により形成する。例えば、ＭＯＣＶＤ法により、チャネル層１４、バリア層１６を成長させる。
次に、バリア層１６上に、界面膜２２をとなる窒化シリコン膜を形成する。窒化シリコン膜は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。
次に、界面膜２２上に酸化ハフニウム膜３０を形成する。酸化ハフニウム膜３０は、例えば、ＣＶＤ法により形成する（図２）。
次に、室温の窒素プラズマ中で窒化処理を行う。この窒化処理により、酸化ハフニウム膜３０にＮ（窒素）が導入される（図３）。
窒素以外のＰ、Ａｓ、Ｓｂ、Ｂｉの導入方法として、例えば、それぞれの室温でのプラズマ状態を用いることが可能である。その他の方法として、積層の絶縁膜を形成した後に、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉをイオン注入して、熱拡散で界面にパイルアップさせる方法も適用可能である。Ｓｒなどの金属種に関しては、金属を蒸着させる、もしくは、イオン注入と熱拡散によって導入することが可能である。
次に、室温のフッ素プラズマ中でフッ化処理を行う。このフッ化処理により酸化ハフニウム膜３０にＦ（フッ素）が導入される（図４）。
フッ素以外のＨやＤの導入方法として、それぞれの室温でのプラズマ状態を用いることが可能である。また、積層の絶縁膜を形成した後に、Ｆ、Ｈ、Ｄをイオン注入して、熱拡散で界面にパイルアップさせる方法も適用可能である。Ｔａなどの金属種に関しては、金属を蒸着させる、もしくは、上記のイオン注入と熱拡散によって導入することが可能である。
次に、酸化ハフニウム膜３０の一部を除去し、バリア層１６上にゲート電極２８を形成する（図５）。フッ素が導入された酸化ハフニウム膜３０が保護膜２４となる。その後、公知の方法により、バリア層１６上に、ソース電極１８及びドレイン電極２０が形成される。
以上の製造方法により、図１に示すＨＥＭＴ１００が形成される。
保護膜２４が、Ａｌ（アルミニウム）、Ｌａ（ランタン）、Ｙ（イットリウム）、及び、Ｓｃ（スカンジウム）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、及び、Ｂａ（バリウム）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する場合、例えば、酸化ハフニウム膜３０にかえて、例えば、酸化アルミニウム膜を適用すれば良い。
次に、本実施形態の半導体装置の作用及び効果について説明する。
図６は、本実施形態の半導体装置の作用及び効果の説明図である。
ＧａＮ系半導体のＨＥＭＴでは、高いドレイン電圧を印加した際に、オン抵抗が増大する「電流コラプス」という問題がある。「電流コラプス」は、主にゲート電極とドレイン電極間の保護膜中に電子がトラップされることで生じると考えられる。電子は、２ＤＥＧとドレイン電極間の電界により加速され保護膜中にトラップされる。
保護膜中、もしくは保護膜と基板との界面に電子がトラップされることでヘテロ接合界面のポテンシャルが変動し、２ＤＥＧ密度が低下することでオン抵抗が増大すると考えられる。
図６に示すように、本実施形態のＨＥＭＴ１００では、保護膜２４が負の固定電荷を有する。負の固定電荷は、保護膜２４が、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、及び、Ｔｉ（チタン）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有することで保護膜２４中に形成されている。
又は、負の固定電荷は、保護膜２４が、Ａｌ（アルミニウム）、Ｌａ（ランタン）、Ｙ（イットリウム）、及び、Ｓｃ（スカンジウム）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、及び、Ｂａ（バリウム）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有することで、保護膜２４中に形成されている。
発明者らの第一原理計算の結果、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）の群から選ばれる少なくとも一つの元素の酸化物中に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、又は、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を導入すると、酸素欠陥を生成して安定化することが明らかになった。更に、この酸素欠陥が生成された酸化物中に、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、又は、Ｔａ（タンタル）を導入すると電子を放出して酸素欠陥を埋め、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、又は、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）が負の固定電荷となって安定化することが明らかになった。
また、発明者らの第一原理計算の結果、Ａｌ（アルミニウム）、Ｌａ（ランタン）、Ｙ（イットリウム）、Ｓｃ（スカンジウム）の群から選ばれる少なくとも一つの元素の酸化物中に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）を導入すると、酸素欠陥を生成して安定化することが明らかになった。更に、この酸素欠陥が生成された酸化物（第２の酸化物）中に、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、又は、Ｔａ（タンタル）を導入すると電子を放出して酸素欠陥を埋め、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）が負の固定電荷となって安定化することが明らかになった。
ゲート電極２８とドレイン電極２０との間の保護膜２４が、膜中に十分な量の負の固定電荷を備えることにより、２ＤＥＧとドレイン電極２０との間の電界強度が緩和される。このため、２ＤＥＧから保護膜２４に向かう電子の量及びエネルギーが抑制される。したがって、保護膜２４中にトラップされる電子の量が抑制される。よって、ＨＥＭＴ１００の電流コラプスが抑制される。
特に、本実施形態では、保護膜２４は、ゲート電極２８とドレイン電極２０の間の、全領域にわたって形成されている。したがって、ゲート電極２８とドレイン電極２０の間の、全領域にわたって保護膜２４中にトラップされる電子の量が抑制される。
保護膜２４中に含有されるＦ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ（タンタル）から選ばれる少なくとも一つの第２の元素の濃度、及び、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素の濃度は、５×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下であることが望ましい。上記範囲を下回ると、十分な電流コラプスの抑制が実現できない可能性がある。また、上記範囲を超えて保護膜２４中に上記元素を導入することは困難である。
更に、電流コラプスの抑制効果を向上させる観点から、上記第２の元素の濃度、及び、第３の元素の濃度は、１×１０２０ｃｍ−３以上であることが望ましく、５×１０２０ｃｍ−３以上であることがより望ましい。
本実施形態の半導体装置によれば、電流コラプスの抑制の実現が可能となる。よって、信頼性の向上した半導体装置が実現できる。
（第２の実施形態）
本実施形態の半導体装置は、第２の窒化物半導体層とゲート電極との間に第３の窒化物半導体層を有する点以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については、記述を省略する。
図７は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ２００である。
ＨＥＭＴ２００は、バリア層１６とゲート電極２８との間に、ｐ型層（第３の窒化物半導体層）３２を有する。ｐ型層３２は、例えば、Ｍｇ（マグネシウム）をｐ型不純物として含有するｐ型の窒化ガリウムである。
ＧａＮ系のＨＥＭＴでは、ゲート電極下にも２ＤＥＧが誘起されているため、通常は、ゲートに電圧を印加しなくても導通してしまうノーマリー・オン動作となる。特に、大電力を扱うＨＥＭＴでは、安全面からゲートに電圧を印加しなければ導通しないノーマリー・オフ動作であることが望ましい。
ＨＥＭＴ２００は、ｐ型層３２を備えることにより、ゲート電極２８下の２ＤＥＧが減少する。したがって、ＨＥＭＴ２００の閾値電圧を上昇させることが可能である。よって、ＨＥＭＴ２００のノーマリー・オフ動作を実現できる。
本実施形態の半導体装置によれば、第１の実施形態同様、電流コラプスが抑制され、信頼性が向上する。更に、半導体装置によれば、ノーマリー・オフ動作を実現できる。
（第３の実施形態）
本実施形態の半導体装置は、第２の窒化物半導体層とゲート電極との間にゲート絶縁層を、更に備える点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図８は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ３００である。
ＨＥＭＴ３００は、バリア層１６とゲート電極２８との間に、ゲート絶縁層２６が設けられる。また、バリア層１６とゲート絶縁層２６との間には、界面膜２２が設けられる。
ゲート絶縁層２６は、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、及び、Ｔｉ（チタン）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する。
又は、ゲート絶縁層２６は、Ａｌ（アルミニウム）、Ｌａ（ランタン）、Ｙ（イットリウム）、及び、Ｓｃ（スカンジウム）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、及び、Ｂａ（バリウム）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する。
なお、ゲート絶縁層２６中に含まれる元素、及び、元素の濃度は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。
ＨＥＭＴ３００は、例えば、第１の実施形態の製造方法において、酸化ハフニウム膜３０の一部を除去せず、酸化ハフニウム膜３０上にゲート電極２８を形成することで製造可能である。
図９は、本実施形態の半導体装置の作用及び効果の説明図である。
ＧａＮ系のＨＥＭＴでは、ゲート電極下にも２ＤＥＧが誘起されているため、通常は、ゲートに電圧を印加しなくても導通してしまうノーマリー・オン動作となる。特に、大電力を扱うＨＥＭＴでは、安全面からゲートに電圧を印加しなければ導通しないノーマリー・オフ動作であることが望ましい。
ゲート絶縁層２６は、負の固定電荷を有する。ゲート絶縁層２６が膜中に十分な量の負の固定電荷を備えることにより、ＨＥＭＴ３００の閾値電圧を上昇させることが可能である。したがって、ＨＥＭＴ３００のノーマリー・オフ動作を実現できる。
本実施形態の半導体装置によれば、第１の実施形態同様、電流コラプスが抑制され、信頼性が向上する。更に、半導体装置によれば、ノーマリー・オフ動作を実現できる。
（第４の実施形態）
本実施形態の半導体装置は、第１の窒化物半導体層とゲート電極との間に位置し、第１の窒化物半導体層及びゲート電極に接するゲート絶縁層を、更に、備える点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図１０は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ４００である。
ＨＥＭＴ４００は、ソース電極１８とドレイン電極２０の間のバリア層１６及びチャネル層１４に設けられた溝（リセス）２１の内面に、ゲート絶縁層２６が形成される。また、溝２１内にゲート電極２８が設けられる。
溝２１の底部はチャネル層１４内に位置する。ゲート絶縁層２６は、チャネル層１４及びゲート電極２８に接する。ゲート絶縁層２６は、例えば、窒化シリコンと酸化シリコンの積層膜である。
本実施形態の半導体装置によれば、第１の実施形態同様、電流コラプスが抑制され、信頼性が向上する。また、ゲート・リセス構造を備えることにより、ノーマリー・オフ動作を実現できる。
（第５の実施形態）
本実施形態の半導体装置は、溝（リセス）の深さが浅い点で、第４の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
図１１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ５００である。
ＨＥＭＴ５００は、ソース電極１８とドレイン電極２０の間のバリア層１６に設けられた溝（リセス）２１の内面に、ゲート絶縁層２６が形成される。また、溝２１内にゲート電極２８が設けられる。
溝２１の底部はバリア層１６内に位置する。ゲート絶縁層２６は、バリア層１６及びゲート電極２８に接する。ゲート絶縁層２６は、例えば、窒化シリコンと酸化シリコンの積層膜である。
本実施形態の半導体装置によれば、第１の実施形態同様、電流コラプスが抑制され、信頼性が向上する。また、ゲート・リセス構造を備えることにより、ノーマリー・オフ動作を実現できる。
（第６の実施形態）
本実施形態の電源回路及びコンピュータは、ＨＥＭＴを有する。
図１２は、本実施形態のコンピュータの模式図である。本実施形態のコンピュータは、サーバ６００である。
サーバ６００は筐体４０内に電源回路４２を有する。サーバ６００は、サーバソフトウェアを稼働させるコンピュータである。
電源回路４２は、第１の実施形態のＨＥＭＴ１００を有する。ＨＥＭＴ１００に代えて、第２乃至第５の実施形態のＨＥＭＴ２００、ＨＥＭＴ３００、ＨＥＭＴ４００、ＨＥＭＴ５００を適用しても構わない。
電源回路４２は、電流コラプスが抑制されたＨＥＭＴ１００を有することにより、高い信頼性を備える。また、サーバ６００は、電源回路４２を有することにより、高い信頼性を備える。
本実施形態によれば、高い信頼性を備える電源回路及びコンピュータが実現できる。
実施形態では、窒化物半導体層の材料として窒化ガリウムや窒化アルミニウムガリウムを例に説明したが、例えば、インジウム（Ｉｎ）を含有する窒化インジウムガリウム、窒化インジウムアルミニウム、窒化インジウムアルミニウムガリウムを適用することも可能である。また、窒化物半導体層の材料として窒化アルミニウムを適用することも可能である。
また、実施形態では、バリア層１６として、アンドープの窒化アルミニウムガリウムを例に説明したが、ｎ型の窒化アルミニウムガリウムを適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ チャネル層（第１の窒化物半導体層）
１６ バリア層（第２の窒化物半導体層）
１８ ソース電極（第１の電極）
２０ ドレイン電極（第２の電極）
２２ 界面膜（第２の絶縁層）
２４ 保護膜（第１の絶縁層）
２６ ゲート絶縁層
２８ ゲート電極
４２ 電源回路
１００ ＨＥＭＴ（半導体装置）
２００ ＨＥＭＴ（半導体装置）
３００ ＨＥＭＴ（半導体装置）
４００ ＨＥＭＴ（半導体装置）
５００ ＨＥＭＴ（半導体装置）
６００ サーバ（コンピュータ）

Claims (16)

  1. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上の第１の電極と、
    前記第２の窒化物半導体層の上の第２の電極と、
    前記第１の電極と前記第２の電極との間に位置するゲート電極と、
    前記第２の窒化物半導体層の上の少なくとも前記ゲート電極と前記第２の電極との間に位置し、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、及び、Ｔｉ（チタン）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する第１の絶縁層と、
    を備える半導体装置。
  2. 前記第１の絶縁層が前記第２の電極に接する請求項１記載の半導体装置。
  3. 前記第２の窒化物半導体層と前記第１の絶縁層との間に第２の絶縁層を、更に備える請求項１又は請求項２記載の半導体装置。
  4. 前記第２の窒化物半導体層と前記ゲート電極との間にゲート絶縁層を、更に備える請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記ゲート絶縁層が、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、及び、Ｔｉ（チタン）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する請求項４記載の半導体装置。
  6. 前記第１の窒化物半導体層と前記ゲート電極との間に位置し、前記第１の窒化物半導体層及び前記ゲート電極に接するゲート絶縁層を、更に備える請求項１乃至請求項３いずれか一項記載の半導体装置。
  7. 前記第１の窒化物半導体層は窒化ガリウムであり、前記第２の窒化物半導体層は窒化アルミニウムガリウムである請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上の第１の電極と、
    前記第２の窒化物半導体層の上の第２の電極と、
    前記第１の電極と前記第２の電極との間に位置するゲート電極と、
    前記第２の窒化物半導体層の上の少なくとも前記ゲート電極と前記第２の電極との間に位置し、Ａｌ（アルミニウム）、Ｌａ（ランタン）、Ｙ（イットリウム）、及び、Ｓｃ（スカンジウム）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、及び、Ｂａ（バリウム）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する第１の絶縁層と、
    を備える半導体装置。
  9. 前記第１の絶縁層が前記第２の電極に接する請求項８記載の半導体装置。
  10. 前記第２の窒化物半導体層と前記第１の絶縁層との間に第２の絶縁層を、更に備える請求項８又は請求項９記載の半導体装置。
  11. 前記第２の窒化物半導体層と前記ゲート電極との間にゲート絶縁層を、更に備える請求項８乃至請求項１０いずれか一項記載の半導体装置。
  12. 前記ゲート絶縁層が、Ａｌ（アルミニウム）、Ｌａ（ランタン）、Ｙ（イットリウム）、及び、Ｓｃ（スカンジウム）から成る群の少なくとも一つの第１の元素の酸化物であって、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、及び、Ｔａ（タンタル）から成る群の少なくとも一つの第２の元素を５×１０１９ｃｍ−３以上含有し、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、及び、Ｂａ（バリウム）から成る群の少なくとも一つの第３の元素を５×１０１９ｃｍ−３以上含有する請求項１１記載の半導体装置。
  13. 前記第１の窒化物半導体層と前記ゲート電極との間に位置し、前記第１の窒化物半導体層及び前記ゲート電極に接するゲート絶縁層を、更に備える請求項８乃至請求項１０いずれか一項記載の半導体装置。
  14. 前記第１の窒化物半導体層は窒化ガリウムであり、前記第２の窒化物半導体層は窒化アルミニウムガリウムである請求項８乃至請求項１３いずれか一項記載の半導体装置。
  15. 請求項１乃至請求項１４いずれか一項記載の半導体装置を備える電源回路。
  16. 請求項１乃至請求項１４いずれか一項記載の半導体装置を備えるコンピュータ。
JP2016121786A 2016-06-20 2016-06-20 半導体装置、電源回路、及び、コンピュータ Active JP6567468B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016121786A JP6567468B2 (ja) 2016-06-20 2016-06-20 半導体装置、電源回路、及び、コンピュータ
US15/436,222 US10236353B2 (en) 2016-06-20 2017-02-17 Semiconductor device, power supply circuit, and computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121786A JP6567468B2 (ja) 2016-06-20 2016-06-20 半導体装置、電源回路、及び、コンピュータ

Publications (2)

Publication Number Publication Date
JP2017228571A JP2017228571A (ja) 2017-12-28
JP6567468B2 true JP6567468B2 (ja) 2019-08-28

Family

ID=60660444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121786A Active JP6567468B2 (ja) 2016-06-20 2016-06-20 半導体装置、電源回路、及び、コンピュータ

Country Status (2)

Country Link
US (1) US10236353B2 (ja)
JP (1) JP6567468B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6908240B2 (ja) * 2017-06-13 2021-07-21 住友電工デバイス・イノベーション株式会社 窒化物半導体トランジスタの製造方法及び窒化物半導体トランジスタ
US11424335B2 (en) * 2017-09-26 2022-08-23 Intel Corporation Group III-V semiconductor devices having dual workfunction gate electrodes
JP6767411B2 (ja) * 2018-03-06 2020-10-14 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6930010B2 (ja) * 2018-03-06 2021-09-01 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
WO2020215322A1 (zh) * 2019-04-26 2020-10-29 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
US11862691B2 (en) * 2019-11-01 2024-01-02 Raytheon Company Field effect transistor having field plate
US11335798B2 (en) * 2020-01-06 2022-05-17 Semiconductor Components Industries, Llc Enhancement mode MISHEMT with GaN channel regrowth under a gate area
JP7443788B2 (ja) * 2020-01-24 2024-03-06 富士通株式会社 半導体装置
CN114759085B (zh) * 2022-03-02 2024-05-28 山东大学 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法
TWI832676B (zh) * 2022-06-09 2024-02-11 超赫科技股份有限公司 高電子遷移率電晶體之製造方法
WO2025028019A1 (ja) * 2023-07-28 2025-02-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体モジュール及び電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426602B (zh) 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP4968747B2 (ja) * 2009-02-03 2012-07-04 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体素子
JP2010206048A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 電界効果トランジスタ装置
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
US9040983B2 (en) * 2010-10-29 2015-05-26 Industrial Technology Research Institute Passivation layer structure of semiconductor device and method for forming the same
JP5680987B2 (ja) * 2011-02-18 2015-03-04 株式会社アドバンテスト 半導体装置、試験装置、および製造方法
JP2013041969A (ja) * 2011-08-15 2013-02-28 Advantest Corp 半導体装置、半導体装置の製造方法、および試験装置
KR101256466B1 (ko) * 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6056435B2 (ja) 2012-12-07 2017-01-11 ソニー株式会社 半導体装置
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
WO2014188651A1 (ja) * 2013-05-20 2014-11-27 パナソニックＩｐマネジメント株式会社 半導体装置
JP2014241350A (ja) 2013-06-12 2014-12-25 パナソニック株式会社 電界効果トランジスタおよびその製造方法
JP6478752B2 (ja) * 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
US10985284B2 (en) * 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current

Also Published As

Publication number Publication date
JP2017228571A (ja) 2017-12-28
US20170365671A1 (en) 2017-12-21
US10236353B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
JP6567468B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US10153347B2 (en) Semiconductor device, power supply circuit, computer, and method of manufacturing semiconductor device
JP6478752B2 (ja) 半導体装置及びその製造方法
JP6444789B2 (ja) 半導体装置及びその製造方法
JP6591168B2 (ja) 半導体装置及びその製造方法
US10804101B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
CN106531807A (zh) 半导体装置
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US20160087064A1 (en) Semiconductor device, and method of manufacturing semiconductor device
KR20150092708A (ko) 반도체 장치
US10566451B2 (en) Semiconductor device, semiconductor device manufacturing method, power supply circuit, and computer
JP6848020B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP2018014457A (ja) 半導体装置、電源回路、及び、コンピュータ
JP2011171440A (ja) Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
US10497572B2 (en) Method for manufacturing semiconductor device
JP2016181570A (ja) 半導体装置及びその製造方法
US10535744B2 (en) Semiconductor device, power supply circuit, and computer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190731

R151 Written notification of patent or utility model registration

Ref document number: 6567468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151