[go: up one dir, main page]

JP6444789B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6444789B2
JP6444789B2 JP2015061800A JP2015061800A JP6444789B2 JP 6444789 B2 JP6444789 B2 JP 6444789B2 JP 2015061800 A JP2015061800 A JP 2015061800A JP 2015061800 A JP2015061800 A JP 2015061800A JP 6444789 B2 JP6444789 B2 JP 6444789B2
Authority
JP
Japan
Prior art keywords
layer
film
semiconductor device
region
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015061800A
Other languages
English (en)
Other versions
JP2016181632A (ja
Inventor
清水　達雄
達雄 清水
尚史 齋藤
尚史 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015061800A priority Critical patent/JP6444789B2/ja
Priority to US15/048,193 priority patent/US9685546B2/en
Publication of JP2016181632A publication Critical patent/JP2016181632A/ja
Application granted granted Critical
Publication of JP6444789B2 publication Critical patent/JP6444789B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧・低オン抵抗が求められる。そして、耐圧とオン抵抗の関係は、素子材料で決まるトレードオフ関係がある。
これまでの技術開発の進歩により、半導体素子は、主な素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。ＧａＮやＡｌＧａＮなどのＧａＮ系半導体をスイッチング素子材料として用いることで、材料で決まるトレードオフ関係を改善でき、飛躍的な高耐圧化や低オン抵抗化が可能である。
しかし、例えば、ＧａＮ系半導体を用いたスイッチング素子では、高いドレイン電圧を印加した際に、オン抵抗が増大する「電流コラプス」という問題がある。
特開２００８−１３０６７２号公報
本発明が解決しようとする課題は、電流コラプスの抑制が可能な半導体装置及びその製造方法を提供することにある。
本発明の一態様の半導体装置は、第１の層と、前記第１の層上に設けられ、前記第１の層との間に２次元電子ガスを形成する第２の層と、前記第２の層上に設けられたソース電極と、前記第２の層上に設けられたドレイン電極と、前記第２の層上の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記第２の層上の前記ゲート電極と前記ドレイン電極との間に設けられ、第１の膜と、前記第１の膜よりも酸素密度の高い第２の膜と、前記第１の膜と前記第２の膜との間に設けられ、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）の群から選ばれる少なくとも一つの第１の元素を含有し、前記第１の元素の濃度の第１のピークを有する第１の領域と、を有する第１の絶縁膜と、を備え、第１のピークの半値全幅が１ｎｍ以下である。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の変形例１の半導体装置の模式断面図。 第１の実施形態の変形例２の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、第１の層と、第１の層上に設けられ、第１の層との間に２次元電子ガスを形成する第２の層と、第２の層上に設けられたソース電極と、第２の層上に設けられたドレイン電極と、第２の層上のソース電極とドレイン電極との間に設けられたゲート電極と、第２の層上のゲート電極とドレイン電極との間に設けられ、第１の膜と、第１の膜よりも酸素密度の高い第２の膜と、第１の膜と第２の膜との間に設けられ、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）の群から選ばれる少なくとも一つの第１の元素を含有し、第１の元素の濃度の第１のピークを有する第１の領域と、を有する第１の絶縁膜と、を備える。
本実施形態において、第１の層及び第２の層がＧａＮ系半導体である。また、第２の層のバンドギャップが第１の層のバンドギャップよりも大きい。
本実施形態は、第２の層とゲート電極との間に設けられ、第３の膜と、第３の膜よりも酸素密度の高い第４の膜と、第３の膜と第４の膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第２の元素を含有し、第２の元素の濃度の第２のピークを有する第２の領域と、を有する第２の絶縁膜を、更に備える。
図１は、本実施形態の半導体装置の模式断面図である。
本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。
図１に示すように、半導体装置（ＨＥＭＴ）１００は、基板１０、バッファ層１２、チャネル層（第１の層）１４、バリア層（第２の層）１６、ソース電極１８、ドレイン電極２０、保護膜（パッシベーション膜：第１の絶縁膜）２４、ゲート絶縁膜（第２の絶縁膜）２６、ゲート電極２８を備える。
保護膜２４（第１の絶縁膜）は、第１の低酸素密度膜（第１の膜）２４ａ、第１の高酸素密度膜（第２の膜）２４ｂ、第１の界面領域（第１の領域）２４ｃを備える。また、ゲート絶縁膜（第２の絶縁膜）２６は、第２の低酸素密度膜（第３の膜）２６ａ、第２の高酸素密度膜（第４の膜）２６ｂ、第２の界面領域（第２の領域）２６ｃを備える。
基板１０は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１０上に、バッファ層１２が設けられる。バッファ層１２は、基板１０とチャネル層１４との間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造で形成される。
バッファ層１２上に、チャネル層１４が設けられる。チャネル層１４は電子走行層とも称される。チャネル層１４は、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープのＧａＮである。チャネル層１４の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
チャネル層１４上に、バリア層１６が設けられる。バリア層１６は電子供給層とも称される。バリア層１６のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。バリア層１６は、例えば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層１６の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
チャネル層１４とバリア層１６との間は、ヘテロ接合界面となる。ＨＥＭＴ１００のヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されキャリアとなる。
バリア層１６上には、ソース電極１８とドレイン電極２０が形成される。ソース電極１８とドレイン電極２０は、例えば、金属電極であり、金属電極は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１８及びドレイン電極２０と、バリア層１６との間は、オーミックコンタクトであることが望ましい。ソース電極１８とドレイン電極２０との距離は、例えば、５μｍ以上３０μｍ以下である。
ソース電極１８とドレイン電極２０の間のバリア層１６に、ゲート電極２８が設けられる。ゲート電極２８は、例えば、金属電極である。金属電極は、例えば、窒化チタン（ＴｉＮ）である。
バリア層１６の一部表面には、保護膜２４が設けられる。保護膜２４は、ゲート電極２８とドレイン電極２０との間、ゲート電極２８とソース電極１８との間に設けられる。保護膜３０の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
保護膜２４は、第１の低酸素密度膜（第１の膜）２４ａ、第１の高酸素密度膜（第２の膜）２４ｂ、第１の界面領域（第１の領域）２４ｃを備える。第１の高酸素密度膜（第２の膜）２４ｂの酸素密度は、第１の低酸素密度膜（第１の膜）２４ａの酸素密度よりも高い。
第１の低酸素密度膜２４ａ、及び、第１の高酸素密度膜２４ｂは、例えば、酸化物または酸窒化物である。第１の低酸素密度膜２４ａ、及び、第１の高酸素密度膜２４ｂは、例えば、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ハフニウムアルミニウム、酸化ジルコニウムアルミニウム、ハフニウムシリケート、ジルコニウムシリケートの群から選ばれる材料である。
第１の低酸素密度膜２４ａは、例えば、酸化シリコンであり、第１の高酸素密度膜２４ｂは、例えば、酸化シリコンより誘電率の高い高誘電率膜である。
第１の界面領域２４ｃは、第１の低酸素密度膜２４ａと第１の高酸素密度膜２４ｂの間に設けられる。第１の界面領域２４ｃは、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）の群から選ばれる少なくとも一つの第１の元素を含有し、第１の元素の濃度の第１のピークを有する。
第１の元素の濃度の第１のピークの半値全幅が１ｎｍ以下であることが望ましく、０．５ｎｍ以下であることがより望ましい。第１の元素は、第１の低酸素密度膜２４ａと第１の高酸素密度膜２４ｂとの界面に偏析する。第１の元素は、酸素密度が高い第１の高酸素密度膜２４ｂを構成する金属元素と結合している。
第１の元素の濃度のピークから１ｎｍ以上離れた位置の濃度は、十分に小さく、１×１０１８ｃｍ−３以下であることが望ましい。元素の濃度は、ＳＩＭＳにて確認できるが、各元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。
第１のピークの第１の元素の濃度が４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下であることが望ましい。第１の界面領域２４ｃの負の固定電荷の量が、第１の界面領域２４ｃの正の固定電荷の量の１／１０以下であることが望ましい。
なお、酸素密度、第１の元素の濃度及びその分布は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により求めることが可能である。
バリア層１６とゲート電極２８との間には、ゲート絶縁膜２６が設けられる。
ゲート絶縁膜（第２の絶縁膜）２６は、第２の低酸素密度膜（第３の膜）２６ａ、第２の高酸素密度膜（第４の膜）２６ｂ、第２の界面領域（第２の領域）２６ｃを備える。
第２の低酸素密度膜２６ａ、及び、第２の高酸素密度膜２６ｂは、例えば、酸化物または酸窒化物である。第２の低酸素密度膜２６ａ、及び、第２の高酸素密度膜２６ｂは、例えば、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ハフニウムアルミニウム、酸化ジルコニウムアルミニウム、ハフニウムシリケート、ジルコニウムシリケートの群から選ばれる材料である。
第２の低酸素密度膜２６ａは、例えば、酸化シリコンであり、第２の高酸素密度膜２６ｂは、例えば、酸化シリコンより誘電率の高い高誘電率膜である。
第２の界面領域２６ｃは、第２の低酸素密度膜２６ａと第２の高酸素密度膜２６ｂの間に設けられる。第２の界面領域２６ｃは、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第２の元素を含有し、第２の元素の濃度の第２のピークを有する。
第２の元素の濃度の第２のピーク半値全幅が１ｎｍ以下であることが望ましく、０．５ｎｍ以下であることがより望ましい。第２の元素は、第２の低酸素密度膜２６ａと第２の高酸素密度膜２６ｂとの界面に偏析する。第２の元素は、酸素密度が高い第２の高酸素密度膜２６ｂを構成する金属元素と結合している。
第２の元素の濃度のピークから１ｎｍ以上離れた位置の濃度は、十分に小さく、１×１０１８ｃｍ−３以下であることが望ましい。元素の濃度は、ＳＩＭＳにて確認できるが、各元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。
第２のピークの第２の元素の濃度が４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下であることが望ましい。第２の界面領域２６ｃの正の固定電荷の量が、第２の界面領域２６ｃの負の固定電荷の量の１／１０以下であることが望ましい。
なお、酸素密度、第２の元素の濃度及びその分布は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により求めることが可能である。
第１の低酸素密度膜２４ａと第２の低酸素密度膜２６ａが同一の材料であり、第１の高酸素密度膜２４ｂと第２の高酸素密度膜２４ｂが同一の材料であることが望ましい。保護膜２４とゲート絶縁膜２６とを一連の製造方法で製造することが容易となるからである。
次に、本実施形態の半導体装置の製造方法の一例について説明する。図２〜図６は、本実施形態の製造途中の半導体装置の模式断面図である。
以下、第１の低酸素密度膜２４ａと第２の低酸素密度膜２６ａが酸化シリコン（ＳｉＯ２）、第１の高酸素密度膜２４ｂと第２の高酸素密度膜２４ｂが酸化ハフニウム（ＨｆＯ２）、第１の元素がＦ（フッ素）、第２の元素がＮ（窒素）である場合を例に説明する。
本実施形態の半導体装置の製造方法は、第１の層と、第１の層上に設けられ、第１の層との間に２次元電子ガスを形成する第２の層上に、第１の膜を形成し、第１の膜の所定の領域に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの元素（上記第２の元素）を導入し、第１の膜の所定の領域以外の領域に、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）の群から選ばれる少なくとも一つの元素（上記第１の元素）を導入し、第１の膜上に、第１の膜よりも酸素密度の高い第２の膜を形成し、第２の膜の所定の領域上にゲート電極を形成する。
まず、基板１０、例えば、Ｓｉ基板を準備する。次に、例えば、Ｓｉ基板上にエピタキシャル成長により、バッファ層１２を成長させる。例えば、有機金属気相成長（ＭＯＣＶＤ）法によりバッファ層１２を成長させる。
次に、バッファ層１２上に、チャネル層１４（第１の層）となるアンドープのＧａＮ、バリア層（第２の層）１６となるアンドープのＡｌ０．２５Ｇａ０．７５Ｎをエピタキシャル成長により形成する。例えば、ＭＯＣＶＤ法により、チャネル層１４、バリア層１６を成長させる。
次に、バリア層１６上に、酸化シリコン膜（第１の膜）２２を形成する。酸化シリコン膜２２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。
次に、酸化シリコン膜２２上に所定の領域Ａが開口された、マスク材３２を形成する。マスク材３２は、例えば、フォトレジストである。次に、マスク材３２をマスクに、室温の窒素プラズマ中で窒化処理を行う。この窒化処理により、酸化シリコン膜２２の所定の領域ＡにＮ（窒素）が導入される（図３）。
窒素以外のＰ、Ａｓ、Ｓｂ、Ｂｉの導入方法として、それぞれの室温でのプラズマ状態を用いればよい。その他の方法として、水素化物（ＮＨ３、ＰＨ３、ＡｓＨ３、ＢｉＨ３）、フッ化物（ＮＦ３、ＰＦ３、ＡｓＦ３、ＢｉＦ３）でも可能である。積層の絶縁膜を形成した後に、マスクを形成して、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉをイオンインプラして、熱拡散で界面にパイルアップさせる方法も有効である。マスクによってローカルな位置にＮ、Ｐ、Ａｓ、Ｓｂ、Ｂｉが導入出来る。
次に、マスク材３２を剥離し、酸化シリコン膜２２上に所定の領域以外の領域Ｂが開口された、マスク材３４を形成する。マスク材３４は、例えば、フォトレジストである。
次に、マスク材３４をマスクに、室温のフッ素プラズマ中でフッ化処理を行う。このフッ化処理により酸化シリコン膜２２の所定の領域以外の領域ＢにＦ（フッ素）が導入される（図４）。後に、所定の領域Ａに、ゲート絶縁膜２６が形成され、所定の領域以外の領域Ｂに保護膜２４が形成される。
フッ素以外のＨやＤの導入方法として、それぞれの室温でのプラズマ状態を用いれば良い。積層の絶縁膜を形成した後に、マスクを形成して、Ｆ、Ｈ、Ｄをイオンインプラして、熱拡散で界面にパイルアップさせる方法も有効である。マスクによってローカルな位置にＦ、Ｈ、Ｄが導入出来る。
次に、マスク材３４を剥離し、酸化シリコン膜２２上に、酸化ハフニウム膜（第２の膜）３６を形成する。酸化ハフニウム膜３６は、例えば、ＣＶＤ法により形成する（図５）。
所定の領域Ａの酸化シリコン膜２２と酸化ハフニウム膜３６との界面には、Ｎ（窒素）が偏析する。また、所定の領域以外の領域Ｂの酸化シリコン膜２２と酸化ハフニウム膜３６との界面には、Ｆ（フッ素）が偏析する。
次に、酸化ハフニウム膜３６の所定の領域Ａ上にゲート電極２８が形成される（図６）。その後、公知の方法により、バリア層１６上に、ソース電極１８及びドレイン電極２０が形成される。
ドレイン電極２０は、ゲート電極２８との間に、所定の領域以外の領域Ｂを挟むよう形成される。また、ソース電極１８は、ゲート電極２８との間に、所定の領域以外の領域Ｂを挟むよう形成される。
以上の製造方法により、図１に示すＨＥＭＴ１００が形成される。
次に、本実施形態の半導体装置の作用及び効果について説明する。
図７は、本実施形態の半導体装置の作用及び効果の説明図である。
ＧａＮ系のＨＥＭＴでは、高いドレイン電圧を印加した際に、オン抵抗が増大する「電流コラプス」という問題がある。「電流コラプス」は、主にゲート電極とドレイン電極間の保護膜中に電子がトラップされることで生じると考えられる。すなわち、保護膜中、もしくは保護膜と基板との界面に電子がトラップされることでヘテロ接合界面のポテンシャルが変動し、２次元電子ガス密度が低下することでオン抵抗が増大すると考えられる。
また、ＧａＮ系のＨＥＭＴでは、ゲート電極下にも２次元電子ガスが誘起されているため、通常は、ゲートに電圧を印加しなくても導通してしまう「ノーマリー・オン動作」となる。特に、大電力を扱うＨＥＭＴでは、安全面からゲートに電圧を印加しなければ導通しない「ノーマリー・オフ動作」が要求される。
図７に示すように、本実施形態のＨＥＭＴ１００では、保護膜２４が第１の界面領域２４ｃに正の固定電荷を備えている。
酸素密度の異なる第１の低酸素密度膜２４ａと第１の高酸素密度膜２４ｂとの界面では、酸素欠陥が生じやすい。発明者らの第一原理計算の結果、このような酸素欠陥が生じた界面に、Ｆ（フッ素）、Ｈ（水素）、又は、Ｄ（重水素）を導入すると、酸素欠陥に、Ｆ（フッ素）、Ｈ（水素）、又は、Ｄ（重水素）が入り電子を放出することによって安定化することが明らかになった。したがって、Ｆ（フッ素）、Ｈ（水素）、又は、Ｄ（重水素）が入ることにより、界面に正の固定電荷が安定して存在することになる。
保護膜２４の第１の界面領域２４ｃに十分な量の正の固定電荷を備えることにより、保護膜２４、もしくは保護膜２４と基板１６との界面に電子がトラップされることによる、ヘテロ接合界面のポテンシャル変動を抑制できる。したがって、電流コラプスを抑制することが可能となる。
保護膜２４の第１の界面領域２４ｃに含有されるＦ（フッ素）、Ｈ（水素）、Ｄ（重水素）から選ばれる少なくとも一つの第１の元素の濃度は、４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下であることが望ましい。上記範囲を下回ると、十分な電流コラプスの抑制が実現できない可能性がある。また、上記範囲を超えて第１の界面領域２４ｃに上記元素を導入することは困難である。
更に、電流コラプスの抑制効果を向上させる観点から、上記元素（第１の元素）の濃度は、１×１０２０ｃｍ−３以上であることが望ましく、５×１０２０ｃｍ−３以上であることがより望ましい。
また、図７に示すように、本実施形態のＨＥＭＴ１００では、ゲート絶縁膜２４が第２の界面領域２６ｃに負の固定電荷を備えている。
酸素密度の異なる第２の低酸素密度膜２６ａと第２の高酸素密度膜２６ｂとの界面では、酸素欠陥が生じやすい。発明者らの第一原理計算の結果、このような酸素欠陥が生じた界面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、又は、Ｂｉ（ビスマス）を導入すると、酸素欠陥に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、又は、Ｂｉ（ビスマス）が入り電子を受け取ることによって安定化することが明らかになった。したがって、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、又は、Ｂｉ（ビスマス）が入ることにより、界面に負の固定電荷が安定して存在することになる。
ゲート絶縁膜２６の第２の界面領域２６ｃに十分な量の負の固定電荷を備えることにより、ＨＥＭＴの閾値電圧を上昇させることが可能である。したがって、ＨＥＭＴ１００のノーマリー・オフ動作を実現できる。
ゲート絶縁膜２６の第２の界面領域２６ｃに含有されるＮ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第２の元素の濃度は、４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下であることが望ましい。
上記範囲を下回ると、ノーマリー・オフ動作が実現できない可能性がある。また、上記範囲を超えて第２の界面領域２６ｃに上記元素を導入することは困難である。
更に、閾値電圧を上昇させる観点から、上記元素（第２の元素）の濃度は、１×１０２０ｃｍ−３以上であることが望ましく、５×１０２０ｃｍ−３以上であることがより望ましい。
本実施形態の半導体装置によれば、電流コラプスの抑制とノーマリー・オフ動作の実現の両立が可能となる。また、本実施形態の半導体装置の製造方法では、簡易なプロセスで電流コラプスの抑制とノーマリー・オフ動作の実現の両立が可能となる。
（変形例１）
図８は、本実施形態の変形例１の半導体装置の模式断面図である。本変形例は、保護膜２４（第１の絶縁膜）の第１の低酸素密度膜（第１の膜）２４ａと第１の高酸素密度膜（第２の膜）２４ｂの上下と、ゲート絶縁膜（第２の絶縁膜）２６の第２の低酸素密度膜（第３の膜）２６ａと第２の高酸素密度膜（第４の膜）２６ｂの上下が逆転している点で、実施形態と異なる。本変形例でも、電流コラプスの抑制とノーマリー・オフ動作の実現の両立が可能となる。また、本実施形態の半導体装置の製造方法では、簡易なプロセスで電流コラプスの抑制とノーマリー・オフ動作の実現の両立が可能となる。
（変形例２）
図９は、本実施形態の変形例２の半導体装置の模式断面図である。本変形例は、保護膜２４（第１の絶縁膜）と、ゲート絶縁膜（第２の絶縁膜）が多層構造になっている点で、実施形態と異なる。本変形例によれば、界面領域の数を増やすことで、固定電荷量を増やすことが可能となる。本変形例によれば、実施形態よりも更にＨＥＭＴの閾値電圧を上昇させることが可能である。
また、下層膜２４aと基板１６との間にＳｉＮなどの窒化膜を挿入しても良い。
（第２の実施形態）
本実施形態の半導体装置は、ゲート絶縁膜が、積層膜ではなく単層膜であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１０は、本実施形態の半導体装置の模式断面図である。
半導体装置（ＨＥＭＴ）２００は、ゲート絶縁膜２６が、例えば、酸化シリコンの単層膜である。
一方、保護膜２４は、第１の実施形態同様、第１の低酸素密度膜（第１の膜）２４ａ、第１の高酸素密度膜（第２の膜）２４ｂ、第１の界面領域（第１の領域）２４ｃを備える。
本実施形態のＨＥＭＴ２００は、保護膜２４が正の固定電荷を備えている。したがって、本実施形態の半導体装置によれば、電流コラプスの抑制が実現される。
（第３の実施形態）
本実施形態の半導体装置は、保護膜が、積層膜ではなく単層膜であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１１は、本実施形態の半導体装置の模式断面図である。
半導体装置（ＨＥＭＴ）３００は、保護膜２４が例えば、酸化シリコンの単層膜である。
一方、ゲート絶縁膜２６は、第２の低酸素密度膜（第３の膜）２６ａ、第２の高酸素密度膜２６ｂ、第２の界面領域（第２の領域）２６ｃを備える。
本実施形態のＨＥＭＴ３００は、ゲート絶縁膜２６が負の固定電荷を備えている。したがって、本実施形態の半導体装置によれば、ノーマリー・オフ動作が実現される。
（第４の実施形態）
本実施形態の半導体装置は、第２の層に形成された溝（リセス）内にゲート電極が埋め込まれる、いわゆるゲート・リセス構造を備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１２は、本実施形態の半導体装置の模式断面図である。
半導体装置（ＨＥＭＴ）４００は、ソース電極１８とドレイン電極２０の間のバリア層（第２の層）１６に設けられた溝（リセス）２１の内面に、ゲート絶縁膜２６が形成される。溝２１の底部はバリア層１６内に位置する。
本実施形態の半導体装置によれば、第１の実施形態同様、電流コラプスの抑制とノーマリー・オフ動作の実現の両立が可能となる。また、ゲート・リセス構造を備えることにより、ノーマリー・オフ動作の実現が更に容易になる。
（第５の実施形態）
本実施形態の半導体装置は、縦型のデバイスである点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
図１３は、本実施形態の半導体装置の模式断面図である。
本実施形態の半導体装置は、基板の裏面側にドレイン電極を備えるＧａＮ系半導体を用いた縦型のＨＥＭＴである。
図１３に示すように、半導体装置（ＨＥＭＴ）５００は、基板１０、チャネル層（第１の層）１４、バリア層（第２の層）１６、ソース電極１８、ドレイン電極２０、保護膜（パッシベーション膜：第１の絶縁膜）２４、ゲート絶縁膜（第２の絶縁膜）２６、ゲート電極２８、ｐ型ＧａＮ層３８を備える。
ドレイン電極２０は、基板１０の裏面側に設けられる。チャネル層１４は、ｎ型のドープされたＧａＮ層である。ドレイン電流は、チャネル層１４内を縦方向に流れる
作成方法としては、ＧａＮ上にｐ−ＧａＮをエピタキシャル成長し、ｎ型に打ち返す方法が考えられる。或いは、ＧａＮ上にｐ−ＧａＮ、ｎ−ＧａＮの順にエピタキシャル成長し、一部のｐ−ＧａＮをｎ型に打ち返しても良い。その上にＡｌＧａＮを形成し、２ＤＥＧを形成する。
本実施形態の半導体装置によれば、保護膜２４に正の固定電荷、ゲート絶縁膜２６に負の固定電荷を備えることにより、縦型のＨＥＭＴの特性向上を図ることが可能となる。
（第６の実施形態）
本実施形態の半導体装置は、第１の層及び第２の層が酸化物である点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
図１４は、本実施形態の半導体装置の模式断面図である。
本実施形態の半導体装置は、チャネル層（第１の層）及びバリア層（第２の層）が酸化物で形成されるＨＥＭＴである。
図１４に示すように、半導体装置（ＨＥＭＴ）６００は、基板４０、バッファ層４２、チャネル層（第１の層）４４、バリア層（第２の層）４６、ソース電極１８、ドレイン電極２０、保護膜（パッシベーション膜：第１の絶縁膜）２４、ゲート絶縁膜（第２の絶縁膜）２６、ゲート電極２８を備える。
基板４０は、例えば、ｎ＋型のシリコン（Ｓｉ）で形成される。バッファ層４２は、例えば、ＴｉＡｌＮである。
チャネル層４４は、例えば、ＳｒＴｉＯ３である。バリア層４６は、例えば、ＬａＡｌＯ３である。
チャネル層４４とバリア層４６との間は、ヘテロ接合界面となる。ＨＥＭＴ６００のヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されキャリアとなる。
ソース電極、ドレイン電極は、ＮｂドープＳｒＴｉＯ３、ＬａドープＳｒＴｉＯ３などが好ましい。ゲート電極は、ＳｒＲｕＯ３などが望ましい。これらの電極はＣＶＤや、スパッター成膜により作成が可能である。作成方法としては、ＳｒＴｉＯ３、ＬａＡｌＯ３ともＣＶＤによりエピタキシャル成長が可能である。
本実施形態の半導体装置によれば、第１の実施形態同様、電流コラプスの抑制とノーマリー・オフ動作の実現の両立が可能となる。
実施形態では、ＧａＮ系半導体層の材料としてＧａＮやＡｌＧａＮを例に説明したが、例えば、インジウム（Ｉｎ）を含有するＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを適用することも可能である。また、ＧａＮ系半導体層の材料としてＡｌＮを適用することも可能である。
また、実施形態では、酸素密度の高い膜が上側にくる構成について説明したが、酸素密度の高い膜が下側、すなわち、基板側に設けられる構成であってもかまわない。
また、実施形態では、バリア層として、アンドープのＡｌＧａＮを例に説明したが、ｎ型のＡｌＧａＮを適用することも可能である。
従来の電荷トラップ膜では、電荷の注入作業が必要だが、高密度で入れることが出来るというメリットもある。従来の電荷トラップ膜では、時間が経つにつれ、電荷が放出されてしまい、閾値が低下するという問題がある。これは、トラップ状態が、それ程安定ではないことを意味している。
それに対し、本発明では、絶縁膜中に安定なマイナス固定電荷、或いはプラス固定電荷を形成することが出来る。非常に安定であるため、絶縁膜中から電荷の出入りはない。唯一の問題は、トラップ量を、それ程高く出来ない点である。しかし、その点は、多重の積層にして密度を上げることで解決できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ チャネル層（第１の層）
１６ バリア層（第２の層）
１８ ソース電極
２０ ドレイン電極
２４ 保護膜（第１の絶縁膜）
２４ａ 第１の低酸素密度膜（第１の膜）
２４ｂ 第１の高酸素密度膜（第２の膜）
２４ｃ 第１の界面領域（第１の領域）
２６ ゲート絶縁膜（第２の絶縁膜）
２６ａ 第２の低酸素密度膜（第３の膜）
２６ｂ 第２の高酸素密度膜（第４の膜）
２６ｃ 第２の界面領域（第２の領域）
２８ ゲート電極
４４ チャネル層（第１の層）
４６ バリア層（第２の層）
１００ ＨＥＭＴ（半導体装置）
２００ ＨＥＭＴ（半導体装置）
３００ ＨＥＭＴ（半導体装置）
４００ ＨＥＭＴ（半導体装置）
５００ ＨＥＭＴ（半導体装置）
６００ ＨＥＭＴ（半導体装置）

Claims (19)

  1. 第１の層と、
    前記第１の層の上に設けられ、前記第１の層との間に２次元電子ガスを形成する第２の層と、
    前記第２の層の上に設けられたソース電極と、
    前記第２の層の上に設けられたドレイン電極と、
    前記第２の層の上の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
    前記第２の層の上の前記ゲート電極と前記ドレイン電極との間に設けられ、第１の膜と、前記第１の膜よりも酸素密度の高い第２の膜と、前記第１の膜と前記第２の膜との間に設けられ、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）の群から選ばれる少なくとも一つの第１の元素を含有し、前記第１の元素の濃度の第１のピークを有する第１の領域と、を有する第１の絶縁膜と、を備え、
    前記第１のピークの半値全幅が１ｎｍ以下である半導体装置。
  2. 第１の層と、
    前記第１の層の上に設けられ、前記第１の層との間に２次元電子ガスを形成する第２の層と、
    前記第２の層の上に設けられたソース電極と、
    前記第２の層の上に設けられたドレイン電極と、
    前記第２の層の上の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
    前記第２の層の上の前記ゲート電極と前記ドレイン電極との間に設けられ、第１の膜と、前記第１の膜よりも酸素密度の高い第２の膜と、前記第１の膜と前記第２の膜との間に設けられ、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）の群から選ばれる少なくとも一つの第１の元素を含有し、前記第１の元素の濃度の第１のピークを有する第１の領域と、を有する第１の絶縁膜と、を備え、
    前記第１の領域の負の固定電荷の量が、前記第１の領域の正の固定電荷の量の１／１０以下である半導体装置。
  3. 第１の層と、
    前記第１の層の上に設けられ、前記第１の層との間に２次元電子ガスを形成する第２の層と、
    前記第２の層の上に設けられたソース電極と、
    前記第２の層の上に設けられたドレイン電極と、
    前記第２の層の上の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
    前記第２の層の上の前記ゲート電極と前記ドレイン電極との間に設けられ、第１の膜と、前記第１の膜よりも酸素密度の高い第２の膜と、前記第１の膜と前記第２の膜との間に設けられ、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）の群から選ばれる少なくとも一つの第１の元素を含有し、前記第１の元素の濃度の第１のピークを有する第１の領域と、を有する第１の絶縁膜と、
    前記第２の層と前記ゲート電極との間に設けられ、第３の膜と、前記第３の膜よりも酸素密度の高い第４の膜と、前記第３の膜と前記第４の膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの第２の元素を含有し、前記第２の元素の濃度の第２のピークを有する第２の領域と、を有する第２の絶縁膜と、を備える半導体装置。
  4. 前記第２のピークの半値全幅が１ｎｍ以下である請求項３記載の半導体装置。
  5. 前記第２のピークの前記第２の元素の濃度が４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下である請求項３又は請求項４記載の半導体装置。
  6. 前記第２の領域の正の固定電荷の量が、前記第２の領域の負の固定電荷の量の１／１０以下である請求項３乃至請求項５いずれか一項記載の半導体装置。
  7. 前記第３の膜、及び、前記第４の膜は、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ハフニウムアルミニウム、酸化ジルコニウムアルミニウム、ハフニウムシリケート、ジルコニウムシリケートの群から選ばれる材料である請求項３乃至請求項６いずれか一項記載の半導体装置。
  8. 前記第１の膜と前記第３の膜が同一の材料であり、前記第２の膜と前記第４の膜が同一の材料である請求項３乃至請求項７いずれか一項記載の半導体装置。
  9. 前記第１のピークの前記第１の元素の濃度が４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下である請求項１乃至請求項８いずれか一項記載の半導体装置。
  10. 第１の層と、
    前記第１の層の上に設けられ、前記第１の層との間に２次元電子ガスを形成する第２の層と、
    前記第２の層の上に設けられたソース電極と、
    前記第２の層の上に設けられたドレイン電極と、
    前記第２の層の上の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
    前記第２の層の上の前記ゲート電極と前記ドレイン電極との間に設けられ、第１の膜と、前記第１の膜よりも酸素密度の高い第２の膜と、前記第１の膜と前記第２の膜との間に設けられ、Ｆ（フッ素）を含有し、Ｆ（フッ素）の濃度の第１のピークを有する第１の領域と、を有する第１の絶縁膜と、
    を備える半導体装置。
  11. 第１の層と、
    前記第１の層の上に設けられ、前記第１の層との間に２次元電子ガスを形成する第２の層と、
    前記第２の層の上に設けられたソース電極と、
    前記第２の層の上に設けられたドレイン電極と、
    前記第２の層の上の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
    前記第２の層の上の前記ゲート電極と前記ドレイン電極との間に設けられ、第１の膜と、前記第１の膜よりも酸素密度の高い第２の膜と、前記第１の膜と前記第２の膜との間に設けられ、Ｄ（重水素）を含有し、Ｄ（重水素）の濃度の第１のピークを有する第１の領域と、を有する第１の絶縁膜と、
    を備える半導体装置。
  12. 第１の層と、
    前記第１の層の上に設けられ、前記第１の層との間に２次元電子ガスを形成する第２の層と、
    前記第２の層の上に設けられたソース電極と、
    前記第２の層の上に設けられたドレイン電極と、
    前記第２の層の上の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
    前記第２の層と前記ゲート電極との間に設けられ、第１の膜と、前記第１の膜よりも酸素密度の高い第２の膜と、前記第１の膜と前記第２の膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの元素を含有し、前記元素の濃度のピークを有する領域と、を有する絶縁膜と、
    を備える半導体装置。
  13. 前記ピークの半値全幅が１ｎｍ以下である請求項１２記載の半導体装置。
  14. 前記ピークの前記元素の濃度が４×１０１９ｃｍ−３以上６．４×１０２２ｃｍ−３以下である請求項１２又は請求項１３記載の半導体装置。
  15. 前記第１の膜、及び、前記第２の膜は、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ハフニウムアルミニウム、酸化ジルコニウムアルミニウム、ハフニウムシリケート、ジルコニウムシリケートの群から選ばれる材料である請求項１乃至請求項１４いずれか一項記載の半導体装置。
  16. 前記第１の層及び前記第２の層がＧａＮ系半導体であって、前記第２の層のバンドギャップが前記第１の層のバンドギャップよりも大きい請求項１乃至請求項１５いずれか一項記載の半導体装置。
  17. 前記第１の層及び前記第２の層が酸化物である請求項１乃至請求項１５いずれか一項記載の半導体装置。
  18. 第１の層と、前記第１の層の上に設けられ、前記第１の層との間に２次元電子ガスを形成する第２の層の上に、第１の膜を形成し、
    前記第１の膜の所定の領域に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）の群から選ばれる少なくとも一つの元素を導入し、
    前記第１の膜の前記所定の領域以外の領域に、Ｆ（フッ素）、Ｈ（水素）、Ｄ（重水素）の群から選ばれる少なくとも一つの元素を導入し、
    前記第１の膜の上に、前記第１の膜よりも酸素密度の高い第２の膜を形成し、
    前記第２の膜の前記所定の領域の上にゲート電極を形成する半導体装置の製造方法。
  19. 前記第１の層及び前記第２の層がＧａＮ系半導体であって、前記第２の層のバンドギャップが前記第１の層のバンドギャップよりも大きい請求項１８記載の半導体装置の製造方法。
JP2015061800A 2015-03-24 2015-03-24 半導体装置及びその製造方法 Active JP6444789B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015061800A JP6444789B2 (ja) 2015-03-24 2015-03-24 半導体装置及びその製造方法
US15/048,193 US9685546B2 (en) 2015-03-24 2016-02-19 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015061800A JP6444789B2 (ja) 2015-03-24 2015-03-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016181632A JP2016181632A (ja) 2016-10-13
JP6444789B2 true JP6444789B2 (ja) 2018-12-26

Family

ID=56976641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015061800A Active JP6444789B2 (ja) 2015-03-24 2015-03-24 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9685546B2 (ja)
JP (1) JP6444789B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924929B (zh) * 2015-09-17 2022-10-18 索尼半导体解决方案公司 固体摄像器件、电子设备以及固体摄像器件的制造方法
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
JP6659488B2 (ja) * 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
JP6222402B1 (ja) * 2016-10-24 2017-11-01 三菱電機株式会社 化合物半導体デバイス
DE112016007367B4 (de) 2016-10-24 2023-01-12 Mitsubishi Electric Corporation Verbundhalbleitervorrichtung
US10510903B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Impact ionization semiconductor device and manufacturing method thereof
JP7388624B2 (ja) * 2017-12-11 2023-11-29 出光興産株式会社 半導体装置及び半導体装置の製造方法
US10784341B2 (en) 2019-01-21 2020-09-22 Northrop Grumnian Systems Corporation Castellated superjunction transistors
US10804387B1 (en) * 2019-03-21 2020-10-13 Northrop Grumman Systems Corporation Vertical superlattice transistors
US11342440B2 (en) 2019-07-22 2022-05-24 Northrop Grumman Systems Corporation Passivated transistors
JP2021114496A (ja) * 2020-01-16 2021-08-05 信一郎 高谷 縦型窒化物半導体トランジスタ装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482035B2 (en) 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
JP5192683B2 (ja) 2006-11-17 2013-05-08 古河電気工業株式会社 窒化物系半導体ヘテロ接合電界効果トランジスタ
JP2010153586A (ja) * 2008-12-25 2010-07-08 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP4968747B2 (ja) * 2009-02-03 2012-07-04 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体素子
US8409984B2 (en) * 2009-06-10 2013-04-02 Nexgen Semi Holding, Inc. Apparatus and method for manufacturing multi-component oxide heterostructures
WO2011089647A1 (ja) 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
EP2360728B1 (en) 2010-02-12 2020-04-29 Infineon Technologies Americas Corp. Enhancement mode III-nitride transistors with single gate dielectric structure
JP5002674B2 (ja) 2010-04-19 2012-08-15 株式会社東芝 電界効果トランジスタおよびその製造方法
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
GB2511541B (en) * 2013-03-06 2015-01-28 Toshiba Res Europ Ltd Field effect transistor device
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
WO2015039618A1 (zh) * 2013-09-18 2015-03-26 中国科学院苏州纳米技术与纳米仿生研究所 太赫兹光源芯片、光源器件、光源组件及其制造方法
US9685551B2 (en) 2015-03-24 2017-06-20 Kabushiki Kaisha Toshiba Semiconductor device and inverter circuit
JP6526549B2 (ja) 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US9685546B2 (en) 2017-06-20
US20160284828A1 (en) 2016-09-29
JP2016181632A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6444789B2 (ja) 半導体装置及びその製造方法
US11417520B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
JP6478752B2 (ja) 半導体装置及びその製造方法
JP6591168B2 (ja) 半導体装置及びその製造方法
JP6567468B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
US9245991B2 (en) Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
CN102365763B (zh) GaN缓冲层中的掺杂剂扩散调制
US10153347B2 (en) Semiconductor device, power supply circuit, computer, and method of manufacturing semiconductor device
US8866192B1 (en) Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
JP5810293B2 (ja) 窒化物半導体装置
JP6591169B2 (ja) 半導体装置及びその製造方法
US20100243989A1 (en) Semiconductor device
JP2013235873A (ja) 半導体装置およびその製造方法
JP2011171440A (ja) Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
US20170077280A1 (en) Semiconductor device and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181128

R151 Written notification of patent or utility model registration

Ref document number: 6444789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151