JP6337732B2 - 電源回路 - Google Patents

Description

本発明は、電源回路に関し、例えば、複数のスイッチング回路を備える電源回路に関する。

電源回路として、直流電圧を変換するＤＣ（Direct Current）−ＤＣコンバータ等が知られている。例えば、サーバ等の情報処理装置や家庭電化製品においては、整流器と力率改善回路とを用い交流電圧を直流電圧に変換する。その後ＤＣ−ＤＣコンバータを用い直流電圧を降圧する。

ＤＣ−ＤＣコンバータとして、入力端子と出力端子との間に位相の異なる複数のスイッチング回路が並列に接続された多相スイッチング電源回路が知られている（例えば特許文献１および２）

特開２００４−５６８３８号公報 特開２００６−３４０４４２号公報

スイッチング電源回路においては、効率向上を図るため、負荷の大小によりスイッチング周波数を変更することがある。しかしながら、多相スイッチング電源において、電源回路の効率向上のためスイッチング周波数を変更しようとすると、複数のスイッチング回路により周波数を切り換えるタイミングがずれてしまう。これにより、適切な周波数の切り換えができない。

本電源回路は、適切な周波数の切り換えを行なうことを目的とする。

入力端子と出力端子との間に並列に接続された第１および第２スイッチング回路と、前記第１および第２スイッチング回路をそれぞれオンオフ制御し、互いに位相の異なる第１および第２制御信号を生成する制御信号生成部と、第１および第２制御信号の周波数を前記第２制御信号から切り換える周波数切換部と、前記周波数切換部が前記第２制御信号の周波数を切り換えた後に、前記第１制御信号がオンする第１割り込みがあると、前記第２制御信号の位相を変更する位相変更部と、を具備することを特徴とする電源回路を用いる。

本電源回路によれば、適切な周波数の切り換えを行なうことができる。

図１は、実施例１に係る電源回路の回路図である。 図２は、実施例１の制御部の機能を示すブロック図である。 図３は、実施例１における各スイッチの制御を示すタイミングチャートである。 図４は、実施例１におけるキャリア信号の生成方法を示すタイミングチャートである。 図５は、実施例１における制御信号の生成方法を示すタイミングチャートである。 図６は、比較例１におけるスイッチング周波数の切り換えを示すタイミングチャート（その１）である。 図７は、比較例１におけるスイッチング周波数の切り換えを示すタイミングチャート（その２）である。 図８（ａ）から図８（ｃ）は、実施例１における制御部の制御を示すフローチャートである。 図９は、実施例１におけるスイッチング周波数の切り換えを示すタイミングチャート（その１）である。 図１０は、実施例１におけるスイッチング周波数の切り換えを示すタイミングチャート（その２）である。 図１１は、比較例２におけるスイッチング周波数の切り換えを示すタイミングチャート（その１）である。 図１２は、比較例２におけるスイッチング周波数の切り換えを示すタイミングチャート（その２）である。 図１３は、実施例２に係る電源回路のブロック図である 図１４は、実施例２におけるスイッチング周波数の切り換えを示すタイミングチャートである 図１５は、実施例３におけるＢ相割り込みのときの制御部の処理を示すフローチャートである。 図１６は、実施例３におけるスイッチング周波数の切り換えを示すタイミングチャート（その１）である。 図１７は、実施例３におけるスイッチング周波数の切り換えを示すタイミングチャート（その２）である。 図１８は、実施例３の変形例におけるスイッチング周波数の切り換えを示すタイミングチャート（その１）である。 図１９は、実施例３の変形例におけるスイッチング周波数の切り換えを示すタイミングチャート（その２）である。 図２０は、実施例４におけるスイッチング周波数の切り換えを示すタイミングチャートである。

以下、図面を参照し本発明の実施例について説明する。

図１は、実施例１に係る電源回路の回路図である。図１に示すように、実施例１に係る電源回路１００は、複数のスイッチング回路１０ａおよび１０ｂ並びに制御部２０を備えている。複数のスイッチング回路１０ａおよび１０ｂは入力端子Ｔｉｎ１およびＴｉｎ２と出力端子Ｔｏｕｔ１およびＴｏｕｔ２との間に並列に接続されている。スイッチング回路１０ａおよび１０ｂの位相は異なっており、それぞれの位相をＡ相およびＢ相とする。

入力端子Ｔｉｎ１およびＴｉｎ２には入力電圧ＶｉｎのＤＣ電源が接続されている。入力端子Ｔｉｎ１およびＴｉｎ２は、それぞれ正側および負側の端子である。ＤＣ電源は、例えば交流電圧を直流電圧に変換するＡＣ−ＤＣコンバータに対応する。出力端子Ｔｏｕｔ１およびＴｏｕｔ２間には負荷Ｒ１が接続されている。負荷Ｒ１は、例えば情報処理装置または家庭電化製品の内部回路に対応する。出力端子Ｔｏｕｔ１およびＴｏｕｔ２は、それぞれ正側および負側の端子である。出力端子Ｔｏｕｔ１およびＴｏｕｔ２の間にキャパシタＣ１が接続されている。ノードＮと出力端子Ｔｏｕｔ１との間にインダクタＬ１が接続されている。ノードＮと出力端子Ｔｏｕｔ２との間にスイッチＳ４が接続されている。出力端子Ｔｏｕｔ１およびＴｏｕｔ２間に出力電圧Ｖｏｕｔが出力される。負荷Ｒ１を流れる電流が出力電流Ｉｏｕｔである。検出部１４は、出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔを検出し、出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔの値を示す信号を制御部２０に出力する。

スイッチング回路１０ａおよび１０ｂは、それぞれスイッチＳ１からＳ３、ダイオードＤ１およびＤ２およびトランス１２を備えている。入力端子Ｔｉｎ１は、スイッチＳ１の一端と、ダイオードＤ１を逆方向に介しスイッチＳ２の一端と、に接続されている。入力端子Ｔｉｎ２は、スイッチＳ２の他端と、ダイオードＤ２を順方向に介しスイッチＳ１の他端に接続されている。スイッチＳ１の他端とスイッチＳ２の一端はそれぞれトランス１２の入力側に接続されている。トランス１２の出力側はノードＮとスイッチＳ３を介し出力端子Ｔｏｕｔ２にそれぞれ接続されている。スイッチＳ１からＳ４は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。スイッチＳ１からＳ４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のＦＥＴ以外の素子でもよい。

制御部２０は、検出部１４が検出した出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔに対応する信号に基づき、スイッチＳ１からＳ４を制御する制御信号を生成する。制御信号は例えばスイッチＳ１からＳ４をＰＷＭ（Pulse Width Modulation）制御するための信号である。例えば、制御信号がハイレベルのときスイッチＳ１からＳ３はオンし、制御信号がローレベルのときスイッチＳ１からＳ３はオフする。制御部２０は、例えばＭＰＵ（Micro Processing Unit）またはＣＰＵ（Central Processing Unit）等のプロセッサである。

図２は、実施例１の制御部の機能を示すブロック図である。図２に示すように、制御部２０は、アナログデジタル変換器ＡＤ２１、２２、比較値生成部２３、周波数切換部２４、キャリア信号生成部２５、制御信号生成部２６、レジスタ２８、２９および位相変更部３０として機能する。ＡＤ２１および２２は、それぞれ出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔに対応するアナログ信号をデジタル信号に変換する。比較値生成部２３は、出力電圧Ｖｏｕｔに基づき比較値を生成する。レジスタ２８は、比較値を保持する。周波数切換部２４は、出力電流Ｉｏｕｔに基づきスイッチング周波数を切り換える。周波数切換部２４は、スイッチング周波数に対応した指定値を生成する。レジスタ２９は指定値を保持する。キャリア信号生成部２５は、タイマカウンタ２７を備え、クロック信号とレジスタ２８に保持された指定値に基づきＡ相およびＢ相に対応するキャリア信号を生成する。制御信号生成部２６は、Ａ相およびＢ相のキャリア信号とレジスタ２８に保持された比較値とを比較することにより、それぞれスイッチング回路１０ａおよび１０ｂをオンオフ制御するＡ相およびＢ相の制御信号を生成する。位相変更部３０は、周波数切換部２４がキャリア信号の周波数を切り換えるときにＢ相のキャリア信号の位相を変更する。

図３は、実施例１における各スイッチの制御を示すタイミングチャートである。図３に示すように、スイッチング回路１０ａおよびスイッチング回路１０ｂの制御信号の周期はＴ１であり同じである。Ａ相とＢ相の位相差θは１８０°である。時間ｔ０ａにおいて、Ａ相のスイッチＳ１からＳ３がオンする。Ｂ相のスイッチＳ１からＳ３およびスイッチＳ４はオフである。時間ｔ１ａにおいて、Ａ相のスイッチＳ１からＳ３がオフする。スイッチＳ４がオンする。時間ｔ０ｂにおいて、Ｂ相のスイッチＳ１からＳ３がオンする。スイッチＳ４はオフする。時間ｔ１ｂにおいて、Ｂ相のスイッチＳ１からＳ３がオフする。スイッチＳ４がオンする。その後は、時間ｔ０ａから繰り返す。

時間ｔ０ａにＡ相のスイッチＳ１からＳ３がオンしてから時間ｔ０ｂにＢ相のスイッチＳ１からＳ３がオンするまでの期間がＡ相期間６０である。時間ｔ０ｂから時間ｔ０ａまでの期間がＢ相期間６２である。スイッチＳ１からＳ３がオンしている期間Ｔｏｎとすると、Ｔｏｎ／Ｔ１がデュティ比である。Ａ相とＢ相とのオンの時間が重ならないように、Ａ相およびＢ相のデュティ比は５０％以下である。スイッチＳ３は、スイッチＳ１およびＳ２とオンおよびオフのタイミングが電源回路として機能する範囲で異なっていてもよい。Ａ相＋Ｂ相によりスイッチング回路１０ａおよび１０ｂのいずれかのスイッチＳ１からＳ３がオンしたとき、ノードＮには正側の電圧が印加される。スイッチング回路１０ａおよび１０ｂの両方のスイッチＳ１からＳ３がオフしたとき、ノードＮには負側の電圧が印加される。ノードＮの電圧は、インダクタＬ１およびキャパシタＣ１で平滑化され出力電圧Ｖｏｕｔとなる。Ａ相＋Ｂ相は、周期Ｔ１の１／２の周期Ｔ９となる。このように、多相スイッチング回路では、スイッチング周波数を高くできる。これにより、インダクタＬ１等を小型化できる。

図４は、実施例１におけるキャリア信号の生成方法を示すタイミングチャートである。図４に示すように、キャリア信号生成部２５のタイマカウンタ２７は、指定値Ｍとクロック信号に基づきキャリア信号を生成する。キャリア信号の周期をＴ、クロック信号の周期をΔとする。周期Ｔは例えば周期Δで割り切れる値である。カウント値を初期値０に戻るタイミングで、レジスタ２８に保持された指定値Ｍを取得する。タイマカウンタ２７は、クロック信号の周期Δごとにカウント値をカウントアップする。カウント値が指定値Ｍとなると、タイマカウンタ２７は、カウント値を初期値０にする。指定値ＭはＴ／Δに対応する。タイマカウンタ２７は、再びクロック信号の周期Δごとにカウント値をカウントアップする。このようにして、カウント値から鋸歯状のキャリア信号を生成できる。キャリア信号の周波数を切り換える場合、指定値Ｍを変更する。これにより、キャリア信号の振幅が変わる。クロック信号の周期Δが一定のとき、キャリア信号の周期が切り換わる。図４では、タイマカウンタ２７がカウントアップする例を説明したが、タイマカウンタ２７はカウントダウンしてもよい。このように、キャリア信号生成部２５は、初期値０から時間とともに値を単調に増加または減少し指定値において初期値に戻る鋸波状のキャリア信号を生成する。以後の図面においてはキャリア信号の階段状のステップを省略して直線で図示する。

図５は、実施例１における制御信号の生成方法を示すタイミングチャートである。図５に示すように、制御信号生成部２６は、キャリア信号がレジスタ２８に保持された比較値ＣＭＰ（図５では１５０）より小さいとき制御信号をハイレベルとし、キャリア信号が比較値ＣＭＰより大きいとき制御信号をローレベルとする。制御信号がハイレベルのとき、スイッチＳ１からＳ３はオンし、制御信号がローレベルのとき、スイッチＳ１からＳ３はオフする。時間ｔ０において、キャリア信号は０となり、制御信号はハイレベルとなる。キャリア信号は、時間とともに増加し時間ｔ１において、比較値ＣＭＰとなると、制御信号はローレベルとなる。時間ｔ０において、キャリア信号は、指定値Ｍ（図５では６００）となり、再び０となり、制御信号はハイレベルとなる。比較値生成部２３は、出力電圧Ｖｏｕｔが目標の電圧より高くなったときは、比較値ＣＭＰを小さくする。これにより、制御信号のデュティ比（Ｔｏｎ／Ｔ）が小さくなり、出力電圧Ｖｏｕｔが低くなる。比較値生成部２３は、出力電圧Ｖｏｕｔが目標の電圧より低くなったときは、比較値ＣＭＰを大きくする。これにより、制御信号のデュティ比が大きくなり、出力電圧Ｖｏｕｔが高くなる。

まず、位相を変えない比較例１について説明する。図６および図７は、比較例１におけるスイッチング周波数の切り換えを示すタイミングチャートである。図６は、周期をＴ１からＴ２に長くなるように切り換える例である。すなわちスイッチング周波数を低く切り換える例である。図７は、周期をＴ２からＴ１に短くなるように切り換える例である。すなわちスイッチング周波数を高く切り換える例である。

図６および図７に示すように、Ａ相のキャリア信号とＢ相のキャリア信号は位相差θ１が１８０°である。時間ｔ０ａにおいて、Ａ相のキャリア信号が０に戻り、時間ｔ０ｂにおいてＢ相のキャリア信号が０に戻る。これにより、それぞれＡ相およびＢ相の制御信号がハイレベルとなる。時間ｔ１ａおよびｔ１ｂにおいて、それぞれＡ相およびＢ相の制御信号はローレベルとなる。このときのレジスタ２９に保持されている指定値ＭはＭ１である。矢印５０において、周波数切換部２４は、スイッチング周波数を切り換えるため、レジスタ２９に保持されている指定値Ｍ１をＭ２に書き換える。その後カウントアップの始まる周期において、新しい指定値Ｍ２が用いられる。

時間ｔ２ｂにおいて、Ｂ相のキャリア信号が初期値０に戻ると、キャリア信号が指定値Ｍ２となるまで上昇する。よって、キャリア信号の周期はＴ２となる。時間ｔ２ａ以降、Ａ相のキャリア信号の周期がＴ２となる。図６では、Ａ相とＢ相の位相差θ２は１８０°より大きくなる。このため、箇所７０ではＡ相＋Ｂ相のオンの間隔が広くなり、箇所７２では、Ａ相＋Ｂ相の間隔が狭くなる。図７では、Ａ相とＢ相の位相差θ２は１８０°より小さくなる。このため、箇所７４のように、Ａ相とＢ相との制御信号のハイレベルの期間が重なっている。このとき、スイッチング回路１０ａおよび１０ｂの両方のスイッチＳ１からＳ３がオンするため、貫通電流が流れスイッチング電源が破壊する可能性がある。

以上のように、比較例１では、スイッチング周波数を切り換えると、Ａ相とＢ相との位相差が１８０°からずれる。このため、Ａ相＋Ｂ相の波形が不均一になる。場合によってはＡ相とＢ相との制御信号が同時にハイレベルとなり、貫通電流が流れてしまう。

以下に説明する実施例では、このようなＡ相とＢ相との位相差のずれを抑制する。

図８（ａ）から図８（ｃ）は、実施例１における制御部の制御を示すフローチャートである。図９および図１０は、実施例１におけるスイッチング周波数の切り換えを示すタイミングチャートである。図９は、スイッチング周波数を低くする例であり、図１０は、スイッチング周波数を高くする例である。

図８（ａ）に示すように、メインのフローＳ１０では、メインループＳ１２からＳ１６の間において、処理Ｓ１４が実行される。図８（ｂ）において、Ｂ相割り込みＳ２０（Ｂ相の制御信号がオンする）が入ると、ＡＤ変換器２１および２２は、出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔのサンプリング（図９および図１０の矢印５４）を行なう（ステップＳ２２）。比較値生成部２３は、出力電圧Ｖｏｕｔに基づき、制御信号のデュティ比を演算する（ステップＳ２４）。例えば、出力電圧Ｖｏｕｔが目標電圧より低ければデュティ比を大きくし、出力電圧Ｖｏｕｔが目標電圧より高ければデュティ比を小さくする。演算が終了するとメイン処理ループに戻る（ステップＳ２６）。

図８（ｃ）において、Ａ相割り込みＳ３０（Ａ相の制御信号がオンしたときの割り込み）が入ると、比較値生成部２３は、Ａ相およびＢ相に相当するレジスタ２８内の比較値を設定する（ステップＳ３２）。周波数切換部２４は、出力電流Ｉｏｕｔに基づき、スイッチング周波数を切り換えるか判断する（ステップＳ３４）。Ｎｏの場合、メイン処理ループに戻る（ステップＳ４０）。Ｙｅｓの場合、周波数切換器２４は、指定値をレジスタ２９に設定する（ステップＳ３６）。位相変更部３０は、Ａ相の位相は変更せずＢ相の位相を変更する（ステップＳ３８）。その後、メイン処理ループに戻る（ステップＳ４０）。

図９および図１０に示すように、Ｂ相の割り込みＳ３０があると、矢印５４のように出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔのサンプリングを行なう。その後、Ｂ相期間６２において、比較値生成部２３は、デュティ比の演算を行なう。Ａ相割り込みの後のＡ相期間６０内において、比較値生成部２３は、矢印５０のようにレジスタ２９の指定値をＭ１からＭ２に書き換える。次の割り込みは、時間ｔ４ｂのＢ相割り込みである。よって、まずＢ相のスイッチング周波数が切り換わる。Ａ相の割り込み時間ｔ５ａにおいて、矢印５２のように、位相変更部３０は、キャリア信号生成部２５内のＢ相のカウンタ値を保持したレジスタをＮ１からＮ２に上書きする。例えば、カウンタ値Ｎ２をＭ２／２とする。これにより、Ｂ相の周期Ｔ３は（Ｔ１＋Ｔ２）／２となる。また、Ａ相の割り込みにより、Ａ相のスイッチング周波数が切り換わる。Ａ相とＢ相との位相差θ２は１８０°となる。

このように、Ｂ相期間６２において、デュティ比の演算が実行される。Ａ相期間６０において、レジスタ２８および２９の設定が行なわれる。これにより、周波数切換部２４は、時間ｔ４ｂにおいて、Ｂ相のキャリア信号の周波数を切り換える。その後、時間ｔ５ａにおいて、Ａ相のキャリア信号の周波数を切り換える。Ｂ相のキャリア信号の周波数が切り換わった後に、時間ｔ５ａにおいてＡ相割り込みがあると、位相変更部３０は、Ｂ相のキャリア信号の位相を変更する。キャリア信号の位相の変更は、例えばカウント値が保持されたレジスタのカウント値を書き換えることにより行なう。Ａ相のキャリア信号の位相は変更しない。その他の各信号のタイミングは比較例１と同じであり、説明を省略する。

比較例２として、周波数切換部２４がＡ相のキャリア信号の周波数を切り換えた後に、Ｂ相のキャリア信号の周波数を切り換える例を説明する。図１１および図１２は、比較例２におけるスイッチング周波数の切り換えを示すタイミングチャートである。図１１は、スイッチング周波数を低くする例であり、図１２は、スイッチング周波数を高くする例である。

図１１および図１２に示すように、Ｂ相期間の矢印５０において、レジスタ２９の指定値がＭ１からＭ２に書き換わると、次に割り込みがあるのはＡ相である。よって、時間ｔ４ａにおいてＡ相が先にスイッチング周波数が切り換わり、時間ｔ４ｂにおいて、Ｂ相のスイッチング周波数が切り換わる。スイッチング周波数の切り換えた後にＡ相とＢ相との位相差を１８０°とするためには、Ｂ相の周期Ｔ３を（３×Ｔ１−Ｔ２）／２となるようにＢ相のキャリア信号の位相を変更する。このように、Ｂ相のキャリア信号の位相を変更するときに、図１１では、周期Ｔ３が長くなり、図１２では、周期Ｔ３が短くなる。このため、図１１では、箇所７０のように、周期Ｔ３のときのＡ相＋Ｂ相のオンの間隔が長くなり、波形は不均一になってしまう。図１２では、箇所７４のように、Ａ相とＢ相とのオンが重なってしまう。その他の各信号のタイミングは実施例１と同じであり、説明を省略する。比較例２のように、周波数切換部２４がＡ相、Ｂ相の順にキャリア信号の周波数を切り換えるのは好ましくない。

実施例１によれば、周波数切換部２４は、Ｂ相のキャリア信号（第２キャリア信号）の周波数を切り換えることにより、Ｂ相の制御信号（第２制御信号）の周波数を切り換える。その後、Ａ相のキャリア信号（第１キャリア信号）の周波数を切り換えることにより、Ａ相の制御信号（第１制御信号）の周波数を切り換える。周波数切換部２４がＢ相の制御信号の周波数を切り換えた後に、Ａ相割り込み（Ａ相制御信号がオンする第１割り込み）があると、Ｂ相のキャリア信号の位相を変更することにより、Ｂ相の制御信号の位相を変更する。これにより、Ａ相＋Ｂ相の波形を均一にできる。このように、多相スイッチング電源回路において、適切なスイッチング周波数の切り換えが可能となる。なお、Ｂ相のキャリア信号の位相を変更は、Ａ相期間６０内に行なえばよい。

また、図５のように、制御信号生成部２６は、比較値とＡ相のキャリア信号とを比較することによりＡ相の制御信号を生成する。制御信号生成部２６は、比較値とＢ相のキャリア信号とを比較することによりＢ相の制御信号を生成する。周波数切換部２４は、キャリア信号の周波数を切り換えることにより制御信号の周波数を切り換え、位相変更部３０は、キャリア信号の位相を変更することにより制御信号の位相を変更する。このように、比較値とキャリア信号を比較して制御信号を生成する場合、周波数切り換えのときにＡ相＋Ｂ相の波形が不均一になりやすい。よって、実施例１により、適切なスイッチング周波数の切り換えが可能となる。

キャリア信号生成部２５は、初期値から単調にカウンタ値を増加または減少させカウンタ値が指定値となるとカウンタ値を初期値に戻すことで、Ａ相およびＢ相のキャリア信号を生成する。このように、キャリア信号を生成する場合、周波数切り換えのときにＡ相＋Ｂ相の波形が不均一になりやすい。よって、実施例１により、適切なスイッチング周波数の切り換えが可能となる。

周波数切換部２４は、指定値を設定することにより、Ａ相およびＢ相の制御信号の周波数を切り換える。位相変更部３０は、Ｂ相のキャリア信号のカウンタ値を変更することによりＢ相のキャリア信号の位相を変更する。このように、指定値とカウンタ値を変更することにより、周波数の切り換えと位相の変更を簡単に行なうことができる。

Ｂ相割り込みがあると、比較値生成部２３は、比較値の生成するための演算を開始する。これにより、Ａ相割り込みのときに、比較値を設定できる。

Ａ相の制御信号とＢ相の制御信号との位相差は１８０°である。このとき、位相変更部３０は、Ｔ３＝（Ｔ１＋Ｔ２）／２となるように、Ｂ相の制御信号の位相を変更する。ここで、Ｔ３はＡ相割り込みがあったときのＢ相制御信号の周期、Ｔ１は周波数の切り換え前の周期、Ｔ２は周波数の切り換え後の周期である。これにより、スイッチング周波数の切り換え前後で、Ａ相とＢ相との位相差を同じにできる。

図１３は、実施例２に係る電源回路のブロック図である。図１３に示すように、電源回路１０２は、スイッチング回路１０ｃ（第３スイッチング回路）を備えている。スイッチング回路１０ｃは、入力端子Ｔｉｎ１およびＴｉｎ２と出力端子Ｔｏｕｔ１およびＴｏｕｔ２との間にスイッチング回路１０ａおよび１０ｂと並列に接続されている。スイッチング回路１０ｃの構成は、実施例１のスイッチング回路１０ａおよび１０ｂと同じである。その他の構成は実施例１と同じであり、説明を省略する。

図１４は、実施例２におけるスイッチング周波数の切り換えを示すタイミングチャートである。Ａ相とＢ相との位相差は１２０°、Ａ相とＣ相との位相差は２４０°である。Ｂ相割り込みのときに矢印５４のようにサンプリングを行なう。周波数切換部２４は、時間ｔ４ｂ、ｔ４ｃおよびｔ５ａのように、Ｂ相のキャリア信号、Ｃ相キャリア信号およびＡ相キャリア信号の順に周波数を切り換える。時間ｔ５ａのＡ相割り込みのときに、位相変更部３０は、Ｂ相およびＣ相のキャリア信号の位相を変更する。その他の各信号のタイミングは実施例１と同じであり、説明を省略する。

実施例２によれば、周波数切換部２４は、時間ｔ５ａのようにＡ相のキャリア信号の周波数を切り換える前に、時間ｔ４ｃのようにＣ相のキャリア信号の周波数を切り換える。位相変更部３０は、周波数切換部２４がＢ相およびＣ相のキャリア信号の周波数を切り換えた後に、時間ｔ５ａのようにＡ相割り込みがあると、Ｂ相およびＣ相のキャリア信号の位相を変更する。これにより、３相スイッチング電源においても、適切にスイッチング周波数を切り換えることができる。

Ａ相割り込みのときのＢ相およびＣ相のキャリア信号の周期をそれぞれＴ３およびＴ４とする。Ａ相とＢ相との位相差が１２０°であり、Ａ相とＣ相との位相差が２４０°の場合、Ｔ３＝（２×Ｔ１＋Ｔ２）／３およびＴ４＝（Ｔ１＋２×Ｔ２）／３となるように、Ｂ相およびＣ相のキャリア信号の位相を変更する。これにより、スイッチング周波数の切り換え前後で、各相間の位相差を同じにできる。

実施例１および２では、比較値生成部２３は、出力電圧に基づき比較値を演算する。このため、スイッチング周波数が切り換わった直後の比較値は、スイッチング周波数が切り換わる前の比較値と同じである。このため、図９および１０の時間ｔ４ｂおよびｔ５ａにおいて、キャリア信号の周波数が切り換わった直後の制御信号のハイレベルの期間の長さは周波数が切り換わる前と同じである。これにより、図９では、時間ｔ５ａの後のＡ相の周期は長くなるが、制御信号は時間ｔ１ａでオフしてしまう。よって、デュティ比が小さくなる。このため、箇所７６のように、Ａ相＋Ｂ相のオン間隔が長くなる。図１０では、時間ｔ５ａ後のデュティ比が大きくなる。このため、箇所７８のように、Ａ相＋Ｂ相のオン間隔が短くなる。実施例３はこのような問題を解決する。

図１５は、実施例３におけるＢ相割り込みのときの制御部の処理を示すフローチャートである。図１５に示すように、ステップＳ３８の後に、制御信号生成部２６は制御信号のデュティ比の補正を行なう（ステップＳ４２）。その他の処理は図８（ａ）から図８（ｃ）と同じであり説明を省略する。

図１６および図１７は、実施例３におけるスイッチング周波数の切り換えを示すタイミングチャートである。図１６は、スイッチング周波数を低くする例であり、図１７は、スイッチング周波数を高くする例である。

図１６および図１７に示すように、時間ｔ５ａにおいてＡ相割り込みの後、制御信号生成部２６は、Ａ相の制御信号を時間ｔ６ａにオフする。これにより、時間ｔ５ａ直後の制御信号のデュティ比はスイッチング周波数が切り換わる前と同じとなる。図１６では、Ａ相の制御信号のローレベルとなる時間ｔ６ａは、図９の時間ｔ１ａより遅くなる。図１７では、Ａ相の制御信号のローレベルとなる時間ｔ６ａは、図１０の時間ｔ１ａより早くなる。制御信号生成部２６は、Ｂ相の制御信号のデュティ比は補正しない。その他の各信号のタイミングは実施例１と同じであり説明を省略する。

実施例３の変形例は、Ａ相とＢ相の制御信号のデュティ比を補正する例である。図１８および図１９は、実施例３の変形例におけるスイッチング周波数の切り換えを示すタイミングチャートである。図１８は、スイッチング周波数を低くする例であり、図１９は、スイッチング周波数を高くする例である。

図１８および図１９に示すように、時間ｔ４ｂにおいてＢ相割り込みの後、制御信号生成部２６は、Ｂ相の制御信号を時間ｔ６ｂにオフする。これにより、時間ｔ４ｂ直後の制御信号のデュティ比はスイッチング周波数が切り換わる前と同じとなる。その他の各信号のタイミングは実施例３と同じであり説明を省略する。図１８では、Ｂ相でデュティ比を補正するため、時間ｔ４ｂ後にＢ相の制御信号がローレベルになる時間ｔ６ｂが図１６の時間ｔ１ｂより遅くなる。これにより、箇所７２において、Ａ相＋Ｂ相の制御信号のオンの間隔が狭くなる。図１９では、時間ｔ４ｂ後にＢ相の制御信号がローレベルとなる時間ｔ６ｂが図１７の時間ｔ１ｂより早くなる。これにより、箇所７０において、Ａ相＋Ｂ相の制御信号のオンの間隔は広くなる。

実施例３によれば、制御信号生成部２６は、周波数切換部２４がＢ相のキャリア信号の周波数を切り換えた直後のＡ相の制御信号のデュティ比を補正する。その後はデュティ比の補正を行なわない。デュティ比の補正は、Ａ相の制御信号のデュティ比が周波数を切り換える前のＡ相の制御信号のデュティ比と変わらないように行なう。これにより、実施例３の変形例に比べＡ相＋Ｂ相のオン間隔を均一化できる。

実施例３の変形例のように、制御信号生成部２６がＢ相の制御信号のデュティ比を補正すると、Ａ相とＢ相との制御信号のオン間隔が不均一となる。よって、制御信号生成部２６は、Ｂ相の制御信号のデュティ比を補正しないことが好ましい。

例えば周波数切換部２４が周波数を周波数ｆ１からｆ２に切り換えた直後の周期において、制御信号生成部２６は、レジスタ２８に保持された比較値にｆ１／ｆ２を乗じた値を比較値として制御信号を生成する。これにより、周波数の切り換え前後で制御信号のデュティ比がほぼ同じとなる。

実施例４のブロック図は実施例２と同じであり説明を省略する。図２０は、実施例４におけるスイッチング周波数の切り換えを示すタイミングチャートである。図２０に示すように、時間ｔ５ａにおいてＡ相割り込みの後、制御信号生成部２６は、Ａ相の制御信号を時間ｔ６ａにオフする。制御信号生成部２６は、Ｂ相およびＣ相の制御信号のデュティ比は補正しない。その他の各信号のタイミングは実施例２と同じであり説明を省略する。実施例４のように、３相スイッチング電源においてもＡ相の制御信号のデュティ比を補正できる。

実施例４によれば、制御信号生成部２６は、周波数切換部２４がＢ相およびＣ相の制御信号の周波数を切り換えた直後のＡ相の制御信号を補正する。これにより、３相スイッチング電源においてもＡ相＋Ｂ相＋Ｃ相のオン間隔を均一化できる。

さらに、制御信号生成部２６は、Ｂ相およびＣ相の制御信号のデュティ比を補正しない。これにより、Ａ相＋Ｂ相＋Ｃ相のオン間隔をより均一化できる。

実施例１および３は２相の例、実施例２および４は３相の例を説明したが４相以上でもよい。

実施例１から４は、絶縁型のＤＣ−ＤＣコンバータを例に説明したが、非絶縁型のＤＣ−Ｄコンバータでもよい。また、降圧型のコンバータを例に説明したが昇圧型または反転型のコンバータでもよい。

スイッチング周波数の切り換えは、２つの周波数の切り換えでもよいし、３以上の周波数の切り換えでもよい。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

なお、以上の説明に関して更に以下の付記を開示する。
（付記１）入力端子と出力端子との間に並列に接続された第１および第２スイッチング回路と、前記第１および第２スイッチング回路をそれぞれオンオフ制御し、互いに位相の異なる第１および第２制御信号を生成する制御信号生成部と、前記第２制御信号の周波数を切り換えた後、前記第１制御信号の周波数を切り換える周波数切換部と、前記周波数切換部が前記第２制御信号の周波数を切り換えた後に、前記第１制御信号がオンする第１割り込みがあると、前記第２制御信号の位相を変更する位相変更部と、を具備することを特徴とする電源回路。
（付記２）前記制御信号生成部は、比較値と、第１および第２キャリア信号と、をそれぞれ比較することにより前記第１および第２制御信号を生成し、前記周波数切換部は、前記第１および第２キャリア信号の周波数を切り換えることによりそれぞれ前記第１および第２制御信号の周波数を切り換え、前記位相変更部は、前記第２キャリア信号の位相を変更することにより前記第２制御信号の位相を変更することを特徴とする付記１記載の電源回路。
（付記３）初期値から単調にカウンタ値を増加または減少させ前記カウンタ値が指定値となると前記カウンタ値を前記初期値に戻すことで、前記第１および第２キャリア信号を生成するキャリア信号生成部を具備することを特徴とする付記２記載の電源回路。
（付記４）前記周波数切換部は、前記指定値を設定することにより、前記第１および第２キャリア信号の周波数を切り換え、前記位相変更部は、前記第２キャリア信号のカウンタ値を変更することにより第２キャリア信号の位相を変更することを特徴とする付記３記載の電源回路。
（付記５）前記第２制御信号がオンする第２割り込みがあると、前記比較値の生成するための演算を開始する比較値生成部を具備することを特徴とする付記２記載の電源回路。
（付記６）前記制御信号生成部は、前記周波数切換部が前記第２制御信号の周波数を切り換えた直後の前記第１制御信号のデュティ比が周波数を切り換える前の前記第１制御信号のデュティ比と変わらないように前記第１制御信号のデュティ比を補正することを特徴とする付記１から５のいずれか一項記載の電源回路。
（付記７）前記制御信号生成部は、前記第２制御信号のデュティ比を補正しないことを特徴とする付記６記載の電源回路。
（付記８）前記第１制御信号と前記第２制御信号との位相差は１８０°であることを特徴とする付記１から７記載の電源回路。
（付記９）前記位相変更部は、前記第１割り込みがあったときの前記第２制御信号の周期をＴ３、前記周波数の切り換え前の周期をＴ１、前記周波数の切り換え後の周期をＴ２としたとき、Ｔ３＝（Ｔ１＋Ｔ２）／２となるように、前記第２制御信号の位相を変更することを特徴とする付記８記載の電源回路。
（付記１０）前記入力端子と前記出力端子との間に前記第１および第２スイッチング回路と並列に接続された第３スイッチング回路を具備し、前記制御信号生成部は、前記第３スイッチング回路をオンオフ制御し、前記第１および第２制御信号と位相の異なる第３制御信号を生成し、前記周波数切換部は、前記第１制御信号の周波数を切り換える前に第３制御信号の周波数を切り換え、前記位相変更部は、前記周波数切換部が前記第２および第３制御信号の周波数を切り換えた後に、前記第１制御信号がオンする第１割り込みがあると、前記第２および第３制御信号の位相を変更することを特徴とする付記１から７のいずれか一項記載の電源回路。
（付記１１）前記第１制御信号と前記第２制御信号との位相差は１２０°であり、前記第１制御信号と前記第３制御信号との位相差は２４０°であることを特徴とする付記１０記載の電源回路。
（付記１２）前記位相変更部は、前記第１割り込みがあったときの前記第２制御信号および前記第３制御信号の周期をそれぞれＴ３およびＴ４、前記周波数の切り換え前の周期をＴ１、前記周波数の切り換え後の周期をＴ２としたとき、Ｔ３＝（２×Ｔ１＋Ｔ２）／３およびＴ４＝（Ｔ１＋２×Ｔ２）／３となるように、前記第２および第３制御信号の位相を変更することを特徴とする付記１１記載の電源回路。
（付記１３）前記制御信号生成部は、前記周波数切換部が前記第２および第３制御信号の周波数を切り換えた直後の前記第１制御信号のデュティ比が周波数を切り換える前の前記第１制御信号のデュティ比と変わらないように前記第１制御信号のデュティ比を補正することを特徴とする付記１０から１２のいずれか一項記載の電源回路。
（付記１４）前記制御信号生成部は、前記第２および第３制御信号のデュティ比を補正しないことを特徴とする付記１３記載の電源回路。

１０ａ−１０ｃ スイッチング回路
１２ トランス
１４ 検出部
２０ 制御部
２１、２２ ＡＤ変換器
２３ 比較値生成部
２４ 周波数切換部
２５ キャリア信号生成部
２６ 制御信号生成部
２７ タイマカウンタ
２８、２９ レジスタ
３０ 位相変更部

Claims (10)

1. 入力端子と出力端子との間に並列に接続された第１および第２スイッチング回路と、
   前記第１および第２スイッチング回路をそれぞれオンオフ制御し、互いに位相の異なる第１および第２制御信号を生成する制御信号生成部と、
   前記第２制御信号の周波数を切り換えた後、前記第１制御信号の周波数を切り換える周波数切換部と、
   前記周波数切換部が前記第２制御信号の周波数を切り換えた後に、前記第１制御信号がオンする第１割り込みがあると、前記第２制御信号の位相を変更する位相変更部と、
   を具備することを特徴とする電源回路。
2. 前記制御信号生成部は、比較値と、第１および第２キャリア信号と、をそれぞれ比較することにより前記第１および第２制御信号を生成し、
   前記周波数切換部は、前記第１および第２キャリア信号の周波数を切り換えることによりそれぞれ前記第１および第２制御信号の周波数を切り換え、
   前記位相変更部は、前記第２キャリア信号の位相を変更することにより前記第２制御信号の位相を変更することを特徴とする請求項１記載の電源回路。
3. 初期値から単調にカウンタ値を増加または減少させ前記カウンタ値が指定値となると前記カウンタ値を前記初期値に戻すことで、前記第１および第２キャリア信号を生成するキャリア信号生成部を具備することを特徴とする請求項２記載の電源回路。
4. 前記周波数切換部は、前記指定値を設定することにより、前記第１および第２キャリア信号の周波数を切り換え、
   前記位相変更部は、前記第２キャリア信号のカウンタ値を変更することにより第２キャリア信号の位相を変更することを特徴とする請求項３記載の電源回路。
5. 前記第２制御信号がオンする第２割り込みがあると、前記比較値の生成するための演算を開始する比較値生成部を具備することを特徴とする請求項２記載の電源回路。
6. 前記制御信号生成部は、前記周波数切換部が前記第２制御信号の周波数を切り換えた直後の前記第１制御信号のデュティ比が周波数を切り換える前の前記第１制御信号のデュティ比と変わらないように前記第１制御信号のデュティ比を補正することを特徴とする請求項１から５のいずれか一項記載の電源回路。
7. 前記制御信号生成部は、前記第２制御信号のデュティ比を補正しないことを特徴とする請求項６記載の電源回路。
8. 前記第１制御信号と前記第２制御信号との位相差は１８０°であることを特徴とする請求項１から７記載の電源回路。
9. 前記位相変更部は、前記第１割り込みがあったときの前記第２制御信号の周期をＴ３、前記周波数の切り換え前の周期をＴ１、前記周波数の切り換え後の周期をＴ２としたとき、Ｔ３＝（Ｔ１＋Ｔ２）／２となるように、前記第２制御信号の位相を変更することを特徴とする請求項８記載の電源回路。
10. 前記入力端子と前記出力端子との間に前記第１および第２スイッチング回路と並列に接続された第３スイッチング回路を具備し、
    前記制御信号生成部は、前記第３スイッチング回路をオンオフ制御し、前記第１および第２制御信号と位相の異なる第３制御信号を生成し、
    前記周波数切換部は、前記第１制御信号の周波数を切り換える前に第３制御信号の周波数を切り換え、
    前記位相変更部は、前記周波数切換部が前記第２および第３制御信号の周波数を切り換えた後に、前記第１制御信号がオンする第１割り込みがあると、前記第２および第３制御信号の位相を変更することを特徴とする請求項１から７のいずれか一項記載の電源回路。

Images