JP2003088131A - Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 搬送波の周波数を信号波と時間的に無関係に
変化させ、装置の磁気音や機械振動を低減させる方式の
ＰＷＭ回路は、周波数を変化させるために高価なＶ／Ｆ
コンバータやＤ／Ａコンバータを必要とし、また、周波
数を変化させるアナログ信号処理を含むため経時的・温
度的に変化が大きく、安定しないという問題があった。 【解決手段】 この発明のＰＷＭ回路では、搬送波（三
角波）の振幅と、電圧信号の振幅とを同時に同じ割合で
変更するための振幅指令用レジスタ１７を設けた。この
レジスタ１７に設定した値が搬送波の振幅を決定（変
更）し、振幅を連続的に変化させる。一方、搬送波の電
圧変化速度（波形の傾斜）は、アップ／ダウンカウンタ
５がカウントする発振器４の周波数により一定に決まっ
ているため、振幅の変更は搬送波の周波数を変化させた
と同等の効果を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、インバータ装置
の主回路素子のオンオフ動作を制御するＰＷＭ回路およ
びこのＰＷＭ回路を用いたインバータ装置に関するもの
である。

【０００２】

【従来の技術】電力変換システムのインバータ装置にお
いて、インバータの主回路を構成する半導体素子のオン
オフを制御する信号（以下ゲートパルスという）を発生
する回路には、三角波比較ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄ
ｔｈ Ｍｏｄｕｌａｔｉｏｎ、パルス幅変調とも言う）
回路が一般に用いられる。三角波比較ＰＷＭ回路では、
三角波を搬送波、電圧指令値を信号波とし、三角波と電
圧指令値との大小により電力半導体のスイッチング時間
を決定し、電圧指令値を変化させることによりインバー
タの出力電圧を制御することができる。この種の三角波
比較ＰＷＭ回路では、一般には三角波の周波数は一定で
あり、電圧指令値は正弦波状の信号となるが、このよう
な自励式インバータ装置では、装置に用いられているリ
アクトルなどの回路素子から、搬送波周波数を基本波周
波数とする磁気音や機械振動が発生する。その磁気音の
低減策として、三角波の周波数を電圧指令値波とは無関
係に時間的に変化させる方式が用いられている。

【０００３】図１９は、例えば電気学会技術報告第５９
６号（１９９６年７月）に示された従来の自励式インバ
ータ装置のＰＷＭ回路部を示す。図において１はＣＰＵ
（中央処理装置）であって、２はＣＰＵ１から出力され
る電圧指令（信号波）を格納する電圧指令用レジスタで
ある。一般には、自励式インバータから出力しようとす
る電圧波形に対応した正弦波状の信号をＣＰＵ１から電
圧指令用レジスタ２に出力する。３はＤ／Ａコンバータ
であって、ＣＰＵ１からの指令に応じたアナログ信号を
出力する。３４はＶ／Ｆコンバータであって、Ｄ／Ａコ
ンバータ３から入力されるアナログ信号に比例した周波
数のパルス列を出力する。５はアップ／ダウンカウンタ
であってＶ／Ｆコンバータ３４から出力されるパルス列
をカウントすることにより搬送波である三角波を生成す
る。６は比較器であってアップ／ダウンカウンタ５と電
圧指令用レジスタ２の値を比較し、その大小により電力
半導体のスイッチング時間を決定し、信号波を変化させ
ることによりインバータの出力電圧を制御する。

【０００４】次に動作について説明する。図２０のよう
にＣＰＵ１からは自励式インバータから出力しようとす
る電圧波形に対応した正弦波状の信号波１００を電圧指
令用レジスタ２へと出力する。一方、ＣＰＵ１からＤ／
Ａコンバータ３に指令を与えることにより、それに応じ
たアナログ信号が出力される。そのアナログ信号を受け
電圧値に比例した周波数のパルス列がＶ／Ｆコンバータ
３４から出力される。アップ／ダウンカウンタ５からは
Ｖ／Ｆコンバータ３４からのパルス列をカウントするこ
とにより搬送波となる三角波（搬送波とも言う）１０１
を生成する。比較器６でアップ／ダウンカウンタ５から
出力される三角波１０１と電圧指令用レジスタ２の出力
１００とが比較される。電圧指令用レジスタ２の値のほ
うが三角波であるアップ／ダウンカウンタの値より大き
い場合は比較器６からは1が出力され、その逆の場合は0
が出力される。この信号を１０２として図中に示す。

【０００５】図２０の１０２に示すように、三角波１０
１の周波数が一定で、信号波１００を正弦波状に変化さ
せると、信号波１００の大小に応じて比較器６から出力
される信号１０２の１の期間と０の期間との比率が長く
なったり短くなったりする。インバータ装置の磁気音や
機械振動を低減させるためには、搬送波１０１の周波数
を時間的に変化させることが効果的なことは知られてお
り、例えばアップ／ダウンカウンタ５へ入力するクロッ
ク周波数を変化させることにより実現することができ
る。そのためには、前記構成でＣＰＵ１からＤ／Ａコン
バータ３に与える指令を信号波とは無関係に変化させ、
Ｖ／Ｆコンバータ３４から出力されるパルス列の周波数
を変化させる。その結果、そのパルス列をカウントして
アップ／ダウンカウンタ５で生成される三角波の周波数
が変化することになる。

【０００６】しかしこの構成では、Ｄ／Ａコンバータ３
やＶ／Ｆコンバータ３４などに、幅広い周波数変化に対
応可能な、比較的高価な部品を使用する必要がある。さ
らに処理回路の中でアナログ信号を介在することとなる
ため、温度変化や経時変化により使用する抵抗やコンデ
ンサの値が変化して、搬送波の周波数の安定性が十分に
得られないという問題も生じる。

【０００７】

【発明が解決しようとする課題】以上のように、従来の
搬送波（三角波）の周波数を、信号波の位相や大きさと
は無関係に変化させ、装置の磁気音や機械振動を低減さ
せる方式のＰＷＭ回路では、高価な部品を必要とすると
ともに、アナログ信号を介在しているため、温度変化・
経時変化の影響を受けて状態が変化しやすいという問題
点があった。

【０００８】この発明は上記のような課題を解決するた
めになされたものであり、高価なコンバータを使用せ
ず、またアナログ信号を介在させないＰＷＭ回路を提供
するものである。

【０００９】

【課題を解決するための手段】この発明のＰＷＭ回路
は、インバータ装置の出力電圧波形の基準となる波形信
号のデータ列を出力するＣＰＵ、前記波形信号のデータ
列を保持して、前記ＣＰＵから指令された大きさの電圧
信号データに変換し、必要なタイミングで出力する電圧
指令用レジスタ、あらかじめ定めた所定の周波数のパル
スを発振する発振器、前記パルス列をアップカウント又
はダウンカウントし、このカウント数が前記ＣＰＵから
指令された上限値に達するか又はゼロになる度に、この
カウント方向を切り替えることにより搬送波データを生
成するアップダウンカウンタ、前記搬送波データと、前
記電圧信号データとを比較して、その大小に応じた２値
信号を前記インバータ装置のゲートパルス信号として出
力する比較器、前記ＣＰＵの指令により、前記アップダ
ウンカウンタの前記上限値と、前記電圧指令用レジスタ
の前記電圧信号データとを、同時に同じ割合で変化させ
る振幅指令用レジスタを備え、この振幅指令用レジスタ
によって前記ゲートパルス信号のデューティ比を一定に
保ちつつ前記搬送波データの周波数を変更するものであ
る。

【００１０】また、インバータ装置の出力電圧波形の基
準となる波形信号のデータ列を出力するＣＰＵ、前記波
形信号のデータ列を保持して、前記ＣＰＵから指令され
た大きさの電圧信号データに変換し、必要なタイミング
で出力する電圧指令用レジスタ、あらかじめ定めた所定
の周波数のパルスを発振する発振器、前記パルス列をア
ップカウント又はダウンカウントし、このカウント数が
前記ＣＰＵから指令された上限値に達するか又はゼロに
なる度に、このカウント方向を切り替えることにより搬
送波データを生成するアップダウンカウンタ、前記搬送
波データと、前記電圧信号データとを比較して、その大
小に応じた２値信号を前記インバータ装置のゲートパル
ス信号として出力する比較器、前記アップダウンカウン
タの現在カウント値を、前記ＣＰＵにより前記上限値以
下に設定された新たな値に強制的に書き換える現在カウ
ント数変更用レジスタを備え、この現在カウント数変更
用レジスタによって前記搬送波データの位相を変更する
ものである。

【００１１】また、インバータ装置の出力電圧波形の基
準となる波形信号のデータ列を出力するＣＰＵ、前記波
形信号のデータ列を保持して、前記ＣＰＵから指令され
た大きさの電圧信号データに変換し、必要なタイミング
で出力する電圧指令用レジスタ、あらかじめ定めた所定
の周波数のパルスを発振する発振器、前記パルス列をア
ップカウント又はダウンカウントし、このカウント数が
前記ＣＰＵから指令された上限値に達するか又はゼロに
なる度に、このカウント方向を切り替えることにより搬
送波データを生成するアップダウンカウンタ、前記搬送
波データと、前記電圧信号データとを比較して、その大
小に応じた２値信号を前記インバータ装置のゲートパル
ス信号として出力する比較器、前記アップダウンカウン
タの現在カウント値に、指令された値を加算して前記比
較器に出力する加算器、前記ＣＰＵの指令にもとづいて
前記加算器に前記値を指令する加算用レジスタを備え、
この加算用レジスタによって前記搬送波データの位相を
変更するものである。

【００１２】また、前記加算用レジスタの出力を保持
し、前記比較器の出力があらかじめ定めた特定の条件を
満たすタイミングで、前記保持した値を前記加算器に入
力する第２の加算用レジスタを備えたものである。

【００１３】また、前記あらかじめ定めた特定の条件
は、前記搬送波信号の大きさが前記電圧信号の大きさよ
り大となることとしたものである。

【００１４】また、前記搬送波のデータの最上位ビット
と、前記電圧信号のデータの最上位ビットとの排他的論
理和が１である期間に、前記加算用レジスタの値を前記
第２の加算用レジスタを介して前記加算器へ入力させる
トリガー信号を出力するタイミング生成回路を備えたも
のである。

【００１５】また、前記加算用レジスタの値を前記第２
加算用レジスタに保持して前記加算器へ移動させるトリ
ガー信号を、前記アップダウンカウンタの出力が前記電
圧信号より大で、かつ、前記アップダウンカウンタに位
相用レジスタの値を加算した加算器の出力が前記電圧信
号より大である期間に生成する第２タイミング生成回路
を備えたものである。

【００１６】この発明によるインバータ装置は、インバ
ータ装置を構成する回路素子から生じる磁気音を、上記
のいずれかのＰＷＭ回路を用いて低減させたものであ
る。

【００１７】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１のＰＷＭ回路を図1に基づいて説明する。
図１に於いて、１はＣＰＵであり、インバータの出力電
圧の波形を指令するためにＰＷＭの変調値である電圧指
令値の基準となる波形信号のデータ列を電圧指令用レジ
スタ２に出力する。４は発振器であり、ＰＷＭの搬送波
である三角波を発生させるための元となるあらかじめ定
めた所定の周波数のパルス（クロック）を発生する。発
振器４の信号を受けてアップ／ダウンカウンタ（アップ
ダウンカウンタとも言う）５はアップ又はダウンカウン
ト動作を行い、ＣＰＵ１から設定される振幅指令用レジ
スタ１７にセットされた値までカウントアップする。上
限値に達するとカウントダウン動作に移行し、ゼロまで
カウントダウンし、以後これを繰り返す。アップ／ダウ
ンカウンタ５のカウント値がインバータのＰＷＭの搬送
波である三角波の振幅データとなり、電圧指令値データ
（電圧信号）である電圧指令用レジスタ２の出力と比較
器６で比較される。比較器６は三角波と電圧指令値とを
比較し、電圧指令値の方が三角波より大きい場合は１を
出力し、小さい場合は０を出力する（２値信号を出力す
る）ように動作する。この出力がインバータの電力半導
体のゲートパルスとなりインバータの出力を制御する。

【００１８】例えば振幅指令用レジスタ１７の値が４０
９５の場合、発振器４の信号を受けアップ／ダウンカウ
ンタ５は０から４０９５までアツプ動作をし、４０９５
に達すると０までダウン動作を行うことにより、搬送波
である三角波を発生させる。したがって、搬送波周波数
を１０ＫＨＺにするには発振器４からは４０９６×２×
１０ＫＨＺの周波数を発生させることが必要となる。こ
こで振幅指令用レジスタ１７の値が２０４７に設定され
ると、アップ／ダウンカウンタ５の値は２０４７で折り
返すことになり、発振器４から発生される信号の周波数
が前記と同じ４０９６×2×1０ＫＨＺの場合、搬送波周
波数は（４０９６×２×１０）／（２０４８×２）ＫＨ
Ｚ＝２０ＫＨＺとなる。

【００１９】以上のように、搬送波のピーク値すなわち
搬送波の振幅を変更することにより発振器４の周波数が
同じであっても、搬送波の周波数を変更することができ
る。しかし、搬送波ピーク値の変更前後で電圧指令値を
格納する電圧指令用レジスタ２の値が同じままである
と、比較器６から出力されるパルス幅（１の期問と０の
期間の時間比率）が変化することになり、場合によって
は１が連続してしまう場合がある。したがって、振幅指
令用レジスタ１７は、搬送波のピーク値を変更するとと
もに、その変更と同じ割合で電圧指令用レジスタ２の出
力である電圧指令値も変更する。

【００２０】理解を助けるため、以上の説明を、図２に
波形を用いて再度説明する。図２に於いて、１１０は三
角波の搬送波であり、１１０ａはその振幅が４０９５の
とき、１１０ｂは同じく三角波で、その振幅が２０４７
のものである。例えば搬送波ピークが４０９５の場合
に、比較器６から出力される１と０の出力の時間長さの
比率を２５対７５にする（デューティ比が２５／１００
と言う）ためには、電圧指令用レジスタ２には１０２４
（ここで１０２４は４０９５×２５／（２５＋７５）か
ら得られたものである）を設定することにより実現でき
る。この場合の搬送波周波数は１０ＫＨＺとなる。ここ
で搬送波ピーク値を図の右側部分のように、２０４７に
変更すると、搬送波周波数は２０ＫＨＺとなる。ここで
電圧指令値が１０２４のままであると、比較器６からの
１と０の出力比率は、図２の１１２ｂのように５０対５
０（５０は１０２４／２０４７×１００から得られる）
になる。そこで振幅指令用レジスタ１７はアップダウン
カウンタ５の変更と同時に、電圧指令用レジスタ２の出
力電圧指令値を５１２に変更することにより、図２の１
１２Ｃに示すように、比較器６から出力される1と0の出
力時間比率は同じく２５：７５を継続させる（即ちデュ
ーティ比を一定に保つ）ことができる。以上のように、
振幅指令用レジスタ１７と電圧指令用レジスタ２を同時
に、同じ割合で変更することにより、ゲートパルスのデ
ューティ比を一定に保ちつつ、搬送波周波数を任意に変
更することができる。この構成ではアナログ信号を介在
させることなく搬送波周波数を変更でき、経時的・温度
的に安定したＰＷＭ回路が実現できる。

【００２１】実施の形態２．一定周波数の搬送波の位相
を急に変化させると、搬送波の周波数が変化したのと類
似したゲートパルス信号を得ることができる。例えば搬
送波位相を進めた場合は、搬送波周波数が上がった場合
と類似、また、逆に、位相を遅らせた場合は周波数が低
下したのと類似となる。即ち、図３において、１２０は
途中（Ａ点とＢ点）で位相を変化させた搬送波である。
搬送波１２０のＡ点で位相を進めると、ゲートパルス信
号は１２１に示すように、三角波１２０の周波数を上げ
た場合と類似し、逆にＢ点で位相を遅らせると周波数を
下げた場合と類似となる。

【００２２】このように搬送波の位相を調整できるよう
にしたＰＷＭ回路の構成を図４に示す。図４に於いて、
１はＣＰＵ、２は電圧指令用レジスタ、４はＰＷＭの搬
送波である三角波を生成するためのクロックを発生する
発振器、５は三角波を発生させるアップ／ダウンカウン
タである。このアップ／ダウンカウンタ５はプリセッタ
ブルなものであり、指令されたタイミングで現在カウン
ト数変更用レジスタ２７の値がアップ／ダウンカウンタ
５に強制的にセットされ、アップ／ダウンカウンタ５は
その値から継続してカウント動作を行う。

【００２３】図４では、ＣＰＵ１が現在カウント数変更
用レジスタ２７にデータをセットしたタイミングで、ア
ップ／ダウンカウンタ５のカウント数は現在カウント数
変更用レジスタ２７の値に書き換えられ、その値からア
ップ／ダウンカウンタ５が継続してカウントアツプもし
くはダウン動作を行う。即ち、図５に示すように、現在
カウント数変更用レジスタ２７へ新たな値をセットする
時点（図中のＡ点）のアップ／ダウンカウンタ５の値
が、現在カウント数変更用レジスタ２７の新たな値と相
違している場合は位相が急激に変化し、等価的に周波数
が変化したことになる。勿論、現在カウント数変更用レ
ジスタ２７へ新たな値をセットする時点のアツプ／ダウ
ンカウンタ５の値が、たまたま現在カウント数変更用レ
ジスタ２７の新たな値と同じ場合は、位相が変化しない
こととなり、搬送波は同じ位相・同じ周波数のまま継続
することになる。

【００２４】図６に示すように、例えば搬送波のピーク
が４０９５のアップ／ダウンカウンタ５の場合、アップ
／ダウンカウンタ５の値が１０２４のとき（図中のＡ
点）に現在カウント数変更用レジスタ２７に２０４８を
設定すると、位相が４５゜変化したことになる。同じ４
５゜の変化を希望する場合、アップ／ダウンカウンタ５
の値が３０７２のとき(図中のＢ点)なら４０９５を現在
カウント数変更用レジスタ２７に設定することにより実
現できる。

【００２５】したがって、現時点のアップ／ダウンカウ
ンタ５の値を常に検知しながら、そのアップ／ダウンカ
ウンタ５の値と異なる新たな値（所望の位相差に相当す
る値）を現在カウント数変更用レジスタ２７にセットす
ることにより、位相を任意の値に変化させることができ
る。

【００２６】実施の形態３．実施の形態２では、ＣＰＵ
１が搬送波の周波数を変更する前に、アップ／ダウンカ
ウンタの現在値を常に検知しなければならない。もしそ
うしなければ、同じ数値を設定しても、すすみ、遅れが
逆の結果となることが生じる場合がある。そこで、この
点を改良したＰＷＭ回路の構成を図７に示す。図７に於
いて、１はＣＰＵ、２は電圧指令用レジスタ、４は発振
器、５はアップ／ダウンカウンタ、７は加算用レジスタ
である。アップ／ダウンカウンタ５は初期設定により、
カウントアップもしくはカウントダウンの設定、および
任意のカウント値が設定されているものとする。例え
ば、アップ動作ならびにある任意のカウント値αが設定
されている場合は、カウント値αからアップカウントを
行い、最大カウント値になるとカウントダウンに移行
し、最小カウント値になるとカウントアップに移行す
る。つまり、アップ／ダウンカウンタ５は、初期設定さ
れている値からカウントアップダウンの繰り返し動作を
おこなうカウンタである。加算用レジスタ７は搬送波の
位相を変えるため、カウンタ５の値に任意の値を加算又
は減算するためのレジスタである。

【００２７】加減算器８はアップ／ダウンカウンタ５が
カウントアップ動作時には加算器として動作し、カウン
トダウン動作時には減算器として動作を行う加減算器
（この発明に言う加算器）である。この発明ではＣＰＵ
１により加算用レジスタ７にデータをセットしたタイミ
ングで、加算用レジスタ７の値が加減算器８によってカ
ウンタの値に加減算される。加減算器８により加減算さ
れた値がＰＷＭの搬送波となる。

【００２８】図８に示すように、例えば搬送波のピーク
が４０９５のアップ／ダウンカウンタでカウントアツプ
／ダウンの動作が繰り返し行われている場合で、ＣＰＵ
１から加算用レジスタ７に任意の変化量（図示α）のデ
ータが設定されると、カウントアップ動作時には、加減
算器８により加算用レジスタ７のデータが加算されて、
位相が進みに変化する。位相を元に戻すには加算用レジ
スタ７に新たに0をセットすることで対応できる。位相
遅れを実現する場合には、加算用レジスタ７に新たにマ
イナスの値をセットすることで対応できる。

【００２９】また図９に示すように、例えばカウントダ
ウン動作時に、ＣＰＵ１から加算用レジスタ７に任意の
変化量βのデータが設定された場合には、加減算器８に
よりβが減算されて位相が進みに変化する。位相を元に
戻すには、加算用レジスタ７に新たに０をセットし、位
相遅れを実現するには、加算用レジスタ７に新たにマイ
ナス値をセットすることで対応できる。したがってアッ
プ／ダウンカウンタ５の値を常に検知していなくても、
加算用レジスタ７に値をセツトすることにより、加減算
器８によって搬送波の位相を進みや遅れに変化させるこ
とができる。

【００３０】実施の形態４．図１０は、本実施の形態の
理解を助けるため、実施の形態２又は３のようにして搬
送波の位相を進めた場合について説明するものである。
位相を進める前の搬送波１１９と、進めた後の搬送波１
２０、およびそれぞれに対応する信号波１２２、１２３
に於いて、位相変化が図１０に示すＣ時点で指令された
場合には、加算用レジスタ７に変化量のデータが設定さ
れ、位相が進みに変化した場合、位相変化前のゲートパ
ルス１２２の幅に比べて、位相変化後のゲートパルス１
２３の幅が図示１２５の部分だけ変わることになり、本
来必要であるゲートパルス幅を確保できない、即ち、ゲ
ートパルスのデューティを一定に保持できない場合があ
るという問題がある。

【００３１】そこで、このような点を改良したＰＷＭ回
路の構成を図１１に示す。図１１に於いて、ＣＰＵ１
は、加算用レジスタ７に位相変化量のデータをセットす
る。９は加算用レジスタ７の値が後述するトリガ信号に
よりセットされる第２の加算用レジスタである。第２の
加算用レジスタ９の値の初期値は０であるため、加減算
器８の出力は、アツプ／ダウンカウンタ５のデータが、
そのままＰＷＭ信号の搬送波となっている。加減算器８
のデータと電圧指令用レジスタ２のデータを比較器６に
より比較した結果、搬送波の方が大（即ちゲートパルス
が０）となるタイミングをトリガとし、加算用レジスタ
７のデータを第２の加算用レジスタ９にセツトする。即
ち、図１２において、加減算器８のデータと電圧指令レ
ジスタ２のデータとを比較器６で比較し、加減算器８の
データの方が大きいと判定した場合に（即ち、ゲートパ
ルスが出力されていない時点で）、第２の加算用レジス
タ９の値を加減算器８により加算することで、ゲートパ
ルスのパルス幅を保持することができる。

【００３２】実施の形態５．実施の形態４の構成では、
位相を進めるときには問題がないが、遅らせるときに
は、図１３に示すように、そのタイミングによっては、
遅らせた結果、搬送波１２０が電圧信号１００よりもよ
り低くなってしまい、正規のゲートパルスが終了した後
に、改めて、不正なゲートパルス１２６が発生する場合
が生じる。そこで、本実施の形態では、図１４に示すよ
うに、加減算器８のデータと、電圧指令用レジスタ２の
データとをタイミング生成回路１０に入力する。タイミ
ング生成回路１０の動作について説明する。加減算器８
から出力される搬送波１２０のデータと、電圧指令用レ
ジスタ２から出力される電圧信号１００のデータは、い
ずれも２進数のｎ桁（たとえば１２桁）で表されるもの
とすると、図１３の０レベル〜２０４７のレベルまで
は、前述の１２桁の最上位ビットは０である。そして、
２０４８〜４０９５レベルまでは、１２桁の最上位ビッ
トは１である。

【００３３】そこで、タイミング生成回路１０は、加減
算器８のデータ（搬送波１２０）と、電圧指令用レジス
タ２のデータ（電圧信号１００）との、それぞれの最上
位ビット値の排他的論理和をとり、その結果が１である
タイミングにおいてのみ、第２加算用レジスタ９にトリ
ガ信号を出力する。これを表にして示すと表１のように
なる。

【００３４】

【表１】

【００３５】表１を図に示すと、図１５のようになる。
これによつて、ゲートパルスの立ち上がり点の前後、立
ち下がり点の前後では、位相を変化する指令は出力され
なくなり、図１３に示したような余分なパルス１２６の
発生は防止される。トリガ信号により、加算用レジスタ
７の値が第２の加算用レジスタ９のデータとしてセット
される。第２の加算用レジスタ９のデータを加減算器８
で加算することで、図１３で発生した不正パルスを防止
でき、よって、図１６に示すようにゲート信号の立ち上
がり、立ち下がり付近を避けた位置で位相の変更を実行
して、不正パルス１２６が発生することなく位相を変化
させることができる。

【００３６】実施の形態６．実施の形態４の構成では、
位相を進めるときには問題がないが、位相を遅らせると
きには、実施の形態５の図１３に示したように、搬送波
１２０＞電圧信号１００、の条件だけで位相を遅らせる
と、遅らせた結果、搬送波１２０が電圧信号１００より
低くなってしまい不正なゲートパルス１２６を発生する
場合がある。そこで、図１７に示すように、アップダウ
ンカウンタ５のデータ（加減算する前の搬送波）と、加
減算器８のデータ（加減算した後の搬送波）と、電圧指
令用レジスタ２のデータとを第２タイミング生成回路３
０に出力する。第２タイミング生成回路３０は、アップ
ダウンカウンタ５のデータ（加減算する前の搬送波）と
電圧指令用レジスタ２のデータの大小を比較して、搬送
波の方が大のとき１を出力する第１の比較器３０ａと、
加減算器８のデータ(加減算した後の搬送波)と電圧指令
用レジスタ２の大小を比較して搬送波の方が大のとき１
を出力する第２の比較器３０ｂと、第１、第２の比較器
の出力がともに１のとき信号を出力するＡＮＤ回路とを
含んでいる。

【００３７】この信号は第２の加算用レジスタ９にトリ
ガ信号として出力される。トリガ信号により加算用レジ
スタ７の値が第２加算用レジスタ９のデータとしてセツ
トされる。第２加算用レジスタ９のデータを加減算器８
で加減算することで、前述の不正パルス１２６を防止す
ることが実現できる。図１８は上記の状態を示す波形図
である。図において１３０は加減算前の搬送波も、加減
算後の搬送波もともに信号波１００より大である時間の
範囲を示しており、第２タイミング生成回路３０はこの
範囲１３０の間にトリガ信号を出力する。よって図１８
に示すように不正パルス１２６が発生することなく位相
を変化させることが出来る。以上に説明した実施の形態
１〜６のＰＷＭ回路のいずれかを用いて構成したインバ
ータ装置では、搬送波の周波数、又は位相を任意に変化
させることにより、インバータ装置に用いられているリ
アクトルなどの磁気音が不規則になり、騒音の低減が期
待できる。

【００３８】

【発明の効果】以上のように、この発明のＰＷＭ回路
は、搬送波（三角波）を一定の周波数をカウントするア
ップダウンカウンタで生成し、その傾斜を一定のまま、
その振幅を変更することによりゲートパルスの周波数を
変更しているので、回路構成がディジタル化され、簡単
で、安定な性能を得ることができる。

【００３９】また、アップダウンカウンタのカウント値
を強制的に書き換える現在カウント数変更用レジスタを
備えているので、搬送波の位相を変更することができ、
見かけ上周波数を変更したと同等の効果を得ることがで
きる。

【００４０】また、アップダウンカウンタの出力に位相
用レジスタの値を加算する加算器を備え、アップダウン
カウンタのカウント値を任意に変更できるので、搬送波
の位相を変更することができ、見かけ上周波数を変更し
たと同等の効果を得ることができる。

【００４１】また、比較器の出力があらかじめ定めた特
定の条件を満たすときに、アップダウンカウンタのカウ
ント値に加算用レジスタの値を加算するための第２の加
算用レジスタを備えたので、位相の変更時に余分なゲー
トパルスの出力や、ゲートパルスの不足を生じないよう
にできる。

【００４２】また、前記あらかじめ定めた条件は、搬送
波信号が電圧信号より大、即ち、ゲートパルスが出力さ
れていないタイミングであるので、ゲートパルスのパル
ス幅に影響しない。

【００４３】また、加算用レジスタの値が第２の加算用
レジスタに保持されるタイミングを、加減算器の出力と
電圧指令用レジスタの値から生成するので、位相の変更
時に余分なゲートパルスの出力を生じないようにでき
る。

【００４４】また、加算用レジスタの値が第２の加算用
レジスタに保持されるタイミングを、加算前の搬送波
も、加算後の搬送波もともに電圧指令用レジスタの値よ
り大となるタイミングから生成するので、位相の変更時
に余分なゲートパルスの出力や、ゲートパルスの短縮、
延長を生じないようにできる。

【００４５】この発明のインバータ装置は、上記のＰＷ
Ｍ回路のいずれかを用いているので、インバータ装置を
構成する回路素子から発生する磁気音を低減することが
できる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１のＰＷＭ回路のブロ
ツク図を示す。

【図２】 図１の動作を説明するタイミング図である。

【図３】 搬送波の位相を変更したことによる周波数変
化を説明する説明図である。

【図４】 この発明の実施の形態２のＰＷＭ回路のブロ
ツク図を示す。

【図５】 図４の動作を説明するタイミング図である。

【図６】 図４の動作を説明するタイミング図である。

【図７】 この発明の実施の形態３のＰＷＭ回路のブロ
ツク図を示す。

【図８】 図７の動作を説明するタイミング図である。

【図９】 図７の動作を説明するタイミング図である。

【図１０】 図７の動作の問題点を説明するタイミング
図を示す。

【図１１】 この発明の実施の形態４のＰＷＭ回路のブ
ロツク図を示す。

【図１２】 図１１の動作を説明するタイミング図を示
す。

【図１３】 図１１の問題点を説明するタイミング図を
示す。

【図１４】 この発明の実施の形態５のＰＷＭ回路ブロ
ツク図を示す。

【図１５】 図１４の動作を説明するタイミング図を示
す。

【図１６】 図１４の動作を説明するタイミング図を示
す。

【図１７】 この発明の実施の形態６のＰＷＭ回路ブロ
ツク図を示す。

【図１８】 図１７の動作を説明するタイミング図を示
す。

【図１９】 従来のＰＷＭ回路のブロツク図である。

【図２０】 図１９の動作を説明するタイミング説明図
である。

【符号の説明】

１ ＣＰＵ、 ２ 電圧指令用レジスタ、 ３ Ｄ
／Ａコンバータ、４ 発振器、 ５ アップ／ダウン
カウンタ、 ６ 比較器、７ 加算用レジスタ、
８ 加減算器、 ９ 第２の加算用レジスタ、１０
タイミング生成回路、 １７ 振幅指令用レジスタ、
２７ 現在カウント数変更用レジスタ、３０ 第２のタ
イミング生成回路、 １００ 電圧信号、１１０ 搬
送波（三角波）、 １１２ ゲートパルス信号、１１
９ 位相変化前の搬送波、 １２０ 位相を変化させ
た搬送波、１２１ 位相変化に対応するゲートパルス信
号。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 インバータ装置の出力電圧波形の基準と
   なる波形信号のデータ列を出力するＣＰＵ、 前記波形信号のデータ列を保持して、前記ＣＰＵから指
   令された大きさの電圧信号データに変換し、必要なタイ
   ミングで出力する電圧指令用レジスタ、 あらかじめ定めた所定の周波数のパルスを発振する発振
   器、 前記パルス列をアップカウント又はダウンカウントし、
   このカウント数が前記ＣＰＵから指令された上限値に達
   するか又はゼロになる度に、このカウント方向を切り替
   えることにより搬送波データを生成するアップダウンカ
   ウンタ、 前記搬送波データと、前記電圧信号データとを比較し
   て、その大小に応じた２値信号を前記インバータ装置の
   ゲートパルス信号として出力する比較器、 前記ＣＰＵの指令により、前記アップダウンカウンタの
   前記上限値と、前記電圧指令用レジスタの前記電圧信号
   データとを、同時に同じ割合で変化させる振幅指令用レ
   ジスタを備え、この振幅指令用レジスタによって前記ゲ
   ートパルス信号のデューティ比を一定に保ちつつ前記搬
   送波データの周波数を変更することを特徴とするＰＷＭ
   回路。
2. 【請求項２】 インバータ装置の出力電圧波形の基準と
   なる波形信号のデータ列を出力するＣＰＵ、 前記波形信号のデータ列を保持して、前記ＣＰＵから指
   令された大きさの電圧信号データに変換し、必要なタイ
   ミングで出力する電圧指令用レジスタ、 あらかじめ定めた所定の周波数のパルスを発振する発振
   器、 前記パルス列をアップカウント又はダウンカウントし、
   このカウント数が前記ＣＰＵから指令された上限値に達
   するか又はゼロになる度に、このカウント方向を切り替
   えることにより搬送波データを生成するアップダウンカ
   ウンタ、 前記搬送波データと、前記電圧信号データとを比較し
   て、その大小に応じた２値信号を前記インバータ装置の
   ゲートパルス信号として出力する比較器、 前記アップダウンカウンタの現在カウント値を、前記Ｃ
   ＰＵにより前記上限値以下に設定された新たな値に強制
   的に書き換える現在カウント数変更用レジスタを備え、
   この現在カウント数変更用レジスタによって前記搬送波
   データの位相を変更することを特徴とするＰＷＭ回路。
3. 【請求項３】 インバータ装置の出力電圧波形の基準
   となる波形信号のデータ列を出力するＣＰＵ、 前記波形信号のデータ列を保持して、前記ＣＰＵから指
   令された大きさの電圧信号データに変換し、必要なタイ
   ミングで出力する電圧指令用レジスタ、 あらかじめ定めた所定の周波数のパルスを発振する発振
   器、 前記パルス列をアップカウント又はダウンカウントし、
   このカウント数が前記ＣＰＵから指令された上限値に達
   するか又はゼロになる度に、このカウント方向を切り替
   えることにより搬送波データを生成するアップダウンカ
   ウンタ、 前記搬送波データと、前記電圧信号データとを比較し
   て、その大小に応じた２値信号を前記インバータ装置の
   ゲートパルス信号として出力する比較器、 前記アップダウンカウンタの現在カウント値に、指令さ
   れた値を加算して前記比較器に出力する加算器、 前記ＣＰＵの指令にもとづいて前記加算器に前記値を指
   令する加算用レジスタを備え、この加算用レジスタによ
   って前記搬送波データの位相を変更することを特徴とす
   るＰＷＭ回路。
4. 【請求項４】 前記加算用レジスタの出力を保持し、前
   記比較器の出力があらかじめ定めた特定の条件を満たす
   タイミングで、前記保持した値を前記加算器に入力する
   第２の加算用レジスタを備えたことを特徴とする請求項
   ３に記載のＰＷＭ回路。
5. 【請求項５】 前記あらかじめ定めた特定の条件は、前
   記搬送波信号の大きさが前記電圧信号の大きさより大と
   なることであることを特徴とする請求項４に記載のＰＷ
   Ｍ回路。
6. 【請求項６】 前記搬送波のデータの最上位ビットと、
   前記電圧信号のデータの最上位ビットとの排他的論理和
   が１である期間に、前記加算用レジスタの値を前記第２
   の加算用レジスタを介して前記加算器へ入力させるトリ
   ガー信号を出力するタイミング生成回路を備えたことを
   特徴とする請求項４に記載のＰＷＭ回路。
7. 【請求項７】 前記加算用レジスタの値を前記第２加算
   用レジスタに保持して前記加算器へ移動させるトリガー
   信号を、前記アップダウンカウンタの出力が前記電圧信
   号より大で、かつ、前記アップダウンカウンタに位相用
   レジスタの値を加算した加算器の出力が前記電圧信号よ
   り大である期間に生成する第２タイミング生成回路を備
   えたことを特徴とする請求項４記載のＰＷＭ回路。
8. 【請求項８】 請求項１乃至７のいずれか一項に記載の
   ＰＷＭ回路を用いることにより、インバータ装置を構成
   する回路素子から生じる磁気音を低減させたことを特徴
   とするインバータ装置。