JP6298363B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP6298363B2 JP6298363B2 JP2014114811A JP2014114811A JP6298363B2 JP 6298363 B2 JP6298363 B2 JP 6298363B2 JP 2014114811 A JP2014114811 A JP 2014114811A JP 2014114811 A JP2014114811 A JP 2014114811A JP 6298363 B2 JP6298363 B2 JP 6298363B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate body
- wiring board
- ceramic
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007747 plating Methods 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 75
- 239000004020 conductor Substances 0.000 claims description 60
- 239000000919 ceramic Substances 0.000 claims description 56
- 238000001465 metallisation Methods 0.000 claims description 35
- 238000007789 sealing Methods 0.000 claims description 26
- 238000010030 laminating Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 79
- 238000005498 polishing Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- -1 For example Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
例えば、セラミックからなる絶縁基体の側面に形成した接続用メタライズ層を、所望のメタライズ層などの表面に電解メッキを施した後、上記接続用メタライズ層を一定の面積以上が残るように研磨して除去することにより、上記絶縁基体にクラックや欠けなどが発生する事態を有効に防止した半導体素子収納用パッケージの製造方法が提案されている(例えば、特許文献1参照)。
更に、電解メッキ後においては、絶縁基体の側面に露出する複数のメッキ用配線同士の仇を電気的に絶縁するため、互いに一定距離以上離しておく必要がある。そのため、前記のように比較的面積の大きな接続用メタライズ層を選択的に研磨により除去する方法では、隣接するメッキ用配線同士間の絶縁を確保することが著しく困難になる、という問題点もあった。
即ち、本発明の配線基板(請求項1)は、セラミックからなり、平面視が矩形状の表面および裏面と、これらの間に位置する四辺の側面とを有する基板本体と、該基板本体の表面に形成された単数または複数の表面導体部と、前記基板本体の表面、裏面、および側面の少なくとも一つに形成された複数の外部接続端子と、上記基板本体の何れかの側面における表面と裏面との中間位置から裏面にかけて形成され、且つ前記中間位置から裏面に向かって幅が広くなる凹部と、上記凹部の内壁面に一端面が互いに離れて露出する複数のメッキ用配線と、を含む配線基板であって、上記表面導体部と少なくとも1個の上記メッキ用配線とは、電気的に接続されており、該表面導体部と上記外部接続端子とは、電気的に互いに独立している、ことを特徴とする。
しかも、前記凹部は、基板本体における何れかの側面の厚み方向における任意の中間位置から該側面の裏面側に向かって幅が広くなるように形成されているので、製造時における工数および研磨時間を低減でき且つ低コスト化にも繋がる。
加えて、前記凹部は、基板本体の表面には露出しないので、該表面の面積を減らすことなく、種々の導体部を所望の位置に容易に配置することができる。
また、前記表面導体部は、例えば、次述するように、電気的に独立した封止用メタライズ層、あるいは電気的に独立したダミー用のパッドなどの導体である。
更に、前記表面導体部、メッキ用配線、および外部接続端子には、前記セラミックが高温焼成セラミックの場合には、例えば、WまたはMoなどが適用され、前記セラミックが低温焼成セラミックの場合には、例えば、AgまたはCuなどが適用される。
また、前記基板本体の表面には、該表面の中央側に開口するキャビティの底面あるいは該底面側に位置する段部も含まれる。かかる形態の場合、前記封止用メタライズ層は、上記キャビティの開口部を囲む上記表面に形成されている。
更に、前記基板本体の側面に形成される複数の外部端子には、かかる外部端子ごとの表面にリードの一端部が個別に接合されている。該側面と前記凹部が形成される側面とは、互いに異なる側面であるほか、同じ側面に併設しても良い。
更に、前記凹部は、側面視で、前記基板本体の表面側に凸の円弧形状(半円形状、半長円形状、半楕円状)、台形状、あるいは二等辺三角形状の断面形状を呈し、底面視で、前記基板本体の側面から裏面に向かって凸の円弧形状、台形状、あるいは二等辺三角形状を呈する。
また、前記凹部の内壁面に一端面が互いに離れて露出する複数のメッキ用配線は、前記基板本体を構成するべく積層された複数のセラミック層間を含む側面に予め形成されていた単一のメッキ用電極に一端部が個別に接続されており、各メッキ用配線を介して、前記封止用メタライズ層やダミー用のパッドの表面に所定の電解金属(Ni、Au)メッキを施した後、上記メッキ用電極を含む上記側面の裏面側を、例えば、マイクログラインダを用いたり、レーザ照射による研削または研磨によって除去することで、形成される前記凹部の内壁面に配設されている。
加えて、前記基板本体の表面の周辺部あるいは側面に形成された複数の外部接続端子には、該接続端子ごとにリードの先端部が個別に接合されていても良い。
これによれば、前記基板本体の表面に開口するキャビティの開口部に沿って形成された且つ使用時には電流が流れない封止用メタライズ層や、複数のパッドのうち、使用時には電流が流れない部品を実装するために用いられるダミー用のパッド、あるいは位置合わせマーク用のパッドの表面にも、例えば、Niメッキ膜およびAuメッキ膜を2層にして確実に被覆されている配線基板となっている。
尚、前記パッドは、前記基板本体の表面、あるいは上記キャビティの底面あるいは段部に形成され、隣接する導通用のパッドと共に、全体として1つのパターンを構成するもの、あるいは配線基板の位置決め用のアライメントマークである。
これによれば、複数の前記メッキ用配線のうち、前記表面導体部と電気的に接続されたメッキ用配線を除いた少なくとも1個は、前記複数の外部接続端子の一部または全部と電気的に接続されているので、かかる複数の外部接続端子の表面にも、上記表面導体部の表面と同じ金属メッキ膜を確実に被覆された配線基板となっている。
また、本発明には、前記凹部における側面の開口縁と前記裏面とが成す側面視の交叉角度は、鈍角である、配線基板(請求項4)も含まれる。
これによれば、記凹部における側面の開口縁と前記裏面とが成す側面視の交叉角度が90度超の鈍角を成しているので、かかる交叉部付近におけるセラミック部分が、外離などの衝撃によって不用意に欠ける事態を抑制することができる。
これによれば、前記基板本体の何れかの側面における表面と裏面との中間位置から裏面にかけて形成され、且つ該中間位置から裏面に向かって幅が広くなる凹部の内壁面において、かかる内壁面に露出する3個以上のメッキ用配線の一端面は、隣接する何れかのセラミック層間から基板本体の側面側に露出し、且つ該側面の中間位置のセラミック層間から裏面側のセラミック層間に向かって次第に多くなるように互いに間隔を置いて併設されている。その結果、隣接する複数のメッキ用配線同士の間における不用意な短絡を容易に防ぐことができる。
図1は、本発明による一形態の配線基板1aを示す平面図、図2は、図1中のX1−X1線,X2−X2線の矢視に沿った部分垂直断面図、図3は、図1中の矢印Yの視覚に沿った凹部11が形成された側面5付近を示す斜視図である。
上記配線基板1aは、図1〜図3に示すように、全体が箱形状の基板本体2aと、該表面3のほぼ全面に形成された封止用メタライズ層(表面導体部)10と、上記基板本体2aにおいて対向する長辺である一対の側面5に形成された複数の外部接続端子17と、上記基板本体2aにて対向する短辺である一対の側面5に対称に形成された一対の凹部11と、該凹部11ごとの内壁面に一端面が互いに離れて露出する複数のメッキ用配線12,14とを備えている。
前記基板本体2aの表面3には、平面視で矩形(長方形)状のキャビティ6aが開口し、該キャビティ6aの開口部を囲むように、前記封止用メタライズ層10が平面視で矩形枠状にして形成されている。尚、追って、該キャビティ6a内に半導体素子などの電子部品(図示せず)が実装された際には、当該キャビティ6a内を封止するため、上記封止用メタライズ層10の上に四辺を接触して載置される金属蓋(図示せず)がシーム溶接などにより接合される。
また、上記キャビティ6aは、平面視が矩形状の底面7と、該底面7の四辺から表面3側に立設した四辺の内面8とからなり、前記底面7には、追って実装される電子部品における複数の電極と個別に電気的に接続される複数の素子実装用パッド9が形成されている。尚、かかる素子実装用パッド9の一部には、本発明の表面導体部であるダミー用のパッド9aが含まれている。
一方、前記複数の素子実装用パッド9のうち、短辺の側面5側に位置する一対の素子実装用パッド(表面導体部)9aは、使用時には電気的に独立するダミー用のパッドであり、キャビティ6aの底面7から垂下するビア導体15を介して、該ビア導体15の下端と他端部が接続し且つ前記凹部11の内壁面のうち、比較的裏面4側に一端面が露出するメッキ用配線14の一方と電気的に接続されている。
尚、他方のメッキ用配線14は、図示しない内部配線(配線層およびビア導体)を介して、前記ダミー用のパッド9a以外の素子実装用パッド9や、前記複数の外部接続端子17の少なくとも一部と電気的に接続されている。
また、図1,図3に示すように、前記複数の外部接続端子17の表面には、リード18の上端部が個別に接合され、かかる複数のリード18の下端側は、図示しない水平姿勢で単一の外枠部によって互い接続されている。
図4の前記短辺の側面5で例示するように、前記基板本体2aは、複数のセラミック層(セラミック)c1〜c5を積層してなる。該側面5に位置する凹部11の内壁面11fにおいて、比較的裏面4側で且つ左右一対のメッキ用配線14同士の間隔aと、該一対のメッキ用配線14と比較的表面3側のメッキ用配線12との間隔bとは、互いにほぼ同じとされ且つこれらのメッキ用配線12,14同士が互いに短絡しない距離以上に設定されている。そのため、合計3個の上記メッキ用配線12,14は、側面視で、全体として正三角形状の角部ごとに中心部が個別に位置するように配置されている。
尚、前記セラミック層c1〜c5がアルミナなどの高温焼成セラミックからなる場合、前記素子実装パッド9,9a、表面導体部の封止用メタライズ層10、メッキ用配線12,14、ビア導体13,15、外部接続端子17などは、WまたはMoあるいはこれらの一方をベースとする合金からなる。一方、前記セラミック層c1〜c5がガラス−セラミックなどの低温焼成セラミックからなる場合、上記素子実装パッド9,9aや封止用メタライズ層10などの導体は、CuまたはAgあるいはこれらの一方をベースとする合金からなるものとされる。
また、前記リード18は、コバール、42アロイ、あるいは194合金などからなり、前記外枠部を含めて単一のリードフレーム(図示せず)を構成している。
即ち、合計6個のメッキ用配線12,14,16は、側面視における全体として、ほぼ市松模様あるいは鱗模様を呈するように配設され、互いの間に上記間隔a,bを絶縁可能な距離に設定しているため、互いに短絡しにくくなっている。
尚、比較的裏面4側に一端面が露出するメッキ用配線16は、前記ダミー用のパッド9a以外の素子実装用パッド9や、複数の前記外部接続端子17の少なくとも一部と適宜電気的に接続されている。
また、図5中の上記凹部11における側面5の開口部と、前記裏面4との交叉角度θ2も、90度超の鈍角とされている。
予め、アルミナ粉末などを含む5枚のセラミックグリーンシートを制作し、各グリーンシートごとの適所に孔明け加工を施し、キャビティ6a用の開口孔と比較的小径の貫通孔を形成し、該貫通孔ごとにW粉末などを含む導電性ペーストを充填してビア導体13,15を形成した。次に、各グリーンシートの表面および裏面の少なくとも一方に、上記同様の導電性ペーストをスクリーン印刷して所定パターンを有する未焼成の素子実装用パッド9,9a、封止用メタライズ層10、メッキ用配線12,14(16)を形成した。次いで、上記5枚のグリーンシートを所定の順序で積層および圧着した後、所定の温度帯で焼成した。
その結果、前記セラミック層c1〜c5を積層してなり、矩形枠状の表面3のほぼ全面に封止用メタライズ層10が形成され、該表面3に開口するキャビティ6の底面7に複数の素子実装用パッド9,9aが形成され、対向する一対の短辺の側面5の裏面4側ごとにメッキ用配線12,14(16)の一端面が個別に露出している基板本体2aを有するセラミック積層体を得た。
引き続いて、基板本体2aにおける一対の長辺の側面5ごとに、上記同様の導電性ペーストをスクリーン印刷して、複数の外部接続端子17を形成すると共に、これらを含むセラミック積層体を加熱炉に挿入して、上記メタライズ層19および外部接続端子17を硬化処理した。
次に、上記電極用メタライズ層19や、複数の外部接続端子17ごとに接合されたリード18の下端側を接続する外枠部に対し、図示しないメッキ用電極ピンを個別に接触させた状態で、当該セラミック積層体を電解Niメッキ槽および電解Auメッキ槽に順次浸漬した。その結果、前記素子実装用パッド9,9a、封止用メタライズ層10、および外部接続端子17の表面(露出面)にNiメッキ膜およびAuメッキ膜が所要の厚みで順次被覆された。尚、上記外部接続端子17の場合は、予め単独でNiメッキ膜のみを被覆した後、前記リード18の上端部を個別にロウ付けにより接合した後、該リード18を含む外部接続端子17の表面に対し、Niメッキ膜およびAuメッキ膜を被覆した。
その結果、図7(A),(B)に示すように、短辺の各側面5における水平方向の中央部付近で、且つ側面視において裏面4側から表面3側に向かって円弧形状に盛り上がり、且つ該裏面4の中央側に円弧形状に進入する凹部11が形成されると共に、その内壁面11fにメッキ用配線12,14(16)の一端面が露出している前記配線基板1aを得ることができた。
尚、前記研磨工程は、炭酸ガスなどの各種のレーザ光を照射して行われるレーザ加工により行っても良い。
また、以上の各工程は、多数個取りの形態により行っても良く、その場合、基板保体2aにおいて隣接する長辺と短辺と側面5,5間ごとには、湾曲した前記側面5rが形成される。
即ち、上記封止用メタライズ層10は、予め、前記凹部11が形成される前の平坦な側面5に配置された電極用メタライズ層19を介して、電解NiおよびAuメッキをその表面に施され、同時に同じ電極用メタライズ層19を介して電解NiおよびAuメッキを前記素子実装用パッド9,9aの表面に施された後、上記電極用メタライズ層19を含む上記側面5の裏面4側を少ない研磨量により除去して凹部11を形成することで、該凹部11の内壁面11fに複数のメッキ用配線12,14(16)の一端面が互いに離れて露出し、且つかかる複数のメッキ用配線12,14(16)同士間は、電気的独立したものとされている。
そのため、使用時には、電流が流れない前記封止用メタライズ層10や一部の素子実装用パッド(ダミー用のパッド)9aの表面にも確実にNiおよびAuメッキ膜が被覆された配線基板1aとなっている。
加えて、前記凹部11は、基板本体2における短辺の側面5の厚み方向における任意の中間位置から該側面5の裏面4側に向かって幅が広くなるように形成されているので、製造時における工数、研磨量、および研磨時間を低減でき且つ低コスト化にも繋がる。しかも、前記凹部11は、基板本体2の表面3には露出せず、側面5の中間位置から裏面4側にかけて形成され、該側面5に隣接する上記表面3の周辺部が除去されないので、該表面3に形成される各種の導体や、隣接する側面5同士間のコーナ部の表面3と裏面4との間に形成される凹部形導体を当初の形態で確実に配設することができる。
尚、前記凹部11は、前記四辺の側面5の何れか1箇所にのみ形成しても良い。このうち、長辺の側面5に形成する場合には、該側面5に形成される複数の外部接続端子17同士の間に形成しても良い。
また、前記複数の素子実装用パッド9の上方には、追って半導体素子などの電子部品が実装され、その後、前記封止用メタライズ層10の上に四辺が載置されるコバール製などの金属板がシーム溶接(抵抗溶接)などよって接合される。
更に、複数の前記外部接続端子17は、基板本体2aの裏面4に形成されていても良い。
上記配線基板1bは、図8,図9に示すように、全体が平板状を呈する基板本体2bと、該基板本体2bにおける平面視が正方形(矩形)状の表面3の中央側に形成された複数の素子実装用パッド9,9bと、該表面3の周辺部に沿って形成された複数の外部接続端子20,20bと、基板本体2bにおける表面3と裏面4との間に位置する四辺の側面5のうち、図8で手前側の辺と右辺との隣接する側面5ごとに形成された2つの凹部11と、該凹部11ごとの内壁面に一端面が個別に露出する前記同様のメッキ用配線12,14と、基板本体2bの裏面4形成された複数の外部接続端子24と、を備えている。
前記基板本体2bの表面3における中央側に位置し、且つ平面視で縦横に3個ずつ合計9個の上記素子実装用パッド9,9bのうち、図8で手前側の辺と右辺との中央には、使用時には電流が流れないダミー用のパッド(表面導体部)9bが位置している。また、図8で基板本体2bにおける手前の側面5と右辺の側面5との中程には、上記同様のダミー用の端子(表面導体部)20bが個別に1個ずつ位置している。
更に、図9で例示するように、基板本体2bは、前記同様のセラミック層(セラミック)c1〜c5を一体に積層してなり、該セラミック層c1〜c5間ごとには、所定パターンの配線層22がそれぞれ形成され、該配線層22同士の間、最上層の配線層22と前記素子実装パッド9または外部接続端子20との間は、セラミック層c2〜c5を個別に貫通する何れかのビア導体23を介して、電気的に接続されている。更に、基板本体2bの裏面4には、複数の外部接続端子24が形成され、該外部接続端子24は、セラミック層c1を貫通するビア導体23を介して、最下層の配線層22と電気的に接続されている。
尚、前記外部接続端子20,20b,24、配線層22、ビア導体23も、前記同様にして、W、Mo、Cu、あるいはAgなどの何れかよりなる。
尚、前記素子実装用パッド9,9bの上方には、追って半導体素子などの電子部品26が実装される。該電子部品26の上面側に位置する複数の電極(図示せず)は、前記外部接続端子20とボンディングワイヤ(図示せず)を介して個別に導通可能とされる。あるいは、上記外部接続端子20の表面には、水平姿勢とされた前記同様のリードの先端部を個別に接合しても良い。
尚、何れかの上記側面5に位置する凹部11の内壁面11fには、前記同様のメッキ用配線12,14の一端面が露出し、これらの他端部は、前記同様にしてダミーの外部接続端子20b、ダミーの素子実装用パッド9b、あるいは外部接続端子20の何れかに、ビア導体13,15、あるいは配線層22およびビア導体23の何れかを介して、電気的に接続されている。
また、前記キャビティ6cの開口部に沿った基板本体2cの表面3に、平面視が正方形状である封止用メタライズ層(10)を更に形成しても良い。
尚、前記凹部11は、基板本体2b,2cにおける1つの側面5のみ、対向する一通の側面5ごと、あるいは3辺の側面5ごとに形成しても良い。
また、前記凹部11の内壁面11fには、前記図5で示したように、表面3側から裏面4側にかけてメッキ用配線12,14,16の一端面を、前期同様の市松(鱗)模様にして露出させていても良い。
例えば、前記凹部11は、基板本体2a〜2cの同じ側面5において、2つ以上を併設されていても良い。
また、前記凹部11の内壁面11fは、全体が約4分の1の球体形状に限らず、全体が半蒲鉾形状で且つ横方向の両側に変形三角錐を対称連設した形態、全体が三角柱状であり且つ横方向の両側に変形三角錐を対称連設した形態、あるいは、全体が約4分の1の楕円体または約4分の1の円柱体で且つ両側に約8分の1程度の球体を対称連設した形態としても良い。
更に、前記凹部11は、マイクログラインダなどによる研磨加工と、レーザ照射によるレーザ加工とを併用して形成しても良い。
加えて、前記配線基板1aの基板本体2aにおける表面3および裏面4を平面視で正方形状とし、且つ前記キャビティ6aの底面7も相似形の正方形状としも良いし、あるいは、前記配線基板1bの基板本体2bにおける表面3および裏面4を平面視で長方形状とし、且つ前記キャビティ6aの底面7も相似形の長方形状としても良い。
2a〜2c…………基板本体
3……………………表面
4……………………裏面
5……………………側面
9a,9b…………ダミー用のパッド(表面導体部)
10…………………封止用メタライズ層(表面導体部)
11…………………凹部
11f………………内壁面
12,14,16…メッキ用配線
17,20,24…外部接続端子
20b………………ダミーの端子(表面導体部)
c1〜c5…………セラミック層(セラミック)
θ1,θ2…………交叉角度
Claims (5)
- セラミックからなり、平面視が矩形状の表面および裏面と、これらの間に位置する四辺の側面とを有する基板本体と、
上記基板本体の表面に形成された単数または複数の表面導体部と、
上記基板本体の表面、裏面、および側面の少なくとも一つに形成された複数の外部接続端子と、
上記基板本体の何れかの側面における表面と裏面との中間位置から裏面にかけて形成され、且つ前記中間位置から裏面に向かって幅が広くなる凹部と、
上記凹部の内壁面に一端面が互いに離れて露出する複数のメッキ用配線と、を含む配線基板であって、
上記表面導体部と少なくとも1個の上記メッキ用配線とは、電気的に接続されており、該表面導体部と上記外部接続端子とは、電気的に互いに独立している、
ことを特徴とする配線基板。 - 前記表面導体部は、封止用メタライズ層、あるいは電気的に独立したパッドである、
ことを特徴とする請求項1に記載の配線基板。 - 複数の前記メッキ用配線のうち、少なくとも1個は、前記外部接続端子の少なくとも一部と電気的に接続されている、
ことを特徴とする請求項1または2に記載の配線基板。 - 前記凹部における側面の開口縁と前記裏面とが成す側面視の交叉角度は、鈍角である、
ことを特徴とする請求項1乃至3の何れか一項に記載の配線基板。 - 前記基板本体は、複数のセラミック層を積層してなり、前記凹部の内壁面に露出する3個以上のメッキ用配線の一端面は、隣接する何れかのセラミック層間から基板本体の側面側に露出すると共に、該側面の中間位置のセラミック層間から裏面側のセラミック層間に向かって次第に多くなるように併設されている、
ことを特徴とする請求項1乃至4の何れか一項に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114811A JP6298363B2 (ja) | 2014-06-03 | 2014-06-03 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114811A JP6298363B2 (ja) | 2014-06-03 | 2014-06-03 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015230902A JP2015230902A (ja) | 2015-12-21 |
JP6298363B2 true JP6298363B2 (ja) | 2018-03-20 |
Family
ID=54887569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014114811A Active JP6298363B2 (ja) | 2014-06-03 | 2014-06-03 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6298363B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11309135B2 (en) * | 2019-01-11 | 2022-04-19 | Ngk Spark Plug Co., Ltd. | Ceramic package |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816552A (ja) * | 1981-07-22 | 1983-01-31 | Fujitsu Ltd | 半導体素子用パッケ−ジ |
JPS58158951A (ja) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | 半導体パッケージの製造方法 |
JP2617518B2 (ja) * | 1988-04-19 | 1997-06-04 | 新光電気工業株式会社 | セラミックパッケージおよびその製造方法 |
JP3273187B2 (ja) * | 1999-01-22 | 2002-04-08 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP2002009188A (ja) * | 2000-06-19 | 2002-01-11 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ及びその製造方法 |
US8362515B2 (en) * | 2010-04-07 | 2013-01-29 | Chia-Ming Cheng | Chip package and method for forming the same |
-
2014
- 2014-06-03 JP JP2014114811A patent/JP6298363B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015230902A (ja) | 2015-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981696B2 (ja) | パッケージ | |
JP2010161135A (ja) | チップ抵抗器およびその製造方法 | |
US11935700B2 (en) | Laminated electronic component with differing glass content electrodes | |
JP6531845B2 (ja) | 多層配線基板およびこれを備えるプローブカード | |
JP5957151B2 (ja) | 配線基板 | |
JP2009071299A (ja) | 配線基板 | |
TWI603657B (zh) | 配線基板及多片式配線基板 | |
JP6845316B2 (ja) | 多数個取り配線基板、電子部品収納用パッケージ、および電子装置 | |
JP6298363B2 (ja) | 配線基板 | |
JP6613089B2 (ja) | 配線基板およびその製造方法 | |
JP2009010103A (ja) | 多数個取りセラミック基板 | |
JP2007251017A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP6193622B2 (ja) | 配線基板ユニットおよびリード付き配線基板の製造方法 | |
US12177983B2 (en) | Electronic component housing package, electronic device, and electronic module | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6121860B2 (ja) | 配線基板および電子装置 | |
JP2018181972A (ja) | セラミック基板 | |
JP6838961B2 (ja) | 配線基板およびその製造方法 | |
JP2017063093A (ja) | 配線基板、電子装置および電子モジュール | |
JP6857504B2 (ja) | 配線基板およびその製造方法 | |
JP6595580B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2010056506A (ja) | 電子装置の実装構造 | |
JP6506132B2 (ja) | 多数個取り配線基板および配線基板 | |
JP7025845B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2019079835A (ja) | セラミック基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6298363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |