JP6298363B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP6298363B2 JP6298363B2 JP2014114811A JP2014114811A JP6298363B2 JP 6298363 B2 JP6298363 B2 JP 6298363B2 JP 2014114811 A JP2014114811 A JP 2014114811A JP 2014114811 A JP2014114811 A JP 2014114811A JP 6298363 B2 JP6298363 B2 JP 6298363B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate body
- wiring board
- ceramic
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007747 plating Methods 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 75
- 239000004020 conductor Substances 0.000 claims description 60
- 239000000919 ceramic Substances 0.000 claims description 56
- 238000001465 metallisation Methods 0.000 claims description 35
- 238000007789 sealing Methods 0.000 claims description 26
- 238000010030 laminating Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 79
- 238000005498 polishing Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- -1 For example Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明は、セラミックからなる基板本体の表面に電気的に独立し且つ表面にメッキ膜が被覆された表面導体部を備えた配線基板に関する。 The present invention relates to a wiring board provided with a surface conductor portion which is electrically independent on the surface of a substrate body made of ceramic and whose surface is coated with a plating film.
通常、セラミックからなる基板本体の表面や該表面に開口するキャビティの底面に、電気的に独立した封止用メタライズ層あるいはダミー用のパッドを備えた配線基板においては、前記封止用メタライズ層やパッドの表面にも金属メッキ膜を被覆する必要がある。そのため、焼成された上記基板本体の側面において、メッキ用電極棒と接触させて導通するため、上記パッドを含む複数の導体部と導通する電極用メタライズ層を予め該側面に形成しておき、電解メッキ後に前記電極用メタライズ層の全部あるいは一部を除去する方法が行われている。
例えば、セラミックからなる絶縁基体の側面に形成した接続用メタライズ層を、所望のメタライズ層などの表面に電解メッキを施した後、上記接続用メタライズ層を一定の面積以上が残るように研磨して除去することにより、上記絶縁基体にクラックや欠けなどが発生する事態を有効に防止した半導体素子収納用パッケージの製造方法が提案されている(例えば、特許文献1参照)。
Usually, in a wiring board provided with an electrically independent metallization layer for sealing or a dummy pad on the surface of a substrate body made of ceramic or the bottom surface of a cavity opened on the surface, the metallization layer for sealing or It is necessary to coat the surface of the pad with a metal plating film. For this reason, on the side surface of the baked substrate main body, in order to be brought into contact with the plating electrode rod, the electrode metallization layer is formed in advance on the side surface to be electrically connected to the plurality of conductor parts including the pad. A method of removing all or part of the electrode metallization layer after plating is performed.
For example, after a connection metallization layer formed on the side surface of an insulating base made of ceramic is subjected to electrolytic plating on the surface of a desired metallization layer or the like, the connection metallization layer is polished so that a certain area or more remains. There has been proposed a method for manufacturing a package for housing a semiconductor element that effectively prevents the occurrence of cracks, chips, etc. in the insulating substrate by removing (see, for example, Patent Document 1).
しかし、前記半導体素子収納用パッケージの製造方法のように、セラミックからなる絶縁基体の側面に形成した接続用メタライズ層を選択的に研磨により除去する場合でも、除去すべき上記接続用メタライズ層の一部を含む絶縁基体の側面を、該絶縁基体の表面および裏面と平行な横(外周)方向、あるいは前記表面および裏面と直交する厚み方向に沿って、上記側面を構成するセラミック部分を含めて帯状に広く研磨することが必要になる。その結果、上記セラミック部分を含む研磨工程の所要時間が増大し且つコスト高に招来する、という問題点があった。
更に、電解メッキ後においては、絶縁基体の側面に露出する複数のメッキ用配線同士の仇を電気的に絶縁するため、互いに一定距離以上離しておく必要がある。そのため、前記のように比較的面積の大きな接続用メタライズ層を選択的に研磨により除去する方法では、隣接するメッキ用配線同士間の絶縁を確保することが著しく困難になる、という問題点もあった。
However, even when the connection metallization layer formed on the side surface of the insulating base made of ceramic is selectively removed by polishing as in the method for manufacturing a package for housing a semiconductor element, one of the connection metallization layers to be removed should be removed. The side surface of the insulating substrate including the portion is strip-shaped including the ceramic portion constituting the side surface along the lateral (peripheral) direction parallel to the front and back surfaces of the insulating substrate or the thickness direction orthogonal to the front and back surfaces. It is necessary to polish it widely. As a result, there is a problem in that the time required for the polishing step including the ceramic portion increases and the cost increases.
Furthermore, after electrolytic plating, it is necessary to keep a certain distance or more away from each other in order to electrically insulate the ridges of the plurality of plating wires exposed on the side surfaces of the insulating base. Therefore, the method of selectively removing the metallization layer having a relatively large area by polishing as described above has a problem that it is extremely difficult to ensure insulation between adjacent plating wires. It was.
本発明は、背景技術で説明した問題点を解決し、セラミックからなる基板本体の表面に電気的に独立し且つ表層にメッキ膜が被覆された表面導体部と、該表面導体部や他の導体部に導通する複数のメッキ用配線とを備え、該メッキ用配線同士間の絶縁を容易に確保でき、且つ電解メッキ時に用いた電極用メタライズ層を少ない研磨量により除去された配線基板を提供する、ことを課題とする。 The present invention solves the problems described in the background art, and includes a surface conductor portion that is electrically independent on the surface of a substrate body made of ceramic and whose surface layer is coated with a plating film, and the surface conductor portion and other conductors. Provided is a wiring board that includes a plurality of plating wirings that are electrically connected to a portion, can easily secure insulation between the plating wirings, and has an electrode metallization layer removed during electrolytic plating removed with a small amount of polishing. , That is the subject.
本発明は、セラミックからなる基板本体の側面に、該側面における厚み方向の中間位置から裏面側に向かって幅が広くなる凹部を設け、該凹部の内壁面に前記表面導体部に導通するメッキ用配線を含む複数のメッキ用配線の一端面を互いに離して露出させる、ことに着想して成されたものである。
即ち、本発明の配線基板(請求項1)は、セラミックからなり、平面視が矩形状の表面および裏面と、これらの間に位置する四辺の側面とを有する基板本体と、該基板本体の表面に形成された単数または複数の表面導体部と、前記基板本体の表面、裏面、および側面の少なくとも一つに形成された複数の外部接続端子と、上記基板本体の何れかの側面における表面と裏面との中間位置から裏面にかけて形成され、且つ前記中間位置から裏面に向かって幅が広くなる凹部と、上記凹部の内壁面に一端面が互いに離れて露出する複数のメッキ用配線と、を含む配線基板であって、上記表面導体部と少なくとも1個の上記メッキ用配線とは、電気的に接続されており、該表面導体部と上記外部接続端子とは、電気的に互いに独立している、ことを特徴とする。
In the present invention, a side surface of a substrate body made of ceramic is provided with a concave portion whose width increases from an intermediate position in the thickness direction on the side surface toward the back surface side, and is connected to the surface conductor portion on the inner wall surface of the concave portion. It was conceived to expose one end surfaces of a plurality of plating wirings including wirings apart from each other.
That is, the wiring board according to the present invention (Claim 1) is made of ceramic and has a front and back surfaces that are rectangular in plan view, and a substrate body having four side surfaces positioned therebetween, and a surface of the substrate body. One or a plurality of surface conductor portions formed on the substrate body, a plurality of external connection terminals formed on at least one of the surface, the back surface, and the side surface of the substrate body, and the surface and the back surface on any side surface of the substrate body Including a recess that is formed from an intermediate position to the back surface and that increases in width from the intermediate position toward the back surface, and a plurality of plating wirings that have one end surfaces exposed away from each other on the inner wall surface of the recess. A substrate, wherein the surface conductor portion and at least one of the plating wires are electrically connected, and the surface conductor portion and the external connection terminal are electrically independent from each other; Special To.
これによれば、前記表面導体部は、記凹部の内壁面に一端面が互いに離れて露出する複数のメッキ用配線のうちの1個と電気的に接続されていると共に、かかる表面導体部は、前記複数の外部接続端子の何れとも電気的に接続されていない。例えば、上記表面導体部が基板本体の表面に開口するキャビティの開口部に沿って形成された平面視が枠形状の封止用メタライズ層である場合、予め、前記凹部が形成される前の平坦な側面に配置された電極用メタライズ層を介して、電解メッキをその表面に施され、同時に上記と同じ電極用メタライズ層を介して電解メッキを別の表面導体部の表面に施された後、上記電極用メタライズ層を含む上記側面の裏面側を研磨などで除去して凹部を形成することで、該凹部の内壁面に一端面が露出する複数のメッキ用配線同士間を電気的独立したものとされる。そのため、使用時には、電流が流れない表面導体部を含む複数の導体部の表面に確実に金属メッキ膜が被覆された配線基板となっている。更に、同じ凹部の内壁面において露出する複数のメッキ用配線(一端面)の間隔を、ある程度以上の距離になるよう設定することで、上記メッキ用配線同士間の短絡を確実に予防できる。
しかも、前記凹部は、基板本体における何れかの側面の厚み方向における任意の中間位置から該側面の裏面側に向かって幅が広くなるように形成されているので、製造時における工数および研磨時間を低減でき且つ低コスト化にも繋がる。
加えて、前記凹部は、基板本体の表面には露出しないので、該表面の面積を減らすことなく、種々の導体部を所望の位置に容易に配置することができる。
According to this, the surface conductor portion is electrically connected to one of the plurality of plating wirings whose one end surfaces are exposed away from each other on the inner wall surface of the recess, and the surface conductor portion is , And are not electrically connected to any of the plurality of external connection terminals. For example, when the surface conductor portion is a frame-shaped sealing metallization layer formed along the opening of the cavity that opens on the surface of the substrate body, the flat surface before the recess is formed in advance. Electrolytic plating is applied to the surface through the electrode metallization layer disposed on the side surface, and at the same time, electrolytic plating is applied to the surface of another surface conductor portion through the same electrode metallization layer as described above, By removing the back side of the side surface including the electrode metallization layer by polishing or the like to form a recess, the plurality of plating wires whose one end faces are exposed on the inner wall surface of the recess are electrically independent. It is said. Therefore, in use, the wiring board is such that the surface of the plurality of conductor portions including the surface conductor portion through which no current flows is reliably coated with the metal plating film. Further, by setting the interval between the plurality of plating wires (one end surface) exposed on the inner wall surface of the same recess so as to be a certain distance or more, a short circuit between the plating wires can be reliably prevented.
In addition, since the recess is formed so as to increase in width from an arbitrary intermediate position in the thickness direction of any side surface of the substrate body toward the back side of the side surface, man-hours and polishing time during manufacturing can be reduced. It can be reduced and the cost can be reduced.
In addition, since the concave portion is not exposed on the surface of the substrate body, various conductor portions can be easily arranged at desired positions without reducing the surface area.
尚、前記セラミックは、アルミナ、ムライト、窒化アルミニウムなどの高温焼成セラミック、あるいはガラス−セラミックなどの低温焼成セラミックである。
また、前記表面導体部は、例えば、次述するように、電気的に独立した封止用メタライズ層、あるいは電気的に独立したダミー用のパッドなどの導体である。
更に、前記表面導体部、メッキ用配線、および外部接続端子には、前記セラミックが高温焼成セラミックの場合には、例えば、WまたはMoなどが適用され、前記セラミックが低温焼成セラミックの場合には、例えば、AgまたはCuなどが適用される。
また、前記基板本体の表面には、該表面の中央側に開口するキャビティの底面あるいは該底面側に位置する段部も含まれる。かかる形態の場合、前記封止用メタライズ層は、上記キャビティの開口部を囲む上記表面に形成されている。
更に、前記基板本体の側面に形成される複数の外部端子には、かかる外部端子ごとの表面にリードの一端部が個別に接合されている。該側面と前記凹部が形成される側面とは、互いに異なる側面であるほか、同じ側面に併設しても良い。
The ceramic is a high-temperature fired ceramic such as alumina, mullite, or aluminum nitride, or a low-temperature fired ceramic such as glass-ceramic.
Further, the surface conductor portion is a conductor such as an electrically independent metallization layer for sealing or an electrically independent dummy pad as described below.
Further, when the ceramic is a high-temperature fired ceramic, for example, W or Mo is applied to the surface conductor portion, the plating wiring, and the external connection terminal, and when the ceramic is a low-temperature fired ceramic, For example, Ag or Cu is applied.
In addition, the surface of the substrate body includes a bottom surface of a cavity opened on the center side of the surface or a step portion positioned on the bottom surface side. In this form, the sealing metallization layer is formed on the surface surrounding the opening of the cavity.
Furthermore, one end of a lead is individually joined to the surface of each of the external terminals formed on the side surface of the substrate body. The side surface and the side surface on which the recess is formed are different from each other and may be provided on the same side surface.
また、前記側面における中間位置とは、該側面の厚み方向における前記表面と裏面との中央付近だけではなく、表面と裏面との間における任意の位置である。
更に、前記凹部は、側面視で、前記基板本体の表面側に凸の円弧形状(半円形状、半長円形状、半楕円状)、台形状、あるいは二等辺三角形状の断面形状を呈し、底面視で、前記基板本体の側面から裏面に向かって凸の円弧形状、台形状、あるいは二等辺三角形状を呈する。
また、前記凹部の内壁面に一端面が互いに離れて露出する複数のメッキ用配線は、前記基板本体を構成するべく積層された複数のセラミック層間を含む側面に予め形成されていた単一のメッキ用電極に一端部が個別に接続されており、各メッキ用配線を介して、前記封止用メタライズ層やダミー用のパッドの表面に所定の電解金属(Ni、Au)メッキを施した後、上記メッキ用電極を含む上記側面の裏面側を、例えば、マイクログラインダを用いたり、レーザ照射による研削または研磨によって除去することで、形成される前記凹部の内壁面に配設されている。
加えて、前記基板本体の表面の周辺部あるいは側面に形成された複数の外部接続端子には、該接続端子ごとにリードの先端部が個別に接合されていても良い。
The intermediate position on the side surface is not only near the center between the front surface and the back surface in the thickness direction of the side surface, but also an arbitrary position between the front surface and the back surface.
Furthermore, the concave portion has a convex arcuate shape (semicircular shape, semielliptical shape, semielliptical shape), a trapezoidal shape, or an isosceles triangular cross-sectional shape on the surface side of the substrate body in a side view, As viewed from the bottom, it has a convex arc shape, trapezoidal shape, or isosceles triangle shape from the side surface of the substrate body toward the back surface.
Further, the plurality of plating wirings whose one end surfaces are exposed to be separated from each other on the inner wall surface of the recess are a single plating formed in advance on a side surface including a plurality of ceramic layers laminated to constitute the substrate body. One end is individually connected to the electrode for electrode, and after applying predetermined electrolytic metal (Ni, Au) plating on the surface of the metallization layer for sealing or the pad for dummy via each plating wiring, The back side of the side surface including the plating electrode is disposed on the inner wall surface of the recess formed by, for example, using a micro grinder, or grinding or polishing by laser irradiation.
In addition, the lead end portions of the leads may be individually joined to the plurality of external connection terminals formed on the peripheral portion or the side surface of the surface of the substrate body.
また、本発明には、前記表面導体部は、封止用メタライズ層、あるいは電気的に独立したパッドである、配線基板(請求項2)も含まれる。
これによれば、前記基板本体の表面に開口するキャビティの開口部に沿って形成された且つ使用時には電流が流れない封止用メタライズ層や、複数のパッドのうち、使用時には電流が流れない部品を実装するために用いられるダミー用のパッド、あるいは位置合わせマーク用のパッドの表面にも、例えば、Niメッキ膜およびAuメッキ膜を2層にして確実に被覆されている配線基板となっている。
尚、前記パッドは、前記基板本体の表面、あるいは上記キャビティの底面あるいは段部に形成され、隣接する導通用のパッドと共に、全体として1つのパターンを構成するもの、あるいは配線基板の位置決め用のアライメントマークである。
Further, the present invention includes a wiring board (Claim 2) in which the surface conductor portion is a sealing metallization layer or an electrically independent pad.
According to this, the sealing metallized layer formed along the opening of the cavity opened on the surface of the substrate body and in which current does not flow during use, or a component in which current does not flow during use among a plurality of pads For example, the surface of the dummy pad or the alignment mark pad used for mounting the substrate is a wiring substrate that is reliably covered with two layers of Ni plating film and Au plating film, for example. .
The pads are formed on the surface of the substrate body, or the bottom surface or step of the cavity, and form a pattern as a whole with adjacent conductive pads, or alignment for positioning the wiring board. Mark.
更に、本発明には、複数の前記メッキ用配線のうち、少なくとも1個は、前記外部接続端子の少なくとも一部と電気的に接続されている、配線基板(請求項3)も含まれる。
これによれば、複数の前記メッキ用配線のうち、前記表面導体部と電気的に接続されたメッキ用配線を除いた少なくとも1個は、前記複数の外部接続端子の一部または全部と電気的に接続されているので、かかる複数の外部接続端子の表面にも、上記表面導体部の表面と同じ金属メッキ膜を確実に被覆された配線基板となっている。
また、本発明には、前記凹部における側面の開口縁と前記裏面とが成す側面視の交叉角度は、鈍角である、配線基板(請求項4)も含まれる。
これによれば、記凹部における側面の開口縁と前記裏面とが成す側面視の交叉角度が90度超の鈍角を成しているので、かかる交叉部付近におけるセラミック部分が、外離などの衝撃によって不用意に欠ける事態を抑制することができる。
Furthermore, the present invention includes a wiring board (Claim 3) in which at least one of the plurality of plating wirings is electrically connected to at least a part of the external connection terminals.
According to this, at least one of the plurality of plating wirings, excluding the plating wiring electrically connected to the surface conductor portion, is electrically connected to some or all of the plurality of external connection terminals. Therefore, the surface of the plurality of external connection terminals is also a wiring board that is reliably coated with the same metal plating film as the surface of the surface conductor portion.
Further, the present invention includes a wiring board (Claim 4) in which the crossing angle in a side view formed by the opening edge of the side surface in the recess and the back surface is an obtuse angle.
According to this, since the crossing angle of the side view formed by the opening edge of the side surface in the concave portion and the back surface forms an obtuse angle of more than 90 degrees, the ceramic portion in the vicinity of the crossing portion is subjected to impact such as separation. The situation which is not carelessly lacked can be suppressed.
加えて、本発明には、前記基板本体は、複数のセラミック層を積層してなり、前記凹部の内壁面に露出する3個以上のメッキ用配線の一端面は、隣接する何れかのセラミック層間から基板本体の側面側に露出すると共に、該側面の中間位置のセラミック層間から裏面側のセラミック層間に向かって次第に多くなるように併設されている、配線基板(請求項5)も含まれる。
これによれば、前記基板本体の何れかの側面における表面と裏面との中間位置から裏面にかけて形成され、且つ該中間位置から裏面に向かって幅が広くなる凹部の内壁面において、かかる内壁面に露出する3個以上のメッキ用配線の一端面は、隣接する何れかのセラミック層間から基板本体の側面側に露出し、且つ該側面の中間位置のセラミック層間から裏面側のセラミック層間に向かって次第に多くなるように互いに間隔を置いて併設されている。その結果、隣接する複数のメッキ用配線同士の間における不用意な短絡を容易に防ぐことができる。
In addition, according to the present invention, the substrate body is formed by laminating a plurality of ceramic layers, and one or more end surfaces of the three or more plating wirings exposed on the inner wall surface of the recess are adjacent to any ceramic layer. And a wiring board (claim 5) that is exposed to the side surface side of the substrate main body and is provided so as to gradually increase from the ceramic layer at the intermediate position of the side surface toward the ceramic layer on the back surface side.
According to this, in the inner wall surface of the recess formed from the intermediate position between the front surface and the back surface of any one of the side surfaces of the substrate main body to the back surface, and the width increases from the intermediate position toward the back surface, One or more exposed end faces of the three or more plating wirings are exposed to the side surface of the substrate body from any of the adjacent ceramic layers, and gradually from the ceramic layer at an intermediate position of the side surface toward the ceramic layer on the back surface side. It is installed side by side so as to increase. As a result, an inadvertent short circuit between a plurality of adjacent plating wires can be easily prevented.
尚、前記メッキ用配線が3個の場合、前記凹部の内壁面に露出する該メッキ用配線の一端面は、前記側面の中間位置側に1個が且つ裏面側に2個が配設され、4個の場合には、中間位置側:1個→裏面側:3個の順、5個の場合には、中間位置側から裏面側に向かって順次1個→2個→2個の順、6個の場合には、中間位置側から裏面側に向かって順次1個→2個→3個の順番のように、前記複数のセラミック層間ごとに配設される。これらの場合、全てのメッキ用配線の一端面は、全体として、例えば、市松模様、あるいは鱗(うろこ)模様を呈することで、互いの間における短絡を比較的狭い凹部内において確実に防ぐことが可能となる。 When there are three plating wires, one end surface of the plating wire exposed on the inner wall surface of the recess is disposed on the intermediate position side of the side surface and two on the back surface side. In the case of four, the intermediate position side: 1 → back side: in the order of 3, in the case of 5, in the order of 1 → 2 → 2 in order from the intermediate position side to the back side, In the case of six, it is arranged for each of the plurality of ceramic layers in the order of 1 → 2 → 3 in order from the intermediate position side to the back surface side. In these cases, one end surface of all the wirings for plating, for example, exhibits a checkered pattern or a scale pattern as a whole, so that a short circuit between each other can be reliably prevented in a relatively narrow recess. It becomes possible.
以下において、本発明を実施するための形態について説明する。
図1は、本発明による一形態の配線基板1aを示す平面図、図2は、図1中のX1−X1線,X2−X2線の矢視に沿った部分垂直断面図、図3は、図1中の矢印Yの視覚に沿った凹部11が形成された側面5付近を示す斜視図である。
上記配線基板1aは、図1〜図3に示すように、全体が箱形状の基板本体2aと、該表面3のほぼ全面に形成された封止用メタライズ層(表面導体部)10と、上記基板本体2aにおいて対向する長辺である一対の側面5に形成された複数の外部接続端子17と、上記基板本体2aにて対向する短辺である一対の側面5に対称に形成された一対の凹部11と、該凹部11ごとの内壁面に一端面が互いに離れて露出する複数のメッキ用配線12,14とを備えている。
Hereinafter, modes for carrying out the present invention will be described.
FIG. 1 is a plan view showing a wiring board 1a according to an embodiment of the present invention, FIG. 2 is a partial vertical sectional view taken along arrows X1-X1 and X2-X2 in FIG. 1, and FIG. It is a perspective view which shows the
As shown in FIGS. 1 to 3, the wiring board 1 a includes a box-shaped
前記基板本体2aは、後述するように複数のセラミック層を一体に積層してなり、平面視の外形が矩形(長方形)状の表面3および裏面4と、これらの間に位置し且つ一対ずつの長辺および短辺である四辺の側面5とを有している。尚、隣接する側面5,5間のコーナこどには、凹んで湾曲した側面5rが位置している。
前記基板本体2aの表面3には、平面視で矩形(長方形)状のキャビティ6aが開口し、該キャビティ6aの開口部を囲むように、前記封止用メタライズ層10が平面視で矩形枠状にして形成されている。尚、追って、該キャビティ6a内に半導体素子などの電子部品(図示せず)が実装された際には、当該キャビティ6a内を封止するため、上記封止用メタライズ層10の上に四辺を接触して載置される金属蓋(図示せず)がシーム溶接などにより接合される。
また、上記キャビティ6aは、平面視が矩形状の底面7と、該底面7の四辺から表面3側に立設した四辺の内面8とからなり、前記底面7には、追って実装される電子部品における複数の電極と個別に電気的に接続される複数の素子実装用パッド9が形成されている。尚、かかる素子実装用パッド9の一部には、本発明の表面導体部であるダミー用のパッド9aが含まれている。
The
A rectangular (rectangular)
The
更に、図2,図3に示すように、前記封止用メタライズ層10は、基板本体2aの側面5とキャビティ6aの内面8との間に位置する縦長の側壁内を垂直に延びたビア導体13を介して、該ビア導体13の下端と他端部が接続し且つ前記凹部11の内壁面11fのうち、比較的表面3側に一端面が露出するメッキ用配線12と、電気的に接続されている。
一方、前記複数の素子実装用パッド9のうち、短辺の側面5側に位置する一対の素子実装用パッド(表面導体部)9aは、使用時には電気的に独立するダミー用のパッドであり、キャビティ6aの底面7から垂下するビア導体15を介して、該ビア導体15の下端と他端部が接続し且つ前記凹部11の内壁面のうち、比較的裏面4側に一端面が露出するメッキ用配線14の一方と電気的に接続されている。
尚、他方のメッキ用配線14は、図示しない内部配線(配線層およびビア導体)を介して、前記ダミー用のパッド9a以外の素子実装用パッド9や、前記複数の外部接続端子17の少なくとも一部と電気的に接続されている。
また、図1,図3に示すように、前記複数の外部接続端子17の表面には、リード18の上端部が個別に接合され、かかる複数のリード18の下端側は、図示しない水平姿勢で単一の外枠部によって互い接続されている。
Further, as shown in FIGS. 2 and 3, the sealing
On the other hand, of the plurality of
The
As shown in FIGS. 1 and 3, the upper ends of the
前記凹部11は、図1〜図3に示すように、基板本体2aの短辺の側面5ごとにおける前記表面3と裏面4との中間位置から該裏面4にかけて幅が広がるように形成され、前記キャビティ6a側に凸で且つほぼ4分の1状の球体を呈する湾曲面からなる内壁面11fには、比較的表面3側のメッキ用配線12の一端面と、比較的裏面4側で且つ左右一対のメッキ用配線14の一端面とが露出している。
図4の前記短辺の側面5で例示するように、前記基板本体2aは、複数のセラミック層(セラミック)c1〜c5を積層してなる。該側面5に位置する凹部11の内壁面11fにおいて、比較的裏面4側で且つ左右一対のメッキ用配線14同士の間隔aと、該一対のメッキ用配線14と比較的表面3側のメッキ用配線12との間隔bとは、互いにほぼ同じとされ且つこれらのメッキ用配線12,14同士が互いに短絡しない距離以上に設定されている。そのため、合計3個の上記メッキ用配線12,14は、側面視で、全体として正三角形状の角部ごとに中心部が個別に位置するように配置されている。
As shown in FIGS. 1 to 3, the
As exemplified by the
また、図4に示すように、上記凹部11における側面5の開口部と、前記裏面4との交叉角度θ1は、90度超の鈍角とされている。その結果、凹部11における側面5の開口部と裏面4との交叉部付近のセラミックが局部ないし部分的に不用意に欠ける事態(所謂チッピング)を未然に防ぐことが可能である。
尚、前記セラミック層c1〜c5がアルミナなどの高温焼成セラミックからなる場合、前記素子実装パッド9,9a、表面導体部の封止用メタライズ層10、メッキ用配線12,14、ビア導体13,15、外部接続端子17などは、WまたはMoあるいはこれらの一方をベースとする合金からなる。一方、前記セラミック層c1〜c5がガラス−セラミックなどの低温焼成セラミックからなる場合、上記素子実装パッド9,9aや封止用メタライズ層10などの導体は、CuまたはAgあるいはこれらの一方をベースとする合金からなるものとされる。
また、前記リード18は、コバール、42アロイ、あるいは194合金などからなり、前記外枠部を含めて単一のリードフレーム(図示せず)を構成している。
As shown in FIG. 4, the crossing angle θ1 between the opening of the
When the ceramic layers c1 to c5 are made of a high-temperature fired ceramic such as alumina, the
The
図5は、前記図4と同様の前記側面5の拡大側面図であり、かかる側面5に形成された凹部11の内壁面11fには、比較的表面3側に1個のメッキ用配線12が露出し、比較的中程の左右一対のメッキ用配線14が互いに間隔aを離れて露出すると共に、比較的裏面4側に3個のメッキ用配線16が互いに間隔aを離れて露出している。更に、凹部11の内壁面11fにおける前記表面3と裏面4との厚み方向において、メッキ用配線12,14間、およびメッキ用配線14,16間は、上記間隔aとほぼ同じ間隔bを置いて互いに離れて露出している。
即ち、合計6個のメッキ用配線12,14,16は、側面視における全体として、ほぼ市松模様あるいは鱗模様を呈するように配設され、互いの間に上記間隔a,bを絶縁可能な距離に設定しているため、互いに短絡しにくくなっている。
尚、比較的裏面4側に一端面が露出するメッキ用配線16は、前記ダミー用のパッド9a以外の素子実装用パッド9や、複数の前記外部接続端子17の少なくとも一部と適宜電気的に接続されている。
また、図5中の上記凹部11における側面5の開口部と、前記裏面4との交叉角度θ2も、90度超の鈍角とされている。
FIG. 5 is an enlarged side view of the
That is, a total of six plating
It should be noted that the plating
Further, the crossing angle θ2 between the opening of the
以上のような配線基板1aは、以下のようにして製造された。
予め、アルミナ粉末などを含む5枚のセラミックグリーンシートを制作し、各グリーンシートごとの適所に孔明け加工を施し、キャビティ6a用の開口孔と比較的小径の貫通孔を形成し、該貫通孔ごとにW粉末などを含む導電性ペーストを充填してビア導体13,15を形成した。次に、各グリーンシートの表面および裏面の少なくとも一方に、上記同様の導電性ペーストをスクリーン印刷して所定パターンを有する未焼成の素子実装用パッド9,9a、封止用メタライズ層10、メッキ用配線12,14(16)を形成した。次いで、上記5枚のグリーンシートを所定の順序で積層および圧着した後、所定の温度帯で焼成した。
その結果、前記セラミック層c1〜c5を積層してなり、矩形枠状の表面3のほぼ全面に封止用メタライズ層10が形成され、該表面3に開口するキャビティ6の底面7に複数の素子実装用パッド9,9aが形成され、対向する一対の短辺の側面5の裏面4側ごとにメッキ用配線12,14(16)の一端面が個別に露出している基板本体2aを有するセラミック積層体を得た。
The wiring board 1a as described above was manufactured as follows.
Five ceramic green sheets containing alumina powder or the like are produced in advance, and drilling is performed at appropriate positions for each green sheet to form an opening hole for the
As a result, the ceramic layers c1 to c5 are laminated, and the sealing
更に、図6(A),(B)に示すように、基板本体2aにおける一対の短辺の側面5ごとにおいて、一端面が個別に露出するメッキ用配線12,14(16)を含む領域に前記同様の導電性ペーストをスクリーン印刷して、側面視が矩形状の電極用メタライズ層19を形成した。該メタライズ層19には、メッキ用配線12,14(16)の一端部がぞれそれ個別に接続されている。
引き続いて、基板本体2aにおける一対の長辺の側面5ごとに、上記同様の導電性ペーストをスクリーン印刷して、複数の外部接続端子17を形成すると共に、これらを含むセラミック積層体を加熱炉に挿入して、上記メタライズ層19および外部接続端子17を硬化処理した。
次に、上記電極用メタライズ層19や、複数の外部接続端子17ごとに接合されたリード18の下端側を接続する外枠部に対し、図示しないメッキ用電極ピンを個別に接触させた状態で、当該セラミック積層体を電解Niメッキ槽および電解Auメッキ槽に順次浸漬した。その結果、前記素子実装用パッド9,9a、封止用メタライズ層10、および外部接続端子17の表面(露出面)にNiメッキ膜およびAuメッキ膜が所要の厚みで順次被覆された。尚、上記外部接続端子17の場合は、予め単独でNiメッキ膜のみを被覆した後、前記リード18の上端部を個別にロウ付けにより接合した後、該リード18を含む外部接続端子17の表面に対し、Niメッキ膜およびAuメッキ膜を被覆した。
Further, as shown in FIGS. 6 (A) and 6 (B), in each of the pair of
Subsequently, the same conductive paste as described above is screen-printed on each of the pair of
Next, with the
その後、前記電極用メタライズ層19を含む各短辺の側面5における裏面4側の領域に対し、軸方向が該側面5と裏面4との間に跨がるようにマイクログラインダよる研磨作業を、当該電極用メタライズ層19が除去されるまで行った。
その結果、図7(A),(B)に示すように、短辺の各側面5における水平方向の中央部付近で、且つ側面視において裏面4側から表面3側に向かって円弧形状に盛り上がり、且つ該裏面4の中央側に円弧形状に進入する凹部11が形成されると共に、その内壁面11fにメッキ用配線12,14(16)の一端面が露出している前記配線基板1aを得ることができた。
尚、前記研磨工程は、炭酸ガスなどの各種のレーザ光を照射して行われるレーザ加工により行っても良い。
また、以上の各工程は、多数個取りの形態により行っても良く、その場合、基板保体2aにおいて隣接する長辺と短辺と側面5,5間ごとには、湾曲した前記側面5rが形成される。
Thereafter, for the region on the
As a result, as shown in FIGS. 7 (A) and 7 (B), it swells in an arc shape in the vicinity of the horizontal center of each
In addition, you may perform the said grinding | polishing process by the laser processing performed by irradiating various laser beams, such as a carbon dioxide gas.
Each of the above steps may be performed in a multi-cavity form. In that case, the
前記のような配線基板1aによれば、表面導体部である前記素子実装用パッド9aや封止用メタライズ層10は、前記凹部11の内壁面11fに一端面が互いに離れて露出する複数のメッキ用配線12,14(16)のうちの1個と電気的に接続されており、且つダミー用のパッド9aや封止用メタライズ層10は、前記複数の外部接続端子17の何れとも電気的に接続されていない。
即ち、上記封止用メタライズ層10は、予め、前記凹部11が形成される前の平坦な側面5に配置された電極用メタライズ層19を介して、電解NiおよびAuメッキをその表面に施され、同時に同じ電極用メタライズ層19を介して電解NiおよびAuメッキを前記素子実装用パッド9,9aの表面に施された後、上記電極用メタライズ層19を含む上記側面5の裏面4側を少ない研磨量により除去して凹部11を形成することで、該凹部11の内壁面11fに複数のメッキ用配線12,14(16)の一端面が互いに離れて露出し、且つかかる複数のメッキ用配線12,14(16)同士間は、電気的独立したものとされている。
そのため、使用時には、電流が流れない前記封止用メタライズ層10や一部の素子実装用パッド(ダミー用のパッド)9aの表面にも確実にNiおよびAuメッキ膜が被覆された配線基板1aとなっている。
According to the wiring substrate 1a as described above, the
That is, the sealing
For this reason, when used, the wiring substrate 1a in which the surfaces of the sealing
更に、同じ凹部11の内壁面11fにおいて露出する複数のメッキ用配線(一端面)12,14(16)同士の間隔a,bを、ある程度以上の距離になるよう設定することで、上記メッキ用配線12,14(16)間の短絡を確実に防止できる。
加えて、前記凹部11は、基板本体2における短辺の側面5の厚み方向における任意の中間位置から該側面5の裏面4側に向かって幅が広くなるように形成されているので、製造時における工数、研磨量、および研磨時間を低減でき且つ低コスト化にも繋がる。しかも、前記凹部11は、基板本体2の表面3には露出せず、側面5の中間位置から裏面4側にかけて形成され、該側面5に隣接する上記表面3の周辺部が除去されないので、該表面3に形成される各種の導体や、隣接する側面5同士間のコーナ部の表面3と裏面4との間に形成される凹部形導体を当初の形態で確実に配設することができる。
Furthermore, by setting the distances a and b between the plurality of plating wirings (one end surfaces) 12 and 14 (16) exposed on the
In addition, the
従って、使用時には、電流が流れない前記封止用メタライズ層10やダミー用のパッド9aの表面導体部の表面にも確実に金属(NiおよびAu)メッキ膜が被覆された配線基板1aを提供することができる。
尚、前記凹部11は、前記四辺の側面5の何れか1箇所にのみ形成しても良い。このうち、長辺の側面5に形成する場合には、該側面5に形成される複数の外部接続端子17同士の間に形成しても良い。
また、前記複数の素子実装用パッド9の上方には、追って半導体素子などの電子部品が実装され、その後、前記封止用メタライズ層10の上に四辺が載置されるコバール製などの金属板がシーム溶接(抵抗溶接)などよって接合される。
更に、複数の前記外部接続端子17は、基板本体2aの裏面4に形成されていても良い。
Therefore, in use, the wiring substrate 1a is provided in which the metal (Ni and Au) plating film is reliably coated on the surface of the surface conductor portion of the sealing
The
Further, a metal plate made of Kovar or the like on which electronic parts such as semiconductor elements are mounted later on the plurality of
Further, the plurality of
図8は、異なる形態の配線基板1bを示す斜視図、図9は、図8中のZ−Z線の矢視に沿った垂直断面図である。
上記配線基板1bは、図8,図9に示すように、全体が平板状を呈する基板本体2bと、該基板本体2bにおける平面視が正方形(矩形)状の表面3の中央側に形成された複数の素子実装用パッド9,9bと、該表面3の周辺部に沿って形成された複数の外部接続端子20,20bと、基板本体2bにおける表面3と裏面4との間に位置する四辺の側面5のうち、図8で手前側の辺と右辺との隣接する側面5ごとに形成された2つの凹部11と、該凹部11ごとの内壁面に一端面が個別に露出する前記同様のメッキ用配線12,14と、基板本体2bの裏面4形成された複数の外部接続端子24と、を備えている。
前記基板本体2bの表面3における中央側に位置し、且つ平面視で縦横に3個ずつ合計9個の上記素子実装用パッド9,9bのうち、図8で手前側の辺と右辺との中央には、使用時には電流が流れないダミー用のパッド(表面導体部)9bが位置している。また、図8で基板本体2bにおける手前の側面5と右辺の側面5との中程には、上記同様のダミー用の端子(表面導体部)20bが個別に1個ずつ位置している。
FIG. 8 is a perspective view showing a wiring board 1b of a different form, and FIG. 9 is a vertical cross-sectional view taken along the line ZZ in FIG.
As shown in FIGS. 8 and 9, the wiring board 1 b is formed on the central side of a
Among the nine
また、前記凹部11の内壁面11fには、前記同様のメッキ用配線12,14の一端面が、側面視でほぼ三角形の各角部ごとに位置するように露出している。
更に、図9で例示するように、基板本体2bは、前記同様のセラミック層(セラミック)c1〜c5を一体に積層してなり、該セラミック層c1〜c5間ごとには、所定パターンの配線層22がそれぞれ形成され、該配線層22同士の間、最上層の配線層22と前記素子実装パッド9または外部接続端子20との間は、セラミック層c2〜c5を個別に貫通する何れかのビア導体23を介して、電気的に接続されている。更に、基板本体2bの裏面4には、複数の外部接続端子24が形成され、該外部接続端子24は、セラミック層c1を貫通するビア導体23を介して、最下層の配線層22と電気的に接続されている。
尚、前記外部接続端子20,20b,24、配線層22、ビア導体23も、前記同様にして、W、Mo、Cu、あるいはAgなどの何れかよりなる。
Further, the end surfaces of the same plating wirings 12 and 14 are exposed on the
Further, as illustrated in FIG. 9, the
The
図9に示すように、凹部11の内壁面11fにおける表面3側に一端面が露出するメッキ用配線12は、セラミック層c2,c3間に延びた該メッキ用配線12の他端部に接続するビア導体13を介して、前記外部接続端子20のうち、ダミーの端子(一部)20bと電気的に接続されている。また、上記凹部11の内壁面11fにおける裏面4側に一端面が露出するメッキ用配線14のうち、一方のメッキ用配線14は、セラミック層c1,c2間に延びた該メッキ用配線14の他端部に接続するビア導体15を介して、前記ダミーの素子実装用パッド9bと電気的に接続されている。更に、他方のメッキ用配線14は、何れかの前記配線層22およびビア導体23を介して、前記外部接続端子20の何れか(一部)と電気的に接続されている。
尚、前記素子実装用パッド9,9bの上方には、追って半導体素子などの電子部品26が実装される。該電子部品26の上面側に位置する複数の電極(図示せず)は、前記外部接続端子20とボンディングワイヤ(図示せず)を介して個別に導通可能とされる。あるいは、上記外部接続端子20の表面には、水平姿勢とされた前記同様のリードの先端部を個別に接合しても良い。
As shown in FIG. 9, the
An
図10は、前記配線基板1bにおける異なる基板本体2cを示す垂直断面図である。かかる基板本体2cは、図10に示すように、前記同様のセラミック層c1〜c5を積層してなり、その表面3の中央側には、平面視が矩形(正方形)状の底面7および四辺の内面8を有し、且つセラミック層c4,c5を貫通するキャビティ6cが開口している。該キャビティ6cの底面7には、平面視で縦横に3個ずつ合計9個の上記素子実装用パッド9,9bが前記同様のパターンにして形成されている。
尚、何れかの上記側面5に位置する凹部11の内壁面11fには、前記同様のメッキ用配線12,14の一端面が露出し、これらの他端部は、前記同様にしてダミーの外部接続端子20b、ダミーの素子実装用パッド9b、あるいは外部接続端子20の何れかに、ビア導体13,15、あるいは配線層22およびビア導体23の何れかを介して、電気的に接続されている。
また、前記キャビティ6cの開口部に沿った基板本体2cの表面3に、平面視が正方形状である封止用メタライズ層(10)を更に形成しても良い。
FIG. 10 is a vertical sectional view showing a
Note that one end surfaces of the same plating wirings 12 and 14 are exposed on the
Further, a sealing metallization layer (10) having a square shape in plan view may be further formed on the
以上のような基板本体2b,2c、凹部11、メッキ用配線12,16、表面導体部のダミー素子実装用パッド9bおよびダミーの外部接続端子20b、外部接続端子20,24などを備えた配線基板1bによっても、前記配線基板1aと同様な効果を奏することが可能である。
尚、前記凹部11は、基板本体2b,2cにおける1つの側面5のみ、対向する一通の側面5ごと、あるいは3辺の側面5ごとに形成しても良い。
また、前記凹部11の内壁面11fには、前記図5で示したように、表面3側から裏面4側にかけてメッキ用配線12,14,16の一端面を、前期同様の市松(鱗)模様にして露出させていても良い。
Substrate
The
Further, on the
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記凹部11は、基板本体2a〜2cの同じ側面5において、2つ以上を併設されていても良い。
また、前記凹部11の内壁面11fは、全体が約4分の1の球体形状に限らず、全体が半蒲鉾形状で且つ横方向の両側に変形三角錐を対称連設した形態、全体が三角柱状であり且つ横方向の両側に変形三角錐を対称連設した形態、あるいは、全体が約4分の1の楕円体または約4分の1の円柱体で且つ両側に約8分の1程度の球体を対称連設した形態としても良い。
更に、前記凹部11は、マイクログラインダなどによる研磨加工と、レーザ照射によるレーザ加工とを併用して形成しても良い。
加えて、前記配線基板1aの基板本体2aにおける表面3および裏面4を平面視で正方形状とし、且つ前記キャビティ6aの底面7も相似形の正方形状としも良いし、あるいは、前記配線基板1bの基板本体2bにおける表面3および裏面4を平面視で長方形状とし、且つ前記キャビティ6aの底面7も相似形の長方形状としても良い。
The present invention is not limited to the embodiments described above.
For example, two or
Further, the
Further, the
In addition, the
本発明によれば、セラミックからなる基板本体の表面に電気的に独立し且つ表層にメッキ膜が被覆された表面導体部と、該表面導体部や他の導体部に導通する複数のメッキ用配線とを備え、該メッキ用配線同士の絶縁を容易に確保でき、且つ電解メッキ時に用いた電極用メタライズ層を少ない研磨量により除去された配線基板を確実に提供できる。 According to the present invention, a surface conductor portion that is electrically independent on the surface of a substrate body made of ceramic and whose surface layer is coated with a plating film, and a plurality of plating wirings that conduct to the surface conductor portion and other conductor portions Thus, it is possible to easily ensure insulation between the plating wirings, and to reliably provide a wiring board in which the electrode metallization layer used during electrolytic plating is removed with a small amount of polishing.
1a,1b…………配線基板
2a〜2c…………基板本体
3……………………表面
4……………………裏面
5……………………側面
9a,9b…………ダミー用のパッド(表面導体部)
10…………………封止用メタライズ層(表面導体部)
11…………………凹部
11f………………内壁面
12,14,16…メッキ用配線
17,20,24…外部接続端子
20b………………ダミーの端子(表面導体部)
c1〜c5…………セラミック層(セラミック)
θ1,θ2…………交叉角度
1a, 1b …………
10: Metallizing layer for sealing (surface conductor)
11 ...............
c1 to c5 ............ Ceramic layer (ceramic)
θ1, θ2 ………… Cross angle
Claims (5)
上記基板本体の表面に形成された単数または複数の表面導体部と、
上記基板本体の表面、裏面、および側面の少なくとも一つに形成された複数の外部接続端子と、
上記基板本体の何れかの側面における表面と裏面との中間位置から裏面にかけて形成され、且つ前記中間位置から裏面に向かって幅が広くなる凹部と、
上記凹部の内壁面に一端面が互いに離れて露出する複数のメッキ用配線と、を含む配線基板であって、
上記表面導体部と少なくとも1個の上記メッキ用配線とは、電気的に接続されており、該表面導体部と上記外部接続端子とは、電気的に互いに独立している、
ことを特徴とする配線基板。 A substrate body made of ceramic and having a front surface and a rear surface that are rectangular in a plan view, and four side surfaces located between them,
One or more surface conductors formed on the surface of the substrate body;
A plurality of external connection terminals formed on at least one of the front surface, the back surface, and the side surface of the substrate body;
A concave portion that is formed from an intermediate position between the front surface and the back surface on any side surface of the substrate body to the back surface, and has a width that increases from the intermediate position toward the back surface;
A wiring substrate including a plurality of plating wirings, one end surfaces of which are exposed apart from each other on the inner wall surface of the recess,
The surface conductor portion and at least one of the plating wires are electrically connected, and the surface conductor portion and the external connection terminal are electrically independent from each other.
A wiring board characterized by that.
ことを特徴とする請求項1に記載の配線基板。 The surface conductor is a metallization layer for sealing, or an electrically independent pad.
The wiring board according to claim 1.
ことを特徴とする請求項1または2に記載の配線基板。 At least one of the plurality of plating wirings is electrically connected to at least a part of the external connection terminal.
The wiring board according to claim 1 or 2, wherein
ことを特徴とする請求項1乃至3の何れか一項に記載の配線基板。 The crossing angle of the side view formed by the opening edge of the side surface in the recess and the back surface is an obtuse angle.
The wiring board according to any one of claims 1 to 3, wherein
ことを特徴とする請求項1乃至4の何れか一項に記載の配線基板。 The substrate body is formed by laminating a plurality of ceramic layers, and one end surfaces of the three or more plating wirings exposed on the inner wall surface of the recess are exposed from one of adjacent ceramic layers to the side surface side of the substrate body. In addition, it is provided side by side so as to gradually increase from the ceramic layer at the intermediate position of the side surface toward the ceramic layer on the back surface side,
The wiring board according to any one of claims 1 to 4, wherein the wiring board is provided.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114811A JP6298363B2 (en) | 2014-06-03 | 2014-06-03 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114811A JP6298363B2 (en) | 2014-06-03 | 2014-06-03 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015230902A JP2015230902A (en) | 2015-12-21 |
JP6298363B2 true JP6298363B2 (en) | 2018-03-20 |
Family
ID=54887569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014114811A Active JP6298363B2 (en) | 2014-06-03 | 2014-06-03 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6298363B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11309135B2 (en) * | 2019-01-11 | 2022-04-19 | Ngk Spark Plug Co., Ltd. | Ceramic package |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816552A (en) * | 1981-07-22 | 1983-01-31 | Fujitsu Ltd | Package for semiconductor devices |
JPS58158951A (en) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | Semiconductor package and manufacture thereof |
JP2617518B2 (en) * | 1988-04-19 | 1997-06-04 | 新光電気工業株式会社 | Ceramic package and method of manufacturing the same |
JP3273187B2 (en) * | 1999-01-22 | 2002-04-08 | 日本特殊陶業株式会社 | Manufacturing method of wiring board |
JP2002009188A (en) * | 2000-06-19 | 2002-01-11 | Sumitomo Metal Electronics Devices Inc | Ceramic package and its manufacturing method |
US8362515B2 (en) * | 2010-04-07 | 2013-01-29 | Chia-Ming Cheng | Chip package and method for forming the same |
-
2014
- 2014-06-03 JP JP2014114811A patent/JP6298363B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015230902A (en) | 2015-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981696B2 (en) | package | |
JP2010161135A (en) | Chip resistor, and method of making the same | |
US11935700B2 (en) | Laminated electronic component with differing glass content electrodes | |
JP6531845B2 (en) | Multilayer wiring board and probe card provided with the same | |
JP5957151B2 (en) | Wiring board | |
JP2009071299A (en) | Wiring board | |
TWI603657B (en) | Wiring substrate and multi-piece wiring substrate | |
JP6845316B2 (en) | Multi-cavity wiring boards, electronic component storage packages, and electronic devices | |
JP6298363B2 (en) | Wiring board | |
JP6613089B2 (en) | Wiring board and manufacturing method thereof | |
JP2009010103A (en) | Multiple patterning ceramic substrate | |
JP2007251017A (en) | Wiring substrate, multipartite wiring substrate, and manufacturing method thereof | |
JP6193622B2 (en) | Wiring board unit and method for manufacturing wiring board with leads | |
US12177983B2 (en) | Electronic component housing package, electronic device, and electronic module | |
JP6166194B2 (en) | Wiring board, electronic device and electronic module | |
JP6121860B2 (en) | Wiring board and electronic device | |
JP2018181972A (en) | Ceramic substrate | |
JP6838961B2 (en) | Wiring board and its manufacturing method | |
JP2017063093A (en) | Wiring board, electronic device, and electronic module | |
JP6857504B2 (en) | Wiring board and its manufacturing method | |
JP6595580B2 (en) | Wiring board, electronic device and electronic module | |
JP2010056506A (en) | Mounting structure of electronic apparatus | |
JP6506132B2 (en) | Multi-cavity wiring board and wiring board | |
JP7025845B2 (en) | Wiring boards, electronic devices and electronic modules | |
JP2019079835A (en) | Ceramic substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6298363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |