[go: up one dir, main page]

JP6595580B2 - 配線基板、電子装置および電子モジュール - Google Patents

配線基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP6595580B2
JP6595580B2 JP2017508382A JP2017508382A JP6595580B2 JP 6595580 B2 JP6595580 B2 JP 6595580B2 JP 2017508382 A JP2017508382 A JP 2017508382A JP 2017508382 A JP2017508382 A JP 2017508382A JP 6595580 B2 JP6595580 B2 JP 6595580B2
Authority
JP
Japan
Prior art keywords
insulating substrate
wiring board
view
electrode
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017508382A
Other languages
English (en)
Other versions
JPWO2016152905A1 (ja
Inventor
健策 村上
晃一 川崎
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016152905A1 publication Critical patent/JPWO2016152905A1/ja
Application granted granted Critical
Publication of JP6595580B2 publication Critical patent/JP6595580B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、配線基板、電子装置および電子モジュールに関するものである。
従来、配線基板は、絶縁基板の一方主面に設けられ、電子部品を搭載する搭載用電極と、絶縁基板の他方主面に設けられた端子用電極と、搭載用電極と端子用電極とに接続され、絶縁基板の主面または内部に設けられ配線導体とを有するものがある。電子部品および配線基板を含む電子装置を半田等の接合材によって例えばモジュール用基板に接合する場合、端子用電極が半田等の接合材を介しモジュール用基板に接合される（特開2009−267041号公報参照）。
近年、電子装置の高機能化および薄型化が求められており、配線基板の厚みが薄くなるにつれて、電子装置の使用時の、絶縁基板と搭載用電極および端子用電極との熱膨張率の差による熱応力により配線基板の変形やひずみが大きくなりやすく、長期間使用時に電子部品と配線基板との間、あるいは配線基板とモジュール用基板との間で接続不良が発生することが懸念される。
本発明の一つの態様によれば、配線基板は、絶縁基板と、該絶縁基板の一方主面に、平面視で前記絶縁基板の対向する一組の辺に沿って対向するように設けられた搭載用電極と、前記絶縁基板の他方主面に、平面透視で前記絶縁基板の対向する他の一組の辺に沿って対向するように設けられた端子用電極と、前記絶縁基板の一方主面に、平面視で前記搭載用電極に挟まれた凹部とを有しており、前記絶縁基板の対向する一組の辺に沿った長さにおいて、前記凹部より前記搭載用電極が大きく、前記凹部は、前記搭載用電極に沿って延びるように設けられており、平面透視で前記端子用電極のそれぞれと直交して重なっている。
本発明の他の態様によれば、電子装置は、上記構成の配線基板と、該配線基板に搭載された電子部品とを有している。
本発明の他の態様によれば、電子モジュールは、上記構成の電子装置と、接続パッドを有し、前記電子装置が前記接続パッドに接合材を介して接続されたモジュール用基板とを有している。
本発明の一つの態様による配線基板は、絶縁基板と、絶縁基板の一方主面に、平面視で絶縁基板の対向する一組の辺に沿って対向するように設けられた搭載用電極と、絶縁基板の他方主面に、平面透視で絶縁基板の対向する他の一組の辺に沿って対向するように設けられた端子用電極と、絶縁基板の一方主面に、平面視で搭載用電極に挟まれた凹部とを有しており、絶縁基板の対向する一組の辺に沿った長さにおいて、凹部より搭載用電極が大きく、凹部は、搭載用電極に沿って延びるように設けられており、平面透視で端子用電極のそれぞれと直交して重なっている。この構成により、搭載用電極と端子用電極とが互いに異なる方向に延びるように配置されているので、電子装置の使用時に電子部品から配線基板に高い熱が印加されたとしても、絶縁基板と搭載用電極および絶縁基板と端子用電極の熱膨張率の差による熱応力が同一方向に集中するのを抑制し、配線基板の変形、ひずみを抑え、電子部品と配線基板との間、あるいは配線基板とモジュール用基板との間の接続を良好なものとし、信頼性に優れた配線基板とすることができる。
本発明の他の態様による電子装置は、上記構成の配線基板と、配線基板に搭載された電子部品とを有していることによって、長期信頼性に優れた電子装置とすることができる。
本発明の他の態様による電子モジュールは、上記構成の電子装置と、接続パッドを有し、電子装置が接続パッドに接合材を介して接続されたモジュール用基板とを有していることによって、長期信頼性に優れたものとすることができる。
（ａ）は、本発明の第１の参考形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、図１（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、図１（ａ）に示された電子装置のＢ−Ｂ線における縦断面図である。 （ａ）および（ｂ）は、図１における電子装置を用いたモジュール用基板に実装した電子モジュールを示す縦断面図である。 （ａ）は、本発明の第１の参考形態の他の例における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、本発明の第１の参考形態の他の例における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、本発明の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図６に示された電子装置における配線基板の内部上面図である。 （ａ）は、図６（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、図６（ａ）に示された電子装置のＢ−Ｂ線における縦断面図である。 本発明の実施形態の他の例における配線基板を示す上面透視図である。 （ａ）は、本発明の第２の参考形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図10に示された電子装置における配線基板の内部下面図である。 （ａ）は、図10（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、図10（ａ）に示された電子装置のＢ−Ｂ線における縦断面図である。 本発明の第２の参考形態の他の例における配線基板を示す下面透視図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の参考形態）
本発明の第１の参考形態における発光装置は、図１および図２に示された例のように、
配線基板１と、配線基板１の上面に設けられた電子部品２とを含んでいる。電子装置は、図３に示された例のように、例えば電子モジュールを構成するモジュール用基板５上の接続パッド51に接合材６を用いて接続される。
参考形態における配線基板１は、絶縁基板11と、絶縁基板11の一方主面に設けられた搭載用電極12と、絶縁基板11の他方主面に設けられた端子用電極13と、搭載用電極12および端子用電極13に接続され、絶縁基板11の表面または内部に設けられた配線導体14とを有している。搭載用電極12は、平面視で絶縁基板11の対向する一組の辺に沿って対向するように設けられている。端子用電極13は、平面透視で絶縁基板11の対向する他の一組の辺に沿って対向するように設けられている。図１〜図３において、電子装置は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１〜図３において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に配線基板１等が使用される際の上下を限定するものではない。
図１（ａ）において、搭載用電極12の外縁と電子部品２とが重なる部分、また、図１において、配線導体14（貫通導体）は、破線で示している。図１（ｂ）において、電子部品２は、２点鎖線で示している。
絶縁基板11は、一方主面（図１および図２では上面）および他方主面（図１および図２では下面）を有している。絶縁基板11は、平面視において、一方主面および他方主面のそれぞれに対して二組の対向する辺（４辺）を有した矩形の板状の形状を有している。絶縁基板11は、電子部品２を支持するための支持体として機能し、絶縁基板11の一方主面に設けられた搭載用電極12上に電子部品２が半田バンプ等の接続部材３を介して接着され固定される。
絶縁基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ２Ｏ３），酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを必要に応じて複数枚積層して生成形体を形成し、この生成形体を高温（約1600℃）で焼成することによって絶縁基板11が製作される。
搭載用電極12は、絶縁基板11の一方主面に、平面視で絶縁基板11の対向する一組の辺に沿って対向するように設けられている。端子用電極13は、絶縁基板11の他方主面に、平面透視で絶縁基板11の対向する他の一組の辺に沿って対向するように設けられている。例えば、図１および図２に示された例においては、２つの搭載用電極12が、対向する一組の辺に沿ってＹ方向にそれぞれ平行に設けられており、搭載用電極12の長さは、Ｙ方向の長さがＸ方向の長さよりも長くなっている。２つの端子用電極13が、他の一組の辺に沿ってＸ方向にそれぞれ平行に設けられており、端子用電極13の長さは、Ｘ方向の長さがＹ方向の長さよりも長くなっている。搭載用電極12は、配線基板１に搭載された電子部品２とモジュール用基板５とを電気的に接続するため、または配線基板１と電子部品２とを接合するためのものである。端子用電極13は、配線基板１に搭載された電子部品２とモジュール用基板５とを電気的に接続するため、または配線基板１とモジュール用基板５とを接合するためのものである。配線導体14は、搭載用電極12と端子用電極13とに電気的に接続され、配線基板１に搭載された電子部品２とモジュール用基板５とを電気的に接続するためのものである。配線導体14は、絶縁基板11の表面または内部に設けられた配線層と、絶縁基板
11を貫通して上下に位置する配線層同士を電気的に接続する貫通導体とを含んでいる。
搭載用電極12、端子用電極13、配線導体14の材料は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。搭載用電極12、端子用電極13、配線導体14は、例えば絶縁基板11用のセラミックグリーンシートに搭載用電極12、端子用電極13、配線導体14用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。また、貫通導体は、例えば絶縁基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
搭載用電極12、端子用電極13、配線導体14の絶縁基板11から露出した表面には、ニッケル，金等の耐蝕性に優れる金属めっき層が被着される。搭載用電極12、端子用電極13、配線導体14が腐食することを低減できるとともに、搭載用電極12と電子部品２との接合、搭載用電極12と接続部材３との接続、またはモジュール用基板５と端子用電極13とを強固に接合することができる。例えば、搭載用電極12、端子用電極13、配線導体14の絶縁基板11から露出した表面には、厚さ１〜10μｍ程度のニッケルめっき層と厚さ0.1〜３μｍ程度
の金めっき層とが順次被着される。
また、めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、ニッケルめっき層／金めっき層／銀めっき層、あるいはニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他のめっき層であっても構わない。
配線基板１の一方主面に設けられた搭載用電極12上に、電子部品２が搭載されることによって電子装置を作製できる。配線基板１に搭載される電子部品２は、ＩＣチップやＬＳＩチップ等の半導体素子，発光素子，水晶振動子や圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と搭載用電極12とが電気的および機械的に接続されることによって配線基板１に搭載される。また、例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、電子部品２を搭載する一方の搭載用電極12上に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と他方の搭載用電極12とが電気的に接続されることによって配線基板１に搭載される。また、配線基板１には、複数の電子部品２を搭載しても良いし、必要に応じて、抵抗素子や容量素子、ツェナーダイオード等の他の電子部品を搭載しても良い。また、電子部品２は必要に応じて、樹脂やガラス等からなる封止材４、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
参考形態の電子装置が、図５に示された例のように、モジュール用基板５の接続パッド51に半田等の接合材６を介して接続されて、電子モジュールとなる。
参考形態の配線基板１によれば、絶縁基板11と、絶縁基板11の一方主面に、平面視で絶縁基板11の対向する一組の辺に沿って対向するように設けられた搭載用電極12と、絶縁基板11の他方主面に、平面透視で絶縁基板11の対向する他の一組の辺に沿って対向するように設けられた端子用電極13とを有していることにより、搭載用電極12と端子用電極13とが
互いに異なる方向に延びるように配置されているので、電子装置の使用時に電子部品２から配線基板１に高い熱が印加されたとしても、絶縁基板11と搭載用電極12および絶縁基板11と端子用電極13の熱膨張率の差による熱応力が同一方向に集中するのを抑制し、配線基板１の変形、ひずみを抑え、電子部品２と配線基板１との間、あるいは配線基板１とモジュール用基板５との間の接続を良好なものとし、信頼性に優れた配線基板１とすることができる。
参考形態における配線基板１は、薄型で高出力の電子装置において好適に使用することができ、配線基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の配線基板１として好適に用いることができる。
搭載用電極12と端子用電極13とは、図１および図２に示された例のように、平面透視で直交していると、電子装置の使用時に電子部品２から配線基板１に高い熱が印加されたとしても、搭載用電極12および端子用電極13の膨張が同一方向に集中するのを効果的に抑制し、配線基板１に変形やひずみが生じるのを抑え、電子部品２と配線基板１との間、あるいは配線基板１とモジュール用基板５との間の接続をより良好なものとし、信頼性に優れた配線基板１とすることができる。ここで、平面透視で直交するとは、一方方向（図１ではＹ方向）に長い搭載用電極12と他方方向（図１ではＸ方向）に長い端子用電極13とが、各々の長手方向同士が直交していることを示している。
また、搭載用電極12と端子用電極13とが互いに直交して重なっていることにより、平面透視において、搭載用電極12または端子用電極13が設けられていない、絶縁基板11のみの部分が少なくなり、外部への光の漏洩を効果的に抑制することができる。
また、図１および図２に示された例のように、２つの搭載用電極12が、平面透視において共に２つの端子用電極13と重なるように配置されていると、電子装置の使用時に電子部品２から配線基板１に高い熱が印加されたとしても、絶縁基板11と搭載用電極12および絶縁基板11と端子用電極13の熱膨張率の差による熱応力が同一方向に集中するのをより効果的に抑制し、配線基板１に変形やひずみが生じることを抑えることができ、また平面透視で搭載用電極12と端子用電極13とが重なる部分が大きいものとなり、配線基板１の機械的強度を向上させることができ、絶縁基板11にクラック等が発生する可能性を低減することができる。
平面視において、対向するように設けられた搭載用電極12の総面積は、絶縁基板11の一方主面の面積の30％以上の領域に設けられており、50％以上の領域に設けられていると好ましい。また、平面視において、対向するように設けられた端子用電極13の総面積は、平面視において、絶縁基板11の他方主面の面積の30％以上の領域に設けられており、50％以上の領域に設けられていると好ましい。
また、搭載用電極12と端子用電極13とが直交した構成において、搭載用電極12と端子用電極13とが重なっている領域は、平面透視において、搭載用電極12の面積の20％以上の領域において端子用電極13と重なっていることが好ましく、搭載用電極12の面積の50％以上の領域において端子用電極13と重なっていることがより好ましい。さらに、端子用電極13においても、平面透視において、端子用電極13の面積の20％以上の領域において搭載用電極12と重なっていることが好ましく、端子用電極13の面積の50％以上の領域において搭載用電極12と重なっていることがより好ましい。このように、搭載用電極12と端子用電極13とが直交した構成において、広い領域にわたって、搭載用電極12と端子用電極13とが重なっていると、上記の効果をより向上させたものとすることができる。また、対向するように設けられた搭載用電極12の総面積が、対向するように設けられた端子用電極13の総面積
の0.5倍以上1.5倍以下となるように設けられると、上記効果をより効果的なものとすることができるので好ましい。また、対向するように設けられた搭載用電極12の厚みは、対向するように設けられた端子用電極13の厚みの0.8倍以上1.2倍以下となるように設けられると、より効果的なものとすることができるので好ましい。
また、搭載用電極12および端子用電極13は、図４に示された例のように、絶縁基板11の主面に３つ以上設けていても構わない。この場合においても、上述と同様に、対向するように設けられた搭載用電極12の総面積は、対向するように設けられた端子用電極13の総面積の0.8倍以上1.2倍以下に設けられることが好ましい。
図４（ａ）に示された例において、３つの搭載用電極12が、絶縁基板11の一方主面に、絶縁基板11の一組の辺に沿って、それぞれが対向するように設けられている。図４（ｂ）に示された例のように、３つの端子用電極13は、絶縁基板11の他方主面に、絶縁基板11の他の一組の辺に沿って、それぞれが互いに対向するように設けられている。
図４に示された例においても、搭載用電極12または端子用電極13は、互いに直交するとともに、平面透視において複数の電極に重なるように配置しておくことが好ましい。
また、図５に示された例のように、搭載用電極12同士、または端子用電極13同士の大きさや形状が異なっていても構わない。
なお、図４および図５に示された例においても、図１および図２に示された例と同様に、搭載用電極12と端子用電極13とは、平面透視で互いに直交するように交わる、あるいは複数の電極に交わるように配置しておくことが好ましい。
参考形態の電子装置によれば、上記構成の配線基板１を有していることによって、電気的信頼性に関して向上されている。
本発明の他の態様による電子モジュールによれば、上記構成の電子装置がモジュール用基板５の接続パッド51に接合材６を介して接続されていることから、長期信頼性に優れたものとすることができる。
（実施形態）
次に、本発明の実施形態による電子装置について、図６〜図８を参照しつつ説明する。
本発明の実施形態における電子装置において、上記した参考形態の電子装置と異なる点は、図６〜図８に示された例のように、絶縁基板11は、絶縁基板11の一方主面側に、平面視で搭載用電極12に挟まれた凹部15を有している点である。
図６（ａ）において、搭載用電極12の外縁および凹部15の内壁と電子部品２とが重なる部分、また、図６および図７において、配線導体14（貫通導体）は、第１の参考形態と同様に、破線で示している。図６（ａ）における他の電子部品７と、図６（ｂ）における電子部品２は、２点鎖線で示している。
本発明の実施形態の配線基板１によれば、第１の参考形態と同様に、搭載用電極12と端子用電極13とが互いに異なる方向に延びるように配置されているので、電子装置の使用時に電子部品２から配線基板１に高い熱が印加されたとしても、絶縁基板11と搭載用電極12および絶縁基板11と端子用電極13の熱膨張率の差による熱応力が同一方向に集中するのを抑制し、配線基板１の変形、ひずみを抑え、電子部品２と配線基板１との間、あるいは配線基板１とモジュール用基板５との間の接続を良好なものとし、信頼性に優れた配線基板
１とすることができる。
また、凹部15を有することによって、例えば、電子部品２として発光素子が用いられる場合、ツェナーダイオード等の他の電子部品７を凹部15内に収納していると、絶縁基板11の一方主面に他の電子部品７を配置する場合と比較して、他の電子部品７を搭載するための領域を平面方向に大きく設ける必要がなくなるとともに、発光素子からの横方向への光が遮断されることがなくなるので、小型で高輝度の発光装置とすることができる。また、凹部15内には、蛍光剤あるいは反射剤を含有した樹脂等を封入することで、発光装置の輝度を良好なものとするようにしても構わない。
凹部15は、図６〜図８に示された例のように、他の電子部品７を搭載するための領域として用いることができる。凹部15の底面には、他の電子部品７と電気的に接続するための配線導体14が導出している。このような凹部15は、絶縁基板11用のセラミックグリーンシートにレーザー加工や金型による打ち抜き加工等によって、凹部15となる貫通孔を複数のセラミックグリーンシートに形成し、これらのセラミックグリーンシートを、貫通孔を形成していないセラミックグリーンシートに積層することで形成できる。
凹部15は、図６〜図８に示された例のように、搭載用電極12に沿って延びるように設けられている。この際、平面透視において、凹部15は、絶縁基板11の他方主面に設けられた複数の端子用電極13と重なっていることから、絶縁基板11の厚みが薄いものとなった凹部15において、機械的強度を向上させることができ、絶縁基板11にクラック等が発生する可能性を低減することができる。また、図６〜図８に示された例のように、絶縁基板11の内部に設けられ、凹部15の底面に導出している配線導体14と、複数の搭載用電極12とが、各々の長手方向同士が直交して重なるように設けておくとより好ましい。この場合、搭載用電極12と配線導体14とが互いに直交した構成において、搭載用電極12と配線導体14とが重なっている領域は、平面透視において、搭載用電極12の面積の20％以上の領域において配線導体14と重なっていると、上記効果をより効果的なものとすることができるので好ましい。さらに、配線導体14においても、平面透視において、配線導体14の面積の20％以上の領域において搭載用電極12と重なっていることが好ましい。
また、凹部15の形状は、平面視にて矩形状でなくても構わない。図９に示された例のように、平面視において、凹部15における両端部の幅が中央部の幅より小さい、例えば他の電子部品７が搭載される領域以外の凹部15の幅を他の電子部品７が搭載される領域の凹部15の幅より小さくすると、配線基板１の変形やひずみを抑制することができる。好ましくは平面視における長手方向の長さを短くして、かつ搭載用電極12が対向する側に広がるように配置し、この領域と電子部品２および他方主面に設けられた端子用電極13とが重なるようにしておくと、配線基板１の変形やひずみを抑制するとともに、電子部品２から配線基板１への放熱性を向上することができる。
また、図９に示された例のように、平面視において、搭載用電極12は、凹部15を取り囲むように、両端部から絶縁基板11の対向する一組の辺に沿って延出して設けられていると、絶縁基板11の厚みが薄いものとなった凹部15において、機械的強度を向上させることができ、絶縁基板11にクラック等が発生する可能性を低減することができる。
実施形態の配線基板１は、上述の第１の参考形態の配線基板１と同様の製造方法を用いて製作することができる。
（第２の参考形態）
次に、本発明の第２の参考形態による電子装置について、図10〜図12を参照しつつ説明する。
本発明の第２の参考形態における電子装置において、上記した実施形態、参考形態の電子装置と異なる点は、図10〜図12に示された例のように、絶縁基板11は、絶縁基板11の他方主面側に、平面透視で端子用電極13に挟まれた凹部15を有している点である。図10（ａ）において、搭載用電極12の外縁と電子部品２とが重なる部分、また、図10および図11において、配線導体14（貫通導体）は、第１の参考形態と同様に、破線で示している。図10（ｂ）において、電子部品２は、２点鎖線で示している。
本発明の第２の参考形態の配線基板１によれば、第１の参考形態と同様に、搭載用電極12と端子用電極13とが互いに異なる方向に延びるように配置されているので、電子装置の使用時に電子部品２から配線基板１に高い熱が印加されたとしても、絶縁基板11と搭載用電極12および絶縁基板11と端子用電極13の熱膨張率の差による熱応力が同一方向に集中するのを抑制し、配線基板１の変形、ひずみを抑え、電子部品２と配線基板１との間、あるいは配線基板１とモジュール用基板５との間の接続を良好なものとし、信頼性に優れた配線基板１とすることができる。
本発明の第２の参考形態の配線基板１において、凹部15は、図10〜図12に示された例のように、実施形態と同様に、他の電子部品７を搭載するための領域として用いることができる。また、凹部15の底面には、他の電子部品７と電気的に接続するために配線導体14が導出している。
凹部15は、図10〜図12に示された例のように、端子用電極13の間に、端子用電極13に沿って一方向に長く延びるように設けられている。この際、平面透視において、凹部15は、絶縁基板11の一方主面に設けられた複数の搭載用電極12と重なっていると、絶縁基板11の厚みが薄いものとなった凹部15において、機械的強度を向上させることができ、絶縁基板11にクラック等が発生する可能性を低減することができる。また、図10〜図12に示された例のように、絶縁基板11内部に設けられ、凹部15の底面に導出している配線導体14と、複数の端子用電極13とが、各々の長手方向同士が直交して重なるように設けておくとより好ましい。この場合、端子用電極13と配線導体14とが直交した構成において、搭載用電極12と配線導体14とが重なっている領域は、平面透視において、端子用電極13の面積の20％以上の領域において互いに重なっていると、上記の効果をより向上させたものとすることができるので好ましい。また、さらに、配線導体14においても、平面視において、配線導体14の面積の20％以上の領域において端子用電極13と重なっていることが好ましい。また、実施形態と同様に、平面視において、凹部15における両端部の幅が中央部の幅より小さいと、配線基板１の変形やひずみを抑制することができる。
第２の参考形態の配線基板１は、上述の第１の参考形態または実施形態の配線基板１と同様の製造方法を用いて製作することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、絶縁基板11の角部に、面取り部あるいは円弧状の切欠き部が絶縁基板11の厚み方向に形成された配線基板１であっても構わない。
また、端子用電極13は、絶縁基板11の他方主面に設けられているが、絶縁基板11の側面と他方主面との間に穴が設けられており、穴の内面に端子用電極13が延出された、いわゆるキャスタレーション導体を有していてもよい。また、搭載用電極12も同様に、絶縁基板11の側面に設けられた穴の内面に延出していても構わない。
また、実施形態、第１、第２の参考形態の配線基板１の形態を組み合わせても構わない。例えば、実施形態の配線基板１において、絶縁基板11の他方主面側に設けられた端子用
電極13を３つ以上設けても良いし、第２の参考形態の配線基板１において、絶縁基板11の一方主面に設けられた搭載用電極12を３つ以上設けても構わない。
また、実施形態、第１、第２の参考形態の配線基板１において、搭載用電極12および端子用電極13は、平面視にて、矩形状の形状としているが、例えば、平面視において、配線基板１または電子装置の向き等を確認するために、平面視にて部分的に、電極の縁部に凸状部等が設けられた搭載用電極12または端子用電極13、あるいは、電極の縁部が部分的に除かれた搭載用電極12または端子用電極13であっても構わない。
また、搭載用電極12および端子用電極13は、上述の例において、コファイヤ法により形成した例を示しているが、ポストファイヤ法または薄膜形成法等の形成方法により形成した金属層であっても良い。

Claims (9)

  1. 絶縁基板と、
    該絶縁基板の一方主面に、平面視で前記絶縁基板の対向する一組の辺に沿って対向するように設けられた搭載用電極と、
    前記絶縁基板の他方主面に、平面透視で前記絶縁基板の対向する他の一組の辺に沿って対向するように設けられた端子用電極と、
    前記絶縁基板の一方主面に、平面視で前記搭載用電極に挟まれた凹部とを有しており、
    前記絶縁基板の対向する一組の辺に沿った長さにおいて、前記凹部より前記搭載用電極が大きく、
    前記凹部は、前記搭載用電極に沿って延びるように設けられており、平面透視で前記端子用電極のそれぞれと直交して重なっていることを特徴とする配線基板。
  2. 平面透視において、前記搭載用電極と前記端子用電極とが直交していることを特徴とする請求項１に記載の配線基板。
  3. 平面透視において、前記搭載用電極と前記端子用電極とが重なっていることを特徴とする請求項２に記載の配線基板。
  4. 平面視において、前記搭載用電極は、前記凹部を取り囲むように、両端部から前記絶縁基板の対向する一組の辺に沿って延出して設けられていることを特徴とする請求項１乃至請求項３のいずれかに記載の配線基板。
  5. 前記絶縁基板の他方主面に、平面透視で前記端子用電極に挟まれた凹部を有していることを特徴とする請求項１乃至請求項４のいずれかに記載の配線基板。
  6. 前記凹部は、前記端子用電極に沿って延びるように設けられており、平面透視で前記搭載用電極と重なっていることを特徴とする請求項５に記載の配線基板。
  7. 平面視において、前記凹部における両端部の幅が中央部の幅より小さいことを特徴とする請求項１乃至請求項６のいずれかに記載の配線基板。
  8. 請求項１乃至請求項７のいずれかに記載の配線基板と、
    該配線基板に搭載された電子部品とを有していることを特徴とする電子装置。
  9. 請求項８に記載の電子装置と、
    接続パッドを有し、前記電子装置が前記接続パッドに接合材を介して接続されたモジュール用基板とを有することを特徴とする電子モジュール。
JP2017508382A 2015-03-26 2016-03-23 配線基板、電子装置および電子モジュール Active JP6595580B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015064645 2015-03-26
JP2015064645 2015-03-26
PCT/JP2016/059157 WO2016152905A1 (ja) 2015-03-26 2016-03-23 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2016152905A1 JPWO2016152905A1 (ja) 2017-12-28
JP6595580B2 true JP6595580B2 (ja) 2019-10-23

Family

ID=56978562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017508382A Active JP6595580B2 (ja) 2015-03-26 2016-03-23 配線基板、電子装置および電子モジュール

Country Status (4)

Country Link
US (1) US10290591B2 (ja)
JP (1) JP6595580B2 (ja)
CN (1) CN107431047B (ja)
WO (1) WO2016152905A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11388819B2 (en) * 2018-01-24 2022-07-12 Kyocera Corporation Wiring board, electronic device, and electronic module

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642688B2 (ja) 1998-10-30 2005-04-27 京セラ株式会社 電子部品
JP2001358367A (ja) * 2000-06-13 2001-12-26 Rohm Co Ltd チップ型発光素子
CN101351399B (zh) * 2005-11-16 2011-12-07 京瓷株式会社 电子部件密封用基板、可取多个形态的电子部件密封用基板、及使用了电子部件密封用基板的电子装置及其制法
KR100782774B1 (ko) 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
JP4935514B2 (ja) * 2006-09-01 2012-05-23 日亜化学工業株式会社 発光装置
JP5269468B2 (ja) 2008-04-24 2013-08-21 スタンレー電気株式会社 半導体発光装置
JP2011199228A (ja) 2010-03-24 2011-10-06 Daishinku Corp 電子部品用パッケージのベース、電子部品用パッケージ
JP5649878B2 (ja) * 2010-08-30 2015-01-07 シャープ株式会社 半導体装置およびその検査方法、並びに電気機器
CN102456805B (zh) * 2010-10-22 2015-01-07 展晶科技(深圳)有限公司 发光二极管
JP2013070224A (ja) 2011-09-22 2013-04-18 Seiko Epson Corp 容器、振動デバイス及び電子機器
JP2013106054A (ja) 2011-11-10 2013-05-30 Daishinku Corp 圧電デバイス
JP2013106008A (ja) 2011-11-16 2013-05-30 Sharp Corp 半導体装置
JP6046421B2 (ja) * 2012-08-31 2016-12-14 京セラ株式会社 配線基板および電子装置
US9543465B2 (en) * 2014-05-20 2017-01-10 Nichia Corporation Method for manufacturing light emitting device
JP6582382B2 (ja) * 2014-09-26 2019-10-02 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
JPWO2016152905A1 (ja) 2017-12-28
WO2016152905A1 (ja) 2016-09-29
CN107431047A (zh) 2017-12-01
CN107431047B (zh) 2020-05-19
US10290591B2 (en) 2019-05-14
US20180247898A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
CN105359632B (zh) 布线基板以及电子装置
US10699993B2 (en) Wiring board, electronic device, and electronic module
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6408423B2 (ja) パッケージおよび電子装置
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
JP7244587B2 (ja) 電子モジュール
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
CN110326101B (zh) 布线基板、电子装置及电子模块
CN110291628B (zh) 布线基板、电子装置及电子模块
JP2017063093A (ja) 配線基板、電子装置および電子モジュール
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190926

R150 Certificate of patent or registration of utility model

Ref document number: 6595580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150