[go: up one dir, main page]

JP5649878B2 - 半導体装置およびその検査方法、並びに電気機器 - Google Patents

半導体装置およびその検査方法、並びに電気機器 Download PDF

Info

Publication number
JP5649878B2
JP5649878B2 JP2010192898A JP2010192898A JP5649878B2 JP 5649878 B2 JP5649878 B2 JP 5649878B2 JP 2010192898 A JP2010192898 A JP 2010192898A JP 2010192898 A JP2010192898 A JP 2010192898A JP 5649878 B2 JP5649878 B2 JP 5649878B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
semiconductor device
electrodes
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010192898A
Other languages
English (en)
Other versions
JP2012049480A (ja
Inventor
太田　将之
将之 太田
正毅 辰巳
正毅 辰巳
義樹 曽田
義樹 曽田
和雄 玉置
和雄 玉置
山口　真司
真司 山口
昌道 原田
昌道 原田
伊藤　晋
伊藤　　晋
公士 木村
公士 木村
順史 稲田
順史 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010192898A priority Critical patent/JP5649878B2/ja
Priority to CN201110254113.0A priority patent/CN102386320B/zh
Priority to US13/221,007 priority patent/US8749263B2/en
Publication of JP2012049480A publication Critical patent/JP2012049480A/ja
Application granted granted Critical
Publication of JP5649878B2 publication Critical patent/JP5649878B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体装置およびその検査方法、並びに電気機器に関し、例えば、絶縁性基板上にＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップなどの半導体チップを実装した表面実装型の半導体装置、およびこのような半導体装置を検査する方法、並びに、このような半導体装置を用いた電気機器に関するものである。
従来から、半導体発光ダイオードにはチップ型ＬＥＤや砲弾型ランプ形状のＬＥＤがあるが、各種表示パネル、液晶表示装置のバックライト、照光スイッチ等の光源としては薄型化可能なチップ型ＬＥＤが用いられており、このチップ型ＬＥＤはこれをプリント配線基板の上にそのまま固着することにより実装することができる。
図７は、例えば、特許文献１に開示されたチップ型ＬＥＤを説明する斜視図である。
このチップ型ＬＥＤ１０は、一対の電極３および４を有する絶縁性基板１上に発光素子４を実装し、該発光素子４を樹脂６で封止してなるものである。
ここで、絶縁性基板１は平面長方形形状を有し、その表面の相対向する一対の辺のうちの一方側には、一方の電極３を構成する表面電極３ａが形成され、また該一対の辺のうちの他方側には、他方の電極２を構成する表面電極２ａが形成されている。また、上記絶縁性基板１の裏面の相対向する一対の辺のうちの一方側には、一方の電極３を構成する裏面電極３ｂが形成され、また該一対の辺のうちの他方側には、他方の電極２を構成する裏面電極２ｂが形成されている。
また、絶縁性基板１の一方の辺側の側面及び他方の辺側の側面にはそれぞれ、平面略半円形状を有する切欠部１ａが形成されており、一方の辺側の切欠部１ａの表面には、表面電極３と裏面電極３ｂとを接続する側面電極３ｃが形成され、他方の辺側の切欠部１ａの表面には、表面電極２ａと裏面電極２ｂとを接続する側面電極２ｃが形成されている。
上記発光素子４はその底面及び上面にそれぞれｎ側及びｐ側の素子電極を形成したものであり、該発光素子４の底面側の素子電極が銀ペースト４ａにより絶縁性基板１の表面電極２ａに固着されており、該発光素子４の上面側の素子電極がボンディングワイヤ５により絶縁性基板１の表面電極３ａに接続されている。
上記表面電極２ａ及び３ａは、切欠部１ａを覆うよう絶縁性基板の表面に形成され、また、上記裏面電極２ｂ及び３ｂも切欠部１ａを覆うよう絶縁性基板の裏面に形成されており、該切欠部１ａの表面電極２ａと裏面電極２ｂとの間の領域、及び該切欠部１ａの表面電極３ａと裏面電極３ｂとの間の領域には樹脂７が充填されている。
このような構造のチップ型ＬＥＤ５０では、絶縁性基板１の側面に形成した切欠部１ａの上部側を表面電極２ａ及び３ａで覆っているため、封止樹脂６が切欠部１ａ内に入り込むことはない。
また、樹脂７を切欠部１ａに充填したことによって樹脂７によって表面電極３ａが補強されることとなる。このため、ボンディングワイヤ５を、表面電極３ａの切欠部１ａ上の領域にボンディングしても、表面電極３ａが変形したりすることはない。
ところで、特許文献１に開示のチップ型ＬＥＤ５０では、発光素子４の一方の極性の素子電極と接続される基板電極３と、発光素子の他方の極性の素子電極と接続される基板電極２とは、いずれも、表面電極と裏面電極とを絶縁性基板１の側面の切欠部１ａに形成した側面電極により電気的に接続する構造となっているため、経時劣化により切欠部１ａに形成した側面電極と、表面電極あるいは裏面電極との接続部で断線や接続不良が発生し、ＬＥＤ５０の故障や特性劣化などが生ずるという問題がある。
そこで、チップ型ＬＥＤでは、絶縁性基板に形成されるそれぞれの極性の電極を、表面電極と裏面電極とを接続する切欠部１ａの側面電極を複数有する構造としたものが開発されている。
図８は、従来の改良したチップ型ＬＥＤを説明する斜視図である。図９は、従来の改良したチップ型ＬＥＤを説明する平面図であり、該チップ型ＬＥＤの裏面電極の構造として、チップに切り出した後のもの（図９（ａ））と、チップに切り出す前のもの（図９（ｂ））とを示している。
このチップ型ＬＥＤ（発光装置）２００は、平面長方形形状のセラミック基板２０１上に発光素子Ｅｄを実装し、樹脂（図示せず）で封止したものであり、該発光素子のカソード電極（図示せず）が該セラミック基板２０１の表面側カソード電極２０３にボンディングワイヤＷにより接続され、該発光素子のアノード電極（図示せず）が該セラミック基板２０１の表面側アノード電極２０４にボンディングワイヤＷにより接続されている。
この表面側カソード電極２０３は、セラミック基板２０１の側面の平面略半円状切欠部の表面に形成された２つの側面電極２０５ａおよび２０５ｂを介してセラミック基板２０１の裏面側のカソード電極２０５に接続されている。同様に、表面側アノード電極２０４は、セラミック基板２０１の側面の平面略半円状切欠部の表面に形成された２つの側面電極２０６ａおよび２０６ｂを介してセラミック基板２０１の裏面側のアノード電極２０６に接続されている。
なお、図９（ｂ）は、１つのベース基板のそれぞれのチップ領域Ｒｃにチップ型ＬＥＤ（発光装置）２００が形成された状態を示す、該ベース基板の裏面側から見た図である。
ベース基板Ｂの裏面には、縦方向のスクライブ溝ＳＬｖおよび横方向のスクライブ溝ＳＬｈが形成されており、これらのスクライブ溝により囲まれた領域（チップ領域）Ｒｃには、１つの発光装置２００として切り出されるべき構造が形成されている。
ここでは、チップ領域Ｒｃには、横方向のスクライブ溝ＳＬｈに沿ってカソード電極２０５およびアノード電極２０６が形成されており、縦方向に隣接する一対のチップ領域Ｒｃの間のスクライブ溝ＳＬｈには、２つのスルーホールＴＨが形成されており、このスルーホールＴＨの内面には、チップに切り出したときのセラミック基板の側面電極となる導体層が形成されている。また、このスルーホール上部は、スルーホールＴＨに封止樹脂（図示せず）が侵入するのを防止するため、ガラス層、ドライフィルムなどの絶縁部材で埋められている。
また、１つのベース基板の表面側にも、裏面側と同様に、各チップ領域には、カソード電極２０３およびアノード電極２０４が形成されている。
このような構造の改良したチップ型ＬＥＤ２００では、絶縁性基板の表面電極と裏面電極とを、絶縁性基板に形成した２つの切欠部内の側面電極２０５ａおよび２０５ｂにより接続しているので、例えば、１つの切欠部内の側面電極と、絶縁性基板の表面電極あるいは裏面電極との間で接続不良が発生した場合でも、もう１つの切欠部内の側面電極により絶縁性基板の表面電極と裏面電極とが電気的に接続されていることから、表面電極と裏面電極との電気的な接続不良が発生することはなく、経時劣化により接続不良が発生するのを抑えることができる。
次に、このようなチップ型ＬＥＤ２００の絶縁性基板に電極を形成する方法について簡単に説明する。
図１０は、従来の改良したチップ型ＬＥＤの電極の形成プロセスを説明する図である。
まず、スルーホールＴＨが形成されたセラミック基板２０１の表面に、表面電極２０３としての印刷導体層を形成し（図１０（ａ））、次に、スルーホールＴＨの内面に、側面電極２０５ａとしての印刷導体層を該表面電極につながるよう形成し（図１０（ｂ））、続けて、絶縁性基板２０１の裏面に、該側面電極につながるよう裏面電極２０５としての印刷導体層を形成する（図１０（ｃ））。その後、セラミック基板２０１の焼成を行ってセラミック基板を固める（図１０（ｄ））。また、セラミック基板の焼成後には、スルーホールＴＨの上部を塞ぐようにガラス層やドライフィルムなどの絶縁層（図示せず）を形成する。
特開２００１−１７７１５９号公報
ところが、上記のような構造の改良したチップ型ＬＥＤ２００では、絶縁性基板の表面電極と裏面電極とを、絶縁性基板に形成した２つの切欠部内の側面電極により接続しているので、１つの切欠部内の側面電極と、絶縁性基板の表面電極あるいは裏面電極との間で接続不良が発生している場合でも、もう１つの切欠部内の側面電極により絶縁性基板の表面電極と裏面電極とが電気的に接続されておれば、一方の側面電極で接続不良が生じていることを検出することができず、経時的に劣化し最終的に故障するという問題点があった。
例えば、液晶テレビジョンのバックライト用白色ＬＥＤには上記のようなチップ型ＬＥＤが用いられており、このようなＬＥＤにおいて、セラミック基板のスルーホール内に形成した印刷導体の断線に起因すると考えられる経時劣化が発生している。
また、図８（ａ）に示すように、絶縁性基板の側面の切欠部（半スルーホール部）の上部は、封止樹脂が抜けないようにガラス層２０９で埋めているため、外観検査にてスルーホール内での印刷導体の断線を検出すること不可能である。
また、ＬＥＤ用配線パターンのセット（１つのチップ型ＬＥＤに対応した電極の配線パターン）が一枚のベース基板（ＬＥＤ基板）に複数一括で形成されるが、メッキ電極は電解メッキで形成するため、全ての配線パターンが電気的に接続されており、ＬＥＤ基板の電極形成後に個別の半スルーホール部毎に導通検査ができない。
また最終的にチップ型ＬＥＤは個別のＬＥＤパッケージとして分割されるが、この時に基板裏面側でスルーホール貫通電極（分割後の側面電極）が剥がれる可能性もある。
また、メッキ前の印刷導体の形成直後には導通検査できるが、その後のガラス層形成時の基板熱膨張伸縮や切断工程でも、側面電極と表面および裏面電極とが導通不良になる可能性もあり、最終製品（ＬＥＤパッケージ）での検査が必要となる。
しかしながら、上述したように、改良したチップ型ＬＥＤ２００では、絶縁性基板の表面電極と裏面電極とを、絶縁性基板に形成した２つのスルーホール貫通電極により接続しているので、１つのスルーホール貫通電極と、絶縁性基板の表面電極あるいは裏面電極との間で接続不良が発生している場合でも、もう１つのスルーホール貫通電極により絶縁性基板の表面電極と裏面電極とが電気的に接続されていることから、一方のスルーホール貫通電極で接続不良が生じている状態を検出することができず、絶縁性基板の表面電極と裏面電極とが、絶縁性基板に形成した２つのスルーホール貫通電極により良好に接続された経時劣化の小さい、信頼性の高いＬＥＤデバイスを提供することができないという問題がある。
本発明は、上記のような問題点を解決するためになされたものであり、絶縁性基板上に半導体チップを実装してなる表面実装型デバイスを構成する絶縁性基板の電極構造を、その表面電極と裏面電極とを複数の接続電極により接続した信頼性の高い電極構造とし、しかもこのような電極構造における、表面電極あるいは裏面電極と複数の接続電極のいずれかとの接続不良を確実に検査することができ、これにより、経時劣化の小さい、信頼性の高いＬＥＤデバイスもしくはＩＣ部品を提供することができる半導体装置およびその検査方法、並びにこのような半導体装置を用いた電気機器を得ることを目的とする。
本発明に係る半導体装置は、絶縁性基板上に半導体素子を実装してなる半導体装置であって、該絶縁性基板の表面側に形成され、該半導体素子の素子電極と接続される基板表面電極と、該絶縁性基板の裏面側に形成され、該基板表面電極と電気的に接続される基板裏面電極と、該絶縁性基板の厚み方向に沿ってその表面および裏面の一方側から他方側に延び、該基板表面電極と該基板裏面電極とを電気的に接続する複数の接続電極とを備え、該基板表面電極あるいは該基板裏面電極は、該複数の接続電極の各々毎に分離された平面パターンを持つよう形成されており、そのことにより上記目的が達成される。
本発明は、上記半導体装置において、前記基板表面電極は、前記複数の接続電極の全てと電気的に接続される、連続した単一の平面パターンを持つよう形成されており、前記基板裏面電極は、該複数の接続電極の各々毎に分離された平面パターンを持つよう形成されていることが好ましい。
本発明は、上記半導体装置において、前記基板表面電極は、前記複数の接続電極の各々毎に分離された平面パターンを持つよう形成されており、前記基板裏面電極は、前記複数の接続電極の全てと電気的に接続される、連続した単一の平面パターンを持つよう形成されていることが好ましい。
本発明は、上記半導体装置において、前記絶縁性基板上に配置された前記半導体素子を封止する封止樹脂を備え、前記絶縁性基板の側面には、その表面および裏面の一方側から他方側に延びる切欠部が形成され、前記複数の接続電極は、該切欠部の表面に形成され、前記基板表面電極と前記基板裏面電極とを電気的に接続する複数の側面電極であることが好ましい。
本発明は、上記半導体装置において、前記側面電極と前記基板表面電極との接続部は、前記封止樹脂が、該側面電極の形成されている切欠部に侵入するのを阻止されるよう形成した絶縁膜により覆われていることが好ましい。
本発明は、上記半導体装置において、前記絶縁性基板に形成され、その表面および裏面の一方側から他方側に延びるスルーホールを有し、前記接続電極は、該スルーホールの内面に形成され、前記基板表面電極と前記基板裏面電極とを接続する複数の貫通電極であることが好ましい。
本発明は、上記半導体装置において、前記基板表面電極は、前記絶縁性基板の表面側に形成され、前記半導体素子の第１の素子電極と接続される第１の基板表面電極と、該絶縁性基板の表面側に形成され、該半導体素子の第２の素子電極と接続される第２の基板表面電極とを含み、前記基板裏面電極は、該絶縁性基板の裏面側に形成され、該第１の基板表面電極と電気的に接続される第１の基板裏面電極と、該絶縁性基板の裏面側に形成され、該第２の基板表面電極と電気的に接続される第２の基板裏面電極とを含み、前記側面電極は、該絶縁性基板の厚み方向に沿ってその表面および裏面の一方側から他方側に延び、該第１の基板表面電極と該第１の基板裏面電極とを電気的に接続する複数の第１の側面電極と、該絶縁性基板の厚み方向に沿ってその表面および裏面の一方側から他方側に延び、該第２の基板表面電極と該第２の基板裏面電極とを電気的に接続する複数の第２の側面電極とを含み、該第１の基板裏面電極は、該複数の第１の側面電極の各々毎に分離された平面パターンを持つよう形成されており、該第２の基板裏面電極は、該複数の第２の側面電極の各々毎に分離された平面パターンを持つよう形成されていることが好ましい。
本発明は、上記半導体装置において、前記半導体素子は、前記第１の素子電極としてカソード電極を有し、かつ前記第２の素子電極としてアノード電極を有する発光ダイオードであり、前記第１の素子電極であるカソード電極と前記第１の基板表面電極とが接続され、前記第２の素子電極であるアノード電極と前記第２の基板表面電極とが接続されていることが好ましい。
本発明は、上記半導体装置において、前記カソード電極と接続される第１の基板表面電極は、２つの前記第１の側面電極を介して前記第１の基板裏面電極と接続されており、前記アノード電極と接続される第２の基板表面電極は、２つの前記第２の側面電極を介して前記第２の基板裏面電極と接続されていることが好ましい。
本発明は、上記半導体装置において、前記基板表面電極および前記基板裏面電極は、前記絶縁性基板上に設定されている、該絶縁性基板のスクライブを行うためのスクライブラインと重ならないよう配置されていることが好ましい。
本発明は、上記半導体装置において、前記絶縁性基板上に前記半導体素子を覆うよう形成され、該半導体素子を封止する封止体を有し、前記基板表面電極は、該封止体の内部からその外部に達するよう形成されていることが好ましい。
本発明は、上記半導体装置において、前記絶縁性基板はセラミック基板であることが好ましい。
本発明に係る半導体装置の検査方法は、上述した本発明に係る半導体装置を検査する検査方法であって、前記基板表面電極が、前記複数の接続電極の各々毎に分離された平面パターンを持つとき、該基板表面電極の、分離された２つの平面パターンに対応する部分の間に電圧を印加し、前記基板裏面電極が、前記複数の接続電極の各々毎に分離された平面パターンを持つとき、該基板裏面電極の、分離された２つの平面パターンに対応する部分の間に電圧を印加するステップと、該電圧を印加するステップにより発生する電流値に基づいて、該複数の接続電極と該基板表面電極および該基板裏面電極との導通状態を確認するステップとを含むものであり、そのことにより上記目的が達成される。
本発明に係る電気機器は、半導体装置を備えた電気機器であって、該半導体装置は、上述した本発明に係る半導体装置であり、そのことにより上記目的が達成される。
以下、本発明の作用について説明する。
本発明においては、絶縁性基板上に半導体素子を実装してなる半導体装置において、該絶縁性基板の表面側に形成された基板表面電極と、該絶縁性基板の裏面側に形成された基板裏面電極と、該絶縁性基板の厚み方向に沿って延びるよう形成され、該基板表面電極と該基板裏面電極とを電気的に接続する複数の接続電極とを備えたので、絶縁性基板の電極構造を、その基板表面電極と基板裏面電極とを複数の接続電極により接続した信頼性の高い電極構造とすることができる。
しかも、該基板表面電極あるいは該基板裏面電極を、該複数の接続電極の各々毎に分離された平面パターンを持つよう形成しているので、基板表面電極あるいは基板裏面電極の、分離された平面パターンを持つ部分の間にテスト電圧を印加することで、上記のような信頼性の高い電極構造における、基板表面電極あるいは基板裏面電極と複数の接続電極のいずれかとの接続不良を確実に検査することが可能となる。
また、本発明においては、上記半導体装置において、絶縁性基板の側面に基板厚さ方向に沿って形成された切欠部に上記接続電極である側面電極を形成し、しかも、前記封止樹脂が側面電極の形成されている切欠部に侵入するのを阻止するよう、切り欠き部を絶縁膜により覆っているので、切欠部への樹脂の侵入による側面電極と裏面電極との剥離や断線を防止できる。
しかも、この封止構造では、側面電極と基板表面電極との接続部が、前記封止樹脂が側面電極の形成されている切欠部に侵入するのを阻止するよう形成した絶縁膜により隠れ、この接続部の目視検査は不可能となるが、側面電極と基板表面電極との接続部での断線や接続不良を、上記テスト信号の印加により確実に検出することができる。
以上のように、本発明によれば、絶縁性基板上に半導体チップを実装してなる表面実装型デバイスを構成する絶縁性基板の電極構造を、その表面電極と裏面電極とを複数の接続電極により接続した信頼性の高い電極構造とし、しかもこのような電極構造における、表面電極あるいは裏面電極と複数の接続電極のいずれかとの接続不良を確実に検査することができ、これにより、経時劣化の小さい、信頼性の高いＬＥＤデバイスもしくはＩＣ部品を提供することができる効果がある。
図１は本発明の実施形態１に係る半導体装置（半導体発光装置）を説明する図であり、図１（ａ）は、全体構成を示す斜視図、図１（ｂ）は一部断面図、図１（ｃ）は図１（ｂ）に対応する平面図である。 図２は、本発明の実施形態１および２による半導体装置（半導体発光装置）の裏面電極を説明する図であり、図２（ａ）は、本実施形態１による半導体装置の裏面電極の平面パターンを示し、図２（ｂ）は、本実施形態２による半導体装置の裏面電極の平面パターンを示し、図２（ｃ）および図２（ｄ）は本実施形態２の変形例による半導体装置の裏面電極の平面パターンを示している。 図３は、本発明の実施形態１による半導体発光装置を説明する図であり、１つのベース基板のそれぞれのチップ領域にチップ型ＬＥＤ（半導体発光装置）１００が形成された状態における、該ベース基板の裏面側の構造を示している。 図４は本発明の実施形態３による半導体装置（半導体発光装置）を説明する図であり、図４（ａ）は平面図、図４（ｂ）は底面図、図４（ｃ）は側面図である。 図５は本発明の実施形態３の変形例１による半導体装置を説明する図であり、図５（ａ）は平面図、図５（ｂ）は底面図、図５（ｃ）は側面図である。 図６は本発明の実施形態３の変形例２による半導体装置を説明する図であり、図６（ａ）は平面図、図６（ｂ）は底面図、図６（ｃ）は側面図である。 図７は、特許文献１に開示されたチップ型ＬＥＤを説明する斜視図である。 図８は、従来の改良したチップ型ＬＥＤを説明する斜視図である。 図９は、従来の改良したチップ型ＬＥＤを説明する平面図であり、該チップ型ＬＥＤの裏面の電極の構造として、チップに切り出した後のもの（図９（ａ））と、チップに切り出す前のもの（図９（ｂ））とを示している。 図１０は、従来の改良したチップ型ＬＥＤの電極の形成プロセスを説明する図である。
以下、本発明の実施形態について図面を参照しながら説明する。
（実施形態１）
図１および図２は本発明の実施形態１に係る半導体装置を説明する図であり、図１（ａ）は、全体構成を示す斜視図、図１（ｂ）は一部断面図、図１（ｃ）は図１（ｂ）に対応する平面図である。また、図２（ａ）は、この実施形態１の半導体装置の裏面電極の平面パターンを示している。
本実施形態１による半導体装置１００は、セラミック基板などの絶縁性基板１０１上に半導体素子として発光素子Ｅｄを実装してなる半導体発光装置である。
この半導体発光装置１００は、平面長方形形状のセラミック基板などの絶縁性基板１０１上に発光素子（発光ダイオード）Ｅｄを実装し、樹脂１０１ａで封止したものであり、該発光素子Ｅｄのカソード電極（図示せず）が、該セラミック基板１０１の表面に形成された表面カソード電極１０３にボンディングワイヤＷにより接続され、該発光素子Ｅｄのアノード電極が、該セラミック基板１０１の表面に形成された表面アノード電極１０４にボンディングワイヤＷにより接続されている。
この表面カソード電極１０３は、セラミック基板１０１側面の平面略半円状切欠部の表面に形成された２つの側面電極１０５を介して、セラミック基板１０１の裏面に形成された裏面カソード電極１０５ａおよび１０５ｂに接続されている。
同様に、表面アノード電極１０４は、セラミック基板１０１側面の平面略半円状切欠部の表面に形成された２つの側面電極１０６を介して、セラミック基板１０１の裏面に形成された裏面アノード電極１０６ａおよび１０６ｂに接続されている。
ここで、裏面カソード電極１０５ａおよび１０５ｂは、第１の極性の１つの基板裏面電極を構成しており、それぞれ、この１つの基板裏面電極の、各側面電極毎に分離された平面パターンを有する部分となっている。裏面アノード電極１０６ａおよび１０６ｂは、第２の極性の１つの基板裏面電極を構成しており、それぞれ、この１つの基板裏面電極の、各側面電極毎に分離された平面パターンを有する部分となっている。
また、絶縁性基板１０１の表面カソード電極１０３上には、ガラス層１０９が切欠部上部を埋め込むように形成されており、その上には封止樹脂１０１ａが形成されている。また、切欠部内の側面電極１０５の表面にはメッキ層１０８が形成されている。
なお、この実施形態１の半導体発光装置１００の絶縁性基板１０１は、一辺が３ｍｍ程度の正方形形状を有し、その厚さは６００μｍ程度である。また、帯状の表面カソード電極１０３および帯状の表面アノード電極１０４の幅は１ｍｍ、長さは絶縁性基板の１辺の長さよりやや短い２．６ｍｍとなっている。
また、裏面カソード電極１５０を構成する、分割された一対の裏面個別カソード電極１０５ａおよび１０５ｂは、それぞれ平面長方形形状を有し、０．３ｍｍの間隔を隔てて配置されており、その長辺の長さは１．１５ｍｍ、その短辺の長さは１ｍｍとなっている。
また、裏面アノード電極１６０を構成する、分割された一対の裏面個別アノード電極１０６ａおよび１０６ｂは、それぞれ平面長方形形状を有し、０．３ｍｍの間隔を隔てて配置されており、その長辺の長さは１．１５ｍｍ、その短辺の長さは１ｍｍとなっている。
また、裏面カソード電極１５０を構成する裏面個別カソード電極１０５ａ、１０５ｂと、裏面アノード電極１６０を構成する裏面個別アノード電極１０６ａ、１０６ｂとの離間間隔は、１ｍｍとなっている。
さらに、図３は、本発明の実施形態１による半導体発光装置を説明する図であり、１つのベース基板のそれぞれのチップ領域にチップ型ＬＥＤ（半導体発光装置）１００が形成された状態における、該ベース基板の裏面側の構造を示している。
ベース基板Ｂの裏面には、縦方向のスクライブ溝ＳＬｖおよび横方向のスクライブ溝ＳＬｈが形成されており、これらのスクライブ溝により囲まれた領域（チップ領域）Ｒｃには、１つの発光装置１００として切り出されるべき構造が形成されている。なお、これらのスクライブ溝の幅は２０μｍ〜５０μｍ程度である。
ここでは、チップ領域Ｒｃには、横方向のスクライブ溝ＳＬｈに沿って裏面カソード電極１５０および裏面アノード電極１６０が形成されており、縦方向に隣接する一対のチップ領域Ｒｃの間のスクライブ溝ＳＬには、直径３００μｍ程度の２つのスルーホールＴＨが形成されており、このスルーホールＴＨの内面には、チップ領域を切り出した後のセラミック基板（チップ基板）の側面電極となる導体層が形成されている。また、このスルーホールＴＨ上部は、スルーホールに封止樹脂１０１ａが侵入するのを防止するため、ガラス層１０９などの絶縁層で埋められている。
ここで、裏面カソード電極１５０は、２つの側面電極１０５の各々毎に分離された平面パターンを持つ裏面個別カソード電極１０５ａおよび１０５ｂから構成されており、裏面アノード電極１６０は、２つの側面電極１０６の各々毎に分離された平面パターンを持つ裏面個別アノード電極１０６ａおよび１０６ｂから構成されている。
次に作用効果について説明する。
このような実施形態１の半導体発光装置１００における電極の接続不良を検査する方法について簡単に説明する。
この半導体発光装置１００の表面側は封止樹脂１０１ａで覆われているため、検査用電極を接触させることはできないが、その裏面側には、プリント基板などの実装基板の導体層と接続するための裏面カソード電極１５０および裏面アノード電極１６０が露出している。しかも、裏面カソード電極１５０は、絶縁性基板１０１の切欠部内に形成された側面電極１０５毎に分割されているので、この分割された裏面個別カソード電極１０５ａおよび１０５ｂの間にテスト電圧を印加することで、絶縁性基板１０１の一方の裏面個別カソード電極から、これに接続された側面電極１０５、さらに表面カソード電極１０３、この表面カソード電極１０３に接続された側面電極１０５、および他方の裏面個別カソード電極１０５ｂにいたる電流経路が形成され、この電流経路を流れる電流の値に基づいてこの電流経路における断線不良あるいは接続不良を検出することができる。
また、同様に、裏面アノード電極１６０も、絶縁性基板の切欠部内に形成された側面電極１０６毎に分割されているので、この分割された裏面個別アノード電極１０６ａおよび１０６ｂの間にテスト電圧を印加することで、絶縁性基板の一方の裏面個別アノード電極１０６ａから、これに接続された側面電極１０６、さらに表面アノード電極１０４、この表面アノード電極１０４に接続された側面電極１０６、および他方の裏面個別アノード電極１０６ｂにいたる電流経路が形成され、この電流経路における断線不良を検出することができる。
この場合、表面カソード電極１０３と裏面カソード電極１５０を接続する２つの側面電極１０５の内の１つでも断線していれば、また、表面アノード電極１０４と裏面アノード電極１６０を接続する２つの側面電極１０６の内の１つでも断線していれば断線不良を検出することができる。
つまり、現在経年劣化の発生している製品は、初期状態で、アノードおよびカソードに対してそれぞれ、２つある側面電極の１つが断線しているものの中で残り１つの側面電極に不具合があるものと考えられるが、本発明では、アノードおよびカソードに対してそれぞれ２つある側面電極の１つでも断線している場合はこれを検出できるため、側面電極の断線に起因するほとんど全ての経年劣化を撲滅することができる。
このような構造の本実施形態１による半導体発光装置１００では、絶縁性基板の基板表面電極１０３、１０４と基板裏面電極１５０、１６０とを、絶縁性基板１０１の側面に形成した２つの切欠部内の側面電極１０５、１０６により接続しているので、例えば、切欠部内の側面電極と、基板表面電極あるいは基板裏面電極との間で接続不良による導通不良によって製品歩留まりが低下するのを抑制することができる。例えば、導通不良の発生確認率が５０％であると仮定した場合、側面電極と裏面個別カソード電極との間で接続不良が１箇所生じても、他の側面電極と裏面個別カソード電極との間で接続が確保されるので、導通は確保でき、不良品となることはなくなる。
また、本実施形態１では、裏面カソード電極１５０および裏面アノード電極１６０を、絶縁性基板１０１の切欠部内に形成された側面電極１０５および１０６毎に分割した構造としているので、分割された裏面個別カソード電極１０５ａおよび１０５ｂの間にテスト電圧を印加することで、表面カソード電極１０３と裏面カソード電極１５０との間の接続不良を検出でき、また、分割された裏面個別アノード電極１０６ａおよび１０６ｂの間にテスト電圧を印加することで、表面アノード電極１０４と裏面アノード電極１６０との間の接続不良を検出することができる。この結果、経時的な劣化を回避することができ、さらに信頼性の高い半導体発光装置を提供できる。
また、本実施形態１では、上記半導体装置１００において、絶縁性基板１０１の側面に基板厚さ方向に沿って形成された切欠部に側面電極（接続電極）１０５および１０６を形成し、絶縁性基板上の発光素子（半導体素子）Ｅｄを樹脂１０１ａで封止した構造とするとともに、側面電極１０５および１０６と表面カソード電極１０３および表面アノード電極１０４との接続部を、封止樹脂が、側面電極の形成されている切欠部に侵入するのを阻止されるよう絶縁膜１０９により覆っているので、切欠部への樹脂の侵入による側面電極と裏面カソード電極１５０および裏面アノード電極１６０との接続不良や断線を防止できる。しかも、封止樹脂の侵入を阻止する絶縁膜１０９により隠れている側面電極１０５および１０６と表面カソード電極１０３および表面アノード電極１０４との接続部での、目視検査不可能な断線や接続不良を、上記テスト信号の印加により確実に検出することができる。
なお、上記実施形態１では、基板表面電極は、２つの側面電極の全てと電気的に接続される、連続した単一の平面パターンを持つよう形成されており、基板裏面電極は、２つの側面電極の各々毎に分離された平面パターンを持つよう形成されている場合を示したが、前記基板表面電極は、前記２つの側面電極の各々毎に分離された平面パターンを持つよう形成し、前記基板裏面電極は、前記２つの側面電極の全てと電気的に接続される、連続した単一の平面パターンを持つよう形成してもよい。
また、裏面カソード電極を構成する２つの裏面個別カソード電極、および裏面アノード電極を構成する２つの裏面個別アノード電極の平面形状は、上記実施形態１で示した形状に限定されるものではない。
（実施形態２）
図２（ｂ）〜図２（ｄ）は、本発明の実施形態２およびその変形例による半導体発光装置を説明する図であり、図２（ｂ）は、本実施形態２による半導体発光装置を説明する図である。
この実施形態２による半導体発光装置１０は、上述した実施形態１による半導体発光装置１００における、表面カソード電極を構成する２つの裏面個別カソード電極、および裏面アノード電極を構成する２つの裏面個別アノード電極の平面形状を変更したものである。
例えば、図２（ｂ）に示す本発明の実施形態２の半導体発光装置１０では、裏面カソード電極を構成する２つの裏面個別カソード電極１５ａおよび１５ｂは、これらが対向する、絶縁性基板１０１の側辺に沿った部分に、横長の帯状形状の切り込み部１５ｃを形成したものとし、また、裏面アノード電極を構成する２つの裏面個別アノード電極１６ａおよび１６ｂは、これらが対向する、絶縁性基板１０１の側辺に沿った部分に、横長の帯状形状の切り込み部１６ｃを形成したものとしてもよい。ここで、切り込み部１５ｃ、１６ｃの幅は０．２ｍｍ、その長さは、０．３ｍｍである。なお、図２（ｂ）中、１５および１６は、絶縁性基板１０１の側面の切欠部に形成した側面電極である。
このような構成の実施形態２の半導体発光装置１０では、スクライブ溝内に裏面電極を構成する印刷導体が入り込み、これにより、隣接する裏面個別カソード電極１５ａおよび１５ｂが、あるいは隣接する裏面個別アノード電極１６ａおよび１６ｂがショートするのを抑制することが可能となる。
なお、上記切り込み部分の形状は、実施形態２の半導体発光装置１０のように、横長の帯状形状に限定されるものではない。
（実施形態２の変形例１）
図２（ｃ）は、本実施形態２の変形例１による半導体発光装置２０を説明する図である。
図２（ｃ）に示す実施形態２の変形例１による半導体発光装置２０では、上記切り込み部分の形状は、三角形の楔形状としている。
つまり、図２（ｃ）に示すように、この半導体発光装置２０では、裏面カソード電極を構成する２つの裏面個別カソード電極２５ａおよび２５ｂは、これらが対向する、絶縁性基板１０１の側辺に沿った部分に、三角形の楔形状切り込み部２５ｃを形成したものとし、また、裏面アノード電極を構成する２つの裏面個別アノード電極２６ａおよび２６ｂは、これらが対向する、絶縁性基板１０１の側辺に沿った部分に、三角形の楔形状切り込み部２６ｃを形成したものとしてもよい。なお、この楔形状切り込み部２５ｃおよび２６ｃのサイズは、上記実施形態２における帯状切り込み部１５ｃおよび１６ｃのサイズと同程度である。
このような構成の本実施形態２の変形例１による半導体発光装置２０においても、前記実施形態２の半導体発光装置１０と同様な効果が得られる。
（実施形態２の変形例２）
図２（ｄ）は、本実施形態２の変形例２を説明する図である。
図２（ｄ）に示す半導体発光装置３０では、半導体発光装置３０における切込み部分の側辺を湾曲させた形状としている。
つまり、図２（ｄ）に示すように、この半導体発光装置３０では、裏面カソード電極を構成する２つの裏面個別カソード電極３５ａおよび３５ｂは、これらが対向する、絶縁性基板１０１の側辺に沿った部分に、三角形の楔形状の斜辺を湾曲させた形状の切り込み部３５ｃを形成したものとし、また、裏面アノード電極を構成する２つの裏面個別アノード電極３６ａおよび３６ｂは、これらが対向する、絶縁性基板１０１の側辺に沿った部分に、三角形の楔形状の斜辺を湾曲させた形状の切り込み部３６ｃを形成したものとしている。ここで、この切り込み部３５ｃおよび３６ｃのサイズは、上記帯状切り込み部１５ｃおよび１６ｃのサイズと同程度としている。
このような構成の本実施形態２の変形例２による半導体発光装置３０においても、前記実施形態２の半導体発光装置１０と同様な効果が得られる。
なお、上記実施形態１および２、ならびに実施形態２の変形例１〜３では、半導体発光装置における基板電極の構造として、絶縁性基板の表面側電極と裏面側電極とを、該絶縁性基板の側面の切欠部に形成した側面電極より接続した電極構造を示したが、絶縁性基板の表面側電極と裏面側電極とは、該絶縁性基板に形成したスルーホールを貫通する貫通電極により接続するようにしてもよく、以下、実施形態３およびその変形例１および２としてこのような電極構造を有する半導体発光装置について説明する。
（実施形態３）
図４は本発明の実施形態３による半導体発光装置を説明する図であり、図４（ａ）は、平面図、図４（ｂ）は底面図、図４（ｃ）は側面図である。
この実施形態３による半導体発光装置１１０は、実施形態１あるいは２の半導体発光装置と同様、セラミック基板などの絶縁性基板１１１上に半導体素子として発光素子Ｅｄを実装してなる半導体発光装置である。
この半導体発光装置１１０は、平面長方形形状のセラミック基板１１１を有し、該セラミック基板１１１上に発光素子（発光ダイオード）Ｅｄが実装され、樹脂１１１ａで封止されている。このセラミック基板１１１の表面には、表面カソード電極１１３および表面アノード電極１１４が対向するよう形成されている。ここで、発光素子（発光ダイオード）Ｅｄは、表面アノード電極１１４上に絶縁性部材を介して固着されている。また、発光素子Ｅｄのカソード電極（図示せず）はボンディングワイヤＷにより表面カソード電極１１３に接続され、発光素子Ｅｄのアノード電極（図示せず）はボンディングワイヤＷにより表面アノード電極１１４に接続されている。
また、セラミック基板１１１の裏面側には、１つの表面カソード電極１１３に対向するよう、分離された２つの裏面個別カソード電極１１５ａおよび１１５ｂが配置されており、２つの裏面個別カソード電極１１５ａおよび１１５ｂはそれぞれ、該セラミック基板１１１に形成された別々のスルーホール内の貫通導体（以下、スルーホール貫通導体という。）１１５により表面カソード電極１１３に接続されている。
同様に、セラミック基板１１１の裏面側には、１つの表面アノード電極１１４に対向するよう、分離された２つの裏面個別アノード電極１１６ａおよび１１６ｂが配置されており、２つの裏面個別アノード電極１１６ａおよび１１６ｂはそれぞれ、該セラミック基板１１１に形成されたスルーホール内の貫通導体（以下、スルーホール貫通導体という。）１１６により表面側アノード電極１１４に接続されている。
このような構成の本実施形態３による半導体発光装置１１０では、例えば、セラミック基板の表面カソード電極１１３には、裏面個別カソード電極１１５ａおよび１１５ｂに接続された２つのスルーホール貫通導体１１５に接続されているので、例えば、スルーホール貫通導体と裏面個別カソード電極との間で接続不良による導通不良によって製品歩留まりが低下するのを抑制することができる。例えば、導通不良の発生確認率が５０％であると仮定した場合、スルーホール貫通導体と裏面個別カソード電極との間で接続不良が１箇所生じても、他のスルーホール貫通導体と裏面個別カソード電極との間で接続が確保されるので、導通は確保でき、不良品となることはなくなる。
また、表面アノード電極１１４と裏面個別アノード電極１１６ａおよび１１６ｂとの接続状態についても同様に信頼性の高いものとできる。
また、この実施形態３では、裏面カソード電極および裏面アノード電極を、セラミック基板のスルーホール貫通導体毎に分割した構造としているので、分割された裏面個別カソード電極部分１１５ａおよび１１５ｂの間にテスト電圧を印加することで、表面カソード電極１１３と裏面個別カソード電極１１５ａおよび１１５ｂとの間の接続不良を検出でき、また、分割された裏面個別アノード電極１１６ａおよび１１６ｂの間にテスト電圧を印加することで、表面アノード電極１１４と裏面個別アノード電極１１６ａおよび１１６ｂとの間の接続不良を検出することができる。この結果、経時的な劣化を回避することができ、さらに信頼性の高い半導体発光装置を提供できる。
なお、上記実施形態３では、セラミック基板１１１の裏面側電極を分割した構造の半導体発光素子を示したが、半導体発光素子は、セラミック基板の表面側のカソード電極およびアノード電極を分割した構造としてもよい。
（実施形態３の変形例１）
図５は本発明の実施形態３の変形例１による半導体発光装置を説明する図であり、図５（ａ）は平面図、図５（ｂ）は底面図、図５（ｃ）は側面図である。
この半導体発光装置１２０は、平面長方形形状のセラミック基板１２１を有し、該セラミック基板１２１上に発光素子（発光ダイオード）Ｅｄが実装され、また、該セラミック基板１２１上には、該発光素子Ｅｄを囲むようリフレクタ部材１２７が取り付けられている。このセラミック基板１２１のリフレクタ部材１２７内には、封止樹脂１２１ａが充填されて上記発光素子Ｅｄが封止されている。
このリフレクタ部材は、この実施形態３の変形例１のように、絶縁性基板がセラミック基板である場合は、発光素子の搭載領域に対応する開口を有するセラミック層を、セラミック基板上に積層して形成することができる。
なお、絶縁性基板がプリント基板である場合、表面に反射性金属層を形成したリフレクタ部材を、該プリント基板に貼り付けることにより、絶縁性基板にリフレクタ部材を取り付けることができる。
そして、このセラミック基板１２１の表面には、略正方形形状の一部（図５（ａ）では紙面の右下部分）を分離した、表面カソード電極本体部１２３ａおよび表面カソード電極分離部１２３ｂからなる構造の表面カソード電極２３０が配置されている。また、セラミック基板１２１の表面には、長方形形状の一部（図５（ａ）では紙面の左下部分）を分離した、表面アノード電極本体部１２４ａおよび表面アノード電極分離部１２４ｂからなる構造の表面アノード電極２４０が配置されている。
ここで、発光素子（発光ダイオード）Ｅｄは、表面アノード電極本体部１２４ａ上に絶縁性部材（図示せず）を介して固着されている。また、発光素子Ｅｄのカソード電極（図示せず）はボンディングワイヤＷにより表面カソード電極本体部１２３ａに接続され、発光素子Ｅｄのアノード電極（図示せず）はボンディングワイヤＷにより表面アノード電極本体部１２４ａに接続されている。
また、セラミック基板１２１の裏面側には、分離された表面カソード電極２３０に対向するよう、１つの裏面カソード電極１２５が配置されており、該裏面カソード電極１２５には、表面カソード電極本体部１２３ａおよび表面カソード電極分離部１２３ｂがそれぞれスルーホール貫通導体１２３を介して電気的に接続されている。
同様に、セラミック基板１２１の裏面側には、分離された表面アノード電極２４０に対向するよう、１つの裏面カソード電極１２６が配置されており、該裏面カソード電極１２６には、表面アノード電極本体部１２４ａおよび表面アノード電極分離部１２４ｂがそれぞれスルーホール貫通導体１２４を介して電気的に接続されている。
このような構成の実施形態３の変形例１による半導体発光装置１２０では、例えば、セラミック基板１２１の表面カソード電極２３０は、表面カソード電極本体部１２３ａと表面カソード電極分離部１２３ｂとに分離された構造となっており、また、該裏面カソード電極１２５には、表面カソード電極本体部１２３ａおよび表面カソード電極分離部１２３ｂがそれぞれスルーホール貫通導体１２３により接続されているので、例えば、スルーホール貫通導体と表面カソード電極との間で接続不良による導通不良によって製品歩留まりが低下するのを抑制することができる。例えば、導通不良の発生確認率が５０％であると仮定した場合、スルーホール貫通導体１２３と表面カソード電極本体部１２３ａとの間で接続不良が１箇所生じても、他のスルーホール貫通導体１２３と表面カソード電極分離部１２３ｂとの間で接続が確保されるので、導通は確保でき、不良品となることはなくなる。
また、アノード側の電極についても、上記のようにカソード側の電極と同様に、基板の表面電極と裏面電極との電気的な接続不良が発生することはなく、経時劣化により接続不良が発生するのを抑えることができる。
また、この実施形態３の変形例１では、表面カソード電極および表面アノード電極を、セラミック基板のスルーホール貫通導体毎に分割した構造としているので、分割された表面カソード電極本体部１２３ａおよび表面カソード電極分割部１２３ｂの間にテスト電圧を印加することで、表面カソード電極２３０と裏面カソード電極１２５との間の接続不良を検出でき、また、分割された表面アノード電極本体部１２４ａおよび表面アノード電極分割部１２４ｂの間にテスト電圧を印加することで、表面アノード電極２４０と裏面アノード電極１２６との間の接続不良を検出することができる。この結果、経時的な劣化を回避することができ、さらに信頼性の高い半導体発光装置を提供できる。
ただし、この実施形態３の変形例１では、セラミック基板１２１の表面側は樹脂１２１ａで覆われるため、表面側の分離したカソード電極およびアノード電極に断線テスト装置のプローブ針を接触させるための工夫が必要となる。
（実施形態３の変形例２）
図６は本発明の実施形態３の変形例２による半導体発光装置を説明する図であり、図６（ａ）は平面図、図６（ｂ）は底面図、図６（ｃ）は側面図である。
この実施形態３の変形例２による半導体発光装置１３０は、上記実施形態３の変形例１による半導体発光装置１２０において、封止樹脂により封止されるセラミック基板の領域を縮小し、さらに、表面カソード電極本体部および表面カソード電極分離部、並びに表面アノード電極本体部および表面アノード電極分離部を封止樹脂の外側に引き出したものである。
すなわち、この実施形態３の変形例２による半導体発光装置１３０は、平面長方形形状のセラミック基板１３１を有し、該セラミック基板１３１上には発光素子（発光ダイオード）Ｅｄが実装され、この発光素子Ｅｄは封止樹脂１３１ａにより封止されている。
そして、このセラミック基板１３１の表面には、長方形形状の一部（図６（ａ）では紙面の右下部分）を分離した、表面カソード電極本体部１３３ａおよび表面カソード電極分離部１３３ｂからなる構造の表面カソード電極３３０が配置されている。また、セラミック基板１３１の表面には、長方形形状の一部（図６（ａ）では紙面の左下部分）を分離した、表面アノード電極本体部１３４ａおよび表面アノード電極分離部１３４ｂからなる構造の表面アノード電極３４０が配置されている。
ここで、発光素子（発光ダイオード）Ｅｄは、表面アノード電極本体部１３４ａ上に絶縁性部材（図示せず）を介して固着されている。また、発光素子Ｅｄのカソード電極（図示せず）はボンディングワイヤＷにより表面カソード電極本体部１３３ａに接続され、発光素子Ｅｄのアノード電極（図示せず）はボンディングワイヤＷにより表面アノード電極本体部１３４ａに接続されている。
また、セラミック基板１３１の裏面側には、分離された表面カソード電極３３０に対向するよう、１つの裏面側カソード電極１３５が配置されており、該裏面カソード電極１３５には、表面カソード電極本体部１３３ａおよび表面カソード電極分離部１３３ｂがそれぞれスルーホール貫通導体１３３により接続されている。
同様に、セラミック基板１３１の裏面側には、分離された表面アノード電極３４０に対向するよう、１つの裏面カソード電極１３６が配置されており、該裏面カソード電極１３６には、表面アノード電極本体部１３４ａおよび表面アノード電極分離部１３４ｂがそれぞれスルーホール貫通導体１３４により接続されている。
このような構成の実施形態３の変形例２による半導体発光装置１３０では、セラミック基板の表面カソード電極３３０は、表面カソード電極本体部１３３ａと表面カソード電極分離部１３３ｂとに分離された構造となっており、また、裏面カソード電極１３５には、表面カソード電極本体部１３３ａおよび表面カソード電極分離部１３３ｂがそれぞれスルーホール貫通導体１３３により接続されているので、例えば、スルーホール貫通導体と表面カソード電極との間で接続不良による導通不良によって製品歩留まりが低下するのを抑制することができる。例えば、導通不良の発生確認率が５０％であると仮定した場合、スルーホール貫通導体１３５と表面カソード電極本体部１３３ａとの間で接続不良が１箇所生じても、他のスルーホール貫通導体１３５と表面カソード電極分離部１３３ｂとの間で接続が確保されるので、導通は確保でき、不良品となることはなくなる。
また、表面アノード電極３４０と裏面個別アノード電極１３６との接続についても同様に信頼性の高いものとできる。
また、この実施形態３の変形例２では、表面カソード電極３３０および表面アノード電極３４０を、セラミック基板のスルーホール貫通導体毎に分割した構造としているので、分割された表面カソード電極部１３３ａおよび表面カソード電極分離部１３３ｂの間にテスト電圧を印加することで、表面カソード電極本体部１３３ａから、スルーホール貫通導体１３３、裏面カソード電極１３５、スルーホール貫通導体１３３を経て表面カソード電極分離部１３３ｂにいたる経路での接続不良を検出でき、また、分割された表面アノード電極本体部１３４ａおよび表面アノード電極分離部１３４ｂの間にテスト電圧を印加することで、表面アノード電極本体部１３４ａから、スルーホール貫通導体１３４、裏面カソード電極１３６、スルーホール貫通導体１３４を経て表面カソード電極分離部１３４ｂにいたる経路での接続不良を検出できる。この結果、経時的な劣化を回避することができ、さらに信頼性の高い半導体発光装置を提供できる。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。貫通電極を含む基板を使用し、基板裏面を実装面とし、基板上には封止体で覆われた半導体チップを有する半導体装置にも適用が可能である。
また、以上のような半導体発光装置を実装基板に搭載し、照明モジュールとしたり、上記の半導体装置をＩＣ部品として組み込んだ電子機器（電気機器）を構成することで信頼性の高い照明モジュールや電子機器を提供することができる。
本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、絶縁性基板上にＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップなどの半導体チップを実装した表面実装型の半導体装置、およびこのような半導体装置を検査する方法、並びに、このような半導体装置を用いた電気機器の分野において、絶縁性基板上に半導体チップを実装してなる表面実装型デバイスを構成する絶縁性基板の電極構造を、その表面電極と裏面電極とを複数の接続電極により接続した信頼性の高い電極構造とし、しかもこのような電極構造における、表面電極あるいは裏面電極と複数の接続電極のいずれかとの接続不良を確実に検査することができ、これにより、経時劣化の小さい、信頼性の高いＬＥＤデバイスもしくはＩＣ部品を提供することができる半導体装置およびその検査方法、並びにこのような半導体装置を用いた電気機器を提供することができる。
１０、２０、３０、１００、１１０、１２０、１３０ 半導体発光装置
１５ａ、１５ｂ、２５ａ、２５ｂ、３５ａ、３５ｂ 裏面個別カソード電極
１５ｃ、１６ｃ、３５ｃ、３６ｃ 切り込み部
１６ａ、１６ｂ、２６ａ、２６ｂ、３６ａ、３６ｂ 裏面個別アノード電極
１０１、１１１、１２１、１３１ セラミック基板
１０１ａ、１２１ａ、１３１ａ 封止樹脂
１０３、１１３、１３５、２３０、３３０ 表面カソード電極
１０４、１１４、１３６、２４０、３４０ 表面アノード電極
１０５、１０６ 側面電極
１０５ａ、１０５ｂ 裏面個別カソード電極
１０６ａ、１０６ｂ 裏面個別アノード電極
１０８ メッキ層
１１５、１１６、１２３、１２４、１３３ スルーホール貫通導体
１１５ａ、１１５ｂ 裏面個別カソード電極
１１６ａ、１１６ｂ 裏面個別アノード電極
１２３ａ、１３３ａ 表面カソード電極本体部
１２３ｂ、１３３ｂ 表面カソード電極分離部
１２４ａ、１３４ａ 表面アノード電極本体部
１２４ｂ、１３４ｂ 表面アノード電極分離部
１２５、１５０ 裏面カソード電極
１２６、１６０ 裏面アノード電極
１２７ リフレクタ部材
Ｂ ベース基板
Ｒｃ チップ領域
ＳＬｈ 横方向のスクライブ溝
ＳＬｖ 縦方向のスクライブ溝
ＴＨ スルーホール
Ｗ ボンディングワイヤ

Claims (14)

  1. 絶縁性基板上に半導体素子を実装してなる半導体装置であって、
    該絶縁性基板の表面側に形成され、該半導体素子の素子電極と接続される基板表面電極と、
    該絶縁性基板の裏面側に形成され、該基板表面電極と電気的に接続される基板裏面電極と、
    該絶縁性基板の厚み方向に沿ってその表面および裏面の一方側から他方側に延び、該基板表面電極と該基板裏面電極とを電気的に接続する複数の接続電極とを備え、
    該基板表面電極および該基板裏面電極の一方は、
    該複数の接続電極の各々毎に分離された平面パターンを持つよう形成されており、
    該基板表面電極および該基板裏面電極の他方は、
    該複数の接続電極のすべてと接続される、連続した単一の平面パターンを持つよう形成されている、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記基板表面電極は、前記複数の接続電極の全てと電気的に接続される、連続した単一の平面パターンを持つよう形成されており、
    前記基板裏面電極は、該複数の接続電極の各々毎に分離された平面パターンを持つよう形成されている、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記基板表面電極は、前記複数の接続電極の各々毎に分離された平面パターンを持つよう形成されており、
    前記基板裏面電極は、前記複数の接続電極の全てと電気的に接続される、連続した単一の平面パターンを持つよう形成されている、半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記絶縁性基板上に配置された前記半導体素子を封止する封止樹脂を備え、
    前記絶縁性基板の側面には、その表面および裏面の一方側から他方側に延びる切欠部が形成され、
    前記複数の接続電極は、該切欠部の表面に形成され、前記基板表面電極と前記基板裏面電極とを電気的に接続する複数の側面電極である、半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記側面電極と前記基板表面電極との接続部は、前記封止樹脂が、該側面電極の形成されている切欠部に侵入するのを阻止されるよう形成した絶縁膜により覆われている、半導体装置。
  6. 請求項２に記載の半導体装置において、
    前記絶縁性基板に形成され、その表面および裏面の一方側から他方側に延びるスルーホールを有し、
    前記接続電極は、該スルーホールの内面に形成され、前記基板表面電極と前記基板裏面電極とを接続する複数の貫通電極である、半導体装置。
  7. 請求項５に記載の半導体装置において、
    前記基板表面電極は、
    前記絶縁性基板の表面側に形成され、前記半導体素子の第１の素子電極と接続される第１の基板表面電極と、
    該絶縁性基板の表面側に形成され、該半導体素子の第２の素子電極と接続される第２の基板表面電極とを含み、
    前記基板裏面電極は、
    該絶縁性基板の裏面側に形成され、該第１の基板表面電極と電気的に接続される第１の基板裏面電極と、
    該絶縁性基板の裏面側に形成され、該第２の基板表面電極と電気的に接続される第２の基板裏面電極とを含み、
    前記側面電極は、
    該絶縁性基板の厚み方向に沿ってその表面および裏面の一方側から他方側に延び、該第１の基板表面電極と該第１の基板裏面電極とを電気的に接続する複数の第１の側面電極と、
    該絶縁性基板の厚み方向に沿ってその表面および裏面の一方側から他方側に延び、該第２の基板表面電極と該第２の基板裏面電極とを電気的に接続する複数の第２の側面電極とを含み、
    該第１の基板裏面電極は、
    該複数の第１の側面電極の各々毎に分離された平面パターンを持つよう形成されており、
    該第２の基板裏面電極は、
    該複数の第２の側面電極の各々毎に分離された平面パターンを持つよう形成されている、半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記半導体素子は、前記第１の素子電極としてカソード電極を有し、かつ前記第２の素子電極としてアノード電極を有する発光ダイオードであり、
    前記第１の素子電極であるカソード電極と前記第１の基板表面電極とが接続され、
    前記第２の素子電極であるアノード電極と前記第２の基板表面電極とが接続されている、半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記カソード電極と接続される第１の基板表面電極は、２つの前記第１の側面電極を介して前記第１の基板裏面電極と接続されており、
    前記アノード電極と接続される第２の基板表面電極は、２つの前記第２の側面電極を介して前記第２の基板裏面電極と接続されている、半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記基板表面電極および前記基板裏面電極は、
    前記絶縁性基板上に設定されている、該絶縁性基板のスクライブを行うためのスクライブラインと重ならないよう配置されている半導体装置。
  11. 請求項３に記載の半導体装置において、
    前記絶縁性基板上に前記半導体素子を覆うよう形成され、該半導体素子を封止する封止体を有し、
    前記基板表面電極は、該封止体の内部からその外部に達するよう形成されている、半導体装置。
  12. 請求項１に記載の半導体装置において、
    前記絶縁性基板はセラミック基板である、半導体装置。
  13. 請求項１に記載の半導体装置を検査する検査方法であって、
    前記基板表面電極が、前記複数の接続電極の各々毎に分離された平面パターンを持つとき、該基板表面電極の、分離された２つの平面パターンに対応する部分の間に電圧を印加し、前記基板裏面電極が、前記複数の接続電極の各々毎に分離された平面パターンを持つとき、該基板裏面電極の、分離された２つの平面パターンに対応する部分の間に電圧を印
    加するステップと、
    該電圧を印加するステップにより発生する電流値に基づいて、該複数の接続電極と該基板表面電極および該基板裏面電極との導通状態を確認するステップと
    を含む、半導体装置の検査方法。
  14. 半導体装置を備えた電気機器であって、
    該半導体装置は、請求項１ないし請求項１２のいずれかに記載の半導体装置である電気機器。
JP2010192898A 2010-08-30 2010-08-30 半導体装置およびその検査方法、並びに電気機器 Expired - Fee Related JP5649878B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010192898A JP5649878B2 (ja) 2010-08-30 2010-08-30 半導体装置およびその検査方法、並びに電気機器
CN201110254113.0A CN102386320B (zh) 2010-08-30 2011-08-30 半导体装置及其检测方法和电子设备
US13/221,007 US8749263B2 (en) 2010-08-30 2011-08-30 Semiconductor apparatus, inspection method thereof and electric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010192898A JP5649878B2 (ja) 2010-08-30 2010-08-30 半導体装置およびその検査方法、並びに電気機器

Publications (2)

Publication Number Publication Date
JP2012049480A JP2012049480A (ja) 2012-03-08
JP5649878B2 true JP5649878B2 (ja) 2015-01-07

Family

ID=45696310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010192898A Expired - Fee Related JP5649878B2 (ja) 2010-08-30 2010-08-30 半導体装置およびその検査方法、並びに電気機器

Country Status (3)

Country Link
US (1) US8749263B2 (ja)
JP (1) JP5649878B2 (ja)
CN (1) CN102386320B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
TWD164809S (zh) * 2014-01-28 2014-12-11 璨圓光電股份有限公司 發光二極體晶片之部分
TWD173887S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD745474S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
USD757663S1 (en) * 2014-01-28 2016-05-31 Formosa Epitaxy Incorporation Light emitting diode chip
TWD163754S (zh) * 2014-01-28 2014-10-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD173883S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD745472S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
TWD173888S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
CN108311812A (zh) 2014-04-02 2018-07-24 千住金属工业株式会社 软钎料合金和使用其的方法
CN105280626A (zh) * 2014-06-25 2016-01-27 常州欧密格光电科技有限公司 超小超薄高光效侧射型高亮白光led元件
US10290591B2 (en) * 2015-03-26 2019-05-14 Kyocera Corporation Wiring board, electronic device, and electronic module
JP6693370B2 (ja) 2016-09-21 2020-05-13 豊田合成株式会社 発光装置
JP7186358B2 (ja) * 2018-11-15 2022-12-09 日亜化学工業株式会社 発光装置の製造方法、発光装置及び光源装置
JP7332094B2 (ja) * 2019-05-29 2023-08-23 日清紡マイクロデバイス株式会社 電子回路装置
CN116995170B (zh) * 2023-05-24 2024-11-15 佛山大学 一种电极封装结构和发光模组

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
JP2000091645A (ja) * 1998-09-10 2000-03-31 Sharp Corp 半導体発光装置及びその製造方法
JP2001177159A (ja) * 1999-12-16 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2001298244A (ja) * 2000-04-17 2001-10-26 Mitsubishi Electric Corp 半導体装置実装用プリント基板
JP2003121492A (ja) * 2001-10-15 2003-04-23 Matsushita Electric Ind Co Ltd 球面バンプとの接触構造
JP4360788B2 (ja) 2002-08-29 2009-11-11 シチズン電子株式会社 液晶表示板用のバックライト及びそれに用いる発光ダイオードの製造方法
JP2006196702A (ja) * 2005-01-13 2006-07-27 Epson Toyocom Corp 表面実装型電子デバイス
US8288936B2 (en) * 2007-06-05 2012-10-16 Sharp Kabushiki Kaisha Light emitting apparatus, method for manufacturing the light emitting apparatus, electronic device and cell phone device
CN101325193B (zh) * 2007-06-13 2010-06-09 先进开发光电股份有限公司 发光二极管封装体

Also Published As

Publication number Publication date
JP2012049480A (ja) 2012-03-08
CN102386320B (zh) 2014-07-23
US8749263B2 (en) 2014-06-10
CN102386320A (zh) 2012-03-21
US20120049882A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5649878B2 (ja) 半導体装置およびその検査方法、並びに電気機器
EP3582261B1 (en) Method for preparing a surface-mounted rgb-led packaging module
CN102403306B (zh) 发光二极管封装结构
US20150049447A1 (en) Base Substrate Which Prevents Burrs Generated During the Cutting Process and Method for Manufacturing the Same
CN105990499A (zh) 发光二极管封装结构及其制作方法
JP2009130195A (ja) 半導体発光装置
JP6226068B2 (ja) 半導体装置
JP2009141169A (ja) 半導体装置
JP5041593B2 (ja) チップ型半導体装置の製造方法
CN101840976A (zh) 发光元件
US9655238B2 (en) Wiring board, method for manufacturing wiring board, and electronic device
RU2721101C2 (ru) Островковый держатель для светоизлучающего устройства
JP2020161697A (ja) 半導体発光装置
JP5779406B2 (ja) 照明装置
US20050280018A1 (en) Light-emitting diode
KR20120116945A (ko) 발광 장치
JP6116560B2 (ja) 発光装置
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
CN103107273B (zh) 发光二极管封装
JP6094415B2 (ja) 配線基板および基板モジュール
KR100463957B1 (ko) 발광 다이오드 장치를 제조하는 방법
US20240172364A1 (en) Circuit board, display apparatus, and method for manufacturing circuit board
JP4453004B2 (ja) 発光素子搭載用の配線基板
JPH10173241A (ja) チップ部品型ｌｅｄ及びその製造方法
JP6711568B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141112

R150 Certificate of patent or registration of utility model

Ref document number: 5649878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees