JP6111768B2 - 貫通型コンデンサ - Google Patents

Description

この発明は、貫通型コンデンサに関するものであり、特に、複数の内部電極が積層された構造を有する貫通型コンデンサに関するものである。

積層構造を有する貫通型コンデンサが、たとえば特開２０００−５８３７６号公報（特許文献１）に記載されている。特許文献１に記載される貫通型コンデンサは、一般的な構造を有するもので、互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面からなる外表面を有する、セラミック基体（誘電体素体）を備える。セラミック基体の内部には、各々複数の第１および第２の内部電極が積層方向において交互に配置されている。そして、第１の内部電極は、その両端が第１および第２の端面に導出され、第２の内部電極は、その両端が第１および第２の側面に導出されている。

このような貫通型コンデンサにおいて、低容量化を図ろうとすると、内部電極の枚数を減らすことになるが、このことは、直流抵抗の上昇を招く。直流抵抗の上昇は、貫通型コンデンサの発熱量の増加をもたらすため、これを抑制するためには、定格電流を下げざるを得ない。

また、特開平９−５６５３３５号公報（特許文献２）にも、積層構造を有する貫通型コンデンサが記載されている。特許文献２に記載される貫通型コンデンサも、互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面からなる外表面を有する、積層体（誘電体素体）を備える。積層体の内部には、その両端が第１および第２の端面に引き出される信号用の貫通電極と、貫通電極の上側および下側において、その両端が第１および第２の側面に引き出されるアース電極とが配置される。

特許文献２に記載の発明では、静電容量を大きくせずに電流容量を大きくするため、アース電極の間に少なくとも３個の信号用の貫通電極が重なり合うように積層される。したがって、特許文献２に記載の発明によれば、信号用の貫通電極の直流抵抗を低下させることができる。なお、特許文献２では、信号用の貫通電極の上側および下側にそれぞれ１個ずつアース電極が配置されている実施例が記載されている。

他方、近年、電子機器の小型化・多機能化をより進めた結果、そこに用いられる種々のチップ状電子部品を実装するための回路基板等において、実装ランド設計が制限されてきている。その結果、本来の設計時には、端面にある外部電極を信号用、側面にある外部電極を接地用とすることが意図されていたチップ状電子部品であっても、逆に、端面にある外部電極を接地用、側面にある外部電極を信号用として用いる必要性が生じることがある。したがって、回路基板等に実装されるチップ状電子部品は、このようないわゆる「逆使い」を可能とする構造であることが望まれる。

しかし、このような「逆使い」を、特許文献２に記載の貫通型コンデンサに対して適用すると、本来、アース電極であったものが信号用電極として用いられることになるが、信号用電極となる本来のアース電極は、前述したように、本来の信号用電極の上下に１個ずつ、すなわち合計２個しか備えないため、信号経路において、直流抵抗が高くなってしまうという問題に遭遇し得る。

特開２０００−５８３７６号公報 特開平９−５６５３３５号公報

そこで、この発明の目的は、上記のような問題を解決し得る、すなわち、低容量化が図られても、また、「逆使い」をしても、信号経路での直流抵抗の上昇を抑制することができる、貫通型コンデンサを提供しようとすることである。

なお、「逆使い」をしても、直流抵抗の上昇を抑制するということは、本来の実装方向の場合と「逆使い」の場合とで、同じ直流抵抗となることを必ずしも意味するものではない。すなわち、「逆使い」しても、信号経路での直流抵抗が実用可能な程度に抑えられるということである。

この発明は、互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面からなる外表面を有する、誘電体素体と、誘電体素体の外表面上に、互いに分離して形成された、第１ないし第４の外部電極と、誘電体素体の内部に配置され、主要部と第１および第２の外部電極にそれぞれ電気的に接続されるように外表面にまで引き出された第１および第２の引出し部とを有する、複数の第１の内部電極と、誘電体素体の内部に配置され、主要部と第３および第４の外部電極にそれぞれ電気的に接続されるように外表面にまで引き出された第３および第４の引出し部とを有する、複数の第２の内部電極と、を備える、貫通型コンデンサに向けられるものであって、上述した技術的課題を解決するため、以下のような構成を備えることを特徴としている。

この発明の第１の局面では、第１の内部電極と第２の内部電極とは形状が互いに異なるが、複数の第１の内部電極が与える直流抵抗と複数の第２の内部電極が与える直流抵抗とは互いにほぼ同じであり、第１の内部電極は、第２の内部電極と対向して静電容量を形成する第１の容量形成用内部電極と、第２の内部電極と対向しない第１の直流抵抗低減用内部電極とを有し、第２の内部電極は、第１の内部電極と対向して静電容量を形成する第２の容量形成用内部電極と、第１の内部電極と対向しない第２の直流抵抗低減用内部電極とを有することを特徴としている。

上述の第１および第２の直流抵抗低減用内部電極は、静電容量の形成に寄与せず、専ら直流抵抗の低減のために設けられる。

この発明の第２の局面では、第１の内部電極と第２の内部電極とは形状が互いに異なるが、複数の第１の内部電極が与える直流抵抗と複数の第２の内部電極が与える直流抵抗とは互いにほぼ同じであり、誘電体素体には、第１の内部電極と第２の内部電極とが対向して静電容量を形成している、容量形成部と、第１の内部電極が連続して積層され、連続して積層された第１の内部電極のうちの少なくとも１つは第２の内部電極と対向しない状態にある、第１の連続積層部と、第２の内部電極が連続して積層され、連続して積層された第２の内部電極のうちの少なくとも１つは第１の内部電極と対向しない状態にある、第２の連続積層部と、が形成されていることを特徴としている。

第２の局面は、第１の局面とは別の観点からこの発明を規定するものである。第２の局面において、内部電極は、容量形成部と第１または第２の連続積層部との双方に含まれるものもある。

前述したように、複数の第１の内部電極が与える直流抵抗と複数の第２の内部電極が与える直流抵抗とが互いにほぼ同じであると、信号経路での直流抵抗が「逆使い」によって変わりにくいので、実装ランド設計の自由度が上がる。なお、この発明では、第１の内部電極と第２の内部電極とは形状が互いに異なるので、直流抵抗に差が出ることが通常であり、工業的製造において、直流抵抗の差を完全に零にすることはむしろ不可能であるといえる。そのため、前述したように、複数の第１の内部電極が与える直流抵抗と複数の第２の内部電極が与える直流抵抗とについて、互いに「ほぼ」同じであるという表現を用いた。

複数の第１の内部電極が与える直流抵抗と複数の第２の内部電極が与える直流抵抗との差を小さくし、複数の第１の内部電極が与える直流抵抗と複数の第２の内部電極が与える直流抵抗とを互いにほぼ同じとするため、以下のような好ましい実施態様が採用される。

第１の好ましい実施態様では、第１および第２の内部電極のうちのいずれか一方は、いずれか他方に比べて、引出し部の幅が狭いが、厚みが厚い。引出し部の幅が狭い分、直流抵抗が高くなるが、厚みを厚くすることで抵抗を低くすることができるため、第１および第２の内部電極の各々の直流抵抗を互いに近づけることができる。

第２の好ましい実施態様では、第１および第２の内部電極のうちのいずれか一方は、いずれか他方に比べて、一方の引出し部の外表面上での位置から他方の引出し部の外表面上での位置までの内部電極上での最短距離が長いが、引出し部の幅が広い。距離が長い分、直流抵抗が高くなるが、引出し部の幅を広くすることで抵抗をより低くすることができるため、第１および第２の内部電極の各々の直流抵抗を互いに近づけることができる。

第３の好ましい実施態様では、第１および第２の内部電極のうちのいずれか一方は、いずれか他方に比べて、引出し部の幅が狭いが、積層枚数が多い。引出し部の幅が狭い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗をより低くすることができるため、第１および第２の内部電極の各々の直流抵抗を互いに近づけることができる。

第４の好ましい実施態様では、第１および第２の内部電極のうちのいずれか一方は、いずれか他方に比べて、一方の引出し部の外表面上での位置から他方の引出し部の外表面上での位置までの内部電極上での最短距離が長いが、積層枚数が多い。距離が長い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗を低くすることができるため、第１および第２の内部電極の各々の直流抵抗を互いに近づけることができる。

上述した第１の局面において、第１および第２の内部電極の積層方向における最も外側には、直流抵抗低減用内部電極が位置していてもよい。これは、容量形成用内部電極が積層方向における最も外側に位置しないことを意味している。最外層に位置する内部電極の露出部は酸化されやすく、外部電極との電気的接触性が低下するおそれがあるため、容量形成用内部電極は、このような最外層に位置させない方が良い。また、低容量化が図られた貫通型コンデンサにあっては、容量形成用内部電極が配置されない誘電体素体の外層部の厚み比率が相対的に高くなり、誘電体素体の機械的強度が低下する傾向がある。しかし、上記のような構成を採用すれば、誘電体素体の外層部に直流抵抗低減用内部電極を配置することによって、誘電体素体の機械的強度を向上させることができる。

上述した第２の局面において、容量形成部は、第１および第２の連続積層部よりも誘電体素体の第１の主面側に偏って位置されているものを含んでいてもよい。この構成では、誘電体素体の第１の主面を回路基板等に向けて実装すれば、回路基板等上の実装ランドから流れる電流の経路を短くすることができるため、等価直列インダクタンス（ＥＳＬ）を下げることができる。

上記実施態様において、容量形成部は、第１および第２の連続積層部よりも誘電体素体の第２の主面側に偏って位置されているものをさらに含んでいてもよい。この構成によれば、誘電体基板の第１および第２の主面のいずれを回路基板等に向けて実装しても、回路基板等上の実装ランドから流れる電流の経路を短くすることができ、ＥＳＬを下げることができる。

また、第２の局面において、通常、第１の連続積層部は、第１の内部電極を３枚以上有し、第２の連続積層部は、第２の内部電極を３枚以上有するようにされる。たとえば、第１および第２の連続積層部が、それぞれ、各３枚の第１および第２の内部電極を有する場合には、容量形成に寄与しない内部電極は、第１および第２の連続積層部の各々において、それぞれ、中央に位置する１枚のみである。このことは、連続積層部では、必ずしも、容量形成に寄与しない内部電極のみが連続して積層されているわけではないことを意味している。

この発明において、第１および第２の内部電極の各々と同一平面上において、第１および第２の内部電極の各々と分離し、かつ誘電体素体の外表面にまで引き出された状態で形成される、補助電極をさらに備えることが好ましい。このように、補助電極を備えていると、誘電体素体の外表面における電極材料の露出が多くなるため、外部電極の密着性を向上させることができる。

この発明によれば、静電容量形成に寄与する内部電極の枚数が少なくされることによって低容量化が図られた貫通型コンデンサであっても、直流抵抗低減用内部電極または連続積層部の存在によって、第１および第２の外部電極間での直流抵抗についても、第３および第４の外部電極間での直流抵抗についても、これら直流抵抗を下げることができる。したがって、本来の実装方向であっても、「逆使い」であっても、信号経路での直流抵抗を実用可能な程度に抑えることができる。

そのため、貫通型コンデンサの発熱が抑制され、その結果、定格電流を上げることができる。また、「逆使い」を問題なく採用することができるので、貫通型コンデンサを実装する回路基板等において、実装ランド設計の自由度を高めることができ、よって、電子機器の小型化・多機能化をより容易に進めることができる。

この発明の第１の実施形態による貫通型コンデンサ１の外観を示す斜視図である。 図１に示した貫通型コンデンサ１に備える誘電体素体２の、主面１１および１２に平行な面であって、第１の内部電極３が配置される面に沿う断面図である。 図１に示した貫通型コンデンサ１に備える誘電体素体２の、主面１１および１２に平行な面であって、第２の内部電極４が配置される面に沿う断面図である。 図１に示した貫通型コンデンサ１の、誘電体素体２の側面１３および１４に平行な面に沿う断面図である。 図１に示した貫通型コンデンサ１の、誘電体素体２の端面１５および１６に平行な面に沿う断面図である。 この発明の第２の実施形態による貫通型コンデンサ１ａの、誘電体素体２ａの側面１３および１４に平行な面に沿う断面図である。 図６に示した貫通型コンデンサ１ａの、誘電体素体２ａの端面１５および１６に平行な面に沿う断面図である。 この発明の第３の実施形態による貫通型コンデンサ１ｂの、誘電体素体２ｂの側面１３および１４に平行な面に沿う断面図である。 図８に示した貫通型コンデンサ１ｂの、誘電体素体２ｂの端面１５および１６に平行な面に沿う断面図である。 この発明の第４の実施形態による貫通型コンデンサ１ｃの、誘電体素体２ｃの側面１３および１４に平行な面に沿う断面図である。 図１０に示した貫通型コンデンサ１ｃの、誘電体素体２ｃの端面１５および１６に平行な面に沿う断面図である。 この発明の第５の実施形態による貫通型コンデンサ１ｄの、誘電体素体２ｄの側面１３および１４に平行な面に沿う断面図である。 図１２に示した貫通型コンデンサ１ｄの、誘電体素体２ｄの端面１５および１６に平行な面に沿う断面図である。 この発明の第６の実施形態による貫通型コンデンサ１ｅの、誘電体素体２ｅの主面１１および１２方向から示した平面図である。 図１４に示した貫通型コンデンサ１ｅに備える誘電体素体２ｅの、主面１１および１２に平行な面であって、第１の内部電極３が配置される面に沿う断面図である。 図１４に示した貫通型コンデンサ１ｅに備える誘電体素体２ｅの、主面１１および１２に平行な面であって、第２の内部電極４が配置される面に沿う断面図である。 この発明の第７の実施形態による貫通型コンデンサ１ｆの、誘電体素体２ｆの主面１１および１２方向から示した平面図である。 図１７に示した貫通型コンデンサ１ｆに備える誘電体素体２ｆの、主面１１および１２に平行な面であって、第１の内部電極３が配置される面に沿う断面図である。 図１７に示した貫通型コンデンサ１ｆに備える誘電体素体２ｆの、主面１１および１２に平行な面であって、第２の内部電極４が配置される面に沿う断面図である。 この発明の第８の実施形態による貫通型コンデンサ１ｇの外観を示す斜視図である。 図２０に示した貫通型コンデンサ１ｇに備える誘電体素体２ｇの、主面１１および１２に平行な面であって、第１の内部電極３が配置される面に沿う断面図である。 図２０に示した貫通型コンデンサ１ｇに備える誘電体素体２ｇの、主面１１および１２に平行な面であって、第２の内部電極４が配置される面に沿う断面図である。 図２０に示した貫通型コンデンサ１ｇの、誘電体素体２ｇの側面１３および１４に平行な面に沿う断面図である。 図２０に示した貫通型コンデンサ１ｇの、誘電体素体２ｇの端面１５および１６に平行な面に沿う断面図である。

［第１の実施形態］
図１ないし図５は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による貫通型コンデンサ１は、誘電体素体２と、誘電体素体２の内部にそれぞれ配置された、第１および第２の内部電極３および４と、誘電体素体２の外表面上に配置された第１ないし第４の外部電極５〜８と、を備えている。以下、貫通型コンデンサ１の構造の詳細を、（１）誘電体素体、（２）外部電極、（３）内部電極、（４）その他に分けて説明する。

（１）誘電体素体
誘電体素体２は、その外表面として、互いに対向する第１および第２の主面１１および１２と、互いに対向する１対の側面１３および１４と、互いに対向する１対の端面１５および１６とを有する、ほぼ直方体状をなしている。誘電体素体２は、図２〜図５に示すように、主面１１および１２の方向に延びかつ積層された複数の誘電体層１７からなる積層構造を有する。

誘電体素体２は、コーナー部および稜部に丸みがつけられていることが好ましい。

誘電体素体２は、好ましくは、誘電体セラミックから構成される。誘電体素体２が誘電体セラミックから構成されるとき、誘電体セラミック材料としては、たとえば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とするものを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。

なお、誘電体素体２は、セラミック以外の誘電体から構成されてもよい。

（２）外部電極
第１ないし第４の外部電極５〜８は、誘電体素体２の外表面上に、互いに分離して形成されている。

より詳細には、第１および第２の外部電極５および６は、それぞれ、誘電体素体２の第１および第２の端面１５および１６上に形成されている。この実施形態では、第１および第２の外部電極５および６は、主面１１および１２ならびに側面１３および１４の各一部にまで回り込んでいる。

第３および第４の外部電極７および８は、それぞれ、誘電体素体２の第１および第２の側面１３および１４の各一部上に形成されている。この実施形態では、第３および第４の外部電極７および８は、主面１１および１２の各一部にまで回り込んでいる。

外部電極５〜８は、たとえば、Ｎｉを含む導電性ペーストを焼き付けることによって形成される。

（３）内部電極
内部電極３および４は、その形状および機能から、第１の内部電極３と第２の内部電極４とに分類される。なお、断面図である図４および図５において、第１の内部電極３と第２の内部電極４との表示上での区別をより明瞭にするため、第の内部電極３ならびに第１の内部電極３と同一面上に位置する後述の補助電極２７および２８については、実線で表示し、第２の内部電極４ならびに第２の内部電極４と同一面上に位置する後述の補助電極２９および３０については、点線で表示している。この表示方法は、後述する図６〜図１３、図２３および図２４でも採用している。

第１の内部電極３は、図２に示すように、誘電体素体２の第１の端面１５と第２の端面５との間にわたって延び、その中央部にあたる主要部１８と、第１および第２の外部電極５および６にそれぞれ電気的に接続されるように第１および第２の端面１５および１６にまで引き出された第１および第２の引出し部１９および２０とを有する。

第２の内部電極４は、図３に示すように、誘電体素体２の第１の側面１３と第２の側面１４との間にわたって延び、その中央部にあたる主要部２１と、第３および第４の外部電極７および８にそれぞれ電気的に接続されるように第１および第２の側面１３および１４にまで引き出された第３および第４の引出し部２２および２３とを有する。

図２と図３とを対比すればわかるように、第１の内部電極３の主要部１８と第２の内部電極４の主要部２１とは、積層方向に見たとき、同じ投影位置にある。

内部電極３および４は、その機能から、容量形成用内部電極（Ａ）と直流抵抗低減用内部電極（Ｂ）とに分類される。

第１の内部電極３によって与えられる第１の容量形成用内部電極３（Ａ）は、第２の内部電極４と対向して静電容量を形成するものであり、図４および図５に示した容量形成部２４に位置している。第１の内部電極３によって与えられる第１の直流抵抗低減用内部電極３（Ｂ）は、第２の内部電極４と対向しないものであり、図４および図５に示した第１の連続積層部２５に位置している。

第２の内部電極４によって与えられる第２の容量形成用内部電極４（Ａ）は、第１の内部電極３と対向して静電容量を形成するものであり、図４および図５に示した容量形成部２４に位置している。第２の内部電極４によって与えられる第２の直流抵抗低減用内部電極４（Ｂ）は、第１の内部電極３と対向しないものであり、図４および図５に示した第２の連続積層部２６に位置している。

なお、第１の連続積層部２５に位置する第１の内部電極３のすべてが、必ずしも第１の直流抵抗低減用内部電極３（Ｂ）となるものではない。第１の連続積層部２５において連続して積層される第１の内部電極３のうち、容量形成部２４または第２の連続積層部２６に隣接する位置にあるものは、第１の直流抵抗低減用内部電極３（Ｂ）となるものではなく、第１の容量形成用内部電極３（Ａ）となるものである。したがって、第１の連続積層部２５では、連続して積層された第１の内部電極３のうちの少なくとも１つ、より特定的には、容量形成部２４または第２の連続積層部２６に隣接する位置にあるものを除く第１の内部電極３が第２の内部電極と対向しない状態にあり、これが第１の直流抵抗低減用内部電極３（Ｂ）となる。

第２の連続積層部２６に位置する第２の内部電極４についても同様のことがいえる。第２の連続積層部２６において連続して積層される第２の内部電極４のうち、容量形成部２４または第１の連続積層部２５に隣接する位置にあるものは、第２の直流抵抗低減用内部電極４（Ｂ）となるものではなく、第２の容量形成用内部電極４（Ａ）となるものである。

通常、第１の連続積層部２５は、第１の内部電極３を３枚以上有し、第２の連続積層部２６は、第２の内部電極４を３枚以上有するようにされる。図示の実施形態では、たとえば、第１および第２の連続積層部２５および２６が、それぞれ、各４枚の第１および第２の内部電極３および４を有している。この場合、容量形成に寄与しない内部電極３および４は、それぞれ、積層方向での中央に位置する２枚のみである。

この実施形態では、第１および第２の内部電極３および４の積層方向における最も外側に、容量形成部２４に含まれる容量形成用内部電極３（Ａ）および４（Ａ）が位置している。言い換えると、容量形成部２４は、第１および第２の連続積層部２５および２６よりも誘電体素体２の第１および第２の主面１１および１２の各々側に偏って位置されている。この構成によれば、誘電体素体２の第１および第２の主面１１および１２のいずれを回路基板等に向けて実装しても、回路基板等上の実装ランドから流れる電流の経路を短くすることができるため、ＥＳＬを下げることができる。

複数の第１の内部電極３が与える直流抵抗と複数の第２の内部電極４が与える直流抵抗とは、互いにほぼ同じである。

複数の第１の内部電極３が与える直流抵抗と複数の第２の内部電極４が与える直流抵抗とが互いにほぼ同じ場合、信号経路での直流抵抗が「逆使い」によって変わりにくいので、実装ランド設計の自由度が上がる。

複数の第１の内部電極３が与える直流抵抗と複数の第２の内部電極４が与える直流抵抗との差を小さくし、好ましくは、上記のように、複数の第１の内部電極３が与える直流抵抗と複数の第２の内部電極４が与える直流抵抗とを互いにほぼ同じとするため、内部電極の積層枚数、厚み、引出し部間の距離、および／または引出し部の幅を変えるという手段を採用することができる。たとえば、たとえば、積層枚数が増えれば、直流抵抗が下がる。また、内部電極の厚みが厚くなれば、直流抵抗が下がる。引出し部間の距離が短くなれば、直流抵抗が下がる。引出し部の幅が広ければ、直流抵抗が下がる。図示した実施形態においては、具体的に、以下のような手段が採用され得る。

第１に、第２の内部電極４の引出し部２２および２３は、第１の内部電極３の引出し部１９および２０に比べて、幅が狭いが、厚みが厚くされる。引出し部の幅が狭い分、直流抵抗が高くなるが、厚みを厚くすることで抵抗を低くすることができるため、第１および第２の内部電極３および４の各々の直流抵抗を互いに近づけることができる。引出し部の厚みを厚くするには、たとえば、導電性ペーストを数回重ねて印刷したり、印刷に用いる導電性ペーストの粘度を高くしたりすればよい。

第２に、第１の内部電極３における第１の引出し部１９の第１の端面１５上での位置から同じく第２の引出し部２０の第２の端面１６上での位置までの内部電極３上での最短距離が、第２の内部電極４における第３の引出し部２２の第１の側面１３上での位置から同じく第４の引出し部２３の第２の側面１４上での位置までの内部電極４上での最短距離より長いが、第１の内部電極３の引出し部１９および２０の幅は、第２の内部電極４の引出し部２２および２３の幅より広くされる。距離が長い分、直流抵抗が高くなるが、引出し部の幅を広くすることで抵抗をより低くすることができるため、第１および第２の内部電極３および４の各々の直流抵抗を互いに近づけることができる。

第３に、図４および図５には現れていないが、第２の内部電極４の引出し部２２および２３は、第１の内部電極３の引出し部１９および２０に比べて、幅が狭いが、第２の内部電極４の積層枚数は、第１の内部電極３の積層枚数より多くされる。引出し部の幅が狭い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗をより低くすることができるため、第１および第２の内部電極３および４の各々の直流抵抗を互いに近づけることができる。

第４に、図４および図５には現れていないが、第１の内部電極３における第１の引出し部１９の第１の端面１５上での位置から同じく第２の引出し部２０の第２の端面１６上での位置までの内部電極３上での最短距離が、第２の内部電極４における第３の引出し部２２の第１の側面１３上での位置から同じく第４の引出し部２３の第２の側面１４上での位置までの内部電極４上での最短距離より長いが、第２の内部電極４の積層枚数は、第１の内部電極３の積層枚数より多くされる。距離が長い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗を低くすることができるため、第１および第２の内部電極３および４の各々の直流抵抗を互いに近づけることができる。

（４）その他
この実施形態では、図２ないし図５に示すように、静電容量取得に実質的に寄与しない補助電極２７〜３０が設けられる。

補助電極２７および２８は、第１の内部電極３と同一平面上において、第１の内部電極３と分離し、かつ、それぞれ、誘電体素体２の第１および第２の側面１３および１４にまで引き出された状態で形成される。その結果、図５に示すように、補助電極２７および２８は、それぞれ、第３および第４の外部電極７および８と接合される。このことから、補助電極２７および２８は、外部電極７および８の密着性の向上に寄与する。

他方、補助電極２９および３０は、第２の内部電極４と同一平面上において、第２の内部電極４と分離し、かつ、それぞれ、誘電体素体２の第１および第２の端面１５および１６にまで引き出された状態で形成される。その結果、図４に示すように、補助電極２９および３０は、それぞれ、第１および第２の外部電極５および６と接合される。このことから、補助電極２９および３０は、外部電極５および６の密着性の向上に寄与する。

［第２の実施形態］
この発明の第２の実施形態が図６および図７に示されている。図６および図７は、それぞれ、図４および図５に対応する図である。図６および図７において、図４および図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第２の実施形態による貫通型コンデンサ１ａでは、第１の実施形態による貫通型コンデンサ１と比べて、容量形成部２４の外側にも、直流抵抗低減用内部電極３（Ｂ）および４（Ｂ）がそれぞれ位置されることを特徴としている。このように、第１および第２の内部電極３および４の積層方向における最も外側に、直流抵抗低減用内部電極３（Ｂ）および４（Ｂ）を位置させることは、容量形成用内部電極３（Ａ）および４（Ａ）が積層方向における最も外側に位置しないことを意味している。

最外層に位置する内部電極の露出部は酸化されやすく、外部電極との電気的接触性が低下するおそれがある。この点を重視するならば、容量形成用内部電極は、このような最外層に位置させない方が良い。したがって、この実施形態によれば、容量形成用内部電極３（Ａ）および４（Ａ）の露出部が酸化されることによって、外部電極５〜８との電気的接触性が低下するといった事態を招きにくくすることができる。

また、低容量化が図られた貫通型コンデンサにあっては、容量形成用内部電極が配置されない誘電体素体の外層部の厚み比率が相対的に高くなり、誘電体素体の機械的強度が低下する傾向がある。しかし、上記のような構成を採用すれば、誘電体素体２ａの外層部に直流抵抗低減用内部電極３（Ｂ）および４（Ｂ）が配置されるので、誘電体素体２ａの機械的強度を向上させることができる。

［第３の実施形態］
この発明の第３の実施形態が図８および図９に示されている。図８および図９は、それぞれ、図４および図５に対応する図である。図８および図９において、図４および図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第３の実施形態による貫通型コンデンサ１ｂの誘電体素体２ｂにおいて、図４および図５に示した補助電極２７〜３０を備えていない。

［第４の実施形態］
この発明の第４の実施形態が図１０および図１１に示されている。図１０および図１１は、それぞれ、図４および図５に対応する図である。図１０および図１１において、図４および図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第４の実施形態による貫通型コンデンサ１ｃでは、容量形成部２４が連続積層部２５および２６のいずれよりも誘電体素体２ｃの第１の主面１１側に偏って位置されている。この構成では、誘電体素体２ｃの第１の主面１１を回路基板等に向けて実装すれば、回路基板等上の実装ランドから流れる電流の経路を短くすることができるため、等価直列インダクタンス（ＥＳＬ）を下げることができる。

第４の実施形態の変形例として、容量形成部２４が連続積層部２５および２６のいずれよりも誘電体素体２ｃの第２の主面１２側に偏って位置されていてもよい。

［第５の実施形態］
この発明の第５の実施形態が図１２および図１３に示されている。図１２および図１３は、それぞれ、図４および図５に対応する図である。図１２および図１３において、図４および図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第５の実施形態による貫通型コンデンサ１ｄでは、容量形成部２４が、誘電体素体２ｄの積層方向における中央部に配置され、それを積層方向における両端部から挟むように、第１および第２の連続積層部２５および２６が配置されている。

この実施形態によれば、前述した第２の実施形態の場合と同様、容量形成用内部電極３（Ａ）および４（Ａ）の露出部が酸化されることによって、外部電極５〜８との電気的接触性が低下するといった事態を招きにくくすることができる。

［第６の実施形態］
この発明の第６の実施形態が図１４ないし図１６に示されている。図１４は、第６の実施形態による貫通型コンデンサ１ｅの外観を示す平面図であり、図１５および図１６は、それぞれ、図２および図３に対応する図である。図１４ないし図１６において、図１ないし図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第６の実施形態による貫通型コンデンサ１ｅでは、まず、図１４に示すように、第１ないし第４の外部電極５〜８の位置関係が、第１の実施形態の場合と異なっている。すなわち、第１および第４の外部電極５および８が、それぞれ、誘電体素体２ｅの第１の端面１５上および第２の側面１４上に位置されることは、第１の実施形態の場合と同様であるが、第２の外部電極６が第１の側面１３上に位置され、第３の外部電極７が第２の端面１６上に位置される。

上記のような外部電極５〜８の配置の結果、第１および第２の内部電極３および４の各形状は、第１の実施形態の場合と比べて、以下のように変更されている。

第１の内部電極３は、図１５に示すように、誘電体素体２ｅの第１の端面１５と第１の側面１３との間にわたって延び、その中央部にあたる主要部１８と、第１および第２の外部電極５および６にそれぞれ電気的に接続されるように第１の端面１５および第１の側面１３にまで引き出された第１および第２の引出し部１９および２０とを有する。

第２の内部電極４は、図１６に示すように、誘電体素体２ｅの第２の端面１６と第２の側面１４との間にわたって延び、その中央部にあたる主要部２１と、第３および第４の外部電極７および８にそれぞれ電気的に接続されるように第２の端面１６および第２の側面１４にまで引き出された第３および第４の引出し部２２および２３とを有する。

［第７の実施形態］
この発明の第７の実施形態が図１７ないし図１９に示されている。図１７は、第７の実施形態による貫通型コンデンサ１ｆの外観を示す平面図であり、図１８および図１９は、それぞれ、図２および図３に対応する図である。図１７ないし図１９において、図１ないし図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第７の実施形態による貫通型コンデンサ１ｆについても、第６の実施形態の場合と同様、第１ないし第４の外部電極５〜８の位置関係が、第１の実施形態の場合と異なっている。すなわち、図１７に示すように、第１の外部電極５が第１の側面１３と第１の端面１５とが交差する第１の角部３１上に配置され、第２の外部電極６が第２の側面１４と第２の端面１６とが交差する第２の角部３２上に配置され、第３の外部電極７が第２の側面１４と第１の端面１５とが交差する第３の角部３３上に配置され、第４の外部電極８が第１の側面１３と第２の端面１６とが交差する第４の角部３４上に配置される。

上記のような外部電極５〜８の配置の結果、第１および第２の内部電極３および４の各形状は、第１の実施形態の場合と比べて、以下のように変更されている。

第１の内部電極３は、図１８に示すように、誘電体素体２ｆの第１の角部３１と第２の角部３２との間にわたって対角線方向に延び、その中央部にあたる主要部１８と、第１および第２の外部電極５および６にそれぞれ電気的に接続されるように第１の角部３１および第２の角部３２にまで引き出された第１および第２の引出し部１９および２０とを有する。

第２の内部電極４は、図１９に示すように、誘電体素体２ｆの第３の角部３３と第４の角部３４との間にわたって対角線方向に延び、その中央部にあたる主要部２１と、第３および第４の外部電極７および８にそれぞれ電気的に接続されるように第３の角部３３および第４の角部３４にまで引き出された第３および第４の引出し部２２および２３とを有する。

第６および第７の実施形態は、誘電体素体２ｆの外表面上での第１ないし第４の外部電極５〜８の各位置は問わないことを明示する意義がある。

［第８の実施形態］
この発明の第８の実施形態が図２０ないし図２４に示されている。図２０は図１に対応し、図２１は図２に対応し、図２２は図３に対応し、図２３は図４に対応し、図２４は図５に対応する。図２０ないし図２４において、図１ないし図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第８の実施形態による貫通型コンデンサ１ｇでは、誘電体素体２ｇを平面方向で見たとき、長手方向に延びる面を端面１５および１６と呼び、端面１５および１６に直交する方向に延びる面を側面１３および１４と呼ぶことにする。

第８の実施形態による貫通型コンデンサ１ｇは、図２０に示すように、誘電体素体２ｇの第１および第２の端面１５および１６上にそれぞれ形成される第１および第２の外部電極５および６の各々の数が、複数個、たとえば４個であることを特徴としている。

そのため、図２１に示すように、４個の第１の内部電極３が並列して設けられる。４個の第１の内部電極３は、各４個の第１および第２の外部電極５および６にそれぞれ電気的に接続される。

第８の実施形態の本質的な特徴ではないが、第３および第４の外部電極７および８は、それぞれ、誘電体素体２ｇの第１および第２の側面１３および１４を全面覆うのではなく、幅方向中央部のみを覆うように形成されている。また、第２の内部電極４の引出し部２２および２３は、主要部２１に比べて、幅が狭くされる。

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ 貫通型コンデンサ
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ 誘電体素体
３ 第１の内部電極
３（Ａ） 第１の容量形成用内部電極
３（Ｂ） 第１の直流抵抗低減用内部電極
４ 第２の内部電極
４（Ａ） 第２の容量形成用内部電極
４（Ｂ） 第２の直流抵抗低減用内部電極
５ 第１の外部電極
６ 第２の外部電極
７ 第３の外部電極
８ 第４の外部電極
１１，１２ 主面
１３，１４ 側面
１５，１６ 端面
１７ 誘電体層
１８，２１ 主要部
１９，２０，２２，２３ 引出し部
２４ 容量形成部
２５，２６ 連続積層部
２７〜３０ 補助電極

Claims (11)

1. 互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面からなる外表面を有する、誘電体素体と、
   前記誘電体素体の前記外表面上に、互いに分離して形成された、第１ないし第４の外部電極と、
   前記誘電体素体の内部に配置され、主要部と前記第１および第２の外部電極にそれぞれ電気的に接続されるように前記外表面にまで引き出された第１および第２の引出し部とを有する、複数の第１の内部電極と、
   前記誘電体素体の内部に配置され、主要部と前記第３および第４の外部電極にそれぞれ電気的に接続されるように前記外表面にまで引き出された第３および第４の引出し部とを有する、複数の第２の内部電極と、
   を備え、
   前記第１の内部電極と前記第２の内部電極とは形状が互いに異なるが、
   前記複数の第１の内部電極が与える直流抵抗と前記複数の第２の内部電極が与える直流抵抗とは互いにほぼ同じであり、
   前記第１の内部電極は、前記第２の内部電極と対向して静電容量を形成する第１の容量形成用内部電極と、前記第２の内部電極と対向しない第１の直流抵抗低減用内部電極とを有し、
   前記第２の内部電極は、前記第１の内部電極と対向して静電容量を形成する第２の容量形成用内部電極と、前記第１の内部電極と対向しない第２の直流抵抗低減用内部電極とを有する、
   貫通型コンデンサ。
2. 互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面からなる外表面を有する、誘電体素体と、
   前記誘電体素体の前記外表面上に、互いに分離して形成された、第１ないし第４の外部電極と、
   前記誘電体素体の内部に配置され、主要部と前記第１および第２の外部電極にそれぞれ電気的に接続されるように前記外表面にまで引き出された第１および第２の引出し部とを有する、複数の第１の内部電極と、
   前記誘電体素体の内部に配置され、主要部と前記第３および第４の外部電極にそれぞれ電気的に接続されるように前記外表面にまで引き出された第３および第４の引出し部とを有する、複数の第２の内部電極と、
   を備え、
   前記第１の内部電極と前記第２の内部電極とは形状が互いに異なるが、
   前記複数の第１の内部電極が与える直流抵抗と前記複数の第２の内部電極が与える直流抵抗とは互いにほぼ同じであり、
   前記誘電体素体には、
   前記第１の内部電極と前記第２の内部電極とが対向して静電容量を形成している、容量形成部と、
   前記第１の内部電極が連続して積層され、連続して積層された前記第１の内部電極のうちの少なくとも１つは前記第２の内部電極と対向しない状態にある、第１の連続積層部と、
   前記第２の内部電極が連続して積層され、連続して積層された前記第２の内部電極のうちの少なくとも１つは前記第１の内部電極と対向しない状態にある、第２の連続積層部と、
   が形成されている、貫通型コンデンサ。
3. 前記第１および第２の内部電極のうちのいずれか一方は、いずれか他方に比べて、前記引出し部の幅が狭いが、厚みが厚い、請求項１または２に記載の貫通型コンデンサ。
4. 前記第１および第２の内部電極のうちのいずれか一方は、いずれか他方に比べて、一方の前記引出し部の前記外表面上での位置から他方の前記引出し部の前記外表面上での位置までの内部電極上での最短距離が長いが、前記引出し部の幅が広い、請求項１または２に記載の貫通型コンデンサ。
5. 前記第１および第２の内部電極のうちのいずれか一方は、いずれか他方に比べて、前記引出し部の幅が狭いが、積層枚数が多い、請求項１または２に記載の貫通型コンデンサ。
6. 前記第１および第２の内部電極のうちのいずれか一方は、いずれか他方に比べて、一方の前記引出し部の前記外表面上での位置から他方の前記引出し部の前記外表面上での位置までの内部電極上での最短距離が長いが、積層枚数が多い、請求項１または２に記載の貫通型コンデンサ。
7. 前記第１および第２の内部電極の積層方向における最も外側には、前記直流抵抗低減用内部電極が位置する、請求項１に記載の貫通型コンデンサ。
8. 前記容量形成部は、前記第１および第２の連続積層部よりも前記誘電体素体の前記第１の主面側に偏って位置されているものを含む、請求項２に記載の貫通型コンデンサ。
9. 前記容量形成部は、前記第１および第２の連続積層部よりも前記誘電体素体の前記第２の主面側に偏って位置されているものをさらに含む、請求項８に記載の貫通型コンデンサ。
10. 前記第１の連続積層部は、前記第１の内部電極を３枚以上有し、前記第２の連続積層部は、前記第２の内部電極を３枚以上有する、請求項２に記載の貫通型コンデンサ。
11. 前記第１および第２の内部電極の各々と同一平面上において、前記第１および第２の内部電極の各々と分離し、かつ前記外表面にまで引き出された状態で形成される、補助電極をさらに備える、請求項１ないし１０のいずれかに記載の貫通型コンデンサ。

Images