[go: up one dir, main page]

JP5982795B2 - 記憶素子、記憶装置 - Google Patents

記憶素子、記憶装置 Download PDF

Info

Publication number
JP5982795B2
JP5982795B2 JP2011261522A JP2011261522A JP5982795B2 JP 5982795 B2 JP5982795 B2 JP 5982795B2 JP 2011261522 A JP2011261522 A JP 2011261522A JP 2011261522 A JP2011261522 A JP 2011261522A JP 5982795 B2 JP5982795 B2 JP 5982795B2
Authority
JP
Japan
Prior art keywords
layer
magnetization
film
ferromagnetic
ferromagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011261522A
Other languages
English (en)
Other versions
JP2013115301A5 (ja
JP2013115301A (ja
Inventor
肥後 豊
豊 肥後
細見 政功
政功 細見
大森 広之
広之 大森
別所 和宏
和宏 別所
徹哉 浅山
徹哉 浅山
一陽 山根
一陽 山根
裕行 内田
裕行 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011261522A priority Critical patent/JP5982795B2/ja
Priority to US13/675,789 priority patent/US8809978B2/en
Priority to CN201210484675.9A priority patent/CN103137852B/zh
Publication of JP2013115301A publication Critical patent/JP2013115301A/ja
Priority to US14/330,748 priority patent/US9331270B2/en
Publication of JP2013115301A5 publication Critical patent/JP2013115301A5/ja
Priority to US15/095,553 priority patent/US9484528B2/en
Application granted granted Critical
Publication of JP5982795B2 publication Critical patent/JP5982795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/40Devices controlled by magnetic fields
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本技術は、記憶素子及び記憶素子を備えた記憶装置に関する。
特開2004−193595号公報 特開2009−81215号公報
R.H.Koch et al, Phys. Rev. Lett. 92, 088302(2004)
コンピュータ等の情報処理装置では、ランダム・アクセス・メモリとして、動作が高速で高密度なDRAM(Dynamic Random Access Memory)が広く使われている。
しかしながら、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発性のメモリが望まれている。
不揮発性メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ(MRAM)が注目され、開発が進められている。
MRAMに対する記録を行う方法としては、電流磁場によって磁化を反転させる方法や、スピン分極した電子を直接記録層に注入して磁化反転を起こさせる方法(例えば上記特許文献1を参照)がある。
これらの方法のうち、素子のサイズが小さくなるのに伴い記録電流を小さくすることができる、スピン注入磁化反転が注目されている。
さらに、素子を微細化するために、磁性体の磁化方向を垂直方向に向けた、垂直磁化膜を用いた方法(例えば上記特許文献2を参照)が検討されている。
上記非特許文献1には、垂直磁化膜を用いたスピン注入磁化反転素子の反転時間の式が開示されている。
しかしながら、上記非特許文献1に示されている反転時間の式によれば、垂直磁化膜を用いたスピン注入磁化反転素子は、垂直磁化膜を用いないスピン注入磁化反転素子と比較して、磁化の反転時間が長くなる可能性がある。
本技術は、このような垂直磁化膜を用いた場合の問題を解消し、少ない電流で高速に動作させることが可能な記憶素子及び記憶装置を提供することをその課題とする。
上記課題の解決のため、本技術では記憶素子として以下のように構成することとした。
すなわち、本技術の記憶素子は、情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層と、キャップ層とを少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことにより上記記憶層の磁化方向が変化して情報の記録が行われる。
そして、上記記憶層が、第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされ、上記第1の強磁性層及び上記第2の強磁性層の磁化の向きが膜面に垂直な方向から傾斜しており、上記キャップ層が酸化物層を含むものである。
また、本技術の記憶装置は、上記本技術の記憶素子を備えると共に、上記記憶素子に対して上記積層方向に流れる電流を供給する配線部と、上記配線部を介した上記記憶素子への上記電流の供給制御を行う電流供給制御部とを備えるものである。
記憶層の強磁性層の磁化の向きが、膜面に垂直な方向から傾斜しているので、記憶素子に対し膜面に垂直な方向(各層の積層方向)の電流を流すと、速やかに強磁性層の磁化の歳差運動の振幅増加が始まる。これにより、膜面に垂直な方向から磁化の向きが傾斜している強磁性層の磁化の向きを、磁化の向きが傾斜していない構成と比較して、より短い時間で反転させることが可能になる。
従って、記憶層を構成する強磁性層の磁化の向きを反転させて情報の記録を行う際に要する反転時間を短縮することができると共に、反転時間のばらつきも低減することができる。
本技術によれば、記憶素子の記憶層を構成する強磁性層の磁化の向きを反転させて情報の記録を行う際に要する反転時間を短縮することができると共に、反転時間のばらつきも低減することができる。
これにより、情報の記録の際の電流量を低減することができ、かつ、短い時間で情報の記録を行うことができる。
従って、本発明により、少ない電流で高速動作可能な記憶素子及び記憶装置を実現することができる。
実施の形態の記憶装置の概略斜視図である。 実施の形態の記憶装置の断面図である。 実施の形態の記憶装置の平面図である。 磁化の向きが膜面に垂直とされた従来のSTT−MRAMによる記憶素子の概略構成についての説明図(断面図)である。 第1の実施の形態としての記憶素子の概略構成図(断面図)である。 第1の実施の形態としての記憶素子が備える記憶層の概略構成図(斜視図)である。 第2の実施の形態としての記憶素子の概略構成図(断面図)である。 従来の記憶素子の記憶層の磁化と実施の形態の記憶素子の記憶層の磁化(磁化Mi)の垂直成分の時間変化を示した図である。 書き込みエラー率の電流供給時間に対する依存性を示した図である。 実験1の各試料についてのKerr測定結果を示す図である。 実験2の各試料についてのKerr測定結果を示す図である。 実験3の各試料についてのKerr測定結果を示す図である。 実施の形態の記憶素子(磁気抵抗効果型素子)の複合型磁気ヘッドへの適用例を示した図である。
以下、本技術に係る実施の形態について説明する。
なお、説明は以下の順序で行う。

<1.実施の形態の記憶装置の概略構成>
<2.実施の形態の記憶素子の概要>
<3.第1の実施の形態>
<4.第2の実施の形態>
<5.シミュレーション結果>
<6.実験結果>
<7.変形例>
<1.実施の形態の記憶装置の概略構成>

まず、記憶装置の概略構成について説明する。
記憶装置の模式図を図1、図2及び図3に示す。図1は斜視図、図2は断面図、図3は平面図である。
図1に示すように、実施の形態の記憶装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができるSTT−MRAM(Spin Transfer Torque - Magnetic Random Access Memory)による記憶素子3が配置されて成る。
すなわち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各記憶素子3を選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(ワード線)を兼ねている。
ドレイン領域8は、図1中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
そして、ソース領域7と、上方に配置された、図1中左右方向に延びるビット線6との間に、スピントルク磁化反転により磁化の向きが反転する記憶層を有する記憶素子3が配置されている。この記憶素子3は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
図2に示すように、記憶素子3は2つの磁性層12、14を有する。この2層の磁性層12、14のうち、一方の磁性層を磁化M12の向きが固定された磁化固定層12とし、他方の磁性層を磁化M14の向きが変化する自由磁化層すなわち記憶層14とする。
また、記憶素子3は、ビット線6とソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1、6を通じて、記憶素子3に上下方向(積層方向)の電流を流して、スピントルク磁化反転により記憶層14の磁化M14の向きを反転させることができる。
図3に示すように、記憶装置はマトリクス状に直交配置させたそれぞれ多数の第1の配線(ワード線)1及び第2の配線(ビット線)6の交点に、記憶素子3を配置して構成されている。
記憶素子3は、その平面形状が円形状とされ、図2に示した断面構造を有する。
また、記憶素子3は、図2に示したように磁化固定層12と記憶層14とを有している。
そして、各記憶素子3によって、記憶装置のメモリセルが構成される。
ここで、このような記憶装置では、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、トランジスタの飽和電流は微細化に伴って低下することが知られているため、記憶装置の微細化のためには、スピントランスファの効率を改善して、記憶素子3に流す電流を低減させることが好適である。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには上述のようなMTJ構造を採用すること、すなわち2層の磁性層12、14の間に中間層をトンネル絶縁層(トンネルバリア層)とした記憶素子3の構成とすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子3に流す電流量に制限が生じる。すなわち記憶素子3の繰り返し書き込みに対する信頼性の確保の観点からも、スピントルク磁化反転に必要な電流を抑制することが好ましい。なお、スピントルク磁化反転に必要な電流は、反転電流、記憶電流などとも呼ばれる。
また、実施の形態の記憶装置は不揮発メモリ装置であるから、電流によって書き込まれた情報を安定に記憶する必要がある。つまり、記憶層14の磁化の熱揺らぎに対する安定性(熱安定性)を確保する必要がある。
記憶層14の熱安定性が確保されていないと、反転した磁化の向きが、熱(動作環境における温度)により再反転する場合があり、保持エラーとなってしまう。
本記憶装置における記憶素子3(STT−MRAM)は、従来のMRAMと比較して、スケーリングにおいて有利、すなわち体積を小さくすることは可能であるが、体積が小さくなることは、他の特性が同一であるならば、熱安定性を低下させる方向にある。
STT−MRAMの大容量化を進めた場合、記憶素子3の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、STT−MRAMにおける記憶素子3において、熱安定性は非常に重要な特性であり、体積を減少させてもこの熱安定性が確保されるように設計する必要がある。
<2.実施の形態の記憶素子の概要>

続いて、実施の形態の記憶素子3の概要について説明する。
先ずは図4の断面図を参照して、記憶層の磁化の向き(平衡状態における磁化の向き)が膜面に垂直とされた従来のSTT−MRAMによる記憶素子3’の概略構成を説明する。
なお、後の説明からも理解されるように、本実施の形態の記憶素子3においては、記憶層14の磁化M14の向き(平衡状態における磁化M14の向き)は膜面に垂直な方向とはならない。この図4を参照して行う説明においては、便宜上、従来の記憶素子3’が備える記憶層の符号として「14」を用いる。
図4に示すように、記憶素子3’は、下地層11の上に、磁化M12の向きが固定された磁化固定層(参照層とも呼ばれる)12、中間層(非磁性層:トンネル絶縁層)13、磁化M14の向きが可変である記憶層(自由磁化層)14、キャップ層15が同順に積層されている。
このうち、磁化固定層12は、高い保磁力等によって、磁化M12の向きが固定されている。この場合、磁化固定層12の磁化の向きは膜面に対して垂直方向に固定されているとする。
記憶素子3’においては、一軸異方性を有する記憶層14の磁化(磁気モーメント)M14の向きにより、情報の記憶が行われる。
記憶素子3’への情報の書き込みは、記憶素子3’の各層の膜面に垂直な方向(すなわち、各層の積層方向)に電流を流して、記憶層14にスピントルク磁化反転を起こさせることにより行う。
ここで、スピントルク磁化反転について簡単に説明しておく。
電子は、2種類のスピン角運動量をもつ。仮にこれを上向き、下向きと定義する。
非磁性体の場合、その内部では、上向きのスピン角運動量を持つ電子と、下向きのスピン角運動量を持つ電子の両者が同数となる。これに対し強磁性体の場合、その内部では両者の数に差がある。
まず、中間層13を介して積層された2層の強磁性体(磁化固定層12及び記憶層14)において、互いの磁化M12,M14の向きが反平行状態にあり、電子を磁化固定層12から記憶層14に移動させる場合について考える。
磁化固定層12を通過した電子は、スピン偏極、すなわち、上向きと下向きの数に差が生じている。
トンネル絶縁層としての中間層13の厚さが十分に薄いと、スピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に、他方の磁性体、すなわち、記憶層(自由磁化層)14に達する。
そして、2層の強磁性体(磁化固定層12及び記憶層14)のスピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために、一部の電子は、反転する、すなわち、スピン角運動量の向きが変わる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層14の磁化M14にも与えられる。
電流量、すなわち、単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないため、記憶層14の磁化M14に発生する角運動量変化も小さいが、電流が増えると、多くの角運動量変化を単位時間内に与えることができる。
角運動量の時間変化はトルクであり、トルクがある閾値を超えると、記憶層14の磁化M14は、歳差運動を開始して、記憶層14の一軸異方性により、180度回転したところで安定となる。すなわち、反平行状態から平行状態への反転が起こる。
一方、2層の強磁性体12,14の互いの磁化M12,M14が平行状態にあるとき、電流を逆に記憶層14から磁化固定層12へ電子を送る向きに流すと、今度は磁化固定層12で電子が反射される。
そして、反射されてスピンの向きが反転した電子が、記憶層14に進入する際にトルクを与えて、記憶層14の磁化M14の向きを反転させるので、互いの磁化M12,M14を反平行状態へと反転させることができる。
ただし、この際に反転を起こすのに必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。
平行状態から反平行状態への反転は、直感的な理解が困難であるが、磁化固定層12の磁化M12が固定されているために反転できず、系全体の角運動量を保存するために記憶層14の磁化M14の向きが反転する、と考えてもよい。
このように、0/1の情報の記録は、磁化固定層(参照層)12から記憶層14への方向、又はその逆方向に、それぞれの極性に対応する、ある閾値以上の電流を流すことによって行われる。
情報の読み出しは、従来型のMRAMと同様に、磁気抵抗効果を用いて行われる。
すなわち、先に説明した情報の記録の場合と同様に、各層の膜面に垂直な方向(各層の積層方向)に電流を流す。そして、記憶層14の磁化M14の向きが磁化固定層(参照層)12の磁化M12の向きに対して、平行であるか反平行であるかに従って、記憶素子3’の示す電気抵抗が変化する現象を利用する。
さて、トンネル絶縁層としての中間層13に用いる材料は、金属でも絶縁体でも構わないが、より高い読み出し信号(抵抗の変化率)が得られ、かつ、より低い電流によって記録が可能とされるのは、中間層13に絶縁体を用いた場合である。このときの素子を、強磁性トンネル接合(Magnetic Tunnel Junction:MTJ)素子と呼ぶ。
前述したスピントルクは、記憶層14の磁化M14と磁化固定層(参照層)12の磁化M12との角度によって、大きさが変化する。
磁化M14の向きを表す単位ベクトルをm1とし、磁化M12の向きを表す単位ベクトルをm2とすると、スピントルクの大きさは、m1×(m1×m2)に比例する。ここで、“×”はベクトルの外積である。
通常、磁化固定層12の磁化M12は、記憶層14の磁化容易軸方向に固定されている。記憶層14の磁化M14は、記憶層14自身の磁化容易軸方向に向く傾向にある。このとき、m1とm2は、0度(平行)もしくは180度(反平行)の角をなす。
図4ではm1とm2のなす角度が0度である場合の磁化M12と磁化M14の向きを例示している。
このようにm1とm2のなす角度が0度もしくは180度である場合、前述のスピントルクの式に従えば、スピントルクは全く働かないことになる。
但し現実には、記憶層14の磁化M14は、熱揺らぎによって磁化容易軸の周りにランダムに分布しているために、磁化固定層12の磁化M12とのなす角度が、0度もしくは180度から離れたときに、スピントルクが働き、磁化反転を起こすことができる。
ここで、磁化反転が起きるまでの時間(反転時間)は、磁化M14が磁化容易軸からどれだけ離れているかに依存し、磁化容易軸から離れているほど高速に反転する。
記憶層14の磁化M14と磁化容易軸の角度は前述のように熱揺らぎに依ってランダムに分布するために、反転時間にばらつきが生じることとなる。
また、磁化M14が磁化容易軸に近い位置(角度)にある場合であっても、高速に反転させるためには、その分大きな電流を流す必要が生じる。
そこで、少ない電流で記憶素子を高速に動作させるために、本発明者らは、鋭意検討を重ねた。
その結果、記憶層14の構成を、垂直磁化が優位な垂直磁化層と、膜面内磁化が優位な面内磁化層とを結合層を介して磁気的結合させた構成とすることにより、上記面内磁化層の磁化と上記垂直磁化層の磁化との磁気的相互作用によって両磁化を膜面に垂直な方向から傾斜させることを見出した。
このような構成とすることにより、反転時間の短縮と反転時間のばらつき低減とが可能となる。
本実施の形態においては、垂直磁化が優位な垂直磁化層と、膜面内磁化が優位な面内磁化層とを、結合層を介して磁気的結合させるために、垂直磁気異方性を持ったCo−Fe−Bを用いる。
通常、記憶層等に用いられる強磁性層は、その膜面積に比べて膜厚が非常に小さい。このような場合に強磁性層の磁化が膜面に対して垂直方向を向くと、大きな反磁界を受ける。反磁界と磁化の相互作用により、反磁界エネルギー(以下、Edとする。)が大きくなるため、磁化は安定して垂直方向を向くことができず、平衡状態において膜面内方向を向くことになる。
ところが、強磁性層は、材料や界面状態によっては、垂直磁気異方性を持つ場合がある。このような場合には、強磁性層には、垂直磁気異方性によって誘起される垂直磁気異方性エネルギー(以下、Eaとする。)が働く。そして、強磁性層の磁化が膜面に対して垂直方向を向くと、反磁界エネルギーは正味Ed−Eaとなる。
この反磁界エネルギーが負となるとき、すなわち、Ed<Eaとなるとき、磁化は安定して垂直方向を向くことができるようになる。以下、このような強磁性層を「垂直磁化が優位な垂直磁化層」と呼ぶ。
逆に、反磁界エネルギーが正となるとき、すなわち、Ed>Eaとなるとき、磁化は安定して垂直方向を向くことができない。以下、このような強磁性層を「膜面内磁化が優位な面内磁化層」と呼ぶ。
さて、Co−Fe−Bを用いた強磁性層は、通常は、膜面内磁化が優位な面内磁化層である。
ところが条件を満たせば、Co−Fe−Bは垂直磁化が優位な垂直磁化層となり得る。
具体的には、Co−Fe−B膜の組成と膜厚が或る範囲内にあって、Co−Fe−B膜がMgO膜と接するとき、垂直磁化が優位な垂直磁化層となる(例えば特願2010−200983を参照)。
なお、垂直磁化をもたらす垂直磁気異方性の起源は、MgO/Co−Fe−B界面での界面異方性であるとされる。
さらに、MgO/Co−Fe−B/MgOというようにCo−Fe−B膜の両方の界面がMgO膜に接する場合には、垂直磁気異方性が増加することになる(例えば特願2010−201526を参照)。
<3.第1の実施の形態>

以下、本技術の具体的な実施の形態について説明する。
図5は、第1の実施の形態としての記憶素子3の概略構成図(断面図)を示している。
なお以下の説明において、既に説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
図5において、実施の形態の記憶素子3は、下地層11の上に、磁化M12の向きが固定された磁化固定層(参照層)12、中間層13(非磁性層:トンネル絶縁層)、磁化M14の向きが可変とされた記憶層(自由磁化層)14、及びキャップ層15が同順に積層されている。
なお、前述のように本例の固定磁化層12は、膜面に垂直な方向(図中上向き)に磁化M12の向きが固定されている。
本実施の形態の記憶素子3は、先の記憶素子3’と比較して、記憶層14の構造が強磁性層と結合層とを有する多層構造に変更されたものとなる。
具体的に、この場合の記憶層14は、強磁性層14i、結合層14c、強磁性層14pが同順で積層された3層構造で構成されている。
強磁性層14iは、膜面内磁化が優位な面内磁化層である。
強磁性層14pは、垂直磁化が優位な垂直磁化層である。
本実施の形態の場合、強磁性層14iは中間層13と接しており、強磁性層14pはキャップ層15と接している。
上記構成においては、強磁性層14iの磁化Miと強磁性層14pの磁化Mpは、結合層14cを介して磁気的に結合している。
ここで、結合層14cには、Ta,Ru等の非磁性の金属を使用することができる。
磁化固定層12と記憶層14との間の中間層(非磁性層)13には、トンネル絶縁膜を形成するための絶縁材料(各種酸化物等)、もしくは、磁気抵抗効果素子の磁性層の間に用いられる、非磁性の金属を使用することができる。
この中間層13の材料として、絶縁材料を用いると、前述したように、より高い読み出し信号(抵抗の変化率)が得られ、かつ、より低い電流によって記録が可能となる。
第1の実施の形態では、強磁性層14pを垂直磁化が優位な垂直磁化層とするために、キャップ層15にMgO等の酸化物を用いる。図示しないが、キャップ層15はMgO層の上にTa,Ru等の非磁性金属を積層させた構成とすることにより、電気伝導性を高めることが望ましい。
磁化固定層12の材料には、従来のSTT−MRAMの記憶素子において使用されている、各種の磁性材料を使用することができる。
例えば、NiFe,TePt,CoPt,TbFeCo,GdFeCo,CoPd,MnBi,MnGa,PtMnSb,Co−Fe−B,Co−Cr系材料等を用いることができる。また、これらの材料以外の、磁性材料を使用することが可能である。
情報の読み出しは、従来型の記憶素子3’と同様に、磁気抵抗効果を用いて行われる。
すなわち、先に説明した情報の記録の場合と同様に、各層の膜面に垂直な方向(各層の積層方向)に電流を流す。そして、磁化固定層12の磁化M12と強磁性層14iの磁化Miの相対角度によって、記憶素子3の示す電気抵抗が変化する現象を利用する。
記憶層14の構成をさらに詳しく示したのが図6である。
ここでは簡単のため、結合層14cは省略している。
先ず、本実施の形態の記憶素子においては、記憶層14の形状は円柱状とされる。
ここで、磁化Mi及び磁化Mpの方向を記述するために、以下のように角度θ1、θ2を定義する。
すなわち、記憶層14を垂直方向に貫く軸を図のように垂直軸aVとしたとき、磁化Miとこの垂直軸aVとがなす角度をθ1とする。また、磁化Mpと垂直軸aVとがなす角度をθ2とする。
ここで、前述したように、磁化Miは面内磁化が優位であり、磁化Mpは垂直磁化が優位である。
このため、結合層14cを介した結合によって磁化方向が垂直軸aVから斜めになるとき、角度θ1のほうが角度θ2よりも大きくなる。すなわち、磁化Miのほうがより大きく垂直軸aVから傾斜していることになる。
スピントルクは、磁化固定層12の磁化M12と磁化Miの相対角度が大きいほど大きくなるので、上記のような記憶層14の構成によれば、その分高速な磁化反転が可能となる。
<4.第2の実施の形態>

続いて、図7に、第2の実施の形態としての記憶素子20の概略構成図(断面図)を示す。
第2の実施の形態の記憶素子20は、第1の実施の形態の記憶素子3と比較して、記憶層14の積層順が異なる。具体的には、強磁性層14p、結合層14c、強磁性層14iが同順で積層されたものである。
この場合、強磁性層14pは中間層13と接しており、強磁性層14iはキャップ層15と接している。
強磁性層14pを垂直磁化が優位な垂直磁化層とするために、この場合は中間層13にMgO等の酸化物を用いるものとしている。
上記構成による記憶素子20においては、スピントルクは、磁化固定層12の磁化M12と磁化Mpの相対角度で決まる。
この場合、角度θ2は角度θ1よりも小さいために、記憶素子20においては、第1の実施の形態の記憶素子3よりもスピントルクが小さくなるものの、従来型の記憶素子3’との比較では、記憶層14の磁化(平衡状態における磁化)の向きが斜めになることから、その分高速な磁化反転が可能となる。
なお確認のため述べておくと、第2の実施の形態の記憶装置は、先の図1〜図3に示した構成による記憶装置において、記憶素子3に代えて記憶素子20を設けたものである。
<5.シミュレーション結果>

上記により説明した各実施の形態の記憶素子(3,20)の奏する効果を立証するために、マクロスピンモデルによる磁化反転のシミュレーションを行った。
図8は、電流を流したときの磁化の垂直成分の時間変化についてのシミュレーション結果を示している。
図8Aが従来の記憶素子3’、図8Bが実施の形態の記憶素子についてのシミュレーション結果をそれぞれ示す。なお、図8Bにおいて、「実施の形態の記憶素子」としては第2の実施の形態の記憶素子20を用いた。
これら図8A、図8Bにおいて、横軸は電流を流した後の時間経過を示し、縦軸は磁化の垂直成分を示しており、上向きが1で、下向きが−1である。また、電流を流す時間(電流供給時間とも表記)は20nsとした。
なお、従来の記憶素子3’においては、記憶層14の磁化M14は平衡状態では垂直方向を向いている。従ってそのままではスピントルクが働かないために、垂直軸aVから0.01度ずらして計算を行った。
また、図8Bの計算例では、強磁性層14pの磁化Mpは平衡状態では垂直方向から29度の方向を、強磁性層14iの磁化Miは平衡状態では垂直方向から73度の方向を、それぞれ向いている。
従来の記憶素子3’では、磁化M14の向きが膜面に垂直な方向の近傍にあるため、その分スピントルクが小さく、時間変化に対して磁化運動の変化が小さくなる。このため、図8Aの時間領域T1に示すように、電流を流し始めても磁化方向にほとんど変化がない領域が見られる。
ここで、この領域T1の長さは、磁化の初期角度に応じて記録動作のたびに変化するものである。従って、磁化反転が起こるまでの時間にばらつきが生じ、確実に磁化を反転させるためには十分に長い記録時間が必要とされていたものである。
時間領域T1を過ぎると、磁化M14の向きが急激に変化して磁化反転が生ずる(時間領域T2)。電流供給の続く時間領域T3を過ぎて、時間領域T4において電流がゼロになる。
これに対し、実施の形態の記憶素子において、強磁性層14pの磁化Mpは、膜面に垂直な軸から傾斜した方向に向いている。このため、強磁性層14pの磁化Mpは、記録電流を流すと同時にある程度のスピントルクを受けて、速やかに反転動作を開始することとなる(時間領域T5)。なおこのとき、強磁性層14iの磁化Miも、磁化Mpと磁気的に結合しているために、磁化Mpの運動に合わせて反転運動を開始する。
このように、実施の形態の記憶素子によれば、高速な反転動作が可能となる。
また、実施の形態の記憶素子の場合は、図8Aの時間領域T1のような磁化運動の変化が小さい時間領域が存在しないことが確認できる。これは、実施の形態の記憶素子によれば、記録電流を流す時間を短縮化できることを意味すると同時に、反転時間のばらつきを少なくできるということも意味する。
ここで、電流供給の続く時間領域T6の間は、スピントルクを受けて磁化Mp及び磁化Miは平衡状態からずれた向きを向く。
図8Bの計算では、磁化Mpの角度は156度、磁化Miの角度は112度であった。
時間領域T7において電流がゼロとなると、元の垂直軸aVから傾斜した平衡状態に遷移する。このときの磁化角度は磁化Mpが151度(180度−29度)、磁化Miが107度(180度−73度)である。
続いて、書き込みエラー率と電流供給時間の関係について説明する。
図9に、シミュレーションで求めた書き込みエラー率(対数値)と電流供給時間の関係を示す。
図9において、曲線C1は従来の記憶素子3’の結果を、曲線C2は実施の形態の記憶素子(この場合も記憶素子20とした)の結果をそれぞれ示す。
前述のように、従来の記憶素子3’では、磁化の初期角度に応じて記録動作のたびに反転時間が変化する。そのため、同じ電流供給時間であっても、磁化反転が起きる場合と起きない場合とがある。
ここで、磁化反転が起きない確率を書き込みエラー率と呼ぶ。
電流供給時間が長くなれば、それだけ反転の起きる確率が上昇するので、書き込みエラー率は減少する傾向となる。換言すれば、電流供給時間が短くなればそれだけ反転の起きる確率が低下するので、書き込みエラー率は上昇する傾向となるものである。
図9を参照して分かるように、従来の記憶素子3’に対応する曲線C1は電流供給時間に対する書き込みエラー率の減少の傾きが小さい。
一方、実施の形態の記憶素子に対応する曲線C2は傾きが急である。すなわち、同じ書き込みエラー率で比べた場合、実施の形態の記憶素子の方が必要な電流供給時間が短くて済むものである。
この結果からも、実施の形態の記憶素子によれば高速な書き込みが可能であることが分かる。
なお、図8及び図9のシミュレーションでは実施の形態の記憶素子として記憶素子20を用いた場合の結果を示したが、第1の実施の形態の記憶素子3を用いた場合にも従来の記憶素子3’との比較で改善効果が得られるものである。
<6.実験結果>

ここで、実施の形態の記憶素子の構成において、具体的に記憶層14を構成する各層の膜厚を選定することにより、磁化の向きが垂直軸から傾斜することを確認する実験を行った。以下に、その内容・結果を[実験1][実験2][実験3]として示す。
[実験1]
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に、下地膜側から順にTa膜(15nm)、Ru膜(10nm)、Pt膜(1nm)、Co膜(1.2nm)、Ru膜(0.7nm)、Co−64Fe−20B膜(1.2nm)、MgO膜(0.8nm)、Co−56Fe−30B膜(xnm)、Ta膜(0.35nm)、Co−64Fe−20B膜(0.8nm)、MgO膜(0.85nm)、Ru膜(5nm)、Ta膜(3nm)とした。
この場合、下側から、Ta膜、Ru膜が下地層11、Pt膜、Co膜、Ru膜、Co−64Fe−20B膜がシンセティックピン層構造による磁化固定層12、MgO膜が中間層13、Co−56Fe−30B膜が強磁性層14i、Ta膜が結合層14c、Co−64Fe−20Bが強磁性層14p、MgO膜、Ru膜、Ta膜がキャップ層15に相当する。すなわち、第1の実施の形態の記憶素子3のモデルである。
強磁性層14iに相当するCo−56Fe−30B膜の膜厚tは1.5nm、1.6nm、1.65nm、1.7nm、1.8nmの各試料を用いた。
なお、STT−MRAMとしての記憶素子においては、非磁性層(中間層13)に接する2つの強磁性層のうち、片方(磁化固定層12)はその磁化が固定されていることが望ましい。
そこで、実験1の試料では、下側のCo−64Fe−20B膜の磁化を固定するため、層間結合を用いたシンセティックピン層構造を用いた。
上記の各試料を用いてKerr測定を行った。その結果を図10に示す。
なお図10において、縦軸は任意単位のKerr信号強度であり、磁化の垂直方向の成分に比例する量である。横軸は垂直方向に外部から印加している磁界である。
図10A,B,C,D,Eは、それぞれCo−56Fe−30B膜(強磁性層14i)の膜厚tを1.5nm、1.6nm、1.65nm、1.7nm、1.8nmとした場合の結果を示すものである。
まずは、Co−56Fe−30B膜の膜厚が1.5nmの場合を見てみる。
前述もしたように、MgO膜に接するCo−Fe−B膜は、界面異方性によって垂直磁化膜となり得る。強磁性層14pに相当する上側のCo−64Fe−20B膜は、キャップ層15を構成するMgO膜との界面で界面異方性を生じて垂直磁化膜となっている。
同時に、強磁性層14iに相当するCo−56Fe−30B膜は、中間層13としてのMgO膜との界面で界面異方性を生じて垂直磁化膜となっている。このことは、外部磁界を±3kOe印加して磁化の向きを完全に垂直方向に向けた場合のKerr信号強度と、外部磁界を0kOeとして、磁化の向きが平衡状態になるようにした場合のKerr信号強度とが、ほぼ同じであることから確認できる。すなわち、磁化は平衡状態においても垂直軸aVに一致しており、本技術の記憶素子としては成り立っていない。
次に、Co−56Fe−30B膜の膜厚を1.6nmから順に厚くしていった場合を見てみる。
膜厚が1.65nm以上となったところで、Kerr信号強度の外部磁界依存性に変化が見られる。すなわち、外部磁界を±3kOe印加して磁化の向きを完全に垂直方向に向けた場合のKerr信号強度と、外部磁界を0kOeとして、磁化の向きが平衡状態になるようにした場合のKerr信号強度とが異なっている。これは、磁化は平衡状態において垂直軸aVから傾斜した位置にあることを意味していて、本技術の第1の実施の形態の記憶素子3として成立するものである。
上記のような磁化の平衡状態に対するCo−56Fe−30B膜(強磁性層14i)の膜厚依存性は以下のように説明できる。
界面異方性による垂直磁気異方性は、強磁性層の膜厚が厚くなると弱くなる傾向になる。そのため、膜厚を厚くしていく過程で、Co−56Fe−30B膜が、垂直磁化が優位な垂直磁化層から膜面内磁化が優位な面内磁化層へと変化する。その境界が当該実験1の場合には、1.6nmと1.65nmの間に存在したと考えられる。そして、強磁性層14pに相当する上側のCo−64Fe−20B膜が、垂直磁化が優位な垂直磁化層であり、強磁性層14iに相当するCo−56Fe−30B膜が、膜面内磁化が優位な面内磁化層となることで、結合層14cに相当するTa膜を介した磁気的な結合によって、平衡状態において磁化の向きが垂直軸aVから傾くようになる。
[実験2]
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に、下地膜側から順にTa膜(15nm)、Ru膜(10nm)、Pt膜(1nm)、Co膜(1.2nm)、Ru膜(0.7nm)、Co−64Fe−20B膜(1.2nm)、MgO膜(0.8nm)、Co−56Fe−30B膜(1.7nm)、Ta膜(xnm)、Co−64Fe−20B膜(0.8nm)、MgO膜(0.85nm)、Ru膜(5nm)、Ta膜(3nm)とした。
この場合、下側から、Ta膜、Ru膜が下地層11、Pt膜、Co膜、Ru膜、Co−64Fe−20B膜がシンセティックピン層構造による磁化固定層12、MgO膜が中間層13、Co−56Fe−30B膜が強磁性層14i、Ta膜が結合層14c、Co−64Fe−20Bが強磁性層14p、MgO膜、Ru膜、Ta膜がキャップ層15に相当する。すなわち、第1の実施の形態の記憶素子3のモデルである。
先の実験1の結果より、強磁性層14pに相当する上側のCo−64Fe−20B膜は、垂直磁化が優位な垂直磁化層であり、強磁性層14iに相当するCo−56Fe−30B膜は、膜面内磁化が優位な面内磁化層となっている。
実験2では、結合層14cに相当するTa膜の膜厚tは0.35nm、0.4nm、0.45nm、0.7nmの各試料を用いた。なお、Co−64Fe−20B膜、Co−56Fe−30B膜の膜厚は固定である。
上記の各試料を用いてKerr測定を行った結果を図11に結果を示す。
図11において、図11A,B,C,Dは、結合層14cとしてのTa膜の膜厚tを0.35nm、0.4nm、0.45nm、0.7nmとしたときの結果をそれぞれ示している。
まず、結合層14cに相当するTa膜の膜厚が0.35nmと0.4nmの場合を見てみる。実験1で述べたように、この領域では磁化は平衡状態において垂直軸aVから傾斜していることが分かる。
これに対し、結合層14cに相当するTa膜の膜厚が0.45nmになると、反転の途中でステップが見られるようになり、さらに0.7nmになると、磁化の反転が明瞭に2段階で起きるようになる。
これは、結合層14cに相当するTa膜の膜厚が厚くなるほど、強磁性層14iと強磁性層14pとの磁気的結合が弱くなるために、それぞれの磁化が独立して運動するようになるためである。2つの磁化が一体となって運動するときとの境界が実験2の場合には0.4nmと0.45nmの間に存在したと考えられる。
なお、Ta膜の膜厚が0.7nmの場合を見ると、2つの磁化が独立に運動していて、さらに、2つの磁化がともに垂直磁化となっていることが分かる。Ta膜の膜厚が薄いときには、強磁性層14iに相当するCo−56Fe−30B膜は、膜面内磁化が優位な面内磁化層となっていた。にもかかわらず、Ta膜の膜厚が厚くなったときに強磁性層14iとしてのCo−56Fe−30B膜が、垂直磁化が優位な垂直磁化層に変化している。これは、Ta膜の膜厚が厚くなることによって、Ta膜/Co−56Fe−30B膜界面での原子拡散が多くなり、実効的なCo−56Fe−30B膜の膜厚が薄くなったためと考えられる。
以上のように、実験1及び実験2によれば、Co−Fe−B層及びTa層の膜厚を適切に選定することで強磁性層14pに相当するCo−64Fe−20B膜を垂直磁化が優位な垂直磁化層とでき、強磁性層14iに相当するCo−56Fe−30B膜を膜面内磁化が優位な面内磁化層とすることができる。そして、結合層14cに相当するTa膜を介した磁気的な結合が適切な値であるとき、平衡状態における磁化の向きを垂直軸aVから傾斜させることが可能であることが分かった。
[実験3]
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に、下地膜側から順にTa膜(5nm)、Ru膜(5nm)、Pt膜(1nm)、Co膜(1.2nm)、Ru膜(0.7nm)、Co−64Fe−20B膜(1.2nm)、MgO膜(0.8nm)、Co−64Fe−20B膜(1.5nm)、Ta膜(0.45nm)、Co−56Fe−30B膜(xnm)、MgO膜(0.8nm)、Ru膜(5nm)、Ta膜(10nm)とした。
この場合、下側から、Ta膜、Ru膜が下地層11、Pt膜、Co膜、Ru膜、Co−64Fe−20B膜がシンセティックピン層構造による磁化固定層12、MgO膜が中間層13、Co−64Fe−20B膜が強磁性層14p、Ta膜が結合層14c、Co−56Fe−30Bが強磁性層14i、MgO膜、Ru膜、Ta膜がキャップ層15に相当する。すなわち、第2の実施の形態の記憶素子20のモデルである。
実験3では、強磁性層14iに相当するCo−56Fe−30B膜の膜厚tは0.7nm、0.75nm、0.8nm、0.85nm、0.9nmの各試料を用いた。
なお、STT−MRAMとしての記憶素子においては、中間層(非磁性層)に接する2つの強磁性層のうち、片方(磁化固定層12)はその磁化が固定されていることが望ましい。そこで、実験3の試料では、下側のCo−64Fe−20B膜(磁化固定層12)の磁化を固定するため、層間結合を用いたシンセティックピン層構造を用いた。
上記の各試料を用いてKerr測定を行った。図12はその結果を示している。
図12において、図12A,B,C,D,Eは、強磁性層14iに相当するCo−56Fe−30B膜の膜厚tを0.7nm、0.75nm、0.8nm、0.85nm、0.9nmとしたときの結果をそれぞれ示している。
実験3においては、強磁性層14iに相当するCo−56Fe−30B膜の膜厚が0.7nm及び0.9nmの場合に、外部磁界を±3kOe印加して磁化の向きを完全に垂直方向に向けた場合のKerr信号強度と、外部磁界を0kOeとして磁化の向きが平衡状態になるようにした場合のKerr信号強度とが、ほぼ同じであり、これらの膜厚では、磁化は平衡状態においても垂直軸aVに一致しており、第2の実施の形態の記憶素子20としては成り立っていない。
一方、Co−56Fe−30B膜の膜厚が0.75nm、0.8nm、0.85nmの場合では、外部磁界を±3kOe印加して磁化の向きを完全に垂直方向に向けた場合のKerr信号強度と、外部磁界を0kOeとして磁化の向きが平衡状態になるようにした場合のKerr信号強度とが異なっている。これは、磁化は平衡状態において垂直軸aVから傾斜した位置にあることを意味していて、第2の実施の形態の記憶素子20として成立するものである。
上記のような磁化の平衡状態に対するCo−56Fe−30B膜の膜厚依存性は以下のように説明できる。
界面異方性による垂直磁気異方性は、強磁性の膜厚が薄くなると強くなる傾向にあるが、ある膜厚よりも薄くなると逆に垂直磁気異方性は減少する。そのため、ある膜厚の範囲で垂直磁気異方性が強くなる。強磁性層14iに相当するCo−56Fe−30B膜は、実験を行った膜厚の範囲ですべて膜面内磁化が優位な面内磁化層であるが、ある程度の垂直磁気異方性がなければ、上側のCo−64Fe−20B膜と結合して傾斜した磁化が得られないと考えられる。そして必要な垂直磁気異方性が得られる膜厚の範囲が、実験3の場合には、その下限が0.7nmと0.75nmの間に存在し、その上限が0.85nmと0.9nmの間に存在したと考えられる。
以上の膜厚の範囲内にあれば、強磁性層14pに相当するCo−64Fe−20B膜を垂直磁化が優位な垂直磁化層とでき、強磁性層14iに相当するCo−56Fe−30B膜を膜面内磁化が優位な面内磁化層とでき、結合層14cに相当するTa膜を介した磁気的な結合によって、平衡状態における磁化の向きを垂直軸aVから傾斜させることができる。
以上のように実験3によれば、Co−Fe−B層の膜厚を適切に選定することによって、平衡状態において磁化の向きが垂直軸aVから傾斜している実施の形態としての記憶素子が得られることが分かった。
<7.変形例>

以上、本技術に係る実施の形態について説明してきたが、本技術は上記により例示した具体例に限定されるべきものではない。
例えば、Co−Fe−B膜の組成は、これまでで例示した組成(Co:Fe:B=14:56:30、又はCo:Fe:B=16:64:20)に限定されるべきものではなく、本技術の要旨を逸脱しない範囲で様々な組成を採用し得る。
また、Co−Fe−B膜は単一組成でも複数組成の積層構造でも良い。さらに、非磁性元素を添加することもできる。
また、Co−Fe−B膜に垂直磁気異方性を誘起する材料としてMgOなどの酸化物を例示したが、酸化物に限らず種々の材料を用いることができる。
また、結合層14cの材料はTaに限らず、例えばZr,V,Cr,Nb,Mo,W,Ru、Mgなど、強磁性層間に磁気的結合を誘起可能な材料で構成されればよい。
また、下地層11やキャップ層15は、単一材料でも複数材料の積層構造でも良い。
また、磁化固定層12は単層構造としても2層の強磁性層と非磁性層から成る積層フェリピン構造としても良い。さらに、積層フェリピン構造膜に反強磁性膜を付与した構造とすることもできる。
また本技術において、記憶素子の膜構成は、記憶層が磁化固定層の上側に配置される構成でも、下側に配置される構成でもよい。
さらには、磁化固定層が記憶層の上下に存在する、いわゆるデュアル構造を採用することもできる。
また、本技術に係る記憶素子3,20の構造は、TMR素子等の磁気抵抗効果素子の構成となるが、このTMR素子としての磁気抵抗効果素子は、上述の記憶装置のみならず、磁気ヘッド及びこの磁気ヘッドを搭載したハードディスクドライブ、集積回路チップ、さらにはパーソナルコンピュータ、携帯端末、携帯電話、磁気センサ機器をはじめとする各種電子機器、電気機器等に適用することが可能である。
一例として図11A、図11Bに、上記記憶素子3,20の構造による磁気抵抗効果素子101を複合型磁気ヘッド100に適用した例を示す。なお、図11Aは、複合型磁気ヘッド100について、その内部構造が分かるように一部を切り欠いて示した斜視図であり、図11Bは複合型磁気ヘッド100の断面図である。
複合型磁気ヘッド100は、ハードディスク装置等に用いられる磁気ヘッドであり、基板122上に、本技術に係る磁気抵抗効果型磁気ヘッドが形成されてなるとともに、当該磁気抵抗効果型磁気ヘッド上にインダクティブ型磁気ヘッドが積層形成されてなる。ここで、磁気抵抗効果型磁気ヘッドは、再生用ヘッドとして動作するものであり、インダクティブ型磁気ヘッドは、記録用ヘッドとして動作する。すなわち、この複合型磁気ヘッド100は、再生用ヘッドと記録用ヘッドを複合して構成されている。
複合型磁気ヘッド100に搭載されている磁気抵抗効果型磁気ヘッドは、いわゆるシールド型MRヘッドであり、基板122上に絶縁層123を介して形成された第1の磁気シールド125と、第1の磁気シールド125上に絶縁層123を介して形成された磁気抵抗効果素子101と、磁気抵抗効果素子101上に絶縁層123を介して形成された第2の磁気シールド127とを備えている。絶縁層123は、Al23やSiO2等のような絶縁材料からなる。
第1の磁気シールド125は、磁気抵抗効果素子101の下層側を磁気的にシールドするためのものであり、Ni−Fe等のような軟磁性材からなる。この第1の磁気シールド125上に、絶縁層123を介して磁気抵抗効果素子101が形成されている。
磁気抵抗効果素子101は、この磁気抵抗効果型磁気ヘッドにおいて、磁気記録媒体からの磁気信号を検出する感磁素子として機能する。そして、この磁気抵抗効果素子101は、上述した記憶素子3,20と同様な膜構成(層構造)とされる。
この磁気抵抗効果素子101は、略矩形状に形成されてなり、その一側面が磁気記録媒体対向面に露呈するようになされている。そして、この磁気抵抗効果素子101の両端にはバイアス層128,129が配されている。またバイアス層128,129と接続されている接続端子130,131が形成されている。接続端子130,131を介して磁気抵抗効果素子101にセンス電流が供給される。
さらにバイアス層128,129の上部には、絶縁層123を介して第2の磁気シールド層127が設けられている。
以上のような磁気抵抗効果型磁気ヘッドの上に積層形成されたインダクティブ型磁気ヘッドは、第2の磁気シールド127及び上層コア132によって構成される磁気コアと、当該磁気コアを巻回するように形成された薄膜コイル133とを備えている。
上層コア132は、第2の磁気シールド127と共に閉磁路を形成して、このインダクティブ型磁気ヘッドの磁気コアとなるものであり、Ni−Fe等のような軟磁性材からなる。ここで、第2の磁気シールド127及び上層コア132は、それらの前端部が磁気記録媒体対向面に露呈し、且つ、それらの後端部において第2の磁気シールド127及び上層コア132が互いに接するように形成されている。ここで、第2の磁気シールド127及び上層コア132の前端部は、磁気記録媒体対向面において、第2の磁気シールド127及び上層コア132が所定の間隙gをもって離間するように形成されている。
すなわち、この複合型磁気ヘッド100において、第2の磁気シールド127は、磁気抵抗効果素子101の上層側を磁気的にシールドするだけでなく、インダクティブ型磁気ヘッドの磁気コアも兼ねており、第2の磁気シールド127と上層コア132によってインダクティブ型磁気ヘッドの磁気コアが構成されている。そして間隙gが、インダクティブ型磁気ヘッドの記録用磁気ギャップとなる。
また、第2の磁気シールド127上には、絶縁層123に埋設された薄膜コイル133が形成されている。ここで、薄膜コイル133は、第2の磁気シールド127及び上層コア132からなる磁気コアを巻回するように形成されている。図示していないが、この薄膜コイル133の両端部は、外部に露呈するようになされ、薄膜コイル133の両端に形成された端子が、このインダクティブ型磁気ヘッドの外部接続用端子となる。すなわち、磁気記録媒体への磁気信号の記録時には、これらの外部接続用端子から薄膜コイル133に記録電流が供給されることとなる。
以上のように本技術の記憶素子としての積層構造体は、磁気記録媒体についての再生用ヘッド、すなわち磁気記録媒体からの磁気信号を検出する感磁素子としての適用が可能である。
また、本技術は以下のような構成も採ることができる。
(1)
情報に対応して磁化の向きが変化される記憶層と、
磁化の向きが固定された磁化固定層と、
上記記憶層と上記磁化固定層との間に配された非磁性体による中間層と、
キャップ層と
を少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことにより上記記憶層の磁化方向が変化して情報の記録が行われると共に、
上記記憶層が、
第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、
上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされ、上記第1の強磁性層及び上記第2の強磁性層の磁化の向きが膜面に垂直な方向から傾斜している
記憶素子。
(2)
上記第1の強磁性層が上記面内磁化層であり、上記第2の強磁性層が上記垂直磁化層である
上記(1)に記載の記憶素子。
(3)
上記第1の強磁性層の磁化と膜面に垂直な方向との角度が、上記第2の強磁性層の磁化と膜面に垂直な方向との角度よりも大きい
上記(2)に記載の記憶素子。
(4)
上記第1の強磁性層が上記垂直磁化層であり、上記第2の強磁性層が上記面内磁化層である
上記(1)に記載の記憶素子。
(5)
上記第1の強磁性層の磁化と膜面に垂直な方向との角度が、上記第1の強磁性層の磁化と膜面に垂直な方向との角度よりも小さい
上記(4)に記載の記憶素子。
(6)
上記中間層がトンネル絶縁層である上記(1)〜(5)に記載の記憶素子。
(7)
上記キャップ層が酸化物層を含む上記(1)〜(6)に記載の記憶素子。
(8)
上記第1の強磁性層及び上記第2の強磁性層がCo−Fe−B層を含む上記(1)〜(7)に記載の記憶素子。
(9)
情報に対応して磁化の向きが変化される記憶層と、
磁化の向きが固定された磁化固定層と、
上記記憶層と上記磁化固定層との間に配された非磁性体による中間層と、
キャップ層と
を少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことにより上記記憶層の磁化方向が変化して情報の記録が行われると共に、
上記記憶層が、
第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、
上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされ、上記第1の強磁性層及び上記第2の強磁性層の磁化の向きが膜面に垂直な方向から傾斜している記憶素子
を備えると共に、
上記記憶素子に対して上記積層方向に流れる電流を供給する配線部と、
上記配線部を介した上記記憶素子への上記電流の供給制御を行う電流供給制御部と
を備える記憶装置。
1 ゲート電極、2 素子分離層、3,20 記憶素子、4 コンタクト層、6 ビット線、7 ソース領域、8 ドレイン領域、9 配線、10 半導体基体、11 下地層、12 磁化固定層、13 中間層、14 記憶層、14i,14p 強磁性層、14c 結合層、15 キャップ層(垂直磁気異方性誘起層)

Claims (8)

  1. 情報に対応して磁化の向きが変化される記憶層と、
    磁化の向きが固定された磁化固定層と、
    上記記憶層と上記磁化固定層との間に配された非磁性体による中間層と、
    キャップ層と
    を少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことにより上記記憶層の磁化方向が変化して情報の記録が行われると共に、
    上記記憶層が、
    第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、
    上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされ、上記第1の強磁性層及び上記第2の強磁性層の磁化の向きが膜面に垂直な方向から傾斜しており、
    上記キャップ層が酸化物層を含む
    記憶素子。
  2. 上記第1の強磁性層が上記面内磁化層であり、上記第2の強磁性層が上記垂直磁化層である
    請求項1に記載の記憶素子。
  3. 上記第1の強磁性層の磁化と膜面に垂直な方向との角度が、上記第2の強磁性層の磁化と膜面に垂直な方向との角度よりも大きい
    請求項2に記載の記憶素子。
  4. 上記第1の強磁性層が上記垂直磁化層であり、上記第2の強磁性層が上記面内磁化層である
    請求項1に記載の記憶素子。
  5. 上記第1の強磁性層の磁化と膜面に垂直な方向との角度が、上記第1の強磁性層の磁化と膜面に垂直な方向との角度よりも小さい
    請求項4に記載の記憶素子。
  6. 上記中間層がトンネル絶縁層である請求項1乃至請求項5の何れかに記載の記憶素子。
  7. 上記第1の強磁性層及び上記第2の強磁性層がCo−Fe−B層を含む請求項1乃至請求項6の何れかに記載の記憶素子。
  8. 情報に対応して磁化の向きが変化される記憶層と、
    磁化の向きが固定された磁化固定層と、
    上記記憶層と上記磁化固定層との間に配された非磁性体による中間層と、
    キャップ層と
    を少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことにより上記記憶層の磁化方向が変化して情報の記録が行われると共に、
    上記記憶層が、
    第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、
    上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされ、上記第1の強磁性層及び上記第2の強磁性層の磁化の向きが膜面に垂直な方向から傾斜しており、
    上記キャップ層が酸化物層を含む記憶素子
    を備えると共に、
    上記記憶素子に対して上記積層方向に流れる電流を供給する配線部と、
    上記配線部を介した上記記憶素子への上記電流の供給制御を行う電流供給制御部と
    を備える記憶装置。
JP2011261522A 2011-11-30 2011-11-30 記憶素子、記憶装置 Active JP5982795B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011261522A JP5982795B2 (ja) 2011-11-30 2011-11-30 記憶素子、記憶装置
US13/675,789 US8809978B2 (en) 2011-11-30 2012-11-13 Magnetic memory element and memory apparatus having multiple magnetization directions
CN201210484675.9A CN103137852B (zh) 2011-11-30 2012-11-23 存储元件和存储设备
US14/330,748 US9331270B2 (en) 2011-11-30 2014-07-14 Magnetic memory element and memory apparatus having multiple magnetization directions
US15/095,553 US9484528B2 (en) 2011-11-30 2016-04-11 Memory element and memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011261522A JP5982795B2 (ja) 2011-11-30 2011-11-30 記憶素子、記憶装置

Publications (3)

Publication Number Publication Date
JP2013115301A JP2013115301A (ja) 2013-06-10
JP2013115301A5 JP2013115301A5 (ja) 2015-01-22
JP5982795B2 true JP5982795B2 (ja) 2016-08-31

Family

ID=48466054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011261522A Active JP5982795B2 (ja) 2011-11-30 2011-11-30 記憶素子、記憶装置

Country Status (3)

Country Link
US (3) US8809978B2 (ja)
JP (1) JP5982795B2 (ja)
CN (1) CN103137852B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5987302B2 (ja) * 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
KR102114285B1 (ko) * 2013-04-09 2020-05-22 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
JP6122353B2 (ja) 2013-06-25 2017-04-26 ルネサスエレクトロニクス株式会社 半導体パッケージ
CN105552215A (zh) * 2015-12-03 2016-05-04 中电海康集团有限公司 一种磁阻式随机存储器的位元制造方法
CN105551516A (zh) * 2015-12-15 2016-05-04 中电海康集团有限公司 一种基于stt-mram构建的存储器
JP6968398B2 (ja) * 2017-02-14 2021-11-17 国立研究開発法人産業技術総合研究所 磁気抵抗素子
CN108886061B (zh) * 2017-02-27 2021-11-16 Tdk株式会社 自旋流磁化旋转元件、磁阻效应元件及磁存储器
CN110838489A (zh) * 2018-08-17 2020-02-25 湖北华磁电子科技有限公司 一种具有多个磁化方向的磁存储元件和存储装置
JP7206835B2 (ja) * 2018-11-19 2023-01-18 日産自動車株式会社 磁気回路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373473B1 (ko) * 1999-09-24 2003-02-25 가부시끼가이샤 도시바 자기 저항 효과 소자, 자기 저항 효과 헤드, 자기 재생장치 및 자성 적층체
JP2002092829A (ja) * 2000-09-21 2002-03-29 Fujitsu Ltd 磁気抵抗センサ及び磁気抵抗ヘッド
US6721144B2 (en) * 2001-01-04 2004-04-13 International Business Machines Corporation Spin valves with co-ferrite pinning layer
US6473279B2 (en) * 2001-01-04 2002-10-29 International Business Machines Corporation In-stack single-domain stabilization of free layers for CIP and CPP spin-valve or tunnel-valve read heads
DE10155424B4 (de) * 2001-11-12 2010-04-29 Qimonda Ag Verfahren zur homogenen Magnetisierung eines austauschgekoppelten Schichtsystems einer digitalen magnetischen Speicherzelleneinrichtung
US6600184B1 (en) * 2002-03-25 2003-07-29 International Business Machines Corporation System and method for improving magnetic tunnel junction sensor magnetoresistance
JP4400037B2 (ja) * 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ,及びその製造方法
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6937497B1 (en) * 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US7133309B2 (en) * 2005-01-10 2006-11-07 International Business Machines Corporation Method and structure for generating offset fields for use in MRAM devices
US7180113B2 (en) * 2005-02-10 2007-02-20 Infineon Technologies Ag Double-decker MRAM cell with rotated reference layer magnetizations
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US8058697B2 (en) * 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer
JP2009081215A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8159872B2 (en) * 2008-02-19 2012-04-17 Nec Corporation Magnetic random access memory
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US8406041B2 (en) * 2009-07-08 2013-03-26 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
JP5529648B2 (ja) * 2009-08-04 2014-06-25 キヤノンアネルバ株式会社 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体
US8331141B2 (en) * 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US9450177B2 (en) * 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
JP5235964B2 (ja) * 2010-09-30 2013-07-10 株式会社東芝 歪検知素子、歪検知素子装置、および血圧センサ
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
US8816456B2 (en) * 2011-12-21 2014-08-26 Agency For Science, Technology And Research Magnetoresistive device and a method of forming the same
US9036407B2 (en) * 2012-12-07 2015-05-19 The Regents Of The University Of California Voltage-controlled magnetic memory element with canted magnetization

Also Published As

Publication number Publication date
CN103137852A (zh) 2013-06-05
US8809978B2 (en) 2014-08-19
US9331270B2 (en) 2016-05-03
US20140319633A1 (en) 2014-10-30
US9484528B2 (en) 2016-11-01
CN103137852B (zh) 2017-03-01
US20160225980A1 (en) 2016-08-04
US20130134532A1 (en) 2013-05-30
JP2013115301A (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
JP5982795B2 (ja) 記憶素子、記憶装置
JP6182993B2 (ja) 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
US11776605B2 (en) Storage element and storage apparatus
JP2013115413A (ja) 記憶素子、記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115319A (ja) 記憶素子、記憶装置
CN103137851B (zh) 存储元件和存储装置
JP2013115412A (ja) 記憶素子、記憶装置
JP5987302B2 (ja) 記憶素子、記憶装置
JP2007317733A (ja) メモリ
US10375698B2 (en) Memory system
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R151 Written notification of patent or utility model registration

Ref document number: 5982795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250