JP4400037B2 - 磁気ランダムアクセスメモリ,及びその製造方法 - Google Patents
磁気ランダムアクセスメモリ,及びその製造方法 Download PDFInfo
- Publication number
- JP4400037B2 JP4400037B2 JP2002317527A JP2002317527A JP4400037B2 JP 4400037 B2 JP4400037 B2 JP 4400037B2 JP 2002317527 A JP2002317527 A JP 2002317527A JP 2002317527 A JP2002317527 A JP 2002317527A JP 4400037 B2 JP4400037 B2 JP 4400037B2
- Authority
- JP
- Japan
- Prior art keywords
- ferromagnetic layer
- layer
- wiring
- ferromagnetic
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000005294 ferromagnetic effect Effects 0.000 claims description 599
- 230000005415 magnetization Effects 0.000 claims description 123
- 230000004888 barrier function Effects 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 230000002441 reversible effect Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 736
- 239000011229 interlayer Substances 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000005290 antiferromagnetic effect Effects 0.000 description 8
- 230000006378 damage Effects 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- -1 IrMn Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005316 antiferromagnetic exchange Effects 0.000 description 1
- 239000002885 antiferromagnetic material Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は,磁気ランダムアクセスメモリに関し,特に,トンネル磁気抵抗効果(TMR効果)を示す磁気トンネル接合(MTJ)をメモリセルとして利用する磁気ランダムアクセスメモリに関する。
【0002】
【従来の技術】
2つの強磁性体層と,これらの強磁性体層に挟まれたトンネル障壁層(トンネル絶縁層)とで構成される磁気トンネル接合(MTJ)は,該強磁性体層の磁化の相対方向に依存して,その抵抗が大きく変化する。このような現象は,トンネル磁気抵抗効果(TMR効果)と呼ばれる。磁気トンネル接合の抵抗を検出することにより,強磁性体層の磁化の方向を判別することが可能である。
【0003】
このような磁気トンネル接合の性質を利用して,磁気トンネル接合を含む磁気抵抗デバイスは,不揮発的にデータを保持する磁気ランダムアクセスメモリ(MRAM)に適用される。このようなMRAMは,それぞれにMTJを含むメモリセルが行列に配置されて構成される。MTJに含まれる2つの強磁性体層のうちの一方の強磁性層(固定強磁性層と呼ばれる)の磁化は固定され,他方の強磁性層(自由強磁性層と呼ばれる)は,その磁化が反転可能に設けられる。データは,自由強磁性層の磁化の方向として記憶される。データの書き込みは,磁気トンネル接合の近傍に電流を流し,該電流が発生する磁界によって自由強磁性層の磁化を反転することによって行われる。データの読み出しは,TMR効果を利用して自由強磁性層の磁化の向きを検出することによって行われる。
【0004】
MRAMは,データの書き込み(即ち,磁化の反転)を小さな電流で実現することが望まれる一方,データ保持を安定化するためには,自由強磁性層の磁化の方向が熱的外乱に対して安定であることが望まれる。しかし,一般には,これらは互いに相反する。例えば,自由強磁性層の保磁力を小さくする,即ち,自由強磁性層の異方性磁界を小さくすれば,小さな電流で磁化を反転することができる。しかし,異方性磁界の減少は,一般には,自由強磁性層の磁化を反転させるエネルギーバリアの低減を伴う。したがって,異方性磁界を減少すると,MRAMデータ保持の安定性が悪くなる。
【0005】
特許文献1は,書き込み電流の低減とデータ保持の安定化とを同時に実現するMRAMを開示している。公知のそのMRAMは,図13に示されているように,磁気メモリ素子101aを備えている。磁気メモリ素子101aは,第2配線層128と,絶縁層127と,反強磁性層111と,第1強磁性層(固定強磁性層)112と,絶縁層113と,第2強磁性層(自由強磁性層)114と,配線層115と,第3強磁性層116とを備えている。固定強磁性層112は,強磁性層120,122と,それらに挟まれた金属層121とで構成されている。図14に示されているように,配線層115は,基板と平行に延設されている。
【0006】
図13に示されたMRAMは,データの書き込みを,配線層115に基板と平行な方向に書き込み電流を流すことによって行う。配線層115に書き込み電流が流されると,第2強磁性層114と第3強磁性層116とに磁界が印加され,第2強磁性層114と第3強磁性層116との磁化が反転される。第2強磁性層114と第3強磁性層116とに印加される磁界の向きは逆であるため,第2強磁性層114と第3強磁性層116との磁化の向きは逆である。第2強磁性層114及び第3強磁性層116と,書き込み電流が流される配線層115との距離が近いため,少ない電流で磁化の反転が可能である。一方,書き込み電流が流されていないときにも,第2強磁性層114と第3強磁性層116とは,磁化の向きが逆であるために静磁的に結合されるため,第2強磁性層114と第3強磁性層116との磁化の向きは外乱に対して安定化される。特許文献1に開示された技術と同様の技術が,特許文献2に開示されている。
【0007】
書き込み動作が行われていないときの第2強磁性層114と第3強磁性層116との磁化の向きを安定化するためには,第2強磁性層114と第3強磁性層116との距離は近いことが好適である。第2強磁性層114と第3強磁性層116との距離を近くすることは,配線層115の厚さを薄くすることによって達成され得る。しかし,配線層115の厚さを薄くすることは,書き込み電流が流れる経路の抵抗を増大させる。書き込み電流が流れる経路の抵抗の増大は,消費電力,及び遅延時間を増加させるため好ましくない。
【0008】
非書き込み動作時の自由強磁性層の磁化の向きを一層に安定化しながら,書き込み電流が流れる経路の抵抗を小さくできることが望まれる。
【0009】
【特許文献1】
米国特許第6,396,735号明細書
【特許文献2】
米国特許第6,252,796号明細書
【0010】
【発明が解決しようとする課題】
本発明の目的は,非書き込み動作時の自由強磁性層の磁化の向きを安定化しつつ,書き込み電流が流れる経路の抵抗を小さくすることを可能にするMRAMを提供することにある。
本発明の他の目的は,一層に小さい書き込み電流で書き込みが可能なMRAMを提供することにある。
【0011】
【課題を解決するための手段】
以下に,[発明の実施の形態]で使用される番号・符号を用いて,課題を解決するための手段を説明する。これらの番号・符号は,[特許請求の範囲]の記載と[発明の実施の形態]の記載との対応関係を明らかにするために付加されている。但し,付加された番号・符号は,[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
【0012】
本発明によるMRAMは,基板(1)と,基板(1)の上方に形成されたMTJ素子(10)と,基板(1)の上方に形成された第1配線(11,21)と,基板(1)の上方に形成された第2配線(12,22)とを備えている。MTJ素子(10)は,固定された固定磁化を有する固定強磁性層(6)と,自由強磁性積層体(8)と,固定強磁性層(6)と自由強磁性積層体(8)との間に介設されたトンネル障壁層(7)とを含む。自由強磁性積層体(8)は,トンネル障壁層(7)に接合して設けられ,反転可能な第1磁化を有する第1強磁性層(8a)と,反転可能であり,第1強磁性層(8a)の磁化と反対方向を向く磁化を有する第2強磁性層(8c)と,第1強磁性層(8a)と第2強磁性層(8c)との間に挟まれ,第1強磁性層(8a)及び第2強磁性層(8c)よりもシート抵抗が低い非磁性導電層(8b)とを備えている。第1配線(11,21)と第2配線(12,22)とのうちの一方は,第1強磁性層(8a)と第2強磁性層(8b)との磁化を反転させる書き込み電流を自由強磁性積層体(8)に供給し,他方は,供給された書き込み電流を,自由強磁性積層体(8)から受け取る。非磁性導電層(8b)の膜厚と第1配線(11,21)と第2配線(12,22)とのうちの少なくとも一方,好ましくは両方の膜厚とは異なり,非磁性導電層(8b)は相対的に薄く,第1配線(11,21)と第2配線(12,22)とのうちの少なくとも一方(又は両方)の膜厚は,相対的に厚くされる。非磁性導電層(8b)の膜厚が相対的に薄くされることにより,第1強磁性層(8a)と第2強磁性層(8c)との磁気的結合が強くなる。これにより,第1強磁性層(8a)と第2強磁性層(8c)の磁化の方向が安定化され,熱的外乱に対するデータ保持の安定性が向上する。更に,第1配線(11,21)と第2配線(12,22)との膜厚が相対的に厚くされ,これにより,書き込み電流が流れる経路の抵抗が減少されている。
【0013】
当該MRAMは,第1配線(21)が,自由強磁性積層体(8)の第1側面から書き込み電流を自由強磁性積層体(8)に供給し,第2配線(22)が,自由強磁性積層体(8)の第2側面から前記書き込み電流を受け取る様に構成されることが可能である。
【0014】
本発明によるMRAMは,基板(1)と,基板(1)の上方に形成されたMTJ素子(10)と,基板(1)の上方に形成された第1配線(11)と,基板(1)の上方に形成された第2配線(12)とを備えている。MTJ素子(10)は,固定された固定磁化を有する固定強磁性層(6)と,自由強磁性積層体(8)と,固定強磁性層(6)と自由強磁性積層体(8)との間に介設されたトンネル障壁層(7)とを含む。自由強磁性積層体(8)は,トンネル障壁層(7)に接合して設けられ,反転可能な第1磁化を有する第1強磁性層(8a)と,反転可能であり,第1磁化と反対方向を向く第2磁化を有する第2強磁性層(8c)と,第1強磁性層(8a)と第2強磁性層(8c)との間に挟まれ,第1強磁性層(8a)及び第2強磁性層よりもシート抵抗が低い非磁性導電層(8b)とを備えている。第1配線(11)は,自由強磁性積層体(8)の,トンネル障壁層(7)と反対側にある電流供給面(8e)を介して書き込み電流を非磁性導電層(8b)に供給し,書き込み電流は,電流供給面(8e)を介して非磁性導電層(8b)から第2配線(12)に流れ込む。このようなMRAMは,非磁性導電層(8b),第1配線(11),及び第2配線(12)との膜厚を独立に設計可能である。したがって,当該MRAMは,非磁性導電層(8b)の膜厚を相対的に薄く,第1配線(11,21)と第2配線(12,22)との膜厚が相対的に厚いように形成可能である。これは,第1強磁性層(8a)と第2強磁性層(8c)との磁気的結合を強くして熱的外乱に対するデータ保持の安定性を向上し,且つ,書き込み電流が流れる経路の抵抗を減少できる点で好適である。
【0015】
当該MRAMは,自由強磁性積層体(8)の上面の全体を被覆する局所配線層(18)を備え,第1配線(11)及び第2配線(12)が,局所配線層(18)の上に形成され,局所配線層(18)のシート抵抗は,非磁性導電層(8b),第1強磁性層(8a),及び第2強磁性層(8c)のシート抵抗よりも高くなるように構成されることが好適である。
【0016】
当該MRAMは,第1配線(11)と第2配線(12)との間に介設された酸化領域(19)を備え,第1配線(11)と第2配線(12)と酸化領域(19)とは,自由強磁性積層体(8)の上面(8e)に直接に接合され,第1配線(11)及び第2配線(12)は,同一の導電材料で形成され,酸化領域(19)は,導電材料の酸化物で形成され,第1配線(11),第2配線(12),及び酸化領域(19)とで形成される構造体は,自由強磁性積層体(8)の上面(8e)の全体を被覆することが好適である。
【0017】
第1強磁性層(8a)及び第2強磁性層(8c)の磁化を反転する書き込み電流が流れる方向は,自由強磁性積層体(8)の上面(8e)に垂直な垂直方向からみたとき,第1強磁性層(8a)及び第2強磁性層(8c)の第2磁化の方向に対して斜めであることが好適である。
【0018】
更に好適には,該書き込み電流が流れる方向は,該垂直方向からみたとき,第1強磁性層(8a)及び第2強磁性層(8c)の保磁力を最も小さくする磁界の方向と実質的に垂直であることが好適である。
【0019】
第1強磁性層(8a)及び第2強磁性層(8c)の磁化の大きさをそれぞれM1,M2とし,第1強磁性層(8a)及び第2強磁性層(8c)の体積をそれぞれV1,V2としたとき,第1強磁性層(8a)と第2強磁性層(8c)とは,下記式:
M1・V1=M2・V2,
を成立させるように形成されていることが好適である。このような条件は,前記第1強磁性層及び前記第2強磁性層の平面形状を,実質的に同一にし,第1強磁性層(8a)及び第2強磁性層(8c)の磁化M1,M2とを実質的に同一にし,第1強磁性層(8a)及び第2強磁性層(8c)の厚さ(t1,t2)を,実質的に同一にすることによって満足し得る。
【0020】
また,当該MRAMは,第1強磁性層(8a)及び第2強磁性層(8c)は,同一の材料で形成され,第1強磁性層(8a)及び第2強磁性層(8c)の平面形状は,同一であり,第1強磁性層(8a)及び第2強磁性層(8c)の平面形状は,異方性を有し,第1強磁性層(8a)及び第2強磁性層(8c)は,その厚さが異なるように構成されることが好適である。
【0021】
本発明によるMRAMは,複数のメモリセルを備えている。該メモリセルのそれぞれは,MTJ素子(10)と,MISFET(16)と,第1配線(11)と,第2配線(12)とを含む。MTJ素子(10)は,固定された固定磁化を有する固定強磁性層(6)と,自由強磁性積層体(8)と,固定強磁性層(6)と自由強磁性積層体(8)との間に介設されたトンネル障壁層(7)とを備えている。自由強磁性積層体(8)は,トンネル障壁層(7)に接合して設けられ,反転可能な第1磁化を有する第1強磁性層(8a)と,反転可能であり,第1磁化と反対方向を向く第2磁化を有する第2強磁性層(8c)と,第1強磁性層(8a)と第2強磁性層(8c)との間に挟まれ,第1強磁性層(8a)及び第2強磁性層(8c)よりもシート抵抗が低い非磁性導電層(8b)とを備えている。第1配線(11)と第2配線(12)とは,自由強磁性層積層体(8)に接合されている。MISFET(16)は,第2配線(12)を介して自由強磁性層積層体(8)に接続されている。第1配線(11)と第2配線(12)のうちの一方は,第1強磁性層(8a)と第2強磁性層(8c)との磁化を反転させる書き込み電流を自由強磁性積層体(8)に供給し,他方は,自由強磁性積層体(8)から書き込み電流を受け取る。非磁性導電層(8b)の膜厚は,相対的に薄く形成され,第1配線(11)と第2配線(12)とのうちの少なくとも一方の膜厚は,相対的に厚く形成される。
【0022】
本発明によるMRAMは,固定された固定磁化を有する固定強磁性層(6)と,自由強磁性積層体(8)と,固定強磁性層(6)と自由強磁性積層体(8)との間に介設されたトンネル障壁層(7)と,電流供給手段(11,12)とを備えている。自由強磁性積層体(8)は,トンネル障壁層(7)に接合して設けられ,反転可能な第1磁化を有する第1強磁性層(8a)と,反転可能であり,第1磁化と反対方向を向く第2磁化を有する第2強磁性層(8c)と,第1強磁性層(8a)と第2強磁性層(8c)との間に挟まれた非磁性導電層(8b)とを含む。電流供給手段(11)は,第1強磁性層(8a)と第2強磁性層(8c)との磁化を反転させる電流を自由強磁性積層体(8)に供給する。供給された電流は,第2強磁性層(8c)を通過して非磁性導電層(8b)を流れ込み,非磁性導電層(8b)の中を,その表面に平行な方向成分を有する方向に流れ,非磁性導電層(8b)から第2強磁性層(8c)を通過して自由強磁性積層体(8)の外部に流れ出る。このような構成は,非磁性導電層(8b)の膜厚と,書き込み電流を供給する配線(11,12)との膜厚を独立に設計することを可能にする。したがって,当該MRAMは,非磁性導電層(8b)の膜厚を相対的に薄く,第1配線(11,21)と第2配線(12,22)との膜厚が相対的に厚いように形成可能である。これは,第1強磁性層(8a)と第2強磁性層(8c)との磁気的結合を強くして熱的外乱に対するデータ保持の安定性を向上し,且つ,書き込み電流が流れる経路の抵抗を減少できる点で好適である。更に,このような構成では,第2強磁性層(8c)に,非磁性導電層(8b)の表面に垂直な成分を有する電流が流れる。この電流は,非磁性導電層(8b)の表面に平行に流れる電流と同一の方向の磁界を第1強磁性層(8a)と第2強磁性層(8c)とに印加する。したがって,このような構成は,より小さな電流でデータを書き込むこをを可能にする。
【0023】
【発明の実施の形態】
以下,添付図面を参照しながら,本発明によるMRAMの実施の形態を説明する。
【0024】
(実施の第1形態)
本発明によるMRAMの実施の第1形態では,図1に示されているように,トランジスタ(図示されない)が設けられた基板1が,層間絶縁層2に被覆されている。メタルリード3が,層間絶縁層2の上に形成されている。メタルリード3は接地される。メタルリード3は,典型的には,Al,Cuなどの金属膜で形成される。
【0025】
MTJ素子10が,メタルリード3の上に形成されている。MJT素子10は,MRAMのメモリセルのデータ保持担体として機能する。MTJ素子10の側面は,層間絶縁層9によって被覆されて保護されている。
【0026】
MTJ素子10は,この順に形成された,シード層4,反強磁性層5,固定強磁性層6,トンネル障壁層7,自由強磁性積層体8を含む。シード層4は,メタルリード3の上に直接に形成され,その上に形成される反強磁性層5の結晶性を向上する。シード層4は,典型的には,Ta膜,又は,Ta膜とRu膜との積層体が使用される。反強磁性層5は,FeMn,IrMn,及びPtMnのような反強磁性体で形成される。固定強磁性層6は,比較的に磁気的にハードな強磁性体,CoFeで形成される。固定強磁性層6の磁化は,反強磁性層5から受ける交換相互作用によって固定される。トンネル障壁層7は,アルミニウム酸化膜のような,非磁性の絶縁体で形成される。トンネル障壁層7は,膜厚方向に(即ち,トンネル障壁層7の表面に垂直な方向に)トンネル電流が流れる程度に薄く,その厚さは,典型的には,1.2−2.0nmである。
【0027】
自由強磁性積層体8は,第1強磁性層8a,非磁性導電層8b,第2強磁性層8c,及びキャップ層8dを含む。
【0028】
第1強磁性層8aと第2強磁性層8cとは,比較的に磁気的にソフトな強磁性体,典型的には,NiFe,NiFeCoで形成される。第1強磁性層8a及び第2強磁性層8cの磁化の方向は,互いに逆である。第1強磁性層8a及び第2強磁性層8cの磁化は,MTJ素子10に記憶されるデータに応じた方向に向けられる。
【0029】
第1強磁性層8aは,トンネル障壁層7の上に形成され,第1強磁性層8a,トンネル障壁層7,及び固定強磁性層6は,磁気トンネル接合(MTJ)を構成する。第1強磁性層8aの磁化と,固定強磁性層6の磁化との相対方向に応じて,MTJの抵抗が変化する。MTJの抵抗の変化に基づいて,MTJ素子10に記憶されるデータが判定される。
【0030】
非磁性導電層8bは,第1強磁性層8aと第2強磁性層8cとの間に介設される。非磁性導電層8bの厚さは,第1強磁性層8aと第2強磁性層8cとが静磁的に結合する程度に薄い。第1強磁性層8aと第2強磁性層8cとの磁化の方向の安定化の観点からは,非磁性導電層8bが,第1強磁性層8aと第2強磁性層8cとが交換相互作用によって結合される程度に極めて薄く形成されることが好適である。しかし,非磁性導電層8bがかかる程度に薄いことは,必ずしも必要とされない。
【0031】
非磁性導電層8bは,Cu,Pt,Ag,Au,及びRuのような良導体で形成され,非磁性導電層8bのシート抵抗は,第1強磁性層8a,第2強磁性層8c,及びキャップ層8dのシート抵抗よりも充分に小さい。非磁性導電層8bのシート抵抗は,第1強磁性層8a,第2強磁性層8c,及びキャップ層8dのシート抵抗の10分の1以下であることが好ましい。
【0032】
キャップ層8dは,その下に設けられる層,即ち,シード層4,反強磁性層5,固定強磁性層6,トンネル障壁層7,第1強磁性層8a,非磁性導電層8b,及び第2強磁性層8cを,製造工程の間に加えられるダメージから保護するために設けられる。キャップ層8dは,典型的には,Taで形成される。
【0033】
図2に示されているように,MTJ素子10は,y軸方向に長細く形成され,形状に起因する磁気異方性をy軸方向に有している。これにより,固定強磁性層6,第1強磁性層8a,及び第2強磁性層8cの磁化容易軸はy軸方向に向けられている。固定強磁性層6,第1強磁性層8a,及び第2強磁性層8cの磁化は,y軸方向に平行である。
【0034】
キャップ層8dの上面8eには,配線層11と配線層12とが接合されている。配線層11と配線層12との厚さは,非磁性導電層8bよりも極めて厚い。図2に示されているように,配線層11と配線層12とは,x軸方向に位置整合(be aligned)されている。
【0035】
かかるMTJ素子10からのデータの読み出しは,以下の過程によって行われる。配線層11と配線層12とのうちの一方に電圧が供給され,他方がハイインピーダンス状態にされる。メタルリード3は接地されているため,MTJ素子10には,トンネル障壁層7を介して読み出し電流が流れる。読み出し電流の大きさは,MTJ素子10の抵抗,即ち,MTJ素子10に記憶されているデータに対応している。読み出し電流の大きさから,MTJ素子10に記憶されているデータが判別される。
【0036】
一方,MTJ素子10へのデータの書き込み(即ち,第1強磁性層8a,及び第2強磁性層8cの磁化の反転)は,配線層11と配線層12との間に電圧を加えることによって行われる。配線層11の電位が配線層12の電位よりも高い場合には,図1に示されているように,配線層11から配線層12に向かって書き込み電流が流れる。書き込み電流は,自由強磁性積層体8のキャップ層8dの上面8eに流れ込む。既述のように,非磁性導電層8bのシート抵抗は第1強磁性層8a,第2強磁性層8c,及びキャップ層8dのシート抵抗よりも充分に小さいため,書き込み電流の主たる部分は,キャップ層8d及び第2強磁性層8cを通過して非磁性導電層8bに流れ込む。書き込み電流の主たる部分は,キャップ層8d及び第2強磁性層8cを,それらの表面に垂直な成分を有する方向に通過することになる。書き込み電流の主たる部分は,非磁性導電層8bの中を非磁性導電層8bの表面に平行な方向に流れた後,再び第2強磁性層8c及びキャップ層8dを通過して配線層12に流れ込む。書き込み電流の主たる部分は,再び,キャップ層8d及び第2強磁性層8cを,それらの表面に垂直な成分を有する方向に通過することになる。書き込み電流の主たる部分の経路が,図1の矢印13によって示されている。書き込み電流は,基板1の表面から垂直な方向から見て概ねx軸方向である。
【0037】
非磁性導電層8bに電流が流れると,その上下にある第1強磁性層8a及び第2強磁性層8cには,該電流によって発生される磁場が印加される。この磁場によって第1強磁性層8a,及び第2強磁性層8cの磁化が反転される。非磁性導電層8bに電流が流れるときに第1強磁性層8a,及び第2強磁性層8cのそれぞれに印加される磁場は逆方向であるから,第1強磁性層8a,及び第2強磁性層8cの磁化は,常に反対方向に保たれる。
【0038】
書き込み電流の主たる部分が,キャップ層8d及び第2強磁性層8cを,それらの表面に垂直な成分を有する方向に通過することは,第2強磁性層8cの磁化の反転を阻害しない。むしろ,書き込み電流の主たる部分が,キャップ層8d及び第2強磁性層8cを流れて発生する磁界は,非磁性導電層8bの部分で発生する磁界の向きと同一方向であり,したがって,第2強磁性層8cの磁化の反転を促進する。これは,書き込み電流を低減することが可能である点で好ましい。
【0039】
図1の構造は,少ない電流でMTJ素子10へのデータの書き込みを実行することを可能にする。第1強磁性層8a,及び第2強磁性層8cは非磁性導電層8bに接しており,第1強磁性層8a,及び第2強磁性層8cと,それらの磁化を反転させる電流の距離とは極めて近い。このため,少ない電流で大きな磁場が第1強磁性層8a,及び第2強磁性層8cに印加される。したがって,少ない電流で第1強磁性層8a,及び第2強磁性層8cの磁化を反転する,即ち,MTJ素子10へのデータの書き込みを実行することが可能である。
【0040】
更に図1の構造は,第1強磁性層8a,及び第2強磁性層8cの磁化の安定性を向上しつつ,書き込み電流が流れる経路の抵抗を抑制することを可能にする。図1の構造は,非磁性導電層8b,配線層11,及び配線層12の膜厚を,互いに独立に設計することが可能である。そこで,非磁性導電層8bは,第1強磁性層8a,及び第2強磁性層8cの距離を小さくするために薄く形成され,配線層11及び配線層12は,非磁性導電層8bよりも厚く形成される。非磁性導電層8bが薄く形成されることにより,第1強磁性層8a,及び第2強磁性層8cの間の静磁的結合が強化され,書き込み動作が行われていないときの第1強磁性層8a,及び第2強磁性層8cの磁化の方向が外乱によって反転されることが防止される。非磁性導電層8bが薄いことは,非磁性導電層8bの電流密度を増大し,同一の電流で大きな磁場を発生可能にする点でも好適である。一方,配線層11及び配線層12を厚くすることにより,配線層11及び配線層12の抵抗を小さくすることができ,したがって,書き込み電流が流れる経路の抵抗を減少することができる。第1強磁性層8a,及び第2強磁性層8cの磁化の方向を一層に安定化するためには,非磁性導電層8bは,第1強磁性層8a,及び第2強磁性層8cの間に,反強磁性的な交換相互作用が発生するような材料及び厚さで形成されることが好ましい。
【0041】
以上に説明されているように,本実施の形態のMRAMは,少ない電流でMTJ素子10へのデータの書き込みを行うことが可能である。更に,本実施の形態のMRAMは,第1強磁性層8a,及び第2強磁性層8cの磁化の安定性を向上しつつ,書き込み電流が流れる経路の抵抗を抑制することが可能である。
【0042】
(変形例1)
本実施の形態のMRAMは,メモリセル(MTJ素子10)のそれぞれに対して書き込み電流を供給するMOSトランジスタが少なくとも一つずつ設けられ,書き込まれるメモリセルのみに一の書き込み電流が供給される構成(以下,一軸書き込み構成という。)が採用されるときに特に好適である。「一の書き込み電流が供給される」とは,従来のメモリセルアレイのように,書き込まれるメモリセルを選択するために方向の異なる2つの書き込み電流が流されるのではないことを意味している。一軸書き込み構成は,書き込みが行われるメモリセルのみに磁場が印加されるため,選択性が極めて高い。更に一軸書き込み構成は,大きな磁場をメモリセルに印加することが可能であるため,データの書き込みの確実性が高い。しかし,一軸書き込み構成は,MOSトランジスタをメモリセルアレイに多数組み込む必要があるため,MOSトランジスタのゲート幅の大きさが制限される。MOSトランジスタのゲート幅の制限は,大きな書き込み電流をメモリセルに供給することを困難にする。したがって,一軸書き込み構成は,書き込み電流の減少を強く要求する。図1のMTJ素子10は,書き込み電流を小さくすることが可能であり,一軸書き込み構成を採用するMRAMに特に好適である。
【0043】
図3は,一軸書き込み構成を採用するMRAMの一例を示す。MOSトランジスタ16が,MTJ素子10のそれぞれに対して一つずつ設けられている。配線層11は,第1ビット線14に接続され,配線層12は,MOSトランジスタ16を介して第2ビット線15に接続されている。MOSトランジスタ15のゲートには,それらをオンオフするワード線17が接続されている。
【0044】
図3のMRAMの書き込み動作は,以下の過程で行われる。まず,メモリセルのうちの一が選択される。以下では,図3のMTJ素子10aを含むメモリセルが選択されたとする。MTJ素子10aに接続されているMOSトランジスタ16aに接続されているワード線17がHigh電位にされ,MOSトランジスタ16aがオンされる。更に,第1ビット線14のうち,MTJ素子10aに接続される第1ビット線14aに電位V1が供給され,第2ビット線15のうち,MTJ素子10aに接続される第2ビット線15aに電位V2(≠V1)が供給される。他の第1ビット線14,第2ビット線15,及びワード線17はLow電位にされる。これにより,MTJ素子10aに接続された配線層11及び配線層12を介して書き込み電流が流れ,MTJ素子10aの第1強磁性層8a,及び第2強磁性層8cの磁化が所望の方向に反転される。
【0045】
一方,図3のMRAMの読み出し動作は,以下の過程で行われる。まず,メモリセル(MTJ素子10)のうちの一が選択される。以下では,図3のMTJ素子10aが選択されたとする。MTJ素子10aに接続されているMOSトランジスタ16aに接続されているワード線17がHigh電位にされ,MOSトランジスタ16aがオンされる。更に,第2ビット線15のうち,MTJ素子10aに接続される第2ビット線15aに電位Vbが供給される。全ての第1ビット線14は,ハイインピーダンス状態にされる。既述のように,メタルリード3は接地されているから,第2ビット線15aからMTJ素子10aを介して,MTJ素子10aに接続されたメタルリード3aに読み出し電流が流れる。読み出し電流の大きさから,MTJ素子10aに記憶されているデータが判別される。
【0046】
(変形例2)
本実施の形態において,図4に示されているように,書き込み電流が流される方向が,基板1の表面から垂直な方向から見て第1強磁性層8a及び第2強磁性層8cの容易軸の方向に対して斜めであることは,書き込み電流の低減に有効である。図5に示されているように,書き込み電流が流される方向が,第1強磁性層8a及び第2強磁性層8cの容易軸の方向に対して斜めであることにより,第1強磁性層8a及び第2強磁性層8cには,容易軸に対して斜めの方向に磁場が印加される。当業者にとって広く知られているように,強磁性体のアステロイド特性により,容易軸に対して斜めの方向に磁場を印加することにより,より小さい磁場で第1強磁性層8a及び第2強磁性層8cの磁化を反転可能である。したがって,書き込み電流が流される方向が,第1強磁性層8a及び第2強磁性層8cの容易軸の方向に対して斜めであることにより,書き込み電流を小さくすることができる。
【0047】
上述の一軸書き込み構成が採用される場合,書き込み電流が流される方向は,第1強磁性層8a及び第2強磁性層8cの面内において,第1強磁性層8a及び第2強磁性層8cの保磁力が最も小さくなる方向と垂直な方向に実質的に一致することが好適である。これにより,書き込み電流が発生する磁場の方向は,第1強磁性層8a及び第2強磁性層8cの面内において,第1強磁性層8a及び第2強磁性層8cの保磁力が最も小さくなる方向と一致し,より小さな書き込み電流でデータの書き込みを行うことが可能になる。
【0048】
一軸書き込み構成の採用は,書き込み電流が発生する磁場の方向と,第1強磁性層8a及び第2強磁性層8cの保磁力が最も小さくなる方向とを一致させることが容易である点でも好適である。一般に,MTJ素子へのデータの書き込みは,直交する2つの配線にそれぞれ書き込み電流を流し,自由強磁性層の容易軸の方向に対して斜めの方向に,合成磁界を発生するすることで行われる。しかし,公知のこの方法では,自由強磁性層の保磁力が最も小さくなる方向と合成磁界の方向とを一致させるためには,自由強磁性層と配線との距離,及び書き込み電流の大きさを最適化する必要がある。これは,書き込み電流の大きさに重大な制限を課す。一方,本実施の形態の一軸書き込み構成は,配線層11及び配線層12を適切な位置に配置することにより,書き込み電流が発生する磁場の方向と第1強磁性層8a及び第2強磁性層8cの保磁力が最も小さくなる方向とを一致させることができ,書き込み電流の大きさの最適化は要求されない。
【0049】
(変形例3)
更に,本実施の形態のMRAMにおいて,第1強磁性層8a及び第2強磁性層8cの磁化をそれぞれM1,M2とし,第1強磁性層8a及び第2強磁性層8cの体積をそれぞれV1,V2としたとき,第1強磁性層8aと第2強磁性層8cとが,
M1・V1=M2・V2, …(1)
を成立させるように設計されていることが好適である。第1強磁性層8a,及び第2強磁性層8cの上面(及び下面)に垂直な方向からみて同一の形状を有する場合には, 式(1)は,
M1・t1=M2・t2, …(1)’
と書きなおすことができる。ここで,t1及びt2は,それぞれ,第1強磁性層8a及び第2強磁性層8cの膜厚である。式(1)の条件は,第1強磁性層8a及び第2強磁性層8cを同一の材料で形成し,更に平面形状及び膜厚を同一にする(即ち,t1=t2にする)ことによって容易に達成可能である。
【0050】
式(1)を成立させることにより,第1強磁性層8a及び第2強磁性層8cの保磁力の増大を伴わずに,熱的外乱による第1強磁性層8a及び第2強磁性層8cの磁化の方向の反転を抑制することができる。このような効果が得られる理由は下記の通りである。
【0051】
本実施の形態のMRAMにおいて,第1強磁性層8aと第2強磁性層8cとの磁化の方向は,下記式で表されるエネルギーEを最小化する条件として決定される:
E=(1/2)(HkI1M1V1+HkI2M2V2)・sin2φ
+(1/2)(HkS1−HkS2)(M1V1−M2V2)・sin2φ
−Hext(M1V1−M2V2)・cos(θext−φ)
−Hi(M1V1+M2V2)・cos(θi−φ). …(2)
HkI1及びHkI2は,それぞれ,第1強磁性層8a及び第2強磁性層8cの結晶磁気異方性による異方性磁界であり,HkS1及びHkS2は,それぞれ,第1強磁性層8a及び第2強磁性層8cの形状磁気異方性による異方性磁界である。更に,φは,第1強磁性層8aの磁化容易軸と,第1強磁性層8aの磁化のなす角であり,θextは,磁化容易軸と外部磁界Hext(即ち,非磁性導電層8bに流される電流が発生する磁界以外の磁界)とがなす角であり,θiは,磁化容易軸と,非磁性導電層8bに流される電流が発生する磁界Hiとがなす角である。更に,式(2)の導出では,第1強磁性層8aと第2強磁性層8cとの磁化が反強磁性的に結合しながら回転することが仮定されている。即ち,第1強磁性層8aの磁化容易軸と,第1強磁性層8aの磁化のなす角をφ1,第2強磁性層8cの磁化容易軸と,第2強磁性層8cの磁化のなす角をφ2としたとき,
φ=φ1=φ2+π,
が成立する。
【0052】
式(1)から,式(2)の第2項は,0である。即ち,第1強磁性層8aと第2強磁性層8cとの磁化の方向は,第1強磁性層8a及び第2強磁性層8cの形状磁気異方性による異方性磁界HkS1,HkISに依存しない。したがって,第1強磁性層8a及び第2強磁性層8cの保磁力は,第1強磁性層8a及び第2強磁性層8cの結晶磁気異方性に依存するが,第1強磁性層8a及び第2強磁性層8cの形状には依存しない。これは,保磁力が,第1強磁性層8a及び第2強磁性層8cを構成する材料のみで決定され,第1強磁性層8a及び第2強磁性層8cの体積V1,V2を大きくしても,保磁力(即ち,第1強磁性層8a及び第2強磁性層8cの書き込みに必要な磁界の大きさ)が大きくならないことを意味している。
【0053】
更に,非磁性導電層8bに電流が流されていないとき(即ち,書き込み動作が行われていないとき),式(1)’から,式(2)は,
E=(1/2)(HkI1M1V1+HkI2M2V2)・sin2φ …(2)’
と変形される。これは,第1強磁性層8a及び第2強磁性層8cの体積V1,V2を大きくすることにより,第1強磁性層8a及び第2強磁性層8cの磁化を反転させるエネルギー障壁が高くなり,熱揺らぎによるデータの破壊を起こりにくくすることができることを意味している。
【0054】
したがって,第1強磁性層8a及び第2強磁性層8cを上記式(1)が成立するように形成し,且つ,第1強磁性層8a及び第2強磁性層8cの体積を充分に大きくすることにより,第1強磁性層8a及び第2強磁性層8cの保磁力の増大を伴わずに,熱的外乱による第1強磁性層8a及び第2強磁性層8cの磁化の方向の反転を防止することが可能である。
【0055】
第1強磁性層8a及び第2強磁性層8cを上記式(1)が成立するように形成することは,第1強磁性層8a及び第2強磁性層8cの平面形状を等方的な形状,例えば,正方形,及び円にすることができる点でも好適である。第1強磁性層8a及び第2強磁性層8cの平面形状を等方的な形状であることは,MTJ素子10を一層に密に配置することができるという点で好ましい。
【0056】
更に,第1強磁性層8a及び第2強磁性層8cを上記式(1)が成立するように形成することは,第1強磁性層8a及び第2強磁性層8cの平面形状のバラツキに起因する,第1強磁性層8a及び第2強磁性層8cの保磁力のバラツキを防止することができる点でも好ましい。既述のとおり,第1強磁性層8a及び第2強磁性層8cを上記式(1)が成立するように形成すると,第1強磁性層8a及び第2強磁性層8cの保磁力は,第1強磁性層8a及び第2強磁性層8cの形状には依存しない。したがって,第1強磁性層8a及び第2強磁性層8cの平面形状のバラツキによる,第1強磁性層8a及び第2強磁性層8cの保磁力のバラツキは発生しない。
【0057】
第1強磁性層8a及び第2強磁性層8cを上記式(1)が成立するように形成することは,更に,一のメモリセルから,それに隣接するメモリセルに漏洩する漏洩磁界を実質的に0にすることができる点でも好適である。第1強磁性層8a及び第2強磁性層8cを上記式(1)が成立するように形成することにより,第1強磁性層8a及び第2強磁性層8cの発生する磁界が通過する磁路は,閉磁路になる。したがって,漏洩磁界は,実質的に0になる。これは,隣接するメモリセルへの静磁的な影響を実質的になくすことができる点で好適である。
【0058】
ここで,上記式(1)が成立するように形成すると,式(2)の第3項(即ち,外部磁界Hextに依存する項)が0になることに留意されるべきである。これは,一般的なメモリセルのように,外部から磁界を印加することによっては,第1強磁性層8a,及び第2強磁性層8cの磁化を反転することができないことを意味している。したがって,上記式(1)が成立させる構成は,上述の,第1強磁性層8aと第2強磁性層8cとの間に介設された非磁性導電層8bに電流を流すことによって第1強磁性層8aと第2強磁性層8cとの磁化を反転させる場合にしか適用することができない。
【0059】
以下では,第1強磁性層8a,及び第2強磁性層8cの構造の例が説明される。第1強磁性層8a,第2強磁性層8cが,同一の材料で形成され,同一の形状を有するとする。即ち,
M1=M2(=M),
HkI1=HkI2(=HkI),及び
V1=V2(=V),
が成立するとする。更に,第1強磁性層8a及び第2強磁性層8cは,直径w,厚さtの円盤状であるとする。更に,MRAMにエラー訂正回路(ECC)が搭載され,1000時間に1ビットのエラーが発生することが許容されるとする。この場合,エネルギーバリアと,熱エネルギーとの比が50以上である必要がある。即ち,式(2)’を参照し,且つ,ボルツマン定数をkB,温度をTとして,
HkIMV/kBT>50, …(3)
が成立する必要がある。V=(1/4)π・w2・tであるから式(3)より,
t>4・50・kBT/(M・HkI・π・w2), …(4)
となる。現実的な数値として,M=800(emu/cm2),HkI=4(Oe),T=333(K),w=0.3(μm)である場合を考える。これらを式(4)に代入することにより,
t>8(nm)
を得る。即ち,第1強磁性層8a及び第2強磁性層8cの厚さtを8nmより大きくすることによって,1000時間あたりのエラーが発生するビットの数を1未満にすることができる。第1強磁性層8a及び第2強磁性層8cとの磁化が面内方向に向くためには,第1強磁性層8a及び第2強磁性層8cとの厚さは,これらの直径wよりも充分に小さいことが望ましい。
【0060】
(変形例4)
本実施の形態において,第1強磁性層8a及び第2強磁性層8cの材料が同一であり,第1強磁性層8a及び第2強磁性層8cの平面形状が同一であり,該平面形状が異方性を有し,且つ,第1強磁性層8a及び第2強磁性層8cそれぞれの厚さt1,t2が異なることが好適である。これにより,充分に大きなエネルギーバリアを得て熱揺らぎに対するデータ破壊を抑制しつつ,第1強磁性層8a及び第2強磁性層8cの保磁力を小さく保つことが可能である。このような効果が得られる理由は,下記の通りである。
【0061】
本実施の形態では,上述の通り,非磁性導電層8bに流される電流による磁場Hiによって第1強磁性層8a及び第2強磁性層8cの磁化が反転され,第1強磁性層8a及び第2強磁性層8cの磁化の反転に,外部磁界Hextは使用されない。したがって,書き込み動作のときの外部磁界Hextは0である。更に,上述の条件から,
HkI1=HkI2(=HkI)
M1=M2(=M),
t1≠t2,
が成立する。ここで,第1強磁性層8a及び第2強磁性層8cの平面形状が同一であっても,その厚さが異なるため,
HkS1≠HkS2
であることに留意されるべきである。
【0062】
式(2)と,上述の条件から,第1強磁性層8a及び第2強磁性層8cの実効的な異方性磁場Hk(即ち,第1強磁性層8a及び第2強磁性層8cの磁化を反転させるのに必要な磁場Hiの最小値)は,下記式:
Hk=HKI+(HkS1−HkS2)・(t1−t2)/(t1+t2),…(5)
で表される。更に,エネルギーバリアΔEは,下記式:
ΔE=(1/2)HkMS(t1+t2), …(6)
により表される。
【0063】
式(5),(6)は,第1強磁性層8a及び第2強磁性層8cの膜厚の最適化により,第1強磁性層8a及び第2強磁性層8cの実効的な異方性磁場Hkを小さくし,エネルギーバリアΔEを大きくする設計が可能であることを意味している。即ち,エネルギーバリアΔEの増大は,第1強磁性層8a及び第2強磁性層8cの膜厚の和t1+t2を大きくすることによって達成可能である。異方性磁場Hkの減少は,第1強磁性層8a及び第2強磁性層8cの膜厚の差t1−t2を小さくすることによって達成可能である。和t1+t2の増大と差t1−t2の減少とは,同時に達成可能である。したがって,第1強磁性層8a及び第2強磁性層8cの膜厚の最適設計により,第1強磁性層8a及び第2強磁性層8cの実効的な異方性磁場Hkを小さくし,エネルギーバリアΔEを大きくすることは,現実に可能である。
【0064】
ゆえに,第1強磁性層8a及び第2強磁性層8cの材料を同一にし,第1強磁性層8a及び第2強磁性層8cの平面形状を同一にし,該平面形状が異方性を有し,且つ,第1強磁性層8a及び第2強磁性層8cそれぞれの厚さt1,t2が異なることにより,充分に大きなエネルギーバリアを得て熱揺らぎに対するデータ破壊を抑制しつつ,第1強磁性層8a及び第2強磁性層8cの保磁力を小さく保つ設計が可能になる。
【0065】
(実施の第2形態)
図6は,本発明によるMRAMの実施の第2形態を示す。実施の第2形態では,MTJ素子10と層間絶縁層9とが局所配線層18によって被覆されている。局所配線層18は,キャップ層8dの上面でMTJ素子10に接合されている。配線層11及び配線層12は,局所配線層18の上に形成されている。即ち,局所配線層18は,配線層11及び配線層12とキャップ層8dの上面との間に介設されている。
【0066】
図7に示されているように,局所配線層18は,MTJ素子10の上面の全面を被覆する。局所配線層18は,自由強磁性積層体8を構成する層(即ち,第1強磁性層8a,非磁性導電層8b,第2強磁性層8c,キャップ層8d)のシート抵抗よりも充分に大きなシート抵抗を有している。
【0067】
実施の第2形態では,MTJ素子10へのデータの書き込みは,配線層11と配線層12との間に電圧が加えられることによって行われる。配線層11と配線層12との間に電圧が加えられたとき,図6に示されているように,書き込み電流の主たる成分は,矢印13’に示されている経路で流れる。即ち,配線層11に配線層12よりも高い電位が与えられると,書き込み電流は,配線層11の端の近傍において,配線層11から局所配線層18に流れ込む。更に,局所配線層18は,自由強磁性積層体8を構成する層よりも充分に大きなシート抵抗を有しているため,書き込み電流の主たる成分は,局所配線層18から,自由強磁性積層体8のキャップ層8dの表面8eに流れ込む。既述のように,非磁性導電層8bのシート抵抗は第1強磁性層8a,第2強磁性層8c,及びキャップ層8dのシート抵抗よりも充分に小さいため,書き込み電流の主たる部分は,キャップ層8d及び第2強磁性層8cを通過して非磁性導電層8bに流れ込む。書き込み電流の主たる部分は,非磁性導電層8bの表面に平行な方向に流れた後,再び第2強磁性層8c及びキャップ層8dをそれらの表面に垂直な成分を持って通過して配線層12に流れ込む。書き込み電流は,基板1の表面から垂直な方向から見て概ねx軸方向である。非磁性導電層8bに流れる電流が発生する磁界により,第1強磁性層8a及び第2強磁性層8cの磁化が所望の方向に反転される。
【0068】
実施の第2形態のMRAMは,実施の第1形態と同様に,第1強磁性層8a及び第2強磁性層8cに近接する非磁性導電層8bに流れる電流が発生する磁界によって第1強磁性層8a及び第2強磁性層8cの磁化が反転される。したがって,少ない電流でMTJ素子10へのデータの書き込みを行うことが可能である。更に,本実施の形態のMRAMは,非磁性導電層8bを薄く,且つ,配線層11,12を厚く設計することが可能であるため,第1強磁性層8a,及び第2強磁性層8cの磁化の安定性を向上しつつ,書き込み電流が流れる経路の抵抗を抑制することが可能である。
【0069】
実施の第2形態のMRAMの構造は,更に,配線層11及び配線層12の形成工程においてMTJ素子10に与えられるダメージを減少することが可能である点で好適である。実施の第1形態では,配線層11及び配線層12を形成するためには,キャップ層8dの上に導電層を形成した後,該導電層をプラズマエッチングする必要がある。このプラズマエッチングのときに,キャップ層8dが直接にプラズマに曝される。キャップ層8dの厚さには一定の制限があるため,MJT素子10の第1強磁性層8a及び第2強磁性層8cにある程度のダメージが与えられることは避けられない。実施の第2形態のMRAMの構造は,配線層11及び配線層12のエッチングのときに,MTJ素子10が局所配線層18によって被覆されるため,MTJ素子10に与えられるダメージを有効に減少することができる。
【0070】
実施の第2形態のMRAMについても,実施の第1形態で説明された変形例が適用されることは有効である。第1に,書き込み電流が流される方向が,基板1の表面から垂直な方向から見て第1強磁性層8a及び第2強磁性層8cの容易軸の方向に対して斜めであることは,書き込み電流の低減できる点で好適である。更に,第1強磁性層8a及び第2強磁性層8cを,上記式(1)が成立するように形成することは,第1強磁性層8a及び第2強磁性層8cの保磁力の増大を伴わずに,熱的外乱による第1強磁性層8a及び第2強磁性層8cの磁化の方向の反転を抑制することができる点で好適である。更に,第1強磁性層8a及び第2強磁性層8cの材料が同一であり,第1強磁性層8a及び第2強磁性層8cを,第1強磁性層8a及び第2強磁性層8cの平面形状が同一であり,該平面形状が異方性を有し,且つ,第1強磁性層8a及び第2強磁性層8cそれぞれの厚さt1,t2が異なるように形成することは,第1強磁性層8a及び第2強磁性層8cの保磁力の増大を伴わずに,熱的外乱による第1強磁性層8a及び第2強磁性層8cの磁化の方向の反転を抑制することができる点で好適である。
【0071】
(実施の第3形態)
図8は,本発明によるMRAMの実施の第3形態を示す。実施の第3形態では,配線層11と配線層12とが,同一の導電材料で形成され,更に,該導電材料の酸化物で形成された酸化領域19によって分離されている。図9に示されているように,配線層11はキャップ層8dの上面の一部においてMTJ素子10に接合され,配線層12は,キャップ層8dの上面の他の一部においてMTJ素子10に接合される。配線層11,配線層12及び酸化領域19の端は,MTJ素子10の上面から見てMTJ素子10の外側にある。
【0072】
図10,図11は,実施の第3形態のMRAMの製造工程を示す図である。まず,図10に示されているように,基板1を被覆する層間絶縁膜2の上面に,層間絶縁膜9とMTJ素子10とが形成される。層間絶縁膜9とMTJ素子10とを形成する工程は,当業者が容易に想定できるため,その詳細は説明されない。続いて,図11に示されているように,層間絶縁膜9とMTJ素子10との上面に導電層20が形成される。導電層20は,MTJ素子10の上面の全面を被覆するように形成され,導電層20の端は,MTJ素子10の上面の外にある。続いて,導電層20のうち,MTJ素子10の上面の上にある部分の一部が選択的に酸化される。導電層20の選択酸化は,酸化領域19になる部分以外の部分を被覆するハードマスクを導電層20の上に形成したのち,酸素プラズマによって処理することによって行われる。導電層20の選択酸化により,図8に示されているMRAMの構造の形成が完了する。
【0073】
このような構成を有する実施の第3形態のMRAMは,実施の第1形態と同様の作用効果を相する。即ち,実施の第3形態では,第1強磁性層8a及び第2強磁性層8cに近接する非磁性導電層8bに流れる電流が発生する磁界によって第1強磁性層8a及び第2強磁性層8cの磁化が反転される。したがって,実施の第3形態のMRAMは,少ない電流でMTJ素子10へのデータの書き込みを行うことが可能である。更に,実施の第3形態のMRAMは,非磁性導電層8bを薄く,且つ,配線層11,12を厚く設計することが可能であるため,第1強磁性層8a,及び第2強磁性層8cの磁化の安定性を向上しつつ,書き込み電流が流れる経路の抵抗を抑制することが可能である。
【0074】
更に,実施の第3形態のMRAMは,更に,配線層11及び配線層12の形成工程においてMTJ素子10に与えられるダメージを減少することが可能である点で好適である。実施の第1形態では,配線層11及び配線層12をプラズマエッチングを用いて形成するときに,MTJ素子10のキャップ層8dをプラズマにさらす必要がある。一方,実施の第3形態では,配線層11,配線層12及び酸化領域19の端は,MTJ素子10の上面から見てMTJ素子10の外側に形成されているため,配線層11及び配線層12をプラズマエッチングによって形成するときに,MTJ素子10のキャップ層8dは,プラズマにさらされない。したがって,実施の第3形態のMRAMは,MTJ素子10に与えられるダメージを有効に減少することができる。
【0075】
実施の第3形態のMRAMについても,実施の第1形態で説明された変形例が適用されることは有効である。第1に,書き込み電流が流される方向が,基板1の表面から垂直な方向から見て第1強磁性層8a及び第2強磁性層8cの容易軸の方向に対して斜めであることは,書き込み電流を低減できる点で好適である。更に,第1強磁性層8a及び第2強磁性層8cを,上記式(1)が成立するように形成することは,第1強磁性層8a及び第2強磁性層8cの保磁力の増大を伴わずに,熱的外乱による第1強磁性層8a及び第2強磁性層8cの磁化の方向の反転を抑制することができる点で好適である。更に,第1強磁性層8a及び第2強磁性層8cの材料が同一であり,第1強磁性層8a及び第2強磁性層8cを,第1強磁性層8a及び第2強磁性層8cの平面形状が同一であり,該平面形状が異方性を有し,且つ,第1強磁性層8a及び第2強磁性層8cそれぞれの厚さt1,t2が異なるように形成することは,第1強磁性層8a及び第2強磁性層8cの保磁力の増大を伴わずに,熱的外乱による第1強磁性層8a及び第2強磁性層8cの磁化の方向の反転を抑制することができる点で好適である。
【0076】
(実施の第4形態)
図12は,本発明によるMRAMの実施の第4形態を示す。実施の第4形態では,MTJ素子10への書き込み電流の供給は,自由強磁性積層体8の側面に接合された書き込み電極21,22によって行われる。書き込み電極21,22は,トンネルバリア層7及び層間絶縁膜9により,メタルリード3,シード層4,反強磁性層5,及び固定強磁性層6から電気的に絶縁される。書き込み電極21,22の膜厚は,自由強磁性積層体8の非磁性導電層8bよりも厚い。
【0077】
実施の第4形態では,MTJ素子10からのデータの読み出しは,以下の過程によって行われる。書き込み電極21と書き込み電極22とのうちの一方に電圧が供給され,他方がハイインピーダンス状態にされる。メタルリード3は接地されているため,MTJ素子10には,トンネル障壁層7を介して読み出し電流が流れる。読み出し電流の大きさは,MTJ素子10の抵抗,即ち,MTJ素子10に記憶されているデータに対応している。読み出し電流の大きさから,MTJ素子10に記憶されているデータが判別される。
【0078】
一方,MTJ素子10へのデータの書き込みは,書き込み電極21と書き込み電極22との間に電圧を加えることによって行われる。書き込み電極21の電位が書き込み電極22の電位よりも高い場合には,図12に示されているように,書き込み電極21から書き込み電極22に向かって書き込み電流が流れる。非磁性導電層8bのシート抵抗が第1強磁性層8a,第2強磁性層8c,及びキャップ層8dのシート抵抗よりも充分に小さいため,書き込み電流の主たる部分は,図12の矢印13”によって示されているように,非磁性導電層8bを流れる。
【0079】
非磁性導電層8bに電流が流れると,その上下にある第1強磁性層8a及び第2強磁性層8cには,該電流によって発生される磁場が印加される。この磁場によって第1強磁性層8a,及び第2強磁性層8cの磁化が反転される。
【0080】
図12の構造は,少ない電流でMTJ素子10へのデータの書き込みを実行することを可能にする。第1強磁性層8a,及び第2強磁性層8cは非磁性導電層8bに接しており,第1強磁性層8a,及び第2強磁性層8cと,それらの磁化を反転させる電流の距離とは極めて近い。このため,少ない電流で大きな磁場が第1強磁性層8a,及び第2強磁性層8cに印加される。したがって,少ない電流で第1強磁性層8a,及び第2強磁性層8cの磁化を反転する,即ち,MTJ素子10へのデータの書き込みを実行することが可能である。
【0081】
更に図12の構造は,第1強磁性層8a,及び第2強磁性層8cの磁化の安定性を向上しつつ,書き込み電流が流れる経路の抵抗を抑制することを可能にする。図12の構造は,非磁性導電層8b,書き込み電極21,及び書き込み電極22の膜厚を,互いに独立に設計することが可能である。そこで,非磁性導電層8bは,第1強磁性層8aと第2強磁性層8cとの距離を小さくするために,薄く形成され,書き込み電極21及び書き込み電極22は,非磁性導電層8bよりも厚く形成される。非磁性導電層8bが薄く形成されることにより,第1強磁性層8aと第2強磁性層8cとの間の静磁的結合が強化され,書き込み動作が行われていないときの第1強磁性層8a及び第2強磁性層8cの磁化の方向が外乱によって反転されることが防止される。非磁性導電層8bが薄いことは,非磁性導電層8bの電流密度を増大し,同一の電流で大きな磁場を発生可能にする点でも好適である。一方,更に,書き込み電極21及び書き込み電極22を厚くすることにより,書き込み電極21及び書き込み電極22の抵抗を小さくすることができ,したがって,書き込み電流が流れる経路の抵抗を減少することができる。
【0082】
実施の第4形態のMRAMについても,実施の第1形態で説明された変形例が適用されることは有効である。第1に,書き込み電流が流される方向が,基板1の表面から垂直な方向から見て第1強磁性層8a及び第2強磁性層8cの容易軸の方向に対して斜めであることは,書き込み電流の低減できる点で好適である。更に,第1強磁性層8a及び第2強磁性層8cを,上記式(1)が成立するように形成することは,第1強磁性層8a及び第2強磁性層8cの保磁力の増大を伴わずに,熱的外乱による第1強磁性層8a及び第2強磁性層8cの磁化の方向の反転を抑制することができる点で好適である。更に,第1強磁性層8a及び第2強磁性層8cの材料が同一であり,第1強磁性層8a及び第2強磁性層8cを,第1強磁性層8a及び第2強磁性層8cの平面形状が同一であり,該平面形状が異方性を有し,且つ,第1強磁性層8a及び第2強磁性層8cそれぞれの厚さt1,t2が異なるように形成することは,第1強磁性層8a及び第2強磁性層8cの保磁力の増大を伴わずに,熱的外乱による第1強磁性層8a及び第2強磁性層8cの磁化の方向の反転を抑制することができる点で好適である。
【0083】
【発明の効果】
本発明により,非書き込み動作時の自由強磁性層の磁化の向きを一層に安定化しつつ,書き込み電流が流れる経路の抵抗を小さくすることを可能にするMRAMが提供される。
また,本発明により,一層に小さい書き込み電流で書き込みが可能なMRAMが提供される。
【図面の簡単な説明】
【図1】図1は,本発明によるMRAMの実施の第1形態を示す断面図である。
【図2】図2は,本発明によるMRAMの実施の第1形態を示す上面図である。
【図3】図3は,本発明によるMRAMの実施の第1形態の変形例1を示す回路図である。
【図4】図4は,本発明によるMRAMの実施の第1形態の変形例2を示す上面図である。
【図5】図5は,実施の第1形態の変形例2において,第1強磁性層8aに印加される磁界の方向を示す図である。
【図6】図6は,本発明によるMRAMの実施の第2形態を示す断面図である。
【図7】図7は,本発明によるMRAMの実施の第2形態を示す上面図である。
【図8】図8は,本発明によるMRAMの実施の第3形態を示す断面図である。
【図9】図9は,本発明によるMRAMの実施の第3形態を示す上面図である。
【図10】図10は,実施の第3形態のMRAMの製造方法を示す断面図である。
【図11】図11は,実施の第3形態のMRAMの製造方法を示す断面図である。
【図12】図12は,本発明によるMRAMの実施の第4形態を示す断面図である。
【図13】図13は,従来のMRAMを示す断面図である。
【図14】図14は,従来のMRAMを示す断面図である。
【符号の説明】
1:基板
2:層間絶縁層
3:メタルリード
4:シード層
5:反強磁性層
6:固定強磁性層
7:トンネル障壁層
8:自由強磁性積層体
8a:第1強磁性層
8b:非磁性導電層
8c:第2強磁性層
8d:キャップ層
9:層間絶縁層
10:MTJ素子
11,12:配線層
13:矢印
14:第1ビット線
15:第2ビット線
16:MOSトランジスタ
17:ワード線
18:局所配線層
19:酸化領域
20:導電層
21,22:書き込み電極
Claims (15)
- 基板と,
前記基板の上方に形成されたMTJ(Magnetic Tunnel Junction)素子と,
前記基板の上方に形成された第1配線と,
前記基板の上方に形成された第2配線
とを備え,
前記MTJ素子は,
固定された固定磁化を有する固定強磁性層と,
自由強磁性積層体と,
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層
とを含み,
前記自由強磁性積層体は,
前記トンネル障壁層に接合して設けられ,反転可能な第1磁化を有する第1強磁性層と,
反転可能であり,前記第1磁化と反対方向を向く第2磁化を有する第2強磁性層と,
前記第1強磁性層と前記第2強磁性層との間に挟まれ,前記第1強磁性層及び前記第2強磁性層よりもシート抵抗が低い非磁性導電層
とを備え,
前記第1配線と前記第2配線とのうちの一方は,前記第1磁化及び前記第2磁化を反転させる書き込み電流を前記自由強磁性積層体に供給し,
前記第1配線と前記第2配線とのうちの他方は,前記供給された前記書き込み電流を,前記自由強磁性積層体から受け取り,
前記非磁性導電層の膜厚と,前記第1配線と前記第2配線とのうちの少なくとも一方の膜厚とが異なる
磁気ランダムアクセスメモリ。 - 請求項1に記載の磁気ランダムアクセスメモリにおいて,
前記第1配線と前記第2配線との両方の膜厚が,前記非磁性導電層の膜厚よりも厚い
磁気ランダムアクセスメモリ。 - 請求項1に記載の磁気ランダムアクセスメモリにおいて,
前記第1配線は,前記自由強磁性積層体の第1側面から前記書き込み電流を前記自由強磁性積層体に供給し,
前記第2配線は,前記自由強磁性積層体の第2側面から前記書き込み電流を受け取る,
磁気ランダムアクセスメモリ。 - 基板と,
前記基板の上方に形成されたMTJ(Magnetic Tunnel Junction)素子と,
前記基板の上方に形成された第1配線と,
前記基板の上方に形成された第2配線
とを備え,
前記MTJ素子は,
固定された固定磁化を有する固定強磁性層と,
自由強磁性積層体と,
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層
とを含み,
前記自由強磁性積層体は,
前記トンネル障壁層に接合して設けられ,反転可能な第1磁化を有する第1強磁性層と,
反転可能であり,前記第1磁化と反対方向を向く第2磁化を有する第2強磁性層と,
前記第1強磁性層と前記第2強磁性層との間に挟まれ,前記第1強磁性層及び前記第2強磁性層よりもシート抵抗が低い非磁性導電層
とを備え,
前記第1配線は,前記自由強磁性積層体の,前記トンネル障壁層と反対側にある電流供給面を介して前記書き込み電流を前記非磁性導電層に供給し,
前記書き込み電流は,前記電流供給面を介して前記非磁性導電層から前記第2配線に流れ込む
磁気ランダムアクセスメモリ。 - 請求項4に記載の磁気ランダムアクセスメモリにおいて,
更に,前記自由強磁性積層体の上面の全体を被覆する局所配線層を備え,
前記第1配線及び前記第2配線は,前記局所配線層の上に形成され,
前記局所配線層のシート抵抗は,前記非磁性導電層,前記第1強磁性層,及び前記第2強磁性層のシート抵抗よりも高い
磁気ランダムアクセスメモリ。 - 請求項1又は請求項4に記載の磁気ランダムアクセスメモリにおいて,
更に,前記第1配線と前記第2配線との間に介設された酸化領域を備え,
前記第1配線と前記第2配線と前記酸化領域とは,前記自由強磁性積層体の上面に直接に接合され,
前記第1配線及び第2配線は,同一の導電材料で形成され,
前記酸化領域は,前記導電材料の酸化物で形成され,
前記第1配線,前記第2配線,及び前記酸化領域とで形成される構造体は,前記自由強磁性積層体の上面の全体を被覆する
磁気ランダムアクセスメモリ。 - 請求項1乃至請求項6のいずれか一に記載の磁気ランダムアクセスメモリにおいて,
前記書き込み電流が流れる方向は,前記自由強磁性積層体の上面に垂直な垂直方向からみたとき,前記第1強磁性層の前記第1磁化,及び前記第2強磁性層の前記第2磁化の方向に対して斜めである
磁気ランダムアクセスメモリ。 - 請求項7に記載の磁気ランダムアクセスメモリにおいて,
前記書き込み電流が流れる方向は,前記垂直方向からみたとき,前記第1強磁性層及び前記第2強磁性層の保磁力を最も小さくする磁界の方向と垂直である
磁気ランダムアクセスメモリ。 - 請求項1乃至請求項6のいずれか一に記載の磁気ランダムアクセスメモリにおいて,
前記第1強磁性層及び前記第2強磁性層の磁化の大きさをそれぞれM1,M2とし,前記第1強磁性層及び前記第2強磁性層の体積をそれぞれV1,V2としたとき,前記第1強磁性層と前記第2強磁性層とが,下記式:
M1・V1=M2・V2,
を成立させるように形成されている
磁気ランダムアクセスメモリ。 - 請求項9に記載の磁気ランダムアクセスメモリにおいて,
前記第1強磁性層及び前記第2強磁性層の平面形状は,実質的に同一であり,
前記M1と前記M2とは等しく,
前記第1強磁性層及び前記第2強磁性層の厚さは,実質的に同一である
磁気ランダムアクセスメモリ。 - 請求項1乃至請求項6のいずれか一に記載の磁気ランダムアクセスメモリにおいて,
前記第1強磁性層及び前記第2強磁性層は,同一の材料で形成され,
前記第1強磁性層及び前記第2強磁性層の平面形状は,同一であり,
前記第1強磁性層及び前記第2強磁性層の前記平面形状は,異方性を有し,
前記第1強磁性層及び前記第2強磁性層は,その厚さが異なる
磁気ランダムアクセスメモリ。 - 複数のメモリセルを備え,
前記メモリセルのそれぞれは,
MTJ素子と,
MISFET(Metal Insulator Semiconductor Field Effect
Transistor)と,
第1配線と,
第2配線
とを含み,
前記MTJ素子は,
固定された固定磁化を有する固定強磁性層と,
自由強磁性積層体と,
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層
とを含み,
前記自由強磁性積層体は,
前記トンネル障壁層に接合して設けられ,反転可能な第1磁化を有する第1強磁性層と,
反転可能であり,前記第1磁化と反対方向を向く第2磁化を有する第2強磁性層と,
前記第1強磁性層と前記第2強磁性層との間に挟まれ,前記第1強磁性層及び前記第2強磁性層よりもシート抵抗が低い非磁性導電層
とを備え,
前記第1配線と前記第2配線とは,前記自由強磁性層積層体に接合され,
前記MISFETは,前記第2配線を介して前記自由強磁性層積層体に接続され,
前記第1配線と前記第2配線のうちの一方は,前記第1磁化及び前記第2磁化を反転させる書き込み電流を前記自由強磁性積層体に供給し,
前記第1配線と前記第2配線のうちの他方は,前記自由強磁性積層体から前記書き込み電流を受け取り,
前記非磁性導電層の膜厚は,相対的に薄く,
前記第1配線と前記第2配線とのうちの少なくとも一方の膜厚は,相対的に厚い
磁気ランダムアクセスメモリ。 - 請求項12に記載の磁気ランダムアクセスメモリにおいて,
前記書き込み電流が流れる方向は,前記自由強磁性積層体の上面に垂直な垂直方向からみたとき,前記第1強磁性層の前記第1磁化,及び前記第2強磁性層の前記第2磁化の方向に対して斜めである
磁気ランダムアクセスメモリ。 - 請求項13に記載の磁気ランダムアクセスメモリにおいて,
前記書き込み電流が流れる方向は,前記垂直方向からみたとき,前記第1強磁性層及び前記第2強磁性層の保磁力を最も小さくする磁界の方向と垂直である
磁気ランダムアクセスメモリ。 - MTJ素子を形成する工程と,
前記MTJ素子の上面に導電層を形成する工程と,
前記導電層のうち前記MTJ素子の上方にある部分の一部を選択的に酸化して,酸化されていない第1配線と,酸化されていない第2配線と,前記第1配線と前記第2配線との間に介設され,酸化された酸化領域を形成する工程とを備え,
前記MTJ素子は,
固定された固定磁化を有する固定強磁性層と,
自由強磁性積層体と,
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層
とを含み,
前記自由強磁性積層体は,
前記トンネル障壁層に接合して設けられ,反転可能な第1磁化を有する第1強磁性層と,
反転可能であり,前記第1磁化と反対方向を向く第2磁化を有する第2強磁性層と,
前記第1強磁性層と前記第2強磁性層との間に挟まれ,前記第1強磁性層及び前記第2強磁性層よりもシート抵抗が低い非磁性導電層
とを備え,
前記第1配線と前記第2配線とのうちの少なくとも一方の膜厚は,前記非磁性導電層の膜厚よりも厚い
磁気ランダムアクセスメモリの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317527A JP4400037B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気ランダムアクセスメモリ,及びその製造方法 |
PCT/JP2003/013522 WO2004040651A1 (ja) | 2002-10-31 | 2003-10-23 | 磁気ランダムアクセスメモリ、及びその製造方法 |
US10/496,827 US7068536B2 (en) | 2002-10-31 | 2003-10-23 | Magnetic random access memory, and production method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317527A JP4400037B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気ランダムアクセスメモリ,及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004153070A JP2004153070A (ja) | 2004-05-27 |
JP4400037B2 true JP4400037B2 (ja) | 2010-01-20 |
Family
ID=32211724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002317527A Expired - Lifetime JP4400037B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気ランダムアクセスメモリ,及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7068536B2 (ja) |
JP (1) | JP4400037B2 (ja) |
WO (1) | WO2004040651A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
US7369428B2 (en) * | 2003-09-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Methods of operating a magnetic random access memory device and related devices and structures |
KR100615089B1 (ko) * | 2004-07-14 | 2006-08-23 | 삼성전자주식회사 | 낮은 구동 전류를 갖는 자기 램 |
US7611911B2 (en) * | 2003-10-08 | 2009-11-03 | International Business Machines Corporation | Method and system for patterning of magnetic thin films using gaseous transformation to transform a magnetic portion to a non-magnetic portion |
US7012832B1 (en) * | 2003-10-31 | 2006-03-14 | Western Digital (Fremont), Inc. | Magnetic memory cell with plural read transistors |
US7230802B2 (en) * | 2003-11-12 | 2007-06-12 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for providing magnetostriction control in a freelayer of a magnetic memory device |
JP4682585B2 (ja) * | 2004-11-01 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
JP2006156893A (ja) * | 2004-12-01 | 2006-06-15 | Tdk Corp | 磁気メモリ |
KR100601994B1 (ko) * | 2005-03-02 | 2006-07-18 | 삼성전자주식회사 | 외부 자기장 발생수단을 구비하는 메모리 장치와 그 동작및 제조 방법 |
JP5062481B2 (ja) | 2005-08-15 | 2012-10-31 | 日本電気株式会社 | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法 |
JPWO2007119446A1 (ja) | 2006-03-24 | 2009-08-27 | 日本電気株式会社 | Mram、及びmramのデータ読み書き方法 |
JP5076361B2 (ja) * | 2006-05-18 | 2012-11-21 | 株式会社日立製作所 | 半導体装置 |
TWI307507B (en) * | 2006-10-20 | 2009-03-11 | Ind Tech Res Inst | Magnetic tunnel junction devices and magnetic random access memory |
US8300456B2 (en) * | 2006-12-06 | 2012-10-30 | Nec Corporation | Magnetic random access memory and method of manufacturing the same |
WO2008072421A1 (ja) * | 2006-12-12 | 2008-06-19 | Nec Corporation | 磁気抵抗効果素子及びmram |
WO2008099626A1 (ja) * | 2007-02-13 | 2008-08-21 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
US8009466B2 (en) | 2007-02-21 | 2011-08-30 | Nec Corporation | Semiconductor storage device |
US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
US8310861B2 (en) * | 2008-09-30 | 2012-11-13 | Micron Technology, Inc. | STT-MRAM cell structure incorporating piezoelectric stress material |
US8495118B2 (en) | 2008-10-30 | 2013-07-23 | Seagate Technology Llc | Tunable random bit generator with magnetic tunnel junction |
US8120126B2 (en) * | 2009-03-02 | 2012-02-21 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8629518B2 (en) * | 2009-07-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sacrifice layer structure and method for magnetic tunnel junction (MTJ) etching process |
TWI447726B (zh) * | 2010-04-02 | 2014-08-01 | Ind Tech Res Inst | 磁性隨機存取記憶體 |
US8648401B2 (en) | 2010-09-17 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Domain wall assisted spin torque transfer magnetresistive random access memory structure |
JP2012069607A (ja) | 2010-09-21 | 2012-04-05 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
FR2966636B1 (fr) * | 2010-10-26 | 2012-12-14 | Centre Nat Rech Scient | Element magnetique inscriptible |
JP5982795B2 (ja) * | 2011-11-30 | 2016-08-31 | ソニー株式会社 | 記憶素子、記憶装置 |
KR102433703B1 (ko) * | 2015-11-30 | 2022-08-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
JP6656587B2 (ja) * | 2016-03-23 | 2020-03-04 | Toto株式会社 | 水周り機器 |
US20190066746A1 (en) | 2017-08-28 | 2019-02-28 | Qualcomm Incorporated | VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS |
JP6542319B2 (ja) * | 2017-09-20 | 2019-07-10 | 株式会社東芝 | 磁気メモリ |
JP2020043134A (ja) * | 2018-09-06 | 2020-03-19 | キオクシア株式会社 | 磁気記憶装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2513085B2 (ja) | 1991-02-07 | 1996-07-03 | 日本電気株式会社 | 磁気抵抗効果ヘッドの製造方法 |
JP3531399B2 (ja) | 1997-03-07 | 2004-05-31 | Tdk株式会社 | 磁気抵抗効果素子 |
US5966012A (en) | 1997-10-07 | 1999-10-12 | International Business Machines Corporation | Magnetic tunnel junction device with improved fixed and free ferromagnetic layers |
US6252796B1 (en) * | 1998-08-14 | 2001-06-26 | U.S. Philips Corporation | Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer |
JP2002141583A (ja) | 1998-11-30 | 2002-05-17 | Nec Corp | 磁気抵抗効果素子、再生ヘッド、および記録再生システム |
JP3446720B2 (ja) | 1999-05-31 | 2003-09-16 | 日本電気株式会社 | 磁気抵抗効果素子、その製造方法、及びそれを用いた磁気記録装置 |
DE10113853B4 (de) * | 2000-03-23 | 2009-08-06 | Sharp K.K. | Magnetspeicherelement und Magnetspeicher |
US6661622B1 (en) | 2000-07-17 | 2003-12-09 | International Business Machines Corporation | Method to achieve low and stable ferromagnetic coupling field |
EP1187103A3 (en) | 2000-08-04 | 2003-01-08 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance effect device, head, and memory element |
JP3603062B2 (ja) | 2000-09-06 | 2004-12-15 | 松下電器産業株式会社 | 磁気抵抗効果素子とその製造方法、およびこれを用いた磁気デバイス |
JP3890893B2 (ja) | 2000-12-28 | 2007-03-07 | 日本電気株式会社 | スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法 |
JP2003086866A (ja) | 2001-09-13 | 2003-03-20 | Anelva Corp | スピンバルブ型巨大磁気抵抗薄膜の製造方法 |
JP4157707B2 (ja) | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
JP4423658B2 (ja) | 2002-09-27 | 2010-03-03 | 日本電気株式会社 | 磁気抵抗素子及びその製造方法 |
JP3906139B2 (ja) * | 2002-10-16 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6944049B2 (en) * | 2002-10-30 | 2005-09-13 | Infineon Technologies Ag | Magnetic tunnel junction memory cell architecture |
-
2002
- 2002-10-31 JP JP2002317527A patent/JP4400037B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-23 US US10/496,827 patent/US7068536B2/en not_active Expired - Lifetime
- 2003-10-23 WO PCT/JP2003/013522 patent/WO2004040651A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US7068536B2 (en) | 2006-06-27 |
JP2004153070A (ja) | 2004-05-27 |
WO2004040651A1 (ja) | 2004-05-13 |
US20050002229A1 (en) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4400037B2 (ja) | 磁気ランダムアクセスメモリ,及びその製造方法 | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
JP5623507B2 (ja) | スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体 | |
US8362581B2 (en) | Magnetic memory element and magnetic memory device | |
KR20080070597A (ko) | 자기 저항 소자 및 자기 메모리 | |
JP2009252878A (ja) | 磁気記憶装置 | |
JPWO2004006335A1 (ja) | 磁気ランダムアクセスメモリ | |
JP2008171882A (ja) | 記憶素子及びメモリ | |
US6909130B2 (en) | Magnetic random access memory device having high-heat disturbance resistance and high write efficiency | |
US7016221B2 (en) | Magnetoresistive effect element, magnetic memory device and method of fabricating the same | |
US8427866B2 (en) | Magnetic storage element and magnetic storage device | |
US20070133264A1 (en) | Storage element and memory | |
JP4729836B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP4868431B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2002299574A (ja) | 磁気記憶素子、磁気記憶装置および携帯端末装置 | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
US7486548B2 (en) | Magnetic memory device | |
JP4720067B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
US20110291209A1 (en) | Magnetic memory device | |
JP2008218736A (ja) | 磁気記憶装置 | |
JP2009146995A (ja) | 磁気記憶装置 | |
JP5441024B2 (ja) | 磁気記憶装置 | |
JP2005109266A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 | |
WO2010021213A1 (ja) | 磁気抵抗記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4400037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |