[go: up one dir, main page]

JP5923326B2 - 回路基板およびその製造方法、ならびに電気光学装置 - Google Patents

回路基板およびその製造方法、ならびに電気光学装置 Download PDF

Info

Publication number
JP5923326B2
JP5923326B2 JP2012024894A JP2012024894A JP5923326B2 JP 5923326 B2 JP5923326 B2 JP 5923326B2 JP 2012024894 A JP2012024894 A JP 2012024894A JP 2012024894 A JP2012024894 A JP 2012024894A JP 5923326 B2 JP5923326 B2 JP 5923326B2
Authority
JP
Japan
Prior art keywords
insulating layer
opening
layer
contact
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012024894A
Other languages
English (en)
Other versions
JP2013161028A (ja
Inventor
俊平 竹内
俊平 竹内
太田　昭雄
昭雄 太田
水野　学
学 水野
敬也 廣瀬
敬也 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2012024894A priority Critical patent/JP5923326B2/ja
Priority to US13/748,109 priority patent/US9111809B2/en
Priority to CN201310038453.9A priority patent/CN103247633B/zh
Publication of JP2013161028A publication Critical patent/JP2013161028A/ja
Application granted granted Critical
Publication of JP5923326B2 publication Critical patent/JP5923326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本技術は、ガラス基板などの絶縁性基板上に画素を駆動する駆動回路が設けられた回路基板およびその製造方法に関する。また、本技術は、上記回路基板を備えた電気光学装置に関する。
アクティブマトリクス型のパネルでは、画素回路内のスイッチング素子として薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）が用いられる。ＴＦＴは、ガラス基板などの絶縁性基板上に、画素電極や信号配線などと共に作り込まれている（例えば、特許文献１参照）。
特開２０１１−１４５４４１号公報
ところで、上記のパネルでは、ＴＦＴと画素電極との間には、例えば、ＳｉＮなどの無機材料からなる第１絶縁層と、アクリルなどの樹脂材料からなる第２絶縁層とが設けられている。第１絶縁層はＴＦＴ全体を覆っており、第２絶縁層は、画素電極を形成する平坦面を上面に有している。画素電極は、これらの絶縁層を貫通するコンタクトホールを介して、ＴＦＴのドレイン電極に接続されている。画素電極が薄い層状となっている場合、画素電極はコンタクトホールの内面（つまり側面および底面）に沿って形成される。しかし、コンタクトホールを形成する際には、第１絶縁層と第２絶縁層とは別プロセスでエッチングされるので、通常、第１絶縁層の開口と、第２絶縁層の開口との境界には、階段状の段差が生じ、この段差によって画素電極に段切れが生じる虞がある。
上記のような段切れは、積層した複数の層を貫通するコンタクトホールの側面に沿って、電極や配線などの導電層が形成される回路基板においても同様に生じ得る。
本技術はかかる問題点に鑑みてなされたものであり、その目的は、コンタクトホールの側面で、段切れによる断線が生じ難い回路基板およびその製造方法、ならびに上記回路基板を備えた電気光学装置を提供することにある。
本技術の回路基板は、絶縁基板上に、複数の素子と、各素子に１つずつ接続された複数の導電層と、素子と導電層との間の層に設けられた絶縁層とを備える。絶縁層は、素子を覆う第１絶縁層と、第１絶縁層上に形成された第２絶縁層とを有する。絶縁層は、ささらに、第１絶縁層および第２絶縁層の双方を厚さ方向に貫通する複数のコンタクトホールを有する。第１絶縁層の側面と第２絶縁層の側面とが、コンタクトホール内の少なくとも一部において互いに接している。導電層は、第２絶縁層の上面と、コンタクトホールの側面のうち、少なくとも第１絶縁層の側面と第２絶縁層の側面とが互いに接する部分と、コンタクトホールの底面とに沿って形成されている。
本技術の電気光学装置は、回路基板を含む電気光学パネルを備える。この電気光学装置に含まれる回路基板は、上記の回路基板と同一の構成要素を有している。
本技術の回路基板、および本技術の電気光学装置では、素子と導電層との間に、第１絶縁層および第２絶縁層の双方を厚さ方向に貫通する複数のコンタクトホールが設けられている。そして、第１絶縁層の側面と第２絶縁層の側面とが、コンタクトホール内の少なくとも一部において互いに接している。これにより、コンタクトホール内の少なくとも一部に、階段状の段差の無い、連続した側面が存在することになる。
本技術の回路基板の製造方法は、以下の（Ａ）〜（Ｄ）の各工程を含むものである。
（Ａ）絶縁基板上に複数の素子を形成したのち、素子を覆う第１絶縁層と、第１絶縁層を覆う第２絶縁層とを形成する第１工程
（Ｂ）第２絶縁層を貫通する第１開口を形成したのち、第１開口の底面の全体または一部と、第１開口内の側面の一部とを露出させる第２開口を有するレジスト層を形成する第２工程
（Ｃ）レジスト層をマスクとして第１絶縁層および第２絶縁層を選択的にエッチングすることにより、第１開口の側面のうち、少なくとも一部に接すると共に素子の一部を露出させる第３開口を第１絶縁層に形成したのち、レジスト層を除去する第３工程
（Ｄ）第２絶縁層の上面と、第１開口の側面と第３開口の側面とが互いに接する部分と、素子のうち第３開口の底面に露出している部分とに沿って導電層を形成する第４工程
本技術の回路基板の製造方法では、素子と導電層との間に、第１絶縁層および第２絶縁層の双方を厚さ方向に貫通する、一組の第１開口および第３開口（以下、「コンタクトホール」と称する。）が設けられている。そして、第１開口の側面と第３開口の側面とが少なくとも一部において互いに接している。これにより、コンタクトホール内の少なくとも一部に、階段状の段差の無い、連続した側面が存在することになる。
本技術の回路基板およびその製造方法、ならびに本技術の電気光学装置によれば、コンタクトホール内の少なくとも一部に、階段状の段差の無い、連続した側面が存在するようにしたので、コンタクトホールの側面で、段切れによる断線を生じ難くすることができる。
本技術の第１の実施の形態に係る回路基板の断面構成を示す図である。 図１のコンタクトホールの断面構成および平面構成の一例を示す図である。 図１のコンタクトホールの断面構成および平面構成の他の例を示す図である。 図１の回路基板の製造工程の一例を示す図である。 図４に続く工程の一例を示す図である。 図５に続く工程の一例を示す図である。 図６の開口の平面構成の一例を示す図である。 図６に続く工程の一例を示す図である。 図８に続く工程の一例を示す図である。 図９に続く工程の一例を示す図である。 比較例に係る回路基板の製造工程の一例を示す図である。 図１１の開口の平面構成の一例を示す図である。 図１１に続く工程の一例を示す図である。 図１３のコンタクトホールの平面構成の一例を示す図である。 図１３に続く工程の一例を示す図である。 図１５のコンタクトホールの下部の構成の一例を示す図である。 本技術の第２の実施の形態に係る表示装置の全体構成を示す図である。 図１７の表示パネルの断面構成の一例を示す図である。 本技術の第３の実施の形態に係る撮像装置の全体構成を示す図である。 図１９の撮像パネルの断面構成の一例を示す図である。 上記表示装置の一応用例に係る電子機器の外観を示す斜視図である。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態（回路基板）
２．第２の実施の形態（表示装置）
３．第３の実施の形態（撮像装置）
４．応用例（電子機器）
＜１．第１の実施の形態＞
［構成］
図１は、本技術の第１の実施の形態に係る回路基板１０の断面構成の一例を表したものである。回路基板１０は、表示装置や受光装置などの電気光学装置に用いられるものであり、例えば、絶縁基板１１上に、複数のＴＦＴ(Thin Film Transistor)１２と、各ＴＦＴ１２に１つずつ接続された複数の電極１５と、ＴＦＴ１２と電極１５との間の層に設けられた絶縁層（保護膜１３、平坦化層１４）とを備えている。なお、ＴＦＴ１２が、本技術の「素子」の一具体例に相当し、電極１５が、本技術の「導電層」の一具体例に相当する。る。また、保護膜１３が、本技術の「第１絶縁層」の一具体例に相当し、平坦化層１４が、本技術の「第２絶縁層」の一具体例に相当する。
絶縁基板１１は、製造工程でＴＦＴ１２等を形成する形成基板であり、例えば、ガラス基板、または、樹脂基板である。ＴＦＴ１２は、例えば、ゲート電極１２Ａと、ゲート電極１２Ａおよび絶縁基板１１を覆うゲート絶縁膜１２Ｂと、ゲート絶縁膜１２Ｂを介してゲート電極１２Ａと対向配置された半導体層１２Ｃとを有している。半導体層１２Ｃは、ゲート電極１２Ａと交差する方向に延在しており、例えば、ａ−Ｓｉと、ｎ+Ｓｉとからなる。ＴＦＴ１２は、さらに、例えば、半導体層１２Ｃの一端に接するドレイン電極１２Ｄと、半導体層１２Ｃの他端に接するソース電極１２Ｅとを有している。
保護膜１３は、ドレイン電極１２Ｄおよびソース電極１２Ｅを覆うパッシベーション膜であり、例えば、ＳｉＮなどの無機材料からなる。平坦化層１４は、上面に平坦面を有する厚膜の絶縁層であり、例えば、感光性の樹脂（具体的には感光性のアクリル樹脂）などの樹脂材料からなる。
電極１５は、例えば、ＴＦＴ１２側から印加された電圧を、当該電極１５の表面に接して形成される電気光学素子（図示せず）に印加するものである。電極１５は、例えば、表示パネルの画素電極や、受光パネルの画素電極として用いられる。電極１５が、表示パネルの画素電極として用いられる場合には、上記の電気光学素子は液晶層を含んで構成される。また、電極１５が、撮像パネルの画素電極として用いられる場合には、上記の電気光学素子は受光素子を含んで構成される。電極１５は、平坦化層１４の平坦面の一部と、後述のコンタクトホール１６の内面全体（側面および底面）とに沿って形成されており、薄い層状となっている。なお、図１には、平坦化層１４の上面の一部と、コンタクトホール１６の内面（側面および底面）全体とに渡って電極１５が形成されている場合が例示されている。
回路基板１０は、さらに、保護膜１３および平坦化層１４の双方を厚さ方向に貫通する複数のコンタクトホール１６を有している。コンタクトホール１６は、ＴＦＴ１２のドレイン電極１２Ｄの直上に形成されている。なお、図示しないが、コンタクトホール１６が、ＴＦＴ１２のソース電極１２Ｅの直上に形成されていてもよい。コンタクトホール１６の側面には、保護膜１３と平坦化層１４とが露出しており、コンタクトホール１６の底面には、ＴＦＴ１２のドレイン電極１２Ｄが露出している。保護膜１３のうちコンタクトホール１６に対応する部分が開口１６Ｂとなっており、開口１６Ｂがコンタクトホール１６の下部を構成している。一方、平坦化層１４のうちコンタクトホール１６に対応する部分が開口１６Ａとなっており、開口１６Ａがコンタクトホール１６の上部を構成している。
図２（Ａ），（Ｂ）は、コンタクトホール１６およびその近傍の断面構成の一例を表したものである。図２（Ｃ）は、コンタクトホール１６の側面および底面を、絶縁基板１１の法線方向から見たときの上面構成の一例を表したものである。なお、図２（Ａ）の断面構成は、図２（Ｃ）のＡ−Ａ矢視線における断面構成に対応しており、図２（Ｂ）の断面構成は、図２（Ｃ）のＢ−Ｂ矢視線における断面構成に対応している。
コンタクトホール１６の側面には、保護膜１３の側面１３Ｂと、平坦化層１４の側面１４Ｂとが露出している。側面１３Ｂは、絶縁基板１１の法線方向から見たときに、幅の細い環状の形状となっており、内側でドレイン電極１２Ｄと接している。側面１４Ｂは、絶縁基板１１の法線方向から見たときに、側面１３Ｂと比べて幅の太い環状の形状となっており、内側で側面１３Ｂと接している。つまり、側面１３Ｂと側面１４Ｂとが、互いに環状に接しており、側面１３Ｂと側面１４Ｂとの境界に、階段状の段差は存在しない。側面１３Ｂと側面１４Ｂとが互いに接している部分において、側面１３Ｂの傾斜角と、側面１４Ｂの傾斜角とが、互いに等しくなっていてもよいし、互いに異なっていてもよい。ただし、いずれにおいても、側面１３Ｂおよび側面１４Ｂのそれぞれの傾斜角は、絶縁基板１１に対して９０°にはなっていない。これは、後に詳述するが、側面１３Ｂと側面１４Ｂとが互いに接する部分が、コンタクトホール１６の下部に相当する開口１６Ｂを保護膜１３に形成する製造過程で、平坦化層１４を保護膜１３と同時にエッチングすることにより形成されているからである。
コンタクトホール１６は、図２（Ａ）〜（Ｃ）に記載の構成に限定されるものではなく、例えば、図３（Ａ）〜（Ｃ）に示したような構成となっていてもよい。なお、図３（Ａ），（Ｂ）は、コンタクトホール１６およびその近傍の断面構成の他の例を表したものである。図３（Ｃ）は、コンタクトホール１６の側面および底面を、絶縁基板１１の法線方向から見たときの上面構成の他の例を表したものである。なお、図３（Ａ）の断面構成は、図３（Ｃ）のＡ−Ａ矢視線における断面構成に対応しており、図３（Ｂ）の断面構成は、図３（Ｃ）のＢ−Ｂ矢視線における断面構成に対応している。
コンタクトホール１６の側面には、保護膜１３の側面１３Ｂと、平坦化層１４の側面１４Ｂと、保護膜１３の上面とが露出している。側面１３Ｂは、絶縁基板１１の法線方向から見たときに、幅の細い環状の形状となっており、内側でドレイン電極１２Ｄと接している。また、側面１３Ｂは、絶縁基板１１の法線方向から見たときに、長手方向と短手方向とを有する環状の形状となっている。側面１３Ｂの幅（具体的には絶縁基板１１の法線方向から見たときの幅）は、長手方向に延在する部分の方が、短手方向に延在する部分よりも太くなっている。つまり、側面１３Ｂの傾斜角が、長手方向に延在する部分の方が、短手方向に延在する部分よりも緩やかになっている。
側面１４Ｂは、絶縁基板１１の法線方向から見たときに、側面１３Ｂと比べて幅の太い環状の形状となっており、内側で側面１３Ｂ（具体的には側面１３Ｂのうち長手方向に延在する部分）と、保護膜１３の上面とに接している。また、側面１４Ｂは、絶縁基板１１の法線方向から見たときに、長手方向と短手方向とを有する環状の形状となっている。側面１４Ｂのうち長手方向に延在する部分は、側面１３Ｂのうち長手方向に延在する部分と平行な方向に延在している。側面１４Ｂのうち長手方向に延在する部分と、側面１３Ｂのうち長手方向に延在する部分とは、互いに接している。側面１４Ｂのうち短手方向に延在する部分は、側面１３Ｂのうち短手方向に延在する部分と平行な方向に延在している。側面１４Ｂのうち短手方向に延在する部分と、側面１３Ｂのうち短手方向に延在する部分とは、互いに接しておらず、側面１４Ｂのうち短手方向に延在する部分と、側面１３Ｂのうち短手方向に延在する部分との間の領域に、保護膜１３の上面が露出している。
図２（Ａ）〜（Ｃ）および図３（Ａ）〜（Ｃ）のいずれの例においても、側面１３Ｂと側面１４Ｂとが、コンタクトホール１６内の少なくとも一部において互いに接している。そして、電極１５は、コンタクトホール１６の側面において側面１３Ｂと側面１４Ｂとが互いに接している部分と、コンタクトホール１６の外側に位置する平坦化層１４の上面と、コンタクトホール１６の底面とに沿って形成されている。
[製造方法]
次に、図４〜図１０を参照して、回路基板１０の製造方法の一例について説明する。まず、絶縁基板１１上に、ＴＦＴ１２、保護膜１３および平坦化層１４をこの順に形成する（図４）。次に、平坦化層１４を貫通する開口１６Ａ（第１開口）をエッチング（ウエットエッチング）により形成する（図５）。例えば、図示しないが、未硬化の感光性のアクリル樹脂を保護膜１３上に塗布したのち、開口１６Ａを形成することとなる位置にマスクを配置した上で紫外線を照射し、感光性樹脂を部分的に硬化させ、その後、感光していない部分をエッチング（ウエットエッチング）により除去することにより、開口１６Ａを有する平坦化層１４を形成する。
次に、開口１６Ａの底面の全体または一部と、開口１６Ａ内の側面の一部とを露出させる開口１８Ａ（第２開口）を有するレジスト層１８を形成する（図６）。ここで、開口１６Ａの底面全体と、開口１６Ａ内の側面のうち開口１６Ａの底面に接する環状の部分全体とが露出するように、開口１８Ａを形成した場合には、開口１６Ａの側面（平坦化層１４の側面１４Ｂ）と、開口１６Ａの底面（保護膜１３の上面）とが、互いに環状に接している（図７（Ａ））。
一方、開口１６Ａの底面の一部と、開口１６Ａ内の側面のうち開口１６Ａの底面に接する環状の部分の一部だけが露出するように、開口１８Ａを形成した場合には、開口１６Ａの側面（平坦化層１４の側面１４Ｂ）と、開口１６Ａの底面（保護膜１３の上面）とが、互いに直線状に接している（図７（Ｂ））。また、この場合に、この後のエッチングにより、側面１３Ｂと側面１４Ｂとが、ともに、絶縁基板１１の法線方向から見たときに、長手方向と短手方向とを有する環状の形状となり、かつ、側面１３Ｂのうち長手方向に延在する部分と、側面１４Ｂのうち長手方向に延在する部分とが、互いに接することとなるように、開口１８Ａをレジスト層１８に設ける（図７（Ｂ））。
次に、レジスト層１８をマスクとして保護膜１３および平坦化層１４を選択的にエッチング（ドライエッチング）することにより、開口１６の側面（平坦化層１４の側面１４Ｂ）のうち、少なくとも一部に接すると共にＴＦＴ１２の一部（ドレイン電極１２Ｄ）を露出させる開口１６Ｂ（第３開口）を保護膜１３に形成する（図８）。その後、レジスト層１８を除去する（図９）。
次に、電極１５を形成する。具体的には、平坦化層１４の上面と、開口１６Ａの側面と開口１６Ｂの側面とが互いに接する部分と、ＴＦＴ１２のうち１６Ｂの底面に露出している部分（ドレイン電極１２Ｄ）とに沿って電極１５を形成する（図１０（Ａ））。なお、図１０（Ａ）には、平坦化層１４の上面と、コンタクトホール１６の内面（側面および底面）全体とに渡って電極１５を形成している場合が例示されている。このようにして、回路基板１０が完成する。
ところで、図１０（Ａ）の破線で囲んだ部分（つまり、コンタクトホール１６の底面）では、図１０（Ｂ）の写真で示したように、側面１３Ｂと側面１４Ｂとが、互いに接しており、側面１３Ｂと側面１４Ｂとの境界に、階段状の段差が存在していない。そのため、側面１３Ｂと側面１４Ｂとの境界で、電極１５に段切れが生じていない。
[効果]
次に、比較例を参照しつつ、回路基板１０およびその製造方法の効果について説明する。
図１１〜図１６は、比較例に係る回路基板の製造工程の一例を表したものである。図５に示した工程の後に、図１１、図１２に示したように、レジスト層１１８が開口１６Ａの底面にまで達するように開口１１８Ａを形成した場合、レジスト層１１８の側面１１８Ｂは、平坦化層１４の側面１４Ｂには接しておらず、保護膜１３の上面に接することになる。このような状態で、レジスト層１１８をマスクとして保護膜１３をドライエッチすると、図１３、図１４に示したように、コンタクトホール１６０の側面に、保護膜１３の側面１３Ｂと、平坦化層１４の側面１４Ｂだけでなく、保護膜１３の上面までもが露出することになる。このとき、さらに、コンタクトホール１６０の側面では、保護膜１３の側面１３Ｂの傾斜角が、極めて急峻になってしまう。つまり、側面１３Ｂと側面１４Ｂとの境界に、階段状の段差が生じてしまう。その結果、図１５に示したように、平坦化層１４の上面と、コンタクトホール１６０内面とに沿って電極１１９を形成すると、図１５の破線で囲んだ部分の拡大写真（図１６）からわかるように、保護膜１３の側面１３Ｂと、ドレイン電極１２Ｄとの境界で、電極１１９に段切れが生じてしまう。
一方、本実施の形態では、ＴＦＴ１２と電極１５との間に、保護膜１３および平坦化層１４の双方を厚さ方向に貫通する複数のコンタクトホール１６が設けられている。そして、保護膜１３の側面１３Ｂと平坦化層１４の側面１４Ｂとが、コンタクトホール１６内の少なくとも一部において互いに接している。これは、上述したように、側面１３Ｂと側面１４Ｂとが互いに接する部分が、コンタクトホール１６の下部に相当する開口１６Ｂを保護膜１３に形成する製造過程で、平坦化層１４を保護膜１３と同時にエッチング（ドライエッチング）することにより形成されているからである。これにより、コンタクトホール１６内の少なくとも一部に、階段状の段差の無い、連続した側面が存在することになる。その結果、コンタクトホール１６の側面で、段切れによる断線を生じ難くすることができる。
＜２．第２の実施の形態＞
［構成］
図１７は、本技術の第２の実施の形態に係る表示装置１の全体構成の一例を表したものである。表示装置１は、上述の回路基板１０を備えたものである。表示装置１は、例えば、表示パネル２０と、表示パネル２０を背後から照明するバックライト３０と、表示パネル２０を制御する制御回路４０とを備えている。なお、表示装置１が、本技術の「電気光学装置」の一具体例に相当し、表示パネル２０が、本技術の「電気光学パネル」の一具体例に相当する。
表示パネル２０は、バックライト３０から照射された光を変調することにより映像を表示するものである。表示パネル２０は、複数の表示画素２１がマトリクス状に形成された画素領域２０Ａと、画素領域２０Ａの周縁に形成されたフレーム領域２０Ｂとを有している。フレーム領域２０Ｂは、表示画素２１を駆動する駆動回路として、信号線駆動回路２２および走査回路２３を有している。フレーム領域２０Ｂは、さらに、信号線駆動回路２２および走査回路２３と、制御回路４０とを電気的に接続する信号配線２４を有している。表示パネル２０は、各表示画素２１が信号線駆動回路２２および走査回路２３によってアクティブ駆動されることにより、外部から入力された映像信号に基づく画像を表示するようになっている。
ここで、表示画素２１は、表示パネル２０上の画面を構成する最小単位の点に対応するものである。表示パネル２０がカラー表示パネルである場合には、表示画素２１は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル２０がモノクロ表示パネルである場合には、表示画素２１は、白色光を発する画素に相当する。
各表示画素２１は、例えば、液晶層（後述の液晶層２６）と、液晶層に電圧を印加する画素電極（後述の電極１５）および対向電極（後述の対向電極２９）と、画素電極に接続されたスイッチング素子とを有している。スイッチング素子は、ＴＦＴ（上述のＴＦＴ１２）で構成されている。対向電極は、画素領域２０Ａ全体に形成されたシート状の電極であり、各表示画素２１で共通に用いられる共通電極としての役割を有している。
表示パネル２０は、行方向に延在する複数の走査線ＳＣＬ１と、列方向に延在する複数の信号線ＤＴＬ１とを有している。信号線ＤＴＬ１と走査線ＳＣＬ１との交差部分に対応して、表示画素２１が設けられている。各信号線ＤＴＬ１は、信号線駆動回路２２の出力端（図示せず）に接続されており、さらに、例えば、表示画素２１内のＴＦＴ（上述のＴＦＴ１２）のソースまたはドレインに接続されている。各走査線ＳＣＬ１は、走査回路２３の出力端（図示せず）に接続されており、さらに、例えば、表示画素２１内のＴＦＴ（上述のＴＦＴ１２）のゲートに接続されている。
図１８は、表示パネル２０の断面構成の一例を表したものである。表示パネル２０は、上記実施の形態の回路基板１０と、対向基板２５と、これらの基板（回路基板１０および対向基板２５）の間に挟み込まれた液晶層２６とを有している。なお、表示パネル２０は、図示しないが、回路基板１０の下側と、対向基板２５の上側とに偏光板を１つずつ有している。対向基板２５は、例えば、ガラス基板や透明樹脂などからなる保護基板２７の下面に、カラーフィルタ２８と、対向電極２９とを有している。カラーフィルタ２８は、画素電極である電極１５と対向する位置にフィルタ部２８Ａを有しており、それ以外の箇所にブラックマトリクス２８Ｂを有している。
制御回路４０は、例えば、供給される映像信号を１画面ごと（１フレームの表示ごと）にフレームメモリに格納して保持するものである。制御回路４０は、また、例えば、表示パネル２０を駆動する信号線駆動回路２２および走査回路２３が連動して動作するように制御する機能を有している。制御回路４０は、例えば、走査回路２３に対して、信号配線２４を介して走査タイミング制御信号を供給するようになっている。さらに、制御回路４０は、例えば、信号線駆動回路２２に対して、信号配線２４を介して、フレームメモリに保持されている画像信号に基づいた１水平ライン分の画像信号と表示タイミング制御信号を供給するようになっている。
信号線駆動回路２２は、例えば、制御回路４０から供給される１水平ライン分の映像信号またはそれに対応する信号を各表示画素２１に供給するものである。具体的には、信号線駆動回路２２は、例えば、映像信号またはそれに対応する信号を、走査回路２３により選択された１水平ラインを構成する各表示画素２１に、信号線ＤＴＬ１を介してそれぞれ供給するものである。
走査回路２３は、各表示画素２１を画素行ごとに選択走査するものである。走査回路２３は、例えば、制御回路４０から供給される走査タイミング制御信号に応じて、表示駆動の対象となる表示画素２１を選択する機能を有している。走査回路２３は、例えば、走査線ＳＣＬ１を介して、選択パルスを表示画素２１に印加することにより、画素領域２０Ａ内の複数の表示画素２１のうちの１行を表示駆動の対象として選択するようになっている。そして、これらの表示画素２１では、信号線駆動回路２２から供給される信号に応じて、１水平ラインの表示がなされる。このようにして、走査回路２３は、例えば、時分割的に１水平ラインずつ順次走査を行い、画素領域２０Ａ全体にわたった表示を行わせるようになっている。
［効果］
次に、表示装置１の効果について説明する。表示装置１では、表示パネル２０の回路基板として、上記実施の形態の回路基板１０が用いられている。これにより、電極１５がコンタクトホール１６において、段切れによる断線の虞を低くすることができる。その結果、例えば、コンタクトホール１６を更に狭小化するなどして、表示パネル２０を更に高精細化した場合であっても、高歩留まりを得ることができる。
＜３．第３の実施の形態＞
［構成］
図１９は、本技術の第３の実施の形態に係る撮像装置２の全体構成の一例を表したものである。撮像装置２は、上述の回路基板１０を備えたものである。撮像装置２は、例えば、撮像パネル５０と、撮像パネル５０を制御する制御回路６０とを備えている。なお、撮像装置２が、本技術の「電気光学装置」の一具体例に相当し、撮像パネル５０が、本技術の「電気光学パネル」の一具体例に相当する。
撮像パネル５０は、複数の受光画素５１がマトリクス状に形成された画素領域５０Ａと、画素領域５０Ａの周縁に形成されたフレーム領域５０Ｂとを有している。フレーム領域５０Ｂは、受光画素５１を駆動する駆動回路として走査回路５３を有しており、さらに、受光画素５１からの出力を検出する検出回路５２を有している。フレーム領域５０Ｂは、さらに、検出回路５２および走査回路５３と、制御回路６０とを電気的に接続する信号配線５４を有している。撮像パネル５０は、各受光画素５１が走査回路５３によって順次選択されたときに、光エネルギーの大きさに対応して各受光画素５１から出力された信号を映像信号として、外部に出力するようになっている。
各受光画素５１は、例えば、受光素子（後述の受光素子５６）と、受光素子に電圧を印加する画素電極（後述の電極１５）および対向電極（後述の対向電極５８）と、画素電極に接続されたスイッチング素子とを有している。スイッチング素子は、ＴＦＴ（上述のＴＦＴ１２）で構成されている。対向電極は、画素列ごとに形成された帯状の電極であり、画素列ごとで共通に用いられる共通電極としての役割を有している。
撮像パネル５０は、行方向に延在する複数の走査線ＳＣＬ２と、列方向に延在する複数の検出線ＤＴＬ２とを有している。検出線ＤＴＬ２と走査線ＳＣＬ２との交差部分に対応して、受光画素５１が設けられている。各検出線ＤＴＬ２は、検出回路５２の入力端（図示せず）に接続されており、さらに、例えば、受光画素５１内のＴＦＴ（上述のＴＦＴ１２）のソースまたはドレインに接続されている。各走査線ＳＣＬ２は、走査回路５３の出力端（図示せず）に接続されており、さらに、例えば、受光画素５１内のＴＦＴ（上述のＴＦＴ１２）のゲートに接続されている。
図２０は、撮像パネル５０の断面構成の一例を表したものである。撮像パネル５０は、上記実施の形態の回路基板１０と、対向基板５５と、これらの基板（回路基板１０および対向基板５５）の間に挟み込まれた受光素子５６と、受光素子５６の周囲を埋め込む埋め込み層５９とを有している。対向基板５５は、例えば、ガラス基板や透明樹脂などからなる保護基板５７の下面に、対向電極５８を有している。対向基板５５は、さらに、例えば、図示しないが、受光素子５６の未形成領域にブラックマトリクスを有している。
［効果］
次に、撮像装置２の効果について説明する。撮像装置２では、撮像パネル５０の回路基板として、上記実施の形態の回路基板１０が用いられている。これにより、電極１５がコンタクトホール１６において、段切れによる断線の虞を低くすることができる。その結果、例えば、コンタクトホール１６を更に狭小化するなどして、撮像パネル５０を更に高精細化した場合であっても、高歩留まりを得ることができる。
＜４．応用例＞
次に、上記第２の形態に係る表示装置１の一応用例について説明する。図２１は、本応用例に係る電子機器１００の概略構成の一例を表す斜視図である。電子機器１００は、携帯電話機であり、例えば、図２１に示したように、本体部１１１と、本体部１１１に対して開閉可能に設けられた表示体部１１２とを備えている。本体部１１１は、操作ボタン１１５と、送話部１１６を有している。表示体部１１２は、表示装置１１３と、受話部１１７とを有している。表示装置１１３は、電話通信に関する各種表示を、表示装置１１３の表示画面１１４に表示するようになっている。電子機器１００は、表示装置１１３の動作を制御するための制御部（図示せず）を備えている。この制御部は、電子機器１００全体の制御を司る制御部の一部として、またはその制御部とは別に、本体部１１１または表示体部１１２の内部に設けられている。
表示装置１１３は、上記第２の形態に係る表示装置１と同一の構成を備えている。これにより、例えば、表示装置１１３として、高精細のものを低コストで搭載することができる。
なお、上記第２の形態に係る表示装置１を適用可能な電子機器としては、以上に説明した携帯電話機等の他にも、パーソナルコンピュータ、液晶テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、ＰＯＳ端末器等が挙げられる。
また、例えば、本技術は以下のような構成を取ることができる。
（１）
絶縁基板上に、複数の素子と、各素子に１つずつ接続された複数の導電層と、前記素子と前記導電層との間の層に設けられた絶縁層とを備え、
前記絶縁層は、前記素子を覆う第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層とを有すると共に、当該第１絶縁層および当該第２絶縁層の双方を厚さ方向に貫通する複数のコンタクトホールを有し、
前記第１絶縁層の側面と前記第２絶縁層の側面とが、前記コンタクトホール内の少なくとも一部において互いに接しており、
前記導電層は、前記第２絶縁層の上面と、前記コンタクトホールの側面のうち、少なくとも前記第１絶縁層の側面と前記第２絶縁層の側面とが互いに接する部分と、前記コンタクトホールの底面とに沿って形成されている
回路基板。
（２）
前記第１絶縁層の側面と前記第２絶縁層の側面とが、互いに環状に接している
（１）に記載の回路基板。
（３）
前記第１絶縁層の側面と前記第２絶縁層の側面とが、ともに、前記絶縁基板の法線方向から見たときに長手方向と短手方向とを有する環状の形状となっており、
前記第１絶縁層の側面のうち長手方向に延在する部分と、前記第２絶縁層の側面のうち長手方向に延在する部分とが、互いに接している
（１）に記載の回路基板。
（４）
前記導電層は、前記コンタクトホールの側面全体および底面全体に沿って形成されている
（１）ないし（３）のいずれか１つに記載の回路基板。
（５）
前記素子は、ＴＦＴ(Thin Film Transistor)であり、
前記導電層は、画素電極である
（１）ないし（４）のいずれか１つに記載の回路基板。
（６）
前記コンタクトホールは、前記ＴＦＴのソース電極またはドレイン電極の直上に形成され、
前記導電層は、前記ソース電極またはドレイン電極と接している
（５）に記載の回路基板。
（７）
前記第１絶縁層は、無機材料からなり、
前記第２絶縁層は、樹脂材料からなる
（１）ないし（６）のいずれか１つに記載の回路基板。
（８）
前記第１絶縁層の側面と前記第２絶縁層の側面とが互いに接する部分は、前記コンタクトホールの下部に相当する開口を前記第１絶縁層に形成する製造過程で、前記第２絶縁層を前記第１絶縁層と同時にエッチングすることにより形成されたものである
（１）に記載の回路基板。
（９）
回路基板を含む電気光学パネルを備え、
前記回路基板は、絶縁基板上に、複数の素子と、各素子に１つずつ接続された複数の導電層と、前記素子と前記導電層との間の層に設けられた絶縁層とを有し、
前記絶縁層は、前記素子を覆う第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層とを有すると共に、当該第１絶縁層および当該第２絶縁層の双方を厚さ方向に貫通する複数のコンタクトホールを有し、
前記第１絶縁層の側面と前記第２絶縁層の側面とが、前記コンタクトホール内の少なくとも一部において互いに接しており、
前記導電層は、前記第２絶縁層の上面と、前記コンタクトホールの側面のうち、少なくとも前記第１絶縁層の側面と前記第２絶縁層の側面とが互いに接する部分と、前記コンタクトホールの底面とに沿って形成されている
電気光学装置。
（１０）
絶縁基板上に複数の素子を形成したのち、前記素子を覆う第１絶縁層と、前記第１絶縁層を覆う第２絶縁層とを形成する第１工程と、
前記第２絶縁層を貫通する第１開口を形成したのち、前記第１開口の底面の全体または一部と、前記第１開口内の側面の一部とを露出させる第２開口を有するレジスト層を形成する第２工程と、
前記レジスト層をマスクとして前記第１絶縁層および前記第２絶縁層を選択的にエッチングすることにより、前記第１開口の側面のうち、少なくとも一部に接すると共に前記素子の一部を露出させる第３開口を前記第１絶縁層に形成したのち、前記レジスト層を除去する第３工程と、
前記第２絶縁層の上面と、前記第１開口の側面と前記第３開口の側面とが互いに接する部分と、前記素子のうち前記第３開口の底面に露出している部分とに沿って導電層を形成する第４工程と
を含む
回路基板の製造方法。
（１１）
前記第２工程において、前記第１開口の底面全体と、前記第１開口の側面のうち当該第１開口の底面に接する環状の部分全体とが露出するように、前記第２開口を形成する
（１０）に記載の回路基板の製造方法。
（１２）
前記第２工程において、前記第１開口の底面の一部と、前記第１開口の側面のうち当該第１開口の底面に接する環状の部分の一部だけが露出するように、前記第２開口を形成する
（１０）に記載の回路基板の製造方法。
（１３）
前記第２工程において、前記第３工程におけるエッチングにより、前記第１開口の側面と前記第３開口の側面とが、ともに、前記絶縁基板の法線方向から見たときに長手方向と短手方向とを有する環状の形状となり、かつ、前記第１開口の側面のうち長手方向に延在する部分と、前記第３開口の側面のうち長手方向に延在する部分とが、互いに接することとなるように、前記第２開口を前記レジスト層に設ける
（１２）に記載の回路基板の製造方法。
１…表示装置、２…撮像装置、１０…回路基板、１１…絶縁基板、１２…ＴＦＴ、１２Ａ…ゲート電極、１２Ｂ…ゲート絶縁膜、１２Ｃ…半導体層、１２Ｄ…ドレイン電極、１２Ｅ…ソース電極、１３…保護膜、１３Ｂ，１４Ｂ，１８Ｂ，１１８Ｂ…側面、１４…平坦化層、１５，１１９…電極、１６，１６０…コンタクトホール、１６Ａ，１６Ｂ，１８Ａ，１１８Ａ…開口、１８，１１８…レジスト層、２０…表示パネル、２０Ａ，５０Ａ…画素領域、２０Ｂ，５０Ｂ…フレーム領域、２１…表示画素、２２…信号線駆動回路、２３，５３…走査回路、２４，５４…信号配線、２５，５５…対向基板、２６…液晶層、２７，５７…保護基板、２８…カラーフィルタ、２８Ａ…フィルタ部、２８Ｂ…ブラックマトリクス、２９，５８…対向電極、３０…バックライト、４０，６０…制御回路、５０…撮像パネル、５１…受光画素、５２…検出回路、５６…受光素子、５９…埋め込み層、１００…電子機器、１１１…本体部、１１２…表示体部、１１３…表示装置、１１４…表示画面、１１５…操作ボタン、１１６…送話部、１１７…受話部、ＤＴＬ１…信号線、ＤＴＬ２…検出線、ＳＣＬ１、ＳＣＬ２…走査線。

Claims (12)

  1. 絶縁基板上に、複数の素子と、各素子に１つずつ接続された複数の導電層と、前記素子と前記導電層との間の層に設けられた絶縁層とを備え、
    前記絶縁層は、前記素子を覆う第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層とを有すると共に、当該第１絶縁層および当該第２絶縁層の双方を厚さ方向に貫通する複数のコンタクトホールを有し、
    前記第２絶縁層は、前記コンタクトホール内の少なくとも一部において、前記第１絶縁層の側面と接する第１側面と、第１側面の上方に連続する第２側面とを有し、
    前記第１側面と前記第２側面とは屈曲して接続され、
    前記絶縁基板の上面の法線方向と、前記第１側面とがなす角度が、前記絶縁基板の上面の法線方向と、前記第２側面とがなす角度よりも大きく、
    前記第１絶縁層の側面と前記第２絶縁層の前記第１側面とが、前記コンタクトホール内の少なくとも一部において互いに接しており、
    前記導電層は、前記第２絶縁層の上面と、前記コンタクトホールの側面のうち、少なくとも前記第１絶縁層の側面と前記第２絶縁層の前記第１側面とが互いに接する部分と、前記コンタクトホールの底面とに沿って形成されている
    回路基板。
  2. 前記第１絶縁層の側面と前記第２絶縁層の前記第１側面とが、互いに環状に接している
    請求項１に記載の回路基板。
  3. 前記第１絶縁層の側面と前記第２絶縁層の側面とが、ともに、前記絶縁基板の法線方向から見たときに長手方向と短手方向とを有する環状の形状となっており、
    前記第１絶縁層の側面のうち長手方向に延在する部分と、前記第２絶縁層の側面のうち長手方向に延在する部分とが、互いに接している
    請求項１に記載の回路基板。
  4. 前記導電層は、前記コンタクトホールの側面全体および底面全体に沿って形成されている
    請求項１に記載の回路基板。
  5. 前記素子は、ＴＦＴ(Thin Film Transistor)であり、
    前記導電層は、画素電極である
    請求項１に記載の回路基板。
  6. 前記コンタクトホールは、前記ＴＦＴのソース電極またはドレイン電極の直上に形成され、
    前記導電層は、前記ソース電極またはドレイン電極と接している
    請求項５に記載の回路基板。
  7. 前記第１絶縁層は、無機材料からなり、
    前記第２絶縁層は、樹脂材料からなる
    請求項１に記載の回路基板。
  8. 回路基板を含む電気光学パネルを備え、
    前記回路基板は、絶縁基板上に、複数の素子と、各素子に１つずつ接続された複数の導電層と、前記素子と前記導電層との間の層に設けられた絶縁層とを有し、
    前記絶縁層は、前記素子を覆う第１絶縁層と、前記第１絶縁層上に形成された第２絶縁層とを有すると共に、当該第１絶縁層および当該第２絶縁層の双方を厚さ方向に貫通する複数のコンタクトホールを有し、
    前記第２絶縁層は、前記コンタクトホール内の少なくとも一部において、前記第１絶縁層の側面と接する第１側面と、第１側面の上方に連続する第２側面とを有し、
    前記第１側面と前記第２側面とは屈曲して接続され、
    前記絶縁基板の上面の法線方向と、前記第１側面とがなす角度が、前記絶縁基板の上面の法線方向と、前記第２側面とがなす角度よりも大きく、
    前記第１絶縁層の側面と前記第２絶縁層の前記第１側面とが、前記コンタクトホール内の少なくとも一部において互いに接しており、
    前記導電層は、前記第２絶縁層の上面と、前記コンタクトホールの側面のうち、少なくとも前記第１絶縁層の側面と前記第２絶縁層の前記第１側面とが互いに接する部分と、前記コンタクトホールの底面とに沿って形成されている
    電気光学装置。
  9. 絶縁基板上に複数の素子を形成したのち、前記素子を覆う第１絶縁層と、前記第１絶縁層を覆う第２絶縁層とを形成する第１工程と、
    前記第２絶縁層を貫通する第１開口を形成し、前記第１絶縁層の上面を前記第１開口の底面に露出させる第２工程と、
    前記第２絶縁層の上面及び前記第１開口の内部にレジスト層を形成し、前記レジスト層の前記第１開口と重複する位置に第２開口を形成して、前記第１開口の底面と前記第１開口の側面とが接続された接続部分と、前記接続部分と連続する前記第１開口の底面の全体または一部と、前記接続部分と連続する前記第１開口内の側面の一部とを前記レジスト層から露出させる第３工程と、
    前記レジスト層をマスクとして前記第１絶縁層および前記第２絶縁層を選択的にエッチングすることにより、前記第１開口の側面の少なくとも一部に接する第３開口を前記第１絶縁層に形成し、前記第３開口の底面に前記素子の一部を露出させたのち、前記レジスト層を除去する第４工程と、
    前記第２絶縁層の上面と、前記第１開口の側面と前記第３開口の側面とが互いに接する部分と、前記素子のうち前記第３開口の底面に露出している部分とに沿って導電層を形成する第５工程と
    を含む
    回路基板の製造方法。
  10. 前記第３工程において、前記第１開口の底面全体と、前記第１開口の側面のうち当該第１開口の底面に接する環状の部分全体とが露出するように、前記第２開口を形成する
    請求項９に記載の回路基板の製造方法。
  11. 前記第３工程において、前記第１開口の底面の一部と、前記第１開口の側面のうち当該第１開口の底面に接する環状の部分の一部だけが露出するように、前記第２開口を形成する
    請求項９に記載の回路基板の製造方法。
  12. 前記第３工程において、前記第４工程におけるエッチングにより、前記第１開口の側面と前記第３開口の側面とが、ともに、前記絶縁基板の法線方向から見たときに長手方向と短手方向とを有する環状の形状となり、かつ、前記第１開口の側面のうち長手方向に延在する部分と、前記第３開口の側面のうち長手方向に延在する部分とが、互いに接することとなるように、前記第２開口を前記レジスト層に設ける
    請求項１１に記載の回路基板の製造方法。
JP2012024894A 2012-02-08 2012-02-08 回路基板およびその製造方法、ならびに電気光学装置 Active JP5923326B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012024894A JP5923326B2 (ja) 2012-02-08 2012-02-08 回路基板およびその製造方法、ならびに電気光学装置
US13/748,109 US9111809B2 (en) 2012-02-08 2013-01-23 Circuit substrate, method for manufacturing the same, and electrooptical device
CN201310038453.9A CN103247633B (zh) 2012-02-08 2013-01-31 电路基板、制造电路基板的方法以及光电装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012024894A JP5923326B2 (ja) 2012-02-08 2012-02-08 回路基板およびその製造方法、ならびに電気光学装置

Publications (2)

Publication Number Publication Date
JP2013161028A JP2013161028A (ja) 2013-08-19
JP5923326B2 true JP5923326B2 (ja) 2016-05-24

Family

ID=48902146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012024894A Active JP5923326B2 (ja) 2012-02-08 2012-02-08 回路基板およびその製造方法、ならびに電気光学装置

Country Status (3)

Country Link
US (1) US9111809B2 (ja)
JP (1) JP5923326B2 (ja)
CN (1) CN103247633B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6768394B2 (ja) * 2016-07-29 2020-10-14 株式会社ジャパンディスプレイ 電子機器
WO2018120087A1 (zh) * 2016-12-30 2018-07-05 深圳市柔宇科技有限公司 阵列基板及阵列基板制造方法
GB2567421B (en) * 2017-10-03 2022-09-28 Flexenable Ltd Photo-active devices
CN109817531B (zh) * 2019-02-02 2021-03-12 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法
CN110520976B (zh) * 2019-07-16 2024-02-09 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN111128872B (zh) * 2019-12-30 2022-11-25 上海集成电路研发中心有限公司 一种接触孔及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103069A (ja) * 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
JP3395598B2 (ja) * 1997-09-25 2003-04-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法および液晶表示パネル
JP2003076300A (ja) * 2001-09-04 2003-03-14 Seiko Epson Corp 電気光学装置及びその製造方法
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4442684B2 (ja) * 2007-11-29 2010-03-31 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
WO2009101904A1 (ja) * 2008-02-14 2009-08-20 Nec Corporation 半導体装置及びその製造方法
CN101960565B (zh) * 2008-02-28 2012-09-05 惠普开发有限公司 半导体基板接触通孔
JP5503300B2 (ja) 2010-01-14 2014-05-28 株式会社ジャパンディスプレイ 液晶表示装置の製造方法、液晶表示装置および電子機器

Also Published As

Publication number Publication date
JP2013161028A (ja) 2013-08-19
CN103247633B (zh) 2017-09-22
CN103247633A (zh) 2013-08-14
US20130200401A1 (en) 2013-08-08
US9111809B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
US11215893B2 (en) Array substrate, method for manufacturing the same, and display apparatus
US9977276B2 (en) Array substrate, display panel and display device
JP5923326B2 (ja) 回路基板およびその製造方法、ならびに電気光学装置
TWI483049B (zh) 液晶顯示裝置和其製造方法，以及電子裝置
US8355195B2 (en) Electrophoretic display device and electronic apparatus
WO2017166392A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
JP2014212070A (ja) 表示装置およびその製造方法、ならびに電子機器
CN103904087B (zh) 薄膜晶体管阵列基板及其制造方法
US9472582B2 (en) Thin film transistor array panel and manufacturing method thereof
CN107275288A (zh) Tft基板的制作方法及tft基板
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
CN111489647A (zh) 显示模组及其制造方法、显示装置
WO2018224003A1 (zh) 阵列基板及其制备方法、显示装置
US10712594B2 (en) Flat display panel and method of manufacturing the same
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
JP2006106076A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
CN110148618B (zh) 一种显示基板及其制作方法、显示装置
US11532679B2 (en) Method of fabricating array substrate, array substrate, and display apparatus
KR101217500B1 (ko) 액정표시장치 및 그 제조방법
JP2008058792A (ja) 電気光学装置
KR20070088044A (ko) 액정표시장치의 어레이 기판 및 그 제조방법
KR102159969B1 (ko) 터치스크린 일체형 표시장치 및 그 제조방법
JP2009223218A (ja) 電気光学装置及びその製造方法、並びに電子機器
US20240284729A1 (en) Array substrate, display apparatus, and method of fabricating array substrate
CN112768469B (zh) 显示装置、显示面板及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160418

R150 Certificate of patent or registration of utility model

Ref document number: 5923326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250