[go: up one dir, main page]

CN110520976B - 显示基板及其制造方法、显示装置 - Google Patents

显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN110520976B
CN110520976B CN201980001057.4A CN201980001057A CN110520976B CN 110520976 B CN110520976 B CN 110520976B CN 201980001057 A CN201980001057 A CN 201980001057A CN 110520976 B CN110520976 B CN 110520976B
Authority
CN
China
Prior art keywords
flat layer
electrode
via hole
layer
output electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980001057.4A
Other languages
English (en)
Other versions
CN110520976A (zh
Inventor
李峰
方业周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN110520976A publication Critical patent/CN110520976A/zh
Application granted granted Critical
Publication of CN110520976B publication Critical patent/CN110520976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种显示基板及其制造方法、显示装置，属于显示技术领域，该方法包括：在衬底基板上形成开关单元；在开关单元远离衬底基板的一侧形成平坦层，平坦层上与输出电极对应区域具有平坦层过孔，平坦层过孔在衬底基板上的正投影位于输出电极在衬底基板上的正投影区域内；对输出电极上与平坦层过孔对应区域的表面进行刻蚀；在平坦层远离开关单元的一侧形成像素电极，像素电极通过平坦层过孔与输出电极接触。本公开可以减小输出电极与像素电极的接触电阻，提升开关单元的开关特性。本公开用于显示基板制造。

Description

显示基板及其制造方法、显示装置
技术领域
本公开涉及显示技术领域，特别涉及一种显示基板及其制造方法、显示装置。
背景技术
显示基板通常包括衬底基板以及位于衬底基板上的薄膜晶体管(英文：Thin FilmTransistor；简称：TFT)、平坦层和像素电极，像素电极通过平坦层上的过孔与TFT的漏极连接。
发明内容
本公开实施例提供了一种显示基板及其制造方法、显示装置。所述技术方案如下：
一方面，提供一种显示基板的制造方法，包括：
在衬底基板上形成开关单元，所述开关单元包括输出电极；
在所述开关单元远离所述衬底基板的一侧形成平坦层，所述平坦层上与所述输出电极对应区域具有平坦层过孔，所述平坦层过孔在所述衬底基板上的正投影位于所述输出电极在所述衬底基板上的正投影区域内；
对所述输出电极上与所述平坦层过孔对应区域的表面进行刻蚀；
在所述平坦层远离所述开关单元的一侧形成像素电极，所述像素电极通过所述平坦层过孔与所述输出电极接触。
可选地，对所述输出电极上与所述平坦层过孔对应区域的表面进行刻蚀，包括：
以所述平坦层为掩膜，对所述输出电极上与所述平坦层过孔对应区域的表面进行刻蚀。
可选地，在所述开关单元远离所述衬底基板的一侧形成平坦层之前，所述方法还包括：
在所述开关单元远离所述衬底基板的一侧形成钝化层；
所述在所述开关单元远离所述衬底基板的一侧形成平坦层，包括：
在所述钝化层远离所述开关单元的一侧形成平坦层，所述钝化层上与所述输出电极对应区域通过所述平坦层过孔裸露；
所述以所述平坦层为掩膜，对所述输出电极上与所述平坦层过孔对应区域的表面进行刻蚀，包括：
以所述平坦层为掩膜，对所述钝化层上通过所述平坦层过孔裸露的区域进行过刻，以在所述钝化层上形成钝化层过孔，并对所述输出电极上与所述平坦层过孔对应区域的表面进行刻蚀，所述钝化层过孔与所述平坦层过孔连通，所述钝化层过孔在所述衬底基板上的正投影位于所述平坦层过孔在所述衬底基板上的正投影区域内；
所述在所述平坦层远离所述开关单元的一侧形成像素电极，所述像素电极通过所述平坦层过孔与所述输出电极接触，包括：
在所述平坦层远离所述开关单元的一侧形成像素电极，所述像素电极通过所述平坦层过孔和所述钝化层过孔与所述输出电极接触。
可选地，所述平坦层过孔和所述钝化层过孔上相互连通的两个开口面重合。
可选地，所述以所述平坦层为掩膜，对所述钝化层上通过所述平坦层过孔裸露的区域进行过刻，包括：
以所述平坦层为掩膜，通过干法刻蚀工艺对所述钝化层上通过所述平坦层过孔裸露的区域进行过刻。
可选地，所述输出电极通过所述平坦层过孔裸露，所述以所述平坦层为掩膜，对所述输出电极上与所述平坦层过孔对应区域的表面进行刻蚀，包括：
以所述平坦层为掩膜，通过湿法刻蚀工艺对所述输出电极上通过所述平坦层过孔裸露的区域的表面进行刻蚀。
可选地，在所述开关单元远离所述衬底基板的一侧形成平坦层之后，所述方法还包括：
对所述平坦层固化目标时长，所述目标时长小于或者等于30分钟。
可选地，所述开关单元为薄膜晶体管，
所述在衬底基板上形成开关单元，包括：
在所述衬底基板上形成栅极、栅绝缘层、有源层和源漏极层，所述源漏极层包括源极和漏极，所述输出电极为所述漏极。
可选地，所述方法还包括：在所述像素电极远离所述平坦层的一侧依次形成绝缘层和公共电极。
可选地，所述公共电极为板状电极，所述像素电极为条状电极。
另一方面，提供一种显示基板，所述显示基板采用上述一方面任一所述的方法制成，包括：
衬底基板；
位于所述衬底基板上的开关单元，所述开关单元包括输出电极，所述输出电极远离所述衬底基板的一面具有凹槽，所述凹槽的深度为50～300埃；
位于所述开关单元远离所述衬底基板一侧的平坦层，所述平坦层上与所述输出电极对应区域具有平坦层过孔，所述平坦层过孔在所述衬底基板上的正投影位于所述输出电极在所述衬底基板上的正投影区域内；
位于所述平坦层远离所述开关单元一侧的像素电极，所述像素电极通过所述平坦层过孔与所述凹槽的底面接触。
可选地，所述显示基板还包括：
位于所述开关单元与所述平坦层之间的钝化层，所述钝化层上与所述输出电极对应区域具有钝化层过孔，所述钝化层过孔与所述平坦层过孔连通，所述平坦层过孔和所述钝化层过孔上相互连通的两个开口面重合，所述钝化层过孔在所述衬底基板上的正投影位于所述平坦层过孔在所述衬底基板上的正投影区域内，所述像素电极通过所述平坦层过孔和所述钝化层过孔与所述凹槽的底面接触；
沿远离所述像素电极的方向位于所述像素电极远离所述平坦层一侧的绝缘层和公共电极；
其中，所述开关单元为薄膜晶体管，包括栅极、栅绝缘层、有源层、源极和漏极，所述输出电极为所述漏极。
可选地，所述公共电极为板状电极，所述像素电极为条状电极。
再一方面，提供一种显示装置，包括上述另一方面任一所述的显示基板。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种显示基板的制造方法的方法流程图；
图2是本公开实施例提供的另一种显示基板的制造方法的方法流程图；
图3是本公开实施例提供的一种在衬底基板上形成开关单元后的示意图；
图4是本公开实施例提供的一种在开关单元远离衬底基板的一侧形成钝化层后的示意图；
图5是本公开实施例提供的一种在钝化层远离衬底基板的一侧形成平坦层后的示意图；
图6是本公开实施例提供的一种对钝化层上通过平坦层过孔裸露的部分进行过刻后的示意图；
图7是本公开实施例提供的一种在平坦层远离开关单元的一侧形成像素电极后的示意图；
图8是本公开实施例提供的一种在像素电极远离平坦层的一侧形成绝缘层和公共电极后的示意图；
图9是本公开实施例提供的再一种显示基板的制造方法的方法流程图；
图10是本公开实施例提供的一种在开关单元远离衬底基板的一侧形成平坦层后的示意图；
图11是本公开实施例提供的一种对输出电极上与平坦层过孔对应区域的表面进行刻蚀后的示意图；
图12是本公开实施例提供的另一种在平坦层远离开关单元的一侧形成像素电极后的示意图；
图13是本公开实施例提供的另一种在像素电极远离平坦层的一侧形成绝缘层和公共电极后的示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
目前处于物联网大时代，显示行业以及传感器行业等半导体电子信息行业起着举足轻重的作用。在显示行业中，显示基板通常包括衬底基板以及位于衬底基板上的TFT、平坦层和像素电极，TFT包括栅极、栅绝缘层、有源层、源极和漏极，平坦层具有过孔，像素电极通过该过孔与漏极连接。在制造平坦层的过程中，空气中的水汽和/或氧气等空气介质通常会氧化TFT的源极和漏极，使得源极和漏极的表面形成金属氧化膜，导致最终制成的显示基板中，像素电极与漏极的接触电阻较大，TFT的开关特性较差，显示基板的功耗较大。
本公开实施例提供的显示基板及其制造方法、显示装置，通过对开关单元的输出电极(例如TFT的漏极)上与平坦层过孔对应区域的表面进行刻蚀，可以去除输出电极上与平坦层过孔对应区域的表面的被氧化的部分，像素电极通过平坦层过孔与输出电极接触，从而像素电极与输出电极的接触电阻较小，开关单元的开关特性较好，显示基板的功耗较低。
请参考图1，其示出了本公开实施例提供的一种显示基板的制造方法的方法流程图，参见图1，该方法可以包括以下几个步骤：
在步骤101中，在衬底基板上形成开关单元，开关单元包括输出电极。
在步骤102中，在开关单元远离衬底基板的一侧形成平坦层，平坦层上与输出电极对应区域具有平坦层过孔，平坦层过孔在衬底基板上的正投影位于输出电极在衬底基板上的正投影区域内。
在步骤103中，对输出电极上与平坦层过孔对应区域的表面进行刻蚀。
在步骤104中，在平坦层远离开关单元的一侧形成像素电极，像素电极通过平坦层过孔与输出电极接触。
综上所述，本公开实施例提供的显示基板的制造方法，由于对开关单元的输出电极上与平坦层过孔对应区域的表面进行了刻蚀，因此可以去除该输出电极上与平坦层过孔对应区域的表面被氧化的部分，像素电极通过平坦层过孔与输出电极接触，从而像素电极与输出电极的接触电阻较小，开关单元的开关特性较好，显示基板的功耗较低。
请参考图2，其示出了本公开实施例提供的另一种显示基板的制造方法的方法流程图，参见图2，该方法可以包括以下几个步骤：
在步骤201中，在衬底基板上形成开关单元，开关单元包括输出电极。
其中，开关单元可以包括控制电极、半导体层、输入电极和输出电极，输入电极和输出电极不接触，输入电极和输出电极分别与半导体层接触。示例地，开关单元可以是TFT，该TFT可以是顶栅型TFT或者底栅型TFT，无论顶栅型TFT还是底栅型TFT，均包括栅极、栅绝缘层、有源层、源极和漏极，源极和漏极不接触，且源极和漏极分别与有源层接触。在本公开实施例中，当开关单元为TFT时，栅极可以是控制电极，有源层可以是半导体层，源极可以是输入电极，漏极可以是输出电极。
示例地，请参考图3，其示出了本公开实施例提供的一种在衬底基板10上形成开关单元11后的示意图，该图3以开关单元11为底栅型TFT为例进行说明。参见图3，该开关单元11包括栅极111、栅绝缘层112、有源层113、源极114和漏极115，源极114与漏极115不接触，且源极114和漏极115分别与有源层113接触，其中，有源层113上与源极114接触的部位以及与漏极115接触的部位均进行了导体化处理，栅极111可以为控制电极，源极114可以为输入电极，漏极115可以为输出电极。如图3所示，栅极111、栅绝缘层112、有源层113和源漏极层(图3中未标出)沿远离衬底基板10的方向依次分布，该开关单元11为底栅型TFT。
其中，栅极111、源极114和漏极115这三者的材料均可以为金属材料或合金材料，例如，栅极111的材料可以为金属Mo(中文：钼)、金属Cu(中文：铜)或金属Al(中文：铝)中的一种金属材料，或者，栅极111的材料可以为金属Mo、金属Cu或金属Al中的多种的合金材料；源极114和漏极115的材料通常相同，例如，源极114和漏极115的材料均可以为金属Ti(中文：钛)、金属Mo、金属Cu或金属Al中的一种金属材料，或者，源极114和漏极115的材料均可以为金属Ti(中文：钛)、金属Mo、金属Cu或金属Al中的多种的合金材料；栅绝缘层112的材料可以为透明绝缘材料，例如，栅绝缘层112的材料可以为SiO2(中文：二氧化硅)、SiOx(中文：氧化硅)、SiNx(中文：氮化硅)、Al2O3(中文：氧化铝)或SiOxNx(中文：氮氧化硅)中的一种或者多种的组合，有源层113的材料可以为半导体材料，例如，有源层113的材料可以为氧化物(英文：Oxide)、a-Si(中文：非晶硅)或p-Si(中文：多晶硅)中的一种，氧化物可以为铟镓锌氧化物(英文：Indium Gallium Zinc Oxide；简称：IGZO)有源层或铟锡锌氧化物(英文：Indium Tin Zinc Oxide；简称：ITZO)。
示例地，以栅极111的材料为金属Al，栅绝缘层112的材料为SiO2，有源层113的材料为IGZO，源极114和漏极115的材料均为金属Ti为例，则在衬底基板10上形成开关单元11可以包括：首先，通过溅射或热蒸发等工艺中的任一种在衬底基板10上形成金属Al材质层，通过一次构图工艺对金属Al材质层进行处理得到栅极111；接着，以SiO2为材料，通过沉积、涂敷或溅射等工艺中的任一种在栅极111远离衬底基板10的一侧形成栅绝缘层112；然后，通过沉积、涂敷或溅射等工艺中的任一种在栅绝缘层112远离衬底基板10的一侧形成IGZO材质层，通过一次构图工艺对IGZO材质层进行处理得到有源层113，并通过掺杂等工艺对有源层113上与待形成的源极和漏极接触的部位进行导体化处理；最后，通过溅射或热蒸发等工艺中的任一种在有源层113远离衬底基板10的一侧形成金属Ti材质层，通过一次构图工艺对金属Ti材质层进行处理得到源极114和漏极115。其中，沉积工艺例如可以是等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)。
在步骤202中，在开关单元远离衬底基板的一侧形成钝化层。
请参考图4，其示出了本公开实施例提供的一种在开关单元11远离衬底基板10的一侧形成钝化层12后的示意图，钝化层12覆盖开关单元11。可选地，钝化层12的材料可以为SiOx、SiNx或SiOxNx中的一种或者多种的组合。示例地，以SiOx为材料，通过沉积、涂敷或溅射等工艺中的任一种在开关单元11远离衬底基板10的一侧形成钝化层12。
在步骤203中，在钝化层远离衬底基板的一侧形成平坦层，平坦层上与输出电极对应区域具有平坦层过孔，平坦层过孔在衬底基板上的正投影位于输出电极在衬底基板上的正投影区域内，钝化层上与输出电极对应区域通过平坦层过孔裸露。
请参考图5，其示出了本公开实施例提供的一种在钝化层12远离衬底基板10的一侧形成平坦层13后的示意图，平坦层13上与漏极115(也即是输出电极)对应区域具有平坦层过孔131，平坦层过孔131在衬底基板10上的正投影位于漏极115在衬底基板10上的正投影区域内，钝化层12上与漏极115对应区域通过该平坦层过孔131裸露。其中，平坦层过孔131可以为圆柱状过孔、四棱柱状过孔或圆台状过孔，本公开实施例对此不做限定。可选地，平坦层13的材料可以为有机透明材料或无机透明材料，该有机透明材料可以为有机树脂，该无机透明材料可以为SiOx、SiNx、Al2O3或SiOxNx中的一种或者多种的组合。
示例地，首先，以有机树脂为材料，通过沉积、磁控溅射或热蒸发等工艺中的任一种在钝化层12远离衬底基板10的一侧形成树脂材质层，然后，对树脂材质层依次进行曝光和显影，从而在树脂材质层上形成平坦层过孔131，最后，对形成有平坦层过孔131的树脂材质层进行固化得到平坦层13。其中，对树脂材质层进行固化可以去除树脂材质层中的水汽，避免最终形成的平坦层中的水汽影响开关单元11中的输出电极(也即是漏极115)。
在步骤204中，以平坦层为掩膜，对钝化层上通过平坦层过孔裸露的区域进行过刻，以在钝化层上形成钝化层过孔，并对输出电极上与平坦层过孔对应区域的表面进行刻蚀。
其中，以平坦层为掩膜，对钝化层上通过平坦层过孔裸露的区域进行过刻，可以在钝化层上形成钝化层过孔，且可以在输出电极上与平坦层过孔对应区域的表面形成凹槽，该凹槽的深度可以为50～300埃。钝化层过孔与平坦层过孔连通，且钝化层过孔在衬底基板上的正投影位于平坦层过孔在衬底基板上的正投影区域内。钝化层过孔可以为圆柱状过孔、四棱柱状过孔或圆台状过孔，本公开实施例对此不做限定。
示例地，请参考图6，其示出了本公开实施例提供的一种对钝化层12上通过平坦层过孔131裸露的区域进行过刻后的示意图，以平坦层13为掩膜，通过干法刻蚀工艺对钝化层12上通过平坦层过孔131裸露的区域进行过刻。如图6所示，以平坦层13为掩膜，对钝化层12上通过平坦层过孔131裸露的区域进行过刻，可以在钝化层12上形成钝化层过孔121，且可以去除输出电极(也即是漏极115)上与平坦层过孔131对应区域的表面被氧化的部分，去除输出电极上与平坦层过孔131对应区域的表面被氧化的部分后，可以在输出电极上与平坦层过孔131对应区域的表面形成凹槽(图6中未标出)。该钝化层过孔121与平坦层过孔131连通，且该钝化层过孔121在衬底基板10上的正投影位于平坦层过孔131在衬底基板10上的正投影区域内，该钝化层过孔121和平坦层过孔131上相互连通的两个开口面重合，因此钝化层过孔121与平坦层过孔131的对位精度较高，不容易出现错位。本公开实施例中，当通过干法刻蚀工艺对漏极115上通过平坦层过孔131裸露的区域的表面进行刻蚀时，刻蚀形成的凹槽的深度通常为50～100埃。
在步骤205中，在平坦层远离开关单元的一侧形成像素电极，像素电极通过平坦层过孔和钝化层过孔与输出电极接触。
示例地，请参考图7，其示出了本公开实施例提供的一种在平坦层13远离开关单元11的一侧形成像素电极14后的示意图。参见图7并结合图6，像素电极14通过平坦层过孔131和钝化层过孔121与漏极115(也即是输出电极)接触，且具体是与漏极115上的凹槽的底面接触，该像素电极14可以为条状电极。
其中，该像素电极14的材料可以为透明导电材料，该透明导电材料可以为氧化铟锡(英文：Indium Tin Oxide；简称：ITO)、氧化铟锌(英文：Indium Zinc Oxide；简称：IZO)或掺铝氧化锌(英文：Aluminum-doped Zinc Oxide；简称：ZnO:Al)中的一种或者多种的组合。示例地，可以通过沉积、磁控溅射或热蒸发等工艺中的任一种在平坦层13远离开关单元11的一侧形成ITO材质层，通过一次构图工艺对ITO材质层进行处理得到像素电极14。
在步骤206中，在像素电极远离平坦层的一侧依次形成绝缘层和公共电极。
示例地，请参考图8，其示出了本公开实施例提供的一种在像素电极14远离平坦层13的一侧依次形成绝缘层15和公共电极16后的示意图，绝缘层15覆盖像素电极14，公共电极16可以为板状电极。
其中，绝缘层15的材料可以为透明绝缘材料，例如，绝缘层15的材料可以为SiO2、SiOx、SiNx、Al2O3或SiOxNx中的一种或者多种的组合，公共电极16的材料可以为透明导电材料，例如，公共电极16的材料可以为ITO、IZO或ZnO:Al中的一种或者多种的组合。
示例地，以绝缘层15的材料为SiO2，公共电极16的材料ITO为例，在像素电极14远离平坦层13的一侧依次形成绝缘层15和公共电极16可以包括：首先，通过沉积、涂敷或溅射等工艺中的任一种在像素电极14远离平坦层13的一侧沉积一层SiO2作为绝缘层15；然后，通过沉积、磁控溅射或热蒸发等工艺中的任一种在绝缘层15远离平坦层13的一侧形成ITO材质层，通过一次构图工艺对ITO材质层进行处理得到公共电极16。
本领域技术人员容易理解，图8示出的可以是显示基板的结构，但是该图8示出的显示基板仅仅是示例性的，并不能用于限定本公开实施例实际制造的显示基板，除图8示出的结构外，显示基板还可以包括栅线和数据线等结构，栅线通常与栅极连接，数据线通常与源极连接，本公开实施例在此不再赘述。
综上所述，本公开实施例提供的显示基板的制造方法，由于对开关单元的输出电极上与平坦层过孔对应区域的表面进行了刻蚀，因此可以去除该输出电极上与平坦层过孔对应区域的表面被氧化的部分，像素电极通过平坦层过孔与输出电极接触，从而像素电极与输出电极的接触电阻较小，开关单元的开关特性较好，显示基板的功耗较低。此外，由于是以平坦层为掩膜对输出电极上与平坦层过孔对应区域的表面进行刻蚀的，因此可以简化显示基板的制造工艺。
在发明人所知的技术中，钝化层和平坦层是通过两次构图工艺制造的，受制造精度的限制，钝化层上的过孔和平坦层的过孔容易出现错位，导致像素电极与漏极的接触面较小甚至无法接触，从而导致TFT对像素电极的驱动不足，甚至无法驱动像素电极。在本公开实施例中，钝化层过孔是以平坦层为掩膜形成的，钝化层过孔与平坦层过孔能够自对位，钝化层过孔与平坦层过孔的对位精度较高，因此可以避免平坦层过孔与钝化层过孔错位，保证像素电极与输出电极有效接触，从而避免开关单元对像素电极驱动不足，甚至无法驱动像素电极的情况发生。本公开实施例提供的方案可以满足显示基板对高频及低功耗的需求。
请参考图9，其示出了本公开实施例提供的再一种显示基板的制造方法的方法流程图，参见图9，该方法可以包括以下步骤：
在步骤301中，在衬底基板上形成开关单元，开关单元包括输出电极。
该开关单元的结构以及该步骤301的实现过程可以参考图2所示实施例的步骤201以及该步骤201对应的附图，本公开实施例在此不再赘述。
在步骤302中，在开关单元远离衬底基板的一侧形成平坦层，平坦层上与输出电极对应区域具有平坦层过孔，输出电极通过平坦层过孔裸露。
示例地，请参考图10，其示出了本公开实施例提供的一种在开关单元11远离衬底基板10的一侧形成平坦层13后的示意图，平坦层13上与输出电极(也即是漏极115)对应区域具有平坦层过孔131，平坦层过孔131在衬底基板10上的正投影位于输出电极在衬底基板10上的正投影区域内，输出电极通过平坦层过孔131裸露。
示例地，在开关单元11远离衬底基板10的一侧形成平坦层13可以包括：首先，以有机树脂为材料，通过沉积、磁控溅射或热蒸发等工艺中的任一种在开关单元11远离衬底基板10的一侧形成树脂材质层，然后，对树脂材质层依次进行曝光和显影，从而在树脂材质层上形成平坦层过孔131，最后，对形成有平坦层过孔131的树脂材质层固化目标时长得到平坦层13。其中，该目标时长可以小于或等于30分钟，例如该目标时长可以为8分钟、10分钟、15分钟或者20分钟等。
其中，对树脂材质层进行固化可以去除树脂材质层中的水汽，避免最终形成的平坦层中的水汽影响开关单元11的输出电极(也即是漏极115)。本领域技术人员容易理解，对树脂材质层固化的时长越长，树脂材质层中的水汽被去除地越彻底，但是，在本实施例中，由于对形成有平坦层过孔131的树脂材质层固化的过程中，输出电极暴露在空气中，可能会被空气氧化，因此可以控制目标时长小于或等于30分钟，以降低输出电极被氧化的程度，从而降低固化过程对输出电极的影响。
在步骤303中，以平坦层为掩膜，对输出电极上通过平坦层过孔裸露的区域的表面进行刻蚀。
其中，以平坦层为掩膜，对输出电极上通过平坦层过孔裸露的区域的表面进行刻蚀，可以在输出电极上通过平坦层过孔裸露的区域形成凹槽，该凹槽的深度可以为50～300埃，该凹槽的实际深度与刻蚀工艺以及刻蚀时长等刻蚀参数相关。
示例地，请参考图11，其示出了本公开实施例提供的一种对输出电极(也即是漏极115)上与平坦层过孔131对应区域进行刻蚀后的示意图。可以通过湿法刻蚀工艺对漏极115上通过平坦层过孔131裸露的区域的表面进行刻蚀，在漏极115上通过平坦层过孔131裸露的区域的表面形成凹槽(图11中未示出)。本公开实施例中，当通过湿法刻蚀工艺对漏极115上通过平坦层过孔131裸露的区域的表面进行刻蚀时，刻蚀形成的凹槽的深度通常为200～300埃。
示例地，可以将图10所示的结构放置在刻蚀液中，在平坦层13的保护下，漏极115上通过平坦层过孔131裸露区域的表面与刻蚀液发生化学反应，使漏极115上通过平坦层过孔131裸露区域的表面被氧化的部分被刻蚀掉，在漏极115上通过平坦层过孔131裸露区域的表面形成凹槽。
在步骤304中，在平坦层远离开关单元的一侧形成像素电极，像素电极通过平坦层过孔与输出电极接触。
示例地，图12是本公开实施例提供的另一种在平坦层13远离开关单元11的一侧形成像素电极14后的示意图，该像素电极14通过平坦层过孔与输出电极(也即是漏极115)上的凹槽的底面接触，该像素电极14可以为条状电极。
在步骤305中，在像素电极远离平坦层的一侧依次形成绝缘层和公共电极。
示例地，图13是本公开实施例提供的另一种在像素电极14远离平坦层13的一侧依次形成绝缘层15和公共电极16后的示意图。
上述步骤304至步骤305的实现过程可以参考图2所示实施例的步骤205至步骤206，本公开实施例在此不再赘述。
本领域技术人员容易理解，图13示出的可以是显示基板的结构，但是该图13示出的显示基板仅仅是示例性的，并不能用于限定本公开实施例实际制造的显示基板，除图13示出的结构外，显示基板还可以包括栅线和数据线等结构，栅线通常与栅极连接，数据线通常与源极连接，本公开实施例在此不再赘述。
综上所述，本公开实施例提供的显示基板的制造方法，由于对开关单元的输出电极上与平坦层过孔对应区域的表面进行了刻蚀，因此可以去除该输出电极上与平坦层过孔对应区域的表面被氧化的部分，像素电极通过平坦层过孔与输出电极接触，从而像素电极与输出电极的接触电阻较小，开关单元的开关特性较好，显示基板的功耗较低。此外，由于是以平坦层为掩膜对输出电极上与平坦层过孔对应区域的表面进行刻蚀的，因此可以简化显示基板的制造工艺。
本公开实施例提供的显示基板的制造方法中，所涉及的一次构图工艺包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，通过一次构图工艺对材质层(例如ITO材质层)进行处理包括：首先，在材质层(例如ITO材质层)上涂覆一层光刻胶形成光刻胶层，接着，采用掩膜版对光刻胶层进行曝光，使得光刻胶层形成完全曝光区和非曝光区，然后，采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，之后，采用刻蚀工艺对材质层(例如ITO材质层)上完全曝光区对应的区域进行刻蚀，最后，剥离非曝光区的光刻胶得到相应的结构(例如像素电极14)。这里是以光刻胶为正性光刻胶为例进行说明的，当光刻胶为负性光刻胶时，一次构图工艺的过程可以参考本段的描述，本公开实施例在此不再赘述。
本公开实施例提供的显示基板的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本公开的保护范围之内，因此不再赘述。
基于同样的发明构思，本公开实施例还提供了一种显示基板，该显示基板可以为如图8或图13所示的显示基板。如图8和图13所示，该显示基板包括衬底基板10；位于衬底基板10上的开关单元11，该开关单元11包括输出电极，该输出电极远离衬底基板10的一面具有凹槽(图8和图13中均未标出)，该凹槽的深度可以为50～300埃；位于开关单元11远离衬底基板10一侧的平坦层13，平坦层13上与输出电极对应区域具有平坦层过孔(图8和图13中均未标出)，平坦层过孔在衬底基板10上的正投影位于输出电极在衬底基板10上的正投影区域内；位于平坦层13远离开关单元11一侧的像素电极14，像素电极14通过平坦层过孔与输出电极上的凹槽的底面接触，该凹槽是通过对输出电极远离衬底基板10的一面进行刻蚀得到的。
可选地，开关单元11可以为TFT，该TFT可以是顶栅型TFT或者底栅型TFT，无论顶栅型TFT还是底栅型TFT，均包括栅极、栅绝缘层、有源层、源极和漏极，开关单元11的输出电极可以为该漏极。示例地，本公开实施例以开关单元11为底栅型TFT为例进行说明，则如图8和图13所示，该开关单元11包括沿远离衬底基板10的方向依次分布的栅极111、栅绝缘层112、有源层113、源漏极层，源漏极层包括源极114和漏极115，开关单元11的输出电极可以为该漏极115，像素电极14与输出电极上的凹槽的底面接触，也即是，在如图8和图13所示的显示基板中，像素电极14与漏极115上的凹槽的底面接触。
可选地，如图8所示，该显示基板还可以包括钝化层12，钝化层12位于开关单元11与平坦层13之间，钝化层12上与开关单元11的输出电极(也即是漏极115)对应区域具有钝化层过孔(图8中未标出)，该钝化层过孔与平坦层过孔连通，该钝化层过孔在衬底基板10上的正投影位于平坦层过孔在衬底基板10上的正投影区域内，像素电极14通过平坦层过孔和钝化层过孔与开关单元11的输出电极(也即是漏极115)上的凹槽的底面接触。
可选地，如图8所示，平坦层过孔和钝化层过孔上相互连通的两个开口面重合，这样一来，平坦层过孔和钝化层过孔的对位精度较高，可以保证像素电极与输出电极有效接触。
可选地，如图8和图13所示，该显示基板还可以包括：沿远离像素电极14的方向位于像素电极14远离平坦层13一侧的绝缘层15和公共电极16。其中，公共电极16为板状电极，像素电极14为条状电极，绝缘层15可以使像素电极14和公共电极16保持绝缘。
综上所述，本公开实施例提供的显示基板，由于像素电极与开关单元的输出电极上的凹槽的底面接触，该凹槽是通过对该输出电极远离衬底基板的一面刻蚀得到的，刻蚀可以去除该输出电极远离衬底基板的一面上被氧化的部分，因此凹槽的底面未被氧化，因此像素电极与输出电极的接触电阻较小，开关单元的开关特性较好，显示基板的功耗较低。
基于同样的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括上述实施例提供的显示基板。该显示装置可以是任何具有显示功能的产品或者部件，例如，该显示装置可以是电子纸、手机、平板电脑、电视机、笔记本电脑、显示器、数码相框、导航仪、手表或手环等。
本公开实施例中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或者”的关系。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (7)

1.一种显示基板的制造方法，包括：
在衬底基板上形成开关单元，所述开关单元包括输出电极；
在所述开关单元远离衬底基板的一侧形成有机透明材料层或无机透明材料层，在所述有机透明材料层或无机透明材料层上形成平坦层过孔，对形成有所述平坦层过孔的有机透明材料层或无机透明材料层固化目标时长，以在所述开关单元远离所述衬底基板的一侧形成平坦层，所述平坦层上与所述输出电极对应区域具有平坦层过孔，所述平坦层过孔在所述衬底基板上的正投影位于所述输出电极在所述衬底基板上的正投影区域内，所述平坦层与所述输出电极接触，所述目标时长小于或者等于30分钟；
以所述平坦层为掩膜，对所述输出电极上与所述平坦层过孔对应区域的表面进行刻蚀，去除所述输出电极上与所述平坦层过孔对应区域的表面的被氧化的部分，以形成凹槽，所述输出电极上与所述平坦层过孔对应区域的表面为所述输出电极在所述平坦层过孔中裸露的区域；
在所述平坦层远离所述开关单元的一侧形成像素电极，所述像素电极通过所述平坦层过孔与所述凹槽的底面接触，所述像素电极为条状电极。
2.根据权利要求1所述的方法，其中，
所述输出电极通过所述平坦层过孔裸露，所述以所述平坦层为掩膜，对所述输出电极上与所述平坦层过孔对应区域的表面进行刻蚀，包括：
以所述平坦层为掩膜，通过湿法刻蚀工艺对所述输出电极上通过所述平坦层过孔裸露的区域的表面进行刻蚀。
3.根据权利要求1或2所述的方法，其中，
所述开关单元为薄膜晶体管，
所述在衬底基板上形成开关单元，包括：
在所述衬底基板上形成栅极、栅绝缘层、有源层和源漏极层，所述源漏极层包括源极和漏极，所述输出电极为所述漏极。
4.根据权利要求1或2所述的方法，其中，所述方法还包括：
在所述像素电极远离所述平坦层的一侧依次形成绝缘层和公共电极。
5.一种显示基板，所述显示基板采用权利要求1至4任一所述的方法制成，包括：
衬底基板；
位于所述衬底基板上的开关单元，所述开关单元包括输出电极，所述输出电极远离所述衬底基板的一面具有凹槽，所述凹槽的深度为50～300埃；
位于所述开关单元远离所述衬底基板一侧的平坦层，所述平坦层上与所述输出电极对应区域具有平坦层过孔，所述平坦层过孔在所述衬底基板上的正投影位于所述输出电极在所述衬底基板上的正投影区域内，所述平坦层与所述输出电极接触，所述凹槽位于所述输出电极上与所述平坦层过孔对应区域的表面，所述输出电极上与所述平坦层过孔对应区域的表面为所述输出电极在所述平坦层过孔中裸露的区域；
位于所述平坦层远离所述开关单元一侧的像素电极，所述像素电极通过所述平坦层过孔与所述凹槽的底面接触，所述像素电极为条状电极。
6.根据权利要求5所述的显示基板，其中，所述显示基板还包括：
沿远离所述像素电极的方向位于所述像素电极远离所述平坦层一侧的绝缘层和公共电极；
其中，所述开关单元为薄膜晶体管，包括栅极、栅绝缘层、有源层、源极和漏极，所述输出电极为所述漏极。
7.一种显示装置，包括权利要求5或6所述的显示基板。
CN201980001057.4A 2019-07-16 2019-07-16 显示基板及其制造方法、显示装置 Active CN110520976B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/096139 WO2021007769A1 (zh) 2019-07-16 2019-07-16 显示基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN110520976A CN110520976A (zh) 2019-11-29
CN110520976B true CN110520976B (zh) 2024-02-09

Family

ID=68634391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001057.4A Active CN110520976B (zh) 2019-07-16 2019-07-16 显示基板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US11889721B2 (zh)
CN (1) CN110520976B (zh)
WO (1) WO2021007769A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050100950A (ko) * 2004-04-16 2005-10-20 삼성에스디아이 주식회사 유기 전계 발광 소자의 제조방법
CN1901208A (zh) * 2005-07-20 2007-01-24 三星电子株式会社 显示装置的阵列基板
CN101556415A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 像素结构及其制备方法
CN104656328A (zh) * 2013-11-15 2015-05-27 群创光电股份有限公司 显示面板及显示装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
DE69739633D1 (de) * 1996-11-28 2009-12-10 Casio Computer Co Ltd Anzeigevorrichtung
US5868951A (en) * 1997-05-09 1999-02-09 University Technology Corporation Electro-optical device and method
KR100443840B1 (ko) * 1998-09-01 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
KR100878238B1 (ko) * 2002-07-19 2009-01-13 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100635065B1 (ko) * 2004-05-17 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
TW200710471A (en) * 2005-07-20 2007-03-16 Samsung Electronics Co Ltd Array substrate for display device
CN101211781A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 自对准金属硅化物的制造方法
TWI364697B (en) * 2008-05-30 2012-05-21 Chimei Innolux Corp Touch-sensitive liquid crystal display device and method for fabricating same
KR20100062544A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5923326B2 (ja) * 2012-02-08 2016-05-24 株式会社ジャパンディスプレイ 回路基板およびその製造方法、ならびに電気光学装置
TWI484271B (zh) * 2012-08-09 2015-05-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
CN203312302U (zh) * 2013-07-01 2013-11-27 北京京东方光电科技有限公司 薄膜晶体管、阵列基板及显示器
KR102083641B1 (ko) * 2013-08-29 2020-03-03 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
CN103928475A (zh) * 2014-04-10 2014-07-16 昆山龙腾光电有限公司 Tft阵列基板、显示面板及其制作方法
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
KR20160017795A (ko) * 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
CN104571715B (zh) * 2015-02-02 2018-01-02 京东方科技集团股份有限公司 阵列基板及其制作方法和驱动方法、显示装置
US10109651B2 (en) * 2015-03-19 2018-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd Manufacture method of TFT substrate and sturcture thereof
JP6639098B2 (ja) * 2015-03-20 2020-02-05 富士フイルム株式会社 タッチパネル部材、タッチパネル及びタッチパネル表示装置
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN105826249B (zh) * 2016-04-11 2019-08-06 京东方科技集团股份有限公司 金属层制作方法、功能基板及其制作方法、以及显示装置
KR101859484B1 (ko) * 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102387859B1 (ko) * 2016-09-30 2022-04-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102618350B1 (ko) * 2016-12-14 2023-12-28 삼성디스플레이 주식회사 디스플레이 장치
CN106847743B (zh) * 2017-02-07 2019-12-24 武汉华星光电技术有限公司 Tft基板及其制作方法
CN106910750A (zh) 2017-04-24 2017-06-30 京东方科技集团股份有限公司 一种阵列基板、显示面板以及阵列基板的制作方法
US10083863B1 (en) * 2017-05-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
CN107785404B (zh) * 2017-10-31 2021-01-22 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置
CN108183108A (zh) * 2017-12-28 2018-06-19 信利（惠州）智能显示有限公司 一种阵列基板的制作方法及阵列基板和显示装置
US10901282B2 (en) * 2018-02-08 2021-01-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor substrate and manufacturing method thereof
CN111837240B (zh) * 2019-01-29 2022-06-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN110289285B (zh) * 2019-05-08 2021-11-05 京东方科技集团股份有限公司 显示用基板及其制备方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050100950A (ko) * 2004-04-16 2005-10-20 삼성에스디아이 주식회사 유기 전계 발광 소자의 제조방법
CN1901208A (zh) * 2005-07-20 2007-01-24 三星电子株式会社 显示装置的阵列基板
CN101556415A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 像素结构及其制备方法
CN104656328A (zh) * 2013-11-15 2015-05-27 群创光电股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US11889721B2 (en) 2024-01-30
WO2021007769A1 (zh) 2021-01-21
US20210408186A1 (en) 2021-12-30
CN110520976A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
CN108288621A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
WO2015096416A1 (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN102881598B (zh) 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
US12230695B2 (en) Display substrate and manufacturing method thereof, display device
CN110620120B (zh) 阵列基板及其制作方法、显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2020103341A1 (zh) 显示面板及其制作方法
CN107170807A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016169355A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
WO2020232964A1 (zh) 一种薄膜晶体管基板的制备方法
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
KR20200078621A (ko) Tft 기판 및 이의 제조 방법
CN104392928A (zh) 薄膜晶体管的制造方法
CN106876281B (zh) 一种薄膜晶体管及其制备方法、阵列基板
US20200098924A1 (en) Transistor substrate, method of manufacturing the same, and display device including the same
CN108682692A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN110520976B (zh) 显示基板及其制造方法、显示装置
EP3547351A1 (en) Array substrate and manufacturing method therefor
CN105280552A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
TWI607572B (zh) 顯示面板
US10204942B1 (en) Method for manufacturing top-gated thin film transistors
JPH11233780A (ja) 半導体素子の製造方法と液晶表示パネル
CN105977262A (zh) 一种显示装置、阵列基板及其制造方法
US20060180569A1 (en) Method of manufacturing step contact window of flat display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant