CN103367165A - 薄膜晶体管及其制作方法、阵列基板及显示器 - Google Patents
薄膜晶体管及其制作方法、阵列基板及显示器 Download PDFInfo
- Publication number
- CN103367165A CN103367165A CN2013102725561A CN201310272556A CN103367165A CN 103367165 A CN103367165 A CN 103367165A CN 2013102725561 A CN2013102725561 A CN 2013102725561A CN 201310272556 A CN201310272556 A CN 201310272556A CN 103367165 A CN103367165 A CN 103367165A
- Authority
- CN
- China
- Prior art keywords
- layer
- drain
- source
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 328
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 229920002120 photoresistant polymer Polymers 0.000 claims description 55
- 239000010936 titanium Substances 0.000 claims description 28
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 229910052750 molybdenum Inorganic materials 0.000 claims description 21
- 239000011733 molybdenum Substances 0.000 claims description 21
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 239000011651 chromium Substances 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 description 44
- 150000004706 metal oxides Chemical class 0.000 description 44
- 239000010408 film Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013007 heat curing Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制作方法、阵列基板及显示器，用以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题。所述薄膜晶体管包括源极和漏极、半导体有源层、栅极绝缘层和栅极，该薄膜晶体管还包括：位于源极与漏极之间的遮光板，所述遮光板将源极与漏极阻断，并且该遮光板位于半导体有源层的入射光侧，用于阻挡入射光对半导体有源层的照射。
Description
技术领域
本发明涉及显示器技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示器。
背景技术
图1为现有技术中底栅型薄膜晶体管（Thin Film Transistor，TFT）的结构示意图，该薄膜晶体管包括：形成于衬底基板10上的栅极60、栅极绝缘层70、源极20、漏极30、半导体有源层40和保护层90。包含薄膜晶体管的阵列基板还包括钝化层50和像素电极80。底栅型的薄膜晶体管栅极60可以阻挡背光源的光照，避免半导体有源层40受背光源的光照而导致薄膜晶体管产生漏电流。该结构的薄膜晶体管为了避免外界环境中水及氧气等对半导体有源层40的影响，在半导体有源层40的上方设置了一层保护层90，保护层90可以避免金属氧化物半导体有源层40受外界水及氧气的影响，而该结构中的保护层90多为非金属，会导致薄膜晶体管产生漏电流。图2为现有技术的顶栅型薄膜晶体管的结构示意图，该薄膜晶体管包括：形成于衬底基板100上的漏极200、源极300、有源层400、栅极绝缘层500、栅极600。包含薄膜晶体管的阵列基板（Array）还包含钝化层700和像素电极800。在图2所示的顶栅型薄膜晶体管中，栅极600可以阻挡外界光照对半导体有源层400的影响，漏极200与源极300之间断开，背光源的光可以穿过透明的衬底基板100照射到半导体有源层400，而半导体有源层400与漏极200相接触，同时半导体有源层400与源极300相接触，半导体有源层400受到光照后会将漏极200和源极300导通，从而导致薄膜晶体管产生漏电流。
综上所述，现有技术中的顶栅型的薄膜晶体管容易受到背光源影响而产生漏电流。
发明内容
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板及显示器，本发明实施例提供的薄膜晶体管可以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题。
本发明实施例提供的一种薄膜晶体管，包括源极和漏极、半导体有源层、栅极绝缘层和栅极，该薄膜晶体管还包括：位于源极与漏极之间的遮光板，所述遮光板将源极与漏极阻断，并且该遮光板位于半导体有源层入射光侧，用于阻挡入射光对半导体有源层的照射。
本发明实施例提供的一种阵列基板，包括所述的薄膜晶体管。
本发明实施例提供的一种显示器，包括所述的阵列基板。
本发明实施例提供的一种薄膜晶体管制作方法，该方法包括：制作源极、漏极和遮光板，其中，所述遮光板位于所述源极与所述漏极之间，并将源极与漏极阻断；制作半导体有源层，所述遮光板位于半导体有源层的入射光侧，阻挡入射光对半导体有源层的照射；在源极、漏极和半导体有源层上方制作栅极绝缘层和栅极。
综上所述，本发明实施例的薄膜晶体管及其制作方法、阵列基板及显示器，所述薄膜晶体管包括源极和漏极、半导体有源层、栅极绝缘层和栅极，该薄膜晶体管还包括：位于源极与漏极之间的遮光板，所述遮光板将源极与漏极阻断，并且该遮光板位于半导体有源层入射光侧，用于阻挡入射光对半导体有源层的照射，从而可以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题，有效的实现了高稳定的薄膜晶体管特性。
附图说明
图1为现有技术中底栅型薄膜晶体管的结构示意图；
图2为现有技术中顶栅型薄膜晶体管的结构示意图；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图；
图4-图12分别为本发明实施例提供的一种薄膜晶体管在制作过程中的不同阶段的结构示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板及显示器，用以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题。
本发明实施例提供的一种薄膜晶体管，包括源极和漏极、半导体有源层、栅极绝缘层和栅极，该薄膜晶体管还包括：位于源极与漏极之间的遮光板，所述遮光板将源极与漏极阻断，该遮光板位于半导体有源层入射光侧，阻挡入射光对半导体有源层的照射。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”、“底”、“顶”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面结合具体实施例进行说明。
如图3所示，本发明实施例提供的一种薄膜晶体管，包括：位于衬底基板1上的第一漏极层5和第一源极层7、位于第一漏极层5上的第二漏极层8和位于第一源极层7上的第二源极层9、半导体有源层103、栅极绝缘层11和栅极12。该薄膜晶体管还包括：位于第一漏极层5与第一源极层7之间的遮光板6，遮光板6将第一漏极层5与第一源极层7阻断，该遮光板6位于半导体有源层103下方，阻挡入射光对半导体有源层103的照射。其中包含该薄膜晶体管的阵列基板（Array）还包含钝化层13和像素电极15。
较佳地，所述遮光板6的材料为金属钛的氧化物或金属铝的氧化物。
较佳地，所述源极和所述漏极为双层结构或多层结构，所述源极包括第一源极层7和第二源极层9；所述漏极包括第一漏极层5和第二漏极层8；其中，第一源极层7和第一漏极层5位于衬底基板1上，第二源极层9位于第一源极层7上并覆盖第一源极层7，第二漏极层8位于第一漏极层5上并覆盖第一漏极层5。其中，第二漏极层8包括与第一漏极层5接触的平坦状下表面8a和锯齿状上表面8b，第二源极层9包括与第一源极层7接触的平坦状下表面9a和锯齿状上表面9b。
较佳地，所述第二源极层和/或第二漏极层为锯齿状保护层，第二漏极层8中的锯齿状上表面8b和第二源极层9中的锯齿状上表面9b可以反射外界的光照，其中，包括有锯齿状上表面的第二源极层9也可以称为反射性源极9，包括有锯齿状上表面的第二漏极层8也可以称为反射性漏极8，另外，第二漏极层8和第二源极层9的具体形状可以直接为平坦状而不需要形成锯齿状的上表面，当然，第二漏极层8和第二源极层9的具体形状也可以为其它形状。
较佳地，所述第一源极层7的材料为钛Ti或铝Al金属，所述第一漏极层5的材料为钛Ti或铝Al金属，金属钛或金属铝的电阻较低，低电阻的金属在减小薄膜晶体管电阻的同时还可以减小第一源极层和第一漏极层的线宽。
较佳地，所述第二源极层9的材料为钼Mo或铬Cr金属，所述第二漏极层8的材料为钼Mo或铬Cr金属，金属钼或金属铬为难氧化的金属，难氧化的金属层可以充当保护层的作用，保护其下面的金属不被氧化。
本发明实施例提供的薄膜晶体管中源极和漏极也可以设计为多层结构，源极包括位于底层第一源极层、位于顶层第二源极层、位于第一源极层和第二源极层之间的其他源极层；漏极包括位于底层第一漏极层、位于顶层第二漏极层、位于第一漏极层和第二漏极层之间的其他漏极层。较佳的，第二漏极层包括锯齿状上表面，第二源极层包括锯齿状上表面。第二源极层和第二漏极层的材料优选性质稳定，难于被氧化的金属，如钼Mo或铬Cr，以保护位于其下方的其他源极层和其他漏极层。第一源极层和其他源极层材料优选电阻率低的金属，如钛Ti或铝Al。第一漏极层和其他漏极层材料优选电阻率低的金属，如钛Ti或铝Al。其中，第二漏极层的锯齿状上表面、第二源极层的锯齿状上表面可以加强反射外界光线，改变光的传播方向。
本发明实施例提供的薄膜晶体管的遮光板位于源极和漏极之间且位于半导体有源层的入射光侧。源极和漏极为双层结构或多层结构时，遮光板可以与第一源极层、第一漏极层处于同一膜层，阻断第一源极层和第一漏极层；遮光板也可以跨越多个膜层，阻断第一源极层和第一漏极层，阻断第二源极层和第二漏极层。
本发明实施例提供的薄膜晶体管为顶栅型薄膜晶体管，如图3所示。本发明的薄膜晶体管也可以为其他结构的薄膜晶体管，如底栅型。薄膜晶体管包括遮光板，遮光板位于半导体有源层远离栅极的一侧，阻挡外界光线对于半导体有源层的照射。在此不一一赘述。
本发明实施例提供的一种阵列基板，包括所述的薄膜晶体管。
本发明实施例提供的一种显示器，包括所述的阵列基板。
较佳地，所述显示器为液晶显示器，也可以是其它类型的显示器。
本发明实施例提供的一种薄膜晶体管的制作方法，该方法包括：
制作源极、漏极和遮光板，其中，所述遮光板位于所述源极与所述漏极之间，并将源极与漏极阻断；
制作半导体有源层，所述遮光板位于半导体有源层的入射光侧，阻挡入射光对半导体有源层的照射；
在源极、漏极和半导体有源层上方制作栅极绝缘层和栅极。
较佳地，所述制作源极、漏极和遮光板的方法包括：
在衬底基板上沉积一层金属层，将该金属层的两端分别制作成源极层与漏极层，对金属层中间部分的区域进行氧化处理，制作得到遮光板。
较佳地，所述制作源极、漏极和遮光板包括制作第二源极层和第二漏极层，具体方法包括：
采用灰阶或半阶曝光技术曝光使得第二源极层和第二漏极层上方覆盖的光刻胶为锯齿状光刻胶，之后采用干法刻蚀或湿法刻蚀的方法制作第二源极层和第二漏极层。
下面结合具体实施例进行说明。
如图4所示，首先在衬底基板1上采用磁控溅射的方法沉积金属钛Ti薄膜层2，在金属钛Ti薄膜层2上继续沉积金属钼Mo薄膜层3，金属钛薄膜层2和金属钼薄膜层3的总厚度范围为
该厚度范围可随意调节，可根据产品要求的电阻大小来调节。在金属钼薄膜层3上涂覆光刻胶并采用灰阶或半阶曝光技术曝光，显影后得到的光刻胶4的图案如图4所示。其中，金属钛薄膜层2和金属钼薄膜层3也可以采用电子束蒸发等方法进行形成。
如图5所示，对沉积得到的金属钛薄膜层2和金属钼薄膜层3进行湿法刻蚀，刻蚀过程中，有光刻胶4覆盖的区域金属钛薄膜层2和金属钼薄膜层3被保留，无光刻胶覆盖的区域金属钛薄膜层和金属钼薄膜层被刻蚀掉，露出衬底基板1。
图5中光刻胶4的厚度不一样，进行灰化去胶工艺时，将光刻胶薄的区域的光刻胶全部去掉，露出金属钼薄膜层3，光刻胶厚的地方处金属钼薄膜层3仍被光刻胶4覆盖。接着进行干法刻蚀处理，刻蚀过程中，无光刻胶覆盖的区域金属钼薄膜层被刻蚀掉，露出金属钛薄膜层2，有光刻胶4覆盖的区域金属钼薄膜层3被保留。接着进行氧化工艺处理，暴露出的金属钛薄膜层2被氧化而得到TiOx绝缘层，同时，也可氧化完全去除掉金属钼薄膜层3上覆盖的光刻胶。参见图6，氧化后得到的TiOx绝缘层可以作为遮光板6，遮光板6的主要作用是反射衬底基板1侧的背光源光照，从而可以避免半导体有源层受光照而导致薄膜晶体管产生漏电流。图5中所示的金属钛薄膜层2除了一部分经氧化形成遮光板6之外，另外两部分分别形成第一漏极层5和第一源极层7；同理，完全去除掉金属钼薄膜层3上覆盖的光刻胶后，图5所示的金属钼薄膜层3形成第二漏极层8和第二源极层9。
如图7所示，在图6所示结构的基础上，使用磁控溅射方法沉积金属氧化物铟（In）镓（Ga）锌（Zn），即金属氧化物IGZO或者铟（In）锌（Zn）氧化物IZO等半导体有源层，本发明实施例中以金属氧化物IGZO半导体有源层为例说明，沉积得到的金属氧化物IGZO半导体有源层包括101、102和103三个区域，其中金属氧化物IGZO半导体有源层101区域位于衬底基板1上，金属氧化物IGZO半导体有源层102区域位于第二漏极层8和第二源极层9上，金属氧化物IGZO半导体有源层103区域位于遮光板6上方，金属氧化物IGZO半导体有源层103区域覆盖遮光板6。在沉积得到的金属氧化物IGZO半导体有源层上涂覆光刻胶，采用灰阶或半阶曝光技术进行曝光，显影后得到的光刻胶图案如图7所示，金属氧化物IGZO半导体有源层101区域上没有覆盖光刻胶，金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42为平坦状，金属氧化物IGZO半导体有源层102区域上覆盖的光刻胶41为锯齿状，其中第二漏极层8上的金属氧化物IGZO半导体有源层102区域中的1020区域上没有覆盖光刻胶，以便在后续刻蚀后在其下方形成的第二漏极层8的上表面为平坦状，而平坦状上表面的第二漏极层8与后续形成的像素电极有更好的接触。另外，金属氧化物IGZO或者IZO等半导体有源层还可以采用电子束蒸发等方法制备得到，半导体有源层也可以是非晶硅有源层（a-Si），多晶硅有源层(poly-Si)等。
在制备反射性源极、反射性漏极和金属氧化物IGZO半导体有源层的具体实施例中，包含下面两种实施方案：
方案一，在图7的基础上，采用干法刻蚀将没有光刻胶覆盖区域的金属氧化物IGZO半导体有源层全部刻蚀掉，随着干法刻蚀的进行，光刻胶的厚度也在相应减薄，金属氧化物IGZO半导体有源层102区域上覆盖的光刻胶41较薄，金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42厚度较厚，当金属氧化物IGZO半导体有源层102区域上覆盖的光刻胶完全被刻蚀掉而露出金属氧化物IGZO半导体有源层时，此时继续进行干法刻蚀时，金属氧化物IGZO半导体有源层102区域的金属氧化物IGZO半导体有源层的作用与图7中的锯齿状光刻胶41的作用相同，金属氧化物IGZO半导体有源层102区域的金属氧化物IGZO半导体有源层可以充当第二源极层9和第二漏极层8上的锯齿状光刻胶，继续进行干法刻蚀，使得第二源极层9和第二漏极层8上方的金属氧化物IGZO半导体有源层完全被刻蚀掉时，第二源极层9形成锯齿状的上表面9b，第二漏极层8也形成锯齿状的上表面8b，如图8所示，而在整个干法刻蚀过程中保证金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42不被刻蚀掉，整个干法刻蚀结束后去除金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶，得到金属氧化物IGZO半导体有源层103。对得到的金属氧化物IGZO半导体有源层103进行退火处理。其中，得到的反射性漏极8和反射性源极9可以作为第一漏极层5和第一源极层7的保护层，反射性漏极8和反射性源极9可以反射外界的光照，也可以避免其下面的第一漏极层5和第一源极层7被外界氧气氧化。
方案二，采用灰阶或半阶曝光技术对金属氧化物IGZO半导体有源层上涂覆的光刻胶进行曝光时要加大曝光剂量，显影后得到的图7中的金属氧化物IGZO半导体有源层102区域上覆盖的光刻胶41较薄，其中光刻胶41最薄的地方要暴露出其下面的金属氧化物IGZO半导体有源层，金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42较厚，本发明实施例中光刻胶41的厚度约为
光刻胶42的厚度约为
光刻胶41与42的厚度不限于本发明实施例中的厚度值。接着进行湿法刻蚀，将没有光刻胶覆盖区域的金属氧化物IGZO半导体有源层全部刻蚀掉，湿刻液喷淋，浸泡，此时的刻蚀液体不停的流动，且湿法刻蚀是各个方向都在刻蚀，随着湿刻的进行，金属氧化物IGZO半导体有源层102区域上相邻的刻蚀位置就会逐渐相连起来，流动的湿刻液可以将相邻的刻蚀位置处薄薄的孤立的光刻胶冲走，初步形成了锯齿形状，继续进行湿法刻蚀，此时金属氧化物IGZO半导体有源层102区域的金属氧化物IGZO半导体有源层的作用与图7中锯齿状光刻胶41的作用相同，金属氧化物IGZO半导体有源层102区域的金属氧化物IGZO半导体有源层可以充当第二源极层9和第二漏极层8上的锯齿状光刻胶，当第二源极层9和第二漏极层8上方的金属氧化物IGZO半导体有源层完全被刻蚀掉时，第二源极层9形成锯齿状的上表面9b，第二漏极层8形成锯齿状的上表面8b，如图8所示，在整个湿法刻蚀过程中保证金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42不被刻蚀掉，整个湿法刻蚀结束后去除金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶，得到金属氧化物IGZO半导体有源层103。对得到的金属氧化物IGZO半导体有源层103进行退火处理。其中，得到的反射性漏极8和反射性源极9可以分别作为第一漏极层5和第一源极层7的保护层，反射性漏极8和反射性源极9可以反射外界的光照，也可以避免其下面的第一漏极层5和第一源极层7被外界氧气氧化。
如图8所示，第二漏极层8中的平坦状下表面8a可以有效的反射背光源从衬底基板侧入射的光照；第二漏极层8中的锯齿状上表面8b可以反射因液晶旋转或混乱而散射的光，因此包含有锯齿状上表面8b和平坦状下表面8a的第二漏极层8可以更好的避免光照而产生漏电流。同样地，第二源极层9中的锯齿状上表面9b和平坦状下表面9a也可以更好的避免光照而产生漏电流。
如图9所示，在图8所示结构的基础上涂覆树脂层11，并对树脂层11进行热固化处理，热固化处理的条件包括：采用电磁感应炉加热，加热温度为250°C，加热温度要低于树脂材料的熔点，同时通入氩（Ar）气保护气体，将柔软的树脂材料进行热固化处理，热固化处理后的树脂层11变硬，热固化处理后的树脂层11可以作为栅极绝缘层。另外，图9仅为树脂层11的示意图，实际树脂层11的截面结构也为锯齿状结构，本发明具体实施例中的金属锯齿状结构再加上非金属的树脂层锯齿状结构，对于避免光照而产生漏电流有更好的作用。由于锯齿状的源漏极而造成了之后在其上制备的每层薄膜都为锯齿状结构，相比于平坦的薄膜锯齿状结构的薄膜增大了薄膜的反射面积，理论上来说，效果更好。
如图10所示，在图9的基础上采用磁控溅射的方法沉积金属Mo层，金属Mo层的厚度为
在沉积得到的金属Mo层上涂覆光刻胶，对涂覆的光刻胶进行曝光、显影，之后采用湿法刻蚀，刻蚀掉没有光刻胶覆盖区域的金属Mo层，再去除掉光刻胶得到栅极层12。栅极层12位于金属氧化物IGZO半导体有源层103上方，可以用于阻挡外界入射光对金属氧化物IGZO半导体有源层103的照射。其中，金属Mo层还可以采用电子束蒸发等方法制备得到。另外，栅极层12还可以是双层金属或多层金属，如铝Al/钼Mo，还可以是其它类型的金属，如钛Ti、铜Cu等金属。
如图11所示，在图10的基础上采用化学气相沉积方法沉积氮化硅SiNx薄膜，SiNx薄膜沉积厚度为
在沉积得到的氮化硅SiNx薄膜上涂覆光刻胶，对涂覆的光刻胶进行曝光、显影，之后采用干法刻蚀，刻蚀掉没有光刻胶覆盖区域的氮化硅SiNx薄膜，并刻蚀形成过孔14，去除掉光刻胶，得到钝化层13。其中，干法刻蚀形成过孔14时，需要将钝化层13与树脂层11同时刻蚀掉，且第二漏极层8通过形成的过孔14暴露出来。钝化层13为绝缘材料，可以为氮化硅、氧化硅或绝缘高分子材料。。
如图12所示，在图11的基础上采用磁控溅射的方法沉积ITO薄膜，ITO薄膜的厚度为
在沉积得到的ITO薄膜上涂覆光刻胶，对涂覆的光刻胶进行曝光、显影，之后采用湿法刻蚀，刻蚀掉没有光刻胶覆盖区域的ITO薄膜，去除掉光刻胶，得到像素电极15，其中，像素电极15通过过孔14与第二漏极层8接触。ITO薄膜还可以采用电子束蒸发等方法制备得到。
本发明实施例中制备得到的薄膜晶体管的源极和漏极为双层金属，双层金属中其中一层金属除了采用金属钛Ti，还可以采用金属铝Al等低电阻金属，低电阻的金属在减小薄膜晶体管电阻的同时还可以减小源极和漏极的线宽；双层金属中另一层金属除了采用金属钼Mo，还可以采用金属铬Cr等难氧化的金属，难氧化的金属层可以充当保护层的作用，保护其下面的金属不被氧化。另外，本发明实施例中制备得到的薄膜晶体管的源极和漏极不限于采用双层金属，也可以是单层金属或两层以上的多层金属。
综上所述，本发明实施例的薄膜晶体管及其制作方法、阵列基板及显示器，所述薄膜晶体管包括源极和漏极、半导体有源层、栅极绝缘层和栅极，该薄膜晶体管还包括：位于源极与漏极之间的遮光板，所述遮光板将源极与漏极阻断，遮光板位于半导体有源层入射光侧，阻挡入射光对半导体有源层的照射，从而可以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题，有效的实现了高稳定的薄膜晶体管特性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种薄膜晶体管，包括源极和漏极、半导体有源层、栅极绝缘层和栅极，其特征在于，该薄膜晶体管还包括：位于源极与漏极之间的遮光板，所述遮光板将源极与漏极阻断，所述遮光板位于半导体有源层的入射光侧，阻挡入射光对半导体有源层的照射。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述遮光板的材料为金属钛的氧化物或金属铝的氧化物。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极为双层结构或多层结构，所述源极包括第一源极层和第二源极层；所述漏极包括第一漏极层和第二漏极层；其中，第一源极层和第一漏极层位于衬底基板上，第二源极层位于第一源极层上并覆盖第一源极层，第二漏极层位于第一漏极层上并覆盖第一漏极层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二源极层和/或第二漏极层为锯齿状保护层。
5.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一源极层的材料为钛Ti或铝Al金属；所述第一漏极层的材料为钛Ti或铝Al金属。
6.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二源极层的材料为钼Mo或铬Cr金属；所述第二漏极层的材料为钼Mo或铬Cr金属。
7.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-6任一权项所述的薄膜晶体管。
8.一种显示器，其特征在于，所述显示器包括权利要求7所述的阵列基板。
9.一种薄膜晶体管的制作方法，其特征在于，该方法包括：
制作源极、漏极和遮光板，其中，所述遮光板位于所述源极与所述漏极之间，并将源极与漏极阻断；
制作半导体有源层，所述遮光板位于半导体有源层的入射光侧，阻挡入射光对半导体有源层的照射；
在源极、漏极和半导体有源层上方制作栅极绝缘层和栅极。
10.根据权利要求9所述的薄膜晶体管的制作方法，其特征在于，所述制作源极、漏极和遮光板的方法包括：
在衬底基板上沉积一层金属层，将该金属层的两端分别制作成源极层与漏极层，对金属层中间部分的区域进行氧化处理，制作得到遮光板。
11.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，所述制作源极、漏极和遮光板包括制作第二源极层和第二漏极层，具体包括：
采用灰阶或半阶曝光技术曝光使得第二源极层和第二漏极层上方覆盖的光刻胶为锯齿状光刻胶，之后采用干法刻蚀或湿法刻蚀的方法制作第二源极层和第二漏极层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013102725561A CN103367165A (zh) | 2013-07-01 | 2013-07-01 | 薄膜晶体管及其制作方法、阵列基板及显示器 |
| US14/361,751 US10043911B2 (en) | 2013-07-01 | 2013-12-12 | Thin film transistor, method for fabricating the same, array substrate and display device |
| PCT/CN2013/089287 WO2015000267A1 (zh) | 2013-07-01 | 2013-12-12 | 薄膜晶体管及其制作方法、阵列基板及显示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013102725561A CN103367165A (zh) | 2013-07-01 | 2013-07-01 | 薄膜晶体管及其制作方法、阵列基板及显示器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367165A true CN103367165A (zh) | 2013-10-23 |
Family
ID=49368255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013102725561A Pending CN103367165A (zh) | 2013-07-01 | 2013-07-01 | 薄膜晶体管及其制作方法、阵列基板及显示器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10043911B2 (zh) |
| CN (1) | CN103367165A (zh) |
| WO (1) | WO2015000267A1 (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015000267A1 (zh) * | 2013-07-01 | 2015-01-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示器 |
| CN104332477A (zh) * | 2014-11-14 | 2015-02-04 | 京东方科技集团股份有限公司 | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 |
| CN104678643A (zh) * | 2015-03-27 | 2015-06-03 | 合肥京东方光电科技有限公司 | 显示基板及显示面板的制作方法 |
| CN105470262A (zh) * | 2014-09-30 | 2016-04-06 | 乐金显示有限公司 | 薄膜晶体管基板及使用薄膜晶体管基板的显示设备 |
| CN105789218A (zh) * | 2016-03-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种基板、其制作方法及显示装置 |
| CN107104152A (zh) * | 2017-05-23 | 2017-08-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板、显示面板 |
| WO2018028298A1 (zh) * | 2016-08-10 | 2018-02-15 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN109564916A (zh) * | 2018-10-12 | 2019-04-02 | 京东方科技集团股份有限公司 | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 |
| CN109711391A (zh) * | 2019-01-18 | 2019-05-03 | 上海思立微电子科技有限公司 | 一种图像采集电路、采集方法及终端设备 |
| CN112103327A (zh) * | 2020-09-24 | 2020-12-18 | 福建华佳彩有限公司 | 一种显示面板及制作方法 |
| US20210408186A1 (en) * | 2019-07-16 | 2021-12-30 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate, manufacturing method thereof and display device |
| WO2022247017A1 (zh) * | 2021-05-25 | 2022-12-01 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981478A (zh) * | 2017-04-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 |
| CN107170761B (zh) * | 2017-06-12 | 2020-03-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
| CN112530978B (zh) * | 2020-12-01 | 2024-02-13 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866071A (zh) * | 2009-04-14 | 2010-10-20 | 上海天马微电子有限公司 | 液晶显示面板及其制造方法 |
| CN203312302U (zh) * | 2013-07-01 | 2013-11-27 | 北京京东方光电科技有限公司 | 薄膜晶体管、阵列基板及显示器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777264B2 (ja) * | 1986-04-02 | 1995-08-16 | 三菱電機株式会社 | 薄膜トランジスタの製造方法 |
| JPH06267912A (ja) * | 1993-03-15 | 1994-09-22 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法 |
| JP2001177097A (ja) * | 1999-12-10 | 2001-06-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタ及びその製造方法 |
| TWI341948B (en) * | 2005-05-20 | 2011-05-11 | Epson Imaging Devices Corp | Display device |
| US8900970B2 (en) * | 2006-04-28 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device using a flexible substrate |
| CN100499138C (zh) * | 2006-10-27 | 2009-06-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| KR101363714B1 (ko) * | 2006-12-11 | 2014-02-14 | 엘지디스플레이 주식회사 | 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법 |
| JP2008218960A (ja) * | 2007-02-08 | 2008-09-18 | Mitsubishi Electric Corp | 薄膜トランジスタ装置、その製造方法、及び表示装置 |
| US7977867B2 (en) * | 2007-06-13 | 2011-07-12 | Canon Kabushiki Kaisha | Organic EL panel |
| TWI369554B (en) * | 2007-12-27 | 2012-08-01 | Au Optronics Corp | Pixel structure and manufacturing method thereof |
| KR101274706B1 (ko) * | 2008-05-16 | 2013-06-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100963026B1 (ko) * | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| WO2011002311A1 (en) * | 2009-06-29 | 2011-01-06 | Auckland Uniservices Limited | Plating or coating method for producing metal-ceramic coating on a substrate |
| US8754440B2 (en) * | 2011-03-22 | 2014-06-17 | Tsmc Solid State Lighting Ltd. | Light-emitting diode (LED) package systems and methods of making the same |
| US8709922B2 (en) * | 2011-05-06 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5933895B2 (ja) * | 2011-11-10 | 2016-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
| US9305939B2 (en) * | 2012-06-08 | 2016-04-05 | Sharp Kabushiki Kaisha | Semiconductor device with oxide layer as transparent electrode |
| CN103367165A (zh) * | 2013-07-01 | 2013-10-23 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示器 |
-
2013
- 2013-07-01 CN CN2013102725561A patent/CN103367165A/zh active Pending
- 2013-12-12 WO PCT/CN2013/089287 patent/WO2015000267A1/zh active Application Filing
- 2013-12-12 US US14/361,751 patent/US10043911B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866071A (zh) * | 2009-04-14 | 2010-10-20 | 上海天马微电子有限公司 | 液晶显示面板及其制造方法 |
| CN203312302U (zh) * | 2013-07-01 | 2013-11-27 | 北京京东方光电科技有限公司 | 薄膜晶体管、阵列基板及显示器 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015000267A1 (zh) * | 2013-07-01 | 2015-01-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示器 |
| US10043911B2 (en) | 2013-07-01 | 2018-08-07 | Boe Technology Group Co., Ltd. | Thin film transistor, method for fabricating the same, array substrate and display device |
| CN105470262B (zh) * | 2014-09-30 | 2018-10-26 | 乐金显示有限公司 | 薄膜晶体管基板及使用薄膜晶体管基板的显示设备 |
| CN105470262A (zh) * | 2014-09-30 | 2016-04-06 | 乐金显示有限公司 | 薄膜晶体管基板及使用薄膜晶体管基板的显示设备 |
| US9543443B2 (en) | 2014-11-14 | 2017-01-10 | Boe Technology Group Co., Ltd. | Thin film transistor assembly, array substrate method of manufacturing the same, and display device |
| WO2016074373A1 (zh) * | 2014-11-14 | 2016-05-19 | 京东方科技集团股份有限公司 | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 |
| CN104332477B (zh) * | 2014-11-14 | 2017-05-17 | 京东方科技集团股份有限公司 | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 |
| CN104332477A (zh) * | 2014-11-14 | 2015-02-04 | 京东方科技集团股份有限公司 | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 |
| EP3200230A4 (en) * | 2014-11-14 | 2018-06-06 | Boe Technology Group Co. Ltd. | Thin film transistor component, array substrate and manufacturing method therefor, and display device |
| CN104678643A (zh) * | 2015-03-27 | 2015-06-03 | 合肥京东方光电科技有限公司 | 显示基板及显示面板的制作方法 |
| CN105789218A (zh) * | 2016-03-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种基板、其制作方法及显示装置 |
| US10224252B2 (en) | 2016-08-10 | 2019-03-05 | Boe Technology Group Co., Ltd. | Method for fabricating array substrate, array substrate and display device |
| WO2018028298A1 (zh) * | 2016-08-10 | 2018-02-15 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN107104152A (zh) * | 2017-05-23 | 2017-08-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板、显示面板 |
| CN107104152B (zh) * | 2017-05-23 | 2020-04-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板、显示面板 |
| CN109564916A (zh) * | 2018-10-12 | 2019-04-02 | 京东方科技集团股份有限公司 | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 |
| US11239260B2 (en) | 2018-10-12 | 2022-02-01 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Substrate for electronic device, display apparatus, method of fabricating substrate for electronic device |
| CN109564916B (zh) * | 2018-10-12 | 2022-06-28 | 京东方科技集团股份有限公司 | 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法 |
| CN109711391A (zh) * | 2019-01-18 | 2019-05-03 | 上海思立微电子科技有限公司 | 一种图像采集电路、采集方法及终端设备 |
| CN109711391B (zh) * | 2019-01-18 | 2021-08-06 | 上海思立微电子科技有限公司 | 一种图像采集电路、采集方法及终端设备 |
| US20210408186A1 (en) * | 2019-07-16 | 2021-12-30 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate, manufacturing method thereof and display device |
| US11889721B2 (en) * | 2019-07-16 | 2024-01-30 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate, manufacturing method thereof and display device |
| CN112103327A (zh) * | 2020-09-24 | 2020-12-18 | 福建华佳彩有限公司 | 一种显示面板及制作方法 |
| WO2022247017A1 (zh) * | 2021-05-25 | 2022-12-01 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10043911B2 (en) | 2018-08-07 |
| US20150214254A1 (en) | 2015-07-30 |
| WO2015000267A1 (zh) | 2015-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103367165A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示器 | |
| CN101630098B (zh) | Tft-lcd阵列基板及其制造方法 | |
| KR102094847B1 (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| CN103915379B (zh) | 一种氧化物薄膜晶体管阵列基板的制造方法 | |
| CN102646632A (zh) | 阵列基板及其制作方法和显示装置 | |
| US20150221669A1 (en) | Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof | |
| CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| US9627414B2 (en) | Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device | |
| KR20140010361A (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| TWI577032B (zh) | 顯示裝置 | |
| US20160035573A1 (en) | Array substrate, display device, and manufacturing method of array substrate | |
| CN103441100B (zh) | 显示基板及其制造方法、显示装置 | |
| CN105514127A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| WO2016082234A1 (zh) | 薄膜晶体管、显示装置及薄膜晶体管的制造方法 | |
| WO2016165517A1 (zh) | 阵列基板及其制作方法和显示面板 | |
| WO2015143745A1 (zh) | 一种阵列基板的制造方法 | |
| CN103700670B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104078470A (zh) | 阵列基板及其制作方法、显示装置 | |
| US20160336359A1 (en) | Thin film transistor device, manufacturing method thereof, and display apparatus | |
| US10707353B2 (en) | Thin film transistor, method for fabricating the same, display substrate and display device | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN203312302U (zh) | 薄膜晶体管、阵列基板及显示器 | |
| CN106449656A (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
| CN103400802B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN110112072B (zh) | 阵列基板的制造方法和阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131023 |
|
| RJ01 | Rejection of invention patent application after publication |