JP6768394B2 - 電子機器 - Google Patents

Description

本発明の実施形態は、電子機器に関する。

近年、表示装置を狭額縁化するための技術が種々検討されている。一例では、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。

特開２００２−４０４６５号公報

本実施形態の目的は、狭額縁化及び低コスト化が可能な電子機器を提供することにある。

一実施形態に係る電子機器は、第１基板と、第２基板と、絶縁層と、接続部材とを備える。前記第１基板は、第１導電層を含む。前記第２基板は、前記第１導電層と対向し且つ前記第１導電層から離間した第１面及び前記第１面とは反対側の第２面を有するガラス基板と、前記第２面の側に配置された第２導電層と、を含み、前記第１面と前記第２面との間を貫通する第１貫通孔を有する。前記絶縁層は、前記第１導電層と前記ガラス基板との間に配置され、前記第１貫通孔に繋がる第２貫通孔を有する。前記接続部材は、前記第１貫通孔及び前記第２貫通孔を通って前記第１導電層と前記第２導電層とを電気的に接続する。前記第１貫通孔は、前記第１面の側の第１開口と、前記第２面の側の第２開口とを有する。前記第２貫通孔は、前記第１導電層の側の第３開口と、前記ガラス基板の側の第４開口とを有する。さらに、前記第３開口は、前記第１開口よりも大きい。

図１は、一実施形態に係る表示装置の構成例を示す断面図である。 図２は、一実施形態に係る貫通孔の構成例を示す斜視図である。 図３は、接続用孔の他の構成例を示す断面図である。 図４は、接続用孔の他の構成例を示す断面図である。 図５は、接続用孔の他の構成例を示す断面図である。 図６は、接続用孔の他の構成例を示す断面図である。 図７は、接続用孔の他の構成例を示す断面図である。 図８は、一実施形態に係る表示装置の構成例を示す平面図である。 図９は、図８に示す表示パネルの基本構成及び等価回路を示す図である。 図１０は、図８に示す表示パネルの一部の構造を示す断面図である。 図１１は、一実施形態に係るセンサの構成例を示す平面図である。 図１２は、図８に示す検出電極の検出部の構成例を示す図である。 図１３は、図８のＡ−Ｂ線における表示装置の断面図である。 図１４は、一実施形態に係る表示装置の製造方法を示す図である。 図１５は、一実施形態に係る表示装置の製造方法を示す図である。 図１６は、一実施形態に係る表示装置の製造方法を示す図である。 図１７は、一実施形態に係る表示装置の製造方法を示す図である。 図１８は、一実施形態に係る表示装置の製造方法を示す図である。 図１９は、一実施形態に係る表示装置の製造方法を示す図である。 図２０は、一実施形態に係る表示装置の製造方法を示す図である。 図２１は、一実施形態に係る表示装置の製造方法を示す図である。 図２２は、一実施形態に係る表示装置の製造方法を示す図である。 図２３は、一実施形態に係るレーザー光の強度プロファイルを示す図である。 図２４は、一実施形態に係る表示装置の他の製造方法を示す図である。 図２５は、一実施形態に係る表示装置の他の製造方法を示す図である。 図２６は、一実施形態に係る表示装置の他の製造方法を示す図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、車載機器、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。

図１は、本実施形態の表示装置ＤＳＰの構成例を示す断面図である。第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差してもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。ここでは、第２方向Ｙ及び第３方向Ｚによって規定されるＹ−Ｚ平面における表示装置ＤＳＰの一部の断面を示している。

表示装置ＤＳＰは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、絶縁層ＩＬと、接続部材Ｃと、配線基板ＳＵＢ３とを備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第３方向Ｚに対向している。以下の説明において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。また、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向に見ることを平面視という。また、図１のＹ−Ｚ平面（あるいは、第１方向Ｘ及び第３方向Ｚによって規定されるＸ−Ｚ平面）における表示装置ＤＳＰの断面を見ることを断面視という。

第１基板ＳＵＢ１は、第１ガラス基板１０と、第１ガラス基板１０の第２基板ＳＵＢ２と対向する側に位置する第１導電層Ｌ１と、を備えている。第１ガラス基板１０は、第２基板ＳＵＢ２と対向する第１面１０Ａと、第１面１０Ａとは反対側の第２面１０Ｂとを有している。図示した例では、第１導電層Ｌ１は、第１面１０Ａに位置している。なお、第１ガラス基板１０と第１導電層Ｌ１との間や、第１導電層Ｌ１の上には、各種絶縁膜や各種導電膜が配置されてもよい。

第２基板ＳＵＢ２は、第２ガラス基板２０と、第２導電層Ｌ２とを備えている。第２ガラス基板２０は、第１基板ＳＵＢ１と対向する第１面２０Ａと、第１面２０Ａとは反対側の第２面２０Ｂとを有している。第２ガラス基板２０は、その第１面２０Ａが第１導電層Ｌ１と対向し、且つ、第１導電層Ｌ１から第３方向Ｚに離間している。図示した例では、第２導電層Ｌ２は、第２面２０Ｂに位置している。第１ガラス基板１０、第１導電層Ｌ１、第２ガラス基板２０、及び第２導電層Ｌ２は、この順に第３方向Ｚに並んでいる。絶縁層ＩＬは、第１導電層Ｌ１と第２ガラス基板２０との間に位置している。絶縁層ＩＬは、例えば１又は複数の有機絶縁膜で構成されている。但し、絶縁層ＩＬは、無機絶縁膜や他の導電膜を含んでもよい。また、絶縁層ＩＬに代えて空気層が設けられてもよい。なお、第２ガラス基板２０と第２導電層Ｌ２との間や、第２導電層Ｌ２の上には、各種絶縁膜や各種導電膜が配置されてもよい。

第１ガラス基板１０及び第２ガラス基板２０は、例えば無アルカリガラスによって形成されている。第１基板ＳＵＢ１は、第１ガラス基板１０に代えて、樹脂基板などの他種の絶縁基板を備えてもよい。第１導電層Ｌ１及び第２導電層Ｌ２は、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金や、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料などによって形成され、単層構造であってもよいし、多層構造であってもよい。接続部材Ｃは、銀などの金属材料を含み、その粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。絶縁層ＩＬは、例えば、後述する遮光層、カラーフィルタ、オーバーコート層、配向膜、シールなどの一部或いは全てを含む。

配線基板ＳＵＢ３は、第１基板ＳＵＢ１に実装され、第１導電層Ｌ１と電気的に接続されている。このような配線基板ＳＵＢ３は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていればよい。例えば、本実施形態の配線基板ＳＵＢ３は、その全体がフレキシブル部として構成されたフレキシブル基板であってもよいし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であってもよい。

ここで、本実施形態における第１導電層Ｌ１と第２導電層Ｌ２との接続構造について詳述する。
第２基板ＳＵＢ２において、第２ガラス基板２０は、第１面２０Ａと第２面２０Ｂとの間を貫通する貫通孔ＶＡ（第１貫通孔）を有している。貫通孔ＶＡは、第１面２０Ａの側の第１開口Ｏ１と、第２面２０Ｂの側の第２開口Ｏ２と、を有している。絶縁層ＩＬは、貫通孔ＶＡに繋がった貫通孔ＶＢ（第２貫通孔）を有している。貫通孔ＶＢは、第１導電層Ｌ１の側の第３開口Ｏ３と、第２ガラス基板２０の側の第４開口Ｏ４と、を有している。貫通孔ＶＢは、貫通孔ＶＡと比較して、第２方向Ｙに拡張されている。なお、貫通孔ＶＢは、第２方向Ｙのみならず、Ｘ−Ｙ平面内における全方位に亘って貫通孔ＶＡよりも拡張されている。図示した例では、第２導電層Ｌ２も貫通孔ＶＣを有している。貫通孔ＶＡ、貫通孔ＶＢ、及び貫通孔ＶＣは、第３方向Ｚに並び、且つ、第３方向Ｚに沿った同一直線上に位置しており、接続用孔Ｖを形成している。

接続部材Ｃは、貫通孔ＶＡ及び貫通孔ＶＢを通って第１導電層Ｌ１及び第２導電層Ｌ２を電気的に接続している。図示した例では、接続部材Ｃは、貫通孔ＶＡの内面Ｆ１、貫通孔ＶＢの内面Ｆ２、貫通孔ＶＣの内面Ｆ３、第１導電層Ｌ１の上面ＬＴ１、第２導電層Ｌ２の上面ＬＴ２に接触している。

図１の例においては、第１開口Ｏ１は第２開口Ｏ２よりも大きく、第３開口Ｏ３は第４開口Ｏ４よりも大きく、第４開口Ｏ４は第１開口Ｏ１よりも大きい。貫通孔ＶＡは、断面視において、第２開口Ｏ２から第１開口Ｏ１に向かうに連れて幅が拡大する形状を有している。貫通孔ＶＢは、断面視において、第４開口Ｏ４から第３開口Ｏ３に向かうに連れて幅が拡大する形状を有している。言い換えると、貫通孔ＶＡ，ＶＢの内面Ｆ１，Ｆ２は、第３方向Ｚに対して傾いたテーパー状である。

図１の例においては、貫通孔ＶＡの内面Ｆ１が直線状に形成され、貫通孔ＶＢの内面Ｆ２が曲線状に形成されている。但し、内面Ｆ１が内面Ｆ２と同様に曲線状であってもよいし、内面Ｆ２が内面Ｆ１と同様に直線状であってもよい。

第１導電層Ｌ１は、貫通孔ＶＢの第３開口Ｏ３を塞ぎ且つ平坦な領域Ａを有している。領域Ａは、平面視において、第３開口Ｏ３と重なる部分に相当する。図１の例において、第１導電層Ｌ１は、領域Ａ以外の部分においても平坦である。第１ガラス基板１０の第１面１０Ａに関しても、平面視において領域Ａと重なる領域を含めて平坦である。このように、第１ガラス基板１０に関しては貫通孔や凹部が設けられていない。しがって、接続用孔Ｖの近傍における第１ガラス基板１０の強度、ひいては表示装置ＤＳＰの強度を高めることができる。

図示した例では、接続部材Ｃは、各貫通孔ＶＡ，ＶＢ，ＶＣの中心部付近には充填されていない。このため、接続部材Ｃは、中空部分を有する。このような形状の接続部材Ｃは、大気圧下、或いは大気圧より低い気圧の環境下で貫通孔ＶＡから注入され、接続部材Ｃに含まれる溶剤を除去することによって形成することができる。なお、接続部材Ｃは、各貫通孔ＶＡ〜ＶＣを埋めるように充填されてもよい。

第２導電層Ｌ２及び接続部材Ｃは、絶縁性の保護層ＰＴで覆われている。図１の例において、保護層ＰＴは、第１保護層ＰＴ１と、第２保護層ＰＴ２とを含む。第１保護層ＰＴ１は、第２導電層Ｌ２の上面ＬＴ２を覆っている。第２保護層ＰＴ２は、接続部材Ｃ及び上面ＬＴ２の一部を覆っている。第２保護層ＰＴ２は、接続部材Ｃの内部（上述の中空部分）を満たしている。第１保護層ＰＴ１及び第２保護層ＰＴ２は、例えば、アクリル系樹脂などの有機絶縁材料によって形成されている。

以上の構成において、第２導電層Ｌ２は、接続部材Ｃ及び第１導電層Ｌ１を介して配線基板ＳＵＢ３と電気的に接続される。このため、第２導電層Ｌ２に対して信号を書き込んだり、第２導電層Ｌ２から出力された信号を読み取るための制御回路は、配線基板ＳＵＢ３を介して第２導電層Ｌ２と接続可能となる。つまり、第２導電層Ｌ２と制御回路とを接続するために、他の配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。

本実施形態によれば、第１基板ＳＵＢ１に実装される配線基板ＳＵＢ３に加えて第２基板ＳＵＢ２に他の配線基板が実装される例と比較して、当該他の配線基板を実装するための端子部や、第２導電層Ｌ２と当該他の配線基板とを接続するための引き回し配線が不要となる。このため、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面において、第２基板ＳＵＢ２の基板サイズを縮小することができるとともに、表示装置ＤＳＰの周縁部の額縁幅を縮小することができる。また、不要となる配線基板の分のコストを削減することができる。これにより、狭額縁化及び低コスト化が可能となる。

また、接続部材Ｃが貫通孔ＶＣにおける第２導電層Ｌ２の内面Ｆ３のみならず、第２導電層Ｌ２の上面ＬＴ２にも接触しているため、接続部材Ｃと第２導電層Ｌ２との接触面積を拡大することができる。これにより、接続部材Ｃと第２導電層Ｌ２との接続不良を抑制することができる。

また、第１導電層Ｌ１の領域Ａが孔を有さず平坦であることから、貫通孔ＶＢの内部の接続部材Ｃと第１導電層Ｌ１との接触面積を拡大することができる。これにより、接続部材Ｃと第１導電層Ｌ１との接続不良を抑制することができる。

しかも、貫通孔ＶＢの第３開口Ｏ３は貫通孔ＶＡの第１開口Ｏ１よりも大きい。このように第３開口Ｏ３が大きければ、接続部材Ｃと第１導電層Ｌ１との接触面積を拡大することができる。一方で、貫通孔ＶＡの第２開口Ｏ２は第１開口Ｏ１よりも小さい。これにより、接続用孔Ｖにより生じ得る第２基板ＳＵＢ２の凹凸の範囲を小さくすることができる。このような凹凸は、接続部材Ｃの中空部分に第２保護層ＰＴ２が充填されることによっても抑制される。

図２は、貫通孔ＶＡ及び貫通孔ＶＢの構成例を示す斜視図である。図示した例では、第１開口Ｏ１、第２開口Ｏ２、第３開口Ｏ３、及び第４開口Ｏ４は、いずれも正円形状に形成されている。貫通孔ＶＡは、円錐台状に形成されている。貫通孔ＶＢも円錐台状に類似した形状であるが、図１に示すように内面Ｆ２が断面視で曲線状である。第１開口Ｏ１、第２開口Ｏ２、及び第３開口Ｏ３は、それぞれ斜線を付した領域に相当する。第４開口Ｏ４は、第１開口Ｏ１を囲う領域に相当する。

第１開口Ｏ１の幅はＷ１であり、第２開口Ｏ２の幅はＷ２であり、第３開口Ｏ３の幅はＷ３であり、第４開口Ｏ４の幅はＷ４である。各開口Ｏ１〜Ｏ４の中心は、第３方向Ｚと平行な直線ＡＸを通る。各開口Ｏ１〜Ｏ４が正円形状の場合、幅Ｗ１〜Ｗ４は各開口Ｏ１〜Ｏ４の直径に相当する。

幅Ｗ１は幅Ｗ２よりも大きく、幅Ｗ３は幅Ｗ４よりも大きい。さらに、図２の例では、幅Ｗ４が幅Ｗ１よりも大きい。すなわち、Ｗ２＜Ｗ１＜Ｗ４＜Ｗ３が成立する。他の観点からいえば、第１開口Ｏ１の面積は第２開口Ｏ２の面積よりも大きく、第３開口Ｏ３の面積は第４開口Ｏ４の面積よりも大きく、第４開口Ｏ４の面積は第１開口Ｏ１の面積よりも大きい。これら面積は、Ｘ−Ｙ平面における面積に相当する。

なお、各開口Ｏ１〜Ｏ４は正円形状に限らず、楕円形など他の形状であってもよい。例えば楕円形の場合、各幅Ｗ１〜Ｗ４は長軸の長さ（長径）に相当する幅であってもよいし、短軸の長さ（短径）に相当する幅であってもよい。また、各開口Ｏ１〜Ｏ４は、輪郭が蛇行していてもよい。この場合、例えば各開口Ｏ１〜Ｏ４を正円形状や楕円形状に近似した際の直径、長径、或いは短径を幅Ｗ１〜Ｗ４と定義してもよいし、各開口Ｏ１〜Ｏ４の最大径や平均径を幅Ｗ１〜Ｗ４と定義してもよい。

図３は、接続用孔Ｖの他の構成例を示す断面図である。この構成例は、貫通孔ＶＡの形状において図１に示す構成例と相違している。すなわち、図３に示す貫通孔ＶＡの第１開口Ｏ１は、第２開口Ｏ２よりも小さい。また、第２開口Ｏ２は、第３開口Ｏ３及び第４開口Ｏ４よりも大きい。したがって、例えば各開口Ｏ１〜Ｏ４の幅Ｗ１〜Ｗ４に関していえば、Ｗ１＜Ｗ４＜Ｗ３＜Ｗ２が成立する。各開口Ｏ１〜Ｏ４の面積も同様の順序となる。なお、第２開口Ｏ２は、第３開口Ｏ３或いは第４開口Ｏ４より小さくてもよい。

貫通孔ＶＡは、第１開口Ｏ１から第２開口Ｏ２に向かうに連れて幅が拡大する形状を有している。さらに、図３に示す貫通孔ＶＡにおいては、内面Ｆ１が曲線状である。貫通孔ＶＡは、全体として、底部に貫通孔ＶＢが接続されたボウル状である。なお、内面Ｆ１は、直線状であってもよい。

第２導電層Ｌ２は、貫通孔ＶＡの内面Ｆ１の全面を覆っていてもよいし、内面Ｆ１の一部を覆っていてもよい。図３では、第２導電層Ｌ２が貫通孔ＶＡの内面Ｆ１の全面を覆っている例を示している。さらに、接続部材Ｃは、貫通孔ＶＡにおいて、第２導電層Ｌ２を覆っている。また、第２導電層Ｌ２が貫通孔ＶＡの内面Ｆ１の一部を覆っている場合は、接続部材Ｃは、第２導電層Ｌ２及び貫通孔ＶＡの内面Ｆ１の他部を覆っている。すなわち、貫通孔ＶＡの内部において、第２導電層Ｌ２は、接続部材Ｃと内面Ｆ１との間に形成されている。接続部材Ｃは第２導電層Ｌ２の上面ＬＴ２を覆っていないが、図１の例と同様に覆っていてもよい。

図４は、接続用孔Ｖの他の構成例を示す断面図である。この構成例は、貫通孔ＶＡの形状において図１に示す構成例と相違している。すなわち、図４に示す貫通孔ＶＡは、第１開口Ｏ１と第２開口Ｏ２との間に位置する中間部分ＭＯを有している。図４に示す貫通孔ＶＡの第１開口Ｏ１は、第２開口Ｏ２よりも小さい。中間部分ＭＯは、第１開口Ｏ１及び第２開口Ｏ２よりも小さい。第２開口Ｏ２は、第３開口Ｏ３及び第４開口Ｏ４よりも大きい。したがって、中間部分ＭＯの幅をＷＭとすると、ＷＭ＜Ｗ１＜Ｗ４＜Ｗ３＜Ｗ２が成立する。各開口Ｏ１〜Ｏ４，ＷＭの面積も同様の順序となる。なお、第２開口Ｏ２は、第３開口Ｏ３或いは第４開口Ｏ４より小さくてもよい。また、中間部分ＭＯは、第１開口Ｏ１と同じか、或いは大きくてもよい。

貫通孔ＶＡは、第１開口Ｏ１から中間部分ＭＯまでの第１部分ＶＡ１と、中間部分ＭＯから第２開口Ｏ２までの第２部分ＶＡ２と、を有している。第１部分ＶＡ１は、中間部分ＭＯから第１開口Ｏ１に向かうに連れて幅が拡大する形状を有している。第２部分ＶＡ２は、中間部分ＭＯから第２開口Ｏ２に向かうに連れて幅が拡大する形状を有している。第１部分ＶＡ１は、断面視において内面Ｆ１が直線状で且つ第３方向Ｚに対して傾いたテーパー状である。一方で、第２部分ＶＡ２は、断面視において内面Ｆ１が曲線状であり、全体として、底部に第１部分ＶＡ１が接続されたボウル状である。なお、第１部分ＶＡ１において内面Ｆ１は曲線状であってもよい。また、第２部分ＶＡ２において内面Ｆ１は直線状であってもよい。

第２導電層Ｌ２は、第２部分ＶＡ２において内面Ｆ１を覆っている。さらに、接続部材Ｃは、第１部分ＶＡ１において内面Ｆ１を覆い、第２部分ＶＡ２において第２導電層Ｌ２を覆っている。接続部材Ｃは第２導電層Ｌ２の上面ＬＴ２を覆っていないが、図１の例と同様に覆っていてもよい。

図５乃至図７は、接続用孔Ｖの他の構成例を示す断面図である。図５の構成例は、貫通孔ＶＡの周囲において、接続部材Ｃが第２ガラス基板２０の第２面２０Ｂを覆い、第２導電層Ｌ２が接続部材Ｃの上を覆っている点で図１に示す構成例と相違している。図６及び図７の構成例は、貫通孔ＶＡにおいて、接続部材Ｃが内面Ｆ１を覆い、第２導電層Ｌ２が接続部材Ｃの上を覆っている点で、それぞれ図３及び図４に示す構成例と相違している。すなわち、図６及び図７の構成例では、貫通孔ＶＡの内部において、接続部材Ｃが第２導電層Ｌ２と内面Ｆ１との間に形成されている。

図５乃至図７の構成例において、保護層ＰＴは、第１保護層ＰＴ１と第２保護層ＰＴ２とに分かれることなく、第２導電層Ｌ２及び接続部材Ｃを連続的に覆っている。また、これら構成例においては、保護層ＰＴが貫通孔ＶＡの内部に窪んでいるが、保護層ＰＴは平坦であってもよい。

図８は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。
表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、配線基板ＳＵＢ３などを備えている。表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シールＳＥは、図８において右上がりの斜線で示した部分に相当し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを貼り合せている。

表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、例えば第１領域に相当し、シールＳＥによって囲まれた内側に位置している。非表示領域ＮＤＡは、例えば表示領域ＤＡ（第１領域）と隣り合う第２領域に相当する。シールＳＥは、非表示領域ＮＤＡに位置している。

ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。なお、図示した例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていてもよいし、配線基板ＳＵＢ３に接続される外部回路基板に実装されていてもよい。ＩＣチップＩ１は、例えば、画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。例えば、ディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含む。また、図示した例では、ＩＣチップＩ１は、タッチパネルコントローラとして機能する検出回路ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１とは異なる他のＩＣチップに内蔵されてもよい。

表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上方からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。

センサＳＳは、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２，Ｒｘ３，Ｒｘ４…）を備えている。検出電極Ｒｘは、第２基板ＳＵＢ２に設けられており、上記の第２導電層Ｌ２に相当する。これらの検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をあけて並んでいる。図８では、検出電極Ｒｘとして、検出電極Ｒｘ１乃至Ｒｘ４が示されているが、ここでは、検出電極Ｒｘ１に着目してその構造例について説明する。

すなわち、検出電極Ｒｘ１は、検出部ＲＳと、端子部ＲＴ１と、接続部ＣＮとを備えている。
検出部ＲＳは、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘ１においては、主として検出部ＲＳがセンシングに利用される。図示した例では、検出部ＲＳは、帯状に形成されているが、より具体的には、図１２を参照して説明するように微細な金属細線の集合体によって形成されている。また、１つの検出電極Ｒｘ１は、２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えてもよいし、１本の検出部ＲＳを備えてもよい。
端子部ＲＴ１は、非表示領域ＮＤＡの第１方向Ｘに沿った一端側に位置し、検出部ＲＳに繋がっている。接続部ＣＮは、非表示領域ＮＤＡの第１方向Ｘに沿った他端側に位置し、複数の検出部ＲＳを互いに接続している。図８において、一端側とは表示領域ＤＡよりも左側に相当し、他端側とは表示領域ＤＡよりも右側に相当する。端子部ＲＴ１の一部は、平面視でシールＳＥと重なる位置に形成されている。

第１基板ＳＵＢ１は、上記の第１導電層Ｌ１に相当するパッドＰ１及び配線ＷＬ１を備えている。パッドＰ１及び配線ＷＬ１は、非表示領域ＮＤＡの一端側に位置し、平面視でシールＳＥと重なっている。パッドＰ１は、平面視で端子部ＲＴ１と重なる位置に形成されている。また、パッドＰ１は、一例では、台形状に形成されているが、他の多角形状や、円形状や楕円形状に形成されてもよい。配線ＷＬ１は、パッドＰ１に接続され、第２方向Ｙに沿って延出し、配線基板ＳＵＢ３を介してＩＣチップＩ１の検出回路ＲＣと電気的に接続されている。

接続用孔Ｖ１（貫通孔ＶＡ，ＶＢ）は、平面視において端子部ＲＴ１及びパッドＰ１と重なる位置に形成されている。図示した例では、接続用孔Ｖ１は、平面視で円形であるが、これに限らず楕円形などの他の形状であってもよい。図１などを参照して説明したように、接続用孔Ｖ１には、接続部材Ｃが設けられている。これにより、端子部ＲＴ１とパッドＰ１とが電気的に接続される。つまり、第２基板ＳＵＢ２に設けられた検出電極Ｒｘ１は、第１基板ＳＵＢ１に接続された配線基板ＳＵＢ３を介して検出回路ＲＣと電気的に接続される。検出回路ＲＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。

図示した例では、奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々の端子部ＲＴ１、ＲＴ３…、パッドＰ１、Ｐ３…、配線ＷＬ１、ＷＬ３…、接続用孔Ｖ１、Ｖ３…は、いずれも非表示領域ＮＤＡの一端側に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々の端子部ＲＴ２、ＲＴ４…、パッドＰ２、Ｐ４…、配線ＷＬ２、ＷＬ４…、接続用孔Ｖ２、Ｖ４…は、いずれも非表示領域ＮＤＡの他端側に位置している。このようなレイアウトによれば、非表示領域ＮＤＡにおける一端側の幅と他端側の幅とを均一化することができ、狭額縁化に好適である。

図示したように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近接するレイアウトでは、配線ＷＬ１は、パッドＰ３の内側（つまり、表示領域ＤＡに近接する側）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で配線ＷＬ３の内側に並んで配置されている。同様に、配線ＷＬ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で配線ＷＬ４の内側に並んで配置されている。

図９は、図８に示す表示パネルＰＮＬの基本構成及び等価回路を示す図である。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されてもよいし、これらの一部或いは全部が図８に示したＩＣチップＩ１に内蔵されてもよい。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。

走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図１０は、図８に示す表示パネルＰＮＬの一部の構造を示す断面図である。ここでは、表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図を示す。
図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していてもよい。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１ガラス基板１０、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。

第１絶縁膜１１は、第１ガラス基板１０の上に位置している。図示しない走査線やスイッチング素子の半導体層は、第１ガラス基板１０と第１絶縁膜１１の間に位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図示した例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと第２絶縁膜１２との間に位置してもよい。第３絶縁膜１３は、共通電極ＣＥ、及び、金属層Ｍの上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。

走査線、信号線Ｓ、及び、金属層Ｍは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であってもよいし、多層構造であってもよい。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１絶縁膜１１及び第３絶縁膜１３は無機絶縁膜であり、第２絶縁膜１２は有機絶縁膜である。

なお、第１基板ＳＵＢ１の構成は、図示した例に限らず、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していてもよい。このような場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されてもよい。

第２基板ＳＵＢ２は、第２ガラス基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
遮光層ＢＭ及びカラーフィルタＣＦは、第２ガラス基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されてもよい。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいてもよい。白色を表示する画素には、白色のカラーフィルタが配置されてもよいし、無着色の樹脂材料が配置されてもよいし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置してもよい。

検出電極Ｒｘは、第２ガラス基板２０の第２面２０Ｂに位置している。検出電極Ｒｘは、上記の通り、第２導電層Ｌ２に相当し、金属を含む導電層、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されてもよいし、金属を含む導電層の上に透明導電層が積層されてもよいし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されてもよい。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１ガラス基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでもよい。

次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。

図１１は、センサＳＳの構成例を示す平面図である。
図示した構成例では、センサＳＳは、センサ駆動電極Ｔｘ、及び、検出電極Ｒｘを備えている。センサ駆動電極Ｔｘは、右下がりの斜線で示した部分に相当し、第１基板ＳＵＢ１に設けられている。また、検出電極Ｒｘは、右上がりの斜線で示した部分に相当し、第２基板ＳＵＢ２に設けられている。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。

センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、それらの一部が非表示領域ＮＤＡに延在している。図示した例では、センサ駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。検出電極Ｒｘは、図８を参照して説明したように、第１基板ＳＵＢ１に設けられたパッドに接続され、配線を介して検出回路ＲＣと電気的に接続されている。センサ駆動電極Ｔｘの各々は、配線ＷＲを介して共通電極駆動回路ＣＤと電気的に接続されている。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。

センサ駆動電極Ｔｘは、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。

共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出電極Ｒｘから出力された検出信号は、図８に示す検出回路ＲＣに入力される。

なお、上記した各構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘ自体の容量の変化に基づいて被検出物を検出する自己容量方式であってもよい。

図１２は、図８に示す検出電極Ｒｘ１の検出部ＲＳの構成例を示す図である。
図１２（Ａ）に示す例では、検出部ＲＳは、メッシュ状の金属細線ＭＳによって形成されている。金属細線ＭＳは、端子部ＲＴ１に繋がっている。図１２（Ｂ）に示す例では、検出部ＲＳは、波状の金属細線ＭＷによって形成されている。図示した例では、金属細線ＭＷは、鋸歯状であるが、正弦波状などの他の形状であってもよい。金属細線ＭＷは、端子部ＲＴ１に繋がっている。
端子部ＲＴ１は、例えば検出部ＲＳと同一材料によって形成されている。端子部ＲＴ１には、正円形の接続用孔Ｖ１が形成されている。

図１３は、図８に示す接続用孔Ｖ１を含むＡ−Ｂ線で切断した表示装置ＤＳＰの一構成例を示す断面図である。ここでは、説明に必要な主要部のみを図示している。また、接続用孔Ｖ１には、図３に示す構成を適用しているが、図１、図４乃至図７に示す各構成を適用してもよい。
第１基板ＳＵＢ１は、第１ガラス基板１０、第１導電層Ｌ１に相当するパッドＰ１、第２絶縁膜１２などを備えている。第１ガラス基板１０とパッドＰ１との間、及び、第１ガラス基板１０と第２絶縁膜１２との間には、図１０に示す第１絶縁膜１１や、他の絶縁膜や他の導電層が配置されてもよい。第２基板ＳＵＢ２は、第２ガラス基板２０、第２導電層Ｌ２に相当する検出電極Ｒｘ１、遮光層ＢＭ、オーバーコート層ＯＣなどを備えている。

シールＳＥは、第２絶縁膜１２とオーバーコート層ＯＣとの間に位置している。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置している。なお、図示しないが、第２絶縁膜１２とシールＳＥとの間には、図１０に示す金属層Ｍ、第３絶縁膜１３、第１配向膜ＡＬ１が介在してもよい。また、オーバーコート層ＯＣとシールＳＥとの間には、図１０に示す第２配向膜ＡＬ２が介在してもよい。

シールＳＥ、第２絶縁膜１２、遮光層ＢＭ、及びオーバーコート層ＯＣは、上述の絶縁層ＩＬ（有機絶縁層）を構成する。絶縁層ＩＬは、第１配向膜ＡＬ１や第２配向膜ＡＬ２などの他の層をさらに含んでもよい。また、絶縁層ＩＬは、シールＳＥ、第２絶縁膜１２、遮光層ＢＭ、及びオーバーコート層ＯＣのいずれかを含まなくてもよい。一例として、絶縁層ＩＬは、シールＳＥのみで構成することもできる。

接続用孔Ｖ１は、第２ガラス基板２０を貫通する貫通孔ＶＡと、絶縁層ＩＬを貫通する貫通孔ＶＢとを含む。貫通孔ＶＢは、絶縁層ＩＬを構成するシールＳＥ、第２絶縁膜１２、遮光層ＢＭ、及びオーバーコート層ＯＣを貫通している。接続部材Ｃは、パッドＰ１と検出電極Ｒｘとを電気的に接続している。検出電極Ｒｘ１の少なくとも検出部ＲＳ及び端子部ＲＴ１の一部は、第１保護層ＰＴ１によって覆われている。接続部材Ｃは、第２保護層ＰＴ２によって覆われている。

第１保護層ＰＴ１及び第２保護層ＰＴ２を含む保護層ＰＴの上に、第２光学素子ＯＤ２が配置されている。さらに、第２光学素子ＯＤ２の上に、接着層ＡＤを介してカバーガラス３０（カバー部材）が貼り付けられている。非表示領域ＮＤＡにおいて、カバーガラス３０の表示パネルＰＮＬの側の面には、加飾層３１（遮光層）が形成されている。加飾層３１は、表示領域ＤＡには形成されていない。カバーガラス３０を設けることで、接続用孔Ｖ１による凹凸が表示装置ＤＳＰの外面に生じない。また、加飾層３１により、接続用孔Ｖ１が外部から視認されることもない。

以上のようなセンサＳＳを備える表示装置ＤＳＰによれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘは、接続用孔Ｖに設けられた接続部材Ｃにより、第１基板ＳＵＢ１に設けられたパッドＰと接続されている。このため、検出電極Ｒｘと検出回路ＲＣとを接続するための配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。つまり、第１基板ＳＵＢ１に実装された配線基板ＳＵＢ３は、表示パネルＰＮＬに画像を表示するのに必要な信号を伝送するための伝送路を形成するとともに、検出電極Ｒｘと検出回路ＲＣとの間で信号を伝送するための伝送路を形成する。したがって、配線基板ＳＵＢ３の他に別個の配線基板を必要とする構成例と比較して、配線基板の個数を削減することができ、コストを削減することができる。また、第２基板ＳＵＢ２に配線基板を接続するためのスペースが不要となるため、表示パネルＰＮＬの非表示領域、特に、配線基板ＳＵＢ３が実装される端辺の幅を縮小することができる。これにより、狭額縁化及び低コスト化が可能となる。

次に、図１３に示す表示装置ＤＳＰの製造方法の一例について、図１４乃至図２３を用いて説明する。
先ず、図１０に示す各要素などが形成された第１基板ＳＵＢ１と第２基板ＳＵＢ２とを用意する。そして、図１４に示すように、第２基板ＳＵＢ２において接続用孔Ｖ１を形成する位置に凹部ＴＲを形成する。凹部ＴＲは、オーバーコート層ＯＣと、遮光層ＢＭとを貫通し、第２ガラス基板２０にも及んでいるが、第２ガラス基板２０を貫通していない。例えば、凹部ＴＲは、オーバーコート層ＯＣにおける開口から第２ガラス基板２０における先端に向かうに連れて先細る円錐形状である。

このような凹部ＴＲは、例えばレーザー光ＬＺ１をオーバーコート層ＯＣの側から照射することで形成できる。レーザー光源としては、例えば炭酸ガスレーザー装置などが適用可能であるが、ガラス材料及び有機系材料に穴あけ加工ができるものであればよく、エキシマレーザー装置なども適用可能である。レーザー光ＬＺ１のＸ−Ｙ平面における強度プロファイルは、例えば図２３（Ａ）に示すように、中心に近い位置ほど高くなる形状（ガウシアン型）を有している。

続いて、第１基板ＳＵＢ１又は第２基板ＳＵＢ２に基板の端辺に沿ってシールＳＥを形成し、このシールＳＥの内側に液晶材料を滴下して、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを貼り合せる。これにより、図１５に示すように、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に液晶層ＬＣが形成された表示パネルＰＮＬを得ることができる。なお、凹部ＴＲにはシールＳＥの一部が入り込む。

続いて、フッ化水素酸（ＨＦ）などのエッチング液を用いて第１ガラス基板１０及び第２ガラス基板２０を薄板化する。図１６乃至図１８は、この薄板化の過程を示している。図１６の状態では、凹部ＴＲの先端が第２面２０Ｂに到達するまで第２ガラス基板２０が薄板化されている。図１７の状態では、凹部ＴＲが第２面２０Ｂに開口して、貫通孔ＶＡが形成されている。凹部ＴＲの近傍ではエッチング液と第２ガラス基板２０との接触面積が多くなるので侵食が進行し易い。これにより、貫通孔ＶＡは、第１面２０Ａの側の第１部分ＶＡ１と、第２面２０Ｂの側のボウル状の第２部分ＶＡ２とを含む形状となる。さらに薄板化を進めると、図１８に示すように第１部分ＶＡ１が消失して、全体としてボウル状の貫通孔ＶＡが形成される。
なお、レーザー光ＬＺ１により凹部ＴＲを形成した際などに、第２ガラス基板２０の第２面２０Ｂの近傍に微細な亀裂が生じたとしても、薄板化によって当該亀裂を除去することができる。したがって、薄板化によって表示パネルＰＮＬの厚さを低減できるとともに、上記亀裂に起因した強度低下を防ぐことができる。

薄板化の後、図１９に示すように、遮光層ＢＭ、オーバーコート層ＯＣ、シールＳＥ、及び第２絶縁膜１２を貫通する貫通孔ＶＢを形成する。この貫通孔ＶＢは、例えば貫通孔ＶＡを通じてレーザー光ＬＺ２を照射することで形成できる。レーザー光ＬＺ２のＸ−Ｙ平面における強度プロファイルは、例えば図２３（Ｂ）に示すように、強度が概ね平坦な形状（トップ・ハット型）を有している。レーザー光ＬＺ２の強度は、全体的にレーザー光ＬＺ１の中心部分の強度よりも低く、少なくともパッドＰ１（第１導電層Ｌ１）の温度が融点まで上昇しない程度である。したがって、レーザー光ＬＺ２によってはパッドＰ１に貫通孔が形成されない。

このようにレーザー光ＬＺ２を用いて貫通孔ＶＢを形成する際には、遮光層ＢＭ、オーバーコート層ＯＣ、シールＳＥ、第２絶縁膜１２、或いは第２ガラス基板２０の溶融に伴う残渣が生じ得る。このような残渣を除去するために、例えばマイクロ波プラズマなどを用いたデスミア処理を施すことが好ましい。レーザー光ＬＺ２の照射やデスミア処理を経て形成される貫通孔ＶＢにおいては、図１９に示すように、第１導電層Ｌ１の側の第３開口Ｏ３が、第２ガラス基板２０の側の第４開口Ｏ４よりも大きくなる。

続いて、図２０に示すように、第２ガラス基板２０の第２面２０Ｂの上に検出電極Ｒｘ１（第２導電層Ｌ２）を形成する。さらに、この検出電極Ｒｘ１の上から第１保護層ＰＴ１を形成する。第１保護層ＰＴ１は、貫通孔ＶＡ及び貫通孔ＶＢの内部にも形成され得るが、図２０の状態ではエッチングなどのプロセスを経て除去されている。したがって、貫通孔ＶＡの内部において、検出電極Ｒｘ１は露出している。なお、検出電極Ｒｘ１は貫通孔ＶＡの内部の全部を覆うように形成されていてもよいし、内部の一部を覆うように形成されていてもよい。

続いて、図２１に示すように、接続部材Ｃを形成する。このプロセスでは、例えば真空環境下において、溶剤を含む接続部材Ｃを接続用孔Ｖ１に注入し、接続用孔Ｖ１の内部を満たす。その後、溶剤を除去することにより接続部材Ｃの体積が減少し、パッドＰ１、検出電極Ｒｘ１、及び貫通孔ＶＢの内面Ｆ２などを覆うとともに中空部分を有した接続部材Ｃが形成される。

続いて、図２２に示すように、接続部材Ｃを覆う第２保護層ＰＴ２を形成する。これにより、図１３に示す表示パネルＰＮＬが完成する。さらに、この表示パネルＰＮＬに第１光学素子ＯＤ１、第２光学素子ＯＤ２、カバーガラス３０、及び照明装置ＢＬなどを固定することにより、表示装置ＤＳＰが完成する。
以上、接続用孔Ｖ１に着目して製造方法を説明したが、他の接続用孔Ｖについても同じプロセスで形成される。一般に、表示パネルＰＮＬは、例えば、大サイズのマザーガラス（第１ガラス基板１０）に複数の第１基板ＳＵＢ１を形成し、同じく大サイズのマザーガラス（第２ガラス基板２０）に複数の第２基板ＳＵＢ２を形成し、これらを貼り合せた後に個々の表示パネルＰＮＬの形状に切断することで製造される。上述の製造方法は、このような表示パネルＰＮＬの製造工程に適用することが可能である。

なお、第２ガラス基板２０の薄板化を例えば図１７の状態で止めた場合には、図４に示すように貫通孔ＶＡが第１部分ＶＡ１と第２部分ＶＡ２とを含む接続用孔Ｖを有した表示装置ＤＳＰを製造することができる。また、第２ガラス基板２０の薄板化を図１７の状態よりも早く止めた場合には、図１に示すように第１開口Ｏ１が第２開口Ｏ２よりも大きい貫通孔ＶＡを含む接続用孔Ｖを有した表示装置ＤＳＰを製造することができる。

次に、図１３に示す接続用孔Ｖ１が図６に示す構成を備える場合を想定して、表示装置ＤＳＰの製造方法の他の例を説明する。
接続用孔Ｖ１を形成するプロセスは、先の例の図１４乃至図１９と同様である。本例では、図１９と同様の接続用孔Ｖ１を形成した後、図２４に示すように、接続用孔Ｖ１の内部に接続部材Ｃを形成する。

その後、図２５に示すように、第２ガラス基板２０の第２面２０Ｂに検出電極Ｒｘ１（第２導電層Ｌ２）を形成する。検出電極Ｒｘ１は、貫通孔ＶＡの内部にも形成され、接続部材Ｃの一部を覆う。続いて、図２６に示すように、検出電極Ｒｘ１及び接続部材Ｃを覆う保護層ＰＴを形成する。

先の製造方法においては、第１保護層ＰＴ１を各接続用孔Ｖの位置で除去したり、第２保護層ＰＴ２を各接続用孔Ｖに対して個々に形成したりする必要があった。しかしながら、図２４乃至図２６の製造方法においては、各接続用孔Ｖを覆う保護層ＰＴを一括して形成すればよいので、プロセス数を低減できる。さらに、上述のようにマザーガラスを用いた製造工程においては複数の表示パネルＰＮＬの保護層ＰＴを１つのプロセスで容易に形成できるため特に有利であり、マザーガラスの大型化にも寄与し得る。

なお、図２４乃至図２６の製造方法を用いる場合において、第２ガラス基板２０の薄板化を例えば図１７の状態で止めた場合には、図７に示すように貫通孔ＶＡが第１部分ＶＡ１と第２部分ＶＡ２とを含む接続用孔Ｖを有した表示装置ＤＳＰを製造することができる。また、第２ガラス基板２０の薄板化を図１７の状態よりも早く止めた場合には、図５に示すように第１開口Ｏ１が第２開口Ｏ２よりも大きい貫通孔ＶＡを含む接続用孔Ｖを有した表示装置ＤＳＰを製造することができる。

以上説明したように、本実施形態によれば、狭額縁化及び低コスト化が可能な表示装置及びその製造方法を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

本明細書にて開示した構成から得られる表示装置の一例を以下に付記する。
（１）
第１導電層を含む第１基板と、
前記第１導電層と対向し且つ前記第１導電層から離間した第１面及び前記第１面とは反対側の第２面を有するガラス基板と、前記第２面の側に配置された第２導電層と、を含み、前記第１面と前記第２面との間を貫通する第１貫通孔を有する第２基板と、
前記第１導電層と前記ガラス基板との間に配置され、前記第１貫通孔に繋がる第２貫通孔を有する絶縁層と、
前記第１貫通孔及び前記第２貫通孔を通って前記第１導電層と前記第２導電層とを電気的に接続する接続部材と、
を備え、
前記第１貫通孔は、前記第１面の側の第１開口と、前記第２面の側の第２開口とを有し、
前記第２貫通孔は、前記第１導電層の側の第３開口と、前記ガラス基板の側の第４開口とを有し、
前記第３開口は、前記第１開口よりも大きい、
電子機器。
（２）
前記第２貫通孔は、断面視において、前記第４開口から前記第３開口に向かうに連れて幅が拡大する形状を有する、
上記（１）に記載の電子機器。
（３）
前記第１導電層は、前記第３開口を塞ぐ平坦な領域を有し、
前記接続部材は、前記領域に接触している、
上記（１）又は（２）に記載の電子機器。
（４）
前記絶縁層は、前記第１基板と前記第２基板とを貼り合せるシールを含む、
上記（１）乃至（３）のうちいずれか１つに記載の電子機器。
（５）
前記第４開口は、前記第１開口よりも大きい、
上記（１）乃至（４）のうちいずれか１つに記載の電子機器。
（６）
前記第１貫通孔は、断面視において、前記第１開口から前記第２開口に向かうに連れて幅が拡大する形状を有する、
上記（１）乃至（５）のうちいずれか１つに記載の電子機器。
（７）
前記第１貫通孔は、前記第１開口と前記第２開口との間に位置する中間部分を有し、断面視において、前記第１開口から前記中間部分に向かうに連れて幅が縮小するとともに前記中間部分から前記第２開口に向かうに連れて幅が拡大する形状を有する、
上記（１）乃至（５）のうちいずれか１つに記載の電子機器。
（８）
前記接続部材は、前記第１貫通孔及び前記第２貫通孔の内面を覆っている、
上記（１）乃至（７）のうちいずれか１つに記載の電子機器。
（９）
前記接続部材は、前記第１貫通孔の内部において、前記第２導電層と前記第１貫通孔の内面との間に形成されている、
上記（１）乃至（８）のうちいずれか１つに記載の電子機器。
（１０）
前記第２導電層は、前記第１貫通孔の内部において、前記接続部材と前記第１貫通孔の内面との間に形成されている、
上記（１）乃至（７）のうちいずれか１つに記載の電子機器。
（１１）
前記第２導電層及び前記接続部材を覆う保護層をさらに備える、
上記（１）乃至（１０）のうちいずれか１つに記載の電子機器。
（１２）
前記保護層は、前記第２導電層を覆う第１保護層と、前記接続部材を覆う第２保護層と、を含む、
上記（１１）に記載の電子機器。
（１３）
前記第２保護層は、前記第２貫通孔の内部を満たしている、
上記（１２）に記載の電子機器。
（１４）
前記第２導電層は、第１領域に接触或いは接近する物体を検出する検出部と、前記第１領域と隣り合う第２領域に配置され、且つ前記検出部に繋がる端子部と、を備え、
前記第１貫通孔及び前記第２貫通孔は、平面視において前記端子部と重なる位置に設けられている、
上記（１）乃至（１３）のうちいずれか１つに記載の電子機器。
（１５）
前記第１導電層と電気的に接続され、前記第２導電層から出力されたセンサ信号を読み取る検出回路を備える、
上記（１４）に記載の電子機器。
（１６）
前記第１基板は、前記第２導電層と対向する駆動電極を備える、
上記（１４）又は（１５）に記載の電子機器。

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、１０…第１ガラス基板、２０…第２ガラス基板、ＩＬ…絶縁層、Ｃ…接続部材、Ｌ１…第１導電層、Ｌ２…第２導電層、Ｖ…接続用孔、ＶＡ，ＶＢ，ＶＣ…貫通孔、Ｏ１…第１開口、Ｏ２…第２開口、Ｏ３…第３開口、Ｏ４…第４開口、ＰＴ…保護層、ＳＥ…シール、Ｒｘ…検出電極、ＰＸ…画素、ＬＣ…液晶層、ＯＣ…オーバーコート層、ＢＬ…照明装置、Ｔｘ…センサ駆動電極、１２…第２絶縁膜、３０…カバーガラス。

Claims (16)

1. 第１導電層を含む第１基板と、
   前記第１導電層と対向し且つ前記第１導電層から離間した第１面及び前記第１面とは反対側の第２面を有するガラス基板と、前記第２面の側に配置された第２導電層と、を含み、前記第１面と前記第２面との間を貫通する第１貫通孔を有する第２基板と、
   前記第１導電層と前記ガラス基板との間に配置され、前記第１貫通孔に繋がる第２貫通孔を有する絶縁層と、
   前記第１貫通孔及び前記第２貫通孔を通って前記第１導電層と前記第２導電層とを電気的に接続する接続部材と、
   を備え、
   前記第１貫通孔は、前記第１面の側の第１開口と、前記第２面の側の第２開口とを有し、
   前記第２貫通孔は、前記第１導電層の側の第３開口と、前記ガラス基板の側の第４開口とを有し、
   前記第３開口は、前記第１開口よりも大きい、
   電子機器。
2. 前記第２貫通孔は、断面視において、前記第４開口から前記第３開口に向かうに連れて幅が拡大する形状を有する、
   請求項１に記載の電子機器。
3. 前記第１導電層は、前記第３開口を塞ぐ平坦な領域を有し、
   前記接続部材は、前記領域に接触している、
   請求項１又は２に記載の電子機器。
4. 前記絶縁層は、前記第１基板と前記第２基板とを貼り合せるシールを含む、
   請求項１乃至３のうちいずれか１項に記載の電子機器。
5. 前記第４開口は、前記第１開口よりも大きい、
   請求項１乃至４のうちいずれか１項に記載の電子機器。
6. 前記第１貫通孔は、断面視において、前記第１開口から前記第２開口に向かうに連れて幅が拡大する形状を有する、
   請求項１乃至５のうちいずれか１項に記載の電子機器。
7. 前記第１貫通孔は、前記第１開口と前記第２開口との間に位置する中間部分を有し、断面視において、前記第１開口から前記中間部分に向かうに連れて幅が縮小するとともに前記中間部分から前記第２開口に向かうに連れて幅が拡大する形状を有する、
   請求項１乃至５のうちいずれか１項に記載の電子機器。
8. 前記接続部材は、前記第１貫通孔及び前記第２貫通孔の内面を覆っている、
   請求項１乃至７のうちいずれか１項に記載の電子機器。
9. 前記接続部材は、前記第１貫通孔の内部において、前記第２導電層と前記第１貫通孔の内面との間に形成されている、
   請求項１乃至８のうちいずれか１項に記載の電子機器。
10. 前記第２導電層は、前記第１貫通孔の内部において、前記接続部材と前記第１貫通孔の内面との間に形成されている、
    請求項１乃至７のうちいずれか１項に記載の電子機器。
11. 前記第２導電層及び前記接続部材を覆う保護層をさらに備える、
    請求項１乃至１０のうちいずれか１項に記載の電子機器。
12. 前記保護層は、前記第２導電層を覆う第１保護層と、前記接続部材を覆う第２保護層と、を含む、
    請求項１１に記載の電子機器。
13. 前記第２保護層は、前記第２貫通孔の内部を満たしている、
    請求項１２に記載の電子機器。
14. 前記第２導電層は、第１領域に接触或いは接近する物体を検出する検出部と、前記第１領域と隣り合う第２領域に配置され且つ前記検出部に繋がる端子部と、を備え、
    前記第１貫通孔及び前記第２貫通孔は、平面視において前記端子部と重なる位置に設けられている、
    請求項１乃至１３のうちいずれか１項に記載の電子機器。
15. 前記第１導電層と電気的に接続され、前記第２導電層から出力されたセンサ信号を読み取る検出回路を備える、
    請求項１４に記載の電子機器。
16. 前記第１基板は、前記第２導電層と対向する駆動電極を備える、
    請求項１４又は１５に記載の電子機器。

Images