[go: up one dir, main page]

CN104637967A - 封装方法及封装结构 - Google Patents

封装方法及封装结构 Download PDF

Info

Publication number
CN104637967A
CN104637967A CN201510079349.3A CN201510079349A CN104637967A CN 104637967 A CN104637967 A CN 104637967A CN 201510079349 A CN201510079349 A CN 201510079349A CN 104637967 A CN104637967 A CN 104637967A
Authority
CN
China
Prior art keywords
substrate
adhesive layer
layer
sensing area
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510079349.3A
Other languages
English (en)
Inventor
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201510079349.3A priority Critical patent/CN104637967A/zh
Publication of CN104637967A publication Critical patent/CN104637967A/zh
Priority to JP2017542891A priority patent/JP2018505564A/ja
Priority to KR1020177024914A priority patent/KR20170108161A/ko
Priority to US15/549,987 priority patent/US10529758B2/en
Priority to PCT/CN2015/090085 priority patent/WO2016127645A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/028—Manufacture or treatment of image sensors covered by group H10F39/12 performed after manufacture of the image sensors, e.g. annealing, gettering of impurities, short-circuit elimination or recrystallisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种封装方法及封装结构，所述封装方法包括：提供第一基板和第二基板，所述第二基板具有第一表面和与所述第一表面相对的第二表面，将所述第一基板的一侧表面和第二基板的第一表面通过粘胶层粘接；在第二基板的第二表面形成凹槽结构；提供基底，所述基底具有第一表面和与所述第一表面相对的第二表面，所述基底的第一表面具有感应区以及位于感应区周围的若干焊垫；将所述第二基板的第二表面与基底的第一表面压合，所述凹槽结构与基底之间构成空腔，使所述感应区位于所述空腔内。所述封装方法形成具有双层结构的上盖基板，便于后续去除第一基板，降低形成的封装结构的厚度，且保留第二基板对基底上的感应区进行保护。

Description

封装方法及封装结构
技术领域
本发明涉及半导体技术领域，特别涉及一种影像传感芯片的晶圆级封装方法及封装结构。
背景技术
晶圆级芯片封装(Wafer Level Chip Size Packaging，WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片封装体的技术，封装后的芯片封装体尺寸与裸片一致。
晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具(CeramicLeadless Chip Carrier)、有机无引线芯片载具(Organic Leadless Chip Carrier)和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
现有的晶圆级封装技术中，特别是对于影像传感芯片的封装，通常会在半导体晶圆形成有器件的一面上覆盖一个上盖基板，以保护器件在封装过程中不受损伤和污染，对器件起到保护作用。
请参考图1，为现有技术形成的晶圆级芯片封装结构的剖面结构示意图。包括：衬底10，所述衬底10上形成有感应区20，所述传感器件两侧的衬底10上形成有焊垫21，所述衬底10的与感应区20相对的另一侧表面形成有通孔，所述通孔暴露出焊垫21，所述通孔侧壁以及衬底10表面具有绝缘层11，焊垫21以及部分绝缘层11表面具有线路层12，所述线路层12以及绝缘层11被具有开口的阻焊层13覆盖，所述开口处具有连接线路层12的焊球14。
所述衬底10的具有感应区20的一侧表面被上盖基板30覆盖，所述上盖基板30与衬底10表面之间具有空腔壁31，所述空腔壁31与上盖基板30、衬底10之间构成空腔，使所述感应区20位于所述空腔内，避免所述器件受到污染和损伤。
其中所述上盖基板30的厚度通常很大，一般为400μm左右，以满足制程要求，这就使得对封装后晶圆切割所形成的芯片封装体的尺寸偏厚，后续芯片封装体上模组的整体厚度也偏厚，不能满足市场对于电子产品日益薄化的需求。
现有为了降低晶圆封装的厚度，会将封装完成之后的晶圆表面的上盖基板去除(请参考图2)，使得所述感应区20暴露，虽然晶圆封装体的厚度下降，但是感应区20容易受到污染和损伤，从而影响封装结构的整体性能。
现有亟需一种封装方法，在不影响封装结构性能的同时，降低封装结构的厚度。
发明内容
本发明解决的问题是提供一种封装方法及封装结构，用于降低封装结构的厚度。
为解决上述问题，本发明提供一种封装方法，包括：提供第一基板和第二基板，所述第二基板具有第一表面和与所述第一表面相对的第二表面，将所述第一基板的任一表面和第二基板的第一表面通过粘胶层粘接；在第二基板的第二表面形成凹槽结构；提供基底，所述基底具有第一表面和与所述第一表面相对的第二表面，所述基底的第一表面具有感应区以及位于感应区周围的若干焊垫；将所述第二基板的第二表面与基底的第一表面压合，所述凹槽结构与基底之间构成空腔，使所述感应区位于所述空腔内。
可选的，还包括：将所述第二基板的第二表面与基底的第一表面压合之后，对基底的第二表面进行封装处理；去除所述第一基板以及粘胶层。
可选的，所述对基底的第二表面进行的封装处理包括：对基底的第二表面进行减薄、刻蚀，形成通孔，所述通孔底部暴露出焊垫的部分表面；在基底的第二表面以及通孔的侧壁表面形成绝缘层；在所述绝缘层表面形成连接焊垫的金属层；在所述金属层表面以及绝缘层表面形成具有开口的阻焊层，所述开口暴露出部分金属层表面；在所述金属层表面形成外接凸起。
可选的，所述金属层填充满所述通孔且表面与基底的第二表面齐平；所述阻焊层内的开口暴露出金属层的顶部表面；在所述开口内形成连接金属层顶部表面的外接凸起。
可选的，所述第一基板的材料为玻璃、硅片、陶瓷或塑料。
可选的，所述第一基板的厚度为300μm～500μm。
可选的，所述第二基板的材料为透光材料。
可选的，所述第二基板的材料为无机玻璃或有机玻璃。
可选的，所述第二基板的厚度为100μm～200μm。
可选的，将所述第一基板的一侧表面和第二基板的第一表面通过粘胶层粘接的方法包括：在第一基板的一侧表面形成粘胶层，然后将第二基板的第一表面与所述粘胶层压合，或者在第二基板的第一表面形成粘胶层，然后将第一基板的任一表面与所述粘胶层压合。
可选的，所述粘胶层包括第一粘胶层和第二粘胶层。
可选的，将所述第一基板的一侧表面和第二基板的第一表面通过粘胶层粘接的方法包括：在第一基板的一侧表面形成第一粘胶层、在第二基板的第一表面形成第二粘胶层，或者在第一基板的一侧表面形成第二粘胶层、在第二基板的第一表面形成第一粘胶层；然后将所述第一基板和第二基板通过所述第一粘胶层、第二粘胶层压合。
可选的，通过喷涂、旋涂或黏贴工艺形成所述粘胶层。
可选的，所述第一粘胶层为激光照射分解型粘胶层。
可选的，采用激光照射分解法对所述粘胶层进行处理，使所述粘胶层失去粘性，以去除所述第一基板。
可选的，所述粘胶层为加热分解型粘胶层。
可选的，采用加热分解法对所述粘胶层进行处理，使所述粘胶层失去粘性，以去除所述第一基板。
可选的，通过对第二基板表面进行清洗，去除所述第二基板表面的粘胶层。
可选的，所述凹槽结构的形成方法包括：在所述第二基板的第二表面上形成空腔壁材料层，刻蚀所述空腔壁材料层至第二基板表面，在所述空腔壁材料层内形成凹槽。
可选的，所述凹槽结构的形成方法包括：对所述第二基板的第二表面进行刻蚀，在所述第二基板内形成凹槽。
可选的，所述基底包括若干单元，每一单元对应形成有感应区以及位于感应区周围的若干焊垫；相邻单元之间具有切割道；所述第二基板未与第一基板压合的另一侧表面形成的凹槽结构具有若干凹槽，所述凹槽分别与若干单元上的若干感应区对应；在去除第一基板以及粘胶层之后，沿切割道对基底以及第一基板进行切割，形成若干芯片封装体。
本发明的技术方案还提供一种采用上述封装方法提供的封装结构，包括：第一基板和第二基板，所述第二基板具有第一表面和与所述第一表面相对的第二表面，所述第一基板的任一表面和第二基板的第一表面通过粘胶层粘接；位于所述第二基板的第二表面的凹槽结构；基底，所述基底具有第一表面和与所述第一表面相对的第二表面，所述基底的第一表面具有感应区以及位于感应区周围的若干焊垫；所述第二基板的第二表面与基底的第一表面压合，所述凹槽结构与基底之间构成空腔，所述感应区位于所述空腔内。
可选的，所述第一基板的材料为玻璃、硅片、陶瓷或塑料。
可选的，所述第一基板的厚度为300μm～500μm。
可选的，所述第二基板的材料为透光材料。
可选的，所述第二基板的材料为无机玻璃或有机玻璃。
可选的，所述第二基板的厚度为100μm～200μm。
可选的，所述粘胶层包括第一粘胶层和第二粘胶层。
可选的，第一粘胶层位于第一基板表面，第二粘胶层位于第二基板的第一表面上；或者，所述第二粘胶层位于第一基板表面，所述第一粘胶层位于在第二基板的第一表面上。
可选的，所述第一粘胶层为激光照射分解型粘胶层。
可选的，所述粘胶层为加热分解型粘胶层。
可选的，所述凹槽结构包括：所述第二基板的第二表面上的空腔壁材料层；位于所述空腔壁材料层内的凹槽。
可选的，所述凹槽结构包括位于所述第二基板的第二表面内的凹槽。
可选的，所述基底包括若干单元，每一单元对应形成有感应区以及位于感应区周围的若干焊垫；相邻单元之间具有切割道；位于所述第二基板未与第一基板压合的另一侧表面的凹槽结构具有若干凹槽，所述凹槽分别与若干单元上的若干感应区对应。
可选的，还包括：位于基底的第二表面内的通孔，所述通孔底部暴露出焊垫的部分表面；位于基底的第二表面以及通孔的侧壁表面的绝缘层；位于所述绝缘层表面连接焊垫的金属层；位于所述金属层表面以及绝缘层表面具有开口的阻焊层，所述开口暴露出部分金属层表面；位于所述金属层表面的外接凸起。
可选的，所述金属层填充满所述通孔且表面绝缘层的表面齐平；所述阻焊层内的开口暴露出金属层的顶部表面；在所述开口内形成连接金属层顶部表面的外接凸起。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案提供一种封装方法，将第一基板的一侧表面和第二基板的第一表面通过粘胶层粘接，然后在第二基板的第二表面形成凹槽结构，并与基底的第一表面压合，所述凹槽结构与基底之间构成空腔，使所述基底表面的感应区位于所述空腔内。所述第一基板与第二基板构成双层的上盖基板结构，与基底压合后，可以在后续的封装过程中保护基底上的感应区。而且所述上盖基板为双层结构，便于后续去除其中的第一基板，降低形成的封装结构的厚度。
进一步的，所述封装方法还包括对基底的第二表面进行封装处理，然后去除所述第一基板和粘胶层，使封装结构的厚度下降，并且保留的第二基板依然能够对感应区起到保护作用，从而确保所述封装结构的性能不受外界的影响。所述第二基板的厚度可以为100μm～200μm，由于所述第二基板最终保留在封装结构中，所以所述第二基板的厚度不能过大，否则会导致封装结构厚度不能满足电子产品的薄化要求；而所述第二基板的厚度也不能过小，如果所述第二基板的厚度小于100μm，会导致所述第二基板的强度较弱，能够承受的外应力下降，容易发生碎裂，无法对封装结构内的感应区起到足够的保护作用，容易造成封装结构失效的问题。
进一步的，所述粘胶层包括第一粘胶层和第二粘胶层，所述第一粘胶层为激光照射分解型粘胶层，在激光光照作用下能够使第一粘胶层的材料发生分解而失去粘性。所以，可以激光照射分解法对所述粘胶层进行处理，使所述粘胶层失去粘性，从而使第一基板从粘胶层表面脱落，以去除所述第一基板。采用上述方法去除第一基板，可以避免对所述封装结构其他部分的材料以及器件造成影响。
进一步的，所述粘胶层还可以是热分解型粘胶层，在加热作用下能够使粘胶层的材料发生分解而失去粘性。所以，可以采用加热分解法对所述粘胶层进行处理，使所述粘胶层失去粘性，从而使第一基板从粘胶层表面脱落，以去除所述第一基板。采用上述方法去除第一基板，可以避免对所述封装结构其他部分的材料以及器件造成影响。
本发明的技术方案还提供一种采用上述方法形成的封装结构，所述封装结构包括第一基板和第二基板，所述第一基板的一侧表面和第二基板第一表面通过粘胶层粘接、位于所述第二基板第二表面的凹槽结构；所述第二基板的第二表面与基底的第一表面压合，所述凹槽结构与基底之间构成空腔，使所述基底上的感应区位于所述空腔内。所述第一基板和第二基板构成双层的上盖基板结构，便于后续去除其中的第一基板，降低形成的封装结构的厚度。而不需要采用刻蚀或研磨等工艺使所述上盖基板的厚度下降，从而在降低封装结构的厚度同时，确保保留的第二基板表面平整，其能够对感应区起到保护作用。
附图说明
图1至图2是本发明的现有技术的封装结构的剖面结构示意图；
图3至图13是本发明的实施例的封装结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的封装结构的上盖基板的厚度较大，不能满足市场对于电子产品名日益薄化的需求。并且，对于具有光学传感单元的封装结构，所述封装结构的上盖基板要求具有较高的透光性，如果采用研磨工艺或者刻蚀工艺对上盖基板进行减薄，会使得上盖基板的表面变的粗糙，影响所述上盖基板的透光性，且工艺复杂，成本较高。而去除所述上盖基板，虽然能够降低封装结构的厚度，但是会影响封装结构的性能。
本发明的实施例中，采用将第一基板和第二基板压合形成的双层基板作为封装结构的上盖基板，从而可以在形成封装结构之后，去除厚度较大的第一基板，使的封装结构的厚度下降，并且，所述第二基板依旧能够对器件起到保护作用，避免封装结构的性能受到影响。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图3，提供第一基板100。
所述第一基板100的材料为玻璃、硅片、陶瓷或塑料。所述第一基板100作为后续形成的封装结构的双层上盖基板的一部分，用于保护后续提供的待封装基底表面的感应区，所以要求所述第一基板100的材料为硬质材料，具有较高的强度和耐腐蚀性，可以承受后续封装过程中外界施加的应力以及各种化学污染。
由于所述第一基板100后续不会在封装结构中保留，所以透光或者不透光的材料均可以作为第一基板100的材料，不会对封装结构的性能造成影响。
本实施例中，所述第一基板100的厚度为300μm～500μm，使得所述第一基板100具有足够的厚度及强度，满足后续制成的需要。
请参考图4，提供第二基板200，所述第二基板200具有第一表面200a和与所述第一表面200a相对的第二表面200b。
所述第二基板200具有较高的透光性，为透光材料，且所述第二基板200的表面平整、光滑，不会对入射的光线产生散射、漫反射等，从而确保所述第二基板200具有较高的透光性。
后续提供的待封装的基底上包括感应区，所述感应区为光学感应区。所述第二基板200最终保留在封装结构中，位于光学感应区上方，从而需要选择透光材料作为第二基板200的材料，便于光线透过所述第二基板200照射到所述光学感应区。
具体的，本实施例中，所述第二基板200的材料为无机玻璃或有机玻璃。
所述第二基板200的面积、形状与第一基板100(请参考图4)的面积、形状相同，使得后续将第二基板200与第一基板100压合后，所述第二基板200与第一基板100能够完全重叠。
所述第二基板200的厚度为100μm～200μm。由于所述第二基板200最终保留在封装结构中，所以所述第二基板200的厚度不能过大，否则会导致封装结构厚度不能满足电子产品的薄化要求。而所述第二基板200的厚度也不能过小，如果所述第二基板200的厚度小于100μm，会导致所述第二基板200的强度较弱，能够承受的外应力下降，容易发生碎裂，无法对封装结构内的感应区起到足够的保护作用，容易造成封装结构失效的问题。
所述第二基板200具有两个表面，可以选择其中任一表面作为第一表面200a，而相应的，与该第一表面200a对应的表面作为第二表面200b。
后续将所述第二基板200与第一基板100(请参考图3)通过粘胶层粘接，形成双层上盖基板。
请参考图5至图6，为本实施例中将第二基板200(请参考图4)与第一基板100(请参考图3)通过粘胶层粘接的结构示意图。
请参考图5，在第一基板100的任一表面形成粘胶层101。
所述粘胶层101可以形成在第一基板100的任意一侧表面。所述粘胶层101具有粘性，用于使第一基板100和后续提供的第二基板之间压合为一体，形成双层上盖基板结构。
所述粘胶层101的材料可以为聚合物材料，例如可以是环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、或聚乙烯醇等聚合物材料。
可以通过喷涂、旋涂或黏贴工艺形成所述粘胶层101，以在所述第一基板100的一侧表面形成厚度均匀的粘胶层101，并且使所述粘胶层101的表面平整。
为了便于后续工艺中，将第一基板100和第二基板压合形成双层上盖基板，并在封装完成之后，能够顺利将第一基板100从第二基板上剥离，所述粘胶层101的材料可以是热分解型粘胶层。后续对所述粘胶层101进行加热处理，能够使粘胶层101的材料发生分解，使的所述粘胶层101的粘性消失，从而使第一基板101脱落。
请参考图6，将所述第一基板100的任一表面和第二基板200的第一表面200a通过粘胶层101粘接。
本实施例中，将第二基板200的第一表面200a与第一基板100表面上的粘胶层101压合，从而使得所述第一基板100和第二基板200压合为一体，构成双层结构的上盖基板。并且，由于所述第一基板100和第二基板200之间通过粘胶层101粘接，后续也容易将所述第一基板100与第二基板200分开。
将所述第一基板100和第二基板200压合为一体，形成双层结构的上盖基板，使所述上盖基板具有足够的厚度，能够满足后续封装制程中对于上盖基板的厚度和强度要求。
在本发明的其他实施例中，也可以在第二基板200的第一表面200a上形成粘胶层101之后，再与第一基板100的任一表面进行压合，使所述第一基板100和第二基板200通过粘胶层101粘接，形成双层结构的上盖基板。
在本发明的另一个实施例中，还提供另一种将所述第二基板与第一基板通过粘胶层粘接，形成双层上盖基板的方法，包括：在第一基板100(请参考图3)的任一表面形成第一粘胶层，在第二基板200(请参考图4)的第一表面200a(请参考图4)上形成第二粘胶层，或者在第一基板100任一表面形成第二粘胶层，在第二基板200的第一表面200a上形成第一粘胶层；然后将所述第一基板100和第二基板200通过所述第一粘胶层、第二粘胶层压合，所述第一粘胶层和第二粘胶层构成粘接第一基板100和第二基板200的粘胶层。
所述第一粘胶层和第二粘胶层的材料可以为聚合物材料，例如可以是环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、或聚乙烯醇等聚合物材料。可以通过喷涂、旋涂或黏贴工艺形成所述第一粘胶层和第二粘胶层。
为了便于后续将第一基板100、第二基板200分离，所述粘胶层中的第一粘胶层可以采用激光照射分解型粘胶层，而所述第二粘胶层可以采用任意具有粘性的聚合物材料。后续通过激光照射使所述第一粘胶层发生分解从而失去粘性，使第一基板100、第二基板200分离。
所述第一粘胶层的厚度越大，后续采用激光照射分解法对粘胶层进行处理时需要的激光功率就越大，激光照射产生的热量越高，使得分解效率较低，并且过高的热量容易对粘胶层两侧的第一基板和第二基板性能受到影响，为了避免上述问题，可以采用厚度较低的第一粘胶层，例如使所述第一粘胶层的厚度小于3微米，具体的，所述第一粘胶层的厚度可以是0.2微米～0.9微米，或1.1微米～2微米。
所述第一粘胶层的厚度较低时，粘性也较低，从而需要再形成第二粘胶层，提高第一基板100与第二基板200压合后的粘胶层的总厚度，从而提高粘胶层的粘性，避免所述第一基板100、第二基板200在后续封装过程中分离。
在本发明的其他实施例中，所述第一粘胶层和第二粘胶层还可以都是热分解型粘胶层，后续可以通过加热分解处理，使所述第一粘胶层和第二粘胶层失去粘性。
请参考图7，在第二基板200的第二表面200b形成凹槽结构。
本实施例中，所述凹槽结构包括：所述第二基板200的第二表面200b上的空腔壁材料层201；位于所述空腔壁材料层201内的凹槽202。
具体的，本实施例中，形成所述凹槽结构的形成方法包括：在所述第二基板200的第二表面上形成完整的空腔壁材料层201，刻蚀所述空腔壁材料层201至第二基板200表面，在所述空腔壁材料层201内形成凹槽202。所述凹槽位置与后续提供的基底上的感应区的位置对应。所述凹槽202的深度大于后续提供的基底上的感应区内的器件高度。
本实施例中，所述空腔壁材料层201的材料为光刻胶，可以通过喷涂、旋涂或者黏贴工艺在第二基板200的第二表面200b上形成所述空腔壁材料层201，然后对所述空腔壁材料层201进行曝光、显影，形成所述凹槽202。
在本发明的其他实施例中，所述空腔壁材料层201的材料还可以是氧化硅、氮化硅、氮氧化硅等绝缘介质材料，通过沉积工艺形成所述空腔壁材料层201，并且对所述空腔壁材料层201进行干法刻蚀以在所述空腔壁材料层201内形成凹槽202。
在本发明的其他实施例中，所述凹槽结构可以包括位于所述第二基板200的第二表面200b内的凹槽。具体的，所述凹槽结构的形成方法包括：对所述第二基板200的第二表面200b进行刻蚀，在所述第二基板200内形成凹槽。可以采用干法刻蚀工艺对所述第二基板200进行刻蚀，形成所述凹槽。
请参考图8，提供基底300，所述基底300具有第一表面401和与所述第一表面401相对的第二表面402，所述基底300的第一表面401具有感应区301以及位于感应区301周围的若干焊垫302。
本实施例中，所述基底300为晶圆，包括位于第一表面401的感应区301、围绕感应区301周围的若干分立排布的焊垫302、功能区(未示出)和硅衬底。所述感应区301为光学感应区，所述焊垫302作为感应区301内的器件与外部电路连接的输入/输出端。
图8示出的是具有一个感应区的基底的剖面示意图。
在本发明的其他实施例中，所述基底300可以包括若干单元，每一单元对应形成有感应区301以及位于感应区301周围的若干焊垫302；相邻单元之间具有切割道，便于在封装完成之后，进行切割，形成多个芯片封装体。
请参考图9，将所述第二基板200的第二表面200b与基底300的第一表面401压合，所述凹槽202(请参考图8)与基底300之间构成空腔，使所述感应区301位于所述空腔内。
本实施例中，在所述第二基板200的第二表面200b上的空腔壁材料层201表面形成粘合层与基底300进行压合，所述粘合层可以为高分子粘接材料，例如硅胶、环氧树脂、苯并环丁烯等聚合物材料，可以采用喷涂、旋涂或者黏贴工艺形成所述粘合层。所述粘合层既可以实现粘接作用，又可以起到绝缘和密封作用。
将所述第二基板200的第二表面200b与基底300的第一表面401压合，所述空腔壁材料层201、第二基板200以及基底300之间构成空腔，所述空腔位置与基底300的第一表面401上形成的感应区301相对应，使所述感应区301位于空腔内，而所述感应区301周围的焊垫302位于空腔外侧、所述基底300与空腔壁材料层201之间。
所述感应区301位于空腔内，在后续的封装过程中，受到所述第一基板100、第二基板200以及两侧的空腔壁材料层201的保护，从而避免所述感应区301受到损伤和污染。
在本发明的其他实施例中，所述第二基板200内具有凹槽，可以将第二基板200具有凹槽的一侧表面形成粘合层，直接与基底300的第一表面401进行压合，使得所述第二基板200与基底300之间构成空腔，使所述感应区301位于空腔内。
将所述第二基板200的第二表面200b与基底300的第一表面401压合后，对基底300的第二表面402进行封装处理。
请参考图10，为对基底300的第二表面402进行封装处理的一个实施例，该实施例的封装处理包括：
首先，对基底300的第二表面402进行减薄，使所述基底300的厚度下降，可以采用刻蚀或者化学机械研磨工艺进行所减薄，以便于后续在所述基底300内形成通孔。
然后对基底300的第二表面402进行刻蚀，在所述基底300内形成通孔，所述通孔底部暴露出焊垫302的部分表面，所述通孔用于形成连接焊垫302的金属连接结构。
在基底300的第二表面402以及通孔的侧壁表面形成绝缘层311，所述绝缘层311的材料可以是氧化硅、氮化硅等绝缘介质材料，用于使所述基底300与后续形成的金属层绝缘；再在所述绝缘层311表面形成连接焊垫302的金属层312，所述金属层312与焊垫302电连接。
在所述金属层312表面以及绝缘层311表面形成具有开口的阻焊层313，所述阻焊层313的材料为氧化硅、氮化硅等绝缘介质材料，用于保护所述金属层312，所述开口暴露出部分金属层312表面，便于后续在所述金属层312表面形成焊点。
然后在所述金属层312表面形成外接凸起314，所述外接凸起314可以为焊球、金属柱等连接结构，可以采用铜、铝、金、锡或铅等金属材料。
请参考图11，为对基底300的第二表面402进行封装处理的另一个实施例，所述封装处理包括：对基底300的第二表面402进行减薄后，对基底300的第二表面402进行刻蚀，在所述基底300内形成通孔，所述通孔底部暴露出焊垫302的部分表面；在基底300的第二表面402以及通孔的侧壁表面形成绝缘层303；在所述绝缘层303表面形成连接焊垫302的金属层304，所述金属层304填充满所述通孔且表面与绝缘层303的表面齐平；在所述金属层304表面以及绝缘层303表面形成具有开口的阻焊层305，所述阻焊层305内的开口暴露出金属层304的顶部表面；在所述开口内形成连接金属层304顶部表面的外接凸起306，所述外接凸起306为焊球、金属柱等连接结构，可以采用铜、铝、金、锡或铅等金属材料。
请参考图12和图13，去除所述第一基板100(请参考图10和图11)以及粘胶层101(请参考图10和图11)。图12和图13分别对应上述封装处理的两个实施例所形成的结构。
在对所述第一基板100的第二表面402完成封装处理之后，形成封装结构，但是所述封装结构的基底300的第一表面401上的上盖基板的厚度较大，去除所述第一基板100，可以降低基底300的第一表面401上的上盖基板厚度，并且保留的第二基板101依旧能够对所述基底300上的感应区301起到保护作用。
本实施例中，第一基板100和第二基板200之间的粘胶层101为热分解型粘胶层，在加热作用下能够使粘胶层101的材料发生分解而失去粘性。所以，本实施例中，采用加热分解法对所述粘胶层101进行处理，使所述粘胶层101失去粘性，从而使第一基板从粘胶层101表面脱落，以去除所述第一基板100。所述加热温度小于外接凸起314的熔点，避免对封装结构的性能造成影响。
在本发明的其他实施例中，所述第一基板100和第二基板200之间的粘胶层包括第一粘胶层和第二粘胶层，并且所述第一粘胶层为激光照射分解型粘胶层，可以采用激光照射分解法对所述粘胶层进行处理，使第一粘胶层的材料发生分解而失去粘性。具体的，所述激光照射分解法可以采用波长为1064nm的钇铝石榴石激光，输出功率为15W～40W，在本发明的其他实施例中，还可以采用其他波长的激光，例如紫外波长的激光进行照射。
在本发明的其他实施例中，所述粘胶层101包括第一粘胶层和第二粘胶层，并且所述第一粘胶层和第二粘胶层均为热分解型粘胶层，可以采用加热分解法对所述粘胶层进行处理，使所述第一粘胶层和第二粘胶层均失去粘性，从而使第一基板100和第二基板200分离。
如果采用湿法或者干法刻蚀工艺去除第一基板100，容易对所述封装结构其他部分的材料以及器件造成影响，而采用上述方法则可以避免上述影响。
去除所述第一基板100之后，可以对所述第二基板200表面进行清洗，以去除第二基板200表面残留的粘胶层101，暴露出第二基板200的表面。所述清洗过程采用的清洗剂不会对第二基板200造成腐蚀，从而不会影响第二基板200表面的平整性和透光性。
由于所述第一基板100的厚度较大，去除所述第一基板100之后，使得形成的封装结构的厚度下降，并且保留的第二基板200依然能够对感应区起到保护作用，从而确保所述封装结构的性能不受外界的影响。
综上，本发明的实施中，将第一基板和第二基板通过粘胶层粘接，然后在第二基板的第二表面形成凹槽结构，并与基底的第一表面压合，所述凹槽结构与基底之间构成空腔，使所述基底表面的感应区位于所述空腔内。所述第一基板与第二基板构成双层的上盖基板结构，与基底压合后，可以在后续的封装过程中保护基底上的感应区。而且所述上盖基板为双层结构，便于后续去除其中的第一基板，降低形成的封装结构的厚度。
在本发明的其他实施例中，还提供一种采用上述方法形成的封装结构。
请参考图10和图11，所述封装结构包括：第一基板100和第二基板200，所述第二基板200具有第一表面200a和与所述第一表面200a相对的第二表面200b，所述第一基板100的任一表面和第二基板200的第一表面200a通过粘胶层101粘接；位于所述第二基板200的第二表面200b的凹槽结构；基底300，所述基底300具有第一表面401和与所述第一表面401相对的第二表面402，所述基底300的第一表面401具有感应区301以及位于感应区301周围的若干焊垫302；所述第二基板200的第二表面200b与基底300的第一表面401压合，所述凹槽结构与基底300之间构成空腔，所述感应区301位于所述空腔内。
所述第一基板100的材料为玻璃、硅片、陶瓷或塑料。所述第一基板100作为封装结构的双层上盖基板的一部分，用于保护基底表面的感应区，所以要求所述第一基板100的材料为硬质材料，以具有较高的强度和耐腐蚀性，用于承受外界施加的应力以及各种化学污染。
本实施例中，所述第一基板100的厚度为300μm～500μm，使得所述第一基板100具有足够的厚度及强度，满足后续制成的需要。
所述第二基板200具有较高的透光性，为透光材料，且所述第二基板200的表面平整、光滑，不会对入射的光线产生散射、漫反射等，从而确保所述第二基板200具有较高的透光性。所述基底上包括感应区，所述感应区为光学感应区。所述第二基板200最终保留在封装结构中，位于光学感应区上方，从而需要选择透光材料作为第二基板200的材料，便于光线透过所述第二基板200照射到所述光学感应区。具体的，本实施例中，所述第二基板200的材料为无机玻璃或有机玻璃。
所述第二基板200的面积、形状与第一基板100的面积、形状相同，使得所述第二基板200与第一基板100完全重叠。
所述第二基板200的厚度为100μm～200μm。由于所述第二基板200最终保留在封装结构中，所以所述第二基板200的厚度不能过大，否则会导致封装结构厚度不能满足电子产品的薄化要求。而所述第二基板200的厚度也不能过小，如果所述第二基板200的厚度小于100μm，会导致所述第二基板200的强度较弱，能够承受的外应力下降，容易发生碎裂，无法对封装结构内的感应区起到足够的保护作用，容易造成封装结构失效的问题。
所述第二基板200具有两个表面，可以选择其中任一表面作为第一表面200a，而相应的，与该第一表面200a对应的表面作为第二表面200b。
所述第二基板200的第一表面200a与第一基板100的任一表面通过粘胶层101粘接。所述粘胶层101具有粘性，所述粘胶层101的材料可以为聚合物材料，例如可以是环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、或聚乙烯醇等聚合物材料。
本实施例中，所述粘胶层101的材料可以是热分解型粘胶层。后续对所述粘胶层101进行加热处理，能够使粘胶层101的材料发生分解，使所述粘胶层101的粘性消失，从而使第一基板101脱落。
在本发明的其他实施例中，所述粘胶层101还可以包括第一粘胶层和第二粘胶层。在本发明的一个实施的一个实施例中，第一粘胶层位于第一基板100表面，第二粘胶层位于第二基板200的第一表面200a上；在本发明的另一个实施例中，第二粘胶层位于第一基板100表面，第一粘胶层位于在第二基板200的第一表面200a上。
所述第一粘胶层和第二粘胶层的材料可以为聚合物材料，例如可以是环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、或聚乙烯醇等聚合物材料。
所述粘胶层101中的第一粘胶层可以采用激光照射分解型粘胶层，而所述第二粘胶层可以采用任意具有粘性的聚合物材料。通过激光照射使可以第一粘胶层发生分解从而失去粘性，使第一基板100、第二基板200分离。所述第一粘胶层的厚度小于3微米，具体的，所述第一粘胶层的厚度可以是0.2微米～0.9微米，或1.1微米～2微米。
在本发明的其他实施例中，所述第一粘胶层和第二粘胶层还可以都是热分解型粘胶层，后续可以通过加热分解处理，使所述第一粘胶层和第二粘胶层失去粘性。
本实施例中，所述凹槽结构包括：所述第二基板200的第二表面200b上的空腔壁材料层201；位于所述空腔壁材料层201内的凹槽202。所述空腔壁材料层201的材料为光刻胶，还可以是氧化硅、氮化硅、氮氧化硅等绝缘介质材料。
在本发明的其他实施例中，所述凹槽结构可以包括位于所述第二基板200未与第一基板100压合的另一侧表面内的凹槽。
本实施例中，所述基底300为晶圆，包括位于第一表面401的感应区301，围绕感应区301周围的若干分立排布的焊垫302、功能区(未示出)和硅衬底。所述感应区301为光学感应区，所述焊垫302作为感应区301内的器件与外部电路连接的输入/输出端。
在本发明的其他实施例中，所述基底300可以包括若干单元，每一单元对应形成有感应区301以及位于感应区301周围的若干焊垫302；相邻单元之间具有切割道，便于进行切割，形成多个芯片封装体。位于所述第二基板的第二表面的凹槽结构具有若干凹槽，所述凹槽分别与若干单元上的若干感应区对应。
所述第二基板200的第二表面200b与基底300的第一表面401压合，所述空腔壁材料层201、第二基板200以及基底300之间构成空腔，所述空腔位置与基底300的第一表面401上形成的感应区301相对应，使所述感应区301位于空腔内，而所述感应区301周围的焊垫302位于空腔外侧、所述基底300与空腔壁材料层201之间。所述感应区301受到所述第一基板100、第二基板200以及两侧的空腔壁材料层201的保护，从而避免所述感应区301受到损伤和污染。
请参考图10，本实施例中，所述封装结构还包括：位于基底300的第二表面402内的通孔，所述通孔底部暴露出焊垫302的部分表面；位于基底300的第二表面402以及通孔的侧壁表面的绝缘层311；位于所述绝缘层311表面连接焊垫302的金属层312；位于所述金属层312表面以及绝缘层311表面具有开口的阻焊层313，所述开口暴露出部分金属层312表面；位于所述金属层312表面的外接凸起314，所述外接凸起可以是焊球、金属柱等连接结构，可以采用铜、铝、金、锡或铅等金属材料。
请参考图11，在本发明的另一实施例中，所述封装结构还包括：位于基底300的第二表面402内的通孔，所述通孔底部暴露出焊垫302的部分表面；位于基底300的第二表面402以及通孔的侧壁表面的绝缘层303；位于所述绝缘层30.表面连接焊垫302的金属层304，所述金属层304填充满通孔且表面与绝缘层303表面齐平；所述阻焊层305内的开口暴露出金属层304的顶部表面；在所述开口内形成连接金属层304顶部表面的外接凸起306，所述外接凸起可以是焊球、金属柱等连接结构，所述金属柱的材料可以是铜、铝、金、锡或铅等金属材料。
本发明的实施例还提供另一种采用上述方法形成的封装结构。
请参考图12和图13，所述封装结构包括：第二基板200，所述第二基板200具有第一表面200a和与所述第一表面200a相对的第二表面200b，所述第二基板的厚度为100μm～200μm；位于所述第二基板200第二表面200b的凹槽结构；基底300，所述基底300具有第一表面401和与所述第一表面401相对的第二表面402，所述基底401的第一表面具有感应区301以及位于感应区301周围的若干焊垫302；所述第二基板200的第二表面200b与基底300的第一表面401压合，所述凹槽结构与基底300之间构成空腔，使所述感应区301位于所述空腔内。
所述第二基板200具有较高的透光性，为透光材料，且所述第二基板200的表面平整、光滑，不会对入射的光线产生散射、漫反射等，从而确保所述第二基板200具有较高的透光性。所述第二基板200的材料可以为无机玻璃或有机玻璃。
所述第二基板200的厚度为100μm～200μm，厚度较小，使所述封装结构的厚度较低，满足电子产品的薄化需求。而所述第二基板200的厚度也不能过小，如果所述第二基板200的厚度小于100μm，会导致所述第二基板200的强度较弱，能够承受的外应力下降，容易发生碎裂，无法对封装结构内的器件起到足够的保护作用，容易造成芯片失效的问题。
本实施例中，所述凹槽结构包括：所述第二基板200的第二表面200b上的空腔壁材料层201；位于所述空腔壁材料层201内的凹槽202。所述空腔壁材料层201的材料为光刻胶，还可以是氧化硅、氮化硅、氮氧化硅等绝缘介质材料。在本发明的其他实施例中，所述凹槽结构可以包括位于所述第二基板200的第二表面200b内的凹槽。
本实施例中，所述基底300为晶圆，包括位于第一表面401的感应区301、围绕感应区301周围的若干分立排布的焊垫302、功能区(未示出)和硅衬底。所述感应区301为光学感应区，所述焊垫302作为感应区301内的器件与外部电路连接的输入/输出端。
在本发明的其他实施例中，所述基底300可以包括若干单元，每一单元对应形成有感应区301以及位于感应区301周围的若干焊垫302；相邻单元之间具有切割道，便于进行切割，形成多个芯片封装体。位于所述第二基板200的第二表面200b的凹槽结构具有若干凹槽，所述凹槽分别与若干单元上的若干感应区对应。
所述第二基板200的第二表面200b与基底300的第一表面401压合，所述空腔壁材料层201、第二基板200以及基底300之间构成空腔，所述空腔位置与第二基板200第一表面401上形成的感应区301相对应，使所述感应区301位于空腔内，而所述感应区301周围的焊垫302位于空腔外侧、所述基底300与空腔壁材料层201之间。所述感应区301受到所述第二基板200以及两侧的空腔壁材料层201的保护，从而避免所述感应区301受到损伤和污染。
请参考图12，在本发明的一个实施例中，所述封装结构还包括：位于基底300的第二表面402内的通孔，所述通孔底部暴露出焊垫302的部分表面；位于基底300的第二表面402以及通孔的侧壁表面的绝缘层311；位于所述绝缘层311表面连接焊垫302的金属层312；位于所述金属层312表面以及绝缘层311表面具有开口的阻焊层313，所述开口暴露出部分金属层312表面；位于所述金属层312表面的外接凸起314，所述外接凸起314可以为焊球、金属柱等连接结构，可以采用铜、铝、金、锡或铅等金属材料。
请参考图13，在本发明的另一个实施例中，所述封装结构还可以包括：位于基底300的第二表面402内的通孔，所述通孔底部暴露出焊垫302的部分表面；位于基底300的第二表面402以及通孔的侧壁表面的绝缘层303；位于所述绝缘层303表面连接焊垫302的金属层304，所述金属层304填充满通孔且表面与绝缘层303表面齐平；所述阻焊层305内的开口暴露出金属层304的顶部表面；在所述开口内形成连接金属层304顶部表面的外接凸起306，所述外接凸起可以为焊球、金属柱等连接结构，可以采用铜、铝、金、锡或铅等金属材料。
所述封装结构的基底300的第一表面401上的第二基板200厚度只有100μm～200μm，厚度较小，使所述封装结构的厚度较低，满足电子产品的薄化需求，而且，所述第二基板200能够对第一表面401上的感应区301起到足够的保护作用，避免所述感应区301受到损伤和污染。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (36)

1.一种封装方法，其特征在于，包括：
提供第一基板和第二基板，所述第二基板具有第一表面和与所述第一表面相对的第二表面，将所述第一基板的任一表面和第二基板的第一表面通过粘胶层粘接；
在第二基板的第二表面形成凹槽结构；
提供基底，所述基底具有第一表面和与所述第一表面相对的第二表面，所述基底的第一表面具有感应区以及位于感应区周围的若干焊垫；
将所述第二基板的第二表面与基底的第一表面压合，所述凹槽结构与基底之间构成空腔，使所述感应区位于所述空腔内。
2.根据权利要求1所述的封装方法，其特征在于，还包括：将所述第二基板的第二表面与基底的第一表面压合之后，对基底的第二表面进行封装处理；去除所述第一基板以及粘胶层。
3.根据权利要求2所述的封装方法，其特征在于，所述对基底的第二表面进行的封装处理包括：对基底的第二表面进行减薄、刻蚀，形成通孔，所述通孔底部暴露出焊垫的部分表面；在基底的第二表面以及通孔的侧壁表面形成绝缘层；在所述绝缘层表面形成连接焊垫的金属层；在所述金属层表面以及绝缘层表面形成具有开口的阻焊层，所述开口暴露出部分金属层表面；在所述金属层表面形成外接凸起。
4.根据权利要求3所述的封装方法，其特征在于，所述金属层填充满所述通孔且表面与基底的第二表面齐平；所述阻焊层内的开口暴露出金属层的顶部表面；在所述开口内形成连接金属层顶部表面的外接凸起。
5.根据权利要求1所述的封装方法，其特征在于，所述第一基板的材料为玻璃、硅片、陶瓷或塑料。
6.根据权利要求1所述的封装方法，其特征在于，所述第一基板的厚度为300μm～500μm。
7.根据权利要求1所述的封装方法，其特征在于，所述第二基板的材料为透光材料。
8.根据权利要求7所述的封装方法，其特征在于，所述第二基板的材料为无机玻璃或有机玻璃。
9.根据权利要求1所述的封装方法，其特征在于，所述第二基板的厚度为100μm～200μm。
10.根据权利要求1所述的封装方法，其特征在于，所述将所述第一基板的一侧表面和第二基板的第一表面通过粘胶层粘接的方法包括：在第一基板的一侧表面形成粘胶层，然后将第二基板的第一表面与所述粘胶层压合；或者在第二基板的第一表面形成粘胶层，然后将第一基板的任一表面与所述粘胶层压合。
11.根据权利要求1所述的封装方法，其特征在于，所述粘胶层包括第一粘胶层和第二粘胶层。
12.根据权利要求11所述的封装方法，其特征在于，将所述第一基板的一侧表面和第二基板的第一表面通过粘胶层粘接的方法包括：在第一基板的一侧表面形成第一粘胶层、在第二基板的第一表面形成第二粘胶层，或者在第一基板的一侧表面形成第二粘胶层、在第二基板的第一表面形成第一粘胶层；然后将所述第一基板和第二基板通过所述第一粘胶层、第二粘胶层压合。
13.根据权利要求10或11所述的封装方法，其特征在于，通过喷涂、旋涂或黏贴工艺形成所述粘胶层。
14.根据权利要求12所述的封装方法，其特征在于，所述第一粘胶层为激光照射分解型粘胶层。
15.根据权利要求14所述的封装方法，其特征在于，采用激光照射分解法对所述粘胶层进行处理，使所述粘胶层失去粘性，以去除所述第一基板。
16.根据权利要求10或11所述的封装方法，其特征在于，所述粘胶层为加热分解型粘胶层。
17.根据权利要求16所述的封装方法，其特征在于，采用加热分解法对所述粘胶层进行处理，使所述粘胶层失去粘性，以去除所述第一基板。
18.根据权利要求2所述的封装方法，其特征在于，通过对第二基板表面进行清洗，去除所述第二基板表面的粘胶层。
19.根据权利要求1所述的封装方法，其特征在于，所述凹槽结构的形成方法包括：在所述第二基板的第二表面上形成空腔壁材料层，刻蚀所述空腔壁材料层至第二基板表面，在所述空腔壁材料层内形成凹槽。
20.根据权利要求1所述的封装方法，其特征在于，所述凹槽结构的形成方法包括：对所述第二基板的第二表面进行刻蚀，在所述第二基板内形成凹槽。
21.根据权利要求1所述的封装方法，其特征在于，所述基底包括若干单元，每一单元对应形成有感应区以及位于感应区周围的若干焊垫；相邻单元之间具有切割道；所述第二基板未与第一基板压合的另一侧表面形成的凹槽结构具有若干凹槽，所述凹槽分别与若干单元上的若干感应区对应；在去除第一基板以及粘胶层之后，沿切割道对基底以及第一基板进行切割，形成若干芯片封装体。
22.一种封装结构，其特征在于，包括：
第一基板和第二基板，所述第二基板具有第一表面和与所述第一表面相对的第二表面，所述第一基板的任一表面和第二基板的第一表面通过粘胶层粘接；
位于所述第二基板的第二表面的凹槽结构；
基底，所述基底具有第一表面和与所述第一表面相对的第二表面，所述基底的第一表面具有感应区以及位于感应区周围的若干焊垫；
所述第二基板的第二表面与基底的第一表面压合，所述凹槽结构与基底之间构成空腔，所述感应区位于所述空腔内。
23.根据权利要求22所述的封装结构，其特征在于，所述第一基板的材料为玻璃、硅片、陶瓷或塑料。
24.根据权利要求22所述的封装结构，其特征在于，所述第一基板的厚度为300μm～500μm。
25.根据权利要求22所述的封装结构，其特征在于，所述第二基板的材料为透光材料。
26.根据权利要求25所述的封装结构，其特征在于，所述第二基板的材料为无机玻璃或有机玻璃。
27.根据权利要求22所述的封装结构，其特征在于，所述第二基板的厚度为100μm～200μm。
28.根据权利要求22所述的封装结构，其特征在于，所述粘胶层包括第一粘胶层和第二粘胶层。
29.根据权利要求28所述的封装结构，其特征在于，所述第一粘胶层位于第一基板表面，第二粘胶层位于第二基板的第一表面上；或者，所述第二粘胶层位于第一基板表面，所述第一粘胶层位于在第二基板的第一表面上。
30.根据权利要求28所述的封装结构，其特征在于，所述第一粘胶层为激光照射分解型粘胶层。
31.根据权利要求22或28所述的封装结构，其特征在于，所述粘胶层为加热分解型粘胶层。
32.根据权利要求22所述的封装结构，其特征在于，所述凹槽结构包括：所述第二基板的第二表面上的空腔壁材料层；位于所述空腔壁材料层内的凹槽。
33.根据权利要求22所述的封装结构，其特征在于，所述凹槽结构包括位于所述第二基板的第二表面内的凹槽。
34.根据权利要求22所述的封装结构，其特征在于，所述基底包括若干单元，每一单元对应形成有感应区以及位于感应区周围的若干焊垫；相邻单元之间具有切割道；位于所述第二基板未与第一基板压合的另一侧表面的凹槽结构具有若干凹槽，所述凹槽分别与若干单元上的若干感应区对应。
35.根据权利要求22所述的封装结构，其特征在于，还包括：位于基底的第二表面内的通孔，所述通孔底部暴露出焊垫的部分表面；位于基底的第二表面以及通孔的侧壁表面的绝缘层；位于所述绝缘层表面连接焊垫的金属层；位于所述金属层表面以及绝缘层表面具有开口的阻焊层，所述开口暴露出部分金属层表面；位于所述金属层表面的外接凸起。
36.根据权利要求35所述的封装结构，其特征在于，所述金属层填充满所述通孔且表面与绝缘层的表面齐平；所述阻焊层内的开口暴露出金属层的顶部表面；在所述开口内形成连接金属层顶部表面的外接凸起。
CN201510079349.3A 2015-02-13 2015-02-13 封装方法及封装结构 Pending CN104637967A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201510079349.3A CN104637967A (zh) 2015-02-13 2015-02-13 封装方法及封装结构
JP2017542891A JP2018505564A (ja) 2015-02-13 2015-09-21 パッケージ化方法およびパッケージ構造
KR1020177024914A KR20170108161A (ko) 2015-02-13 2015-09-21 패키징 방법 및 패키징 구조
US15/549,987 US10529758B2 (en) 2015-02-13 2015-09-21 Packaging method and packaging structure
PCT/CN2015/090085 WO2016127645A1 (zh) 2015-02-13 2015-09-21 封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510079349.3A CN104637967A (zh) 2015-02-13 2015-02-13 封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN104637967A true CN104637967A (zh) 2015-05-20

Family

ID=53216502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510079349.3A Pending CN104637967A (zh) 2015-02-13 2015-02-13 封装方法及封装结构

Country Status (5)

Country Link
US (1) US10529758B2 (zh)
JP (1) JP2018505564A (zh)
KR (1) KR20170108161A (zh)
CN (1) CN104637967A (zh)
WO (1) WO2016127645A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118843A (zh) * 2015-09-02 2015-12-02 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN105185751A (zh) * 2015-08-18 2015-12-23 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
WO2016127645A1 (zh) * 2015-02-13 2016-08-18 苏州晶方半导体科技股份有限公司 封装方法及封装结构
WO2017036410A1 (zh) * 2015-09-02 2017-03-09 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN107664887A (zh) * 2016-07-29 2018-02-06 株式会社日本显示器 电子设备及显示装置的制造方法
CN108369935A (zh) * 2015-11-27 2018-08-03 追踪有限公司 具有薄的焊料阻止层的电元器件和用于制造的方法
US10418296B2 (en) 2015-08-18 2019-09-17 China Wafer Level Csp Co., Ltd. Semiconductor chip package structure and packaging method therefor
CN110783317A (zh) * 2019-10-11 2020-02-11 安徽国晶微电子有限公司 感光芯片封装结构
US11482564B2 (en) 2017-09-29 2022-10-25 Samsung Electronics Co., Ltd. Image sensing apparatus
CN116721932A (zh) * 2023-08-08 2023-09-08 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102431750B1 (ko) 2016-03-04 2022-08-12 삼성디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
US9996725B2 (en) * 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428868A (zh) * 2001-12-27 2003-07-09 精工爱普生株式会社 光器件及其制造方法、光模件、电路基板以及电子机器
CN101569012A (zh) * 2006-12-28 2009-10-28 富士胶片株式会社 制造固态成像装置的方法
CN102150269A (zh) * 2008-09-11 2011-08-10 富士胶片株式会社 用于制造固态成像装置的方法
US20120148186A1 (en) * 2010-12-08 2012-06-14 Stmicroelectronics (Grenoble 2) Sas Process for fabricating semiconductor devices and semiconductor devices
CN102610624A (zh) * 2012-03-13 2012-07-25 苏州晶方半导体股份有限公司 半导体封装方法
CN102623471A (zh) * 2012-03-27 2012-08-01 格科微电子（上海）有限公司 图像传感器的封装方法
US20130127000A1 (en) * 2011-11-21 2013-05-23 Vage Oganesian Interposer Package For CMOS Image Sensor And Method Of Making Same
CN203967091U (zh) * 2014-04-01 2014-11-26 苏州晶方半导体科技股份有限公司 晶圆级封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
JP5070757B2 (ja) * 2006-08-01 2012-11-14 大日本印刷株式会社 センサーチップの製造方法
US8110884B2 (en) 2007-12-18 2012-02-07 Micron Technology, Inc. Methods of packaging imager devices and optics modules, and resulting assemblies
JP5334411B2 (ja) 2007-12-30 2013-11-06 株式会社フジクラ 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
CN202523711U (zh) * 2012-03-13 2012-11-07 苏州晶方半导体科技股份有限公司 半导体封装结构及封装模组
CN103904093B (zh) * 2014-04-01 2017-04-19 苏州晶方半导体科技股份有限公司 晶圆级封装结构以及封装方法
CN204497233U (zh) * 2015-02-13 2015-07-22 苏州晶方半导体科技股份有限公司 封装结构
CN104637967A (zh) * 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428868A (zh) * 2001-12-27 2003-07-09 精工爱普生株式会社 光器件及其制造方法、光模件、电路基板以及电子机器
CN101569012A (zh) * 2006-12-28 2009-10-28 富士胶片株式会社 制造固态成像装置的方法
CN102150269A (zh) * 2008-09-11 2011-08-10 富士胶片株式会社 用于制造固态成像装置的方法
US20120148186A1 (en) * 2010-12-08 2012-06-14 Stmicroelectronics (Grenoble 2) Sas Process for fabricating semiconductor devices and semiconductor devices
US20130127000A1 (en) * 2011-11-21 2013-05-23 Vage Oganesian Interposer Package For CMOS Image Sensor And Method Of Making Same
CN102610624A (zh) * 2012-03-13 2012-07-25 苏州晶方半导体股份有限公司 半导体封装方法
CN102623471A (zh) * 2012-03-27 2012-08-01 格科微电子（上海）有限公司 图像传感器的封装方法
CN203967091U (zh) * 2014-04-01 2014-11-26 苏州晶方半导体科技股份有限公司 晶圆级封装结构

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529758B2 (en) 2015-02-13 2020-01-07 China Wafer Level Csp Co., Ltd. Packaging method and packaging structure
WO2016127645A1 (zh) * 2015-02-13 2016-08-18 苏州晶方半导体科技股份有限公司 封装方法及封装结构
CN105185751A (zh) * 2015-08-18 2015-12-23 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
CN105185751B (zh) * 2015-08-18 2018-08-24 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
US10418296B2 (en) 2015-08-18 2019-09-17 China Wafer Level Csp Co., Ltd. Semiconductor chip package structure and packaging method therefor
WO2017036410A1 (zh) * 2015-09-02 2017-03-09 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN105118843A (zh) * 2015-09-02 2015-12-02 苏州晶方半导体科技股份有限公司 封装结构及封装方法
JP2018526827A (ja) * 2015-09-02 2018-09-13 蘇州晶方半導体科技股▲分▼有限公司Ｃｈｉｎａ Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｓｐ Ｃｏ．， Ｌｔｄ． パッケージ構造およびパッケージング方法
CN105118843B (zh) * 2015-09-02 2018-09-28 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN108369935A (zh) * 2015-11-27 2018-08-03 追踪有限公司 具有薄的焊料阻止层的电元器件和用于制造的方法
CN107664887A (zh) * 2016-07-29 2018-02-06 株式会社日本显示器 电子设备及显示装置的制造方法
CN107664887B (zh) * 2016-07-29 2020-12-04 株式会社日本显示器 电子设备及显示装置的制造方法
US11482564B2 (en) 2017-09-29 2022-10-25 Samsung Electronics Co., Ltd. Image sensing apparatus
CN110783317A (zh) * 2019-10-11 2020-02-11 安徽国晶微电子有限公司 感光芯片封装结构
CN116721932A (zh) * 2023-08-08 2023-09-08 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构
CN116721932B (zh) * 2023-08-08 2023-11-14 苏州科阳半导体有限公司 一种传感器芯片的封装方法和封装结构

Also Published As

Publication number Publication date
JP2018505564A (ja) 2018-02-22
US10529758B2 (en) 2020-01-07
WO2016127645A1 (zh) 2016-08-18
KR20170108161A (ko) 2017-09-26
US20180047772A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
CN104637967A (zh) 封装方法及封装结构
JP6315859B2 (ja) 撮像装置、半導体装置および撮像ユニット
TWI701790B (zh) 晶片封裝結構與其形成方法
TWI629759B (zh) 晶片封裝體及其製造方法
US10276540B2 (en) Chip packaging method and chip packaging structure
TWI539538B (zh) 半導體裝置及其製造方法
CN107093586B (zh) 一种芯片的封装结构以及封装方法
TWI430415B (zh) 晶片封裝體及其製造方法
TWI642149B (zh) 晶片封裝體及其製造方法
CN106373971A (zh) 晶片尺寸等级的感测晶片封装体及其制造方法
CN105070667A (zh) 图像传感芯片封装方法
TW201624683A (zh) 感光模組及其製造方法
TW201742200A (zh) 晶片封裝體及其製造方法
CN101304015B (zh) 半导体装置及其制造方法
TWI640089B (zh) 封裝結構及封裝方法
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
CN204497233U (zh) 封装结构
CN111627857A (zh) 封装方法及封装结构
TWI585957B (zh) 半導體結構的製造方法
TWI612651B (zh) 封裝結構及封裝方法
TWI863711B (zh) 晶片封裝體及其製造方法
CN111199906B (zh) 芯片封装体的制造方法
JP2005311345A (ja) 半導体装置及びその製造方法
CN117096165A (zh) 图像传感器封装结构及相关方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150520

RJ01 Rejection of invention patent application after publication