JP5742556B2 - Ａｄｃ - Google Patents

Description

本発明は，ADC及びその補正回路に関する。

アナログデジタル変換器（ADC：Analog Digital Converter）は，アナログ入力信号をデジタル出力信号に変換する回路である。サンプリング周波数を高くするために，複数のADC（ADCチャネル）を設け，その複数のADCが時分割で順々にアナログ入力信号をデジタル出力信号に変換するタイムインタリーブADCが提案されている。タイムインタリーブADCは，高速動作が可能であるが，各ADCの特性が異なっていたり，各ADCが動作するタイミングの関係がずれているとS/N比が低下することがある。

ADCチャネル間の誤差を補正する方法として，フォアグランドキャリブレーションとバックグランドキャリブレーションとが提案されている。前者は，ADCの通常動作時間以外に補正用の時間を必要とする。一方，後者は，ADCの通常動作中に補正をするので，経時変化や温度変化などにより発生する誤差もバックグランドで補正することができる。

非特許文献１は，バックグランドキャリブレーションを行うADCについて記載している。

S. M. Jamal, et al., "A 10b 120Msample/s Time-Interleaved Analog-to-Digital Converter With Digital Background Calibration", JSSC 2002

上記のバックグランドキャリブレーション回路によれば，タイムインタリーブ（時分割）で動作する複数のADCチャネルのうち少なくとも一つに適応フィルタを設け，複数のADCチャネルの出力を加算した加算出力に基づいて適応フィルタの計数を演算している。加算出力のスプリアス信号成分を抑制するように適応フィルタの計数を制御することで，タイムインタリーブのサンプリングタイミングのずれ（スキュー）に起因して発生する誤差であるスプリアス信号成分（誤差信号成分，イメージ信号成分）を抑制しようとしている。

しかしながら，非特許文献１による方法では，入力信号が特定の周波数の場合には適切にスプリアス信号成分を抑制することができず，限定的な周波数のアナログ入力信号にしか適用することができない。

そこで，本発明の目的は，アナログ入力信号に対する周波数の制限を抑制したバックグランドキャリブレーションを行うADCとその補正回路を提供することにある。

ADCの第１の側面は，アナログ入力信号をサンプリング周波数（以下fs）でサンプリングしてデジタル出力信号に変換するADCであって，
前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換（以下ADC）チャネルと，
前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと，
前記デジタル出力信号に応じて前記適応フィルタの係数を生成する補正回路とを有し，
前記補正回路は，前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち，前記イメージ信号成分の直流成分（b）を演算し，前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算する。

ADCの好ましい態様によれば，前記N個は２個であり，前記補正回路は，
前記デジタル出力信号をfs／２だけ周波数推移する周波数推移回路と，
前記周波数推移回路の出力を-π／２位相シフトする位相シフト回路と，
前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第１加算回路と，
前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第１減算回路と，
前記第１加算回路の出力と，前記第１減算回路の出力とを，それぞれ二乗する第１，第２二乗回路と，
前記第１，第２二乗回路の出力をそれぞれ平均化する第１，第２平均化回路と，
前記第１，第２平均化回路の出力の平方根をそれぞれ演算する第１，第２平方根回路と，
前記第１，第２平方根回路の出力を減算して前記イメージ信号成分の直流成分を出力する第２減算回路と，
前記第２減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有する。

上記の第１の側面によれば，イメージ信号成分を抑制するように係数を生成しているので，アナログ入力信号の周波数に依存することなく，イメージ信号成分を抑制することができる。

タイムインタリーブ型のADCを示す図である。 ２分周したサンプリングクロックΦA,ΦBの一例を示す図である。 スキュー誤差を示す図である。 タイムインタリーブ型のADCの例を示す図である。 アナログ入力信号成分とイメージ信号成分とを示す図である。 アナログ入力信号の周波数finがf_s/4の場合（fin=fs/4）のデジタル出力信号D_OUTの周波数特性を示す図である。 第１の実施の形態におけるADCの構成図である。 図７の補正回路２０の各回路要素による演算を示すフローチャート図である。 第２の実施の形態におけるADCの回路図である。 第３の実施の形態におけるADCの回路図である。 第４の実施の形態におけるADCの回路図である。 第５の実施の形態におけるADCの回路図である。 第６の実施の形態におけるADCの回路図である。

図１は，タイムインタリーブ型のADCを示す図である。タイムインタリーブ型のADCは，アナログ入力信号A_INをタイムインタリーブでデジタル出力信号に変換するN個（図１の例では２個）のADCチャネル100,200と，N個のADCチャネル100,200がそれぞれ出力するチャネルデジタル信号D1,D2を合成してデジタル出力信号D_OUTを生成するチャネル合成器1とを有する。チャネル合成器１は，例えば加算器である。

アナログ入力信号A_INは，スイッチSW1,SW2を介してそれぞれのADCチャネル100,200に入力される。スイッチSW1,SW2は，サンプリング周波数fsのサンプリングクロックSCLKに同期して，タイムインタリーブでオンとオフを繰り返す。図１の例では２個のADCチャネルを有するので，スイッチSW1，SW2は，サンプリング周波数fsのサンプリングクロックSCLKを２分周（N個のチャネルならN分周）した周波数fs/2のサンプリングクロックΦA,ΦBの立ち上がりエッジに同期してオンし，それぞれのサンプリングクロックΦA,ΦBがHレベルの間のアナログ入力信号A_INをそれぞれ対応するADCチャネル100,200に入力する。

ADCチャネルはそれぞれADC回路を有し，入力したアナログ入力信号をデジタル信号に変換する。ADCチャネルが有するADC回路は，サンプリング周波数fsのサンプリングクロックSCLKを２分周した周波数fs/2の周期，換言すると，サンプリング周波数fsの２倍の周期でAD変換を行う。

図２は，２分周したサンプリングクロックΦA,ΦBの一例を示す図である。理想的には，サンプリングクロックΦAのオン・デューティ比は５０％であるが，図２に示されるようにHレベルの期間が1/fs＋Δt/2，Lレベルの期間が1/fs-Δt/2となると，サンプリングクロックΦAと位相が反転しているサンプリングクロックΦBの立ち上がりエッジは，理想的なタイミング1/fsよりも-Δt/2だけタイミングが早まっている。このようなADCのサンプリングタイミングのずれ（スキュー）に起因して，AD変換されたチャネルデジタル出力信号D1,D2にはスキュー誤差が発生する。

図３は，スキュー誤差を示す図である。図３には，上段に，サンプリングタイミングとADCチャネル100,200がAD変換するデジタル出力信号ch-1,ch-2とが示され，下段にデジタル出力信号ch-1,ch-2の誤差が示されている。前提として，アナログ入力信号A_INは正弦波または余弦波であるとする。第１のサンプリングクロックΦAの立ち上がりエッジでサンプリングされると，それをAD変換した出力信号は図３中のch-1に示すような波形になる。第１のサンプリングクロックΦAが第２のサンプリングクロックΦBに対してスキューがない場合，図３の下段に示す波形とは異なり，クロックΦAによりサンプリングされAD変換される信号を示す黒丸とクロックΦBによりサンプリングされAD変換される信号を示す白丸には誤差が発生しない。

一方，第１のサンプリングクロックΦAの１８０°の位相よりもΔt/2タイミングが早い第２のサンプリングクロックΦBでサンプリングされAD変換される信号は，図３中のch-2に示す波形になる。つまり，波形ch-2は，クロックΦBのサンプリングタイミングでの波形ch-1の値よりもΔt/2遅れた値になる。しかも，図３の下段に示されるように，クロックΦBによりサンプリングされAD変換される信号を示す白丸には誤差が発生している。

この２つの波形ch-1，ch-2の差がスキュー誤差であり，２つのADCチャネルの出力を合成したデジタル出力信号D_OUTに含まれる。波形ch-1をサンプリングしてAD変換した値は，黒丸のとおり誤差がゼロであるが，波形ch-2をサンプリングしてAD変換した値は，白丸のとおり波形ch-1との差に対応する誤差を有する。つまり，デジタル出力信号D_OUTには，アナログ入力信号成分（波形ch-1の値）に加えて，サンプリングクロックΦBでの波形ch-1，ch-2の差分であるスキュー誤差によるイメージ信号成分（スプリアス成分）が含まれている。

図３の下段のチャネルミスマッチに示されるとおり，このスキュー誤差は，サンプリングクロックΦB（周波数fs/2）の周期2/fs毎に発生し，アナログ入力信号（ch-1の波形）の周期1/finの包絡線の値になる。したがって，このイメージ信号成分は，サンプリング周波数fsの２分の１の高周波fs/2と，アナログ入力信号（ch-1の波形）の周波数finの低周波とを有する波形であり，その周波数はfs/2-finである。

そこで，タイムインタリーブ型のADCに，イメージ信号成分をバックグランドで抑制または除去する補正回路を設けることが提案されている。例えば，前述の非特許文献１である。

図４は，タイムインタリーブ型のADCの例を示す図である。この例は，スキュー誤差をバックグランドでキャリブレーションするADCである。この例も，N=2個のADCチャネル100,200を有する例である。

図４のタイムインタリーブ型のADCは，図１と同様に，２個のADCチャネル100,200と，それらのデジタル出力を合成する加算器１とを有する。さらに，ADCは，第２チャネルのADC200の出力を補正する適応フィルタ１５を有し，そして，ADCは，加算器１により合成されたデジタル出力信号D_OUTに基づいて適応フィルタ１５の係数φ１４を生成する補正回路２０を有する。

補正回路２０は，デジタル出力信号D_OUTからスキュー誤差推定量Δt(n)を演算で求め，その推定量に基づいてフィルタ係数φ１４を算出する。ここで，nはサンプリング回数である。適応フィルタ１５はそのフィルタ係数φ１４に応じて第２のADCチャネル200のデジタル出力D2を遅延した信号の値に補正する。そして，その結果得られたデジタル出力信号D_OUTから再度スキュー誤差推定量Δt(n)を演算し，フィルタ係数φ１４を算出する。このような処理をスキュー誤差推定量Δt(n)がゼロに漸近するまで繰り返すことで，スキュー誤差が校正される。

アナログ入力信号A_INを周波数fin，振幅A/2=aの余弦波（a*cos(fin)）と仮定した場合，加算器１の出力である補正回路２０への入力信号y(n)は，次の通りである。この入力信号y(n)の導出については後に詳述する。
y(n)=a・cosα-b・sinβ (1)
a = A/2 (2)
b = (A・ω_in・Δt)/4∝Δt (3)
ここで，A，ω_in，Δtはそれぞれアナログ入力信号振幅，入力信号の角周波数およびスキュー誤差を示す。

図４の補正回路２０は，周波数推移回路２と，-π／２位相シフト回路３と，式(1)の入力信号y(n) = a・cosα-b・sinβと，位相シフト回路３の出力信号yd1(n) =a・sinβ-b・cosαとを乗算器３０で乗算し，アキュムレータ３１でAC成分を除去しているので，スキュー誤差推定量Δt(n)は以下の式で表される。
Δt(n)=-a・b (4)
つまり，係数演算回路１４は，値-a・bがゼロに漸近するように係数φ１４を演算している。

図５は，アナログ入力信号成分とイメージ信号成分とを示す図である。アナログ入力信号成分（a・cosα）とスキューにより発生したイメージ信号成分（-b・sinβ）は，図５の（１）のような周波数成分fin，fs/2-finを有する。周波数推移回路２が周波数fs/2だけ推移すると，入力信号成分とイメージ信号成分の周波数は，図５の（２）に示すようになる。つまり，互いの周波数が入れ替わった関係になる。そこで，乗算器３０が信号y(n),yd1(n)を乗算し，アキュムレータ３１がAC成分を除去すると，スキュー誤差推定量Δt(n)は，上記の式(4)のようになる。

アナログ入力信号の周波数finがf_s/4以外の場合は，入力信号成分の周波数finとスキュー誤差により発生したイメージ信号成分の周波数fs/2-finが異なるため，式(4)を零に漸近させることによって，式(3)のスキュー誤差Δt(n)に比例した値bを零に漸近することができる。その結果，スキュー誤差Δt(n)を零に漸近させることができる。

しかし，アナログ入力信号の周波数finがf_s/4の場合（fin=fs/4）は，デジタル出力信号D_OUTの周波数特性は，アナログ入力信号成分とイメージ信号成分が同じ周波数fs/4になる。

図６は，アナログ入力信号の周波数finがf_s/4の場合（fin=fs/4）のデジタル出力信号D_OUTの周波数特性を示す図である。上述したとおり，fin＝fs/4の場合は，図５のイメージ信号成分の周波数fs/2-finも，fs/2-fin = fs/4となる。そのため，アナログ入力信号成分aとイメージ信号成分bの区別ができなくなってしまう。つまり，アナログ入力信号の周波数finがf_s/4の場合，式(4)のスキュー補正推定量Δt(n)を零に漸近させる処理は，式(4)のaを零に漸近させている処理なのか，それとも式(4)のbを零に漸近させている処理なのかを区別できなくなってしまう。そのため，スキュー誤差があっても，値aが零に漸近してしまうとスキュー補正推定量Δt(n)(=a・b)=0となり，スキュー誤差を補正できなくなってしまう。

［第１の実施の形態］
図７は，第１の実施の形態におけるADCの構成図である。この例も，タイムインタリーブ型のADCであり，スキュー誤差をバックグランドでキャリブレーションするADCである。この例も，N=2個のADCチャネル100,200を有する。そして，図７のタイムインタリーブ型のADCは，図１と同様に，２個のADCチャネル100,200と，それらのデジタル出力D1,D2を合成する加算器１とを有する。さらに，ADCは，第２チャネルのADC200の出力を補正する適応フィルタ１５を有し，そして，加算器１により合成されたデジタル出力信号D_OUTに基づいて適応フィルタ１５の係数φ１４を生成する補正回路２０を有する。ここまでは，図４と同等である。

ただし，図４と異なり，補正回路２０は，デジタル出力信号D_OUTからアナログ入力信号成分（前述の値a）とスキュー誤差に起因するイメージ信号成分（前述の値b）とを分離して，イメージ信号成分のみを抽出し，それをスキュー誤差推定量Δt(n)として係数演算回路１４に入力している。そして，係数演算回路１４は，その推定量Δt(n)（値bに比例）をゼロに漸近するようにフィルタ係数Wnを算出する。適応フィルタ１５はそのフィルタ係数Wnに応じて第２のADCチャネル200のデジタル出力D2を補正する。さらに，その結果得られたデジタル出力信号D_OUTから再度スキュー誤差推定量Δt(n)を演算し，フィルタ係数Wnを新たに算出し，適応フィルタ１５に設定する。このような処理をスキュー誤差推定量Δt(n) （値bに比例）がゼロに漸近するまで繰り返すことで，スキュー誤差が校正される。

このように，第１の実施の形態のADCでは，補正回路２０がデジタル出力信号D_OUTからアナログ入力信号成分（値a）とイメージ信号成分（値b）とを分離する演算を行い，アナログ入力信号成分（値a）が含まれずイメージ信号成分（値ｂ）が含まれるスキュー誤差推定値Δt(n)をゼロに漸近させるようにフィルタ係数Wnを生成する。したがって，アナログ入力信号A_INの周波数finがfs/4と等しい場合でも，確実にイメージ信号成分（値b）をゼロにするように校正することができる。

本実施の形態における補正回路２０の具体的な演算回路は，次の通りである。補正回路２０は，デジタル出力信号D_OUTをfs／N(N=2の例)だけ周波数推移する周波数推移回路２と，周波数推移回路２の出力を-π／２だけ位相シフトする位相シフト回路３とを有する。さらに，補正回路２０は，デジタル出力信号（y(n)＝a*cosα-b*sinβ,α=fin,β=fs/2-fin）と位相シフト回路３の出力信号(yd1(n)＝a*sinβ-b*cosα)とを加算する第１加算回路５と，デジタル出力信号y(n)から位相シフト回路３の出力信号yd1(n)を減算する第１減算回路４，６とを有し，さらに，第１加算回路５の出力と第１減算回路４，６の出力とをそれぞれ二乗する第１，第２二乗回路７，８と，第１，第２二乗回路の出力をそれぞれ平均化する第１，第２平均化回路９，１０と，それら出力(a-b)²,(a+b)²の平方根(a-b),(a+b)をそれぞれ演算する第１，第２平方根回路１１，１２と，それらの出力を減算してイメージ信号成分の直流成分(-2b)を出力する第２減算回路１３と，その第２減算回路１３の減算出力(-2b)に基づき当該減算出力を抑制するように，つまりゼロに漸近するように係数Wnを生成する係数演算回路１４とを有する。

次に，上記の演算回路によりスキュー誤差推定値Δt(n)がスキュー誤差に起因するイメージ信号成分の値bを含み，アナログ入力信号成分の値ａを含まないことを説明する。以下，図７の回路要素１〜１３の演算式を順番に示す。

図８は，図７の補正回路２０の各回路要素による演算を示すフローチャート図である。図８も参照しながら説明する。

最初に，適応フィルタ１５が動作しない場合の，２つのADCチャネル100,200の出力D1,D2を加算器１で合成したデジタル出力信号y(n)について説明する。この信号y(n)は，補正回路２０に入力される入力信号でもある。

［加算器１とその演算S1］
タイムインタリーブADCのアナログ入力信号A_INを，一例として次の余弦波の信号x(n)とする。
x(n)=a・cos(ω_int+θ) (5)
ここで，そのDC成分であるａは，次の通りであり，Aはアナログ入力信号の振幅を表す。
a = A/2 (6)
このとき，加算器１の出力であるデジタル出力信号D_OUT，つまり補正回路２０の入力信号y(n)は，次の通り，スキュー誤差Δtを含む。
y(n) = a・cos(ω_int+θ)|_{t=nT+Δt/2-(-1)nΔt/2}
= a・cos(ω_in(nT+Δt/2-(-1)ⁿ・Δt/2)+θ) (7)
なお，ω_in，Δt，θはそれぞれアナログ入力信号A_INの角周波数，サンプルクロックのスキュー誤差，初期位相を表す。

つまり，スイッチSW1，SW2は，例えば，サンプル点n＝０〜６において，時間t＝０，T+Δt，2T，3T+Δt，4T，5T+Δtのタイミングでアナログ入力信号A_INをサンプリングする。ここで，T＝1/fsであるが，Δtは図２の場合なら負である。

式(7)を以下のように展開する。
y(n) = a・cos(ω_in(nT+Δt/2)+θ)・cos((-1)ⁿ・ω_in・Δt/2)
+ a・sin(ω_in(nT+Δt/2)+θ)・sin((-1)ⁿ・ω_in・Δt/2)
= a・cos(ω_in(nT+Δt/2)+θ)・cos(ω_in・Δt/2)
+ a・sin(ω_in(nT+Δt/2)+θ)・cos(nπ)・sin(ω_in・Δt/2) (8)
2π=ω_sTであるから，nπ=ω_snT/2という関係式が成り立つので，これを式(8)のnπに代入すると，以下のように展開できる。
y(n) = a・cos(ω_in・Δt/2)・cos(ω_in(nT+Δt/2)+θ)
+ a・sin(ω_in・Δt/2)・sin(ω_in(nT+Δt/2)-ω_snT/2+θ)
= a・cos(ω_in・Δt/2)・cos(ω_in(nT+Δt/2)+θ)
- a・sin(ω_in・Δt/2)・sin((ω_s/2-ω_in) nT-ω_inΔt/2-θ) (9)
なお，ω_inは入力信号の角周波数である。

ここで，|ω_in・Δt/2t|<<1より，
cos(ω_in・Δt/)_≒1 (10)
sin(ω_in・Δt/2)_≒ω_in・Δt/2 (11)
が成り立つ。

そこで，式(10)と(11)を式(9)に代入すると，次の通り，入力信号y(n)が導かれる。
y(n) = a・cos(ω_in(nT+Δt/2)+θ)
-a・ω_in・Δt/2・sin(ω_in(ω_s/2-ω_in) nT-ω_innT/2-θ)
= a・cosα-b・sinβ (12)
ここで，a，b，α，βは，次の通りである
a = A/2 (6)
b = (A・ω_in・Δt)/4 (13)
α = ω_innT+ω_inΔt/2+θ (14)
β = (ω_s/2-ω_in)nT-(ω_inΔt)/2-θ (15)
式(12)の右辺の第一項と第二項は，それぞれアナログ入力信号成分（a・cosα）と，スキューにより発生した誤差に対応するイメージ信号成分（-b・sinβ）を表す。図３の下段や図５の（１）のスペクトラムに示したように，アナログ入力信号成分（a・cosα）は，アナログ入力信号の周波数finの周波数を有する。一方，スキュー誤差によるイメージ信号成分（-b・sinβ）は，サンプリング周波数の1/2の周波数fs/2から入力周波数finを減じた周波数(fs/2-fin)の周波数を有する。

以下の演算では，入力信号y(n)の式(12)からイメージ信号成分（-b・sinβ）のDC成分である-bに比例した値をイメージ誤差Δtとして抽出する。

［周波数推移回路2，S2］
周波数推移回路２は，式(12)のスキュー補正回路の入力信号y(n)をf_s/2周波数推移する。f_sはタイムインタリーブADCのサンプリング周波数であり，式(12)の第一項の周波数finはfin-fs/2になり，第二項の周波数fs/2-finは-finになる。したがって，この周波数推移した信号をy_c(n)とおくと，次の通りである。
y_c(n)= a・cosβ+b・sinα (16)
すなわち，式(12)をf_s/2周波数推移することで，式(16)では，式(12)の第一項と第二項のAC成分cosα，sinβのαとβを置き換えることができた。このことは，図５の（１）を（２）の関係に変換したことを意味する。

図７中，周波数推移回路２は，加算器１の出力y(t)に(-1)ⁿを乗算する乗算器である。f_s/2周波数推移するためには，信号y(t)にcos(2πfs/2・t)を乗算すれば良いが，サンプリング点ｔ＝0,1/fs,2/fs,3/fs〜n/fsでは，cos(2πfs/2・t)＝cos0，cosπ，cos2π，cos3π〜cos(nπ)となり，＋１，−１，＋１，−１〜であるのでcos(2πfs/2・t)＝(-1) ⁿになる。

［位相シフト回路3，S3］
位相シフト回路３は，式(16)の周波数推移した信号y_c(n)を-π/2位相シフトする。この位相シフトした信号をy_d1(n)とおくと，次の通りである。
y_d1(n)=a・sinβ-b・cosα (17)
すなわち，式(16)の信号y_c(n)を-π/2位相シフトすることにより，sinをcosに，cosをsinに変換することができる。これにより，以下に示すとおり，式(16),(17)を加算，減算し，それぞれ二乗した後に平均化により交流成分（AC成分）を除去し，互いに減算すればｂ値を抽出することができる。

［符号反転器4，S4］
式(17)の位相シフトした信号y_d1(n)を符号反転する。この符号反転した信号をy_d2(n)とおくと，次の通りである。
y_d2(n)=-a・sinβ+b・cosα (18)
［加算器5，S5］
加算器５は，式(12)の入力信号y(n)と式(17)の位相シフト信号y_d1(n)を加算する。この加算した信号をy_a1(n)とおくと，次の通りである。
y_a1 (n)=(a-b)・cosα+(a-b)・sinβ (19)
［加算器6，S6］
加算器６は，式(12)の入力信号y(n)と式(18)の符号反転した信号y_d2(n)を加算する。この加算した信号をy_a2(n)とおくと，次の通りである。
y_a2 (n)=(a+b)・cosα-(a+b)・sinβ (20)
すなわち，符号反転器４と加算器６とで減算器が構成されている。

［二乗回路7，S7］
二乗回路７は，式(19)の加算信号y_a1(n)を二乗する。この二乗した信号をy_p1(n)とおくと，次の通りである。
y_p1(n)=(y_a1(n))²=(a-b)²{(1/2)・(cos2α-cos2β)+1-sin(α-β)} (21)
これにより，y_p1(n)は，(a-b)²と，(a-b)²に比例するAC成分とを有する。

［二乗回路8，S8］
二乗回路８は，式(20)の加算信号y_a2(n)を二乗する。この二乗した信号をy_p2(n)とおくと，次の通りである。
y_p2(n)=(y_a2(n))²=(a+b)²{(1/2)・(cos2α-cos2β)+1+sin(α-β)} (22)
これにより，y_p2(n)は，(a+b)²と，(a+b)²に比例するAC成分とを有する。

なお，両二乗回路７，８は，図７の例では，ステップサイズも同時に乗算している。このステップサイズは，係数演算回路１４による最小二乗法に関連し，適切なサイズに設定することで，エラー誤差Δt(n)をゼロに漸近させる速度を最短にすることができる。

［アキュムレータ（累積加算器）9，S9］
アキュムレータ（累積加算器）９は，二乗回路７の出力を累積加算する一種の積分器であり，実質的に式(21)の二乗した信号y_p1(n)の平均値を求める回路である。この平均値をy_m1(n)とおくと，信号y_p1(n)のAC成分は平均化されるとゼロになるので，DC成分だけが残り，次の通りになる。
y_m1(n) = E[y_p1(n)] = (a-b)² (23)
図７中には，アキュムレータ９を実現する回路が破線で囲まれた図に示されている。加算器と遅延回路Dとを有し，入力値に，加算器の出力をサンプル点間の時間遅延させた値を加算することで，入力値を累積加算することができる。

［アキュムレータ（累積加算器）10，S10］
アキュムレータ（累積加算器）１０も，二乗回路８の出力を積分する積分器であり，式(22)の二乗した信号y_p2(n)の平均値を求める回路である。この平均値をy_m2(n)とおくと，上記と同様に，AC成分が平均化によりゼロになり，DC成分だけが残り，次の通りになる。
y_m2(n) = E[y_p2(n)] = (a+b)² (24)
［平方根回路11，S11］
平方根回路１１は，式(23)の平均値y_m1(n)の根号計算をする。この結果をy_r1(n)とおくと，次の通りである。
y_r1(n)=a-b (25)
［平方根回路12，S12］
平方根回路１２は，式(24)の平均値y_m2(n)の根号計算をする。この結果をy_r2(n)とおくと，次の通りである。
y_r2(n)=a+b (26)
［減算回路13，S13］
減算回路１３は，式(25)と(26)の二つの根号計算の結果y_r1(n)とy_r2(n)の差分から，スキュー補正推定量を求める。この補正推定量をΔt(n)とおくと，式(13)から次のようになる。
Δt(n)=y_r2(n)-y_r1(n)=2b=（A・ω_in・Δt）/2∝Δt (27)
式(27)に示すように，スキュー誤差Δtに比例した値2bが算出される。この値2bは，式(12)のアナログ入力信号成分の値aを含まず，式(13)のイメージ信号成分のDC成分ｂを含む。

［係数演算回路14，S14］
そこで，係数演算回路１４は，式(27)の検出されたスキュー補正推定量Δt(n)から，Nタップの適応フィルタ１５の係数w_n=[w_n(0), w_n(1), ... ,w_n(N-1)]^Tを求める。この係数の求め方は最小二乗法による。
w_n(i)=-sin(π×Δt(n))/π(((N-1)/2-i)-Δt(n)) (28)
［適応デジタルフィルタ15，S15］
適応フィルタ１５では，式(28)のように適応フィルタの係数を変更して，第２チャネルのADC200からの出力信号を，スキューΔt(n)だけ遅延させた波形の値に補正する。つまり，図３の波形ch-2を波形ch-1に補正する。

以上のS1〜S15の処理を繰り返して，スキュー誤差Δt(n)を零に漸近させる。この場合，スキュー誤差推定値Δt(n)は，イメージ信号成分のDC成分であるｂ値にのみ比例する値であり，アナログ入力信号成分の値aを含んでいない。したがって，アナログ入力信号の周波数がfs/4の場合であっても，イメージ信号成分だけをゼロに漸近させることができるので，本実施の形態のADCは，広い周波数のアナログ入力信号に適用することができる。

図７の補正回路２０は，サンプリングクロックSCLKに同期して動作する。つまり，２チャネルのADCがそれぞれサンプリングしたアナログ値から変換したデジタル値D1,D2について，それぞれ上記の演算を行いスキュー誤差推定値Δt(n)を抽出し，フィルタ係数Wnを演算する。

［第２の実施の形態］
図９は，第２の実施の形態におけるADCの回路図である。図７のADC回路と同様に，２チャネルのADCチャネル100,200と，第２チャネル側の適応フィルタ１５と，スキュー誤差を補正する補正回路２０とを有する。図７と異なる構成は，補正回路２０が二乗回路７，８とステップサイズを乗算する乗算器7a,8aとを個別に有することである。それ以外の構成は，図７と同じである。

すなわち，図９の補正回路では，式(12)のy(n)と式(17)のy_d1(n)との加算値（加算器５の出力）と減算値（減算器４，６の出力）をそれぞれ二乗回路７，８で二乗し，それに乗算器７ａ，８ａでステップサイズを乗算し，それをアキュムレータ９，１０によりそれぞれ累積加算して平均値を求める。そして，平方根回路１１，１２が，それぞれの平均値を根号計算（平方根を求める演算）を行いy_r1(n)=a-b，y_r2(n)=a+bを求め，減算器１３が２ｂを求める。

係数演算回路１４がこの２ｂ値をゼロに漸近するように係数Ｗｎを求め，適応フィルタ１５に設定する。上記を繰り返すことによりスキュー誤差に対応するｂ値をゼロにすることができる。補正回路２０は，サンプリングクロックSCLKに同期して動作するが，係数演算回路１４は，複数クロック毎に係数を更新してもよい。

［第３の実施の形態］
図１０は，第３の実施の形態におけるADCの回路図である。このADC回路では，補正回路２０が，図９のステップサイズの乗算器７ａ，７ｂとアキュムレータ９，１０の代わりに，移動平均フィルタ回路９ａ，１０ａを有している。それ以外の構成は同じである。

移動平均フィルタ回路９ａ，１０ａは，予め決められた期間における平均値を求める回路である。したがって，二乗回路７，８の出力である式(21)(22)のy_p1(n),y_p2(n)について，予め決められた過去のサンプリング点での平均値を求める。平均値のサンプリング点の数を最適に設定することで，係数演算回路１４による最小二乗法の収斂時間を最短化することができ，図９のステップサイズの設定に対応することが実現できる。

［第４の実施の形態］
図１１は，第４の実施の形態におけるADCの回路図である。このADC回路では，補正回路２０が，図９の二乗回路７，８とステップサイズの乗算器７ａ，８ａとの間に，ロバスト推定回路７ｂ，８ｂを有する。ロバスト推定回路７ｂ，８ｂは，二乗回路７，８の出力である式(21)(22)の信号y_p1(n),y_p2(n)の外れ値による影響を低減する回路である。式(21)(22)の信号y_p1(n),y_p2(n)は，理想値を中心に上下に振動する値になるが，何らかのノイズなどの影響でそれらの理想値を中心とする上下振動する値から大きく外れた値を有することがある。ロバスト推定回路は，このような外れ値を低減する一種の平滑化回路である。

外れ値の影響を低減した後にアキュムレータ９，１０により累積加算値を求めることで，平均値を理想値に近い値にすることができる。外れ値の影響が低減されていないと，平均値は理想値からややずれた値になるので，スキュー誤差推定値Δt(n)は理想値からはずれた値になり，適切にスキュー誤差を除去することができない。ロバスト推定回路７ｂ，８ｂを設けることで，そのような外れ値の影響を抑制する補正ができる。

ロバスト補正された値は，乗算器７ａ，８ａでステップサイズを乗算され，アキュムレータ９，１０により平均化され，平方根回路１１，１２で根号計算され，減算器１３で減算されてスキュー誤差推定値Δt(n)∝２ｂが求められる。この構成は，図９と同じである。

［第５の実施の形態］
図１２は，第５の実施の形態におけるADCの回路図である。このADC回路の補正回路２０は，減算器１３と係数演算回路１４との間に更新制御補償回路１６を有する。更新制御補償回路１６は，例えば，サンプルクロックSCLKのクロックサイクルが規定のサイクル数，例えば５０サンプル点，毎に，減算器１３の出力であるスキュー誤差推定値Δt(n)を更新して，この更新したスキュー誤差推定値Δt(n)を係数演算回路１４に出力し，同時に，アキュムレータ９，１０をリセット信号ＲＳＴでリセットする。

すなわち，更新制御補償回路１６は，適応フィルタ１５に係数Wnが設定された後，規定サンプル点の数だけ乗算器７ａ，８ａの出力をアキュムレータ９，１０に累積加算させ，その累積加算値に基づいて得たスキュー誤差推定値Δt(n)を，新たなスキュー誤差推定値Δt(n)として更新する。そして，更新されたスキュー誤差推定値Δt(n)に基づいて係数演算回路１４が新たな係数Wnを求めて適応フィルタ１５に設定する。したがって，過去のスキュー誤差推定値Δt(n)による影響をなくし，現在のスキュー誤差推定値Δt(n)による係数で補正されたデジタル信号から，次のスキュー誤差推定値Δt(n)を求める。そのため，サンプルクロックサイクル毎に求められたスキュー誤差推定値Δt(n)を係数演算回路１４に入力して新たな係数Wnを求めるよりも，スキュー誤差推定値Δt(n)がゼロに漸近する時のオーバーシュートやアンダーシュートを小さくでき，漸近までの時間を短くできる。また，更新サイクルを適切に選ぶことで，乗算器７ａ，８ａのステップサイズを適切な大きな値に設定することもでき，さらに漸近するまでの時間短縮が図れる。

［第６の実施の形態］
図１３は，第６の実施の形態におけるADCの回路図である。このADC回路の補正回路２０は，移動平均フィルタ７ｃ，８ｃを二乗回路７，８とアキュムレータ９，１０との間に有し，さらに，更新制御補償回路１６を有する。移動平均フィルタ７ｃ，８ｃは，所定のサンプル数の値の平均値を求める。そして，その平均値がアキュムレータ９，１０により累積加算される。移動平均値は，一種の平滑化された値であり，図１１のロバスト推定回路７ｂ，８ｂによるロバスト補正と同等の作用効果を有する。平滑化された値をアキュムレータ９，１０で平均化することで，アキュムレータ９，１０の出力は理想値に近い値になる。

図１３の移動平均フィルタ７ｃ，８ｃには，図１１のステップサイズに対応する値を設定することができる。移動平均値の大きさをステップサイズで適切に調整することで，係数演算回路１４による最小二乗法による漸近までの時間を短くすることができる。

以上の通り，上記の実施の形態のADCによれば，複数のADCチャネルのデジタル出力を合成したデジタル出力信号y(n)を演算して，アナログ入力信号成分の値aとイメージ信号成分の値ｂを含む（a-b）と(a+b)とを求め，それらを減算してアナログ入力信号成分の値ａを除去し，イメージ信号成分の値ｂを抽出する。そして，このイメージ信号成分の値ｂに基づいて最小二乗法により係数Ｗｎを求め適応フィルタ１５に設定する。このイメージ信号成分の値ｂの演算と係数Ｗｎの演算及び設定とを繰り返すことでイメージ信号成分をゼロに漸近させる。

したがって，アナログ入力信号A_INの周波数がサンプリング周波数fsの1/4であるfs/4の場合でも，適切にイメージ信号成分をゼロに漸近させることができる。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
アナログ入力信号をサンプリング周波数（以下fs）でサンプリングしてデジタル出力信号に変換するADCであって，
前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換（以下ADC）チャネルと，
前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと，
前記デジタル出力信号に応じて前記適応フィルタの係数を生成する補正回路とを有し，
前記補正回路は，前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち，前記イメージ信号成分の直流成分を演算し，前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算するADC。

（付記２）
付記１において，
前記N個は２個であり，
前記補正回路は，
前記デジタル出力信号をfs／２周波数推移する周波数推移回路と，
前記周波数推移回路の出力を-π／２位相シフトする位相シフト回路と，
前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第１加算回路と，
前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第１減算回路と，
前記第１加算回路の出力と，前記第１減算回路の出力とを，それぞれ二乗する第１，第２二乗回路と，
前記第１，第２二乗回路の出力をそれぞれ平均化する第１，第２平均化回路と，
前記第１，第２平均化回路の出力の平方根をそれぞれ演算する第１，第２平方根回路と，
前記第１，第２平方根回路の出力を減算して前記イメージ信号成分の直流成分(-2b)を出力する第２減算回路と，
前記第２減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有するADC。

（付記３）
付記２において，
前記第１，第２平均化回路は，前記第１，第２二乗回路の出力をそれぞれ累積加算する第１，第２アキュムレータを有するADC。

（付記４）
付記３において，
前記補正回路は，さらに，
前記第１，第２二乗回路と前記第１，第２アキュムレータとの間に，前記第１，第２二乗回路の出力にそれぞれステップサイズを乗算する第１，第２ステップサイズ乗算器を有し，
前記係数演算回路は，前記第２減算回路の減算出力に基づき最小二乗法により前記係数を演算するADC。

（付記５）
付記４において，
前記補正回路は，さらに，
前記第１，第２二乗回路と前記第１，第２ステップサイズ乗算器との間に，前記第１，第２二乗回路の出力の誤差が大きい値を平滑化するロバスト補正回路を有するADC。

（付記６）
付記３または４において，
前記補正回路は，さらに，
前記第２減算回路の減算出力を，所定サンプリング回数毎に更新すると共に，前記第１，第２アキュムレータを前記所定サンプリング回数毎にリセットして累積加算値をクリアする更新制御補償回路を有するADC。

（付記７）
付記３において，
前記補正回路は，さらに，
前記第１，第２二乗回路と前記第１，第２アキュムレータとの間に，前記第１，第２二乗回路の出力の所定サンプル数の移動平均値をそれぞれ演算する第１，第２移動平均回路を有し，
前記係数演算回路は，前記減算出力に基づき最小二乗法により前記係数を演算するADC。

（付記８）
付記７において，
前記補正回路は，さらに，
前記第２減算回路の減算出力を，所定サンプリング回数毎に更新すると共に，前記第１，第２アキュムレータと前記第１，第２移動平均回路とを前記所定サンプリング回数毎にリセットして累積値をクリアする更新制御補償回路を有するADC。

（付記９）
付記２において，
前記第１，第２平均化回路は，前記第１，第２二乗回路の出力の所定サンプル数の移動平均値をそれぞれ演算する第１，第２移動平均回路と，前記第１，第２移動平均回路の移動平均値を累積加算する第１，第２のアキュムレータとを有するADC。

（付記１０）
アナログ入力信号をサンプリング周波数（以下fs）でサンプリングしてデジタル出力信号に変換するADCであって，
前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換（以下ADC）チャネルと，
前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと，
を有するADCの補正回路において，
前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち，前記イメージ信号成分の直流成分を演算し，前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算するADCの補正回路。

（付記１１）
付記１０において，
前記N個は２個であり，
前記補正回路は，
前記デジタル出力信号をfs／２周波数推移する周波数推移回路と，
前記周波数推移回路の出力を-π／２位相シフトする位相シフト回路と，
前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第１加算回路と，
前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第１減算回路と，
前記第１加算回路の出力と，前記第１減算回路の出力とを，それぞれ二乗する第１，第２二乗回路と，
前記第１，第２二乗回路の出力をそれぞれ平均化する第１，第２平均化回路と，
前記第１，第２平均化回路の出力の平方根をそれぞれ演算する第１，第２平方根回路と，
前記第１，第２平方根回路の出力を減算して前記直流成分を出力する第２減算回路と，
前記第２減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有するADCの補正回路。

（付記１２）
付記１１において，
さらに，
前記第２減算回路の減算出力を，所定サンプリング回数毎に更新すると共に，前記第１，第２アキュムレータを前記所定サンプリング回数毎にリセットして累積加算値をクリアする更新制御補償回路を有するADCの補正回路。

（付記１３）
アナログ入力信号をサンプリング周波数（以下fs）でサンプリングしてデジタル出力信号に変換するADCであって，
前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個のアナログデジタル変換（以下ADC）チャネルと，
前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと，
を有するADCの補正方法において，
前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち，前記イメージ信号成分の直流成分を演算し，前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算し，前記係数を前記適応フィルタに設定するADCの補正方法。

（付記１４）
付記１３において，
前記N個は２個であり，
前記補正方法は，
前記デジタル出力信号をfs／２周波数推移する周波数推移工程と，
前記周波数推移回路の出力を-π／２位相シフトする位相シフト工程と，
前記デジタル出力信号と前記位相シフトした信号とを加算する第１加算工程と，
前記デジタル出力信号から前記位相シフトした信号を減算する第１減算工程と，
前記第１加算工程で加算した信号と，前記第１減算工程で減算した信号とを，それぞれ二乗する第１，第２二乗工程と，
前記第１，第２二乗工程で求めた信号をそれぞれ平均化する第１，第２平均化工程と，
前記第１，第２平均化工程で平均化した信号の出力の平方根をそれぞれ演算する第１，第２平方根工程と，
前記第１，第２平方根工程で生成した信号を減算して前記イメージ信号成分の直流成分を求める第２減算工程と，
前記第２減算工程で求めた直流成分に基づき当該直流成分を抑制するように前記係数を生成する係数演算工程とを有するADCの補正方法。

100,200：ADCチャネル １５：適応フィルタ
２０：補正回路 ２：周波数推移回路
３：−２π位相シフト回路 ５，６：加算回路，減算回路
７，８：二乗回路 ９，１０：アキュムレータ，平均化回路
１１，１２：平方根回路 １３：減算回路
１４：係数演算回路

Claims (10)

1. アナログ入力信号をサンプリング周波数（以下fs）でサンプリングしてデジタル出力信号に変換するADCであって，
   前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個の
   アナログデジタル変換（以下ADC）チャネルと，
   前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
   前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと，
   前記デジタル出力信号に応じて前記適応フィルタの係数を生成する補正回路とを有し，
   前記補正回路は，前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち，前記イメージ信号成分の直流成分を演算し，前記直流成分に基づいて当該直流成分が抑制されるように前記係数を演算するADC。
2. 請求項１において，
   前記N個は２個であり，
   前記補正回路は，
   前記デジタル出力信号をfs／２周波数推移する周波数推移回路と，
   前記周波数推移回路の出力を-π／２位相シフトする位相シフト回路と，
   前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第１加算回路と，
   前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第１減算回路と，
   前記第１加算回路の出力と，前記第１減算回路の出力とを，それぞれ二乗する第１，第２二乗回路と，
   前記第１，第２二乗回路の出力をそれぞれ平均化する第１，第２平均化回路と，
   前記第１，第２平均化回路の出力の平方根をそれぞれ演算する第１，第２平方根回路と，
   前記第１，第２平方根回路の出力を減算して前記イメージ信号成分の直流成分を出力する第２減算回路と，
   前記第２減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有するADC。
3. 請求項２において，
   前記第１，第２平均化回路は，前記第１，第２二乗回路の出力をそれぞれ累積加算する第１，第２アキュムレータを有するADC。
4. 請求項３において，
   前記補正回路は，さらに，
   前記第１，第２二乗回路と前記第１，第２アキュムレータとの間に，前記第１，第２二乗回路の出力にそれぞれステップサイズを乗算する第１，第２ステップサイズ乗算器を有し，
   前記係数演算回路は，前記第２減算回路の減算出力に基づき最小二乗法により前記係数を演算するADC。
5. 請求項４において，
   前記補正回路は，さらに，
   前記第１，第２二乗回路と前記第１，第２ステップサイズ乗算器との間に，前記第１，第２二乗回路の出力の誤差が大きい値を平滑化するロバスト補正回路を有するADC。
6. 請求項３または４において，
   前記補正回路は，さらに，
   前記第２減算回路の減算出力を，所定サンプリング回数毎に更新すると共に，前記第１，第２アキュムレータを前記所定サンプリング回数毎にリセットして累積加算値をクリアする更新制御補償回路を有するADC。
7. 請求項３において，
   前記補正回路は，さらに，
   前記第１，第２二乗回路と前記第１，第２アキュムレータとの間に，前記第１，第２二乗回路の出力の所定サンプル数の移動平均値をそれぞれ演算する第１，第２移動平均回路を有し，
   前記係数演算回路は，前記減算出力に基づき最小二乗法により前記係数を演算するADC。
8. 請求項２において，
   前記第１，第２平均化回路は，前記第１，第２二乗回路の出力の所定サンプル数の移動平均値をそれぞれ演算する第１，第２移動平均回路と，前記第１，第２移動平均回路の移動平均値を累積加算する第１，第２のアキュムレータとを有するADC。
9. アナログ入力信号をサンプリング周波数（以下fs）でサンプリングしてデジタル出力信号に変換するADCであって，
   前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換するN個の
   アナログデジタル変換（以下ADC）チャネルと，
   前記N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと，
   前記N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，
   を有するADCの補正回路において，
   前記デジタル出力信号に含まれる前記アナログ入力信号成分と誤差に対応するイメージ信号成分のうち，前記イメージ信号成分の直流成分を演算し，前記直流成分に基づいて当該直流成分が抑制されるように前記適応フィルタの係数を演算するADCの補正回路。
10. 請求項９において，
    前記N個は２個であり，
    前記補正回路は，
    前記デジタル出力信号をfs／２周波数推移する周波数推移回路と，
    前記周波数推移回路の出力を-π／２位相シフトする位相シフト回路と，
    前記デジタル出力信号と前記位相シフト回路の出力信号とを加算する第１加算回路と，
    前記デジタル出力信号から前記位相シフト回路の出力信号を減算する第１減算回路と，
    前記第１加算回路の出力と，前記第１減算回路の出力とを，それぞれ二乗する第１，第２二乗回路と，
    前記第１，第２二乗回路の出力をそれぞれ平均化する第１，第２平均化回路と，
    前記第１，第２平均化回路の出力の平方根をそれぞれ演算する第１，第２平方根回路と，
    前記第１，第２平方根回路の出力を減算して前記直流成分を出力する第２減算回路と，
    前記第２減算回路の減算出力に基づき当該減算出力を抑制するように前記係数を生成する係数演算回路とを有するADCの補正回路。

Images