[go: up one dir, main page]

KR101659402B1 - 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법 - Google Patents

다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법 Download PDF

Info

Publication number
KR101659402B1
KR101659402B1 KR1020140184472A KR20140184472A KR101659402B1 KR 101659402 B1 KR101659402 B1 KR 101659402B1 KR 1020140184472 A KR1020140184472 A KR 1020140184472A KR 20140184472 A KR20140184472 A KR 20140184472A KR 101659402 B1 KR101659402 B1 KR 101659402B1
Authority
KR
South Korea
Prior art keywords
signal
channel
channels
response
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140184472A
Other languages
English (en)
Other versions
KR20160075921A (ko
Inventor
조치현
이주광
김정환
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020140184472A priority Critical patent/KR101659402B1/ko
Publication of KR20160075921A publication Critical patent/KR20160075921A/ko
Application granted granted Critical
Publication of KR101659402B1 publication Critical patent/KR101659402B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명에 따른 타임 인터리빙 방식의 아날로그-디지털 변환기의 채널 응답 측정 방법은, 제 1 주파수의 제 1 신호와 기준 주파수의 제 2 신호가 혼합된 신호를 상기 아날로그-디지털 변환기에 인가하고 제 1 응답을 측정하는 단계, 제 2 주파수의 제 3 신호와 상기 제 2 신호를 혼합하여 상기 아날로그-디지털 변환기에 인가하고 제 2 응답을 측정하는 단계, 상기 제 2 신호를 기준으로 상기 아날로그-디지털 변환기의 채널 시퀀스를 추정하는 단계, 그리고 상기 추정된 채널 시퀀스, 상기 제 1 내지 제 2 응답을 참조하여 인터리빙되는 복수의 아날로그-디지털 변환기들 각각의 응답 특성을 결정하는 단계를 포함한다.
또한, 상기 측정된 채널 응압 특성을 참조하여 샘플링된 원 측정값을 상기 복수의 채널들 각각으로 분리하되, 각각의 채널에 비어있는 타임 슬롯은 '0'으로 채워 분리 신호(Ymeas)를 생성하는 단계, 상기 채널들 각각에 대응하는 분리 신호에 대한 주파수 영역에서의 벡터 회전량(E)을 생성하는 단계, 그리고 상기 채널들 각각에 대한 응답 특성(H) 및 상기 벡터 회전량(E)을 참조하여 상기 채널들 각각의 복원 신호(Yreconst)를 계산하는 단계를 포함한다.

Description

다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법{MULTI-CHANNEL ADC AND CHANNEL DISTORTION COMPENSATION METHOD OF THE SAME}
본 발명은 전자 장치에 관한 것으로, 더 상세하게는 아날로그 신호를 디지털 신호로 변환하는 다중 채널 아날로그-디지털 변환기의 채널 응답 특성의 측정 방법 및 그것의 채널 왜곡 보상 방법에 관한 것이다.
최근 기술의 진보와 사용자의 요구에 따라 수십 GS/s 이상의 빠른 동작 속도에서도 8비트 이상의 높은 해상도를 갖는 아날로그-디지털 변환기(ADC)에 대한 수요가 급증하고 있다. 샘플링 속도는 증가하는데 반해, ADC의 속도가 따라가지 못하고 있는 실정이다. 따라서, 파이프라인 구조의 ADC를 병렬로 연결하는 다중 채널 방식의 TI(Time-Interleaving) 방식의 ADC가 제안되었다. TI ADC는 상대적으로 저속으로 동작하는 복수의 ADC를 병렬 연결함으로써 소모 전력을 줄이고도 높은 해상도와 빠른 동작 속도를 동시에 제공할 수 있다.
일반적인 TI ADC는 낮은 동작 속도의 sub-ADC를 병렬로 연결하여 공정의 제약 없이 전력 소모는 최적화하면서도 전체 ADC의 동작속도를 향상시킨다. 그러나 병렬로 연결된 sub-ADC들 각각에 의해서 형성되는 다중 채널들 간의 오프셋 부정합, 이득 부정합, 위상, 그리고 샘플링 타이밍 등의 부정합에 의하여 전체 ADC의 성능이 저하되는 문제점들이 있다. 이러한 부정합들은 저주파 측정 신호에서는 많은 연구가 이루어지고 다양한 해결 방법들이 제시되었다. 하지만, 고주파 대역(예컨대, RF 대역)의 측정 신호에서는 이러한 방식들로는 문제해결이 어렵게 된다. 특히, 채널간 이득과 위상의 부정합은 주파수에 따라 상이한 값으로 나타난다. 따라서, 주파수의 변화에 따른 채널간 특성을 측정하고, 측정된 특성을 참조하여 채널간 부정합에 따른 효과를 보상하기 위한 기술이 절실한 실정이다.
따라서, 본 발명은 주파수 의존적인 채널간 부정합을 측정할 수 있는 방법 및 그러한 부정합에 의한 문제를 보상할 수 있는 아날로그-디지털 변환기 및 그것의 채널 부정합 보상 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 타임 인터리빙 방식의 아날로그-디지털 변환기의 채널 응답 측정 방법은, 제 1 주파수의 제 1 신호와 기준 주파수의 제 2 신호가 혼합된 신호를 상기 아날로그-디지털 변환기에 인가하고 제 1 응답을 측정하는 단계, 제 2 주파수의 제 3 신호와 상기 제 2 신호를 혼합하여 상기 아날로그-디지털 변환기에 인가하고 제 2 응답을 측정하는 단계, 상기 제 2 신호를 기준으로 상기 아날로그-디지털 변환기의 채널 시퀀스를 추정하는 단계, 그리고 상기 추정된 채널 시퀀스, 상기 제 1 내지 제 2 응답을 참조하여 인터리빙되는 복수의 아날로그-디지털 변환기들 각각의 응답 특성을 결정하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 타임 인터리빙 방식의 아날로그-디지털 변환기의 왜곡 보상 방법은, 인터리빙되는 상기 아날로그-디지털 변환기의 복수의 채널들 각각에 대한 응답 특성(H)을 측정하는 단계, 샘플링된 원 측정값을 상기 복수의 채널들 각각으로 분리하되, 각각의 채널에 비어있는 타임 슬롯은 '0'으로 채워 분리 신호(Ymeas)를 생성하는 단계, 상기 채널들 각각에 대응하는 분리 신호에 대한 주파수 영역에서의 벡터 회전량(E)을 생성하는 단계, 그리고 상기 채널들 각각에 대한 응답 특성(H) 및 상기 벡터 회전량(E)을 참조하여 상기 채널들 각각의 복원 신호(Yreconst)를 계산하는 단계를 포함한다.
본 발명의 실시 예에 따른 TI 방식의 ADC는 랜덤하게 선택되는 채널들의 시퀀스를 용이하게 추정할 수 있다. 그리고, 본 발명의 ADC에 있어서, 채널들 각각의 벡터 회전량을 사용하여 채널간 상이한 응답 특성에 기인한 왜곡을 보상할 수 있다.
도 1은 본 발명의 실시 예에 따른 아날로그-디지털 변환기의 채널 응답 특성을 측정하는 채널 응답 측정 시스템을 보여주는 블록도이다.
도 2는 도 1의 TI-ADC의 예시적인 구조를 보여주는 블록도이다.
도 3은 도 2의 ADC_1의 구체적인 구성을 예시적으로 보여주는 블록도이다.
도 4는 TI-ADC(130)의 랜덤한 채널 시퀀스를 보여주는 도면이다.
도 5는 본 발명의 채널 시퀀스를 일치시키는 방법을 보여주는 도면이다.
도 6은 본 발명의 시간 인터리빙(TI) 방식의 ADC에서 채널 특성을 측정하는 방법을 간략히 보여주는 순서도이다.
도 7은 본 발명의 채널 선택 시퀀스를 참조하여 측정된 채널들 각각의 응답 특성을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 다른 기술적 특징에 따른 ADC를 보여주는 블록도이다.
도 9는 본 발명의 측정된 값을 채널별로 분리하는 방법을 보여주는 도면이다.
도 10은 수학식 2를 모든 채널에 대해서 나타낸 행렬식을 보여준다.
도 11은 본 발명의 신호 왜곡 보상 방법을 간략히 보여주는 순서도이다.
도 12a 및 도 12b는 본 발명의 효과를 보여주는 스펙트럼도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조번호들을 이용하여 인용될 것이다. 아래에서 설명될 본 발명에 따른 아날로그-디지털 변환기와, 그것에 의해 수행되는 동작은 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다.
도 1은 본 발명의 실시 예에 따른 아날로그-디지털 변환기의 채널 응답 특성을 측정하는 채널 응답 측정 시스템을 보여주는 블록도이다. 도 1을 참조하면, 채널 응답 측정 시스템(100)은 신호 발생기(110), 믹서(120), TI-ADC(130), 그리고 채널 응답 측정부(140)를 포함할 수 있다.
신호 발생기(110)는 제 1 신호 발생기(112)와 제 2 신호 발생기(114)를 포함한다. 제 1 신호 발생기(112)는 주파수를 가변할 수 있는 연속파인 제 1 신호{s(t)}를 생성한다. 제 2 신호 발생기(114)는 이후의 랜덤한 채널 시퀀스를 결정하기 위한 기준 신호로 사용되는 제 2 신호{r(t)}를 생성한다. 채널 응답 측정부(140)의 제어에 따라 제 1 신호 발생기(112)에서 생성되는 제 1 신호{s(t)}의 주파수(f)가 가변될 수 있다. 또한, 채널 응답 측정부(140)의 제어에 따라 제 1 신호 발생기(112)에서 생성되는 연속파인 제 1 신호{s(t)}의 진폭이나 위상 등도 제어될 수 있을 것이다. 더불어, 제 2 신호 발생기(114)에서 생성되는 기준 신호인 제 2 신호{r(t)}의 진폭이나 기준 주파수(fref), 위상 등의 제어도 가능할 것이다.
믹서(120)는 신호 발생기(110)에서 제공되는 제 1 신호{s(t)}와 제 2 신호{r(t)}를 조합한다. 믹서(120)에 의해서 제 1 신호{s(t)}와 제 2 신호{r(t)}를 포함하는 입력 신호{x(t)}가 생성된다.
TI-ADC(130)는 입력 신호{x(t)}를 타임 인터리빙(Time-Interleaving) 방식으로샘플링하여 디지털 신호(Yn)로 출력한다. TI-ADC(130)는 입력 신호{x(t)}를 샘플링하고, 샘플링된 값을 서로 다른 시간 슬롯을 가지고 각각의 채널을 구성하는 복수의 ADC 들에 분배하게 될 것이다. 분배된 복수의 채널들 각각에서는 상대적으로 저속의 ADC를 통해서 분배된 데이터를 처리하여 디지털 신호로 복구한다. TI-ADC(130)의 구체적인 구조는 후술하는 도면들에서 상세히 설명하기로 한다.
채널 응답 측정부(140)는 TI-ADC(130)의 출력 신호(Yn)로부터 채널들 각각에 대한 응답 특성을 측정할 수 있다. 채널 응답 측정부(140)는 TI-ADC(130)의 출력 신호(Yn)를 참조하여, 채널들 각각의 오프셋, 이득, 및 위상차를 측정할 수 있다. 채널 응답 측정부(140)는 이러한 채널들 각각의 부정합 크기를 산출하여, 그 결과를 사용하여 채널들에 대한 비선형 부정합 왜곡(Non-linear mismatch distortion) 을 보정할 수 있다.
일반적으로 고속의 아날로그-디지털 변환기에서 발생하는 인터리빙 동작에서, 복수의 ADC들의 시작 채널은 임의로 결정된다. 따라서, 수차례 채널들 각각의 오프셋, 이득, 및 위상차를 측정하더라도, 측정된 값에 대응하는 채널을 특정하는 것은 용이하지 못한 실정이다. 이러한 임의의 시작 채널(또는 시작 ADC) 변화는 측정된 값을 사용하여 정확한 특성을 결정하는데 어려움으로 작용한다.
본 발명의 채널 응답 측정부(140)는 이러한 문제를 해결하기 위해서 가변되는 주파수의 제 1 신호{s(t)}와 고정된 기준 주파수의 제 2 신호{r(t)}를 사용한다. 즉, 가변되는 주파수의 정현파인 제 1 신호{s(t)}와 고정된 기준 주파수를 갖는 정현파인 제 2 신호{r(t)}를 혼합하여 TI-ADC(130)에 인가한다. 그리고 제 1 신호{s(t)}의 주파수를 가변하면서 서로 다른 주파수에서 이득, 위상, 또는 오프셋 등을 측정할 수 있다. 이때, 제 1 신호{s(t)}의 주파수만 가변했기 때문에, 제 1 주파수(f)를 인가한 신호에 대한 측정값과 제 2 주파수(fref)로 제공되는 신호에 대한 측정값 중에서 기준인 제 2 신호{r(t)}에 대응하는 이득, 위상, 오프셋 등은 크게 변화하지 않는다. 따라서, 제 2 신호{r(t)}에 대한 응답 특성을 기준으로 시작 채널(또는 시작 ADC)을 추정할 수 있다.
여기서, 채널 응답 측정부(140)의 제어에 따라 신호 발생기(110)가 출력하는 신호들이 혼합되어 샘플링된 신호(yn)는 아래 수학식 1로 나타낼 수 있다.
Figure 112014123685015-pat00001
여기서, n은 채널의 수에 해당한다. 그리고 An 및 φn은 채널들 각각에 대한 제 1 신호{s(t)} 성분의 진폭 및 위상을 나타낸다. Aref,n 및 φref,n은 채널들 각각에 대한 제 2 신호{r(t)} 성분의 진폭 및 위상 응답특성을 나타낸다. 또한, offsetn은채널들 각각의 DC 오프셋 응답특성을 나타낸다.
측정용 신호{x(t)}를 제공하기 위하여 제 1 주파수(f)를 가변하면, 실질적으로 주파수 의존적인 특성들은 제 1 신호{s(t)}에 대해서 나타나게 된다. 하지만, 고정적인 주파수로 제공되는 제 2 신호{r(t)}에 대한 응답 성분들은 상대적으로 일정한 값을 유지하게 될 것이다. 이러한 특성을 고려하면, 가변되는 주파수에 의해서 측정된 데이터의 채널 시퀀스들은 기준 신호인 제 2 신호{r(t)}에 대한 응답을 참조하여 용이하게 구분할 수 있다. 그리고 채널 시퀀스의 복원이 이루어진 이후에는 측정된 이득, 위상, 오프셋 등을 통하여 채널들 각각에 대한 특성을 용이하게 계산할 수 있다.
도 2는 도 1의 TI-ADC의 구체적인 구성을 예시적으로 보여주는 블록도이다. 도 2를 참조하면, TI-ADC(130)는 서큘레이터(131), 복수의 ADC들(132~135), 그리고 멀티플렉서(136)를 포함할 수 있다. 여기서, 채널의 수는 샘플링 주파수나 다양한 요구 조건에 따라 임의로 정할 수 있으나, 설명의 편의를 위해서 4개 채널을 구성하는 경우를 예시적으로 설명하기로 한다.
서큘레이터(131)는 입력되는 샘플링 신호{x(t)}를 선택하여 어느 하나의 채널로 전달한다. 즉, 서큘레이터(131)는 복수의 채널들(CH1, CH2, CH3, CH4) 중 어느 하나를 시작으로 순차적으로 입력 신호{x(t)}를 할당하게 될 것이다. 서큘레이터(131)에 의해서 최초 선택된 채널이 제 2 채널(CH2)이라면, 이어서 제 3 채널(CH3), 제 4 채널(CH4), 제 1 채널(CH1) 순으로 입력 신호{x(t)}가 분리되어 전달될 것이다.
복수의 ADC(132~135)들은 각각의 채널을 구성하며, 전달된 입력 신호{x(t)}의 레벨에 대한 논리값을 각각 변환한다. 복수의 ADC(132~135)들은 샘플링 주파수에 비해서 상대적으로 저주파로 설정될 수 있다. 즉, 복수의 ADC(132~135)들의 수가 증가할수록 낮은 주파수로 구동되는 구성들로 구현될 수 있을 것이다.
멀티플렉서(136)는 채널들 각각에 대응하는 ADC(132~135)들의 출력을 선택한다. 결국, 멀티플렉서(136)는 서큘레이터(131)의 시간 정보에 동기화되어 복수의 ADC(132~135)들의 출력을 선택할 것이다. 멀티플렉서(136)에 의해서 순차적으로 선택된 논리값들은 TI-ADC(136)의 출력값(Yn)으로 제공될 것이다.
도 3은 도 2의 ADC의 예시적인 구조를 보여주는 블록도이다. 도 3을 참조하면, 예시적인 복수의 ADC(132~135) 중 제 1 ADC(132)는 아날로그 형태의 입력 신호 x(t)에 대한 사전 증폭기(137), 샘플/홀더 회로(138), 그리고 ADC 회로(139)를 포함한다.
사전 증폭기(137)는 입력되는 아날로그 신호 x(t)를 처리전에 미리 증폭시킨다. 입력되는 아날로그 신호 x(t)의 레벨이 낮은 경우에는 정규화된 레벨로 증폭하여 샘플링을 수행해야 한다. 따라서, 사전 증폭기(137)는 아날로그 신호 x(t)의 레벨이 상대적으로 높은 경우에는 감쇄기(Attenuator)로 제공될 수도 있을 것이다.
샘플/홀더 회로(138)는 샘플링 주기에 따라 증폭된 아날로그 신호 x(t)의 레벨을 다음 샘플링 타임까지 유지시켜 준다. 예를 들면, 아날로그 신호 x(t)가 입력되면 샘플/홀더 회로(138)는 샘플링 클록(CLK)의 상승 에지에서 아날로그 신호 x(t)의 전압 레벨을 다음 상승 에지까지 유지하여 샘플링 신호{x(t)}로 출력할 수 있다.
ADC 회로(139)는 채널들 각각에 할당된 샘플링 신호{x(t)}를 디지털 신호로 변환한다. 타임 인터리빙 방식의 ADC에서 각각의 채널을 구성하는 ADC 회로(139)는 상대적으로 샘플링 주파수에 비하여 낮은 주파수의 클록에서 구동될 수 있다. ADC 회로(139)에 의해서 할당된 샘플링 신호{x(t)}가 디지털 신호(Yn)로 출력된다.
이상의 어느 하나의 채널을 구성하는 ADC의 구체적인 구성이 설명되었다. 각각의 채널은 적어도 상술한 사전 증폭기(137), 샘플/홀더 회로(138), 그리고 ADC 회로(139)가 포함될 것이다. 따라서, 사전 증폭기(137)의 특성 불일치로 인해서 각각의 채널들은 진폭 특성의 부정합을 가질 수 있다. 그리고 샘플/홀더 회로(138)의 특성 차이에 의해서 각각의 채널들은 위상의 부정합을 가질 수 있다. 그리고 ADC 회로(139)의 특성 차이에 의해서 채널들 각각의 출력 신호에는 서로 다른 DC 오프셋이 나타날 수 있을 것이다.
도 4는 TI-ADC(136)의 랜덤한 채널 시퀀스를 보여주는 도면이다. 도 4를 참조하면, 일반적으로 채널 응답 측정 시스템(100)은 샘플링 동작시 최초에 선택되는 채널을 랜덤하게 선택하게 된다.
예를 들면, 1회째 측정시에는 채널의 선택 순서가 (CH1→CH2→CH3→CH4→CH1→CH2→…)으로 진행될 수 있다. 하지만, 2회째 측정시에는 시작 채널은 달라질 수 있다. 즉, 예시적으로 제 4 채널(CH4)을 시작 채널로 선택하게 될 수 있다. 이 경우, 채널 선택 시퀀스는 (CH4→CH1→CH2→CH3→CH4→CH1→…)가 된다. 따라서, 제 1 신호{s(t)}의 주파수를 제 1 주파수(f1)로 제공하여 측정한 결과와, 제 1 신호{s(t)}의 주파수를 제 2 주파수(f2)로 제공하여 측정한 결과 데이터는 시간적으로 어긋나 있을 수 있다. 이런 상태에서 채널들 각각의 응답 특성을 측정하는 것은 무의미하다.
도 5는 본 발명의 채널 스퀀스를 일치시키기 위한 방법을 보여주는 도면이다. 도 5를 참조하면, 고정된 주파수로 제공되는 제 2 신호{r(t)}에 대한 응답 특성을 참조하여 전체 신호의 채널 시퀀스를 추정할 수 있다. 그리고 추정된 채널 시퀀스를 참조하여 각각의 주파수 대역에 따른 채널들 각각의 응답 특성을 구할 수 있다. 좀더 자세히 설명하면 다음과 같다.
먼저, (a) 단계에서 서로 다른 주파수(f1, f2)에 대한 채널들 각각의 응답 특성을 측정한다. 하지만, 이때 서로 다른 주파수들(f1, f2)에 대한 응답 특성은 어느 채널의 시퀀스 결정없이 랜덤하게 출력되는 값들이다. 예시적으로, 2회의 측정을 위해서 제 1 주파수(f1)의 정현파인 제 1 신호{s(t)}), 기준 주파수(fref)의 정현파 신호인 제 2 신호{r(t)}가 TI-ADC(130)에 인가된다. 그리고 출력 신호를 통해서 채널들 각각의 응답 특성이 측정될 것이다. 이때, 각각의 채널들의 응답 특성으로는 진폭(Amplitude)을 응답 특성으로 측정하는 것으로 가정하기로 한다. 그러면, 제 1 신호{s1(t)}에 대한 응답 특성은 채널의 시퀀스는 모르지만, (0.2, 0.3, 0.4, 0.5)의 순서로 측정될 수 있다. 그리고 제 2 신호{r(t)}에 대한 채널들 각각의 응답 특성은 (0.4, 0.3, 0.2, 0.1)로 측정되었다고 가정하기로 한다. 이어서, 제 2 주파수(f2)의 정현파인 제 3 신호{s2(t)}, 기준 주파수(fref)의 정현파 신호인 제 2 신호{r(t)}가 TI-ADC(130)에 인가된다. 그리고 출력 신호를 통해서 채널들 각각의 응답 특성이 측정될 것이다. 그러면, 정확한 채널의 시퀀스는 알 수 없지만, 제 3 신호{s2(t)}에 대한 응답 특성은 (0.7, 0.6, 0.2, 0.0)의 순서로 측정될 수 있다. 그리고 제 2 신호{r(t)}에 대한 채널들 각각의 응답 특성은 (0.2, 0.1, 0.4, 0.3)로 측정되었다고 가정하기로 한다.
(b) 단계에서는 적어도 2회의 측정 결과를 참조해서 주파수의 변화에 대해 자유로운 제 2 신호{r(t)}에 대한 채널들 각각의 응답 특성을 비교하여 채널들의 시퀀스를 복구한다. 즉, 제 2 신호{r(t)}에 대한 1회째 응답 특성들은 (0.4, 0.3, 0.2, 0.1)이고 2회째 응답 특성은 (0.2, 0.1, 0.4, 0.3)이다. 따라서, 응답 특성의 같은 순서로 채널들을 재배열하면, 2회째 측정에서 채널 시퀀스는 2개 채널을 앞으로 당기면 된다.
(c) 단계에서, 채널 응답 측정부(140)는 주파수를 가변하면서 인가한 제 1 신호들{s1(t), s2(t)}에 대한 응답 특성의 배열을 조정한다. 즉, (b) 단계에서 복구된 채널 선택 시퀀스를 적용하면, 제 1 채널(CH1)의 응답 특성은 제 1 주파수 및 제 2 주파수에서 각각 (0.2, 0.2)가 될 것이다. 제 2 채널(CH2)의 응답 특성은 제 1 주파수 및 제 2 주파수에서 각각 (0.3, 0.0)가 될 것이다. 제 3 채널(CH1)의 응답 특성은 제 1 주파수 및 제 2 주파수에서 각각 (0.4, 0.7)가 될 것이다. 제 4 채널(CH4)의 응답 특성은 제 1 주파수 및 제 2 주파수에서 각각 (0.5, 0.6)가 될 것이다.
주파수별 응답 특성이 복수의 채널들 각각에 대해서 상술한 단계를 통해서 측정될 수 있음이 설명되었다. 이러한 TI-ADC(130)의 채널 선택 시퀀스를 복구하면, 임의로 시작 채널의 선택이 이루어지더라도 용이하게 각각의 채널에 대한 응답 특성의 측정이 가능하다. 이러한 채널 선택 시퀀스를 복구하는 동작을 통해서 복수의 채널들 각각에 대한 응답 특성이 계산되고, 계산된 값은 채널들 각각의 부정합을 보상하기 위한 값으로 사용될 수 있을 것이다.
도 6은 본 발명의 시간 인터리빙(TI) 방식의 ADC에서 채널 특성을 측정하는 방법을 간략히 보여주는 순서도이다. 도 6을 참조하면, 측정 신호를 인가할 때, 고정 주파수 성분의 기준 신호를 부가하고, 기준 신호에 대한 응답 특성을 채널 선택 시퀀스를 복구하기 위한 데이터로 사용할 수 있다.
S110 단계에서, TI-ADC(130)에 제 1 주파수(f1)의 정현파인 제 1 신호{s1(t)}, 기준 주파수(fref)의 정현파 신호인 제 2 신호{r(t)}가 조합된 입력 신호가 TI-ADC(130)에 인가된다. 그리고 인가된 제 1 신호{s1(t)} 및 제 2 신호{r(t)} 각각에 대한 응답 특성이 측정될 것이다.
S120 단계에서, TI-ADC(130)에 제 2 주파수(f2)의 정현파인 제 3 신호{s2(t)}, 기준 주파수(fref)의 정현파 신호인 제 2 신호{r(t)}가 TI-ADC(130)에 인가된다. 그리고 인가된 제 3 신호{s3(t)} 및 제 2 신호{r(t)} 각각에 대한 응답 특성이 측정될 것이다.
S130 단계에서, 기준 신호인 제 2 신호{r(t)}의 응답 특성의 배열을 참조하여 S110 단계 및 S120 단계 각각의 채널 선택 시퀀스를 추정한다. 기준 신호 성분은 고정된 기준 주파수(fref)로 제공되기 때문에, 주파수 의존적인 복수의 채널들 각각에 대해 상대적으로 안정적인 응답 특성을 제공하게 될 것이다. 따라서, 제 2 신호{r(t)}의 응답 특성, 즉, 진폭이나 위상 등을 참조하면 임의의 시작 채널의 순서를 용이하게 추정할 수 있다.
S140 단계에서, 추정된 채널 선택 시퀀스를 참조하여 복수회 측정된 채널 응답 특성을 계산하게 될 것이다.
이상에서는 인터리빙되는 채널의 선택 시퀀스를 결정하는 방법이 설명되었다. 여기서, 2회의 서로 다른 주파수의 제 1 신호 및 제 3 신호{s1(t),s2(t)}들이 제공되는 방식으로 본 발명의 특징이 설명되었으나, 이는 예시에 불과하다. 즉, 정확한 채널 응답 특성을 측정하기 위하여 각각 기준 신호를 포함하는 3회 이상 서로 다른 주파수의 신호들{s1(t),s2(t), …,si(t)}을 사용할 수도 있을 것이다.
도 7은 본 발명의 채널 선택 시퀀스를 참조하여 측정된 채널들 각각의 응답 특성을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 주파수에 따른 채널들(CH1, CH2, CH3, CH4) 각각의 진폭 응답 특성과 위상 응답 특성이 도시되어 있다.
가변적인 주파수를 인가하고, 고정 주파수로 제공되는 기준 신호를 참조하여 채널 선택 시퀀스를 복구하면, 모든 채널(CH1, CH2, CH3, CH4)에 대해서 일관되게 응답 특성의 변화를 관찰할 수 있다. 그리고 이러한 응답 특성의 계산은 채널들(CH1, CH2, CH3, CH4) 각각의 위상 응답 특성에 대해서도 용이하게 적용될 수 있다. 뿐만 아니라, 채널들(CH1, CH2, CH3, CH4) 각각의 DC 오프셋 응답 특성도 상술한 방법에 의해서 계산할 수 있음은 잘 이해될 것이다.
도 8은 본 발명의 다른 기술적 특징에 따른 ADC를 보여주는 블록도이다. 도 8을 참조하면, 본 발명의 ADC(200)는 TI-ADC(210) 및 왜곡 보상기(220)를 포함할 수 있다.
TI-ADC(210)는 입력 신호{x(t)}를 타임 인터리빙 방식을 샘플링하여 디지털 신호 Yn로 출력한다. TI-ADC(210)는 입력 신호{x(t)}를 샘플링하고, 샘플링된 값을 서로 다른 시간 슬롯을 가지고 각각의 채널을 구성하는 복수의 ADC 들에 분리하게 될 것이다. 분배된 복수의 채널들 각각에서는 상대적으로 저속의 ADC를 통해서 분배된 데이터를 처리하여 디지털 신호로 복구한다. TI-ADC(210)를 통해서 채널별 분리된 측정 신호 (Yn,meas)가 출력될 수 있을 것이다.
왜곡 보상기(220)는 채널별로 분리된 신호 (Yn,meas)를 주파수 영역에서 처리한다. 이때 채널별로 분리된 신호 (Yn,meas)에 따르면, '0'값이 비어있는 슬롯에 채워진다. 채널별로 분리된 신호에 비어있는 슬롯에 '0'이 부가된 신호는 주파수 영역에서 채널 수만큼 천이(Shift)된 벡터들의 합과 동일하다. 또한, 이때 각 천이된 벡터들은 천이된 횟수와 채널에 따라 각기 다른 회전량(E)을 가지게 될 것이다. 본 발명에서는 주파수 영역에서 이러한 시프트된 횟수와 채널 수에 따른 회전량을 이용하여 왜곡된 신호를 복원할 수 있다. 복원된 신호는 (Yreconst)로 출력된 것이다.
도 9는 본 발명의 측정된 값을 채널별로 분리하는 방법을 보여주는 도면이다. 도 9를 참조하면, 입력되는 신호의 원 측정값은 복수의 채널들(CH1, CH2, CH3, CH4)로 분리될 수 있다. 분리된 채널들 각각에는 원 측정값들 사이에 '0'이 부가된다.
제 1 채널(CH1)에는 원 측정값(1, 2, 1)들이 분리되어 할당된다. 그리고 원 측정값들 사이에 비어있는 슬롯에는 '0'들이 채워진다. 따라서, 원 측정값(1, 2, 1)과 원 측정값들 사이에 '0'이 채워지면, 제 1 채널(CH1)에 형성되는 측정값(Y1 , meas)은 '100020001000'으로 설정될 수 있다.
제 2 채널(CH2)에는 원 측정값(3, 3, 1)들이 분리되어 할당된다. 그리고 원 측정값들 사이에 비어있는 슬롯에는 '0'들이 채워진다. 따라서, 원 측정값(3, 3, 1)과 원 측정값들 사이에 '0'이 채워지면, 제 2 채널(CH2)에 형성되는 측정값(Y2,meas)은 '030003000100'으로 설정될 수 있다.
제 3 채널(CH3)에는 원 측정값(2, 4, 8)들이 분리되어 할당된다. 그리고 원 측정값들 사이에 비어있는 슬롯에는 '0'들이 채워진다. 따라서, 원 측정값(2, 4, 8)과 원 측정값들 사이에 '0'이 채워지면, 제 3 채널(CH3)에 형성되는 측정값(Y3,meas)은 '002000400080'으로 설정될 수 있다.
제 4 채널(CH4)에는 원 측정값(5, 1, 4)들이 분리되어 할당된다. 그리고 원 측정값들 사이에 비어있는 슬롯에는 '0'들이 채워진다. 따라서, 원 측정값(5, 1, 4)과 원 측정값들 사이에 '0'이 채워지면, 제 4 채널(CH4)에 형성되는 측정값(Y4,meas)은 '000500010004'으로 설정될 수 있다.
각각의 채널들(CH1, CH2, CH3, CH4)에 분리되고, 비어 있는 슬롯에 '0'이 채워진 측정값들은 주파수 영역에서 채널수(M)만큼 천이된 벡터들의 합으로 나타낼 수 있다. 더불어, 각각의 천이된 벡터들은 천이된 횟수(k)와 대응하는 채널에 따라 다른 회전량을 가지게 될 것이다. 이러한 관계를 수식으로 나타내면 아래 수학식 2로 나타낼 수 있다.
Figure 112014123685015-pat00002
여기서, M은 채널의 수, Fs는 샘플링 주파수, 그리고 H1(f)은 채널의 응답 함수, 그리고 E는 시프트된 벡터 회전량을 나타낸다.
본 발명의 왜곡 보상기(220)는 상술한 채널들 각각에 원 측정값과 비어있는 타임 슬롯에 '0'을 부가한 값에 대한 벡터 회전량을 고려하여, 왜곡을 보상한 신호를 생성할 수 있다.
도 10은 수학식 2를 모든 채널에 대해서 표현한 행렬식을 보여준다. 도 10을 참조하면, 채널 응답 특성(H)과 벡터 회전량(E), 복원 신호(Yreconst)에 대한 행렬 곱은 채널별 분리된 측정 신호(Ymeas)에 대응한다. 여기서, M개의 채널로 원 측정값을 분리하는 경우라 가정하기로 한다.
채널 응답 특성 행렬(H)은 앞서 도 1에서 설명된 구성 및 방법을 통해서 정확하고 용이하게 계산할 수 있다. 채널 응답 특성(H)은 각각의 채널에 대해서 복수의 주파수 (f + m×Fs/M) 만큼 생성될 것이다. 여기서, m은 0≤m≤M-1의 범위를 갖는 정수이다. 즉, 제 1 채널(CH1)에 대한 채널 응답 특성은 분리된 채널 수만큼의 성분들로 분석될 수 있을 것이다. 이러한 채널 응답 특성은 제 2 채널(CH2), 제 3 채널(CH3), 그리고 제 M 채널(CHM)에 대해서 동일하게 적용된다.
벡터 회전량 행렬(E)은 채널 응답 특성 행렬(H)의 각 요소들에 대한 복소 성분으로 제공될 수 있다. 즉, 비어있는 슬롯에 삽입된 '0'의 수만큼 또는 채널의 수만큼 위상이 천이되는 효과를 제공하기 위한 벡터이다. 벡터 회전량 행렬(E)에 의해서 채널들 각각에 대응하는 채널 응답 특성, 그리고 천이된 벡터들 각각에 대응하는 벡터 회전량이 정의된다.
복원 신호 행렬(Yreconst)은 채널들 각각에 대해서 원 측정값을 할당하고, 비어있는 슬롯에 '0'을 부가하여 생성된 신호에 대해 채널 응답 특성을 적용한 경우 출력 신호로 간주할 수 있다. 그리고 채널별 분리된 측정 신호 행렬(Ymeas)은 각각의 채널들에 대응하는 응답 특성을 적용하기 이전, 즉 왜곡이 포함된 입력 신호에 대응한다.
상술한 행렬식에 의해서 복원 신호 행렬(Y)은 아래 수학식 3과 같이 계산될 수 있다.
Figure 112014123685015-pat00003
수학식 3과 같이 역행렬을 적용하여 왜곡이 보상된 복원 신호 행렬(Yreconst)을 구할 수 있다. 이러한 연산 절차는 앞서 설명된 왜곡 보상기(220)에 의해서 수행될 수 있을 것이다. 또는 이러한 연산 절차는 연산 알고리즘으로 제공되어 다양한 프로세서에 의해서 처리될 수 있을 것이다.
도 11은 본 발명의 신호 왜곡 보상 방법을 간략히 보여주는 순서도이다. 도 11을 참조하면, 채널별로 분리된 측정값과, 이미 산출된 채널 응답 특성을 활용하여 시프트 횟수와 해당 채널에 대해 각기 다른 회전량으로 제공되는 벡터 회전량을 구할 수 있다. 그리고 벡터 회전량을 참조하여 각각의 채널별로 복원 신호를 구할 수 있다.
S210 단계에서, TI-ADC의 각 채널들에 대한 응답 특성이 측정될 것이다. 이러한 응답 특성은 앞서 설명된 고정된 주파수의 기준 신호를 활용하여 높은 정확도로 채널들 각각의 응답 특성이 측정 가능하다.
S220 단계에서, 원 측정값을 복수의 채널들로 분리할 것이다. 원 측정값에 대한 채널들로의 신호 분리는 앞서 설명된 도 9에서 이미 상세히 설명되었다. 즉, 각 채널들로 원 측정값을 순차적으로 분리하고, 각각의 채널들에 비어있는 슬롯은 '0'으로 채우는 과정을 통해서 신호 분리가 수행된다.
S230 단계에서, 주파수 영역에서 수학식 2에 대응하는 행렬 식을 정의한다. 즉, 복수의 채널들로 분리된 신호들은 주파수 영역에서 채널들의 수만큼 천이된 값들의 합과 동일하게 되는 원리를 적용한다. 그리고 이때 각 천이된 벡터들은 천이된 횟수와 대응하는 채널에 따라 각기 다른 회전량을 가지게 될 것이다. 이러한 원리를 적용하여 벡터 회전량 행렬(E)을 구할 수 있다.
S240 단계에서, 앞의 단계들(S210, S230)에서 구해진 행렬들(H, E)을 사용하여 복원 신호를 구한다. 이러한 과정을 통해서 왜곡이 보상된 ADC 신호가 출력될 수 있다.
도 12a 및 도 12b는 본 발명의 효과를 보여주는 스펙트럼이다. 도 12a는 2개의 주파수 성분을 갖는 연속파 신호(2 tone)들에 대해, TI-ADC를 이용하여 측정한 결과이다. 각 채널별 특성이 약간씩 상이하므로 -35~-40㏈의 원신호(f=1656, f=3007 MHz 대역) 이외에도 많은 간섭 신호들이 관찰된다. 이러한 간섭 신호들은 채널간 부정합(채널간 다른 특성)에 의한 것으로 정밀한 측정 신호를 얻기 위해서는 이러한 간섭 신호들은 제거되어야 한다.
도 12b는 본 발명의 채널 응답 특성, 본 발명의 왜곡 보상 방법을 적용하는 경우에 2개의 주파수 성분을 갖는 연속파 신호(2 tone)들에 대한 특성을 보여준다. 여기서, -75~-90㏈ 사이의 간섭 신호들은 모두 제거되었음을 확인할 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (8)

  1. 타임 인터리빙 방식의 아날로그-디지털 변환기의 채널 응답 측정 방법에 있어서:
    제 1 주파수의 제 1 신호와 기준 주파수의 제 2 신호가 혼합된 신호를 상기 아날로그-디지털 변환기에 인가하고 제 1 응답을 측정하는 단계;
    제 2 주파수의 제 3 신호와 상기 제 2 신호를 혼합하여 상기 아날로그-디지털 변환기에 인가하고 제 2 응답을 측정하는 단계;
    상기 제 2 신호를 기준으로 상기 아날로그-디지털 변환기의 채널 시퀀스를 추정하는 단계; 그리고
    상기 추정된 채널 시퀀스, 상기 제 1 내지 제 2 응답을 참조하여 인터리빙되는 복수의 아날로그-디지털 변환기들 각각의 응답 특성을 결정하는 단계를 포함하되,
    상기 채널 시퀀스는 상기 복수의 아날로그-디지털 변환기들 각각에 대응하는 채널들에 대한 서큘레이터에 의한 순차적인 선택 순서 또는 최초로 선택되는 시작 채널에 대한 정보를 포함하는 측정 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 응답 또는 상기 제 2 응답은 상기 제 1 내지 제 3 신호들에 대한 진폭, 위상, 그리고 직류 오프셋 중 적어도 어느 하나에 대한 응답 특성을 포함하는 측정 방법.
  5. 제 1 항에 있어서,
    상기 채널 시퀀스를 추정하는 단계에서, 상기 제 2 신호의 진폭, 위상 또는 DC 오프셋 등의 응답 특성을 기준으로 상기 복수의 아날로그-디지털 변환기들의 응답 특성의 상대적 순서를 일치시키는 단계를 포함하는 측정 방법.
  6. 타임 인터리빙 방식의 아날로그-디지털 변환기의 왜곡 보상 방법에 있어서:
    인터리빙되는 상기 아날로그-디지털 변환기의 복수의 채널들 각각에 대한 응답 특성(H)을 측정하는 단계;
    샘플링된 원 측정값을 상기 복수의 채널들 각각으로 분리하되, 각각의 채널에 비어있는 타임 슬롯은 '0'으로 채워 분리 신호(Ymeas)를 생성하는 단계;
    상기 채널들 각각에 대응하는 분리 신호에 대한 주파수 영역에서의 벡터 회전량(E)을 생성하는 단계; 그리고
    상기 채널들 각각에 대한 응답 특성(H) 및 상기 벡터 회전량(E)을 참조하여 상기 채널들 각각의 복원 신호(Yreconst)를 계산하는 단계를 포함하는 왜곡 보상 방법.
  7. 제 6 항에 있어서,
    상기 벡터 회전량(E)을 생성하는 단계에서, 상기 '0'으로 채워진 타임 슬롯에 대응하는 천이된 벡터들은 천이된 횟수와 상기 복수의 채널들 각각에 대해서 정의되는 행렬식으로 제공되는 왜곡 보상 방법.
  8. 제 7 항에 있어서,
    상기 복원 신호(Yreconst)는,
    Figure 112014123685015-pat00004

    의 관계를 만족시키는 주파수 영역의 행렬식으로부터 계산되는 왜곡 보상 방법.
KR1020140184472A 2014-12-19 2014-12-19 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법 Active KR101659402B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140184472A KR101659402B1 (ko) 2014-12-19 2014-12-19 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140184472A KR101659402B1 (ko) 2014-12-19 2014-12-19 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법

Publications (2)

Publication Number Publication Date
KR20160075921A KR20160075921A (ko) 2016-06-30
KR101659402B1 true KR101659402B1 (ko) 2016-09-26

Family

ID=56352470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140184472A Active KR101659402B1 (ko) 2014-12-19 2014-12-19 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법

Country Status (1)

Country Link
KR (1) KR101659402B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014023164A (ja) 2012-07-23 2014-02-03 Tektronix Inc 時間インタリーブａｄｃの不整合補正方法
JP2014180064A (ja) 2014-07-04 2014-09-25 Tohoku Univ アナログ・ディジタル変換装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6725024B1 (en) * 2000-11-07 2004-04-20 Telefonaktiebolaget Lm Ericsson (Publ) Offset local oscillator frequency
JP5742556B2 (ja) * 2011-07-29 2015-07-01 富士通セミコンダクター株式会社 Ａｄｃ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014023164A (ja) 2012-07-23 2014-02-03 Tektronix Inc 時間インタリーブａｄｃの不整合補正方法
JP2014180064A (ja) 2014-07-04 2014-09-25 Tohoku Univ アナログ・ディジタル変換装置

Also Published As

Publication number Publication date
KR20160075921A (ko) 2016-06-30

Similar Documents

Publication Publication Date Title
JP4547064B2 (ja) Ａ／ｄ変換装置およびキャリブレーション装置
US9030340B1 (en) N-path interleaving analog-to-digital converter (ADC) with background calibration
JP5078045B2 (ja) 信号をデジタル化する装置及び方法
Laghezza et al. Jitter-limited photonic analog-to-digital converter with 7 effective bits for wideband radar applications
EP2961072A1 (en) Multi-channel time-interleaved analog-to-digital converter
US7741982B2 (en) Estimation of timing errors in a time-interleaved analog to digital converter system
US9007250B1 (en) Time-interleaved and sub-band reconstruction approaches to digital-to-analog conversion for high sample rate waveform generation
US8849602B2 (en) Calibrating reconstructed signal using multi-tone calibration signal
KR20120047790A (ko) 타임?인터리빙된 아날로그?디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법
EP2104860B1 (en) Poly-phase electric energy meter
JP2009290885A (ja) Ａ／ｄ変換装置およびキャリブレーション装置
US7903776B2 (en) Jitter measurement apparatus, jitter calculator, jitter measurement method, program, recording medium, communication system and test apparatus
CN108432140B (zh) 一种校正装置和方法
US20240137034A1 (en) Time-interleaved adc skew correction
WO2008009316A1 (en) Undersampling of a repetitive signal for measuring transistion times to reconstruct an analog waveform
Gao et al. An adaptive calibration technique of timing skew mismatch in time-interleaved analog-to-digital converters
KR101659402B1 (ko) 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법
US7183953B2 (en) Calibrating automatic test equipment containing interleaved analog-to-digital converters
EP2450714A2 (en) Test and measurement instrument with oscillator phase dejitter
WO2022036434A2 (en) Apparatus and method for scalable digitization
Hummels Performance improvement of all-digital wide-bandwidth receivers by linearization of ADCs and DACs
Bhatta et al. Time domain characterization and test of high speed signals using incoherent sub-sampling
CN106885932A (zh) 一种示波器及其adc一致性补偿方法
Zhou et al. A digital bandwidth interleaved structure correction method based on itemized correction
US20230308106A1 (en) Combining sampling analog-to-digital converter with continuously integrating analog-to-digital converter

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141219

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160222

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160705

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160919

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160920

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190604

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200812

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210518

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220701

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240703

Start annual number: 9

End annual number: 9