JP5607985B2 - 電源装置および半導体装置 - Google Patents

Description

本発明は、電源装置およびそれに用いられる半導体装置、特に力率改善回路を有する電源装置に関する。

サーバ、家電などに用いられる電源装置においては、交流（ＡＣ）を直流（ＤＣ）に変換する際に、入力電圧と入力電流の波形の違いによって無効な電力が発生するという問題がある。また、入力電圧と入力電流の波形の違いによって高調波電流が発生し、他の電気機器などにノイズの影響を与えるといった問題も懸念されている。この問題の対策として、入力電流の波形を入力電圧と同様な位相や波形に整形する力率改善（ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ））が行われている。

特開平１０−１７４４２８号公報（特許文献１）、特開２００９−２６１０４２号公報（特許文献２）および特開２００７−１９５２８２号公報（特許文献３）には、力率改善回路の例が記載されている。

特開平１０−１７４４２８号公報 特開２００９−２６１０４２号公報 特開２００７−１９５２８２号公報

電源装置においては、スイッチとして用いられるＭＯＳＦＥＴなどのターンＯＮ／ＯＦＦ時のゲート駆動電流やドレイン電圧やドレイン電流の変化に伴う損失（スイッチング損失）が発生し、これによって電力変換効率の低下が問題となる。スイッチング損失は、スイッチング周波数が低いほど、すなわち単位時間当たりのスイッチング回数が少ないほど損失が小さくなる。しかし単純に単位時間当たりのスイッチング回数を少なくすると、電源装置のインダクタや出力平滑容量を大きくする必要があり、実装面積の増大につながることから実用的ではない。

本発明の目的の一つは、力率改善回路を有する電源装置およびそれに用いられる半導体装置の特性を向上させる手段を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

本発明の代表的な実施の形態に関わる電源装置は、出力端子の電圧を分圧する分圧回路の出力電圧と第１の基準電圧との差を増幅する誤差増幅器と、誤差増幅器の出力を電流に変換する発振周波数制御回路と、この発振周波数制御回路の出力電流から三角波を出力する三角波発生回路と、三角波発生回路の出力する三角波に基づきスイッチを開閉するＰＷＭ制御回路と、を含むＰＦＣコントローラを有することを特徴とする。

この電源装置において、三角波発生回路はキャパシタを含み、キャパシタの充放電によって三角波を出力することを特徴としても良い。

この電源装置において、キャパシタには２つの出力を持つ第１のカレントミラー回路及び１つの出力を持つ第２のカレントミラー回路を含み、この第２のカレントミラー回路の電流出力は第１のカレントミラー回路の一方の電流出力を複製するものであり、第１のカレントミラー回路の他方の電流出力と第２のカレントミラー回路の電流出力とをＭＯＳＦＥＴを介して接続し、このＭＯＳＦＥＴはＭＯＳＦＥＴ及び第２のカレントミラー回路の電流出力の接続点に接続されたキャパシタの充放電を行うことを特徴としても良い。

この電源装置において、三角波発生回路は定電圧が入力されるコンパレータを有し、このコンパレータは、キャパシタ、第２のカレントミラー回路の電流出力及びＭＯＳＦＥＴの接続点の電圧とこの定電圧を対比し、ＭＯＳＦＥＴを開閉することでキャパシタの充放電を行うことを特徴としても良い。

この電源装置において、第２のカレントミラー回路の電流出力、ＭＯＳＦＥＴ及びコンパレータの接続点の電圧を三角波として出力することを特徴としても良い。

この電源装置において、発振周波数制御回路はトランジスタを有し、トランジスタのゲート端子に誤差増幅器の出力が入力されることを特徴としても良い。

この電源装置において、トランジスタのコレクタ端子に第３のカレントミラー回路が接続され、第３のカレントミラー回路の電流出力が発振周波数制御回路の出力となることを特徴としても良い。

この電源装置において、発振周波数制御回路は更に定電流源を有し、トランジスタのコレクタ端子に第４のカレントミラー回路が接続され、定電流源の出力電流から第４のカレントミラー回路の出力を引いた電流が発振周波数制御回路の出力電流となることを特徴としても良い。

この電源装置において、発振周波数制御回路は更にトランジスタのエミッタ端子に接続されたクランプ回路を有することを特徴としても良い。

この電源装置において、該電源装置はインターリーブ電流連続モード方式であって、ＰＷＭ制御回路は各系統のスイッチをそれぞれ制御することを特徴としても良い。

本発明の代表的な実施の形態に関わる電源装置は、出力電流測定用抵抗と、この出力電流測定用抵抗の電圧を増幅する電位差増幅器と、電位差増幅器の出力電流から三角波を出力する三角波発生回路と、三角波発生回路の出力する三角波に基づきスイッチを開閉するＰＷＭ制御回路を含むＰＦＣコントローラを有することを特徴とする。

力率改善回路を有する電源装置およびそれに用いられる半導体装置の特性を向上させることができる。

本発明の第１の実施の形態に関わる電源装置の構成を表す回路図である。 ＰＦＣコントローラの構成を表す回路図である。 本発明の第１の実施の形態に関わる発振周波数制御回路、三角波発生回路の具体的構成を表す回路図である。 本発明の第１の実施の形態に関わる、三角波発生回路の動作説明図である。 発振周波数制御回路の周波数変化を説明するためのグラフである。 負荷率と誤差増幅器の出力電圧及びスイッチング周波数の関係を示すグラフである。 本発明の第２の実施の形態に関わる発振周波数制御回路、三角波発生回路の具体的構成を表す回路図である。 本発明の第２の実施の形態に関わる発振周波数制御回路の周波数変化を説明するためのグラフである。 本発明の第２の実施の形態に関わる発振周波数制御回路を適用したＰＦＣコントローラの出力を表すグラフである。 本発明の第３の実施の形態に関わる電源装置の構成を表す回路図である。 本発明の第４の実施の形態に関わる電源装置の構成を表す回路図である。

以下の実施の形態においては、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。しかし、特に明示した場合を除き、それは互いに無関係なものではなく、一方は他方の一部又は全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものでなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素は、特に明示した場合及び原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものでないことは言うまでもない。また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、ＣＭＯＳ（相補型電界効果トランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態で、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と記載した場合、ゲート絶縁膜として非酸化膜を除外するものではない。また、ＭＯＳＦＥＴのゲート長およびゲート幅をそれぞれＬおよびＷという記号を用いて表す。Ｗ／Ｌはゲート長に対するゲート幅の比を表している。

以下、図を用いて本発明の実施の形態を説明する。

（第１の実施の形態）
＜＜電源装置概略＞＞
図１は、第１の実施の形態に関わる電源装置の構成を表す回路図及びこの電源装置に接続される負荷Ｌｄを示している。

この電源装置は、ダイオードブリッジＢ１、インダクタＬ１（昇圧インダクタ、コイル、昇圧コイル）、ダイオードＤ１、分圧回路１、出力平滑容量Ｃｏｕｔ、電流検出抵抗Ｒｓ、抵抗ＲＡＣの他に、ＰＦＣコントローラ１０（ＰＦＣコントローラＩＣ、力率改善コントローラ、力率改善コントローラＩＣ、半導体装置）、スイッチＱ１００を含む。このようにＰＦＣコントローラを用いて力率改善対策を行っている電源装置はアクティブフィルタ方式とも呼ばれる。なお、ダイオードブリッジＢ１は４個のダイオードをブリッジ状に接続した全波整流回路であるが、図１のように省略した形で表している。

インダクタＬ１は、入力電圧（ダイオードブリッジＢ１の出力電圧）の昇圧のために用いられる。インダクタＬ１にはスイッチＱ１００が接続されている。スイッチＱ１００としては、ＭＯＳＦＥＴ又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の素子が使用される。ダイオードＤ１は、電流の流れを一方向に制御するための整流用の受動素子である。

分圧回路１は抵抗Ｒｆ１及びＲｆ２からなる。出力端子の電圧Ｖｏｕｔとグラウンドレベルとの電位差を分圧し、電圧情報ＶＦＢ（＝Ｖｏｕｔ×Ｒｆ２／（Ｒｆ１＋Ｒｆ２））としてＰＦＣコントローラ１０に出力する。

電流検出抵抗Ｒｓは、ダイオードブリッジＢ１と接地電位間の電圧（電流情報出力ＶＣＳ）を検出するための接地抵抗である。

電流検出抵抗ＲＡＣは電流出力情報ＩＡＣを検出するための抵抗である。電流検出抵抗ＲＡＣの一端はダイオードブリッジＢ１とインダクタＬ１の接続点に接続され、他端はＰＷＭ制御回路１０−４中の掛算器＃１に入力される。

電流検出情報ＩＡＣは電流検出抵抗ＲＡＣの抵抗値と電流検出抵抗ＲＡＣの両端の電位差で決定される電圧である。

ＰＦＣコントローラ１０は、電圧情報ＶＦＢ及び電流情報出力ＶＣＳを入力として、スイッチＱ１００のスイッチングを行う制御回路である。

本実施の形態のＰＦＣコントローラ１０は、誤差増幅器１０−１、発振周波数制御回路１０−２、三角波発生回路１０−３、ＰＷＭ制御回路１０−４を含む。特に限定されるわけではないが、ＰＦＣコントローラ１０を構成するこれらの回路は一つの半導体チップ（半導体基板）内に形成されている。

誤差増幅器１０−１は、分圧回路１の出力電圧（電圧情報ＶＦＢ）と基準電圧ＶＳ１の差分を増幅するオペアンプである。オペアンプのゲインをＡとすると、この誤差増幅器１０−１の出力電圧Ｖ１は
Ｖ１＝Ａ×（ＶＳ１−ＶＦＢ）
で表される。電源装置に接続される負荷Ｌｄが重い場合（言い換えれば負荷Ｌｄでの消費電力が大きい場合）、出力電圧Ｖｏｕｔが低下しＶＦＢが低くなる。このため、Ｖ１は高くなる。逆に、電源装置に接続される負荷が軽い場合（言い換えれば負荷Ｌｄでの消費電力が小さい場合）、Ｖ１は低くなる。すなわち、負荷Ｌｄに応じて誤差増幅器１０−１の出力電圧Ｖ１を変化させている。ここで、誤差増幅器１０−１の出力電圧Ｖ１は負荷Ｌｄに応じて連続的に変化することが一つの特徴である。

発振周波数制御回路１０−２は、誤差増幅器１０−１の出力電圧Ｖ１に基づき内部で有する定電流源の出力を調整し、三角波発生回路１０−３を制御する制御回路である。

三角波発生回路１０−３は、ＰＷＭ制御回路１０−４に対して三角波（ランプ波）電圧ＶＴを出力する三角波発生回路である。

ＰＷＭ制御回路１０−４は、スイッチＱ１００のＯｎ（導通状態）／Ｏｆｆ（非導通状態）を行うため、スイッチＱ１００のゲート端子に入力される信号のパルス幅を変化させる制御回路である。

スイッチＱ１００がＯｎの時にインダクタＬ１にエネルギーが蓄積され、Ｏｆｆのときに入力電圧とインダクタＬ１のエネルギーが加算される。そして、このエネルギーを電流として、ダイオードＤ１を介して、出力平滑容量Ｃｏｕｔに供給する。これによって入力電圧を昇圧することができる。また、このスイッチＱ１００のＯｎ／Ｏｆｆ比（デューティ比）を調整することで出力電圧Ｖｏｕｔの値を調整することができる。

＜＜ＰＷＭ制御回路＞＞
図２は、このＰＷＭ制御回路１０−４の構成を表す回路図である。

このＰＷＭ制御回路１０−４は、掛算器＃１、誤差増幅器＃２、コンパレータ＃３、フリップフロップ＃４、抵抗＃５、バッファ＃６を含んでいる。

掛算器（乗算器）＃１は、誤差増幅器１０−１の出力電圧Ｖ１と電流検出抵抗ＲＡＣの出力電圧を掛け合わせ、その積に比例する電圧を出力するアナログ乗算器である。

誤差増幅器＃２は、掛算器の出力と接地電圧との誤差を増幅する誤差増幅器である。この際、誤差増幅器＃２に入力される掛算器の出力は抵抗＃５を介して電流情報出力ＶＣＳが結合される。これにより、抵抗Ｒｓを介して抵抗＃５にかかる電圧によって誤差増幅器＃２に帰還がかかる。

コンパレータ＃３は、誤差増幅器＃２の出力電圧と、三角波発生回路１０−３の出力する三角波電圧ＶＴを対比しその誤差を出力する比較器である。

フリップフロップ＃４は、スイッチＱ１００のＯｎ／Ｏｆｆ制御端子（ゲート端子）を駆動するためのＲＳフリップフロップ回路である。フリップフロップ＃４のセット端子には上記コンパレータ＃３の出力が「１」になることで１を出力し、フリップフロップ＃４のリセット端子に入力されるリセットパルスが入力される（＝リセット端子が「１」になる）ことでフリップフロップ＃４は「０」を出力する。

バッファ＃６は、スイッチＱ１００のＯｎ／Ｏｆｆ制御端子を駆動可能なように、所定の範囲の入力電圧に対して線形の出力電圧Ｖｇｄを出力するアナログバッファ回路である。この出力電圧Ｖｇｄは誤差増幅器１０−１の出力電圧Ｖ１に応じて連続的に変化する。

＜＜発振周波数制御回路および三角波発生回路＞＞
図３は、第１の実施の形態に関わる発振周波数制御回路１０−２、三角波発生回路１０−３の具体的構成を表す回路図である。

発振周波数制御回路１０−２は、抵抗Ｒ４、トランジスタＱｒ及びカレントミラー回路ＣＭ１を構成するＰチャネル型のＭＯＳＦＥＴＱｐ１とＱｐ２より構成される。

トランジスタＱｒはエミッタフォロワ出力となっている。トランジスタＱｒは、そのゲート端子に印加される電圧（＝誤差増幅器１０−１の出力電圧）によって抵抗Ｒ４に流れる電流及び参照電流Ｉｒｅｆを調整する。トランジスタＱｒとしてはバイポーラトランジスタまたはＭＯＳＦＥＴが使用される。

カレントミラー回路ＣＭ１はトランジスタＱｐ１のコレクタ端子に流れる参照電流ＩｒｅｆをトランジスタＭＯＳＦＥＴＱｐ２のドレイン端子に反映して、出力電流Ｉ１とするためのカレントミラー回路である。この際、電流ＩｒｅｆとＩ１の比は、ＭＯＳＦＥＴＱｐ１およびＱｐ２のそれぞれのＷ／Ｌの比によって決定される。

三角波発生回路１０−３は入力電流（図上ではＩ１）を三角波発生回路１０-３の主動作部に引き込むためのカレントミラー回路ＣＭ２及びカレントミラー回路ＣＭ３を含む。

カレントミラー回路ＣＭ２はＮチャネル型のＭＯＳＦＥＴＱｎ１、Ｑｎ２、Ｑｎ３から構成される。また、カレントミラー回路ＣＭ３はＰチャネル型のＭＯＳＦＥＴＱｐ３、Ｑｐ４から構成される。

カレントミラー回路ＣＭ２のＭＯＳＦＥＴＱｎ１のドレイン端子には、発振周波数制御回路１０−２の出力電流Ｉ１が入力される。この電流Ｉ１に応じて、ＭＯＳＦＥＴＱｎ２に電流Ｉ２、ＭＯＳＦＥＴＱｎ３に電流Ｉ３が流れる。電流Ｉ１とＩ２の比は、ＭＯＳＦＥＴＱｎ１およびＱｎ２のそれぞれのＷ／Ｌの比によって決定される。同様に電流Ｉ１とＩ３の比はＭＯＳＦＥＴＱｎ１およびＱｎ３のそれぞれのＷ／Ｌの比によって決定される。さらに、上記の電流Ｉ２に応じて、ＭＯＳＦＥＴＱｐ４に電流Ｉ４が流れる。電流Ｉ２とＩ４の比は、ＭＯＳＦＥＴＱｐ３及びＱｐ４のそれぞれのＷ／Ｌの比によって決定される。

ＭＯＳＦＥＴＱｐ４のドレイン端子とＭＯＳＦＥＴＱｎ３のドレイン端子はＭＯＳＦＥＴＱｓｗ１を介して電気的に接続される。ＭＯＳＦＥＴＱｐ４とＭＯＳＦＥＴＱｓｗ１の接続点＃Ａの電圧がコンパレータＣｍｐに入力される。また、接続点＃ＡにはキャパシタＣ１が接続されている。後述するように、キャパシタＣ１を用いて電化を蓄積及び放電を繰り返すことで、接続点＃Ａの電圧を変化させ、三角波電圧ＶＴを生成する。

ＭＯＳＦＥＴＱｓｗ１は、ＭＯＳＦＥＴＱｐ４のドレイン端子とＭＯＳＦＥＴＱｎ３との電気的な接続を切り替えるスイッチである。後述するコンパレータＣｍｐの出力電圧ＶｃがＭＯＳＦＥＴＱｓｗ１のゲート端子に入力される。

ＭＯＳＦＥＴＱｓｗ１がＯｆｆ（非導通状態）の時には、ＭＯＳＦＥＴＱｐ４を流れる電流Ｉ４の大部分はキャパシタＣ１方面へ流れこむ。これは接続点＃Ａに接続されるコンパレータＣｍｐなどの回路がハイインピーダンスとみなされるからである。よって、キャパシタＣ１に流れ込む電流をＩｃとすればＩ４≒Ｉｃの関係となる。この電流Ｉｃにより、キャパシタＣ１に電化が蓄えられ、接続点＃Ａの電圧（三角波電圧ＶＴ）が上昇する。

一方、ＭＯＳＦＥＴＱｓｗ１がＯｎ（導通状態）の時、キャパシタＣ１に蓄積された電荷がＭＯＳＦＥＴＱｓｗ１及びＱｎ３を介してグラウンドＧＮＤに流れる。ＭＯＳＦＥＴＱｐ４から接続点＃Ａに流れる電流をＩ４、キャパシタＣ１から接続点＃Ａに流れる電流をＩｄ、ＭＯＳＦＥＴＱｓｗ１及びＱｎ３を流れる電流をＩ３とすれば、
Ｉｄ＝Ｉ３−Ｉ４
の関係が成り立つ。ここで、カレントミラー回路ＣＭ３においては電流Ｉ４の値は０にならないため、キャパシタＣ１に蓄積された電荷を放電するためには、電流Ｉ３の値を電流Ｉ４の値より大きくする必要がある。一例として、電流Ｉ１、Ｉ２およびＩ４の値が同程度となるようにＭＯＳＦＥＴＱｎ１、Ｑｎ２、Ｑｐ３およびＱｐ４のＷ／Ｌが設定されている場合を考える。この場合、ＭＯＳＦＥＴＱｎ１のＷ／Ｌに対しＭＯＳＦＥＴＱｎ３のＷ／Ｌを大きくし、電流Ｉ３の値を電流Ｉ１より大きくすることで、電流Ｉ３の値を電流Ｉ４の値よりも大きくすることができる。

すなわち、電流Ｉ３＞電流Ｉ４とすることで、キャパシタＣ１に蓄積された電荷が放電され、これに伴い、接続点＃Ａの電位（三角波電圧ＶＴ）が低下する。

抵抗Ｒ１、Ｒ２、Ｒ３からなる分圧回路ＤｉｖはコンパレータＣｍｐの基準電圧Ｖｃｔを生成する分圧回路である。

Ｎチャネル型のＭＯＳＦＥＴＱｓｗ２は、抵抗Ｒ２とＲ３を並列接続するかを決定するスイッチである。ＭＯＳＦＥＴＱｓｗ２がＯｆｆ（非導通状態）の時、基準電圧Ｖｃｔは電源電圧ＶＤＤを抵抗Ｒ１とＲ２で分圧した値ＶｃｔＨ＝ＶＤＤ×Ｒ２／（Ｒ１＋Ｒ２）となる。一方、ＭＯＳＦＥＴＱｓｗ２がＯｎ（導通状態）となると、抵抗Ｒ２とＲ３が並列接続され、基準電圧Ｖｃｔの値は、ＶｃｔＬ＝ＶＤＤ×Ｒ２Ｒ３／（Ｒ１＋Ｒ２）（Ｒ２＋Ｒ３）に低下する。ここで、電源電圧ＶＤＤの一例としては、５Ｖ程度が用いられる。

コンパレータＣｍｐは、基準電圧Ｖｃｔ及び接続点＃Ａの電圧を比較するためのコンパレータである。コンパレータＣｍｐは、接続点＃Ａの電圧が基準電圧Ｖｃｔより低い時にはＬｏｗレベルの信号（電圧０）を出力し、高い時にはＨｉｇｈレベルの電圧（電圧ＶｃＨ）を出力する。コンパレータＣｍｐの出力電圧Ｖｃによって、ＭＯＳＦＥＴＱｓｗ１およびＭＯＳＦＥＴＱｓｗ２のＯｎ／Ｏｆｆを制御する。

＜＜三角波発生回路動作＞＞
図３および図４を用いて、接続点＃Ａの電圧（三角波電圧ＶＴ）の変化を説明する（初期状態としてＭＯＳＦＥＴＱｓｗ１およびＱｓｗ２がＯｆｆ、基準電圧Ｖｃｔが上述のＶｃｔＨの場合を考える）。

（１）ＭＯＳＦＥＴＱｓｗ１がＯｆｆの時、キャパシタＣ１に電流Ｉｃが流れ、電荷が蓄積されることで接続点＃Ａの電圧が上昇する（Ｔｒの期間）。

（２）接続点＃Ａの電圧が上述の基準電圧ＶｃｔＨに到達すると、コンパレータＣｍｐの出力電圧ＶｃはＨｉｇｈ（電圧ＶｃＨ）となる。

（３）コンパレータＣｍｐの出力電圧ＶｃがＨｉｇｈとなると、ＭＯＳＦＥＴＱｓｗ１がＯｎになり、キャパシタＣ１から電荷が放電され、接続点＃Ａの電圧が下降する。さらに、ＭＯＳＦＥＴＱｓｗ２がＯｎとなり、基準電圧Ｖｃｔは上述のＶｃｔＬとなる（Ｔｆの期間）。

（４）接続点＃Ａの電圧が基準電圧ＶｃｔＬまで下降すると、コンパレータＣｍｐの出力電圧ＶｃはＬｏｗ（電圧０）となる。

（５）コンパレータＣｍｐの出力電圧ＶｃがＬｏｗになると、ＭＯＳＦＥＴＱｓｗ１およびＱｓｗ２がＯｆｆとなり、基準電圧ＶｃｔがＶｃｔＨとなる。

以上の（１）〜（５）を繰り返すことによって、接続点＃Ａの電圧は図４（ａ）に示すような三角波となる。

＜＜スイッチング周波数の負荷率依存性＞＞
図５は、図１中の負荷Ｌｄが（１）軽負荷のとき、（２）中負荷のとき、（３）重負荷のときの、（ａ）誤差増幅器１０−１の出力電圧Ｖ１、（ｂ）コンパレータＣｍｐの基準電圧Ｖｃｔ、（ｃ）コンパレータＣｍｐの出力電圧Ｖｃ、（ｄ）三角波電圧ＶＴ（図３中の接続点＃Ａの電圧）、（ｅ）ＰＷＭ制御回路１０−４の出力電圧Ｖｇｄを示す図である。

（１）軽負荷のとき、（２）中負荷のとき、（３）重負荷のとき、の３パターンに分けて説明する。

（１）上述したように、軽負荷のときは、誤差増幅器１０−１の出力電圧Ｖ１は低い値となる。従って、図３中の電流Ｉｒｅｆの値が小さくなり、これに応じて電流Ｉ１〜Ｉ４の値も小さくなる。これに伴い、キャパシタＣ１への電荷の蓄積時間およびキャパシタＣ１からの放電時間が長くなるので、図４中のＴｒおよびＴｆが長くなる。これによって、三角波発生回路１０−３の出力電圧ＶＴの周波数が低くなる。この結果、スイッチＱ１００のＯｎ／Ｏｆｆを制御する信号であるＰＷＭ制御回路１０−４の出力電圧Ｖｇｄの周波数が低くなる。すなわち、スイッチＱ１００のスイッチング周波数が低くなる。ここで、軽負荷とは一例として負荷率が２０％程度を言う。

これに対し、（３）重負荷のときは、誤差増幅器１０−１の出力電圧Ｖ１は高い値となるため、（１）の場合とは逆に、スイッチＱ１００のスイッチング周波数は高くなる。（２）中負荷のときは、スイッチＱ１００のスイッチング周波数は上記（１）と（３）の中間の周波数となる。ここで、上記の周波数の一例を示すと、（１）３０ＫＨｚ、（２）５０ＫＨｚ、（３）１００ＫＨｚ程度である。

上述したように、誤差増幅器１０−１の出力電圧Ｖ１は負荷Ｌｄに応じて連続的に変化するものである。さらに、ＰＷＭ制御回路１０−４の出力電圧Ｖｇｄは誤差増幅器１０−１の出力電圧Ｖ１に応じて連続的に変化するから、ＰＷＭ制御回路１０−４の出力電圧Ｖｇｄは負荷Ｌｄに応じて連続的に変化する。これにより、負荷Ｌｄに応じて、スイッチＱ１００のＯｎ／Ｏｆｆを制御する信号であるＰＷＭ制御回路１０−４の出力電圧Ｖｇｄの周波数（スイッチング周波数）を連続的に変化させることが可能となるのである。

以上のような構成を取ることで、次に述べる回路動作が可能となる。

図６は、電源装置の負荷率と誤差増幅器１０−１の出力電圧Ｖ１及びスイッチング周波数の関係を示すグラフである。ここで、負荷率とは電源装置の最大定格負荷に対する現在の負荷の比、言い換えれば電源装置の最大定格電力に対する現在の電力の比である。電源装置の最大定格電力に対する図１の負荷Ｌｄとの比とも言える。最大定格の数値例としては、パーソナルコンピューター用電源装置で５００Ｗ程度、エアコン用電源装置では２０００Ｗ程度である。図６中の(１)軽負荷、(２)中負荷、(３)重負荷の数値を挙げるなら、例えば以下のようになる。パーソナルコンピューター用電源装置においては、(１)負荷：０〜１５０Ｗ、負荷率：０〜３０％、(２)負荷：１５０Ｗ〜３５０Ｗ、負荷率：３０％〜７０％、(３)負荷：３５０Ｗ〜５００Ｗ、負荷率：７０％〜１００％程度となる。エアコン用電源装置においては、(１)負荷：０〜５００Ｗ、負荷率：０〜２５％(２)負荷：５００Ｗ〜１０００Ｗ、負荷率：２５％〜５０％、(３)負荷：１０００Ｗ〜２０００Ｗ、負荷率：５０％〜１００％程度となる。

グラフ中、実線（ａ）は、本実施の形態に関わる電源装置の負荷率とスイッチング周波数の関係を表している。参考として、一点鎖線（ｂ）に特許文献１記載の電源装置の負荷率とスイッチング周波数の関係を示す。

本実施の形態では、負荷率に応じて誤差増幅器１０−１からの出力電圧Ｖ１がリニアに変化する。すなわち、誤差増幅器１０−１によって、電源装置に接続される負荷の重さを判別し、出力電圧Ｖ１として出力しているとも言える。これによって、負荷が軽い時にはスイッチング周波数を低く、負荷が重い時にはスイッチング周波数が高くなるように、スイッチング周波数をリニアに変化させることができる。

これに対し、特許文献１記載の電源装置においては、スイッチング周波数は２値のみを取るものであり、負荷率に応じてスイッチング周波数がリニアに変化することはない。

本実施の形態のＰＦＣコントローラを有する電源装置を用いれば、重負荷でのスイッチング周波数は高く保つことができる。このため、インダクタＬ１や出力平滑容量Ｃｏｕｔの値を大きくする必要が無い。よって、電源装置の実装面積を増大させることが無い。また、軽負荷の状態においてスイッチＱ１００のスイッチング周波数を低下させることができる。このため、軽負荷での電力変換効率を向上させることができる。従って、従来問題となっていた軽負荷での電力変換効率を向上させることによって、広範囲な負荷において高い電力変換効率を実現することができる。

本実施の形態のＰＦＣコントローラを有する電源装置を、例えばエアコンのような家電製品に用いた場合には、この家電製品の電源投入時に必要な最大電力時の電力変換効率向上に加え、定常負荷における電力変換効率も向上することができる。

また、ＥＮＥＲＧＹ ＳＴＡＲ（アメリカ環境保護局が推進する、電気機器の省電力化プログラム）や８０ｐｌｕｓ（８０ｐｌｕｓプログラム（ｗｗｗ．８０ｐｌｕｓ．ｏｒｇ）が推進する電力機器の省電力化プログラム）等の規格を満足することができる。

（第２の実施の形態）
次に、第２の実施の形態について図を用いて説明する。

図７は第２の実施の形態に関わる発振周波数制御回路、三角波発生回路の具体的構成を表す回路図である。

本実施の形態では、第１の実施の形態同様、基本構成は図１の構成を取る。このうち誤差増幅器１０−１、三角波発生回路１０−３及びＰＷＭ制御回路１０−４は第１の実施の形態同様である。従って、ここでは発振周波数制御回路１０−２ｂについてのみ説明する。

発振周波数制御回路１０−２ｂはトランジスタＱ１１のほかに、ＭＯＳＦＥＴＱ１２、Ｑ１３を含むカレントミラー回路ＣＭ４、定電流源ＩＳ１、抵抗Ｒ５、Ｒ６、トランジスタＱ１４、基準電圧ＶＳ２を含んで構成される。

誤差増幅器１０−１の出力をトランジスタＱ１１のゲート端子に入力するのは第１の実施の形態同様である。

トランジスタＱ１１のエミッタ端子には負荷抵抗となる抵抗Ｒ５、Ｒ６が接続され、エミッタフォロワ出力となっている。

カレントミラー回路ＣＭ４はＭＯＳＦＥＴＱ１３のドレイン端子に流れる電流をＭＯＳＦＥＴＱ１２側のドレイン端子に複製する。

定電流源ＩＳ１は一定の電流Ｉ１１を流す定電流源である。この電流Ｉ１１とカレントミラー回路ＣＭ４に流れる電流（ここではＩ１２とする）、発振周波数制御回路１０−２ｂの出力電流Ｉ１３は以下の関係を持つ。

Ｉ１１＝Ｉ１２＋Ｉ１３
またこの式を変形すると以下のようになる。

Ｉ１３＝Ｉ１１―Ｉ１２
これにより、カレントミラー回路ＣＭ４に入力される電流が小さいほど三角波発生回路１０−３に入力される電流は大きくなることが理解できる。

次に、基準電圧ＶＳ２及びトランジスタＱ１４よりなるクランプ回路について説明する。

このクランプ回路は、トランジスタＱ１４のエミッタ端子が抵抗Ｒ５及び抵抗Ｒ６の接続点に接続される。この結果、トランジスタＱ１４のエミッタ端子の電圧よりトランジスタＱ１１のエミッタ端子の電圧が高い場合にはカレントミラー回路ＣＭ４には電流は流れない。すなわち、誤差増幅器１０−１の出力が該クランプ回路で規定する電圧以上の場合には、三角波発生回路１０−３の三角波出力及びＰＷＭ制御回路１０−４の発振周波数は一定となる。逆にある誤差増幅器１０−１の出力が、該クランプ回路で規定する電圧以下になってから、リニアにＰＷＭ制御回路１０−４の発振周波数の低下が始まることとなる。

次に動作についてグラフを用いて説明する。

図８は、第２の実施の形態に関わる発振周波数制御回路１０−２ｂの周波数変化を説明するためのグラフである。また図９は、第２の実施の形態に関わる発振周波数制御回路１０−２ｂを適用したＰＦＣコントローラ１０の出力を表すグラフである。

図８を見ても分かるとおり、本実施の形態の発振周波数制御回路１０−２ｂでは負荷が一定の値までは線形に誤差増幅器１０−１の出力電圧も増加する。また三角波発生回路１０−３の三角波出力、ＰＷＭ制御回路１０−４の発振周波数も比例して増加する。

しかし、誤差増幅器１０−１の出力が図７のクランプ回路により定義される電圧以上になると（図上では負荷（２））となると、それ以上は三角波発生回路１０−３の三角波出力、ＰＷＭ制御回路１０−４の発振周波数は増加しない（図８及び図９参照）。

三角波発生回路１０−３の三角波出力については図９の（２）及び（３）を見れば明確になる。すなわち、誤差増幅器１０−１の出力が一定以上になると三角波発生回路１０−３の三角波電圧ＶＴ、ＰＷＭ制御回路１０−４の発振周波数は変わらないことが分かる。

これにより、一定以上、スイッチＱ１００の周波数を上げることなく、スイッチング損失を改善することが可能となる。

（第３の実施の形態）
次に第３の実施の形態について説明する。

本実施の形態では、連続モードのインターリーブ方式ＰＦＣコントローラに適用することを想定したものである。ここで、連続モードとは、インダクタ電流が重畳している状態で、スイッチを動作するモードである。インターリーブ方式とは、対となる２つのスイッチを交互に動作させる方式である。

図１０は、第３の実施の形態に関わる電源装置の構成を表す回路図である。

本実施の形態では、インターリーブ方式であるために、インダクタの充放電をスイッチで行う構成を２系統有する。一つがインダクタＬ１、ダイオードＤ１及びスイッチＱ１００の系統であり、もう一つがインダクタＬ２、ダイオードＤ２及びスイッチＱ２００の系統である。

制御する対象が二つに増えることに対応して、ＰＷＭ制御回路１０−４もＰＷＭ制御回路１０−４ｃに置き換えられる。

ＰＷＭ制御回路１０−４ｃは、ＰＷＭ制御回路１０−４の入力信号に加え、スイッチＱ１００及びスイッチＱ２００の電圧情報も入力されることとなる。各スイッチの電圧情報を検出するために、各スイッチの接地側に抵抗が挿入される。図ではスイッチＱ１００の系統には抵抗Ｒｓ１が、スイッチＱ２００の系統には抵抗Ｒｓ２がそれぞれ挿入されている。この抵抗の抵抗値はＲｓ１＝Ｒｓ２であるとＰＷＭ制御回路１０−４ｃ内での制御にバイアスをかける必要が無い。しかし、目的に応じて抵抗Ｒｓ１及び抵抗Ｒｓ２の抵抗値にバイアスをかけても良い。

この各スイッチの電圧情報に基づき、ＰＷＭ制御回路１０−４ｃは各スイッチの状況に対応して制御することが可能となる。

ＰＷＭ制御回路１０−４ｃはスイッチＱ１００、Ｑ２００を制御するために、２系統の出力を持つ。

このように構成することで、連続モードのインターリーブ方式のＰＦＣコントローラを用いた電源装置でもスイッチング周波数を低下させスイッチング損失を改善することが可能となる。

（第４の実施の形態）
第４の実施の形態について説明する。本実施の形態では、制御の際の基準となる信号を、分圧回路１の電圧に代えて出力端子の電流とする点に特徴がある。

図１１は、第４の実施の形態に関わる電源装置の構成を表す回路図である。

この第４の実施の形態では出力端子直前に出力電流測定用抵抗ＲＩを挿入する。また、これまでの実施の形態では、誤差増幅器１０−１の出力を発振周波数制御回路１０−２（１０−２ｂの適用も可能）に入力していた。これに対し、本実施の形態では電位差増幅器１０−５ｄを新設する。そして出力電流測定用抵抗ＲＩの前後の電圧を電位差増幅器１０−５ｄで増幅し発振周波数制御回路１０−２に入力することで、出力電流測定用抵抗ＲＩに流れる電流に基づきＰＦＣコントローラ１０の制御を行うことを特徴とする。

このような構成を取ることでも、スイッチング周波数を低下させることが可能となる。

なお図１１は第１の実施の形態に対して本実施の形態の技術的思想を適用したものであるが、第２の実施の形態に対して適用することも可能である。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

１…分圧回路、１０…ＰＦＣコントローラ、
１０−１…誤差増幅器、１０−２、１０−２ｂ…発振周波数制御回路、
１０−３…三角波発生回路、１０−４、１０−４ｃ…ＰＷＭ制御回路、
１０−５ｄ…電位差増幅器、
ＣＭ１、ＣＭ２、ＣＭ３、ＣＭ４…カレントミラー回路、Ｃｍｐ…コンパレータ、
Ｃｏｕｔ…出力平滑容量、Ｄ１、Ｄ２…ダイオード、Ｌ１、Ｌ２…インダクタ、
Ｃ１…キャパシタ、
Ｑ１、Ｑ２、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、
Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑｐ１、Ｑｐ２、Ｑｐ３、Ｑｐ４、Ｑｎ１、
Ｑｎ２、Ｑｎ３、Ｑｓｗ１、Ｑｓｗ２、Ｑｒ…ＭＯＳＦＥＴ、
Ｑ１００…スイッチ、
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒｆ１、Ｒｆ２…抵抗、
Ｒｓ…電流検出抵抗、ＲＩ…出力電流測定用抵抗、ＶＳ１、ＶＳ２…基準電圧、
＃１…掛算器、＃２…誤差増幅器、＃３…コンパレータ、
＃４…フリップフロップ、＃５…抵抗、＃６…バッファ。

Claims (16)

1. 交流電圧を直流電圧に変換する電源装置であって、
   出力端子及びグラウンド端子と、
   前記交流電圧が入力されるダイオードブリッジと、
   前記ダイオードブリッジの出力に接続されたインダクタと、
   前記インダクタにそのアノードが電気的に接続され、前記出力端子にそのカソードが電気的に接続されたダイオードと、
   前記出力端子およびグラウンド端子間に電気的に接続された容量と、
   前記ダイオードのアノードと前記グラウンド端子間に電気的に接続されたスイッチと、
   前記出力端子と前記グラウンド端子間の電圧を分圧する分圧回路と、
   前記分圧回路の出力電圧と基準電圧との差を増幅する誤差増幅器と、
   前記誤差増幅器の出力を電流に変換する発振周波数制御回路と、
   前記発振周波数制御回路の出力電流から三角波を出力する三角波発生回路と、
   前記三角波発生回路の出力する三角波に基づき前記スイッチを開閉するＰＷＭ制御回路を含み、
   前記三角波発生回路は、キャパシタを含み、前記キャパシタの充放電によって三角波を出力し、
   前記三角波発生回路は、２つの出力を持つ第１のカレントミラー回路及び１つの出力を持つ第２のカレントミラー回路を含み、
   前記第２のカレントミラー回路の電流出力は前記第１のカレントミラー回路の一方の電流出力を複製するものであり、
   前記第１のカレントミラー回路の他方の電流出力と前記第２のカレントミラー回路の電流出力とをＭＯＳＦＥＴを介して接続し、
   前記ＭＯＳＦＥＴは、前記ＭＯＳＦＥＴ及び前記第２のカレントミラー回路の電流出力の接続点に接続された前記キャパシタの充放電を行うことを特徴とする電源装置。
2. 請求項１記載の電源装置において、
   前記三角波発生回路は定電圧が入力されるオペアンプを有し、
   前記オペアンプは、前記キャパシタ、前記第２のカレントミラー回路の電流出力及び前記ＭＯＳＦＥＴの接続点の電圧と前記定電圧を対比し、前記ＭＯＳＦＥＴを開閉することで前記キャパシタの充放電を行うことを特徴とする電源装置。
3. 請求項２記載の電源装置において、
   前記第２のカレントミラー回路の電流出力、前記ＭＯＳＦＥＴ及び前記オペアンプの接続点の電圧を前記三角波として出力することを特徴とする電源装置。
4. 請求項１記載の電源装置において、
   前記発振周波数制御回路はトランジスタを有し、前記トランジスタのゲート端子に前記誤差増幅器の出力が入力されることを特徴とする電源装置。
5. 請求項４記載の電源装置において、
   前記トランジスタのコレクタ端子に第３のカレントミラー回路が接続され、前記第３のカレントミラー回路の電流出力が前記発振周波数制御回路の出力となることを特徴とする電源装置。
6. 請求項４記載の電源装置において、
   前記発振周波数制御回路は更に定電流源を有し、
   前記トランジスタのコレクタ端子に第４のカレントミラー回路が接続され、
   前記定電流源の出力電流から前記第４のカレントミラー回路の出力を引いた電流が前記発振周波数制御回路の出力電流となることを特徴とする電源装置。
7. 請求項６記載の電源装置において、
   前記発振周波数制御回路は更に前記トランジスタのエミッタ端子に接続されたクランプ回路を有することを特徴とする電源装置。
8. 請求項１記載の電源装置において、
   該電源装置はインターリーブ電流連続モード方式であって、
   前記ＰＷＭ制御回路は各系統のスイッチをそれぞれ制御することを特徴とする電源装置。
9. 電源装置の力率改善用の半導体装置であって、
   前記電源装置の出力電圧に応じて変化する電圧が入力され基準電圧との差を増幅する誤差増幅器と、
   前記誤差増幅器の出力を電流に変換する発振周波数制御回路と、
   前記発振周波数制御回路の出力電流から三角波を出力する三角波発生回路と、
   前記三角波発生回路の出力する三角波に基づき前記電源装置のスイッチを開閉するＰＷＭ制御回路とを含み、
   前記三角波発生回路は、キャパシタを含み、前記キャパシタの充放電によって三角波を出力し、
   前記三角波発生回路は、さらに、２つの出力を持つ第１のカレントミラー回路及び１つの出力を持つ第２のカレントミラー回路を含み、
   前記第２のカレントミラー回路の電流出力は前記第１のカレントミラー回路の一方の電流出力を複製するものであり、
   前記第１のカレントミラー回路の他方の電流出力と前記第２のカレントミラー回路の電流出力とをＭＯＳＦＥＴを介して接続し、
   前記ＭＯＳＦＥＴは、前記ＭＯＳＦＥＴ及び前記第２のカレントミラー回路の電流出力の接続点に接続された前記キャパシタの充放電を行うことを特徴とする半導体装置。
10. 請求項９記載の半導体装置において、
    前記三角波発生回路は定電圧が入力されるオペアンプを有し、
    前記オペアンプは、前記キャパシタ、前記第２のカレントミラー回路の電流出力及び前記ＭＯＳＦＥＴの接続点の電圧と前記定電圧を対比し、前記ＭＯＳＦＥＴを開閉することで前記キャパシタの充放電を行うことを特徴とする半導体装置。
11. 請求項１０記載の半導体装置において、
    前記第２のカレントミラー回路の電流出力、前記ＭＯＳＦＥＴ及び前記オペアンプの接続点の電圧を前記三角波として出力することを特徴とする半導体装置。
12. 請求項９記載の半導体装置において、
    前記発振周波数制御回路はトランジスタを有し、前記トランジスタのゲート端子に前記誤差増幅器の出力が入力されていることを特徴とする半導体装置。
13. 請求項１２記載の半導体装置において、
    前記トランジスタのコレクタ端子に第３のカレントミラー回路が接続され、前記第３のカレントミラー回路の電流出力が前記発振周波数制御回路の出力となることを特徴とする半導体装置。
14. 請求項１２記載の半導体装置において、
    前記発振周波数制御回路は更に定電流源を有し、
    前記トランジスタのコレクタ端子に第４のカレントミラー回路が接続され、
    前記定電流源の出力電流から前記第４のカレントミラー回路の出力を引いた電流が前記発振周波数制御回路の出力電流となることを特徴とする半導体装置。
15. 請求項１４記載の半導体装置において、
    前記発振周波数制御回路は更に前記トランジスタのエミッタ端子に接続されたクランプ回路を有することを特徴とする半導体装置。
16. 請求項９記載の半導体装置において、
    該電源装置はインターリーブ電流連続モード方式であって、
    前記ＰＷＭ制御回路は各系統のスイッチをそれぞれ制御することを特徴とする半導体装置。

Images