JP5590014B2

JP5590014B2 - 表示装置及び表示装置の駆動方法

Info

Publication number: JP5590014B2
Application number: JP2011264387A
Authority: JP
Inventors: 淳一山下; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2011-12-02
Filing date: 2011-12-02
Publication date: 2014-09-17
Anticipated expiration: 2025-02-02
Also published as: JP2012088725A

Description

本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。又、この画素回路がマトリクス状（行列状）に配列された表示装置であって、特に、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬ素子などの発光素子に流れる電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。

画像表示装置、例えば、液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって、画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり、有機ＥＬ素子は自発光素子である。そのため、有機ＥＬディスプレイは、液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）は、それに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として、単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型、且つ、高精細のディスプレイの実現が難しいなどの問題があるため、現在は、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。

特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくとも、サンプリングトランジスタと、容量部と、ドライブトランジスタと、発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して、信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて、所定の発光期間に出力電流を供給する。尚、一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して、依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により、映像信号に応じた輝度で発光する。

ドライブトランジスタは、容量部に保持された入力電圧に応じてソース／ドレイン間に出力電流が流れ、発光素子にこの電流が流れる。一般に、発光素子の発光輝度は電流量に比例している。更に、ドライブトランジスタの出力電流は、ゲート／ソース間電圧、即ち、容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲート／ソース間に印加される入力電圧を映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここで、ドライブトランジスタの動作特性は、以下の式１で表わされる。
Ｉ _ds＝（１／２）μ（Ｗ／Ｌ）Ｃ _ox（Ｖ _gs−Ｖ _th）²・・・式１
このトランジスタ特性式１において、Ｉ _dsは、ソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖ _gsは、ソースを基準としてゲートに印加されるゲート／ソース間電圧を表わしており、画素回路では上述した入力電圧である。Ｖ _thは、トランジスタの閾電圧である。又、μはトランジスタのチャネル領域を構成する半導体薄膜の移動度を表わしている。その他、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃ _oxはゲート絶縁膜の容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは、飽和領域で動作する時、ゲート／ソース間電圧Ｖ _gsが閾電圧Ｖ _thを超えて大きくなると、オン状態となってドレイン電流Ｉ _dsが流れる。原理的に見ると、上記のトランジスタ特性式１が示す様に、ゲート／ソース間電圧Ｖ _gsが一定であれば、常に同じ量のドレイン電流Ｉ _dsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら、実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖ _thは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖ _thがばらつくと、ゲート／ソース間電圧Ｖ _gsが一定であっても、ドレイン電流Ｉ _dsにばらつきが生じ、画素毎に輝度がばらついてしまうため、画面のユニフォーミティを損なう。従来から、ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば、前記の特許文献３に開示がある。

閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路は、ある程度、画面のユニフォーミティを改善することが可能である。しかしながら、ポリシリコン薄膜トランジスタの特性は、閾電圧ばかりでなく移動度μも素子毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、移動度μがばらつくと、ゲート／ソース間電圧Ｖ _gsが一定であっても、ドレイン電流Ｉ _dsにばらつきが出てしまう。この結果、発光輝度が画素毎に変化するため、画面のユニフォーミティを損なうという課題がある。

上述した従来の技術の課題に鑑み、本発明は、移動度の影響をキャンセルし、以て、ドライブトランジスタが供給するドレイン電流（出力電流）のばらつきを補償可能な画素回路及び表示装置とその駆動方法を提供することを目的とする。係る目的を達成するために、以下の手段を講じた。即ち、本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくとも、サンプリングトランジスタと、容量部と、ドライブトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して、信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、該出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、前記補正手段は、走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正することを特徴とする。

好ましくは、前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ、該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする。一態様では、前記ドライブトランジスタは、Ｎチャネル型トランジスタでドレインが電源側に接続される一方、ソースが発光素子側に接続されており、前記補正手段は、該サンプリング期間の後部分に重なる該発光期間の先頭部分で該ドライブトランジスタから該出力電流を取り出して、該容量部側に負帰還する。この場合、前記補正手段は、該発光期間の先頭部分で該ドライブトランジスタのソース側から取り出した該出力電流が、該発光素子の有する容量に流れ込む様にする。更に、前記発光素子は、アノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続される一方、カソード側が接地されており、前記補正手段は、あらかじめ該発光素子のアノード／カソード間を逆バイアス状態にセットしておき、該ドライブトランジスタのソース側から取り出した該出力電流が該発光素子に流れ込むとき、該ダイオード型の発光素子が容量性素子として機能するように制御する。他の態様では、前記ドライブトランジスタは、Ｐチャネル型トランジスタでソースが電源側に接続される一方、ドレインが発光素子側に接続されており、前記補正手段は、該発光期間よりも先行する該サンプリング期間の一部で、該ドライブトランジスタから該出力電流を取り出して該容量部側に負帰還する。好ましくは、前記補正手段は、該サンプリング期間内で該ドライブトランジスタから出力電流を取り出す時間幅を調整可能であり、これにより、該容量部に対する出力電流の負帰還量を最適化する。

又、本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御信号を供給して、順次行ごとに画素を走査し、各画素は、少なくとも、サンプリングトランジスタと、容量部と、ドライブトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して、信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、各画素は、該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、前記補正手段は、走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正することを特徴とする。

好ましくは、前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ、該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする。一態様では、前記ドライブトランジスタは、Ｎチャネル型トランジスタでドレインが電源側に接続される一方、ソースが発光素子側に接続されており、前記補正手段は、該サンプリング期間の後部分に重なる該発光期間の先頭部分で該ドライブトランジスタから該出力電流を取り出して、該容量部側に負帰還する。この場合、前記補正手段は、該発光期間の先頭部分で該ドライブトランジスタのソース側から取り出した該出力電流が、該発光素子の有する容量に流れ込む様にする。更に、前記発光素子は、アノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続される一方、カソード側が接地されており、前記補正手段は、あらかじめ該発光素子のアノード／カソード間を逆バイアス状態にセットしておき、該ドライブトランジスタのソース側から取り出した該出力電流が該発光素子に流れ込むとき、該ダイオード型の発光素子が容量性素子として機能するように制御する。他の態様では、前記ドライブトランジスタは、Ｐチャネル型トランジスタでソースが電源側に接続される一方、ドレインが発光素子側に接続されており、前記補正手段は、該発光期間よりも先行する該サンプリング期間の一部で、該ドライブトランジスタから該出力電流を取り出して、該容量部側に負帰還する。好ましくは、前記補正手段は、該サンプリング期間内で該ドライブトランジスタから出力電流を取り出す時間幅を調整可能であり、これにより、該容量部に対する出力電流の負帰還量を最適化する。

更に本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、両者が交差する部分に配された行列状の画素とからなり、前記信号部は該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御信号を供給して、順次行ごとに画素を走査し、各画素は、少なくとも、サンプリングトランジスタと、容量部と、ドライブトランジスタと、発光素子とを含む表示装置の駆動方法であって、前記スキャナ部は、所定のサンプリング期間に走査線から該サンプリングトランジスタに制御信号を供給し導通させて、信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は、該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、更に、前記スキャナ部は、該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手順を該画素に行わせ、前記補正手順は、該サンプリング期間内で該映像信号がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正する。

本発明によれば、ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すため、画素回路は、発光期間の前または先頭でドライブトランジスタに対する入力電圧（ゲート／ソース間電圧）を補正する補正手段を備えている。この補正手段は、サンプリング期間の一部で動作し、映像信号の電位（信号電位）がサンプリングされている状態でドライブトランジスタから出力電流（ドレイン電流）を取り出し、これを容量部に負帰還して入力電圧（ゲート／ソース間電圧）を補正している。前述のトランジスタ特性式１から明らかな様に、出力電流（ドレイン電流）は移動度に比例している。従って、ある画素のドライブトランジスタの移動度が大きいと、出力電流は、相対的に大きくなる。これを容量部に負帰還して入力電圧（ゲート／ソース間電圧）を補正する。移動度が大きいと、結果的に、負帰還量が大きくなるので、入力電圧（ゲート／ソース間電圧）はその分大きく下方修正される。ゲート／ソース間電圧が下がるので、結果的に、ドレイン電流は抑制される事になる。一方、別の画素のドライブトランジスタの移動度が相対的に小さい場合、ドレイン電流も小さくなる。従って、容量部に対する負帰還量も小さいので、ゲート／ソース間電圧の下方修正分が小さい。結果的に、ドライブトランジスタの移動度が小さいと、出力電流はさほど補正されない。この様に、本発明の補正手段は、移動度のばらつきをキャンセルする様に、入力電圧をフィードバック補正するので、画面のユニフォーミティが改善される。特に、信号電位をサンプリングしている状態で移動度補正をかけている。映像信号は黒レベルから白レベルまで振幅が変化するが、どのレベルにおいても適切に移動度補正を行う事が可能である。また、入力電圧にかける負帰還量は、出力電流の取り出し時間に依存している。取り出し時間を長く取るほど、負帰還量が大きくなる。本発明では、サンプリング期間中における出力電流の取り出し時間を可変調整して、負帰還量の最適化を図る事ができる。尚、本発明では、信号電位をサンプリングして発光素子を電流駆動している。信号電位をサンプリングする点では、従来の液晶ディスプレイと同じである。従って、アクティブマトリクス型の液晶ディスプレイで従来から広く用いられている電圧シグナルドライバを、本発明の信号部に用いる事ができる。更には、従来のポリシリコン薄膜トランジスタを集積形成したアクティブマトリクス型の液晶パネルと同じ様に、本発明の表示装置でも、周辺のスキャナ部や信号部を画素アレイ部と一体的に形成した周辺回路内蔵型のパネルにまとめる事も可能である。

表示装置の参考例を示すブロック図である。図１に示した表示装置に含まれる画素回路の構成を示す回路図である。図２に示した画素回路の動作説明に供する参考タイミングチャートである。ドライブトランジスタの入力電圧／出力電流特性を示すグラフである。本発明にかかる表示装置の第１実施形態を示すブロック図である。図５に示した表示装置に含まれる画素回路を取り出した模式図である。図６に示した画素回路の動作説明に供するタイミングチャートである。図６に示した画素回路の動作説明に供する模式図である。同じく動作説明に供するグラフである。同じく動作説明に供する模式図である。図６に示した画素回路に含まれるドライブトランジスタの動作特性を示すグラフである。本発明にかかる表示装置の第２実施形態を示すブロック図である。図１２に示した表示装置に含まれる画素回路の動作説明に供するタイミングチャートである。同じく動作説明に供する画素回路図である。本発明にかかる表示装置の第３実施形態を示すブロック図である。図１５に示した表示装置に含まれる画素回路の動作説明に供する模式図である。同じく動作説明に供するタイミングチャートである。同じく動作説明に供する模式図である。

以下、図面を参照して、本発明の実施例を詳細に説明する。まず最初に、本発明の背景を明らかにするため、図１を参照して、Ｖ _th補正機能を備えたアクティブマトリクス表示装置の参考例を説明する。図示する様に、アクティブマトリクス表示装置は、主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は、水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、補正用スキャナ７などを含んでいる。画素アレイ１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とするため、ＲＧＢの三原色画素を用意しているが、これに限られるものではない。各画素Ｒ，Ｇ，Ｂは夫々画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は、信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に、別の走査線ＤＳ及びＡＺも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺは補正用スキャナ７によって走査される。ライトスキャナ４、ドライブスキャナ５及び補正用スキャナ７はスキャナ部を構成しており、１水平期間毎に画素の行を順次走査する。各画素回路２は、走査線ＷＳによって選択された時、信号線ＳＬから映像信号をサンプリングする。更に、走査線ＤＳによって選択された時、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて、画素回路２は走査線ＡＺによって走査された時、あらかじめ決められた補正動作を行なう。

上述した画素アレイ１は、通常、ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２を構成するトランジスタは、アモルファスシリコン薄膜トランジスタ（ＴＦＴ）又は低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部は、パネルとは別のＴＡＢなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。

図２は、図１に示した画素アレイに含まれる画素回路の構成を示す回路図である。図示する様に、画素回路２は、５個の薄膜トランジスタＴｒ ₁ ，Ｔｒ ₃ 〜Ｔｒ ₅，Ｔｒ _dと、２個の容量素子Ｃ _s1，Ｃ _s2と、１個の発光素子ＥＬとで構成されている。トランジスタＴｒ ₁ ，Ｔｒ ₃ 〜Ｔｒ ₅，Ｔｒ _dは、全てＰチャネル型のポリシリコンＴＦＴである。但し、これに限られるものではなく、Ｎチャネル型のポリシリコンＴＦＴを混在させてもよい。あるいは、Ｎチャネル型のアモルファスシリコンＴＦＴで画素回路を構成してもよい。２個の容量素子Ｃ _s1とＣ _s2は、両者合わせて画素回路２の容量部を構成している。発光素子ＥＬは、例えば、アノード及びカソードを備えたダイオード型の有機ＥＬ素子からなる。但し、これに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

画素回路２の中心となるドライブトランジスタＴｒ _dは、ゲート（Ｇ）がＧ点に接続され、ソース（Ｓ）がＳ点に接続され、ドレイン（Ｄ）がＤ点に接続されている。発光素子ＥＬは、アノードがＤ点に接続され、カソードが接地されている。スイッチングトランジスタＴｒ ₄は、電源電位Ｖ _ccとＳ点との間に接続されており、発光素子ＥＬのオン／オフを制御する。トランジスタＴｒ ₄のゲートは走査線ＤＳに接続されている。

一方、サンプリングトランジスタＴｒ ₁は、信号線ＳＬとＡ点との間に接続されている。サンプリングトランジスタＴｒ ₁のゲートは走査線ＷＳに接続されている。Ａ点とＳ点との間に、検出トランジスタＴｒ ₅が接続されている。そのゲートは走査線ＡＺに接続されている。又、スイッチングトランジスタＴｒ ₃は、Ｇ点と所定のオフセット電位Ｖ _ofsとの間に接続されている。そのゲートは走査線ＡＺに接続されている。尚、検出トランジスタＴｒ ₅とスイッチングトランジスタＴｒ ₃は、Ｖ _thキャンセル用の補正手段を構成している。一方の容量素子Ｃ _s1は、Ａ点とＧ点との間に接続され、他方の容量素子Ｃ _s2は、電源電位Ｖ _ccとＡ点との間に接続されている。

ドライブトランジスタＴｒ _dは、ソース／ゲート間に印加されるゲート／ソース間電圧Ｖ _gsに応じてソース／ドレイン間にドレイン電流Ｉ _dsを流し、これで発光素子ＥＬを駆動する。本明細書では、ゲート／ソース間電圧Ｖ _gsを入力電圧とし、ドレイン電流Ｉ _dsを出力電流と定義している。信号線ＳＬから供給される映像信号Ｖ _sigに応じてゲート／ソース間電圧Ｖ _gsを設定し、これによりドレイン電流Ｉ _dsを流すことで、映像信号の階調に従って発光素子ＥＬの発光輝度を制御できる。

ドライブトランジスタＴｒ _dの閾電圧Ｖ _thは、画素毎にばらつく。これをキャンセルするため、あらかじめドライブトランジスタＴｒ _dの閾電圧Ｖ _thを検出し、容量素子Ｃ _s1に保持しておく。この後、サンプリングトランジスタＴｒ ₁をオンして容量素子Ｃ _s2に信号電位Ｖ _sigを書き込む。この様にして設定されたゲート／ソース間電圧Ｖ _gsにより、ドライブトランジスタＴｒ _dを駆動する。

図３は、図２に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って、各走査線ＷＳ，ＡＺ及びＤＳに印加される制御信号の波形を表わしてある。表記を簡略化するため、以下、本明細書では、制御信号も対応する走査線の符号と同じ符号で表わす。トランジスタは全てＰチャネル型なので、走査線がハイレベルの時にオフし、ローレベルの時にオンする。そこで、表記を簡略化するため、本参考例では、制御信号がハイレベルからローレベルに立ち下がる場合を「オン」と表わし、ローレベルからハイレベルに立ち上がる場合を「オフ」と呼ぶ。各制御信号ＷＳ，ＡＺ，ＤＳの波形とともに、Ａ点及びＧ点の電位変化も表わしてある。尚、Ｎチャネル型の場合は、逆に制御信号がハイレベルからローレベルに立ち下がる場合を「オフ」と表わし、ローレベルからハイレベルに立ち上がる場合を「オン」と呼ぶ。

図示のタイミングチャートでは、タイミングＴ１〜Ｔ７までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が１回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ，ＤＳの波形を表わしてある。

当該フィールドが始まる前のタイミングＴ０で、制御信号ＷＳ及びＡＺはオフであるのに対し、制御信号ＤＳがオンしている。従って、サンプリングトランジスタＴｒ ₁、検出トランジスタＴｒ ₅及びスイッチングトランジスタＴｒ ₃がオフ状態であるのに対し、スイッチングトランジスタＴｒ ₄のみがオン状態にある。この状態で、Ａ点電位は信号電位Ｖ _sigにあり、Ｇ点電位はＶ _sigからＶ _thだけ下がった電位にある。この時、Ｓ点電位は、トランジスタＴｒ ₄がオンしているので、Ｖ _ccとなっている。従って、トランジスタＴｒ _dのソースとゲートとの間には、Ｖ _thを超える充分な電圧が印加されており、出力電流Ｉ _dsが発光素子ＥＬに供給されている。従って、タイミングＴ０では、発光素子ＥＬは発光状態にある。

この後、当該フィールドに入りタイミングＴ１で制御信号ＡＺがオンし、トランジスタＴｒ ₅及びＴｒ ₃が導通する。この結果、Ａ点とＳ点が直接つながるので、Ａ点電位は電源電位Ｖ _ccに急激に立ち上がる。一方、トランジスタＴｒ ₃がオンするため、Ｇ点電位は所定のオフセット電位Ｖ _ofsまで急激に立ち下がる。

この直後、タイミングＴ２で制御信号ＤＳがオフになり、スイッチングトランジスタＴｒ ₄が非導通状態となる。これにより、Ｓ点が電源電位Ｖ _ccから切り離され、非発光状態に変わる。タイミングＴ１からタイミングＴ２までの期間Ｔ１−Ｔ２で、Ａ点電位がＶ _ccとなり、Ｇ点電位がＶ _ofsとなって、各容量素子Ｃ _s1，Ｃ _s2の電位がリセットされる。このリセット動作は、次に続く検出動作を安定化するための準備であって、期間Ｔ１−Ｔ２をリセット期間と呼ぶ。

タイミングＴ２で制御信号ＤＳがオフするとＳ点がＶ _ccから切り離されるので、電源からの給電が遮断される一方、容量素子Ｃ _s1の放電が始まり、過渡電流がトランジスタＴｒ ₅を通して流れ、Ａ点電位がＶ _ccから低下していく。Ｇ点電位に対してＡ点電位がＶ _thまで低下した時、過渡電流が流れなくなる。この結果、Ａ点とＧ点の電位差がＶ _thとなり、これが容量素子Ｃ _s1に保持される。

タイミングＴ３で制御信号ＡＺがオフし、トランジスタＴｒ ₅及びＴｒ ₃がオフして、容量素子Ｃ _s1のＧ点側がＶ _ofsから切り離されるとともに、Ａ点側がＳ点から切り離される。タイミングＴ２〜Ｔ３までの期間でＶ _thを検出し、且つ、Ｃ _s1に保持するので、期間Ｔ２−Ｔ３を、特に、検出期間と呼ぶ。この検出期間Ｔ２−Ｔ３は、ドライブトランジスタに流れる過渡電流が０になる様、充分な時間幅を取ってある。

以上説明した様に、リセット期間Ｔ１−Ｔ２におけるリセット動作と、検出期間Ｔ２−Ｔ３における検出動作とで、閾電圧Ｖ _thの補正動作が行なわれる。そこで、リセット期間と検出期間を合わせた期間Ｔ１−Ｔ３を、Ｖ _th補正期間と呼ぶ。場合によっては、期間Ｔ２−Ｔ３をＶ _th補正期間と呼ぶこともある。図３のタイミングチャートから明らかな様に、Ｖ _th補正期間Ｔ１−Ｔ３は、制御信号ＡＺによって規定される。一方、Ｖ _th補正期間Ｔ１−Ｔ３内で、リセット期間Ｔ１−Ｔ２と検出期間Ｔ２−Ｔ３を区分するのが、制御信号ＤＳである。制御信号ＤＳは、基本的にスイッチングトランジスタＴｒ ₄のオン／オフを制御するパルスであり、従って、非発光期間と発光期間を規定している。

Ｖ _th補正期間Ｔ１−Ｔ３が経過した後、タイミングＴ４で制御信号ＷＳがオンし、サンプリングトランジスタＴｒ ₁が導通する。この結果、信号線ＳＬから供給された映像信号Ｖ _sigが容量素子Ｃ _s2にサンプリングされる。これにより、Ａ点電位はＶ _thから信号電位Ｖ _sigに上昇する。この上昇に連動して、Ｇ点電位も差分Ｖ _thを維持したまま上昇する。タイミングチャートから明らかな様に、サンプリング後でも、Ａ点電位とＧ点電位の電位差はＶ _thに維持されている。この後、１水平期間が経過するタイミングＴ５で制御信号ＷＳはオフし、サンプリングトランジスタＴｒ ₁が非導通状態となる。Ｖ _sigをサンプリングしてＣ _s2に保持するサンプリング動作は期間Ｔ４−Ｔ５で行なわれるため、これをサンプリング期間と呼ぶ。サンプリング期間Ｔ４−Ｔ５は１水平期間１Ｈに等しい。

この後、タイミングＴ６で制御信号ＤＳが再びオンし、スイッチングトランジスタＴｒ ₄が導通する。この結果、ドライブトランジスタＴｒ _dはＳ点電位とＧ点電位との差Ｖ _gsに応じて、ドレイン電流Ｉ _dsを発光素子ＥＬに供給する。発光素子ＥＬは、これにより、Ｖ _gsに応じた輝度で発光する。

この後、タイミングＴ７に至り当該フィールドが終了するとともに、次のフィールドに移行する。次のフィールドでは最初にリセット期間に入る。

図３のタイミングチャートに基づいて、サンプリング期間Ｔ４−Ｔ５及びその後の発光期間における入力電圧Ｖ _gsを求める。入力電圧Ｖ _gsは、Ｓ点を基準にしたＧ点の電位である。サンプリング期間Ｔ４−Ｔ５の後の発光期間ではトランジスタＴｒ ₄がオンしているため、Ｓ点は電源に接続されその電位はＶ _ccとなっている。一方、Ａ点電位は前述した様にＶ _ccよりもＶ _sigだけ低い。更に、Ｇ点電位はＡ点電位からＶ _thだけ低い。従って、Ｓ点電位を基準にしたＧ点電位を表わすＶ _gsは、Ｖ _cc−（Ｖ _sig−Ｖ _th）となる。前述のトランジスタ特性式１のＶ _gsにここで求めたＶ _cc−（Ｖ _sig−Ｖ _th）を代入すると、以下の式が得られる。
Ｉ _ds＝（１／２）μ（Ｗ／Ｌ）Ｃ _ox（Ｖ _cc−Ｖ _sig）²
上記特性式では、先の基本特性式１に含まれていたＶ _thの項がキャンセルされ、Ｖ _cc−Ｖ _sigで置き換えられている。従って、図２に示した画素回路２は、ドライブトランジスタＴｒ _dのＶ _thに依存することなく、Ｖ _sigの値に応じた出力電流Ｉ _dsを発光素子ＥＬに供給することができる。従って、ドライブトランジスタＴｒ _dのＶ _thが画素毎にばらついていても、画素アレイとしてはそのばらつきを取り除いた出力電流を各画素の発光素子ＥＬに供給することができる。

図４は、上記特性式をグラフ化したものであり、縦軸に出力電流Ｉ _dsを取り、横軸に入力電圧Ｖ _cc−Ｖ _sigを取ってある。合わせて、グラフの傍に上記特性式を再掲してある。上記特性式から明らかな様に、ドライブトランジスタのＶ _thの項は消えている。しかしながら、移動度μが残されている。この移動度μは、Ｖ _thと同じくデバイス依存性があり、各画素毎にばらついている。従って、Ｖ _thをキャンセルしたのみでは出力電流Ｉ _dsのばらつきは完全に抑えることはできない。グラフではμの大きいトランジスタ特性を実線で表わし、μの小さなトランジスタ特性を点線で表わしている。グラフから明らかな様に、特性式の係数μが大きくなる程、特性カーブは急峻になっている。従って、入力電圧Ｖ _cc−Ｖ _sig＝Ｖ０で一定であっても、移動度μのばらつきが画素間で生じるため、出力電流Ｉ _dsはμに依存して変動し、画素間で輝度のばらつきが生じてしまう。特に、Ｖ _cc−Ｖ _sigがグレーから白表示の階調にある時、移動度μに依存する輝度ばらつきが顕著となり、表示ムラが生じて解決すべき課題である。

図５は、本発明にかかる表示装置の第１実施形態を示す回路図である。図示する様に、アクティブマトリクス表示装置は、主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は、水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。図では理解を容易にするため、１個の画素回路２のみを拡大表示してある。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は、信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に、別の走査線ＤＳ，ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第一補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２はスキャナ部を構成しており、１水平期間ごと画素の行を順次走査する。各画素回路２は、走査線ＷＳによって選択されたとき、信号線ＳＬから映像信号をサンプリングする。更に、走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子ＥＬを駆動する。加えて、画素回路２は、走査線ＡＺ１，ＡＺ２によって走査された時、予め決められた補正動作を行う。

画素回路２は、５個の薄膜トランジスタＴｒ ₁〜Ｔｒ ₄及びＴｒ _dと、１個の容量素子（画素容量）Ｃ _sと、１個の発光素子ＥＬとで構成されている。トランジスタＴｒ ₁〜Ｔｒ ₃とＴｒ _dは、Ｎチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ ₄のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃ _sは本画素回路２の画素容量を構成している。発光素子ＥＬは、例えば、アノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し、本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

画素回路２の中心となるドライブトランジスタＴｒ _dは、そのゲートＧが画素容量Ｃ _sの一端に接続され、そのソースＳが同じく画素容量Ｃ _sの他端に接続されている。また、ドライブトランジスタＴｒ _dのゲートＧは、スイッチングトランジスタＴｒ ₂を介して、別の基準電位Ｖ _ss1に接続されている。ドライブトランジスタＴｒ _dのドレインは、スイッチングトランジスタＴｒ ₄を介して、電源Ｖ _ccに接続されている。このスイッチングトランジスタＴｒ ₂のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ ₄のゲートは走査線ＤＳに接続されている。発光素子ＥＬのアノードは、ドライブトランジスタＴｒ _dのソースＳに接続されており、カソードは接地されている。この接地電位はＶ _cathで表される場合がある。また、ドライブトランジスタＴｒ _dのソースＳと所定の基準電位Ｖ _ss2との間に、スイッチングトランジスタＴｒ ₃が介在している。このトランジスタＴｒ ₃のゲートは走査線ＡＺ２に接続されている。一方、サンプリングトランジスタＴｒ ₁は、信号線ＳＬとドライブトランジスタＴｒ _dのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ ₁のゲートは走査線ＷＳに接続されている。

かかる構成において、サンプリングトランジスタＴｒ ₁は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して、信号線ＳＬから供給された映像信号Ｖ _sigを画素容量Ｃ _sにサンプリングする。画素容量Ｃ _sは、サンプリングされた映像信号Ｖ _sigに応じてドライブトランジスタのゲートＧとソースＳ間に入力電圧Ｖ _gsを印加する。ドライブトランジスタＴｒ _dは、所定の発光期間中、入力電圧Ｖ _gsに応じた出力電流Ｉ _dsを発光素子ＥＬに供給する。尚、この出力電流（ドレイン電流）Ｉ _dsは、ドライブトランジスタＴｒ _dのチャネル領域のキャリア移動度μ及び閾電圧Ｖ _thに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒ _dから供給された出力電流Ｉ _dsにより、映像信号Ｖ _sigに応じた輝度で発光する。

本発明の特徴事項として、画素回路２はスイッチングトランジスタＴｒ ₂〜Ｔｒ ₄で構成される補正手段を備えており、出力電流Ｉ _dsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で画素容量Ｃ _sに保持された入力電圧Ｖ _gsを補正する。具体的には、この補正手段（Ｔｒ ₂〜Ｔｒ ₄）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖ _sigがサンプリングされている状態で、ドライブトランジスタＴｒ _dから出力電流Ｉ _dsを取り出し、これを画素容量Ｃ _sに負帰還して入力電圧Ｖ _gsを補正する。更に、この補正手段（Ｔｒ ₂〜Ｔｒ ₄）は、出力電流Ｉ _dsの閾電圧Ｖ _thに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒ _dの閾電圧Ｖ _thを検出し、且つ、検出された閾電圧Ｖ _thを入力電圧Ｖ _gsに足し込む様にしている。

本実施形態の場合、ドライブトランジスタＴｒ _dは、Ｎチャネル型トランジスタでドレインが電源Ｖ _cc側に接続される一方、ソースＳが発光素子ＥＬ側に接続されている。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒ _dから出力電流Ｉ _dsを取り出して、画素容量Ｃ _s側に負帰還する。その際、本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒ _dのソースＳ側から取り出した出力電流Ｉ _dsが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬは、アノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒ _dのソースＳに接続されている一方、カソード側が接地されている。この構成で、本補正手段（Ｔｒ ₂〜Ｔｒ ₄）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒ _dのソースＳ側から取り出した出力電流Ｉ _dsが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。尚、本補正手段は、サンプリング期間内でドライブトランジスタＴｒ _dから出力電流Ｉ _dsを取り出す時間幅ｔを調整可能であり、これにより、画素容量Ｃ _sに対する出力電流Ｉ _dsの負帰還量を最適化している。

図６は、図５に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ ₁によってサンプリングされる映像信号Ｖ _sigや、ドライブトランジスタＴｒ _dの入力電圧Ｖ _gs及び出力電流Ｉ _ds、更には、発光素子ＥＬが有する容量成分Ｃ _oledなどを書き加えてある。以下、図６に基づいて、本画素回路２の基本的な動作を説明する。

図７は、図６に示した画素回路のタイミングチャートである。図７を参照して、図６に示した画素回路の動作を、より具体的、且つ、詳細に説明する。図７は、時間軸Ｔに沿って、各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ ₁，Ｔｒ ₂，Ｔｒ ₃はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方、トランジスタＴｒ ₄はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。尚、このタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒ _dのゲートＧの電位変化及びソースＳの電位変化も表してある。

図７のタイミングチャートでは、タイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。従って、Ｎチャネル型のトランジスタＴｒ ₁，Ｔｒ ₂，Ｔｒ ₃はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ ₄のみオン状態である。従って、ドライブトランジスタＴｒ _dは、オン状態のトランジスタＴｒ ₄を介して電源Ｖ _ccに接続されているので、所定の入力電圧Ｖ _gsに応じて出力電流Ｉ _dsを発光素子ＥＬに供給している。従って、タイミングＴ０で発光素子ＥＬは発光している。この時、ドライブトランジスタＴｒ _dに印加される入力電圧Ｖ _gsは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これにより、トランジスタＴｒ ₄がオフし、ドライブトランジスタＴｒ _dは電源Ｖ _ccから切り離されるので、発光が停止し非発光期間に入る。従って、タイミングＴ１に入ると、トランジスタＴｒ ₁〜Ｔｒ ₄がオフ状態になる。

続いて、タイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ ₂及びＴｒ ₃がオンする。この結果、ドライブトランジスタＴｒ _dのゲートＧが基準電位Ｖ _ss1に接続され、ソースＳが基準電位Ｖ _ss2に接続される。ここで、Ｖ _ss1−Ｖ _ss2＞Ｖ _thを満たしており、Ｖ _ss1−Ｖ _ss2＝Ｖ _gs＞Ｖ _thとする事で、その後のタイミングＴ３で行われるＶ _th補正の準備を行う。換言すると、期間Ｔ２−Ｔ３は、ドライブトランジスタＴｒ _dのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶ _thELとすると、Ｖ _thEL＞Ｖ _ss2に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶ _th補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにし、且つ、直後に制御信号ＤＳもローレベルにしている。これにより、トランジスタＴｒ ₃がオフする一方、トランジスタＴｒ ₄がオンする。この結果、ドレイン電流Ｉ _dsが画素容量Ｃ _sに流れ込み、Ｖ _th補正動作を開始する。この時、ドライブトランジスタＴｒ _dのゲートＧはＶ _ss1に保持されており、ドライブトランジスタＴｒ _dがカットオフするまで電流Ｉ _dsが流れる。カットオフすると、ドライブトランジスタＴｒ _dのソース電位（Ｓ）は、Ｖ _ss1−Ｖ _thとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ ₄をオフする。更に、制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ ₂もオフする。この結果、画素容量Ｃ _sにＶ _thが保持固定される。この様に、タイミングＴ３−Ｔ４はドライブトランジスタＴｒ _dの閾電圧Ｖ _thを検出する期間である。ここでは、この検出期間Ｔ３−Ｔ４を、Ｖ _th補正期間と呼んでいる。

この様に、Ｖ _th補正を行った後、タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ ₁をオンして映像信号Ｖ _sigを画素容量Ｃ _sに書き込む。発光素子ＥＬの等価容量Ｃ _oledに比べて、画素容量Ｃ _sは充分に小さい。この結果、映像信号Ｖ _sigのほとんど大部分が、画素容量Ｃ _sに書き込まれる。正確には、Ｖ _ss1に対するＶ _sigの差分Ｖ _sig−Ｖ _ss1が、画素容量Ｃ _sに書き込まれる。従って、ドライブトランジスタＴｒ _dのゲートＧとソースＳ間の電圧Ｖ _gsは、先に検出保持されたＶ _thと今回サンプリングされたＶ _sig−Ｖ _ss1を加えたレベル、（Ｖ _sig−Ｖ _ss1＋Ｖ _th）となる。以降、説明簡易化のため、Ｖ _ss1＝０ボルトとすると、ゲート／ソース間電圧Ｖ _gsは、図７のタイミングチャートに示すように、Ｖ _sig＋Ｖ _thとなる。かかる映像信号Ｖ _sigのサンプリングは、制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ち、タイミングＴ５−Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で、制御信号ＤＳがローレベルとなり、スイッチングトランジスタＴｒ ₄がオンする。これにより、ドライブトランジスタＴｒ _dが電源Ｖ _ccに接続されるので、画素回路は非発光期間から発光期間に進む。この様に、サンプリングトランジスタＴｒ ₁がまだオン状態で、且つ、スイッチングトランジスタＴｒ ₄がオン状態に入った期間Ｔ６−Ｔ７で、ドライブトランジスタＴｒ _dの移動度補正を行う。即ち、本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６−Ｔ７で移動度補正を行っている。尚、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは、実際には逆バイアス状態にあるので、発光する事はない。この移動度補正期間Ｔ６−Ｔ７では、ドライブトランジスタＴｒ _dのゲートＧが映像信号Ｖ _sigのレベルに固定された状態で、ドライブトランジスタＴｒ _dにドレイン電流Ｉ _dsが流れる。ここで、Ｖ _ss1−Ｖ _th＜Ｖ _thELと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって、ドライブトランジスタＴｒ _dに流れる電流Ｉ _dsは、画素容量Ｃ _sと発光素子ＥＬの等価容量Ｃ _oledの両者を結合した容量Ｃ＝Ｃ _s＋Ｃ _oledに書き込まれていく。これにより、ドライブトランジスタＴｒ _dのソース電位（Ｓ）は上昇していく。図７のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分ΔＶは、結局、画素容量Ｃ _sに保持されたゲート／ソース間電圧Ｖ _gsから差し引かれる事になるので、負帰還をかけた事になる。この様に、ドライブトランジスタＴｒ _dの出力電流Ｉ _dsを同じくドライブトランジスタＴｒ _dの入力電圧Ｖ _gsに負帰還する事で、移動度μを補正する事が可能である。尚、負帰還量ΔＶは、移動度補正期間Ｔ６−Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなり、サンプリングトランジスタＴｒ ₁がオフする。この結果、ドライブトランジスタＴｒ _dのゲートＧは信号線ＳＬから切り離される。映像信号Ｖ _sigの印加が解除されるので、ドライブトランジスタＴｒ _dのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間、画素容量Ｃ _sに保持されたゲート／ソース間電圧Ｖ _gsは、（Ｖ _sig−ΔＶ＋Ｖ _th）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉ _dsの流入により、発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉ _ds対ゲート／ソース間電圧Ｖ _gsの関係は、先のトランジスタ特性式１のＶ _gsにＶ _sig−ΔＶ＋Ｖ _thを代入する事で、以下の式２のように与えられる。
Ｉ _ds＝ｋμ（Ｖ _gs−Ｖ _th）²＝ｋμ（Ｖ _sig−ΔＶ）²・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃ _oxである。この特性式２からＶ _thの項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉ _dsは、ドライブトランジスタＴｒ _dの閾電圧Ｖ _thに依存しない事が分かる。基本的に、ドレイン電流Ｉ _dsは映像信号の信号電圧Ｖ _sigによって決まる。換言すると、発光素子ＥＬは、映像信号Ｖ _sigに応じた輝度で発光する事になる。その際、Ｖ _sig から負帰還量ΔＶが減じられている。この負帰還量ΔＶは、特性式２の係数部に位置する移動度μの効果を打ち消すように働く。従って、ドレイン電流Ｉ _dsは実質的に映像信号Ｖ _sigのみに依存する事になる。

最後に、タイミングＴ８に至ると制御信号ＤＳがハイレベルとなって、スイッチングトランジスタＴｒ ₄がオフし、発光が終了すると共に、当該フィールドが終わる。この後、次のフィールドに移って、再び、Ｖ _th補正動作、移動度補正動作及び発光動作が、繰り返される事になる。

図８は、移動度補正期間Ｔ６−Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６−Ｔ７では、サンプリングトランジスタＴｒ ₁及びスイッチングトランジスタＴｒ ₄がオンしている一方、残りのスイッチングトランジスタＴｒ ₂及びＴｒ ₃がオフしている。この状態で、ドライブトランジスタＴｒ ₄のソース電位（Ｓ）は、Ｖ _ss1−Ｖ _thである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したように、Ｖ _ss1−Ｖ _th＜Ｖ _thELと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よって、ドライブトランジスタＴｒ _dに流れる電流Ｉ _dsは、画素容量Ｃ _sと発光素子ＥＬの等価容量Ｃ _oledとの合成容量Ｃ＝Ｃ _s＋Ｃ _oledに流れ込む事になる。換言すると、ドレイン電流Ｉ _dsの一部が画素容量Ｃ _sに負帰還され、移動度の補正が行われる。

図９は、上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩ _dsを取り横軸にＶ _sigを取ってある。このグラフの下方に特性式２も合わせて示してある。図９のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に、画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様に、ドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば、両画素１，２に同レベルの映像信号Ｖ _sigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉ _ds1 ’は、移動度μの小さい画素２に流れる出力電流Ｉ _ds2 ’に比べて大きな差が生じてしまう。この様に、移動度μのばらつきに起因して出力電流Ｉ _dsの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。

そこで、本発明では、出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉ _dsが大きくなる。従って、負帰還量ΔＶは移動度が大きいほど大きくなる。図９のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は、移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。従って、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩ _ds1 ’からＩ _ds1まで大きく下降する。一方、移動度μの小さな画素２の負帰還量ΔＶ２は小さいので、出力電流Ｉ _ds2 ’はＩ _ds2までそれ程大きく下降しない。結果的に、Ｉ _ds1とＩ _ds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは、黒レベルから白レベルまでＶ _sigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の負帰還量ΔＶ１は、移動度の小さい画素２の負帰還量ΔＶ２に対して大きくなる。つまり、移動度が大きいほどΔＶが大きくなり、Ｉ _dsの減少値は大きくなる。これにより、移動度の異なる画素の電流値は均一化され、移動度のばらつきを補正する事ができる。

以下、参考のため、図１０を参照して、上述した移動度補正の数値解析を行う。図１０に示すように、トランジスタＴｒ ₁及びＴｒ ₄がオンした状態で、ドライブトランジスタＴｒ _dのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒ _dのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒ _dを流れるドレイン電流Ｉ _dsは、以下の式３に示す通りである。

また、ドレイン電流Ｉ _dsと容量Ｃ（＝Ｃ _s＋Ｃ _oled）の関係により、以下の式４に示す様に、Ｉ _ds＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して、両辺を積分する。ここで、ソース電位Ｖの初期状態は、−Ｖ _thであり、移動度補正時間（Ｔ６−Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が、以下の数式５のように与えられる。

移動度の異なる画素において、式５を用いてｔ＝０ｕｓと２．５ｕｓ時の電流値のグラフを図１１に示す。尚、このグラフの下部に合わせて式５も載せておく。ｔ＝０ｕｓの移動度補正をかけない状態に比べ、ｔ＝２．５ｕｓでは移動度のばらつきに対する補正が充分にかかっている事が分かる。移動度補正無しでは４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられている。移動度補正動作時は、常にＶ＜Ｖ _thELを満たしている必要がある。上述した第１実施形態の画素回路では、移動度補正時に画素容量Ｃ _sと発光素子ＥＬの等価容量Ｃ _oledを使用している。Ｃ _oledはＣ _sに対して大きいので合成容量Ｃも大きくなり、移動度補正時間マージンを稼ぐ事ができる。

以上の動作を行うことで、信号電位サンプル方式の画素回路においても移動度補正を行う事ができる事が分かる。既に実用化されている液晶ディスプレイの駆動方式は、基本的に、信号電位をサンプリングする電圧駆動である。よって、有機ＥＬパネルにおいても電圧駆動にて移動度補正が可能となる事で、従来液晶ディスプレイで用いていた外付けソースドライバや低温ポリシリコンＴＦＴなどを用いたパネル内蔵型ソースドライバなどを利用する事が可能となり、低コストにて有機ＥＬパネルモジュールを作成する事ができる。また、第１実施形態の画素回路ではドライブトランジスタ以外のスイッチングトランジスタはＮチャネル型とＰチャネル型を混在して用いているが、各トランジスタの特性はＮチャネルでもＰチャネルでも構わない。

図１２は、本発明にかかる表示装置の第２実施形態を示すブロック図である。理解を容易にするため、図５に示した第１実施形態と対応する部分には、対応する参照番号を用いてある。本表示装置は、画素アレイ１とこれを囲む周辺の回路とで構成されている。周辺回路は、水平セレクタ３と、ライトスキャナ４と、ドライブスキャナ５と、第一補正用スキャナ７１と、第二補正用スキャナ７２とを含む。画素アレイ１はマトリクス状に配列した画素回路２で構成されている。図では理解を容易にするため、１個の画素回路２のみを示してある。画素回路２は、６個のトランジスタＴｒ ₁，Ｔｒ _d，Ｔｒ ₃〜Ｔｒ ₆と、２個の容量素子Ｃ _s1，Ｃ _s2と、１個の発光素子ＥＬとで構成されている。トランジスタは全てＮチャネル型である。本画素回路２の主要部となるドライブトランジスタＴｒ _dは、そのゲートＧが各容量素子Ｃ _s1，Ｃ _s2の一端に接続されている。一方の容量素子Ｃ _s1は本画素回路２の出力側と入力側を結ぶ結合容量である。他方の容量素子Ｃ _s2は、結合容量Ｃ _s1を介して映像信号が書き込まれる画素容量である。ドライブトランジスタＴｒ _dのソースＳは画素容量Ｃ _s2の他端に接続されていると共に、発光素子ＥＬに接続されている。発光素子ＥＬは、ダイオード型のデバイスであり、そのアノードがドライブトランジスタＴｒ _dのソースＳに接続されている一方、カソードが接地電位Ｖ _cathに接続されている。また、ドライブトランジスタＴｒ _dのソースＳと所定の基準電位Ｖ _ss2との間に、スイッチングトランジスタＴｒ ₃が介在している。このトランジスタＴｒ ₃のゲートは走査線ＡＺ２に接続されている。ドライブトランジスタＴｒ _dのドレインは、スイッチングトランジスタＴｒ ₄を介して、電源Ｖ _ccに接続されている。スイッチングトランジスタＴｒ ₄のゲートは走査線ＤＳに接続されている。加えて、ドライブトランジスタＴｒ _dのゲートＧとドレインとの間に、スイッチングトランジスタＴｒ ₅が介在している。このトランジスタＴｒ ₅のゲートは走査線ＡＺ１に接続されている。一方、入力側のサンプリングトランジスタＴｒ ₁は、信号線ＳＬと結合容量Ｃ _s1の他端との間に接続されている。サンプリングトランジスタＴｒ ₁のゲートは走査線ＷＳに接続されている。結合容量Ｃ _s1の他端と所定の基準電位Ｖ _ss1との間に、トランジスタＴｒ ₆が介在している。このトランジスタＴｒ ₆のゲートは走査線ＡＺ１に接続されている。

図１３は、図１２に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って制御信号ＷＳ，ＤＳ，ＡＺ１，ＡＺ２の波形を表すと共に、ドライブトランジスタＴｒ _dのゲート電位（Ｇ）及びソース電位（Ｓ）の変化も表してある。当該フィールドが開始するタイミングＴ１では、制御信号ＷＳ，ＡＺ１，ＡＺ２がローレベルで、制御信号ＤＳのみがハイレベルである。従って、タイミングＴ１ではスイッチングトランジスタＴｒ ₄のみがオン状態にあり、残りのトランジスタＴｒ ₁，Ｔｒ ₃，Ｔｒ ₅，Ｔｒ ₆はオフ状態にある。この時、ドライブトランジスタＴｒ _dはオン状態にあるスイッチングトランジスタＴｒ ₄を介して電源Ｖ _ccに接続されているので、所定のドレイン電流Ｉ _dsが発光素子ＥＬに流れるため、発光状態となっている。

タイミングＴ２になると、制御信号ＡＺ１とＡＺ２とがハイレベルとなり、スイッチングトランジスタＴｒ ₅，Ｔｒ ₆がオンする。ドライブトランジスタＴｒ _dのゲートＧはトランジスタＴｒ ₅を通して電源Ｖ _cc側に接続されるので、ゲート電位（Ｇ）は急激に上昇する。

この後、タイミングＴ３で制御信号ＤＳがローレベルとなり、トランジスタＴｒ ₄がオフする。ドライブトランジスタＴｒ _dに対する電源供給が遮断されるので、ドレイン電流Ｉ _dsは減衰していく。これにより、ソース電位（Ｓ）及びゲート電位（Ｇ）は共に下降するが、両者の電位差がＶ _thとなったところで、電流が流れなくなる。この時のＶ _thが画素容量Ｃ _s2に保持される。画素容量Ｃ _s2に保持されたＶ _thは、ドライブトランジスタＴｒ _dの閾電圧のキャンセルに用いられる。また、スイッチングトランジスタＴｒ ₃はオンしており、ドライブトランジスタＴｒ ₂のソースＳはトランジスタＴｒ ₃を介して基準電位Ｖ _ss2に接続される。このＶ _ss2は発光素子ＥＬの閾電圧よりも低く設定されており、発光素子ＥＬは逆バイアス状態におかれる。

この後、タイミングＴ４になったとき、制御信号ＡＺ１がローレベルとなり、トランジスタＴｒ ₅，Ｔｒ ₆がオフして、Ｃ _s2に書き込まれたＶ _thが固定される。タイミングＴ２からＴ４までの期間を、Ｖ _th補正期間（Ｔ２−Ｔ４）と呼ぶ。尚、Ｖ _th補正期間ではＴｒ ₆がオンしているため、結合容量Ｃ _s1の他端は、所定の基準電位Ｖ _ss1に保持される。

タイミングＴ５になると、制御信号ＷＳ及びＡＺ２がハイレベルになり、サンプリングトランジスタＴｒ ₁がオンする。この結果、ドライブトランジスタＴｒ _dのゲートＧは、結合容量Ｃ _s1及びオンしたサンプリングトランジスタＴｒ ₁を介して、信号線ＳＬに接続される。この結果、映像信号が結合容量Ｃ _s1を介してドライブトランジスタＴｒ _dのゲートＧにカップリングされ、その電位が上昇する。図１３のタイミングチャートでは、映像信号のカップリング分とＶ _thを合わせた電圧を、Ｖ _inで表してある。画素容量Ｃ _s2にこのＶ _inが保持された事になる。この後、タイミングＴ７で制御信号ＷＳがローレベルに戻り、画素容量Ｃ _s2に書き込まれた電位が、保持固定される。この様にして、映像信号が結合容量Ｃ _s1を介して画素容量Ｃ _s2に書き込まれる期間を、サンプリング期間Ｔ５−Ｔ７と呼ぶ。このサンプリング期間Ｔ５−Ｔ７は、通常、１水平期間（１Ｈ）に相当する。

本実施形態では、サンプリング期間が終了するタイミングＴ７の前のタイミングＴ６で、制御信号ＤＳがハイレベルになる一方、制御信号ＡＺ２がローレベルになる。この結果、ドライブトランジスタＴｒ _dのソースＳがＶ _ss2から切り離される一方、ドレイン側からソースＳ側に向かって電流が流れる。一方、サンプリングトランジスタＴｒ ₁は引き続きオン状態なので、ドライブトランジスタＴｒ _dのゲート電位（Ｇ）は映像信号側に保持されている。この様な状態でドライブトランジスタＴｒ _dに出力電流が流れるので、画素容量Ｃ _s2及び逆バイアス状態にある発光素子ＥＬの等価容量を充電する事になる。これにより、ドライブトランジスタＴｒ _dのソース電位（Ｓ）はΔＶだけ上昇し、その分だけＣ _s2に保持されていた電圧Ｖ _inが減少する。換言すると、期間Ｔ６−Ｔ７の間でソースＳ側の出力電流がゲートＧ側の入力電圧に負帰還される。この負帰還量がΔＶで表される。この負帰還動作により、ドライブトランジスタＴｒ _dの移動度補正が行われる。

この後、タイミングＴ７で制御信号ＷＳがローレベルとなり、映像信号の印加が解除されると、いわゆるブートストラップ動作が行われ、ゲート電位（Ｇ）及びソース電位（Ｓ）は、両者の差（Ｖ _in−ΔＶ）を維持したまま上昇する。ソース電位（Ｓ）の上昇に伴い発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉ _dsが発光素子ＥＬに流れ込み、映像信号に応じた輝度で発光が行われる。この後、タイミングＴ８で当該フィールド１ｆが終わると、次のフィールドに進む。次のフィールドでも、Ｖ _th補正、信号書き込み、移動度補正の各動作を行う。

図１４は、図１３に示した移動度補正期間Ｔ６−Ｔ７における画素回路２の状態を表している。この画素回路２も、スイッチングトランジスタＴｒ ₃，Ｔｒ ₄，Ｔｒ ₅などで構成される補正手段を備えている。この補正手段は、出力電流Ｉ _dsのキャリア移動度μに対する依存性を打ち消すため、予め発光期間Ｔ６−Ｔ８の前または先頭で画素容量Ｃ _s2に保持された入力電圧Ｖ _in（Ｖ _gs）を補正する。この補正手段は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間Ｔ５−Ｔ７の一部で動作し、映像信号Ｖ _sigがサンプリングされている状態でドライブトランジスタＴｒ _dから出力電流Ｉ _dsを取り出し、これを画素容量Ｃ _s2に負帰還して入力電圧Ｖ _gsを補正する。加えて、この補正手段（Ｔｒ ₃，Ｔｒ ₄，Ｔｒ ₅）は、出力電流Ｉ _dsの閾電圧Ｖ _thに対する依存性を打ち消すために、予めサンプリング期間Ｔ５−Ｔ７に先立つ期間Ｔ２−Ｔ４でドライブトランジスタＴｒ _dの閾電圧Ｖ _thを検出し、且つ、検出された閾電圧Ｖ _thを入力電圧Ｖ _gsに足し込む様にしてある。

本実施形態においても、ドライブトランジスタＴｒ _dは、Ｎチャネル型トランジスタでドレインが電源Ｖ _cc側に接続される一方、ソースＳが発光素子ＥＬ側に接続されている。この構成において、本補正手段は、サンプリング期間Ｔ５−Ｔ７の後部分に重なる発光期間Ｔ６−Ｔ８の先頭部分（Ｔ６−Ｔ７）でドライブトランジスタＴｒ _dから出力電流Ｉ _dsを取り出して、画素容量Ｃ _s2側に負帰還する。その際、本補正手段は、発光期間の先頭部分（Ｔ６−Ｔ７）でドライブトランジスタＴｒ _dのソースＳ側から取り出した出力電流Ｉ _dsが、発光素子ＥＬの有する等価容量Ｃ _oledに流れ込むようにしている。発光素子ＥＬは、アノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒ _dのソースＳに接続される一方、カソード側がＶ _cathに接地されている。本補正手段は、前述したように、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒ _dのソースＳ側から取り出した出力電流Ｉ _dsが発光素子ＥＬに流れ込む時、ダイオード型の発光素子ＥＬを容量性素子Ｃ _oledとして機能させている。

図１５は、本発明にかかる表示装置の第３実施形態を示すブロック図である。理解を容易にするため、図５に示した第１実施形態と対応する部分には、対応する参照番号を付してある。本表示装置も中央の画素アレイ１とこれを囲む周辺回路とで構成されている。周辺回路は、水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２を含んでいる。画素アレイ１はマトリクス状に配列された画素回路から構成されている。図では、理解を容易にするため、１個の画素回路２のみを拡大表示してある。

画素回路２は、５個のトランジスタＴｒ ₁，Ｔｒ ₂，Ｔｒ ₄，Ｔｒ ₅，Ｔｒ _dと、２個の容量素子Ｃ _s1，Ｃ _s2と、１個の発光素子ＥＬとで構成されている。第１実施形態及び第２実施形態と異なり、ドライブトランジスタＴｒ _dはＰチャネル型である。残りのトランジスタＴｒ ₁，Ｔｒ ₂，Ｔｒ ₄，Ｔｒ ₅は、全てＮチャネル型である。尚、画素サイズや発光素子ＥＬの特性にもよるが、一般的に、ドライブトランジスタはＮチャネル型の方が移動度補正値の容量を大きく取る事ができ、移動度補正のマージンがある。

ドライブトランジスタＴｒ _dのソースは電源Ｖ _ccに接続されている。ゲートは画素容量Ｃ _s1の一端に接続されている。ドライブトランジスタＴｒ _dがＰチャネル型の場合、ゲート／ソース間電圧Ｖ _gsは、ソース側となる電源Ｖ _ccを基準にして定義される。ドライブトランジスタＴｒ _dのドレインは、スイッチングトランジスタＴｒ ₄を介して、発光素子ＥＬに接続されている。発光素子ＥＬは、ダイオード型であり、アノードがスイッチングトランジスタＴｒ ₄を介してドライブトランジスタＴｒ _dのドレインに接続される一方、カソードが接地されている。尚、スイッチングトランジスタＴｒ ₄のゲートは走査線ＤＳに接続されている。ドライブトランジスタＴｒ _dのゲートとドレインとの間に、スイッチングトランジスタＴｒ ₅が介在している。そのゲートは走査線ＡＺ１に接続されている。

一方、画素回路２の入力側となるサンプリングトランジスタＴｒ ₁は、信号線ＳＬと画素容量Ｃ _s1の他端との間に接続されている。サンプリングトランジスタＴｒ ₁のゲートは走査線ＷＳに接続されている。画素容量Ｃ _s1の他端と電源Ｖ _ccとの間に、別の画素容量Ｃ _s2が接続されている。また、画素容量Ｃ _s1の他端と所定のオフセット電位Ｖ _ofsとの間に、スイッチングトランジスタＴｒ ₂が接続されている。このトランジスタＴｒ ₂のゲートは走査線ＡＺ２に接続されている。

図１６は、図１５に示した画素回路の各トランジスタとこれらに対応する制御信号との関係を明示した回路図である。合わせて、ドライブトランジスタＴｒ _dのゲートを記号Ｇで明示し、発光素子ＥＬのアノードを記号Ｘで明示してある。各トランジスタＴｒ ₁，Ｔｒ ₂，Ｔｒ ₄，Ｔｒ ₅のゲートに印加される制御信号を、対応する走査線と同じ記号で表してある。

図１７は、図１６に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表すと共に、ドライブトランジスタＴｒ _dのゲート電位（Ｇ）と発光素子ＥＬのアノード電位（Ｘ）の変化も表してある。

当該フィールドに入る前のタイミングＴ０で、制御信号ＷＳ，ＡＺ１，ＡＺ２はローレベルにある一方、制御信号ＤＳはハイレベルにある。従って、タイミングＴ０ではトランジスタＴｒ ₄がオン状態にある一方、残りのトランジスタＴｒ ₁，Ｔｒ ₂，Ｔｒ ₅はオフ状態にある。ドライブトランジスタＴｒ _dはオン状態のトランジスタＴｒ ₄を介して発光素子ＥＬに接続されている。従って、発光素子ＥＬにはゲート／ソース間電圧Ｖ _gsに応じた出力電流が流れて発光している。尚、図１７のタイミングチャートでは、ゲート／ソース間電圧Ｖ _gsは、電源電位Ｖ _ccとゲート電位（Ｇ）との間の差で表される。

当該フィールドに入るタイミングＴ１で、制御信号ＡＺ１及びＡＺ２がハイレベルになり、トランジスタＴｒ ₂，Ｔｒ ₅がオンする。これにより、画素容量Ｃ _s1の他端は所定のオフセット電位Ｖ _ofsに固定される。また、ドライブトランジスタＴｒ _dのドレインとゲートが直結する。このため、ゲート電位（Ｇ）はドレイン電位に引かれて急激に下降する一方、アノード電位（Ｘ）は発光素子ＥＬ内に生じた電圧降下で急激に上昇する。この動作でドライブトランジスタＴｒ _dは閾電圧検出の準備状態となる。

続いて、タイミングＴ２で制御信号ＤＳがローレベルとなり、スイッチングトランジスタＴｒ ₄がオフする。ここまでの期間Ｔ１−Ｔ２は、リセット期間もしくはオーバーラップ期間と呼ばれる。スイッチングトランジスタＴｒ ₄がオフすると、ドライブトランジスタの電流路が遮断され、ゲート容量Ｃ _gs及び画素容量Ｃ _s1を充電していく。この結果、ゲート電位（Ｇ）が上昇する。電源電位Ｖ _ccとゲート電位（Ｇ）の差がＶ _thとなった所で、ドライブトランジスタＴｒ _dがカットオフする。カットオフした後のタイミングＴ３で、制御信号ＡＺ１，ＡＺ２がローレベルに戻り、トランジスタＴｒ ₂，Ｔｒ ₅がオフする。この結果、画素容量Ｃ _s1に書き込まれた閾電圧Ｖ _thが保持される。この期間Ｔ２−Ｔ３を、Ｖ _th補正期間もしくはＶ _th検出期間と呼ぶ。尚、発光素子ＥＬに対する通電が遮断されるので、アノード電位（Ｘ）は接地電位ＧＮＤまで下がる。

この後、タイミングＴ４に進むと、制御信号ＷＳがハイレベルになりサンプリングトランジスタＴｒ ₁がオンする。この結果、映像信号Ｖ _sigがサンプリングされ、画素容量Ｃ _s2にＶ _ofs−Ｖ _sigが書き込まれる。この電圧Ｖ _ofs−Ｖ _sigは、画素容量Ｃ _s1を介してドライブトランジスタＴｒ _dのゲートＧ側にカップリングされる。その量は、Ｃ _s1（Ｖ _ofs−Ｖ _sig）／（Ｃ _s1＋Ｃ _gs）で与えられる。尚、Ｃ _gsはドライブトランジスタのソース／ゲート間容量である。このカップリング電圧分だけ、更に、ゲート電位（Ｇ）が下がるので、結局、ゲート／ソース間電圧Ｖ _gsは、Ｖ _th＋Ｃ _s1（Ｖ _ofs−Ｖ _sig）／（Ｃ _s1＋Ｃ _gs）となる。この後、１水平期間（１Ｈ）経過後のタイミングＴ７で、制御信号ＷＳはローレベルに戻り、サンプリングトランジスタＴｒ ₁がオフする。この１Ｈに相当する期間Ｔ４−Ｔ７で、映像信号Ｖ _sigのサンプリングが行われる。

このサンプリング期間Ｔ４−Ｔ７の一部の期間Ｔ５−Ｔ６で、制御信号ＡＺ１がハイレベルになり、トランジスタＴｒ ₅が導通する。この結果、電源Ｖ _cc側（ドライブトランジスタＴｒ _dのソース側）からドレイン側を通って、ゲートＧ側にドレイン電流が流れ込む。このドレイン電流の流れ込みにより、ゲート電位（Ｇ）はΔＶ分だけ上昇する。ΔＶはドライブトランジスタの移動度に比例している。ドライブトランジスタの移動度が大きいほどΔＶは大きくなりゲート電位（Ｇ）が上昇するので、ゲート／ソース間電圧Ｖ _gsはその分圧縮され出力電流が抑制される。この様に、ドライブトランジスタＴｒ _dのドレイン側からゲート側に向かって負のフィードバックをかける事で、移動度のばらつきを抑制可能である。サンプリング期間Ｔ４−Ｔ７の中に設定された期間Ｔ５−Ｔ６を、移動度補正期間と呼ぶ。この移動度補正を行うことで、ドライブトランジスタＴｒ _dのゲート／ソース間電圧Ｖ _gsは、結局、Ｖ _th＋Ｃ _s1（Ｖ _ofs−Ｖ _sig）／（Ｃ _s1＋Ｃ _gs）−ΔＶで与えられる。このゲート／ソース間電圧Ｖ _gsには、正味の信号成分に加え、ドライブトランジスタの閾電圧をキャンセルするための成分Ｖ _thと、移動度を補正するための成分ΔＶが含まれている。

タイミングＴ８になると、制御信号ＤＳがハイレベルとなりスイッチングトランジスタＴｒ ₄がオンする。これにより、ドライブトランジスタＴｒ _dは発光素子ＥＬに直結し、閾電圧Ｖ _th及び移動度μのばらつきが補正された出力電流が、発光素子ＥＬに流れる。この後、タイミングＴ９で当該フィールドが終了すると、次のフィールドに移って、再び、Ｖ _th補正、映像信号サンプリング、移動度補正の各動作が行われる。

図１８は、移動度補正期間Ｔ５−Ｔ６における画素回路の状態を示す回路図である。前述したように、移動度補正期間Ｔ５−Ｔ６では、サンプリングトランジスタＴｒ ₁とスイッチングトランジスタＴｒ ₅がオンしているため、ドレイン電流Ｉ _dsは画素容量Ｃ _s1に書き込まれる。これにより、ドライブトランジスタＴｒ _dのゲート電位（Ｇ）はΔＶ上昇する。この時に流れるドレイン電流Ｉ _dsは、以下の式６により表される。尚、式６ではカップリング係数Ｃ _s1／（Ｃ _s1＋Ｃ _gs）を１として省略してある。実際、Ｃ _gsに比べてＣ _s1はかなり大きい。

前述したように、ΔＶ＝Ｉ _ds・ｔ／Ｃ _s1より、移動度の異なる画素ではΔＶも異なる。移動度が大きい画素ほどΔＶは大きくなり、Ｉ _dsの補正量も大きくなる。これらの動作により、移動度のばらつきがある画素においても、Ｉ _dsを均一化する事ができ、移動度補正を行う事ができる。

詳細な計算式は、先の実施形態１と同様な解析によって、以下の式７に示すように与えられる。

上記式７の右辺は移動度μを２つ含む。係数部のμと左辺の分母に位置するμは互いにキャンセルしあうので、結果的にドレイン電流Ｉ _dsから移動度μの影響を除く事ができる。式７の分母にあるμの効果は、移動度補正期間Ｔ５−Ｔ６の時間幅ｔによって調整できる。これにより、本発明の移動度補正を最適化可能である。

１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ ₁・・・サンプリングトランジスタ、Ｔｒ _d・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃ _s・・・容量素子

Claims

駆動部と、画素アレイ部とを備え、
前記駆動部は、スキャナ部と信号部とを含み、
画素アレイ部は、行状に配された複数の走査線、列状に配された複数の信号線、及び、行列状に配された複数の画素回路を備えており、
複数の走査線、及び複数の信号線の各々は、駆動部に接続され、
複数の画素回路の各々は、少なくとも、サンプリングトランジスタと、ドライブトランジスタと、画素容量と、発光素子と、補正手段とを含み、
サンプリングトランジスタにあっては、ゲートは走査線に接続されており、ソースは信号線に接続されており、ドレインはドライブトランジスタのゲートに接続されており、
ドライブトランジスタにあっては、ソースは発光素子の一端に接続されており、
画素容量は、ドライブトランジスタのゲートとソースとの間に配置され、
補正手段は、ドライブトランジスタを含む電流路に介在しサンプリングトランジスタ用の走査線とは異なる走査線からの制御信号に応じて動作するように構成されたスイッチングトランジスタを少なくとも含み、駆動部から走査線を介して供給される制御信号に応じて、信号線から信号電位がドライブトランジスタのゲートに供給されている間にドライブトランジスタの出力電流を画素容量に負帰還させる制御を行うように構成され、
信号線から信号電位がドライブトランジスタのゲートに供給されている間に、駆動部からの制御信号に応じた補正手段の制御によりドレインが電源に接続されたドライブトランジスタを介して電流が流れることによって、ドライブトランジスタのソースの電位を該信号電位に近づけるように構成されている、
表示装置。
信号線から信号電位がドライブトランジスタのゲートに供給されている間にドレインが電源に接続されたドライブトランジスタを介して電流が流れる期間の時間幅は、補正手段の制御によって調整可能である請求項１に記載の表示装置。
駆動部と、画素アレイ部とを備え、
前記駆動部は、スキャナ部と信号部とを含み、
画素アレイ部は、行状に配された複数の走査線、列状に配された複数の信号線、及び、行列状に配された複数の画素回路を備えており、
複数の走査線、及び複数の信号線の各々は、駆動部に接続され、
複数の画素回路の各々は、少なくとも、サンプリングトランジスタと、ドライブトランジスタと、画素容量と、発光素子と、補正手段とを含み、
サンプリングトランジスタにあっては、ゲートは走査線に接続されており、ソースは信号線に接続されており、ドレインはドライブトランジスタのゲートに接続されており、
ドライブトランジスタにあっては、ソースは発光素子の一端に接続されており、
画素容量は、ドライブトランジスタのゲートとソースとの間に配置され、
補正手段は、ドライブトランジスタを含む電流路に介在しサンプリングトランジスタ用の走査線とは異なる走査線からの制御信号に応じて動作するように構成されたスイッチングトランジスタを少なくとも含み、駆動部から走査線を介して供給される制御信号に応じて、信号線から信号電位がドライブトランジスタのゲートに供給されている間にドライブトランジスタの出力電流を画素容量に負帰還させる制御を行うように構成されている、
表示装置の駆動方法であって、
信号線から信号電位をドライブトランジスタをゲートに供給している間に、駆動部からの制御信号に応じた補正手段の制御によりドレインが電源に接続されたドライブトランジスタを介して電流が流れることによって、ドライブトランジスタのソースの電位を該信号電位に近づける工程を備えている、
表示装置の駆動方法。
信号線から信号電位がドライブトランジスタのゲートに供給されている間にドレインが電源に接続されたドライブトランジスタを介して電流が流れる期間の時間幅は、補正手段の制御によって調整可能である請求項３に記載の表示装置の駆動方法。