[go: up one dir, main page]

JP5568845B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5568845B2
JP5568845B2 JP2008172166A JP2008172166A JP5568845B2 JP 5568845 B2 JP5568845 B2 JP 5568845B2 JP 2008172166 A JP2008172166 A JP 2008172166A JP 2008172166 A JP2008172166 A JP 2008172166A JP 5568845 B2 JP5568845 B2 JP 5568845B2
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
conductive film
base conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008172166A
Other languages
English (en)
Other versions
JP2010016036A (ja
Inventor
直也 佐次田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008172166A priority Critical patent/JP5568845B2/ja
Priority to US12/495,211 priority patent/US8120087B2/en
Publication of JP2010016036A publication Critical patent/JP2010016036A/ja
Priority to US13/345,948 priority patent/US20120107965A1/en
Application granted granted Critical
Publication of JP5568845B2 publication Critical patent/JP5568845B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に、強誘電体キャパシタを有する半
導体装置の製造方法に関する。
自由に書換えが可能で、かつ、電源の供給を停止してもデータが消失しない不揮発性メモリとして、強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）が知られている。強誘電体メモリは、フラッシュメモリに比べて低電圧動作が可能であり、省電力で高速の書き込みができる点で極めて有望である。
かかる強誘電体メモリもまた、他の半導体デバイスと同様に、更なる高集積化、高性能化が求められている。
強誘電体メモリの高集積化には、セル面積の縮小が不可欠である。セル面積の縮小には、メモリセルの構造として、プレーナ型よりもスタック型が有利であることが知られている。スタック型のメモリセルにおいては、トランジスタの拡散層に接続された導体プラグの直上に、酸素バリア膜、下部電極、強誘電体膜、及び上部電極が順次積層されて強誘電体キャパシタが形成されている。酸素バリア膜は、導体プラグの酸化を防止するためのものである。一般的に、酸素バリア膜と下部電極とを兼ねる導体膜が形成されており、かかる導体膜として、例えば、窒化チタン膜とイリジウム膜と酸化イリジウム膜とを順次積層した積層膜が知られている。
また、強誘電体メモリの高性能化には、強誘電体キャパシタの電気的特性を良好なものとすることが不可欠である。強誘電体キャパシタの電気的特性を良好なものとするためには、その強誘電体膜の結晶配向性を良好なものとすることが重要である。強誘電体膜の結晶配向性は、下地の膜質や平坦性等に影響される。
強誘電体膜の特性を良好にするべく、下部電極の膜質を改善する技術として、導体プラグ上及び層間絶縁膜上に、チタン等の自己配向性を有する物質を材料とする導電膜を下部電極の下地として形成する技術が提案されている。
また、導体プラグが形成された箇所の平坦性を改善する技術として、層間絶縁膜に埋め込まれたタングステンプラグをエッチバックし、このエッチバックによる凹部に窒化チタンを埋め込んで平坦化する技術が提案されている。
特開２００５−１５０２６２号公報 米国特許第７１７６１３２号明細書 J. H. Park et al., "Fully Logic Compatible (1.6V Vcc, 2 Additional FRAM Masks) Highly Reliable Sub 10F2 Embedded FRAM with Advanced Direct Via Technology and Robust 100 nm thick MOCVD PZT Technology", Electron Devices Meeting, 2004, IEDM Technical Digest, IEEE International, 13-15 Dec. 2004, p. 591-594
しかし、窒化チタンは、チタン単体に比べて電気抵抗が高いため、プラグ上の凹部に窒化チタンを埋め込むと、電気抵抗が上昇してしまい、強誘電体キャパシタの電気的特性を低下させる原因となる。
本発明の目的は、電気的特性が良好で信頼性の高い強誘電体キャパシタを有する半導体
装置の製造方法を提供することにある。
半導体装置は、半導体基板の上方に形成された絶縁膜と、前記絶縁膜に埋め込まれた導体プラグと、前記導体プラグ上及び前記絶縁膜上に形成された上面が平坦な下地導電膜と、前記下地導電膜上に形成された強誘電体キャパシタと、を有し、前記下地導電膜中の窒素濃度は、少なくとも前記導体プラグ上の領域において、上面側から内部に向けて徐々に低くなっている。
また、半導体装置の製造方法は、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜に導体プラグを埋め込む工程と、前記導体プラグ上及び前記絶縁膜上に高融点金属膜を形成する工程と、前記高融点金属膜の上面を研磨することにより、前記高融点金属膜の上面を平坦化する工程と、窒素を含む雰囲気中で熱処理を行うことにより、前記高融点金属膜を窒化して下地導電膜とする工程と、前記下地導電膜上に、強誘電体キャパシタを形成する工程とを有する。
開示の半導体装置の製造方法によれば、電気的特性が良好で信頼性の高い強誘電
体キャパシタを有する半導体装置の製造方法を提供することができる。
［一実施形態］
本発明の一実施形態による半導体装置及びその製造方法について図１乃至図２０を用いて説明する。図１は、本実施形態による半導体装置の構造を示す断面図である。図２乃至図２０は、本実施形態による半導体装置の製造方法を示す工程断面図である。
（半導体装置）
まず、本実施形態による半導体装置について図１を用いて説明する。
図１に示すように、半導体基板１０には、素子領域を画定する素子分離領域１２が形成されている。半導体基板１０は、例えばｎ型又はｐ型のシリコン基板である。素子分離領域１２が形成された半導体基板１０には、ｐ型のウェル１４が形成されている。
ウェル１４が形成された半導体基板１０上には、ゲート絶縁膜１６を介してゲート電極（ゲート配線）１８が形成されている。ゲート電極１８の側壁部分には、サイドウォール絶縁膜２０が形成されている。
サイドウォール絶縁膜２０が形成されたゲート電極１８の両側の半導体基板１０内には、ソース／ドレイン拡散層２２が形成されている。
ゲート電極１８の上部及びソース／ドレイン拡散層２２上には、それぞれシリサイド層２４ａ、２４ｂが形成されている。ソース／ドレイン拡散層２２上のシリサイド層２４ｂは、ソース／ドレイン電極として機能する。
こうして、半導体基板１０上に、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２６が形成されている。
トランジスタ２６が形成された半導体基板１０上には、カバー絶縁膜２８が形成されている。カバー絶縁膜２８は、例えば膜厚２００ｎｍのＳｉＯＮ膜である。
カバー絶縁膜２８が形成された半導体基板１０上には、層間絶縁膜３０が形成されている。層間絶縁膜３０は、例えば膜厚７００ｎｍのシリコン酸化膜である。層間絶縁膜３０の表面は、平坦化されている。
層間絶縁膜３０及びカバー絶縁膜２８には、ソース／ドレイン電極２４ｂに達するコンタクトホール３２が形成されている。
コンタクトホール３２内には、例えば膜厚３０ｎｍのチタン（Ｔｉ）膜が形成されている。Ｔｉ膜が形成されたコンタクトホール３２内には、例えば膜厚２０ｎｍの窒化チタン（ＴｉＮ）膜が形成されている。こうして、コンタクトホール３２内に、Ｔｉ膜とＴｉＮ膜との積層膜により密着層３４が形成されている。
密着層３４が形成されたコンタクトホール３２内には、導体プラグ３６が埋め込まれている。導体プラグ３６の材料としては、タングステンが用いられている。導体プラグ３６は、ソース／ドレイン電極２４ｂに電気的に接続されている。
なお、ここでは、導体プラグ３６の材料としてタングステンを用いる場合を例に説明したが、導体プラグ３６の材料はタングステンに限定されるものではない。但し、強誘電体メモリの製造工程では高温の熱処理が行われるため、導体プラグ３６の材料として、タングステン、チタン等の高融点金属を用いることが望ましい。
導体プラグ３６が埋め込まれた層間絶縁膜３０上には、酸化防止膜３８が形成されている。酸化防止膜３８は、例えば膜厚１００ｎｍのＳｉＯＮ膜である。酸化防止膜３８は、層間絶縁膜３０に導体プラグ３６を埋め込んだ後に、導体プラグ３６が酸化されるのを防止するためのものである。
なお、ここでは酸化防止膜３８としてＳｉＯＮ膜を用いる場合を例に説明したが、酸化防止膜３８はＳｉＯＮ膜に限定されるものではない。酸化防止膜３８として、例えばシリコン窒化膜を用いてもよい。
酸化防止膜３８上には、層間絶縁膜４０が形成されている。層間絶縁膜４０は、例えば膜厚２００ｎｍのシリコン酸化膜である。層間絶縁膜４０の上面は平坦化されている。
層間絶縁膜４０は、後述するようにＮＨ３プラズマを用いて上面がプラズマ処理されており、層間絶縁膜４０中には窒素が拡散している。層間絶縁膜４０中に拡散した窒素は、後述の第１の下地導電膜５２となる、第１の高融点金属膜としてのＴｉ膜５０を下面側から窒化するために用いられる。かかるＴｉ膜５０の窒化後も、層間絶縁膜４０中には窒素が残存している。層間絶縁膜４０中の窒素濃度は、上面側から内部に向けて徐々に低くなっている。
層間絶縁膜４０及び酸化防止膜３８には、導体プラグ３６に達するコンタクトホール４２が形成されている。
コンタクトホール４２内には、例えば膜厚３０ｎｍのＴｉ膜が形成されている。Ｔｉ膜が形成されたコンタクトホール４２内には、例えば膜厚２０ｎｍのＴｉＮ膜が形成されている。こうして、コンタクトホール４２内に、Ｔｉ膜とＴｉＮ膜との積層膜により密着層４４が形成されている。
密着層４４が形成されたコンタクトホール４２内には、導体プラグ４６が埋め込まれている。導体プラグ４６の材料としては、タングステンが用いられている。導体プラグ４６は、導体プラグ３６に電気的に接続されている。
なお、ここでは、導体プラグ４６の材料としてタングステンを用いる場合を例に説明したが、導体プラグ４６の材料はタングステンに限定されるものではない。但し、強誘電体メモリの製造工程では高温の熱処理が行われるため、導体プラグ４６の材料として、タングステン、チタン等の高融点金属を用いることが望ましい。
導体プラグ４６の上面の高さは、層間絶縁膜４０の上面の高さより低くなっており、導体プラグ４６が埋め込まれた箇所に凹部４８が生じている。ＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により層間絶縁膜４０に導体プラグ４６を埋め込む際には、コンタクトホール４２内の密着層４４及び導体プラグ４６の上部が過度に研磨されることがある。また、導体プラグ４６中には、ボイドが形成されることがある。凹部４８は、このようなＣＭＰ法による導体プラグ４６等の過度の研磨や導体プラグ４６中のボイドの影響によって生じたものである。
導体プラグ４６上及び層間絶縁膜４０上には、凹部４８を埋め込むように、上面が平坦な第１の下地導電膜５２が形成されている。第１の下地導電膜５２は、上層部及び下層部が窒化されたＴｉ膜である。第１の下地導電膜５２の上面は、ＣＭＰ法により平坦化されている。第１の下地導電膜５２は、導体プラグ４６に電気的に接続されている。
第１の下地導電膜５２は、層間絶縁膜４０上の領域及び導体プラグ４６上の領域において上層部が窒化され、層間絶縁膜４０上の領域において下層部が窒化されている。なお、導体プラグ４６上の領域における第１の下地導電膜５２の下層部は窒化されていない。
かかる第１の下地導電膜５２は、後述するように、ＣＭＰ法により上面が平坦化されたＴｉ膜５０を、窒素（Ｎ２）ガス雰囲気中で熱処理を行うことにより、上面側から窒化するとともに、層間絶縁膜４０中の窒素により下面側から窒化して形成したものである。このため、第１の下地導電膜５２中の窒素には、以下に述べるような濃度勾配が存在している。
即ち、層間絶縁膜４０上の領域及び導体プラグ４６上の領域における第１の下地導電膜５２中の窒素濃度は、上面側から内部に向けて徐々に低くなっている。さらに、層間絶縁膜４０上の領域における第１の下地導電膜５２中の窒素濃度は、下面側から内部に向けて徐々に低くなっている。
これに対して、導体プラグ４６上の領域における第１の下地導電膜５２は、その下に層間絶縁膜４０が形成されていないため、下面側から窒化されていない。このため、第１の下地導電膜５２の導体プラグ４６との界面での窒素濃度は、第１の下地導電膜５２の層間絶縁膜４０との界面での窒素濃度よりも低くなっている。この結果、導体プラグ４６上の領域における第１の下地導電膜５２中の窒素濃度は、層間絶縁膜４０上の領域における第１の下地導電膜５２中の窒素濃度よりも低くなっている。このように導体プラグ４６上の領域における第１の下地導電膜５２中の窒素濃度が低くなっているため、導体プラグ４６と第１の下地導電膜５２との間で良好な電気的接続が確保されている。
このように、第１の下地導電膜５２は、層間絶縁膜４０上の領域及び導体プラグ４６上の領域において上層部が窒化され、層間絶縁膜４０上の領域において下層部が窒化されており、窒化された上層部及び下層部と比較して内部の窒素濃度が低くなっている。このため、第１の下地導電膜５２は、スパッタ法やＣＶＤ法等により形成されるＴｉＮ膜と比較して電気抵抗が低く抑えられている。
第１の下地導電膜５２上には、必要に応じて、第２の高融点金属膜としての第２の下地導電膜５６が形成される。第２の下地導電膜５６は、上層部が窒化されたＴｉ膜である。平坦な第１の下地導電膜５２上に第２の下地導電膜５６が形成されるため、第２の下地導電膜５６の上面は平坦になっている。
第２の下地導電膜５６は、必要に応じて、層間絶縁膜４０上の領域及び導体プラグ４６上の領域において上層部が窒化されている。
かかる第２の下地導電膜５６は、後述するように、Ｔｉ膜５４を、Ｎ２ガス雰囲気中で熱処理を行うことにより上面側から窒化して形成したものである。このため、第２の下地導電膜５６中の窒素には、以下に述べるような濃度勾配が存在している。即ち、第２の下地導電膜５６中の窒素濃度は、上面側から内部に向けて徐々に低くなっている。
このように、第２の下地導電膜５６は、層間絶縁膜４０上の領域及び導体プラグ４６上の領域において上層部が窒化されており、窒化された上層部と比較して内部の窒素濃度が低くなっている。このため、第２の下地導電膜５６は、スパッタ法やＣＶＤ法等により形成されるＴｉＮ膜と比較して電気抵抗が低く抑えられている。
第２の下地導電膜５６上には、導電性の酸素バリア膜（酸素拡散防止膜）５８が形成されている。酸素バリア膜５８は、例えば膜厚１００ｎｍのＴｉＡｌＮ膜である。かかる酸素バリア膜５８は、層間絶縁膜４０に導体プラグ４６を埋め込んだ後に、導体プラグ４６の上面が酸化されるのを防止するためのものである。平坦な第２の下地導電膜５６上に酸素バリア膜５８が形成されているため、結晶配向性の良好な酸素バリア膜５８が形成されている。また、酸素バリア膜５８の上面は平坦になっている。
なお、ここでは、酸素バリア膜５８としてＴｉＡｌＮ膜を用いる場合を例に説明したが、酸素バリア膜５８はＴｉＡｌＮ膜に限定されるものではない。酸素バリア膜５８として、例えば、ＳｒＲｕＯ３膜等を用いてもよい。
酸素バリア膜５８上には、下部電極６０が形成されている。下部電極６０は、例えば膜厚６０〜１００ｎｍのイリジウム（Ｉｒ）膜である。平坦な酸素バリア膜５８上に下部電極６０が形成されているため、結晶配向性の良好な下部電極６０が形成されている。また、下部電極５０の上面は平坦になっている。
なお、ここでは、下部電極６０としてＩｒ膜を用いる場合を例に説明したが、下部電極６０はＩｒ膜に限定されるものではない。下部電極６０として、例えば、Ｐｔ膜等を用いてもよい。
下部電極６０上には、強誘電体膜６２が形成されている。強誘電体膜６２は、ＰｂＺｒＸＴｉ１−ＸＯ３膜（ＰＺＴ膜）である。ＰＺＴ膜である強誘電体膜６２は、例えば、ＭＯＣＶＤ法により形成された初期層６２ａ及びコア層６２ｂ、並びにスパッタ法により形成された表層部６２ｃを有している。初期層６２ａ及びコア層６２ｂの合計膜厚は例えば１００ｎｍ、表層部６２ｃの膜厚は例えば１０ｎｍとなっている。平坦な下部電極６０上に強誘電体膜６２が形成されているため、結晶配向性の良好な強誘電体膜６２が形成されている。また、強誘電体膜６２の上面は平坦になっている。
強誘電体膜６２上には、上部電極７０が形成されている。上部電極７０は、例えば膜厚２５ｎｍの酸化イリジウム（ＩｒＯＸ）膜である第１の導電膜６４と、例えば膜厚５０〜１５０ｎｍの酸化イリジウム（ＩｒＯＹ）膜である第２の導電膜６６と、例えば膜厚５０〜１００ｎｍのＩｒ膜である第３の導電膜６８とを順次積層することにより形成されたものである。平坦な強誘電体膜６２上に第１乃至第３の導電膜６４、６６、６８が形成されているため、結晶配向性の良好な第１乃至第３の導電膜６４、６６、６８が形成されている。ＩｒＯＸ膜である第１の導電膜６４の酸素の組成比Ｘは、ＩｒＯＹ膜である第２の導電膜６６の酸素の組成比Ｙよりも低くなっている。Ｉｒ膜である第３の導電膜６８は、強誘電体膜６２が水素により還元されてしまうのを防止する水素バリア膜（水素拡散防止膜）として機能する。また、Ｉｒ膜である第３の導電膜６８は、上部電極７０と後述する導体プラグ８８との間で良好な電気的接続を確保するための導電性向上膜としても機能する。
なお、ここでは、上部電極７０として第１乃至第３の導電膜６４、６６、６８の積層膜を用いる場合を例に説明したが、上部電極７０はかかる積層膜に限定されるものではない。上部電極７０として、例えば、Ｐｔ膜、ＴｉＡｌＮ膜、ＳｒＲｕＯ３膜等を用いてもよい。
こうして、導体プラグ４６上及び層間絶縁膜４０上に、第１の下地導電膜５２及び第２の下地導電膜５６を介して、下部電極６０と強誘電体膜６２と上部電極７０とを有する強誘電体キャパシタ７２が形成されている。
強誘電体キャパシタ７２が形成された層間絶縁膜４０上には、強誘電体キャパシタ７２を覆うように水素バリア膜（水素拡散防止膜）７４が形成されている。水素バリア膜７４は、例えば膜厚２〜５ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）膜である。かかる水素バリア膜７４は、水素により強誘電体膜６２が還元されるのを防止するためのものである。
水素バリア膜７４上には、水素バリア膜（水素拡散防止膜）７６が更に形成されている。水素バリア膜７６は、例えば膜厚３８ｎｍの酸化アルミニウム膜である。かかる水素バリア膜７６は、水素バリア膜７４と相俟って、水素により強誘電体膜６２が還元されるのを防止するためのものである。
水素バリア膜７６上には、層間絶縁膜７８が形成されている。層間絶縁膜７８は、例えば膜厚８００ｎｍのシリコン酸化膜である。層間絶縁膜７８の上面は平坦化されている。
層間絶縁膜７８上には、水素バリア膜（水素拡散防止膜）８０が形成されている。水素バリア膜８０は、例えば膜厚２０〜１００ｎｍの酸化アルミニウム膜である。かかる水素バリア膜８０は、同じく酸化アルミニウム膜である水素バリア膜７４、７６と同様に、水素により強誘電体膜６２が還元されるのを防止するためのものである。平坦化された層間絶縁膜７８上に水素バリア膜８０が形成されているため、水素バリア膜８０は平坦に形成されている。
水素バリア膜８０上には、層間絶縁膜８２が形成されている。層間絶縁膜８２は、例えば膜厚２５０ｎｍのシリコン酸化膜である。層間絶縁膜８２の上面は平坦化されている。
層間絶縁膜８２、水素バリア膜８０、層間絶縁膜７８、水素バリア膜７６及び水素バリア膜７４には、上部電極７０に達するコンタクトホール８４が形成されている。
コンタクトホール８４内には、密着層８６が形成されている。密着層８６は、例えば膜厚１２５ｎｍのＴｉＮ膜である。ここで、密着層８６の成膜膜厚としては、１２５ｎｍだが、コンタクトホール８４の側壁での膜厚は２０〜３０ｎｍ程度、コンタクトホール８４の底での膜厚は８０ｎｍ程度になる。コンタクトホール８４の底での膜厚は、コンタクトホール８４のアスペクト比によって変化する。なお、ＴｉＮ膜に代えて、Ｔｉ膜とＴｉＮ膜との積層膜により密着層８６を形成してもよい。
密着層８６が形成されたコンタクトホール８４内には、導体プラグ８８が埋め込まれている。導体プラグ８８の材料としては、例えばタングステンが用いられている。導体プラグ８８は、上部電極７０に電気的に接続されている。
層間絶縁膜８２、水素バリア膜８０、層間絶縁膜７８、水素バリア膜７６、水素バリア膜７４、層間絶縁膜４０及び酸化防止膜３８には、導体プラグ３６に達するコンタクトホール９０が形成されている。
コンタクトホール９０内には、密着層９２が形成されている。密着層９２は、例えば膜厚１２５ｎｍのＴｉＮ膜である。ここで、密着層９２の成膜膜厚としては、１２５ｎｍだが、コンタクトホール９０の側壁での膜厚は２０〜３０ｎｍ程度、コンタクトホール９０の底での膜厚は５０ｎｍ程度になる。コンタクトホール９０の底での膜厚は、コンタクトホール９０のアスペクト比によって変化する。なお、ＴｉＮ膜に代えて、Ｔｉ膜とＴｉＮ膜との積層膜により密着層９２を形成してもよい。
密着層９２が形成されたコンタクトホール９０内には、導体プラグ９４が埋め込まれている。導体プラグ９４の材料としては、例えばタングステンが用いられている。導体プラグ９４は、導体プラグ３６に電気的に接続されている。
導体プラグ８８、９４が埋め込まれた層間絶縁膜８２上には、配線９６が形成されている。配線９６は、導体プラグ８８、９４に電気的に接続されている。配線９６は、例えば膜厚６０ｎｍのＴｉ膜と、膜厚３０ｎｍのＴｉＮ膜と、膜厚３６０ｎｍのＡｌＣｕ合金膜と、膜厚５ｎｍのＴｉ膜と、膜厚７０ｎｍのＴｉＮ膜とを順次積層した積層膜をパターニングすることにより形成したものである。
配線９６が形成された層間絶縁膜８２上には、更に、層間絶縁膜（図示せず）、導体プラグ（図示せず）、配線（図示せず）等が複数層に亘って形成されている。
こうして、本実施形態による半導体装置が構成されている。
層間絶縁膜４０に埋め込まれた導体プラグ４６は、ＣＭＰ法による導体プラグ４６の過度の研磨や導体プラグ４６中のボイドの影響により、その上面の高さが層間絶縁膜４０の上面の高さより低くなることがある。かかる場合には、導体プラグ４６が埋め込まれた箇所に凹部４８が生じることになる。また、導体プラグ４６の全体にわたり凹部４８が生じないまでも、導体プラグ４６中のボイドが上面から露出し、導体プラグ４６の上面に細かい凹部が生じることもある。
導体プラグ４６が埋め込まれた箇所に凹部４８が生じた状態で、若しくは導体プラグ４６の上面にボイドが露出した状態で、導体プラグ４６上及び層間絶縁膜４０上に単に酸素バリア膜５８と下部電極６０とを形成すると、下部電極６０の上面にも凹部が形成される。このような凹部が形成された下部電極６０上には、結晶配向性の良好な強誘電体膜６２を形成することが困難である。
これに対して、本実施形態による半導体装置では、導体プラグ４６が埋め込まれた箇所に生じている凹部４８が第１の下地導電膜５２により埋め込まれ、かかる第１の下地導電膜５２の上方に、酸素バリア膜５８と下部電極６０とが順次形成されている。しかも、第１の下地導電膜５２の上面は平坦になっている。したがって、本実施形態では、酸素バリア膜５８及び下部電極６０をそれぞれ平坦に形成することができ、結晶配向性を良好なものとすることができる。こうして結晶配向性が良好で平坦な下部電極６０上に強誘電体膜６２が形成されるため、本実施形態によれば、結晶配向性の良好な強誘電体膜６２を形成することができる。したがって、本実施形態によれば、電気的特性が良好で信頼性の高い強誘電体キャパシタ７２を有する半導体装置を提供することができる。
また、本実施形態では、第１の下地導電膜５２上に第２の下地導電膜５６が形成され、かかる第２の下地導電膜５６上に、酸素バリア膜５８と下部電極６０とが順次形成されている。このため、本実施形態では、酸素バリア膜５８及び下部電極６０をそれぞれ確実に平坦に形成することができるため、結晶配向性の良好な強誘電体膜６２を確実に形成することができる。
さらに、本実施形態では、第１の下地導電膜５２が、導体プラグ４６上の領域において、上層部が窒化されており、内部の窒素濃度は、上層部に比べて低い。このため、第１の下地導電膜５２の電気抵抗を低く抑えることができ、強誘電体キャパシタ７２の下部電極６０と導体プラグ４６との間で良好な電気的接続を確保することができる。
また、第２の下地導電膜５６を形成する場合には、第１の下地導電膜５２が、層間絶縁膜４０上の領域及び導体プラグ４６上の領域において上層部が窒化され、層間絶縁膜４０上の領域において下層部が窒化されており、窒化された上層部及び下層部と比較して内部の窒素濃度が低い。また、第２の下地導電膜５６が、層間絶縁膜４０上の領域及び導体プラグ４６上の領域において上層部が窒化されており、窒化された上層部と比較して内部の窒素濃度が低い。したがって、このような場合にも、第１の下地導電膜５２及び第２の下地導電膜５６の電気的抵抗を低く抑えることができ、強誘電体キャパシタ７２の下部電極６０と導体プラグ４６との間で良好な電気的接続を確保することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図２乃至図２０を用いて説明する。
まず、半導体基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子分離領域１２を形成する。半導体基板１０としては、例えばｎ型又はｐ型のシリコン基板を用いる。素子分離領域１２により、トランジスタ２６が形成される素子領域が画定される。なお、素子分離領域１２の形成方法はＳＴＩ法に限定されるものではない。例えばＬＯＣＯＳ（LOCal Oxidation of Silicon）法により素子分離領域１２を形成してもよい。
次いで、イオン注入法により、ｐ型のドーパント不純物を半導体基板１０内に導入することにより、ｐ型のウェル１４を形成する。
次いで、例えば熱酸化法により、素子領域上に例えば膜厚３．０ｎｍのゲート絶縁膜１６を形成する。
次いで、例えばＣＶＤ法により、例えば膜厚１８０ｎｍのポリシリコン膜１８を形成する。ポリシリコン膜１８は、ゲート電極等となるものである。なお、ポリシリコン膜１８に代えて、アモルファスシリコン膜を形成してもよい。
次いで、フォトリソグラフィ技術を用い、ポリシリコン膜１８をパターニングする。こうして、ポリシリコン膜のゲート電極（ゲート配線）１８が形成される。ウェル１４が形成された半導体基板１０上には、所定の間隔を空けて２本のゲート配線１８が配置され、これらはワード線の一部となる。
次いで、ゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にｎ型のドーパント不純物を導入する。これにより、エクステンションソース／ドレインの浅い領域となるエクステンション領域（図示せず）が形成される。
次いで、全面に例えばＣＶＤ法によりシリコン酸化膜を形成した後、このシリコン酸化膜をエッチバックする。こうして、ゲート電極１８の側壁部分に、シリコン酸化膜のサイドウォール絶縁膜２０が形成される。
次いで、サイドウォール絶縁膜２０が形成されたゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にｎ型のドーパント不純物を導入する。これにより、エクステンションソース／ドレインの深い領域となる不純物拡散層（図示せず）が形成される。こうして、エクステンション領域と深い不純物拡散層とを有するソース／ドレイン拡散層２２が形成される。
次いで、全面に、例えばスパッタ法により、コバルト等の高融点金属層（図示せず）を形成する。
次いで、熱処理を行うことにより、半導体基板１０の表層部と高融点金属層とを反応させるとともに、ゲート電極１８の上部と高融点金属層とを反応させる。
次いで、未反応の高融点金属層を例えばウエットエッチングにより除去する。
こうして、ソース／ドレイン拡散層２２上に、高融点金属シリサイドのソース／ドレイン電極２４ｂが形成される。また、ゲート電極１８の上部に、高融点金属シリサイドのシリサイド層２４ａが形成される。
こうして、半導体基板１０上に、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２６が形成される（図２（ａ）参照）。
次いで、全面に、例えばプラズマＣＶＤ法により、カバー絶縁膜２８を形成する。カバー絶縁膜２８としては、例えば膜厚２００ｎｍのＳｉＯＮ膜を形成する。
次いで、全面に、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、層間絶縁膜３０を形成する。層間絶縁膜３０としては、例えば膜厚１０００ｎｍのシリコン酸化膜を形成する。
次いで、例えばＣＭＰ法により、層間絶縁膜３０の上面を平坦化する。こうして、例えば膜厚７００ｎｍの層間絶縁膜３０が形成される（図２（ｂ）参照）。
次いで、フォトリソグラフィ技術を用い、層間絶縁膜３０及びカバー絶縁膜２８に、ソース／ドレイン電極２４ｂに達するコンタクトホール３２を形成する（図２（ｃ）参照）。コンタクトホール３２の径は、例えば０．２５μｍとする。
次いで、全面に、例えばスパッタ法により、例えば膜厚３０ｎｍのＴｉ膜を形成する。次いで、全面に、例えばスパッタ法により、例えば膜厚２０ｎｍのＴｉＮ膜を形成する。こうして、Ｔｉ膜とＴｉＮ膜との積層膜により密着層３４が形成される。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのタングステン膜３６を形成する。
次いで、例えばＣＭＰ法により、層間絶縁膜３０の上面が露出するまでタングステン膜３６及び密着層３４を研磨する。こうして、コンタクトホール３２内に、タングステンを材料とする導体プラグ３６が埋め込まれる（図３（ａ）参照）。
次いで、全面に、例えばプラズマＣＶＤ法により、酸化防止膜３８を形成する（図３（ｂ）参照）。酸化防止膜３８としては、例えば膜厚１００ｎｍのＳｉＯＮ膜を形成する。酸化防止膜３８は、層間絶縁膜３０に導体プラグ３６を埋め込んだ後に、導体プラグ３６が酸化されるのを防止するためのものである。
なお、ここでは、酸化防止膜３８としてＳｉＯＮ膜を用いる場合を例に説明したが、酸化防止膜３８はＳｉＯＮ膜に限定されるものではない。酸化防止膜３８として、例えばシリコン窒化膜を用いてもよい。但し、酸化防止膜３８と他の層との間の密着性の向上、及び酸化防止膜３８に形成されるコンタクトホール４２の形状の向上という観点からは、酸化防止膜３８としてＳｉＯＮ膜が好適である。
次いで、全面に、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、層間絶縁膜４０を形成する（図３（ｃ）参照）。層間絶縁膜４０としては、例えば膜厚２００ｎｍのシリコン酸化膜を形成する。ここで、ＴＥＯＳを原料ガスとするシリコン酸化膜を層間絶縁膜４０として形成するのは、次の理由によるものである。即ち、後述するＮＨ３プラズマを用いた層間絶縁膜４０の上面のプラズマ処理において、層間絶縁膜４０の上面の酸素原子にＮＨ基を容易に結合させることができるとともに、層間絶縁膜４０が膜中に窒素を蓄積しやすくなるためである。
次いで、フォトリソグラフィ技術を用い、層間絶縁膜４０及び酸化防止膜３８に、導体プラグ３６に達するコンタクトホール４２を形成する（図４（ａ）参照）。コンタクトホール４２の径は、例えば０．２５μｍとする。
次いで、全面に、例えばスパッタ法により、例えば膜厚３０ｎｍのＴｉ膜を形成する。次いで、全面に、例えばスパッタ法により、例えば膜厚２０ｎｍのＴｉＮ膜を形成する。こうして、Ｔｉ膜とＴｉＮ膜との積層膜により密着層４４が形成される。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのタングステン膜４６を形成する。
次いで、ＣＭＰ法により、タングステン膜４６、密着層４４及び層間絶縁膜４０の上部を研磨する。ここでは、層間絶縁膜４０上に研磨残が生じるのを防止するため、ＣＭＰ法による研磨量を、タングステン膜４６と密着層４４との合計膜厚よりも厚く設定してオーバー研磨を行う。こうして、コンタクトホール４２内に、タングステンを材料とする導体プラグ４６が埋め込まれる（図４（ｂ）参照）。
上述のようにＣＭＰ法を用いて層間絶縁膜４０に導体プラグ４６を埋め込む際には、コンタクトホール４２内の密着層４４及び導体プラグ４６の上部が過度に研磨されることがある。この結果、図４（ｂ）に示すように、導体プラグ４６の上面の高さが層間絶縁膜４０の上面の高さより低くなり、導体プラグ４６が埋め込まれた箇所に凹部４８が生じる。
次いで、例えばアルゴン（Ａｒ）ガスを用いて発生させたプラズマ雰囲気（Ａｒプラズマ）により、層間絶縁膜４０の上面及び導体プラグ４６の上面をスパッタする。これにより、層間絶縁膜４０の上面及び導体プラグ４６の上面における不純物を除去し、これら上面を清浄化する。このＡｒプラズマによる清浄化は、次工程のＮＨ３プラズマを用いた層間絶縁膜４０の上面のプラズマ処理を効果的に行うためのものである。
なお、ここでは、Ａｒプラズマにより層間絶縁膜４０の上面及び導体プラグ４６の上面をスパッタする場合を例に説明したが、かかるプラズマは、Ａｒプラズマに限定されるものではない。例えば、Ｎｅ、Ｋｒ、Ｘｅプラズマにより、層間絶縁膜４０の上面及び導体プラグ４６の上面をスパッタしてもよい。
次いで、必要に応じて、ＮＨ３ガスを用いて発生させたプラズマ雰囲気（ＮＨ３プラズマ）に層間絶縁膜４０の上面を曝露することにより、層間絶縁膜４０の上面をプラズマ処理する（図５（ａ）参照）。このように、ＮＨ３プラズマを用いて層間絶縁膜４０の上面をプラズマ処理することにより、層間絶縁膜４０の上面の酸素原子にＮＨ基を結合させるとともに、層間絶縁膜４０中に窒素を拡散させる。
図５（ｂ）は、図５（ａ）において破線で囲まれた部分Ａを拡大して示した断面図である。図示するように、層間絶縁膜４０の上面の酸素原子には、ＮＨ基が結合している。また、層間絶縁膜４０中には、窒素が拡散している。層間絶縁膜４０中の窒素濃度は、上面側から内部に向けて徐々に低くなっている。
こうして層間絶縁膜４０の上面の酸素原子にＮＨ基を結合させるのは、次工程で層間絶縁膜４０上にＴｉ膜５０を形成する際に、Ｔｉ原子が層間絶縁膜４０の上面の酸素原子により捕捉されるのを防止し、Ｔｉ膜５０の結晶配向性を向上するためである。また、層間絶縁膜４０中に窒素を拡散させるのは、後工程でＴｉ膜５０を下面側から窒化するためである。
層間絶縁膜４０の上面に対するプラズマ処理の条件は以下の通りとする。プラズマ処理装置としては、平行平板型のプラズマ処理装置を用いる。対向電極の位置は、例えば半導体基板１０から約９ｍｍ（３５０ｍｉｌｓ）離間した位置とする。プラズマ処理を行う際におけるチャンバ内の圧力は、例えば２６６Ｐａ（２Ｔｏｒｒ）程度とする。基板温度は、例えば４００℃とする。チャンバ内に導入するＮＨ３ガスの流量は、例えば３５０ｓｃｃｍとする。半導体基板１０に印加する高周波電力は、例えば１３．５６ＭＨｚ、１００Ｗとする。対向電極に印加する高周波電力は、例えば３５０ｋＨｚ、５５Ｗとする。高周波電力の印加時間は、例えば６０秒とする。
なお、ここでは、ＮＨ３ガスを用いて発生させたプラズマ雰囲気に層間絶縁膜４０の上面を曝露することにより、層間絶縁膜４０の上面をプラズマ処理する場合を例に説明したが、かかるプラズマ雰囲気は、ＮＨ３ガスを用いて発生させたプラズマ雰囲気に限定されるものではない。窒素を含むプラズマ雰囲気に層間絶縁膜４０の上面を曝露すればよい。例えば、ＮＨ３ガスとＮ２ガスとの混合ガスを用いて発生させたプラズマ雰囲気に層間絶縁膜４０の上面を曝露することにより、層間絶縁膜４０の上面をプラズマ処理してもよい。また、Ｎ２ガスを用いて発生させたプラズマ雰囲気（Ｎ２プラズマ）に層間絶縁膜４０の上面を曝露することにより、層間絶縁膜４０の上面をプラズマ処理してもよい。但し、ＮＨ３プラズマが含まれていないと、層間絶縁膜４０中に窒素を拡散させることはできても、層間絶縁膜４０の上面の酸素原子にＮＨ基を結合させることは困難である。このため、Ｔｉ膜５０の結晶配向性を向上するためには、ＮＨ３プラズマを含むプラズマにより層間絶縁膜４０の上面をプラズマ処理することが望ましい。
次いで、導体プラグ４６上及び層間絶縁膜４０上に、例えばスパッタ法により、膜厚２０ｎｍのＴｉ膜５０を形成する（図６（ａ）参照）。層間絶縁膜４０の上面が上記のように処理されているため、層間絶縁膜４０上に堆積されたＴｉ原子は酸素原子により捕捉されることなく、層間絶縁膜４０の表面を自在に移動することができる。このため、（００２）配向に自己配向した良質なＴｉ膜５０が層間絶縁膜４０上に形成される。
Ｔｉ膜５０を形成する際の条件は、例えば以下の通りとする。即ち、半導体基板１０とターゲットとの間の距離は、例えば６０ｍｍとする。成膜室内の圧力は、０．１５Ｐａとする。成膜室以内の雰囲気は、例えばＡｒ雰囲気とする。基板温度は、例えば２０℃とする。供給するＤＣパワーは、例えば２．６ｋＷとする。ＤＣパワーを供給する時間は、例えば５秒間とする。なお、スパッタ法によりＴｉ膜５０を成膜する際の基板温度は、例えば１０〜２００℃とすることが望ましい。このように基板温度を比較的低温に設定することにより、結晶配向性の良好なＴｉ膜５０を成膜することができる。
図６（ｂ）は、図６（ａ）において破線で囲まれた部分Ｂを拡大して示した断面図である。図示するように、Ｔｉ膜５０は、凹部４８の深さＤよりも厚い膜厚Ｔを有するように形成する。凹部４８の深さＤは、例えば２０〜４０ｎｍ程度である。したがって、Ｔｉ膜５０の膜厚Ｔは、例えば６０〜８０ｎｍ程度とする。こうして、凹部４８を埋め込むように、導体プラグ４６上及び層間絶縁膜４０上にＴｉ膜５０を形成する。
なお、ここでは、スパッタ法によりＴｉ膜５０を成膜する場合を例に説明したが、ＣＶＤ法によりＴｉ膜５０を成膜してもよい。但し、ＣＶＤ法により成膜する場合と比較して、スパッタ法により成膜する場合の方が、結晶配向性の良好なＴｉ膜５０を成膜することができる。
次いで、ＣＭＰ法によりＴｉ膜５０の上面を研磨し、Ｔｉ膜５０の上面を平坦化する（図７（ａ）参照）。Ｔｉ膜５０は、ＴｉＮ膜と比較して削れにくい。このため、Ｔｉ膜５０の研磨レートは、ＴｉＮ膜の研磨レートの１／３程度に抑えることができる。したがって、Ｔｉ膜５０は、ＴｉＮ膜の場合と比較して高い制御性で安定して研磨することができる。ＣＭＰ法によるＴｉ膜５０の研磨は、例えば、研磨圧力を１．０ｐｓｉ（pounds per square inch）、回転数を４０〜６０ｒｐｍ以下として行う。このような条件で研磨を行うことにより、Ｔｉ膜５０の研磨レートを更に低く抑えることができ、Ｔｉ膜５０を更に高い制御性で安定して研磨することができる。
図７（ｂ）は、図７（ａ）において破線で囲まれた部分Ｃを拡大して示した断面図である。平坦化されたＴｉ膜５０の表層部は、ＣＭＰ法による研磨の際に酸化される。このため、Ｔｉ膜５０の表層部には、図示するように、Ｔｉ酸化物の酸化物層５１が形成される。
なお、ＣＭＰ法により層間絶縁膜４０が露出するまでＴｉ膜５０を研磨し、層間絶縁膜４０上のＴｉ膜５０を除去するとともに、凹部４８をＴｉ膜５０で埋め込んでもよい。
次いで、例えばＲＴＡ（Rapid Thermal Annealing）法により、Ｎ２ガス雰囲気中、又はＮ２ガスと希ガスとの混合ガス雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０℃とする。熱処理時間は、例えば６０秒とする。この熱処理により、Ｔｉ膜５０が上面側から窒化される。さらに、この熱処理により、層間絶縁膜４０中の窒素がＴｉ膜５０へ拡散し、層間絶縁膜４０上の領域においてＴｉ膜５０が下面側からも窒化される。なお、ＲＴＡ法により熱処理を行うことにより、ソース／ドレイン拡散層２２と導体プラグ３６との間のコンタクト抵抗の上昇を抑制することができる。
なお、熱処理を行う雰囲気は、Ｎ２ガスを含むものであればよい。但し、熱処理を行う雰囲気中のＮ２ガスの濃度が低すぎるとＴｉ膜５０の窒化が進行しない虞があるため、熱処理を行う雰囲気中のＮ２ガスの濃度は５０〜１００％とすることが望ましい。また、熱処理温度が低すぎてもＴｉ膜５０の窒化が進行しない虞があるため、熱処理温度は４５０〜６５０℃とすることが望ましい。
こうしてＴｉ膜５０が窒化されることにより、（１１１）配向の窒化されたＴｉ膜の第１の下地導電膜５２が得られる（図８（ａ）参照）。第１の下地導電膜５２は、層間絶縁膜４０上の領域及び導体プラグ４６上の領域において上層部が窒化され、層間絶縁膜４０上の領域において下層部が窒化されている。
図８（ｂ）は、図８（ａ）において破線で囲まれた部分Ｄを拡大して示した断面図である。図示するように、層間絶縁膜４０上の領域における第１の下地導電膜５２中の窒素濃度は、上面側から内部に向けて徐々に低くなるとともに、下面側から内部に向けて徐々に低くなっている。
導体プラグ４６上の領域における第１の下地導電膜５２中の窒素濃度も、上面側から内部に向けて徐々に低くなっている。なお、導体プラグ４６上の領域における第１の下地導電膜５２は、その下に層間絶縁膜４０が形成されていないため、下面側から窒化されていない。このため、第１の下地導電膜５２の導体プラグ４６との界面での窒素濃度は、第１の下地導電膜５２の層間絶縁膜４０との界面での窒素濃度よりも低くなっている。この結果、導体プラグ４６上の領域における第１の下地導電膜５２中の窒素濃度は、層間絶縁膜４０上の領域における第１の下地導電膜５２中の窒素濃度よりも低くなっている。
上面側からＴｉ膜５０が窒化されることにより、酸化物層５１（図７（ｂ）参照）から酸素が脱離する。このため、第１の下地導電膜５２の表層部における酸素濃度は、ＣＭＰ法による研磨後のＴｉ膜５０の表層部における酸素濃度と比較して大幅に低くなる。第１の下地導電膜５２の表層部に存在する酸素は僅かなものとなる。
また、層間絶縁膜４０中の窒素がＴｉ膜５０へ拡散することにより、層間絶縁膜４０中の窒素濃度は、熱処理前と比較して低くなる。なお、熱処理後も層間絶縁膜４０中には窒素が残存している。熱処理後の層間絶縁膜４０中の窒素濃度も、上面側から内部に向けて徐々に低くなっている。
このように、本実施形態では、第１の下地導電膜５２の上層部が窒化されている。このため、強誘電体キャパシタ７２の電気的特性を回復するための酸素を含む雰囲気中での熱処理の際に、上方から拡散してくる酸素により第１の下地導電膜５２が酸化されるのを防止することができる。これにより、第１の下地導電膜５２の導電性を良好に維持することができる。
また、層間絶縁膜４０上の領域における第１の下地導電膜５２の下層部を窒化する場合には、第１の下地導電膜５２と層間絶縁膜４０との間の密着性を向上することができる。
さらに、第１の下地導電膜５２は、窒化されているため、強誘電体キャパシタ７２の形成後の後処理として行われるウエットエッチングに用いられる薬液に対する耐性がＴｉ膜と比較して向上されている。このため、強誘電体キャパシタ７２の形成後の後処理として行われるウエットエッチングの際に、第１の下地導電膜５２がエッチング除去されることもない。
また、本実施形態では、第１の下地導電膜５２の全体が均一に窒化されていないため、全体が均一に窒化された場合と比較して、第１の下地導電膜５２の膨張が抑制されている。かかる第１の下地導電膜５２では、結晶における歪みの発生が抑制されている。このように結晶における歪みの発生が抑制された第１の下地導電膜５２上には、結晶配向性の良好な膜を形成することが可能となる。
次いで、必要に応じて、ＮＨ３ガスを用いて発生させたプラズマ雰囲気に第１の下地導電膜５２の上面を曝露することにより、第１の下地導電膜５２の上面をプラズマ処理してもよい（図９（ａ）参照）。ＮＨ３プラズマを用いて第１の下地導電膜５２の上面をプラズマ処理することにより、第１の下地導電膜５２の上面にＮＨ結合を生成させることができる。
図９（ｂ）及び図９（ｃ）は、図９（ａ）において破線で囲まれた部分Ｅ、Ｆをそれぞれ拡大して示した断面図である。図示するように、第１の下地導電膜５２の上面には、層間絶縁膜４０上の領域及び導体プラグ４６上の領域のいずれにおいても、ＮＨ結合が生成している。このように、層間絶縁膜４０上の領域及び導体プラグ４６上の領域に亘って第１の下地導電膜５２の上面にＮＨ結合を生成させると、第１の下地導電膜５２上に形成する後述のＴｉ膜５４の結晶配向性を、層間絶縁膜４０上の領域及び導体プラグ４６上の領域とで差のない良好なものにすることができる。
また、プラズマ処理により、第１の下地導電膜５２の表層部から酸素が脱離する。このため、第１の下地導電膜５２の表層部における酸素濃度は、層間絶縁膜４０上の領域及び導体プラグ４６上の領域のいずれにおいても、プラズマ処理前と比較して更に低くなる。第１の下地導電膜５２の表層部に存在する酸素は更に僅かなものとなる。
なお、ここでは、ＮＨ３ガスを用いて発生させたプラズマ雰囲気に第１の下地導電膜５２の上面を曝露することにより、第１の下地導電膜５２の上面をプラズマ処理する場合を例に説明したが、かかるプラズマ雰囲気は、ＮＨ３ガスを用いて発生させたプラズマ雰囲気に限定されるものではなく、ＮＨ３プラズマを含むものであればよい。例えば、ＮＨ３ガスとＮ２ガスとの混合ガスを用いて発生させたプラズマ雰囲気に第１の下地導電膜５２の上面を曝露することにより、第１の下地導電膜５２の上面をプラズマ処理してもよい。
次いで、第１の下地導電膜５２上に、例えばスパッタ法により、例えば膜厚２０ｎｍのＴｉ膜５４を形成する（図１０参照）。平坦な第１の下地導電膜５２上にＴｉ膜５４が形成されるため、Ｔｉ膜５４の上面は平坦になる。また、第１の下地導電膜５２の上面にＮＨ結合が生成しているため、（００２）配向に自己配向した良質なＴｉ膜５４が第１の下地導電膜５２上に形成される。
Ｔｉ膜５４を形成する際の条件は、例えば以下の通りとする。即ち、半導体基板１０とターゲットとの間の距離は、例えば６０ｍｍとする。成膜室内の圧力は、０．１５Ｐａとする。成膜室以内の雰囲気は、例えばＡｒ雰囲気とする。基板温度は、例えば２０℃とする。供給するＤＣパワーは、例えば２．６ｋＷとする。ＤＣパワーを供給する時間は、例えば５秒間とする。なお、スパッタ法によりＴｉ膜５４を成膜する際の基板温度は、例えば１０〜２００℃とすることが望ましい。このように基板温度を比較的低温に設定することにより、結晶配向性の良好なＴｉ膜５４を成膜することができる。
次いで、例えばＲＴＡ法により、Ｎ２ガス雰囲気中、又はＮ２ガスと希ガスとの混合ガス雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０℃とする。熱処理時間は、例えば６０秒とする。この熱処理により、Ｔｉ膜５４が上面側から窒化される。なお、ＲＴＡ法により熱処理を行うことにより、ソース／ドレイン拡散層２２と導体プラグ３６との間のコンタクト抵抗の上昇を抑制することができる。
なお、熱処理を行う雰囲気は、Ｎ２ガスを含むものであればよい。但し、熱処理を行う雰囲気中のＮ２ガスの濃度が低すぎるとＴｉ膜５４の窒化が進行しない虞があるため、熱処理を行う雰囲気中のＮ２ガスの濃度は５０〜１００％とすることが望ましい。また、熱処理温度が低すぎてもＴｉ膜５４の窒化が進行しない虞があるため、熱処理温度は４５０〜６５０℃とすることが望ましい。
こうしてＴｉ膜５４が窒化されることにより、（１１１）配向の窒化されたＴｉ膜の第２の下地導電膜５６が得られる（図１１（ａ）参照）。第２の下地導電膜５６は、層間絶縁膜４０上の領域及び導体プラグ４６上の領域において上層部が窒化されている。
図１１（ｂ）は、図１１（ａ）において破線で囲まれた部分Ｇを拡大して示した断面図である。図示するように、層間絶縁膜４０上の領域における第２の下地導電膜５６中の窒素濃度は、上面側から内部に向けて徐々に低くなっている。なお、導体プラグ４６上の領域における第２の下地導電膜５６中の窒素濃度も、同様に上面側から内部に向けて徐々に低くなっている。
このように、第２の下地導電膜５６の上層部を窒化した場合、強誘電体キャパシタ７２の電気的特性を回復するための酸素を含む雰囲気中での熱処理の際に、上方から拡散してくる酸素により第２の下地導電膜５６が酸化されるのを防止することができる。これにより、第２の下地導電膜５６の導電性を良好に維持することができる。
また、第２の下地導電膜５６も、窒化されているため、強誘電体キャパシタ７２の形成後の後処理として行われるウエットエッチングに用いられる薬液に対する耐性がＴｉ膜と比較して向上されている。このため、強誘電体キャパシタ７２の形成後の後処理として行われるウエットエッチングの際に、第２の下地導電膜５６がエッチング除去されることもない。
また、第２の下地導電膜５６の全体が均一に窒化されていないため、全体が均一に窒化された場合と比較して、第２の下地導電膜５６の膨張が抑制されている。かかる第２の下地導電膜５６では、結晶における歪みの発生が抑制されている。このように結晶における歪みの発生が抑制された第２の下地導電膜５６上には、結晶配向性の良好な膜を形成することが可能となる。
次いで、第２の下地導電膜５６上に、例えば反応性スパッタリング法により、導電性の酸素バリア膜（酸素拡散防止膜）５８を形成する（図１２（ａ）参照）。酸素バリア膜５８としては、例えば膜厚１００ｎｍのＴｉＡｌＮ膜を形成する。かかる酸素バリア膜５８は、層間絶縁膜４０に導体プラグ４６を埋め込んだ後に、導体プラグ４６の上面が酸化されるのを防止するためのものである。平坦な第２の下地導電膜５６上に酸素バリア膜５８が形成されるため、結晶配向性の良好な酸素バリア膜５８が形成される。また、酸素バリア膜５８の上面は平坦になる。
酸素バリア膜５８を形成する際の条件は、例えば以下の通りとする。即ち、ターゲットとしては、ＴｉＡｌ合金のターゲットを用いる。成膜室内の雰囲気は、Ａｒガスと窒素ガスとの混合ガス雰囲気とする。成膜室内に導入するＡｒガスの流量は、例えば４０ｓｃｃｍとする。成膜室内に導入する窒素ガスの流量は、例えば１０ｓｃｃｍとする。成膜室内の圧力は、例えば２５３．３Ｐａとする。基板温度は、例えば４００℃とする。スパッタパワーは、例えば１．０ｋＷとする。
なお、ここでは、酸素バリア膜５８としてＴｉＡｌＮ膜を用いる場合を例に説明したが、酸素バリア膜５８はＴｉＡｌＮ膜に限定されるものではない。酸素バリア膜５８として、例えば、ＳｒＲｕＯ３膜等を用いてもよい。
次いで、酸素バリア膜５８上に、例えばスパッタ法により、例えば膜厚６０〜１００ｎｍのＩｒ膜６０を形成する（図１２（ｂ）参照）。Ｉｒ膜６０は、強誘電体キャパシタ７２の下部電極となるものである。平坦な酸素バリア膜５８上にＩｒ膜６０が形成されるため、結晶配向性の良好なＩｒ膜６０が形成される。また、Ｉｒ膜６０の上面は平坦になる。
Ｉｒ膜６０を形成する際の条件は、例えば以下の通りとする。即ち、成膜室内の圧力は、０．２Ｐａとする。成膜室以内の雰囲気は、例えばＡｒ雰囲気とする。基板温度は、例えば４５０℃とする。供給するＤＣパワーは、例えば０．３ｋＷとする。
なお、ここでは、下部電極６０となる導電膜としてＩｒ膜を用いる場合を例に説明したが、下部電極６０となる導電膜はＩｒ膜に限定されるものではない。下部電極６０となる導電膜として、例えば、ＳｒＲｕＯ３膜等を用いてもよい。
次いで、例えばＲＴＡ法により、Ａｒガス等の不活性ガス雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０〜７５０℃とする。熱処理時間は、例えば６０秒とする。かかる熱処理は、Ｉｒ膜６０の結晶性を向上させるとともに、第１の下地導電膜５２と第２の下地導電膜５６との間、第２の下地導電膜５６と酸素バリア膜５８との間、及び酸素バリア膜５８とＩｒ膜６０との間の密着性をそれぞれ向上させるためのものである。
次いで、Ｉｒ膜６０上に、強誘電体膜６２を形成する。強誘電体膜６２としては、ＰＺＴ膜を形成する。強誘電体膜６２としてＰＺＴ膜を形成する際には、例えばＭＯＣＶＤ法により初期層６２ａ及びコア層６２ｂを形成した後、スパッタ法により表層部６２ｃを形成する。
強誘電体膜６２の初期層６２ａ及びコア層６２ｂは、例えば以下に述べるようにしてＭＯＣＶＤ法により形成する。
まず、ＭＯＣＶＤ装置の反応室（チャンバ）内に、Ｉｒ膜６０までを形成した半導体基板１０を搬入してセットする。次いで、反応室内に酸素（Ｏ２）ガスを例えば流量２０００ｓｃｃｍで導入する。こうして反応室内にＯ２ガスを導入した状態で、基板温度を所定の成膜温度に昇温する。基板が所定の成膜温度に到達した後、ＰＺＴの原料ガスを反応室内に導入して初期層６２ａの成膜を開始するまでの間にインターバルを設ける。この間に、反応室内に導入するＡｒガス及びＯ２ガスの流量を、初期層６２ａを成膜するための流量に切り替える。例えば、Ａｒガスの流量を１３７５ｓｃｃｍに切り替え、Ｏ２ガスの流量を６２５ｓｃｃｍに切り替える。この初期層６２ａを成膜するための混合ガス雰囲気におけるＯ２ガスの比率は、反応室内におけるＯ２量が、ＰＺＴの原料ガスにおける有機金属成分との反応に必要なＯ２量の例えば０．３３倍になるように設定されている。こうして、初期層６２ａを成膜するための流量にＡｒガス及びＯ２ガスの流量を切り替えた後、反応室内にＰＺＴの原料ガスを導入し、初期層６２ａの成膜を開始する。
ＰＺＴの原料ガスは、Ｐｂ、Ｚｒ、Ｔｉの各液体原料を気化することにより生成する。Ｐｂ、Ｚｒ、Ｔｉの各液体原料は以下のようにして予め調製される。
Ｐｂの液体原料は、ビスジメチルへプタンジオネート鉛（Ｐｂ（ＤＭＨＤ）２）を酢酸ブチル溶媒に０．２ｍｏｌ／ｌの濃度で溶解することにより調製される。Ｚｒの液体原料は、テトラキスジメチルへプタンジオネートジルコニウム（Ｚｒ（ＤＭＨＤ）４）を酢酸ブチル溶媒に０．１ｍｏｌ／ｌの濃度で溶解することにより調製される。Ｔｉの液体原料は、ビスイソプロポキシビスジピバロイルメタネートチタン（Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２）を酢酸ブチル溶媒に０．１ｍｏｌ／ｌの濃度で溶解することにより調製される。
ＰＺＴの原料ガスは、Ｐｂの液体原料、Ｚｒの液体原料及びＴｉの液体原料を、酢酸ブチル溶媒とともにＭＯＣＶＤ装置の気化器に導入し、かかる液体原料を気化器により気化させることにより生成される。ＰＺＴ膜の成膜時には、Ｐｂの液体原料、Ｚｒの液体原料、Ｔｉの液体原料、及び酢酸ブチル溶媒の気化器への供給量の総量が、例えば１．２ｍｌ／分となるように各液体原料及び溶媒の供給量を制御する。
また、各液体原料及び溶媒の気化器への供給量を適宜制御することにより、ＰＺＴの成膜速度を所望の速度に設定することができる。例えば、成膜速度を０．０４ｎｍ／秒に設定する場合には、酢酸ブチル溶媒の供給量を０．９５ｍｌ／分、Ｐｂの液体原料の供給量を０．１ｍｌ／分、Ｚｒの液体原料の供給量を０．０７ｍｌ／分、Ｔｉの液体原料の供給量を０．０８ｍｌ／分とする。また、成膜速度を０．１７ｎｍ／秒に設定する場合には、酢酸ブチル溶媒の供給量を０．３０ｍｌ／分、Ｐｂの液体原料の供給量を０．２６ｍｌ／分、Ｚｒの液体原料の供給量を０．３４ｍｌ／分、Ｔｉの液体原料の供給量を０．３０ｍＬ／分とする。
初期層６２ａを成膜するための流量でＡｒガス及びＯ２ガスを反応室内に導入しつつ、このような原料ガスを反応室内に導入することにより、例えば膜厚２．５〜１０ｎｍの初期層６２ａを形成する。初期層６２ａの下地となる膜の結晶配向性を制御しておくことで、（１１１）面が優先配向した初期層６２ａを形成することができる。
なお、初期層６２ａの膜厚が２．５ｎｍよりも薄くなると、初期層６２ａの結晶配向性が劣化することがある。また、初期層６２ａの膜厚が１０ｎｍよりも厚くなると、酸素欠損等の影響により、強誘電体キャパシタ７２のスイッチング電荷量が低下することがある。したがって、初期層６２ａの膜厚は、膜厚２．５〜１０ｎｍとすることが望ましい。
初期層６２ａを形成した後、反応室への原料ガスの導入を一旦停止し、ＰＺＴの原料ガスを再び反応室内に導入してコア層６２ｂの成膜を開始するまでの間にインターバルを設ける。この間に、反応室内に導入するＡｒガス及びＯ２ガスの流量を、コア層６２ｂを成膜するための流量に切り替える。例えば、Ａｒガスの流量を０ｓｃｃｍに切り替え、Ｏ２ガスの流量を４５００ｓｃｃｍに切り替える。このコア層６２ｂを成膜するための混合ガス雰囲気におけるＯ２ガスの比率は、反応室内におけるＯ２量が、ＰＺＴの原料ガスにおける有機金属成分との反応に必要なＯ２量の例えば６．７７倍になるように設定されている。こうして、コア層６２ｂを成膜するための流量にＡｒガス及びＯ２ガスの流量を切り替えた後、反応室内にＰＺＴの原料ガスを再び導入し、コア層６２ｂの成膜を開始する。
コア層６２ｂを成膜する際には、原料ガスが導入される反応室内のＯ２量が過剰になっているため、酸素欠損の少ないコア層６２ｂを形成することができる。また、（１１１）面が優先配向した初期層６２ａ上にコア層６２ｂを形成することにより、（１１１）面が優先配向したコア層６２ｂを形成することができる。
上述のようにしてＭＯＣＶＤ法により初期層６２ａ及びコア層６２ｂを成膜する間、反応室内の圧力は、例えば６６５Ｐａとする。また、基板温度は、例えば６２０℃とする。また、反応室内に原料ガスを導入する時間は、例えば合計６２０秒間とする。こうして、初期層６２ａ及びコア層６２ｂを、これらの合計膜厚が例えば１００ｎｍとなるように形成する。
なお、上述のようにして初期層６２ａ及びコア層６２ｂを形成する際には、初期層６２ａの成膜速度は、比較的低く設定することが望ましい。これに対して、コア層６２ｂの成膜速度は、初期層６２ａの成膜速度より高く設定することが望ましい。例えば、初期層６２ａの成膜速度は、０．１ｎｍ／秒以下、好ましくは０．０５ｎｍ／秒以下、より好ましくは０．０４ｎｍ／秒以下に設定する。また、コア層６２ｂの成膜速度は、０．１７ｎｍ／秒に設定する。これは、初期層６２ａの成膜速度が０．１ｎｍ／秒よりも高いと、初期層６２ａ上に形成されるコア層６２ｂのモフォロジが劣化してしまうためである。コア層６２ｂのモフォロジが劣化すると、強誘電体キャパシタ７２のスイッチング電荷量が低くってしまう。例えば、初期層６２ａを０．１ｎｍ／秒以下の成膜速度で形成した場合、強誘電体キャパシタ７２のスイッチング電荷量は４０μＣ／ｃｍ２であった。これに対して、初期層６２ａをコア層６２ｂと同じ０．１７ｎｍ／秒の成膜速度で形成した場合、強誘電体キャパシタ７２のスイッチング電荷量は３２μＣ／ｃｍ２と低くなった。
こうしてＭＯＣＶＤ法により初期層６２ａ及びコア層６２ｂを形成した後、コア層６２ｂ上に、強誘電体膜６２の表層部６２ｃをスパッタ法により形成する。表層部６２ｃの膜厚は、例えば１０ｎｍとする。表層部６２ｃを形成する際の条件は、例えば以下の通りとする。即ち、成膜室内の圧力は、１．０Ｐａとする。基板温度は、例えば５０℃とする。供給するＤＣパワーは、例えば１ｋＷとする。ＤＣパワーを供給する時間は、例えば１９秒間とする。
こうしてＭＯＣＶＤ法により初期層６２ａ及びコア層６２ｂを形成し、スパッタ法により表層部６２ｃを形成することにより、強誘電体キャパシタ７２の強誘電体膜６２を形成する（図１３（ａ）参照）。
本実施形態では、導体プラグ４６が埋め込まれた箇所に生じている凹部４８を第１の下地導電膜５２により埋め込み、かかる第１の下地導電膜５２の上方に、下部電極６０を順次形成する。しかも、第１の下地導電膜５２の上面は平坦になっている。したがって、本実施形態では、酸素バリア膜５８及び下部電極６０をそれぞれ平坦に形成することができ、結晶配向性を良好なものとすることができる。こうして結晶配向性が良好で平坦な下部電極６０上に強誘電体膜６２を形成するため、本実施形態によれば、結晶配向性の良好な強誘電体膜６２を形成することができる。したがって、本実施形態によれば、電気的特性が良好で信頼性の高い強誘電体キャパシタ７２を有する半導体装置を提供することができる。
さらに、第１の下地導電膜５２上に第２の下地導電膜５６を形成し、かかる第２の下地導電膜５６上に、酸素バリア膜５８と下部電極６０とを順次形成する場合、酸素バリア膜５８及び下部電極６０をそれぞれ確実に平坦に形成することができる。このため、結晶配向性の良好な強誘電体膜６２を確実に形成することができる。
次いで、強誘電体膜６２上に、例えばスパッタ法により、上部電極７０の一部となる第１の導電膜６４を形成する。かかる第１の導電膜６４としては、例えば結晶質のＩｒＯＸ膜を形成する。ＩｒＯＸ膜の膜厚は、例えば２５ｎｍ程度とする。ＩｒＯＸ膜の酸素の組成比Ｘは、例えば１．５〜１．８程度とする。
第１の導電膜６４としてＩｒＯＸ膜を形成する際の条件は、例えば以下の通りとする。基板温度は、例えば３００℃とする。成膜室内の雰囲気は、Ａｒガス及びＯ２ガスの混合ガス雰囲気とする。Ａｒガスの流量は例えば１４０ｓｃｃｍとする。Ｏ２ガスの流量は、例えば６０ｓｃｃｍとする。スパッタパワーは、例えば１〜２ｋＷとする。
次いで、例えばＲＴＡ法により、酸素を含む雰囲気中で熱処理を行う。かかる熱処理は、強誘電体膜６２を十分に結晶化させるとともに、第１の導電膜６４を成膜する際のプラズマによる強誘電体膜６２のダメージを回復し、また、強誘電体膜６２中の酸素欠損を補償するためのものである。
熱処理を行う際の条件は、例えば以下の通りとする。熱処理温度は、例えば７２５℃程度とする。チャンバ内の雰囲気は、ＡｒガスとＯ２ガスとの混合雰囲気とする。Ａｒガスの流量は、２０００ｓｃｃｍとする。Ｏ２ガスの流量は例えば２０ｓｃｃｍとする。熱処理時間は、例えば６０秒とする。
次いで、第１の導電膜６４上に、例えばスパッタ法により、上部電極７０の一部となる第２の導電膜６６を形成する。かかる第２の導電膜６６としては、例えば膜厚５０〜１５０ｎｍのＩｒＯＹ膜を形成する。かかるＩｒＯＹ膜は、化学量論的組成とすることが望ましい。即ち、ＩｒＯＹ膜の酸素の組成比Ｙを２とすることが望ましい。ＩｒＯＹ膜の組成を化学量論的組成とするのは、ＩｒＯＹ膜が水素に対して触媒作用を起こすことを防止し、これにより、強誘電体膜６２が水素ラジカルにより還元されてしまうのを防止するためである。第２の導電膜６６として化学量論的組成のＩｒＯＹ膜を形成することにより、強誘電体キャパシタ７２の電気的特性が水素により劣化するのを防止することができる。
第２の導電膜６６としてＩｒＯＹ膜を成膜する際の条件は、例えば以下の通りとする。成膜室内の雰囲気は、ＡｒガスとＯ２ガスとの混合雰囲気とする。Ａｒガスの流量は例えば１００ｓｃｃｍとする。Ｏ２ガスの流量は、例えば９０ｓｃｃｍとする。成膜室内の圧力は、例えば０．８Ｐａとする。スパッタパワーは、例えば１．０ｋＷとする。基板温度は、ＩｒＯＹ膜の異常成長を抑制するため、例えば１００℃以下とする。このような条件で例えば４５秒間成膜を行うと、ＩｒＯＹ膜の膜厚は例えば１２５ｎｍ程度となる。
なお、ここでは、上部電極７０の一部となる第２の導電膜６６としてＩｒＯＹ膜を用いる場合を例に説明したが、第２の導電膜６６はＩｒＯＹ膜に限定されるものではない。例えば、Ｉｒ、Ｒｕ、Ｒｕ酸化物、Ｒｈ、Ｒｈ酸化物、Ｒｅ、Ｒｅ酸化物、Ｏｓ、Ｏｓ酸化物、Ｐｄ、Ｐｄ酸化物等を、第２の導電膜６６の材料として用いてもよい。また、ＳｒＲｕＯ３等の導電性酸化物を、第２の導電膜６６の材料として用いてもよい。また、これらの材料を用いた積層膜を、第２の導電膜６６として用いてもよい。
次いで、第２の導電膜６６上に、例えばスパッタ法により、上部電極７０の一部となる第３の導電膜６８を形成する（図１３（ｂ）参照）。かかる第３の導電膜６８としては、例えば膜厚５０〜１００ｎｍのＩｒ膜を形成する。かかる第３の導電膜６８は、強誘電体膜６２が水素により還元されてしまうのを防止する水素バリア膜（水素拡散防止膜）として機能する。また、第３の導電膜６８は、上部電極７０と導体プラグ８８との間で良好な電気的接続を確保するための導電性向上膜としても機能する。
第３の導電膜６８としてＩｒ膜を形成する際の条件は、例えば以下の通りとする。成膜室内の雰囲気はＡｒガス雰囲気とする。成膜室内の圧力は、例えば１Ｐａとする。スパッタパワーは、例えば１．０ｋＷとする。
こうして、強誘電体キャパシタ７２の上部電極７０となる第１乃至第３の導電膜６４、６６、６８が形成される。平坦な強誘電体膜６２上に第１乃至第３の導電膜６４、６６、６８が形成されるため、結晶配向性の良好な第１乃至第３の導電膜６４、６６、６８が形成される。
なお、ここでは、上部電極７０となる導電膜として第１乃至第３の導電膜６４、６６、６８の積層膜を形成する場合を例に説明したが、上部電極７０となる導電膜はかかる積層膜に限定されるものではない。上部電極７０となる導電膜として、例えば、Ｐｔ膜、ＳｒＲｕＯ３膜等を用いてもよい。
次いで、半導体基板１０の下面（背面）を洗浄する。
次いで、第３の導電膜６８上に、例えばスパッタ法により、例えば膜厚２００ｎｍのＴｉＮ膜９８を形成する。かかるＴｉＮ膜９８は、上部電極７０、強誘電体膜６２、下部電極６０、酸素バリア膜５８、第２の下地導電膜５６、及び第１の下地導電膜５２をパターニングする際に用いられるハードマスクの一部となるものである。なお、ＴｉＮ膜９８に代えて、ＴｉＡｌＮ膜を形成してもよい。
次いで、ＴｉＮ膜９８上に、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、例えば膜厚７００ｎｍのシリコン酸化膜１００を形成する（図１４（ａ）参照）。シリコン酸化膜１００は、ＴｉＮ膜９８と相俟って、上部電極７０、強誘電体膜６２、下部電極６０、酸素バリア膜５８、第２の下地導電膜５６、及び第１の下地導電膜５２をパターニングする際に用いられるハードマスクの一部となるものである。
次いで、フォトリソグラフィ技術を用い、シリコン酸化膜１００を強誘電体キャパシタ７２の平面形状にパターニングする（図１４（ｂ）参照）。
次いで、シリコン酸化膜１００をマスクとして、ＴｉＮ膜９８をパターニングする。こうして、ＴｉＮ膜９８とシリコン酸化膜１００とによりハードマスク１０２が形成される。
次いで、ハードマスク１０２をマスクとして、プラズマエッチング法により、第３の導電膜６８、第２の導電膜６６、第１の導電膜６４、強誘電体膜６２、及びＩｒ膜６０をパターニングする。エッチングガスには、例えばＨＢｒガス、Ｏ２ガス、Ａｒガス及びＣ４Ｆ８ガスの混合ガスを用いる。こうして、下部電極６０と、強誘電体膜６２と、上部電極７０とを有する強誘電体キャパシタ７２が形成される（図１５（ａ）参照）。下部電極６０は、Ｉｒ膜により形成される。上部電極７０は、第１乃至第３の導電膜６４、６６、６８により形成される。
次いで、ドライエッチング又はウエットエッチングにより、ハードマスク１０２のうちのシリコン酸化膜１００をエッチング除去する（図１５（ｂ）参照）。
本実施形態では、第１の下地導電膜５２及び第２の下地導電膜５６がそれぞれ窒化されている。このため、強誘電体キャパシタ７２の形成後の後処理として行われるウエットエッチングに用いられる薬液に対する第１の下地導電膜５２及び第２の下地導電膜５６の耐性が向上されている。したがって、例えば、上述のようにウエットエッチングによりシリコン酸化膜１００を除去する際に、第１の下地導電膜５２及び第２の下地導電膜５６がエッチング除去されることはない。
次いで、ＴｉＮ膜９８をマスクとして、ドライエッチングにより、酸素バリア膜５８、第２の下地導電膜５６及び第１の下地導電膜５２をエッチングする。この際、強誘電体キャパシタ７２上に存在しているＴｉＮ膜９８もエッチング除去される（図１６（ａ）参照）。
次いで、全面に、例えばＭＯＣＶＤ法により、強誘電体キャパシタ７２を覆うように、水素バリア膜７４を形成する（図１６（ｂ）参照）。水素バリア膜７４としては、例えば膜厚２〜５ｎｍの酸化アルミニウム膜を形成する。かかる水素バリア膜７４は、水素により強誘電体膜６２が還元されるのを防止するためのものである。なお、水素バリア膜７４として、スパッタ法により、例えば膜厚２０ｎｍの酸化アルミニウム膜を形成してもよい。
次いで、酸素を含む雰囲気中にて熱処理を行う（図１７（ａ）参照）。かかる熱処理は、強誘電体膜６２に酸素を供給し、強誘電体膜６２の膜質を改善し、良好な電気的特性の強誘電体キャパシタ７２を得るためのものである。
熱処理を行う際の基板温度は、例えば５５０〜７００℃とする。強誘電体膜６２としてＰＺＴ膜を用いる場合には、基板温度は例えば６００℃とし、熱処理時間は例えば６０分とする。なお、熱処理条件はこれに限定されるものではなく、適宜設定することができる。
本実施形態では、第１の下地導電膜５２及び第２の下地導電膜５６の上層部がそれぞれ窒化されている。このため、上述のように強誘電体キャパシタ７２の電気的特性を回復するための酸素を含む雰囲気中での熱処理の際に、上方から拡散してくる酸素により第１の下地導電膜５２及び第２の下地導電膜５６が酸化されるのを防止することができる。これにより、第１の下地導電膜５２及び第２の下地導電膜５６の導電性を良好に維持することができる。
次いで、全面に、例えばＭＯＣＶＤ法により、水素バリア膜７６を形成する（図１７（ｂ）参照）。水素バリア膜７６としては、例えば膜厚３８ｎｍの酸化アルミニウム膜を形成する。かかる水素バリア膜７６は、水素により強誘電体膜６２が還元されるのを防止するためのものである。
次いで、全面に、例えばプラズマＣＶＤ法により、層間絶縁膜７８を形成する。層間絶縁膜７８としては、例えば膜厚１５００ｎｍのシリコン酸化膜を形成する。かかる層間絶縁膜７８を形成する際の原料ガスとしては、例えば、ＴＥＯＳガスと酸素ガスとヘリウムガスとの混合ガスを用いる。
なお、ここでは、層間絶縁膜７８としてシリコン酸化膜を形成する場合を例に説明したが、層間絶縁膜７８はシリコン酸化膜に限定されるものではない。絶縁性の無機膜を層間絶縁膜７８として適宜用いることが可能である。
次いで、例えばＣＭＰ法により、層間絶縁膜７８の上面を平坦化する。こうして、例えば膜厚８００ｎｍの層間絶縁膜７８が形成される（図１８（ａ）参照）。
次いで、Ｎ２Ｏガス又はＮ２ガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う。この熱処理は、層間絶縁膜７８中の水分を除去するとともに、層間絶縁膜７８の膜質を変化させ、層間絶縁膜７８中に水分を入りにくくさせるためのものである。
次いで、層間絶縁膜７８上に、例えばスパッタ法又はＣＶＤ法により、水素バリア膜８０を形成する（図１８（ｂ）参照）。水素バリア膜８０としては、例えば膜厚２０〜１００ｎｍの酸化アルミニウム膜を形成する。平坦化された層間絶縁膜７８上に水素バリア膜８０を形成するため、水素バリア膜８０は平坦となる。
次いで、水素バリア膜８０上に、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により、層間絶縁膜８２を形成する（図１９（ａ）参照）。平坦な水素バリア膜８０上に成膜されるので、層間絶縁膜８２の表面は平坦となる。層間絶縁膜８２としては、例えば膜厚２５０ｎｍのシリコン酸化膜を形成する。
なお、ここでは、層間絶縁膜８２としてシリコン酸化膜を形成する場合を例に説明したが、層間絶縁膜８２はシリコン酸化膜に限定されるものではない。例えば、層間絶縁膜８２としてＳｉＯＮ膜やシリコン窒化膜を形成してもよい。
次いで、フォトリソグラフィ技術を用い、層間絶縁膜８２、水素バリア膜８０、層間絶縁膜７８、水素バリア膜７６及び水素バリア膜７４に、強誘電体キャパシタ７２の上部電極７０に達するコンタクトホール８４を形成する。
次いで、酸素を含む雰囲気中にて熱処理を行う。この熱処理は、強誘電体膜６２に酸素を供給し、強誘電体キャパシタ７２の電気的特性を回復するためのものである。熱処理を行う際の基板温度は、例えば５００℃とする。
次いで、フォトリソグラフィ技術を用い、層間絶縁膜８２、水素バリア膜８０、層間絶縁膜７８、水素バリア膜７６、水素バリア膜７４、層間絶縁膜４０及び酸化防止膜３８に、導体プラグ３６に達するコンタクトホール９０を形成する。
次いで、全面に、例えばスパッタ法により、密着層８６、９２を形成する。密着層８６、９２としては、例えば膜厚１２５ｎｍのＴｉＮ膜を形成する。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚３００ｎｍのタングステン膜８８、９４を形成する。
次いで、例えばＣＭＰ法により、層間絶縁膜８２の表面が露出するまで、タングステン膜８８、９４及び密着層８６、９２を研磨する。こうして、コンタクトホール８４、９０内に、タングステンを材料とする導体プラグ８８、９４が埋め込まれる（図１９（ｂ）参照）。
なお、ここでは、密着層８６、９２としてＴｉＮ膜を形成する場合を例に説明したが、密着層８６、９２はＴｉＮ膜に限定されるものではない。例えばスパッタ法によりＴｉ膜を形成し、このＴｉ膜上に例えばＭＯＣＶＤ法によりＴｉＮ膜を形成することにより、Ｔｉ膜とＴｉＮ膜との積層膜により密着層８６、９２を形成してもよい。この場合、密着層８６、９２のうちのＴｉＮ膜から炭素を除去するため、窒素ガスと水素ガスとの混合ガスを用いて発生させたプラズマ雰囲気にて密着層８６、９２をプラズマ処理する。本実施形態では、上部電極７０の最上層に、第３の導電膜６８として水素バリア膜として機能するＩｒ膜が形成されている。したがって、本実施形態では、密着層８６、９２をプラズマ処理する際に、上部電極７０のうちの第１の導電膜６４であるＩｒＯＸ膜及び第２の導電膜６６であるＩｒＯＹ膜が還元されるのを防止することができる。
次いで、例えばスパッタ法により、膜厚６０ｎｍのＴｉ膜、膜厚３０ｎｍのＴｉＮ膜、膜厚３６０ｎｍのＡｌＣｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚７０ｎｍのＴｉＮ膜を順次形成する。こうして、Ｔｉ膜、ＴｉＮ膜、ＡｌＣｕ合金膜、Ｔｉ膜及びＴｉＮ膜が順次積層された積層膜９６が形成される。
次いで、フォトリソグラフィ技術を用い、積層膜９６をパターニングする。こうして、積層膜により配線（第１金属配線層）９６が形成される（図２０参照）。
この後、配線９６が形成された層間絶縁膜８２上に、更に、層間絶縁膜（図示せず）、導体プラグ（図示せず）、配線（図示せず）等を複数層に亘って形成する。例えば、第２層目から第５層目までの配線を形成する。
こうして、本実施形態による半導体装置が製造される。
このように、本実施形態によれば、導体プラグ４６上及び層間絶縁膜４０上に上面が平坦な第１の下地導電膜５２を形成し、かかる第１の下地導電膜５２の上方に、下部電極６０と強誘電体膜６２とを順次形成するので、導体プラグ４６が埋め込まれた箇所に凹部４８が生じていても、結晶配向性の良好な強誘電体膜６２を形成することができる。
しかも、第１の下地導電膜５２上に第２の下地導電膜５６を形成し、かかる第２の下地導電膜５６の上方に、下部電極６０と強誘電体膜６２とを順次形成する場合には、結晶配向性の良好な強誘電体膜６２を確実に形成することができる。したがって、本実施形態によれば、電気的特性が良好で信頼性の高い強誘電体キャパシタ７２を有する半導体装置を提供することができる。
また、ＣＭＰ法によりＴｉ膜５０の上面を研磨し、ＴｉＮ膜に比べて研磨レートの低いＴｉ膜５０の上面をＣＭＰにより平坦化した後、該Ｔｉ膜５０を窒素雰囲気により窒化している。このため、ＴｉＮ膜の場合と比較して高い制御性で、Ｔｉ膜５０を安定して研磨することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、Ｔｉ膜５０を窒化することにより第１の下地導電膜５２を形成する場合を例に説明したが、第１の下地導電膜５２を形成するための金属膜はＴｉ膜に限定されるものではなく、例えばＴｉ膜のほか種々の高融点金属膜を用いることができる。Ｔｉ膜５０に代えて例えばタンタル（Ｔａ）膜を形成し、上述したＴｉ膜５０の場合と同様にＴａ膜を窒化することにより、第１の下地導電膜５２を形成してもよい。
また、上記実施形態では、Ｔｉ膜５４を窒化することにより第２の下地導電膜５６を形成する場合を例に説明したが、第２の下地導電膜５６を形成するための金属膜はＴｉ膜に限定されるものではなく、例えばＴｉ膜のほか種々の高融点金属膜を用いることができる。Ｔｉ膜５４に代えて例えばＴａ膜を形成し、上述したＴｉ膜５４の場合と同様にＴａ膜を窒化することにより、第２の下地導電膜５６を形成してもよい。
また、上記実施形態では、強誘電体膜６２としてＰＺＴ膜を用いる場合を例に説明したが、強誘電体膜６２はＰＺＴ膜に限定されるものではない。強誘電体膜６２として、ＰＺＴ膜のほか、例えば、Ｐｂ１−ＸＬａＸＺｒ１−ＹＴｉＹＯ３膜（ＰＬＺＴ膜）等のＰＺＴ系の強誘電体膜を用いることができる。また、例えば、ＳｒＢｉ２Ｔａ２Ｏ９膜（ＳＢＴ膜）、ＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９膜（ＳＢＴＮ膜）、Ｂｉ４Ｔｉ３Ｏ９膜、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２膜、ＢｉＦｅＯ３膜等のビスマス層状構造の強誘電体膜を用いてもよい。
また、上記実施形態では、ＭＯＣＶＤ法及びスパッタ法により強誘電体膜６２を成膜する場合を例に説明したが、強誘電体膜６２の成膜方法はこれに限定されるものではない。強誘電体膜６２は、ＭＯＣＶＤ法等のＣＶＤ法、スパッタ法、ゾル・ゲル法等を適宜用いて形成することができる。
また、上記実施形態では、導体プラグ３６上に更に導体プラグ４６を形成し、かかる導体プラグ４６上に強誘電体キャパシタ７２を形成する場合を例に説明したが、導体プラグ３６を形成せずに、ソース／ドレイン電極２４ｂに直接接続するように導体プラグ４６を形成してもよい。
また、上記実施形態では、第１の下地導電膜５２上に第２の下地導電膜５６を形成する場合を例に説明したが、第２の下地導電膜５６を形成せずに、第１の下地導電膜５２上に酸素バリア膜５８を直接形成してもよい。
また、上記実施形態では、第１の下地導電膜５２となるチタン膜５０を下面側から窒化するために層間絶縁膜４０中に窒素を拡散させる場合を例に説明したが、層間絶縁膜４０中に窒素を拡散させず、チタン膜５０を下面側から窒化しなくてもよい。
図２１は、チタン膜５０を下面側から窒化しなかった場合の層間絶縁膜４０、第１の下地導電膜５２及び第２の下地導電膜５６を拡大して示す断面図である。図示するように、層間絶縁膜４０中には、窒素が拡散していない。第１の下地導電膜５２は、層間絶縁膜４０上の領域において、上面側から窒化されているのに対して、下面側からは窒化されていない。すなわち、第１の下地導電膜５２は、層間絶縁膜４０上の領域において、上層部が窒化されているのに対して、下層部は窒化されていない。このように、チタン膜５０を下面側から窒化せずに、第１の下地導電膜５２を形成してもよい。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１） 半導体基板の上方に形成された絶縁膜と、
前記絶縁膜に埋め込まれた導体プラグと、
前記導体プラグ上及び前記絶縁膜上に形成された上面が平坦な下地導電膜と、
前記下地導電膜上に形成された強誘電体キャパシタと、
を有し、
前記下地導電膜中の窒素濃度は、少なくとも前記導体プラグ上の領域において、上面側から内部に向けて徐々に低くなっている
ことを特徴とする半導体装置。
（付記２） 付記１記載の半導体装置において、
前記下地導電膜は、前記導体プラグ上の領域において、上層部のみが窒化されている
ことを特徴とする半導体装置。
（付記３） 付記１又は２記載の半導体装置において、
前記導体プラグの上面は、前記絶縁膜の上面よりも低い
ことを特徴とする半導体装置。
（付記４） 付記１乃至３のいずれか１項に記載の半導体装置において、
前記下地導電膜は、前記絶縁膜上の領域において下層部が窒化されている
ことを特徴とする半導体装置。
（付記５） 付記４記載の半導体装置において、
前記下地導電膜中の窒素濃度は、前記絶縁膜上の領域において、上面側から内部に向けて徐々に低くなるとともに、下面側から内部に向けて徐々に低くなっている
ことを特徴とする半導体装置。
（付記６） 付記４又は５記載の半導体装置において、
前記導体プラグ上の領域における前記下地導電膜中の窒素濃度は、前記絶縁膜上の領域における前記下地導電膜中の窒素濃度よりも低い
ことを特徴とする半導体装置。
（付記７） 付記４乃至６のいずれかに記載の半導体装置において、
前記絶縁膜は、窒素を含んでいる
ことを特徴とする半導体装置。
（付記８） 付記７記載の半導体装置において、
前記絶縁膜中の窒素濃度は、上面側から内部に向けて徐々に低くなっている
ことを特徴とする半導体装置。
（付記９） 付記１乃至８のいずれかに記載の半導体装置において、
前記下地導電膜は、チタン又はタンタルを含む
ことを特徴とする半導体装置。
（付記１０） 付記１乃至９のいずれかに記載の半導体装置において、
前記下地導電膜と前記強誘電体キャパシタとの間に形成され、上層部が窒化された他の下地導電膜を更に有する
ことを特徴とする半導体装置。
（付記１１） 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜に導体プラグを埋め込む工程と、
前記導体プラグ上及び前記絶縁膜上に高融点金属膜を形成する工程と、
前記高融点金属膜の上面を研磨することにより、前記高融点金属膜の上面を平坦化する工程と、
窒素を含む雰囲気中で熱処理を行うことにより、前記高融点金属膜を窒化して下地導電膜とする工程と、
前記下地導電膜上に、強誘電体キャパシタを形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１２）
請求項１１記載の半導体装置の製造方法において、
前記下地導電膜は、前記導体プラグ上の領域において、上層部のみが窒化される
ことを特徴とする半導体装置の製造方法。
（付記１３） 付記１１又は１２記載の半導体装置の製造方法において、
前記高融点金属膜の上面を平坦化する工程では、前記絶縁膜が露出するまで前記高融点金属膜を研磨する
ことを特徴とする半導体装置の製造方法。
（付記１４） 付記１１乃至１３のいずれかに記載の半導体装置の製造方法において、
前記絶縁膜に前記導体プラグを埋め込む工程の後、前記高融点金属膜を形成する工程の前に、前記絶縁膜中に窒素を拡散させる工程を更に有し、
前記下地導電膜を形成する工程では、前記絶縁膜中に拡散させた窒素により、前記高融点金属膜の下層部を更に窒化する
ことを特徴とする半導体装置の製造方法。
（付記１５） 付記１４記載の半導体装置の製造方法において、
前記絶縁膜中に窒素を拡散させる工程では、窒素を含むプラズマに前記絶縁膜の上面を曝露することにより、前記絶縁膜中に窒素を拡散させる
ことを特徴とする半導体装置の製造方法。
（付記１６） 付記１５記載の半導体装置の製造方法において、
前記窒素を含むプラズマは、ＮＨ３プラズマ又はＮ２プラズマを含む
ことを特徴とする半導体装置の製造方法。
（付記１７） 付記１４乃至１６のいずれかに記載の半導体装置の製造方法において、
前記絶縁膜に前記導体プラグを埋め込む工程の後、前記絶縁膜中に窒素を拡散させる工程の前に、前記絶縁膜の上面をプラズマでスパッタする工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１８） 付記１１乃至１７のいずれかに記載の半導体装置の製造方法において、
前記下地導電膜は、チタン又はタンタルを含む
ことを特徴とする半導体装置の製造方法。
（付記１９） 付記１１乃至１８のいずれかに記載の半導体装置の製造方法において、
前記下地導電膜を形成する工程の後、前記強誘電体キャパシタを形成する工程の前に、前記下地導電膜上に他の高融点金属膜を形成する工程と；窒素を含む雰囲気中で熱処理を行うことにより、上層部が窒化された前記他の高融点金属膜である他の下地導電膜を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
（付記２０） 付記１９記載の半導体装置の製造方法において、
前記下地導電膜を形成する工程の後、前記他の高融点金属膜を形成する工程の前に、前記下地導電膜の上面を、ＮＨ３プラズマを含むプラズマに曝露する工程を更に有する
ことを特徴とする半導体装置の製造方法。
本発明の一実施形態による半導体装置を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１６）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１７）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１８）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１９）である。 本発明の変形例による半導体装置を示す断面図である。
符号の説明
１０…半導体基板
１２…素子分離領域
１４…ウェル
１６…ゲート絶縁膜
１８…ゲート電極
２０…サイドウォール絶縁膜
２２…ソース／ドレイン拡散層
２４ａ、２４ｂ…ソース／ドレイン電極
２６…トランジスタ
２８…カバー絶縁膜
３０…層間絶縁膜
３２…コンタクトホール
３４…密着層
３６…導体プラグ
３８…酸化防止膜
４０…層間絶縁膜
４２…コンタクトホール
４４…密着層
４６…導体プラグ
４８…凹部
５０…Ｔｉ膜
５１…酸化物層
５２…第１の下地導電膜
５４…Ｔｉ膜
５６…第２の下地導電膜
５８…酸素バリア膜
６０…下部電極
６２…強誘電体膜
６２ａ…初期層
６２ｂ…コア層
６２ｃ…表層部
６４…第１の導電膜
６６…第２の導電膜
６８…第３の導電膜
７０…上部電極
７２…強誘電体キャパシタ
７４…水素バリア膜
７６…水素バリア膜
７８…層間絶縁膜
８０…水素バリア膜
８２…層間絶縁膜
８４…コンタクトホール
８６…密着層
８８…導体プラグ
９０…コンタクトホール
９２…密着層
９４…導体プラグ
９６…配線
９８…ＴｉＮ膜
１００…シリコン酸化膜
１０２…ハードマスク

Claims (5)

  1. 半導体基板の上方に絶縁膜を形成する工程と、
    前記絶縁膜に導体プラグを埋め込む工程と、
    前記導体プラグ上及び前記絶縁膜上に高融点金属膜を形成する工程と、
    前記高融点金属膜の上面を研磨することにより、前記高融点金属膜の上面を平坦化する工程と、
    前記高融点金属膜の上面を平坦化する工程を行った後に、窒素を含む雰囲気中で熱処理を行うことにより、前記高融点金属膜を窒化して下地導電膜とする工程と、
    前記下地導電膜上に、強誘電体キャパシタを形成する工程とを有し、
    前記下地導電膜中の窒素濃度は、前記導体プラグ上の領域において上面側から内部に向けて徐々に低くなっており、
    前記下地導電膜と前記導体プラグとの界面の窒素濃度は、前記下地導電膜と前記絶縁膜との界面の窒素濃度よりも低くなっている
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記下地導電膜は、前記導体プラグ上の領域において、上層部のみが窒化される
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法において、
    前記高融点金属膜の上面を平坦化する工程では、前記絶縁膜が露出するまで前記高融点金属膜を研磨する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
    前記絶縁膜に前記導体プラグを埋め込む工程の後、前記高融点金属膜を形成する工程の前に、前記絶縁膜中に窒素を拡散させる工程を更に有し、
    前記下地導電膜を形成する工程では、前記絶縁膜中に拡散させた窒素により、前記高融点金属膜の下層部を更に窒化する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記下地導電膜は、チタン又はタンタルを含む
    ことを特徴とする半導体装置の製造方法。
JP2008172166A 2008-07-01 2008-07-01 半導体装置の製造方法 Expired - Fee Related JP5568845B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008172166A JP5568845B2 (ja) 2008-07-01 2008-07-01 半導体装置の製造方法
US12/495,211 US8120087B2 (en) 2008-07-01 2009-06-30 Ferroelectric capacitor with underlying conductive film
US13/345,948 US20120107965A1 (en) 2008-07-01 2012-01-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008172166A JP5568845B2 (ja) 2008-07-01 2008-07-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010016036A JP2010016036A (ja) 2010-01-21
JP5568845B2 true JP5568845B2 (ja) 2014-08-13

Family

ID=41463693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008172166A Expired - Fee Related JP5568845B2 (ja) 2008-07-01 2008-07-01 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8120087B2 (ja)
JP (1) JP5568845B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564094B2 (en) * 2009-09-09 2013-10-22 Micron Technology, Inc. Capacitors including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures
KR101767107B1 (ko) * 2011-01-31 2017-08-10 삼성전자주식회사 반도체 장치의 캐패시터
US9305998B2 (en) * 2013-02-11 2016-04-05 Texas Instruments Incorporated Adhesion of ferroelectric material to underlying conductive capacitor plate
JP6217260B2 (ja) * 2013-09-09 2017-10-25 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US11482528B2 (en) * 2019-12-27 2022-10-25 Kepler Computing Inc. Pillar capacitor and method of fabricating such
US11430861B2 (en) 2019-12-27 2022-08-30 Kepler Computing Inc. Ferroelectric capacitor and method of patterning such
US11289497B2 (en) 2019-12-27 2022-03-29 Kepler Computing Inc. Integration method of ferroelectric memory array
US11394387B1 (en) 2021-05-21 2022-07-19 Kepler Computing Inc. 2-input NAND gate with non-linear input capacitors
US11418197B1 (en) 2021-05-21 2022-08-16 Kepler Computing Inc. Majority logic gate having paraelectric input capacitors and a local conditioning mechanism
US11792998B1 (en) 2021-06-11 2023-10-17 Kepler Computing Inc. Process integration flow for embedded memory with multi-pocket masks for decoupling processing of memory areas from non-memory areas
US11664370B1 (en) 2021-12-14 2023-05-30 Kepler Corpating inc. Multi-function paraelectric threshold gate with input based adaptive threshold
US11757452B1 (en) 2022-04-20 2023-09-12 Kepler Computing Inc. OR-and-invert logic based on a mix of majority or minority logic gate with non-linear input capacitors and other logic gates

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426000A (en) * 1992-08-05 1995-06-20 Alliedsignal Inc. Coated reinforcing fibers, composites and methods
US6146993A (en) * 1998-11-23 2000-11-14 Advanced Micro Devices, Inc. Method for forming in-situ implanted semiconductor barrier layers
US20020108684A1 (en) * 2000-08-10 2002-08-15 Usf Filtration & Separations Group, Inc. Process of making alloy fibers
US6620721B1 (en) * 2002-06-04 2003-09-16 United Microelectronics Corp. Method of forming a self-aligning pad
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
EP1653514A4 (en) * 2003-05-27 2010-07-21 Panasonic Corp SEMICONDUCTOR ELEMENT AND PROCESS FOR ITS MANUFACTURE
US7064056B2 (en) * 2003-06-13 2006-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer stack to prevent Ti diffusion
JP2005150262A (ja) 2003-11-13 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006066515A (ja) * 2004-08-25 2006-03-09 Seiko Epson Corp 強誘電体メモリ及びその製造方法
US7244344B2 (en) * 2005-02-03 2007-07-17 Applied Materials, Inc. Physical vapor deposition plasma reactor with VHF source power applied through the workpiece
JP2007081378A (ja) * 2005-08-17 2007-03-29 Fujitsu Ltd 半導体装置とその製造方法、および薄膜装置
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
JP4600322B2 (ja) * 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4605056B2 (ja) * 2006-03-14 2011-01-05 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) * 2006-04-17 2008-07-23 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) * 2006-05-24 2008-10-15 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
JP4954614B2 (ja) * 2006-05-30 2012-06-20 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4845624B2 (ja) * 2006-07-27 2011-12-28 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP4320679B2 (ja) * 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法

Also Published As

Publication number Publication date
JP2010016036A (ja) 2010-01-21
US8120087B2 (en) 2012-02-21
US20120107965A1 (en) 2012-05-03
US20100001325A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
JP5568845B2 (ja) 半導体装置の製造方法
JP6287278B2 (ja) 半導体装置及びその製造方法
JP4827653B2 (ja) 半導体装置とその製造方法
JP4946287B2 (ja) 半導体装置及びその製造方法
JP5205741B2 (ja) 半導体装置の製造方法
US8067817B2 (en) Semiconductor device and method of manufacturing the same
JP4983172B2 (ja) 半導体装置及びその製造方法
JP5347381B2 (ja) 半導体装置の製造方法
JP4447207B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP5125510B2 (ja) 半導体装置
KR101262432B1 (ko) 반도체 장치의 제조 방법
JP2016001699A (ja) 半導体装置の製造方法及び半導体装置
JP4971740B2 (ja) 半導体装置の製造方法
JP5007723B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP2011223031A (ja) 半導体装置の製造方法
JP5493326B2 (ja) 半導体装置の製造方法
JP2007266023A (ja) 半導体装置、及び半導体装置の製造方法
JP2009105228A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5568845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees