JP5324644B2

JP5324644B2 - 通信衛星ペイロード用モジュール式デジタル処理システム

Info

Publication number: JP5324644B2
Application number: JP2011504481A
Authority: JP
Inventors: チオク・ケン・レオン; ポール・サイモン・コーンフィールド; アンソニー・ダンカン・クレイグ
Original assignee: Astrium Ltd
Current assignee: Airbus Defence and Space Ltd
Priority date: 2008-04-18
Filing date: 2009-04-17
Publication date: 2013-10-23
Anticipated expiration: 2029-04-17
Also published as: CN102067478A; CA2721479A1; CA2721479C; CN102067478B; ES2577153T3; JP2011517248A; WO2009144096A1; US8634414B2; RU2494542C2; EP2266222B1; RU2010146937A; EP2266222A1; US20110110401A1

Description

本発明は、通信衛星ペイロード用モジュール式デジタル処理システムに関する。

衛星通信では、消費電力を減少させ、小型地上局による動作を容易にするアンテナ利得と、空間周波数の再利用をサポートし、したがって帯域幅が制限されるシステムのスループットを向上させる能力に関する利点を提供する複数スポットビームシステムがますます一般的になりつつある。複数スポットビームシステムに関連するのは、ビーム間のトラフィック分布の変化に対応するためにビームをルーティングするようにチャネルにおける柔軟性を実現し、周波数計画の制約に対応するためにアップリンクとダウンリンクの間の周波数マッピングにおける柔軟性を実現する必要性である。現在では、多数のシステムが100を超えるビームを備えているので、必要な柔軟性を実現するために、ペイロードの主要なデータ経路における複雑なデジタル処理技術が必要である。通信データ経路信号はペイロードにおいてデジタルサンプリングおよび処理されるが復調されないので、このような複数スポットビーム衛星システムで使用されるデジタルプロセッサは「透過的」と呼ばれる。

現在透過的デジタル処理を使用するシステムは、典型的には、フォワードリンク、リターンリンク、またはメッシュリンクの各システムアーキテクチャカテゴリに関連する。フォワードリンクアーキテクチャでは、トラフィックは、単一または少数のビーム内の単一または少数のゲートウェイからアップリンクの形で伝達され、複数スポットビームカバレッジの多数の利用者端末にダウンリンクする。このようなシステムでは、所与のゲートウェイアップリンクチャネルのダウンリンクビームのいずれかへのルーティングにおける柔軟性と、所与のアップリンクチャネルのダウンリンクビームの利用可能な周波数スロットのいずれかへのマッピングにおける柔軟性を実現する必要がある。

リターンリンクアーキテクチャでは、トラフィックは、複数スポットビームカバレッジ内の多数の利用者端末からのアップリンクにおいて伝達され、単一または少数のビーム内にある単一または少数のゲートウェイ端末にダウンリンクする。ここで、ユーザアップリンクビームのいずれかに含まれる任意の周波数スロットのチャネルの、1つまたは複数のゲートウェイダウンリンクビームの任意の利用可能なスロットへのルーティングにおける柔軟性を実現する必要がある。メッシュアーキテクチャはアップリンクとダウンリンクの両方に多数のスポットビームがあることを特徴とし、ビーム間ルーティングおよび任意のアップリンクチャネルに対するアップリンクとダウンリンクの間の周波数マッピングにおける柔軟性を実現する必要がある。

複数スポットビームシステムで現在使用されているデジタルプロセッサアーキテクチャは、空間スイッチアーキテクチャまたはデジタルビーム形成アーキテクチャのいずれかである。空間スイッチアーキテクチャでは、単一または複数のビームからのアップリンク信号は、A/D変換器によってデジタルサンプリングされ、個々のチャネルを分離するためにデジタル周波数逆多重化される。個々のチャネル上で動作するスイッチシステムは、各アップリンクチャネルの、必要なダウンリンクビームの必要な周波数スロットへの柔軟なルーティングを実現する。所与のダウンリンクビームにルーティングされたチャネルは周波数多重化され、D/A変換されて、必要なアナログビーム信号を形成する。このような手法は、アンテナシステムへのインタフェースがたとえばSFPB(Single Feed Per Beam)アンテナを使用するビームポートの形をとる、フォワードアーキテクチャ、リターンアーキテクチャ、またはメッシュアーキテクチャに適用することができる。

デジタルビーム形成アーキテクチャでは、処理は、所与のスポットビームを合成するためにアンテナ内の複数の給電部または素子を利用するペイロードアーキテクチャで使用することができ、特にフェーズドアレータイプおよびアレー給電反射鏡(AFR)タイプのアンテナシステムに適している。各チャネルに対するビーム形成ネットワークの複素重み付け機能は、そのチャネルのビーム特性を制御するために使用される。たとえば、チャネルの重みは、地上局のトラフィック分布に基づいて所与のスポットビームの方向を定めるように選定することができ、またはビームサイズおよび形状の制御はさらなる柔軟性を実現するために使用することができる。デジタルビーム形成は、フォワードシステムアーキテクチャ、リターンシステムアーキテクチャ、またはメッシュシステムアーキテクチャのいずれかでの複数のスポットビームリンクに適用することができる。

A/D変換器およびD/A変換器によって結び付けられた、中心デジタルプロセッサに関連するのは、A/D変換器への入力として、およびD/A変換器からの出力として信号を調整(condition)するアナログの前処理機能および後処理機能である。中心デジタル処理機能とアナログの前処理機能および後処理機能の組合せは、全体的に統合されたプロセッサを構成する。

現在、衛星システムで使用される処理システムは、特定のミッションの要件に基づいて特定用途向けに実施されている。これは典型的には、ミッション要件に基づいてサイズを決められ、下位レベルの複数のモジュール設計、大量の高密度コネクタ、および複雑なバックプレーンを必要とする単一のユニットの形をとる、非常に複雑な実装を必要とする。これらのシステムに関連する設計およびテストに要する時間は非常に長いので、全体的なスケジュールが長期化し、多額の費用がかかる。非常に局所化された質量(high localised mass)および消費電力に関する要件によって、ペイロードの収容が困難になることがあり、多くの場合、高度な熱管理を必要とする。このような単一ユニット手法では、サイズまたは規模が異なる他のミッションに対する有用性が制限されてきた。

英国特許出願GB0708940.2

本発明の目的は、全体的に統合されたプロセッサがいくつかの同一の統合プロセッサモジュールを備える複数スポットビームタイプの衛星通信システムのための統合プロセッサ設計および実装のモジュール式手法を提供することである。統合プロセッサモジュールは、いくつかの物理的に統合された構成部品またはいくつかの別個の構成部品を備えることができる。

本発明のさらなる目的は、タイプおよび規模が異なる広範囲のミッションのシステムおよびトラフィックの要件をサポートするために使用できる汎用デジタルプロセッサモジュールを提供することである。この汎用デジタルモジュールは、一般的なモジュール設計の選択肢として空間スイッチ機能またはデジタルビーム形成機能のいずれかを提供する。中心デジタル処理の概念は包括的であるが、前処理機能および後処理機能の詳細パラメータは、たとえばリンク周波数および帯域幅に基づいてミッション固有であると予想される。

第1の態様から、本発明は、1つまたは複数の同一の汎用統合プロセッサモジュールを備える通信衛星ペイロード処理システムにあり、モジュールの数は、統合プロセッサモジュールの特性に関連して指定のミッションアップリンクおよびダウンリンクのアンテナおよび帯域幅の特性に従って選択される。

好ましい実施形態では、各統合プロセッサモジュールは、前処理段階と、デジタルプロセッサ段階であって、アップリンクに対応する信号を受信するように適合され、それぞれが所定の帯域幅を有する複数の入力ポートと、ダウンリンクに対応する信号を出力するように適合され、それぞれが所定の帯域幅を有する複数の出力ポートとを備えるデジタルプロセッサ段階と、後処理段階とを備え、通信衛星ペイロード処理システムの個々の統合プロセッサモジュールの数は、アップリンクおよびダウンリンクのアンテナポートと、入力ポート(N)および出力ポート(M)の数と関連するそれぞれのアップリンクおよびダウンリンクの帯域幅と、デジタルプロセッサ段階のそれぞれの入力ポートおよび出力ポートの帯域幅との関数である。入力ポートおよび/または出力ポートのうちの1つまたは複数は、冗長性を与える。

したがって、全体的プロセッサの規模は、高いレベルのシステム要件およびパラメータ、特にシステム帯域幅、空間スイッチアーキテクチャのビームポートの数、またはデジタルビーム形成アーキテクチャ内の給電部/素子ポートの数に従って、複数の同一の統合プロセッサモジュールの使用によって決定される。極端な例では、単一の統合プロセッサモジュールは、小さなまたはピギーバックミッションにおいて使用できるが、比較的多数のモジュール(たとえば6以上)は、大規模ミッション(たとえば、総通信容量が処理される)をサポートするために使用することができる。このモジュール式手法は、空間スイッチアーキテクチャまたはデジタルビーム形成プロセッサアーキテクチャのいずれかと共に使用し、フォワードアーキテクチャ、リターンアーキテクチャ、またはメッシュアーキテクチャ内で実施することができる。大規模デジタルビーム形成アーキテクチャは、複数のプロセッサモジュールをリンクするために追加のアナログハードウェアを必要とすることがある。

統合プロセッサモジュールが開発されてテストされると、実績のあるモジュールの複数のコピーを使用して特定のミッション用の統合プロセッサ全体を構築できるので、モジュール式手法はリスクの低い解決策を提供する。そのうえ、中心プロセッサモジュールは、さまざまなミッションタイプにまたがって汎用プロセッサの構成要素として使用し、空間スイッチの要件またはデジタルビーム形成の要件のいずれかを特徴とし、それによってリスクおよび臨時コストをさらに削減することができる。

好ましい一実施形態では、各デジタルプロセッサ段階は、各入力ポートに関連し、所定の帯域幅のアップリンク信号をデジタルサンプル形に変換するように構成されたA/D変換器と、出力ポートのそれぞれに関連し、所定の帯域幅の処理されたデジタル信号をアナログダウンリンク信号に変換するように構成されたD/A変換器と、デジタル処理手段であって、それぞれが複数のA/D変換器のうちの1つまたは複数に接続され、サンプリングされたアップリンク信号のうちの1つまたは複数のサンプリングされた帯域幅を複数のチャネルに分離するように構成された複数の周波数デマルチプレクサと、チャネルのそれぞれに関連し、処理されたチャネルを複数の出力ポートのいずれかにルーティングするように構成されたチャネルレベル処理手段と、それぞれがチャネルレベル処理手段に、および複数のD/A変換器の1つまたは複数に接続され、複数のルーティングされたチャネルを結合するように構成された、複数の周波数マルチプレクサとを備えるデジタル処理手段とをさらに備える。

一実施形態では、チャネルレベル処理段階は、所与の入力チャネルを、出力ポートに関連する周波数マルチプレクサのうちの1つまたは複数に柔軟にルーティングできる空間スイッチシステムを備える。代替実施形態では、チャネルレベル処理段階は、ビーム形成ネットワークシステムを備える。チャネルレベル処理段階は、好ましくは、アップリンク周波数スロットとダウンリンク周波数スロットの間の柔軟なルーティングを提供する。

各統合プロセッサモジュールの前処理段階は、デジタルプロセッサ段階の複数の入力ポートに関連し、アップリンクから所定の周波数帯域を分離し、この分離された帯域を中間周波数にダウンコンバートし、このダウンコンバートされた信号を複数の入力ポートのうちの1つまたは複数に印加するように構成される。前処理段階は、入力ポートのそれぞれに関連する前処理チェーン、または複数のプリプロセッサチェーンを備えることができ、その出力は、所定の入力信号を入力ポートのうちの1つまたは複数に提供するように周波数多重化することができる。

さらに、各統合プロセッサモジュールの後処理段階は、デジタルプロセッサ段階の複数の出力ポートに関連し、ダウンリンク信号をフィルタリングして、適切な周波数にアップコンバートするように構成される。後処理段階は、出力ポートのそれぞれに関連する後処理チェーンまたは異なるアップコンバージョンおよびフィルタリングによって特徴付けられた複数の後処理チェーンを備えることができる。

有利には、統合プロセッサモジュールは、メッシュリンクシステムアーキテクチャ、フォワードリンクシステムアーキテクチャ、またはリターンリンクシステムアーキテクチャ、またはこれらのアーキテクチャの組合せのうちの1つにおいて実施することができる。

空間スイッチシステムを備える一実施形態では、統合プロセッサモジュールは、アップリンクとダウンリンクの両方にあるSFPBアンテナと共に動作するように構成される。この例では、アンテナに対するモジュールのインタフェースは、ビームポートの形をとる。ビーム形成システムを備える他の実施形態では、ユーザリンクアンテナは、複数のアンテナ素子を備えるフェーズドアレー、または反射鏡の焦点面からずらされた複数の給電部を備えるアレー給電反射鏡(AFR)である。

統合プロセッサモジュールがフォワードリンクシステムアーキテクチャにおいて実施されるビーム形成ネットワークシステムを備えるさらに別の実施形態では、所与の入力チャネルは、好ましくは、信号をデジタルプロセッサ段階の複数の出力ポートに提供するように分けられ、チャネルのダウンリンクビーム特性を制御するために、そのチャネルのサンプルに複素係数を乗じる。同様に、統合プロセッサモジュールがリターンリンクシステムアーキテクチャにおいて実施される場合、所与の入力チャネルは、デジタルプロセッサ段階の複数の入力ポートからの信号の加算から形成され、チャネルのアップリンクビーム特性を制御するためにそのチャネルのサンプルに複素係数を乗じる。

アップリンクまたはダウンリンクは、好ましくは、複数のチャネルの周波数多重化をサポートする地上局に関連する。ビーム形成ネットワークシステムを備えるモジュールでは、各アップリンクチャネルまたはダウンリンクチャネルは、別個のデジタルビーム形成ネットワークに関連することができ、サンプリングされたチャネルは、それぞれのダウンリンクアンテナまたはアップリンクアンテナ上の素子/給電部の数に従って分割される。別の実施形態では、アップリンクまたはダウンリンクの帯域幅はいくつかの帯域セグメントに分割され、各セグメントはデジタルプロセッサ段階の単一の入力ポートに適用され、または単一の出力ポートから出力される。

一実施形態では、各アップリンクビームまたはアンテナ素子/給電部に対応する信号はデジタルプロセッサ段階の単一の入力ポートに印加され、かつ/または各ダウンリンクビームまたはアンテナ素子/給電部に対応する信号はデジタルプロセッサ段階の単一の出力ポートから出力される。あるいは、複数のアップリンクビームまたはアンテナ素子/給電部に対応する信号は単一の入力ポートに印加され、かつ/または複数のダウンリンクビームまたはアンテナ素子/給電部に対応する信号は単一の出力ポートから出力される。この例では、前処理段階は、複数のアップリンクビームまたはアンテナ素子/給電部からの信号をデジタルプロセッサ段階の入力ポートに印加する前に、この信号を異なる中心周波数に選択的にダウンコンバートし、このダウンコンバートされたビームまたは素子/給電部信号を加算するように構成することができる。これらの実施形態のいずれにおいても、後処理段階は、デジタルプロセッサ段階の出力ポートから複数のダウンリンクビームまたはアンテナ素子/給電部への信号を選択的にアップコンバートするように構成することができる。

他の実施形態では、複数の統合プロセッサモジュールを使用することができる。複数のアップリンクビームまたはアンテナ素子または給電部のサブセットに相当する信号は各モジュールのデジタルプロセッサ段階の入力ポートに印加することができ、かつ/または複数のダウンリンクビームまたはアンテナ素子または給電素子のサブセットに対応する信号は、各モジュールのデジタルプロセッサ段階の出力ポートから出力することができる。あるいは、複数のアップリンクビームまたはアンテナ素子または給電部全体に対応する信号は各モジュールのデジタルプロセッサ段階の入力ポートに印加され、かつ/または複数のダウンリンクビームまたはアンテナ素子または給電部全体に対応する信号は各モジュールのデジタルプロセッサ段階の出力ポートから出力され、各モジュールは、ビームまたはアンテナ素子または給電部の帯域幅全体の異なるセグメントを処理するように構成される。

本発明の実施形態について、添付の図面を参照して単なる例示として説明する。

本発明による汎用的な総合プロセッサモジュールの簡略化された概略図である。アップリンクとダウンリンク両方用のSFPBアンテナを利用するメッシュシステムアーキテクチャに適用される中心空間/メモリスイッチ処理機能を組み込んだ、図1の統合プロセッサモジュールのより詳細な概略図である。図2の統合プロセッサモジュールの構成要素として使用できる、デジタルプロセッサ段階の一例のより詳細な図である。フェーズドアレーアンテナを利用するフォワードシステムアーキテクチャに適用されたデジタルビーム形成中心処理機能を組み込んだ、図1の統合プロセッサモジュールのデジタルプロセッサ段階の簡略化された図である。本発明の一実施形態により、フォワードリンク機能とリターンリンク機能の両方を提供する、デジタルビーム形成複数の統合プロセッサモジュールアーキテクチャの概略図である。

空間/メモリスイッチ機能またはデジタルビーム形成プロセッサ機能のいずれかを組み込む種々のシステムアーキテクチャにおいて実施される本発明の種々の実施形態を説明する前に、まず、汎用プロセッサモジュールの基本構造を説明する。

図1を参照すると、汎用的な総合プロセッサモジュール10は、A/D変換前に入力信号を調整するためのアナログ前処理段階12と、複数の入力ポート14_1-Nを備えるデジタルプロセッサ段階11とを備え、各入力ポートは、対象となる入力帯域をデジタルサンプル形に変換するA/D変換器16と、入力帯域全体をいくつかのチャネルに分離するデジタルデマルチプレクサ18とを有する。デジタルプロセッサ段階11は複数の出力ポート22_1-Mを有し、各出力ポートは、狭帯域チャネルを結合するデジタルマルチプレクサ24と、アナログポート出力信号を形成するために結合された信号を変換するD/A変換器26とを備える。アナログ後処理段階28は、出力信号を所望の周波数にアップコンバートし望ましくないイメージをフィルタリングするために、デジタルプロセッサ段階11の出力ポートに関連する。図1には単一の統合プロセッサモジュールのみが示されているが、通信衛星ペイロード処理システムは、指定のミッションアップリンクおよびダウンリンクのアンテナおよび帯域幅の特性に応じて1つまたは複数の同一のこのようなモジュールを備えることができることを理解されたい。

図1を参照すると、デジタルプロセッサ段階11の入力デマルチプレクサ18と出力マルチプレクサ24の間で、中心チャネルレベル処理段階20(典型的には、空間/メモリスイッチまたはデジタルビーム形成システム)が、入力ポートと出力ポートの間のチャネルを柔軟にルーティングし、入力ポート周波数と出力ポート周波数の間でチャネルを柔軟にマッピングし、デジタルビーム形成の場合にはビーム特性を制御するためにチャネル信号の柔軟な複素重み付けを提供するための機構を提供する。統合プロセッサモジュールという用語は、モジュールの種々の構成部品の物理的統合を差してもよいし、別個の構成部品としての実装を指してもよいことを理解されたい。

空間/メモリスイッチアーキテクチャ
図2は、デジタルプロセッサ段階11の中心チャネルレベルプロセッサ機能20として空間スイッチアーキテクチャ30およびメモリスイッチアーキテクチャ32を実施する統合プロセッサモジュール10を組み込んだSFPBアンテナを利用するメッシュシステムアーキテクチャを示す。アップリンク34は複数のスポットビームN_u36を必要とし、そのそれぞれは、アップリンク帯域全体34の利用可能な周波数スロットにあるいくつかの周波数分割多重化(FDM)チャネルを含む。ビームが、相互干渉を制限するのに十分なほど離れている場合は、同じ周波数スロットを共有する複数の地上局間での周波数再利用があり得る。ダウンリンク38はN_dスポットビーム40を必要とし、各ビーム40は、利用可能な周波数スロットにあるいくつかのFDMチャネルを含む。極端な例では、任意のアップリンクチャネルを任意のダウンリンクビーム上の任意の周波数スロットに柔軟にルーティングする能力が必要とされることがある。

図2を参照して説明したように、統合プロセッサモジュール10のデジタルプロセッサ段階11は、複数のN個の入力ポート14_1-Nと、複数のM個の出力ポート22_1-Mとを備え、ここでNはMと同じであってもよいし、異なってもよい。アップリンクビーム36およびダウンリンクビーム40のそれぞれは典型的には、デジタルプロセッサ段階11のそれぞれ単一の入力ポート14_1-Nおよび出力ポート22_1-Mと関連する。各アップリンクビーム36は、まずアナログ前処理段階12のアナログ前処理機能を実行され、そこで対象となる周波数帯域が、その後のA/Dサンプリングにおけるエイリアシング(すなわち、サンプリング処理の結果、任意の帯域外信号が帯域内エイリアシングされる)を避けるために分離され、その後のサンプリングに適した中間周波数(IF)にダウンコンバートされる。プリプロセッサ段階12は、デジタルプロセッサ段階11と物理的に統合されてもよいし、デジタルプロセッサ段階11の外部にある別個の構成部品であってよい。

前処理されたアップリンクビーム信号36は、全体的なビーム信号を一連のデジタルワードとして表すために、入力ポート14_1-Nに印加され、A/D変換器16においてサンプリングされる。A/D変換器16は、対象となる周波数帯域全体を表すために十分に速いサンプリングレート(毎秒f_inサンプルの最大レート)で動作しなければならず、これにより、変換に関連する量子化雑音を制限するために十分なワード長を有する、サンプリング可能な最大帯域幅(実際のサンプリングを想定すると、ナイキストの理論によりf_in/2)が決定される。

次に、サンプリングされたビーム信号は、デジタル逆多重化アーキテクチャを適用することによって、デマルチプレクサ18でK個の個々のチャネルにデジタル逆多重化される。これは典型的には、効率的なFFTベースアルゴリズムと、個々のチャネルに適切なサンプルレートでのデシメーションを必要とする。各チャネルは単一または複数の搬送波を含むことができ、または所与の広帯域搬送波の場合は、整数個のチャネルが占有可能である。後者の場合、デマルチプレクサフィルタ18の設計は、隣接特性(contiguous property)によって、より広い帯域搬送波が周波数多重化機能において復元されるものであることを理解されたい。実際には、個々のチャネルのサンプルは、所与のフレームがチャネル毎に1つのサンプルを含むフレームに時分割多重化(TDM)される。

中心スイッチ機能30は、サンプリングされた入力チャネル上で動作し、任意の入力ポート14_1-Nからの信号が任意の出力ポート22_1-Mにルーティングできるようにする。所与の入力チャネルは複数の出力ポートにルーティングすることができ(マルチキャストまたはブロードキャスト能力)、任意の入力チャネルは、選択された出力ポート22_1-M上の任意の周波数スロットにルーティングすることができる。周波数マッピングにおける柔軟性は、中心チャネルレベル処理機能20に関連するメモリスイッチアーキテクチャ32の読み書き機能を制御することによって達成される。上述のように、デマルチプレクサ(18)からの出力は、所与のフレームがチャネル毎に単一のサンプルを含み、そのフレーム内のサンプルの順序がチャネル周波数に関連するTDMフレームの形をとる。周波数マッピングは、マルチプレクサに入力する前に入力フレームをメモリに書き込み、サンプルの順序を変えて出力フレームをメモリから読み出すことにより、これらのTDMフレーム内のサンプルの順序を変更することによって制御することができる。

各出力ポート22_1-Mは、それにルーティングされた複数のチャネルを結合する周波数マルチプレクサ24を有する。上述のチャネルは、この時点では、必要な周波数マッピングに基づくサンプル位置を有するTDMフレームの形をとる。各出力ポート22_1-Mは、毎秒f_outサンプルのレートで動作するD/A変換器26を有し、これにより、出力信号の最大帯域幅が決定される(ナイキストの理論により、実際のサンプリングを想定するとf_out/2)。f_outは典型的にはf_inと同じとすることができるが、これは必ずしも当てはまらないことを理解されたい。変換されたビーム出力ポート信号は、デジタルプロセッサ段階11の出力ポート22_1-Mに関連する後処理段階28において必要な周波数にアップコンバートされ、アンチイメージフィルタリングは、D/A変換器の望ましくないイメージを拒否するように適用される。ポストプロセッサ段階28は、デジタルプロセッサ段階11と物理的に統合されてもよいし、外部で実施されてもよい。

図3は、空間スイッチアーキテクチャを有する大規模プロセッサの構成要素を使用できる本発明の一実施形態による統合プロセッサモジュールの汎用デジタルプロセッサ段階の一例を示す。デジタルプロセッサ段階11は、それぞれ関連するA/D変換器16_1-Nを有するN個の入力ポート14_1-Nと、それぞれ関連するD/A変換器26_1-Mを有するM個の出力ポート22_1-Mを備える。N個の入力ポートおよびM個の出力ポートのうち、いくつかは典型的にはアクティブであるが、他はシステムに冗長性を与える。デジタル信号処理は、機能42、44、46という3つの種類に大きく分けることができ、各種類にはいくつかの同一の機能ブロックがあり、それらの間には完全な接続性がある。第1の種類42は、サンプリングされた入力の周波数逆多重化を提供する。第3の種類46も同様に、サンプリングされた出力を形成する周波数多重化を提供する。中心となる第2の種類44は、入力ポート14_1-Nと出力ポート22_1-Mの間での柔軟なルーティングを提供する。この例(図2)では、所与のスイッチ機能30は、各逆多重化ブロック18からの入力を受け取り、各多重化ブロック24への出力を提供する。

空間スイッチアーキテクチャへのモジュール式手法の適用例
空間スイッチアーキテクチャを検討する際、全体的なプロセッサ要件を特徴付ける主なパラメータは、アップリンクビームおよびダウンリンクビームの数、ビーム上での占有周波数帯域幅、および必要に応じて柔軟性要件に対応するためのチャネル帯域幅である。同様に、所与の統合プロセッサモジュールを特徴付ける主なパラメータは、そのデジタルプロセッサ段階の入力ポートおよび出力ポートの数、およびこれらのポートのデジタル処理された帯域幅である。本発明のモジュール式手法の柔軟性を示すために、異なるミッション要件によって特徴付けられるいくつかの状況をここで説明する。

アップリンク36およびダウンリンクビーム40の数がモジュール10のデジタルプロセッサ段階の入力ポート14_1-Nおよび出力ポート22_1-Mの数それぞれより少ない場合、およびアップリンクビーム36およびダウンリンクビーム40の帯域幅がそれぞれ入力ポート14_1-Nおよび出力ポート22_1-Mの帯域幅より小さい場合、単一のモジュール10はビームのモジュールポートへの直接的なマッピングに十分である。実際には、このような単純すぎる状況は、小さなまたはピギーバックミッションに相当する可能性が高い。

アップリンクビーム36および/またはダウンリンクビーム40の数がモジュール10のデジタルプロセッサ段階11の入力ポート14_1-Nおよび/または出力ポート22_1-Mの数を超えるが、ビームの帯域幅がデジタルプロセッサ段階のそれぞれのポートの帯域幅より著しく小さい場合、単一のモジュールは、デジタルプロセッサ段階11の各ポートを複数のビームと関連付けることによって再度使用することができる。このような場合、入力ポート14_1-Nに関連するプリプロセッサ段階12は、1群のビーム信号34が異なる中心周波数(重複を回避するように選択される)にダウンコンバートされ、入力ポートのA/D変換器16によるサンプリングの前に加算されるような構造である。同様に、モジュール10のデジタルプロセッサ段階11の各出力ポート22_1-Mは、複数のビーム38に対応する信号を含むが、重複を回避するように周波数において選択的に再度ずらされる。出力ポートにおけるD/A変換に続いて、出力信号は、必要な中心周波数にビーム信号を設定するように後処理段階28において異なるアップコンバージョンを実行され、望ましくないビーム信号およびD/A変換器のイメージを拒否するように帯域フィルタリングされる。

たとえば、それぞれ200MHzの帯域幅に対応するように構成された、10個の入力ポート14_1-10と10個の出力ポート22_1-10とを有するデジタルプロセッサ段階11を備える統合プロセッサモジュール10を検討する。衛星通信のミッションは、それぞれ100MHzの帯域幅を有する、20個のアップリンクビーム36および20個のダウンリンクビーム40によって特徴付けられる。プリプロセッサ段階12では、10対のアップリンクビーム信号36が結合され、それらの中心周波数は、各対のビーム信号がデジタルプロセッサ段階の入力ポート14_1-10の帯域幅200MHz全体を占有するように100MHz変位される。逆の事柄が、出力ポート22_1-10のダウンリンクビーム40へのマッピングに適用される。副帯域スタッキング(sub-band stacking)のこの概念は、2007年5月10日に出願された特許文献1の主題である。

アップリンクビーム36またはダウンリンクビーム40の数とそれぞれのビームの帯域幅の積が入力14_1-Nおよび出力ポート22_1-Mの数NおよびMそれぞれと統合プロセッサモジュールのデジタルプロセッサ段階11のそれぞれのポートの帯域幅の積を超える場合、明らかに単一のモジュールはミッションの要件をサポートするのに不十分である。この状況で種々の構成を実施することができる。最も複雑でない構成では、複数のモジュールが提供される。アップリンクビーム36およびダウンリンクビーム40はサブセットに分割され、各サブセットは複数の統合プロセッサモジュール10の1つによってサポートされる。やはり、ビームのサブセット内部からの複数のアップリンクビーム信号は、適切なモジュールのデジタルプロセッサ段階11の各入力ポート14_{1_N}上に多重化することができる。

たとえば、それぞれが200MHzの帯域幅を有する、20個のアップリンクビーム36_1-20と20個のダウンリンクビーム40_1-20とを備える特定のミッションでは、2つの統合プロセッサモジュール10_Aおよび10_Bが提供される。各モジュール10_Aおよび10_Bのデジタルプロセッサ段階11は、10個の入力ポート14_1-10と出力ポート22_1-10とを備え、10個のアップリンクビーム36_1-10、36_11-20およびダウンリンクビーム40_1-10、40_11-20のサブセットをサポートするように構成され、全ビームの帯域幅は各入力ポート14_1-10においてサンプリングされる。ただし、ビーム36_1-10または36_11-20の所与のアップリンクサブセット内のチャネルは、対応するダウンリンクサブセット40_1-10または40_11-20それぞれ内のビームにのみルーティングできるので、このような構成はすべてのアップリンクビームとダウンリンクビームの間の完全な柔軟性を実現することはできない。いくつかの例では、これは特定のミッション内のトラフィック要件を満たすには不十分なことがある。

複数の統合プロセッサモジュールが必要なときに完全なビーム間ルーティングの柔軟性を実現することができる代替手法では、各モジュール10は、モジュールのデジタルプロセッサ段階11の入力ポート14_1-Nにおいてビームの帯域幅全体の複数のセグメントをスタックすることによって、最大数(full number)のアップリンクビーム36およびダウンリンクビーム40をサポートするように構成される。必要なモジュール10の数は、その場合、ビームの帯域幅全体の帯域セグメントの数に等しい。それぞれ200MHzの帯域幅を有する、20個のアップリンクビーム36_1-20と20個のダウンリンクビーム40_1-20とを備える前例を再び検討する。それぞれ20個のアップリンクビーム36_1-20およびダウンリンクビーム40_1-20をサポートする2つのプロセッサモジュール10_Aおよび10_Bを使用することができ、2つのアップリンクビームおよびダウンリンクビームが各モジュールのデジタルプロセッサ段階11の入力ポートおよび出力ポートそれぞれ毎にスタックされ、所与のビームからの/への100MHzの帯域セグメントが各入力ポートおよび出力ポートにおいてサンプリングされる。この手法の欠点は、アップリンクビームとダウンリンクビームの間の周波数マッピングの柔軟性が帯域セグメントレベルで制限されることであるが、実際には、これが重大な制約を引き起こす可能性は低い。

統合プロセッサモジュール10のデジタルプロセッサ段階11の入力ビームポート14_1-Nおよび出力22_1-Mビームポートの数がビームの数を超え、ビームの帯域幅がデジタルプロセッサ段階のポートの帯域幅を上回る場合、それぞれ帯域セグメントにより分割される複数のモジュールを使用することができる。たとえば、アップリンク36およびダウンリンク40それぞれで10個のビームを必要とするミッション要件は、それぞれが最大数のビームポートに対して200MHzを処理する400MHzのビーム帯域幅の場合、2つのモジュールが必要とされる。

ダウンリンクビームの数とダウンリンクビームの帯域幅の積が統合プロセッサモジュール10のデジタルプロセッサ段階11の出力ポートの数Mとポートの帯域幅の積を超えるが、アップリンクビームの数とアップリンクビームの帯域幅の積が入力ポートの数Nとポートの帯域幅の積を超えない場合、やはり複数のモジュールが必要とされる。この場合、アップリンクビーム信号のそれぞれは、モジュールのそれぞれに対するデジタルプロセッサ段階11のそれぞれの入力ポートに入力される複数の同一の経路に分けられる。モジュールのそれぞれは出力容量の一部をサポートし、ダウンリンクビームのサブセットは所与のモジュールに関連する。このような手法は、完全な柔軟性を実現し、任意のアップリンクチャネルは任意のダウンリンクビーム上で任意の周波数スロットにルーティングすることができる。アップリンク容量は複数のモジュールを要求するがダウンリンクは単一モジュールのデジタルプロセッサ段階11の出力ポート容量に適合する場合、類似の状況が存在する。この場合、複数のモジュールのデジタルプロセッサ段階のそれぞれのポート出力は加算される。

デジタルビーム形成アーキテクチャ
図4は、フォワードリンクシステムアーキテクチャに適用されたデジタルビーム形成処理機能を組み込んだ、本発明による統合プロセッサモジュール10の簡略化されたデジタルプロセッサ段階11を示す。単一ゲートウェイビームのアップリンク50はK個の狭帯域チャネルの周波数多重化を備えるが、ダウンリンク52は、N_e個のアンテナ素子56_1...Neを有するフェーズドアレーアンテナ54によって提供される複数スポットビームカバレッジを備える。特定のミッションの特定の要件によれば、任意のダウンリンクビーム位置内の任意の周波数スロットに所与のアップリンクチャネルをルーティングする柔軟性が必要である。

まず、単一のA/D変換器16はゲートウェイアップリンク50に関連し、単一のD/A変換器26はユーザダウンリンクアンテナ54のフェーズドアレー素子56_1...Neのそれぞれに関連すると想定される。

アナログ前処理段階12では、K個の狭帯域チャネル50_1..._kを備えるアップリンクアンテナ信号50は、対象となる帯域を抽出するようにフィルタリングされ、中心周波数をゼロ近くに設定するようにダウンコンバートされる。アップリンク信号50は、対象となる全アップリンク帯域をサンプリングするのに十分なレート(すなわち、実際のサンプリングの使用を想定して、少なくとも2倍の帯域幅)にA/D変換器16においてサンプリングされる。サンプリングされたアップリンク信号50は、K個の個々のチャネル50_1..._kを分離するようにデマルチプレクサ18においてデジタル逆多重化され、サンプリングされたチャネル出力はチャネル帯域幅に従ってデシメーションされる。デマルチプレクサ18の出力は典型的にはTDMフレームの形をとり、各フレームは、K個のチャネル50_1..._kのそれぞれに対して1つの複合サンプルを含み、フレーム内のサンプルの順序はチャネル周波数に関連する。上述の空間スイッチアーキテクチャの実施形態に関して、逆多重化された出力は、アップリンク50とダウンリンク52の間の周波数マッピングにおける柔軟性を実現するように構成されたメモリスイッチ58に送られる。各TDMフレーム内のサンプルは、メモリ58に読み込まれ、次に、必要なマッピングを反映するための順番に読み出される。

各チャネル50_1...Kは別個の機能的デジタルビーム形成ネットワーク(DBFN)60_1...Kを有し、サンプリングされたチャネル信号は、フェーズドアレー54の素子56の数に対応するN_e個の方向に分けられる。各出力経路上のサンプルに、振幅および位相の制御に相当する所定の複素重みを乗じる。複素重み付け機能の選定は、そのチャネルに関連するビームの特性を決定する。たとえば、1組の重み付け機能が、アレーの開口上で均一な位相勾配を生じるように選択される場合、スポットビームは個々の素子が一貫して加算される方向に形成される。この結果、チャネルは必要なビーム位置にルーティングされる。他の組の重み付け機能は、ビームのサイズおよび形状を制御するために使用することができる。

単一のフェーズドアレー54は、すべてのダウンリンクビーム52を形成し、したがってチャネル信号は、アレー素子56_1...Neのそれぞれに対して結合されなければならない。一般に、ダウンリンク52上での空間周波数の再利用があり、したがって、所与の周波数スロットに対応する複数のデジタルビーム形成ネットワーク60があり、対応するチャネル信号がアレー素子56_1...Neのそれぞれに対して加算される。出力ポート22_1...Neでは、周波数多重化機能24は素子56_1...Neのそれぞれに対して周波数スロット信号を結合し、D/A変換器26は、サンプリングされた素子信号のそれぞれをアナログ形に変換する。出力ポート22_1...Neに関連する後処理段階28では、各素子信号は必要な周波数にアップコンバートされ、D/A変換器イメージを拒否するためにチャネルフィルタリングされる。次に、各信号は、フェーズドアレー54の適切なアンテナ素子56_1...Neに印加される前に、増幅される。

上述の実施形態におけるデジタルデマルチプレクサ18およびマルチプレクサ24のフィルタ設計は、それによってチャネルより広い搬送波が復元される隣接特性をサポートし、逆多重化に続いて、同じビーム形成重み付け機能が異なる構成部分に適用されることを理解されたい。

逆のアーキテクチャを、ユーザアップリンクチャネルに対する複数受信デジタルビーム形成ネットワークを有するリターンリンクをサポートするために実施することができる。同様に、デジタルビーム形成は、メッシュアーキテクチャ内のアップリンクビームとダウンリンクビームの両方に適用することができる。

ユーザリンクアンテナがアレー給電反射鏡(AFR)の場合、同じ基本的アーキテクチャが同様に適用可能で、1群の給電部が反射鏡の焦点面から故意にずらされ、所与のビームが給電部のサブセットの重み付け加算によって形成されることも理解されよう。リターンリンクの場合、したがって、ユーザリンク側のプロセッサの入力ポート14_1-NはAFRの給電部に対応する。フォワードリンクの場合、AFRは、増幅器の両側でのアナログ入力および出力ネットワークの使用によって所与の給電信号の増幅がいくつかの増幅器にまたがって共有されるように、マルチポート増幅器(MPA)装置と結合することができる。ただし、要件は引き続き、デジタルプロセッサが給電信号を供給するということである。アーキテクチャのさらなる変形形態では、1組の増幅器(すなわち、入力ネットワーク機能)に対する所与の給電信号の分布は、デジタルビーム形成機能に組み込むことができ、したがって、アナログ入力ネットワークの必要性がなくなる。

フォワードリンクシステムアーキテクチャの場合、統合プロセッサモジュール10のデジタルプロセッサ段階11の入力ポートはゲートウェイアップリンクに対応し、利用可能な入力ポート14_1-Nの数はゲートウェイビームの数より多い可能性が高い。ただし、アップリンクの帯域幅がデジタルプロセッサ段階11のポートの帯域幅を超える場合、アップリンク帯域幅全体を、各入力ポートに関連するプリプロセッサ段階でいくつかの帯域セグメントに分割することが必要である。統合プロセッサモジュール10のデジタルプロセッサ段階11の出力ポート22_1-Mは、フェーズドアレー素子またはAFR給電部に対応する。同様に、リターンリンクシステムアーキテクチャでは、入力ポートは素子/給電部に対応し、出力ポートはゲートウェイダウンリンクに対応する。

デジタルビーム形成アーキテクチャへのモジュール式手法の適用例
やはり、モジュール形状に関する構成は、特定のミッション要件によって決まる。どのようにしてモジュール式手法を異なる状況に適用できるかを示すために、いくつかの異なるミッション状況をここで簡単に説明する。この場合、図3を参照して説明するモジュールアーキテクチャ内のスイッチを備える機能の中心の種類は、デジタルビーム形成重み付け機能によって置き換えられる。

たとえば、フェーズドアレー素子またはAFR給電部の数が統合プロセッサモジュール10のデジタルプロセッサ段階11のポートの数より少なく、アンテナ素子または給電部の帯域幅がポートの帯域幅より小さい場合、単一モジュールで十分である。ゲートウェイアップリンクが400MHzでユーザリンクフェーズドアレーがそれぞれ200MHzの帯域幅を有する10個のアンテナ素子を備えるフォワードリンクシステムアーキテクチャを検討する。図3を参照して説明したモジュール例を再度検討する。この例では、それぞれ200MHzのポート帯域幅を有する、10個のアクティブな入力ポート14_1-Nと10個のアクティブな出力ポート22_1-Mとを有する単一モジュールがデジタルプロセッサ段階11を備える。ゲートウェイアップリンク50は、プリプロセッサ段階12において200MHzの2つの帯域セグメントに分割される。各帯域セグメントは別個の入力ポート14₁、および14₂によって処理され、残りの8個の入力ポート14_3-10は使用されないか、または冗長性を与えるのいずれかである。10個の出力ポート22_1-10は、10個のフェーズドアレー素子のそれぞれに信号を供給する。ダウンリンクの帯域幅はアップリンクの半分なので、ダウンリンクの周波数再利用係数が2であることは絶対である。したがって、最大数の入力ポートおよび出力ポートは、あらゆるアーキテクチャに使用してもよいし使用しなくてもよいことが理解されよう。

実際には、アンテナ素子または給電部の数が統合プロセッサモジュール10のデジタルプロセッサ段階11の出力ポート22_1-Mの数を超える可能性が高い。アンテナ素子の帯域幅が統合プロセッサモジュール10のデジタルプロセッサ段階11の出力ポートの帯域幅より著しく小さい場合、複数の素子信号は、デジタルプロセッサ段階11の所与の出力ポート22_1-Mに対して周波数スタッキングすることができる。たとえば、それぞれ100MHzの素子帯域幅を有する20個のアンテナ素子を備えるフェーズドアレーを有するフォワードリンクシステムアーキテクチャを検討する。単一モジュールを使用することができ、そのデジタルプロセッサ段階11の各出力ポートは、200MHzの帯域幅を備え、周波数が100MHz変位された2つのアンテナ素子信号を供給するように構成される。後処理段階は、素子信号をダウンリンク52の同じ中心周波数に設定するために、異なるアップコンバージョンを含む。

多数の実際の例では、素子N_eの数と素子帯域幅の積は、統合プロセッサモジュール10のデジタルプロセッサ段階11の出力ポートN_outの数とポートの帯域幅の積を超える。したがって、単一のモジュールは、システム要件を満たすのに十分ではない。この場合、アンテナ素子は複数のモジュール間で分割することができ、ゲートウェイアップリンク信号50は各モジュールに入力される(フォワードリンクの例)。たとえば、それぞれ100MHzの素子帯域幅を有する40個のアンテナ素子56_1-40を備えるフェーズドアレー54を有するフォワードリンクシステムアーキテクチャを検討する。前例と同様に、所与の出力ポート22_1-10は2つの素子信号をサポートできるが、2つのプロセッサモジュール10_Aおよび10_Bは40個の素子56_1-40全部をサポートすることが要求される。同じゲートウェイアップリンク信号50が両モジュール10_Aおよび10_Bのプリプロセッサ段階12に入力され、その信号は200MHzの2つのセグメントにチャネル化される。これらの2つのチャネル信号は、各プロセッサモジュール10_Aおよび10_Bのデジタルプロセッサ段階11の入力ポート14₁、および14₂の2つに印加され、各モジュールは20個のアンテナ素子に対してチャネルレベルビーム形成重み付けを提供し、2つの別個のアンテナ素子の信号は各出力ポート22_1-10において周波数スタックされる。前処理12、A/D変換16、およびデジタル逆多重化18に関するフロントエンド処理は、各モジュール10に対して繰り返されるが、全体的な処理は出力側で支配され、したがって、このような繰り返しは最小限のオーバーヘッドを表すことが理解されよう。このようなアーキテクチャでは、上述の複数モジュール空間スイッチアーキテクチャに関連するチャネル-ビーム間のルーティングまたは周波数マッピングに関する柔軟性における制限がないことも理解されよう。

同様に、逆のアーキテクチャをリターンリンクに適用することができる。複数のモジュールが必要な状況では、アナログ加算機能は、モジュールのそれぞれに関連する素子のサブセットからのチャネル寄与分を結合するために必要である。たとえば、それぞれ100MHzの素子帯域幅を有する40個の素子56_1...40を備えるフェーズドアレー54を有するリターンリンクシステムアーキテクチャを検討する。2つのモジュール10_Aおよび10_Bが必要であり、それぞれは20個のアンテナ素子56_1...20および56_21...40を処理し、2つのアンテナ素子が、各モジュール10_Aおよび10_Bのデジタルプロセッサ段階11の10個の入力ポート14_1-10のそれぞれで周波数においてスタックされる。ゲートウェイダウンリンク信号52の帯域幅400MHzは、2つのモジュール10_Aおよび10_Bのそれぞれのデジタルプロセッサ段階11の2つの出力ポート22₁および22₂に分割される。各モジュール10_Aおよび10_Bのデジタルプロセッサ段階11の各出力ポート22₁および22₂は、そのモジュール10_Aおよび10_Bに割り当てられた20個のアップリンクアンテナ素子56_1...20、56_21...40に対応するゲートウェイダウンリンク52の200MHzセグメントに寄与分を与える。したがって、フェーズドアレー54の40個のアンテナ素子56_1...40全部のゲートウェイ帯域セグメント全体を生成するために、2つのモジュール10_Aおよび10_Bの対応する出力ポート信号を加算することが必要である。この加算に続いて、各それぞれのセグメントは、400MHzのゲートウェイダウンリンク52全体を形成するためにアナログ周波数多重化される。

上述のフォワードアーキテクチャおよびリターンリンクアーキテクチャにおいて入力ポートおよび出力ポートが非対称的に利用されるので、当然、単一のプロセッサモジュールはフォワードリンクとリターンリンクの両方の組合せをサポートすることができる。統合プロセッサモジュール10のデジタルプロセッサ段階11の出力ポート22_1-Mは主にユーザ素子ダウンリンク信号に使用され、いくつかのポートはゲートウェイダウンリンク信号に使用されるが、逆の状況が入力ポート14_1-Nに対して起こる。たとえば、フォワードリンクとリターンリンクの両方を有するミッション仕様を検討する。ゲートウェイリンクは、200MHzの帯域幅を有する単一のビームを利用し、ユーザリンクは、それぞれ50MHzの素子帯域幅を有する36個の素子56_1...36を持つフェーズドアレーを有する。プロセッサモジュール10のデジタルプロセッサ段階11の10個の入力ポート14₁の1つはゲートウェイアップリンクに使用されるが、他の9個の入力ポート14_2…10は素子アップリンク信号に使用され、4つのアンテナ素子信号がこれら9個の入力ポート14_2…10のそれぞれにおける周波数においてスタックされる。同様に、単一の出力ポート22₁はゲートウェイダウンリンクに使用され、他の9個の出力ポート14_2…10は素子ダウンリンク信号によって使用され、周波数においてスタックされた4つのアンテナ素子信号は、これら9個のポート14_2…10のそれぞれに割り当てられる。

さらなる変形形態では、統合プロセッサモジュール10は、アップリンクとダウンリンクの両方にデジタルビーム形成を有する、フェーズドアレーまたはAFRを使用するシステムアーキテクチャをサポートするために使用することができる。

ビーム形成アーキテクチャに対するこのモジュール式手法を図5を参照してさらに説明する。N_f個の個々の給電部を備えるAFRが使用される、結合されたフォワードシステムアーキテクチャ64およびリターンリンクシステムアーキテクチャ62が必要とされる。典型的には、20個の給電部が、所与のスポットビームを形成するために使用される。ユーザリンク給電の帯域幅は、少数の給電部が各モジュールのデジタルプロセッサ段階11の入力ポート14_1-Nのそれぞれに対して周波数スタックできるようなものである。リターンリンク62に対してN_p個の統合プロセッサモジュール10_1....10_p、およびフォワードリンク64に対してさらにN_p個の統合プロセッサモジュール10_1....10_pがあり、各統合プロセッサモジュール10は、前処理段階12と、中心デジタルプロセッサ段階(DSP)11と、後処理段階28とを備える。ゲートウェイ側の帯域幅は、リターンリンク62では処理された出力信号を結合するためにN_g個の外部のN_P方向コンバイナ66が提供され、フォワードリンク64では処理された入力信号を分割するためにN_g個のN方向スプリッタ68が提供されるようにN_g個のモジュールポートの使用を必要とする。

10 汎用的な総合プロセッサモジュール
11 デジタルプロセッサ段階
12 アナログ前処理段階、プリプロセッサ段階
14 入力ポート
16 A/D変換器
18 デジタルデマルチプレクサ
20 中心チャネルレベル処理段階、中心チャネルレベル処理機能
22 出力ポート
24 デジタルマルチプレクサ、周波数多重化機能
26 D/A変換器
28 アナログ後処理段階、ポストプロセッサ段階

Claims

各々が信号のためのそれぞれの独立の経路を限定する２つ以上の同一の独立汎用統合プロセッサモジュール(10)を備え、
前記統合プロセッサモジュール(10)の数が、前記統合プロセッサモジュール(10)の特性に関して指定されたミッションアップリンク(36、50)およびダウンリンク(40、52)のアンテナおよび帯域幅特性に従って選択され、
各統合プロセッサモジュールが、
アップリンク(36、50)に対応する信号を受信するように適合された複数の入力ポート(14_1-N)であって、各入力ポート(14_1-N)が所定の帯域幅を有する前記複数の入力ポート(14_1-N)と、
ダウンリンク(40、52)に対応する信号を出力するように適合された複数の出力ポート(22_1-M)であって、各出力ポート(22_1-M)が所定の帯域幅を有する前記複数の出力ポート(22_1-M)と、
前記複数の入力ポートと前記複数の出力ポートとの間のそれぞれの信号経路に配列されたデジタル処理手段(42、44、46)と、
各入力ポート(14_1-N)に関連し、所定の帯域幅(36、50)の前記アップリンク信号をデジタルサンプル形に変換するように構成されたA/D変換器(16)と、
各出力ポート(22_1-M)に関連し、所定の帯域幅の処理されたデジタル信号をアナログダウンリンク信号(40、52)に変換するように構成されたD/A変換器(26)と、
を備え、
前記デジタル処理手段(42、44、46)が、
それぞれが前記複数のA/D変換器(16)のうちの1つまたは複数に接続され、前記サンプリングされたアップリンク信号(36、50)のうちの1つまたは複数の前記サンプリングされた帯域幅を複数のチャネルに分離するように構成された、複数の周波数デマルチプレクサ(18)と、
前記各チャネルに関連し、処理されたチャネルを前記複数の出力ポート(22_1-M)のいずれかにルーティングするように構成されたチャネルレベル処理手段(20)と、
それぞれが前記チャネルレベル処理手段(20)に、および前記複数のD/A変換器(26)のうちの1つまたは複数に接続され、複数のルーティングされたチャネルを結合するように構成された、複数の周波数マルチプレクサ(24)とを備える、通信衛星ペイロード処理システム。
前記通信衛星ペイロード処理システム内の個々の統合プロセッサモジュール(10)の数が、前記アップリンク(36、50)およびダウンリンク(40、52)のアンテナポートと、入力ポート(N)および出力ポート(M)(14_1-N、22_1-M)の数と関連する各アップリンクおよびダウンリンクの帯域幅と、前記デジタルプロセッサ段階(11)の各入力ポートおよび出力ポートの帯域幅との関数である、請求項1に記載の通信衛星ペイロード処理システム。
各統合処理モジュールが、前処理段階(12)および後処理段階(28)のうちの少なくとも1つをさらに備える、請求項1または2に記載の通信衛星ペイロード処理システム。
前記デジタルプロセッサ段階(11)の前記チャネルレベル処理段階(20)が、所与の入力チャネルを、前記出力ポート(22_1-M)に関連する前記周波数マルチプレクサ(24)のうちの1つまたは複数に柔軟にルーティングできる空間スイッチシステム(30)を備える、請求項1に記載の通信衛星ペイロード処理システム。
前記デジタルプロセッサ段階(11)の前記チャネルレベル処理段階(20)が、ビーム形成ネットワークシステム(60)を備える、請求項1に記載の通信衛星ペイロード処理システム。
前記デジタルプロセッサ段階(11)の前記チャネルレベル処理段階(20)が、アップリンク周波数スロットとダウンリンク周波数スロットの間の柔軟なルーティングを提供するように構成されたメモリスイッチ(32)をさらに備える、請求項1から5のいずれか1項に記載の通信衛星ペイロード処理システム。
各統合プロセッサモジュール(10)が、前処理段階(12)を備え、
前記前処理段階が、前記デジタルプロセッサモジュール(11)の前記複数の入力ポート(14_1-N)に関連し、前記アップリンク(36、50)から所定の周波数帯域を分離し、前記分離された帯域を中間周波数にダウンコンバートし、前記ダウンコンバートされた信号を前記複数の入力ポート(14_1-N)のうちの1つまたは複数に適用するように構成された、請求項1から6のいずれか1項に記載の通信衛星ペイロード処理システム。
前記前処理段階(12)が、前記各入力ポート(14_1-N)に関連する前処理チェーンを備える、請求項7に記載の通信衛星ペイロード処理システム。
前記前処理段階(12)が、複数のプリプロセッサチェーンを備え、
その出力が、所定の入力信号を前記入力ポート(14_1-Ｎ)のうちの1つまたは複数に供給するように周波数多重化できる、請求項7に記載の通信衛星ペイロード処理システム。
各統合プロセッサモジュール(10)が、後処理段階(28)を備え、
前記後処理段階が、前記デジタルプロセッサモジュール(11)の前記複数の出力(22_1-M)に関連し、前記ダウンリンク信号(40、52)をフィルタリングし、適切な周波数にアップコンバートするように構成された、請求項1から9のいずれか1項に記載の通信衛星ペイロード処理システム。
前記統合プロセッサモジュール(10)の前記後処理段階(28)が、前記各出力ポート(22_1-M)に関連する後処理チェーンを備える、請求項10に記載の通信衛星ペイロード処理システム。
前記統合プロセッサモジュール(10)の前記後処理段階(28)が、異なるアップコンバージョンおよびフィルタリングによって特徴付けられる複数の後処理チェーンを備える、請求項10に記載の通信衛星ペイロード処理システム。
各統合プロセッサモジュールが、前処理段階(12)と後処理段階(28)の両方を備える、請求項1から12のいずれか1項に記載の通信衛星ペイロード処理システム。
前記統合プロセッサモジュール(10)が、メッシュリンクシステムアーキテクチャ、フォワードリンクシステムアーキテクチャ、リターンリンクシステムアーキテクチャ、またはこれらのアーキテクチャの組合せのうちの1つにおいて実装される、請求項1から13のいずれか1項に記載の通信衛星ペイロード処理システム。
前記統合プロセッサモジュール(10)が、アップリンク(34)およびダウンリンク(38)の両方にあるSFPBアンテナと共に動作するように構成され、
前記アンテナに対する前記統合プロセッサモジュールインタフェースが、ビームポートの形をとる、請求項4または14に記載の通信衛星ペイロード処理システム。
前記ユーザリンクアンテナ(54)が、複数のアンテナ素子(56_1-Ne)を備えるフェーズドアレーである、請求項5または14に記載の通信衛星ペイロード処理システム。
前記ユーザリンクアンテナ(54)が、反射鏡の焦点面からずらされた複数の給電部(58_1-Nf)を備えるアレー給電反射鏡(AFR)である、請求項5または14に記載の通信衛星ペイロード処理システム。
前記デジタルプロセッサ段階(11)が、フォワードリンクシステムアーキテクチャにおいて実装され、
所与の入力チャネルが、信号を複数の出力ポート(22_1-M)に供給するように分けられ、チャネルのダウンリンクビーム特性を制御するためにそのチャネルサンプルに複素係数を乗じる、請求項5または14に記載の通信衛星ペイロードデジタル処理システム。
前記統合プロセッサモジュール(10)が、リターンリンクシステムアーキテクチャにおいて実装され、
所与の入力チャネルが、複数の入力ポート(14_1-N)からの前記加算信号によって形成され、チャネルのアップリンクビーム特性を制御するためにそのチャネルサンプルに複素係数を乗じる、請求項5または14に記載の通信衛星ペイロードデジタル処理システム。
前記アップリンク(36、50)またはダウンリンク(40、52)が、複数のチャネルの周波数多重化をサポートする地上局に関連する、請求項4、5、14から17のいずれか1項に記載の通信衛星ペイロード処理システム。
各アップリンクチャネルまたはダウンリンクチャネル(50_1...k)が、別個のデジタルビーム形成ネットワーク(60_1...k)に関連し、サンプリングされたチャネルが、前記各ダウンリンクアンテナまたはアップリンクアンテナ(54)上の素子/給電部(56_1-Ne、58_1-Nf)の数に相当するN_eまたはN_f方向に分けられる、請求項5に従属する場合の請求項20に記載の通信衛星ペイロード処理システム。
前記アップリンク(36、50)またはダウンリンク(40、52)の前記帯域幅が、いくつかの帯域セグメントに分割され、
各セグメントが、前記デジタルプロセッサ段階(11)の単一の入力ポート(14_1-N)に適用され、または出力ポート(22_1-M)から出力される、請求項20に記載の通信衛星ペイロード処理システム。
各アップリンクビーム(36_1-Nu)またはアンテナ素子/給電部(56_1-Ne、58_1-Nf)に対応する信号が、前記デジタルプロセッサ段階(11)の単一の入力ポート(14_1-N)に印加され、および/または
各ダウンリンクビーム(40_1-Nd)またはアンテナ素子/給電部(56_1-Ne、58_1-Nf)に対応する信号が、前記デジタルプロセッサ段階(11)の単一の出力ポート(22_1-M)から出力される、請求項4、5、14から22のいずれか1項に記載の通信衛星ペイロード処理システム。
複数のアップリンクビーム(36_1-Nu)またはアンテナ素子/給電部(56_1-Ne、58_1-Nf)に対応する信号が、前記デジタルプロセッサ段階(11)の単一の入力ポート(14_1-N)に印加され、および/または
複数のダウンリンクビーム(40_1-Nd)またはアンテナ素子/給電部(56_1-Ne、58_1-Nf)に対応する信号が、前記デジタルプロセッサ段階(11)の単一の出力ポート(22_1-M)から出力される、請求項4、5、14から22のいずれか1項に記載の通信衛星ペイロード処理システム。
各統合プロセッサモジュール(10)が、前処理段階(12)と後処理段階(28)の両方を備え、
前記前処理段階(12)が、前記複数のアップリンクビーム(36_1-Nu)またはアンテナ素子/給電部(56_1-Ne、58_1-Nf)からの前記信号を前記デジタルプロセッサ段階(11)の入力ポート(14_1-N)に印加する前に、前記信号を異なる中心周波数に選択的にダウンコンバートし、前記ダウンコンバートされたビームまたは素子/給電信号を加算するように構成される、請求項24に記載の通信衛星ペイロード処理システム。
前記統合プロセッサモジュール(10)の前記後処理段階(28)が、前記デジタルプロセッサ段階(11)の出力ポート(22_1-M)からの前記信号を複数のダウンリンクビーム(40_1-Nd)またはアンテナ素子/給電部(56_1-Ne、58_1-Nf)に選択的にアップコンバートするように構成される、請求項25に記載の通信衛星ペイロード処理システム。
複数の統合プロセッサモジュール(10_A、10_B)を備え、
前記複数のアップリンクビーム(36_1-10、36_10-20)、アンテナ素子(56_1-10、56_10-20)、または給電部(58_1-10、58_10-20)のサブセットに対応する信号が、各モジュール(10_A、10_B)の前記デジタルプロセッサ段階(11)の前記入力ポート(14_1-10)に印加され、および/または
前記複数のダウンリンクビーム(40_1-10、40_10-20)、アンテナ素子(56_1-10、56_10-20)または給電部(58_1-10、58_10-20)のサブセットに対応する信号が、各モジュール(10_A、10_B)の前記デジタルプロセッサ段階(11)の前記出力ポート(22_1-10)から出力される、請求項4、5、14から26のいずれか1項に記載の通信衛星ペイロード処理システム。
複数の統合プロセッサモジュール(10_A、10_B)を備え、
前記複数のアップリンクビーム(36_1-20)、アンテナ素子(56_1-20)、または給電部(58_1-20)の全体に対応する信号が、各モジュール(10_A、10_B)の前記デジタルプロセッサ段階(11)の前記入力ポートに印加され、および/または
前記複数のダウンリンクビーム(40_1-20)、アンテナ素子(56_1-20)、または給電部(58_1-20)の全体に対応する信号が、各モジュール(10_A、10_B)の前記デジタルプロセッサ段階(11)の前記出力ポートから出力され、
各モジュール(10_A、10_B)が、前記ビーム、アンテナ素子、または給電部帯域幅の全体の異なるセグメントを処理するように構成される、請求項4、5、14から26のいずれか1項に記載の通信衛星ペイロード処理システム。
複数の統合プロセッサモジュール(10_A、10_B)を備え、
前記アップリンクビーム(36_1-20)、アンテナ素子(56_1-20)、または給電部(58_1-20)の所定の周波数帯域セグメントに対応する信号が、各モジュール(10_A、10_B)の前記デジタルプロセッサ段階(11)の前記入力ポート(14_1-10)に印加され、および/または
前記複数のダウンリンクビーム(40_1-20)、アンテナ素子(56_1-20)、または給電部(58_1-20)全体に対応する信号が、各モジュール(10_A、10_B)の前記デジタルプロセッサ段階(11)の前記出力ポートから出力され、
各モジュール(10_A、10_B)が、前記ビーム、アンテナ素子、または給電帯域幅全体の異なるセグメントを処理するように構成される、請求項4、5、14から26のいずれか1項に記載の通信衛星ペイロード処理システム。
複数のプロセッサモジュール(10_A、10_B)を備え、
前記各アップリンクビーム信号が、各モジュールの前記デジタルプロセッサ段階(11)の前記各入力ポート(14_1-10)に入力される複数の同一の経路に分けられ、
前記ダウンリンクビームのサブセットが、各モジュール(10_A、10_B)に関連する、請求項4、5、14から26のいずれか1項に記載の通信衛星ペイロード処理システム。
複数のプロセッサモジュール(10_A、10_B)を備え、
前記アップリンクビーム信号のサブセットが、各モジュールに関連し、
各モジュール(10_A、10_B)の前記デジタルプロセッサ段階(11)の前記それぞれの出力ポート(22_1-10)からの前記ダウンリンクビーム信号が、共に加算される、請求項4、5、14から26のいずれか1項に記載の通信衛星ペイロード処理システム。
前記統合プロセッサモジュール(10)の前記デジタルプロセッサ段階(11)の前記入力ポート(14_1-N)および/または出力ポート(22_1-M)のうちの1つまたは複数が、冗長である、請求項1から31のいずれか1項に記載の通信衛星ペイロードプロセッサ。