CN102067478B - 通信卫星有效载荷的模块化数字处理系统 - Google Patents

Abstract

提供了一种包括一个或多个相同的通用集成处理器模块10的通信卫星有效载荷处理系统。关于集成处理器模块10的特性，根据特定任务的上行链路36、50和下行链路40、52的天线和带宽特性来选择集成处理器模块10的数目。

Description

通信卫星有效载荷的模块化数字处理系统

背景技术

在卫星通信中，多点波束系统正逐渐变得普及，其提供在天线增益方面的优点，这减少了功耗并利于与小的地面终端的操作，并且多点波束系统具有支持空间频率复用的能力，因此，能够在带宽有限的系统内支持更高的吞吐量。与多点波束系统相关联的是需要在信道至波束路由中提供灵活性，以便满足波束之间的业务分布的改变，并在上行链路和下行链路之间的频率映射中提供灵活性，以便满足频率规划的约束。随着当前多数系统包括不只一百个波束，需要有效载荷的主要数据-路径内的复杂数字处理技术，以便提供所需的灵活性。在这种多点波束卫星系统中使用的数字处理器被称为“透明的”，这是因为，在有效载荷内对通信数据-路径信号进行数字采样和处理，但是不进行解调。

当前，使用透明数字处理的系统典型地与前向链路、反向(return)链路或网状链路系统架构相关联。在前向链路架构中，以来自单个或少量数目的波束内的单个或少量网关的上行链路到多点波束覆盖内的大量用户终端的下行链路的形式承载业务。利用这种系统，需要在将给定网关上行链路信道路由到任意下行链路波束中提供灵活性，并且需要在将给定上行链路信道映射到下行链路波束内的任意可用频隙中提供灵活性。

在反向链路架构中，以来自多点波束覆盖内的大量用户终端的上行链路到位于单个或少量波束内的单个或少量网关终端的下行链路的形式承载业务。这里，需要在任意用户上行链路波束中的任意频隙到网关下行链路波束内的任意可用间隙的路由信道中提供灵活性。网状架构的特征在于上行链路和下行链路两者上的大量点波束，并且需要在波束到波束的路由中以及在任意上行链路信道的上行链路和下行链路之间的频率映射中提供灵活性。

当前在多点波束系统内使用的数字处理器架构落入空间开关或数字波束赋形架构中。在空间开关架构中，来自单个或多个波束的上行链路信号由A/D转换器进行数字采样，并且被数字频率解复用以隔离各个信道。在各个信道上操作的开关系统提供了每个上行链路信道到所需下行链路波束内的所需频隙的灵活路由。路由到给定下行链路波束的信道被频率复用和D/A转换，以形成所需的模拟波束信号。这种方法可适用于前向、反向或网状架构，其中，与天线系统的接口采用波束端口的形式，例如使用每波束单馈(SFPB)天线。

在数字波束赋形架构中，可以在有效载荷架构中使用处理，有效载荷架构使用天线内的多个馈线或单元，以便分析给定的点波束，并尤其适用于相控阵列和阵馈反射器(Array Fed Reflector，AFR)类型的天线系统。针对每个信道使用波束赋形网络内的复杂加权功能，以控制该信道的波束属性。例如，可以根据地面终端业务分布来选择信道权重，以定义给定点波束的方向，或者可以使用波束大小和形状的控制来进一步提供灵活性。数字波束赋形可适用于前向、反向或网状系统架构中的任一种上的多点波束链路。

如A/D和D/A转换器所约束的，与中心数字处理器相关联的是模拟预处理和后处理功能，用于调节信号，以作为A/D转换器的输入并作为D/A转换器的输出。中心数字处理功能与模拟预处理和后处理功能的组合构成了整个集成处理器。

当前，在卫星系统内使用的处理系统是根据特定任务的需求而定制实现的。这典型地涉及根据任务需求限定大小的单个单元形式的高度复杂的实现，并且需要多个较低等级的模块设计、大量高密度连接器和复杂的背板。与这些系统相关联的设计和测试时间非常长，导致较高的总日程和成本。较高的局部质量和功耗需求使得有效载荷调节非常难，通常需要复杂的热管理。这种单个单元的方法对于在大小或规模上不同的其它任务的效用非常有限。

本发明的目的是提供一种模块化方法，针对多点波束类型的卫星通信系统的集成处理器的设计和实现，从而整个集成处理器包括多个相同的集成处理器模块。集成处理器模块包括多个物理集成的组件或多个分立的组件。

本发明的另一目的是提供一种通用数字处理器模块，可以用于支持在类型和规模上不同的大量任务的系统和业务需求。该通用数字模块提供了空间开关或数字波束赋形功能，作为公共模块设计内的选项。尽管中心数字处理概念是通用的，但是，预期预处理和后处理功能的详细参数是任务特定的，例如，是根据链路频率和带宽的。

发明内容

根据第一方面，本发明在于一种通信卫星有效载荷处理系统，包括一个或多个相同的通用集成处理器模块，其中关于集成处理器模块的特性，根据特定任务的上行链路和下行链路的天线和带宽特性来选择模块的数目。

在优选实施例中，每个集成处理器模块包括预处理级、数字处理器级以及后处理级，数字处理器级包括：多个输入端口，适用于接收与上行链路相对应的信号，每个输入端口具有预定带宽；以及多个输出端口，适用于输出与下行链路相对应的信号，每个输出端口具有预定带宽。其中，通信卫星有效载荷处理系统中各个集成处理器模块的数目是上行链路天线端口和下行链路天线端口以及对应上行链路和下行链路带宽相对于输入端口的数目(N)和输出端口的数目(M)以及数字处理器级的对应输入和输出端口带宽的函数。一个或多个输入端口和/或输出端口可以提供冗余。

因此，通过根据较高等级的系统需求和参数使用多个相同的集成处理器模块，来确定整个处理器的规模，尤其是系统带宽、空间开关架构中波束端口的数目或数字波束赋形架构内馈线/单元端口的数目。在极端情况下，可以针对小的或背负(piggy-back)任务使用单个集成处理器模块，而可以使用相对大量的模块(例如6个或更多个)来支持大规模的任务(例如，处理整个通信容量)。这种模块化方法可以用于空间开关或数字波束赋形处理器架构，并且在前向、反向或网状架构内实现。大规模数字波束赋形架构可能需要链接多个处理器模块的附加模拟硬件。

该模块化方法提供了低风险的解决方案，其中，一旦开发并测试了集成处理器模块，则可以使用多个已经证实的模块来构建针对特定任务的整个集成处理器。此外，可以将中心处理器模块用作以空间开关或数字波束赋形需求表征的多个任务类型的通用处理器构建块，从而进一步降低风险并且不会再次引起花费。

在优选实施例中，每个数字处理器级还包括：与每个输入端口相关联的A/D转换器，被配置为将预定带宽的上行链路信号转换为数字采样形式；与每个输出端口相关联的D/A转换器，被配置为将预定带宽的已处理数字信号转换为模拟下行链路信号；数字处理装置，包括多个频率解复用器，每个频率解复用器与多个A/D转换器中的一个或多个相连，被配置为将采样的上行链路信号中的一个或多个的采样带宽分离为多个信道；与每个信道相关联的信道等级处理装置，被配置为将已处理信道路由到多个输出端口中的任意一个；多个频率复用器，每个频率复用器与信道等级处理装置相连，并与多个D/A转换器相连，被配置为组合多个被路由的信道。

在一个实施例中，信道等级处理级包括空间开关系统，能够灵活地将给定输入信道路由到与输出端口相关联的一个或多个频率复用器。在可选实施例中，信道等级处理级包括波束赋形网络系统。信道等级处理级优选地还包括存储器开关，被配置为在上行链路和下行链路频隙之间提供灵活的路由。

每个集成处理器模块的预处理级与数字处理器级的多个输入端口相关联，并被配置为从上行链路中隔离出预定频段，将隔离的频段下变频到中频，并将下变频的信号施加于多个输入端口中的一个或多个输入端口。预处理级可以包括与每个输入端口相关联的预处理链或多个预处理器链，多个预处理器链的输出可以被频率复用，以将预定输入信号提供给一个或多个输入端口。

此外，每个集成处理器模块的后处理级与数字处理器级的多个输出端口相关联，并被配置为将下行链路信号滤波并上变频到适当频率。后处理级可以包括与每个输出端口相关联的后处理链或以不同上变频和滤波表征的多个后处理链。

有利地，集成处理器模块可以在下列架构之一中实现：网状链路系统架构、前向链路系统架构或反向链路系统架构、或这些架构的组合。

在包括空间开关系统的一个实施例中，集成处理器模块被配置为与上行链路和下行链路上的每波束单馈天线一起操作。在该实例中，与天线的模块接口具有波束端口的形式。在包括波束赋形系统的其它实施例中，用户链路天线是包括多个天线单元的相控阵列或包括相对于反射器的焦平面偏移的多个馈线的阵馈反射器(AFR)。

在包括波束赋形网络系统的另一实施例中，在前向链路系统架构中实现集成处理器模块的情况下，优选地将给定输入信道划分，以给数字处理器级的多个输出端口提供信号，其中信道采样与复系数相乘以便控制该信道的下行链路波束属性。类似地，在反向链路系统架构中实现集成处理器模块的情况下，给定输入信道由来自数字处理器级的多个输入端口的信号之和形成，其中信道采样与复系数相乘以便控制该信道的上行链路波束属性。

上行链路或下行链路优选地与支持多个信道的频率复用的地面终端相关联。在包括波束赋形网络系统的模块中，每个上行链路或下行链路信道可以与分离的数字波束赋形网络相关联，其中根据对应下行链路或上行链路天线上的单元/馈线的数目将采样信道划分。在另一实施例中，将上行链路或下行链路的带宽分割为多个带宽段，每个段应用于数字处理器级的单个输入端口，或者每个段从数字处理器级的单个输出端口输出。

在一个实施例中，将与每个上行链路波束或天线单元/馈线相对应的信号施加于数字处理器级的单个输入端口，和/或从数字处理器级的单个输出端口输出与每个下行链路波束或天线单元/馈线相对应的信号。可选地，将与多个上行链路波束或天线单元/馈线相对应的信号施加于单个输入端口，和/或从单个输出端口输出与多个下行链路波束或天线单元/馈线相对应的信号。在该实例中，在将信号施加于数字处理器级的输入端口之前，预处理级可被配置为选择性地将来自多个上行链路波束或天线单元/馈线的信号下变频到不同的中心频率，并对下变频的波束或单元/馈线信号进行求和。在这些实施例的任意一个中，后处理级可以被配置为选择性地将来自数字处理器级的输出端口的信号上变频到多个下行链路波束或天线单元/馈线。

在其它实施例中，可以使用多个集成处理器模块。可以将与多个上行链路波束或天线单元或馈线的子集相对应的信号施加于每个模块的数字处理器级的输入端口，和/或从每个模块的数字处理器级的输出端口输出与多个下行链路波束或天线单元或馈线的子集相对应的信号。可选地，将与全部多个上行链路波束或天线单元或馈线相对应的信号施加于每个模块的数字处理器级的输入端口，和/或从每个模块的数字处理器级的输出端口输出与全部多个下行链路波束或天线单元或馈线相对应的信号，其中，每个模块被配置为处理整个波束或天线单元或馈线带宽的不同段。

附图说明

现在仅作为示例，参考附图来描述本发明的实施例，在附图中：

图1是根据本发明的通用集成处理器模块的简化表示；

图2是包括应用于针对上行链路和下行链路均使用SFPB天线的网状系统架构的中心空间/存储器开关处理功能的图1的集成处理器模块的更详细的表示；

图3示出了可以用作图2的集成处理器模块的构建块的数字处理器级的示例的更详细的表示；

图4是包括应用于使用相控阵列天线的前向系统架构的数字波束赋形中心处理功能的图1的集成处理器模块的数字处理器级的简化表示；以及

图5是根据本发明实施例的、提供前向和反向链路功能的数字波束赋形多集成处理器模块架构的表示。

具体实施方式

在描述在包括空间/存储器开关或数字波束赋形处理器功能的各种系统架构内实现的本发明的各个实施例之前，首先来描述通用处理器模块的基本结构。

参考图1，通用集成处理器模块10包括：模拟预处理级12，用于在A/D转换之前调节输入信号；数字处理器级11，包括多个输入端口14_1-N，每个输入端口具有：A/D转换器16，将感兴趣的输入频段转换为数字采样形式，以及数字解复用器18，将整个输入频段分离为多个信道。数字处理器级11具有多个输出端口22_1-M，每个输出端口包括：数字复用器24，用于组合窄带信道；以及D/A转换器26，用于转换组合的信号以提供模拟端口输出信号。模拟后处理级28与数字处理器级11的输出端口相关联，用于将输出信号上变频到希望的频率并对不想要的图像进行滤波。尽管图1仅示出了单个集成处理器模块，但是应该认识到，通信卫星有效载荷处理系统可以基于特定任务的上行链路和下行链路的天线和带宽特性而包括一个或多个相同的这种模块。

参考图1，在数字处理器级11的输入解复用器18和输出复用器24之间，中心信道等级处理级20(典型地为空间/存储器开关或数字波束赋形系统)提供了灵活地对输入和输出端口之间的信道进行路由的机制，灵活地对输入和输出端口频率之间的信道进行映射的机制，以及在数字波束赋形的情况下，提供了信道信号的灵活复加权，以便控制波束属性。应该理解，术语“集成处理器模块”可以指代模块的各个组件的物理集成，或者指代作为分立组件的实现。

空间/存储器开关架构

图2示出了使用每波束单馈(SFPB)天线的网状系统架构，包括集成处理器模块10，实现空间开关架构30和存储器开关架构32，作为数字处理器级11的中心信道等级处理器功能20。上行链路34包括多个点波束N_u36，每个点波束包含位于整个上行链路频段34内的可用频隙处的多个频分复用(FDM)信道。假定波束间隔足够远而限制了互干扰，则在共享相同频隙的多个地面终端之间可以进行频率复用。下行链路38包括N_d个点波束40，每个波束40包含位于可用频隙的多个FDM信道。在极端情况下，可能需要将任意上行链路信道灵活地路由到任意下行链路波束上的任意频隙的能力。

如参考图2所述的，集成处理器模块10的数字处理器级11包括多个(N个)输入端口14_1-N以及多个(M个)输出端口22_1-M，其中N可以与M相同或不同。上行链路36和下行链路40波束中的每个典型地分别与数字处理器级11的单个输入端口14_1-N和输出端口22_1-M相关联。每个上行链路波束36首先经过模拟预处理级12中的模拟预处理功能，在模拟预处理级12中，隔离感兴趣的频段，以避免在后续的A/D采样中的混叠(即，作为采样处理的结果，任意带外信号将与带内混叠)，并下变频到适用于后续采样的中频(IF)。预处理器级12可以与数字处理器级11物理地集成，或者可以是数字处理器级11外部的分离组件。

预处理的上行链路波束信号36被施加于输入端口14_1-N，并在A/D转换器16中被采样，以便将整个波束信号表示为数位字的序列。A/D转换器16必须以足够快的采样速率进行操作，以便表示感兴趣的整个频段(最大速率为每秒f_in个采样)，这反过来确定可以采样的最大带宽(假定为实时采样，按照奈奎斯特的理论为f_in/2)，并且A/D转换器16必须具有足够的字长，以便限制与转换相关联的量化噪声。

然后在解复用器18中，通过运用适当的数字解复用架构，将采样的波束信号数字解复用为K个独立信道。这典型地包括基于高效FFT的算法和对于各个信道适当的采样速率的抽选。每个信道可以包含单个或多个载波，或者在给定宽带载波的情况下，可以占据整数数目的信道。在后一情况下，应该认识到，解复用器滤波器18的设计使得连续属性允许在频率复用功能中重构较宽频带的载波。实际上，各个信道采样被时分复用(TDM)为帧，其中，给定的帧包含针对每个信道的一个采样。

中心空间开关功能30操作在采样的输入信道上，允许将来自任意输入端口14_1-N的信号路由到任意输出端口22_1-M。可以将给定输入信道路由到多个输出端口(组播或广播能力)，并且可以将输入信道路由到选定输出端口22_1-M上的任意频隙。通过控制与中心信道等级处理功能20相关联的存储器开关架构32内的读-写功能，来实现频率映射的灵活性。如上所述，来自解复用器(18)的输出具有TDM帧的形式，其中，给定帧包含针对每个信道的单个采样，并且帧内采样的排序与信道频率相关联。可以通过在输入到复用器之前将输入帧写入存储器并以不同的采样排序从存储器读出输出帧，改变这些TDM帧内采样的排序，来控制频率映射。

每个输出端口22_1-M具有频率复用器24，用于组合路由到自身的信道，如上所述，现在这些信道具有TDM帧的形式，其中采样根据所需的频率映射定位。每个输出端口22_1-M具有D/A转换器26，用于以每秒f_out个采样的速率进行操作，这反过来确定了输出信号的最大带宽(假定为实时采样，按照奈奎斯特的理论为f_out/2)。典型地，f_out与f_in相等，但是应该认识到，这并不是必须的。转换的波束输出端口信号在与数字处理器级11的输出端口22_1-M相关联的后处理级28中被上变频到所需频率，并应用抗镜像滤波，以便去除不想要的D/A转换器图像。后处理器级28可以与数字处理器级11物理地集成，或者可以实现在数字处理器级11外部。

图3示出了根据本发明的一个实施例的集成处理器模块的通用数字处理器级的示例，可以用作具有空间开关架构的大规模处理器的构建块。数字处理器级11包括：N个输入端口14_1-N，每个输入端口具有相关联的A/D转换器16_1-N；以及M个输出端口22_1-M，每个输出端口具有相关联的D/A转换器26_1-M。在N个输入和M个输出端口中，多个端口典型地与其它相关联，以给系统提供冗余。数字信号处理可以当作三个功能组(rank)42、44、46之间的广义划分，每个组中有多个相同功能块，每个组之间存在完全的连通。第一组42提供采样输入的频率解复用。第三组46类似地提供频率复用，以形成采样输出。第二中心组44提供输入14_1-N和输出22_1-M端口之间的灵活路由；在该示例(图2)中，给定开关功能30从每个解复用块18接收输入，并给每个复用块24提供输出。

将模块化方法应用于空间开关架构的示例

考虑空间开关架构，表征整个处理器需求的关键参数是满足灵活性需求所需的上行链路和下行链路波束的数目、波束上所占用的带宽以及信道带宽。类似地，表征给定集成处理器模块的关键参数是其数字处理器级的输入和输出端口的数目以及这些端口的数字处理带宽。现在讨论以不同任务需求表征的多个情形，以示出本发明的模块化方法的灵活性。

如果上行链路36和下行链路40波束的数目分别少于模块10的数字处理器级的输入14_1-N和输出22_1-M端口的数目，并且如果上行链路36和下行链路40波束的带宽分别小于相应输入14_1-N和输出端口22_1-M的带宽，则单个模块10足以将波束直接映射到模块端口。实际上，这种简化情况很可能对应于小的或背负任务。

如果上行链路36和下行链路40波束的数目超过模块10的数字处理器级11的输入14_1-N和/或输出端口22_1-M的数目，但是波束带宽远小于各个数字处理器级端口的带宽，则可以通过将数字处理器级11的每个端口与多个波束相关联，来再次使用单个模块。在这种情况下，构造与输入端口14_1-N相关联的预处理器级12，使得在输入端口A/D转换器16的采样之前，将一组波束信号34下变频到不同的中心频率(选择以便避免重叠)并对其求和。类似地，模块10的数字处理器级11的每个输出端口22_1-M包含与多个波束38相对应的信号，但是在频率上选择性地偏移，以便避免重叠。在输出端口处的D/A转换之后，输出信号经过后处理级28中的不同上变频，以便将波束信号放置在所需的中心频率处，并且对其进行频段滤波，以去除不想要的波束信号和D/A转换器图像。

例如，考虑包括数字处理器级11的集成处理器模块10，其中数字处理器级11具有十个输入端口14_1-10和十个输出端口22_1-10，每个被配置用于容纳200MHz的带宽。卫星通信任务以二十个上行链路36和二十个下行链路40波束表征，其中每个波束具有100MHz的带宽。在预处理器级12中，组合十对上行链路波束信号36，他们的中心频率偏移100MHz，以使得每对波束信号占据数字处理器级输入端口14_1-10的整个200MHz带宽。对于输出端口22_1-10到下行链路波束40的映射，反之亦然。子频带堆叠的这种概念是2007年5月10日递交的英国专利申请GB 0708940.2的主题。

如果上行链路36或下行链路40波束的数目与对应波束带宽的乘积超过N个输入14_1-N和M个输出端口22_1-M与集成处理器模块的数字处理器级11的对应端口带宽的乘积，则显然，单个模块不足以支持任务的需求。在这种情形下，可以实现多种配置。在最简单的配置下，提供多个模块。上行链路36和下行链路40波束被分割为子集，其中，每个子集由多个集成处理器模块10中的一个支持。同样地，可以将来自波束子集内的多个上行链路波束信号复用到适当模块的数字处理器级11的每个输入端口14_1-N上。

例如，针对包括二十个上行链路36_1-20和二十个下行链路40_1-20波束、每个波束具有200MHz的带宽的特殊任务，提供两个集成处理器模块10_A和10_B。每个模块10_A和10_B的数字处理器级11包括十个输入14_1-10和输出22_1-10端口，并且被配置为支持十个上行链路36_1-10、36_11-20和下行链路40_1-10、40_11-20波束的子集，其中在每个输入端口14_1-10处对整个波束带宽进行采样。然而，这种配置不能够在所有上行链路和下行链路波束之间提供完全的灵活性，这是因为，波束36_1-10或36_11-20的给定上行链路子集中的信道仅能够被路由到对应的下行链路子集40_1-10或40_11-20内的波束。在某些情况下，这不足以满足特定任务的业务需求。

在需要不只一个集成处理器模块的情况下、能够提供完全的波束到波束的路由灵活性的可选方法中，每个模块10被配置为通过在模块的数字处理器级11的输入端口14_1-N处堆叠整个波束带宽的多个段，来支持全部数目的上行链路36和下行链路40波束。所需的模块10的数目则等于整个波束带宽内的带宽段的数目。再次考虑包括二十个上行链路波束36_1-20和二十个下行链路波束40_1-20、每个波束具有200MHz带宽的前一示例。可以使用两个处理器模块10_A和10_B，每个支持所有二十个上行链路36_1-20和下行链路波束40_1-20，每个模块的数字处理器级11的每个输入和输出端口分别堆叠两个上行链路和下行链路波束，并且在每个输入和输出端口处对自/至给定波束的100MHz的带宽段进行采样。该方法的缺点在于，在带宽段等级对上行链路和下行链路波束之间的频率映射灵活性有约束，但是实际上，这不太可能呈现严重的约束。

在集成处理器模块10的数字处理器级11的输入14_1-N和输出22_1-M波束端口的数目超过波束数目并且波束带宽超过数字处理器级端口带宽的情况下，可以使用多个模块，每个根据带宽段而划分。例如，针对在每个上行链路36和下行链路40上包括十个波束、波束带宽为400MHz的任务需求，需要两个模块，每个针对全部数目的波束端口处理200MHz。

如果下行链路波束的数目与下行链路波束带宽的乘积超过M个输出端口与集成处理器模块10的数字处理器级11的端口带宽的乘积，而上行链路波束的数目与上行链路波束带宽的乘积小于N个输入端口的数目与端口带宽的乘积，则再次需要多个模块。在这种情况下，将每个上行链路波束信号划分成多个相同路径，这些路径输入到每个模块的数字处理器级11的对应输入端口。每个模块支持输出容量的一部分，下行链路波束的子集与给定模块相关联。这种方法提供了任意上行链路信道可被路由到任意下行链路波束上的任意频隙的完全灵活性。如果上行链路容量需要多个模块而下行链路与单个模块的数字处理器级11的输出端口容量兼容，则存在类似的情况；在这种情况下，对模块的数字处理器级的各个端口输出进行求和。

数字波束赋形架构

图4示出了根据本发明的、包括应用于前向链路系统架构的数字波束赋形处理功能的集成处理器模块10的简化数字处理器级11。单个网关波束上行链路50包括K个窄带信道的频率复用，则下行链路52包括由具有N_e个天线单元56_1…Ne的相控阵列天线54所提供的多点波束覆盖。根据特定任务的特殊需求，需要将给定上行链路信道路由到任意下行链路波束位置内的任意频隙的灵活性。

最初假定单个A/D转换器16与网关上行链路50相关联，并且单个D/A转换器26与用户下行链路天线54的每个相控阵列单元56_1…Ne相关联。

在模拟预处理级12中，对包括K个窄带信道50_1…K的上行链路天线信号50滤波，以提取感兴趣的频带，并且将其下变频，以将中心频率放置为接近零。在A/D转换器16中，以足以对整个感兴趣的上行链路频带进行采样的速率(即，假定使用实时采样，至少为带宽的两倍)对上行链路信号50进行采样。在解复用器18中对采样的上行链路信号50进行数字解复用，以分离K个独立信道50_1…K，并根据信道带宽对采样的信道输出进行抽取。解复用器18的输出典型地具有TDM帧的形式，每个帧针对K个信道50_1…K中的每个信道包含一个复采样，并且帧内采样的排序与信道频率相关联。关于上述空间开关架构的实施例，解复用的输出被馈送到存储器开关58，存储器开关58被配置为提供上行链路50和下行链路52之间的频率映射的灵活性。将每个TDM帧内的采样读入存储器58，然后顺序读出，以反映所需映射。

每个信道50_1…K具有分离功能的数字波束赋形网络(DBFN)60_1…K，其中采样的信道信号被划分为与相控阵列54中单元56的数目相对应的N_e路。将每个输出路径上的采样与预定复权重相乘，这等效于幅度和相位控制。复加权功能的选择确定了与信道相关联的波束的属性。例如，如果选择加权功能集合以产生阵列孔径上的均匀相位梯度，则在各个单元相干地相加的方向上形成点波束。这导致信道被路由到所需波束位置。可以使用其它加权功能集合来控制波束的大小和形状。

单个相控阵列54形成了所有的下行链路波束52，因此，针对每个阵列单元56_1…Ne，必须组合信道信号。通常，在下行链路52上存在空间频率复用，因此存在与给定频隙相对应的多个数字波束赋形网络60，并且针对阵列单元56_1…Ne中的每一个，对对应的信道信号求和。在输出端口22_1…Ne处，频率复用功能24针对每个单元56_1…Ne组合频隙信号，并且D/A转换器26将每个采样的单元信号转换为模拟形式。在与输出端口22_1…Ne相关联的后处理级28中，将每个单元信号上变频到所需频率，并且对其进行信道滤波以去除D/A转换器图像。然后在将每个信道施加于相控阵列54的适当天线单元56_1…Ne之前对每个信号进行放大。

应该理解，在上述实施例中数字解复用器18和复用器24的滤波设计支持连续属性，从而重构了对比信道宽的载波，其中在解复用之后将相同的波束赋形加权功能应用于不同的组成部分。

可以利用到用户上行链路信道的多个接收数字波束赋形网络实现相反的架构，以支持反向链路。类似地，数字波束赋形可以应用于网状架构内的上行链路和下行链路波束。

还应该理解，如果用户链路天线是阵馈反射器(AFR)，则相同的基本架构同样适用，其中，馈线簇故意偏离反射器的焦平面，并且给定波束由馈线的子集的加权相加形成。在反向链路情况下，用户链路侧上的处理器输入端口14_1-N因此对应于AFR的馈线。在前向链路情况下，AFR可以与多端口放大器(MPA)装置组合，以使得通过使用放大器的任意一侧上的类似的输入和输出网络，在多个放大器之间共享给定馈线信号的放大。然而，仍然需要数字处理器提供馈线信号。在对该架构的另一变型中，可以将给定馈线信号到一组放大器的分布(即，输入网络功能)并入数字波束赋形功能，因此消除对类似输入网络的需要。

在前向链路系统架构中，集成处理器模块10的数字处理器级11的输入端口对应于网关链路，并且可用输入端口14_1-N的数目可能大于网关波束的数目。然而，如果上行链路的带宽超过数字处理器级11的端口带宽，则必须将整个上行链路带宽分割为与每个输入端口相关联的预处理器级中的多个带宽段。集成处理器模块10的数字处理器级11的输出端口22_1-M对应于相控阵列单元或AFR馈线。类似地，对于反向链路系统架构，输入端口与单元/馈线关联，输出端口与网关下行链路关联。

模块化方法应用于数字波束赋形架构的示例

再次重申，关于模块布局的配置与特定任务需求有关。现在来简要地描述多个不同任务场景，以示出如何在不同情形下应用模块化方法。在这种情况下，由数字波束赋形加权功能代替参考图3描述的模块架构内的包括开关的功能的中心组。

例如，如果相控阵列单元或AFR馈线的数目小于集成处理器模块10的数字处理器级11的端口数目，并且天线单元或馈线的带宽小于端口带宽，则单个模块就足够了。考虑前向链路系统架构，其中网关上行链路是400MHz并且用户链路相控阵列包括十个天线单元、每个天线单元具有200MHz的带宽。再次考虑参考图3描述的模块示例，其中，单个模块包括具有十个有效输入端口14_1-N和十个有效输出端口22_1-M的数字处理器级11，每个端口具有200MHz的带宽。网关上行链路50在预处理器级12处被分割为200MHz的两个带宽段。每个带宽段由分离的输入端口14₁和14₂处理，剩余八个输入端口14_3-10未使用或提供冗余。十个输出端口22_1-10给十个相控阵列单元中的每一个提供信号。由于下行链路的带宽是上行链路的一半，这隐含地表示，下行链路上的频率复用因子为2。因此，应该认识到，针对所有架构，可以使用或者可以不使用全部数目的输入和输出端口。

实际上，天线单元或馈线的数目可能超过集成处理器模块10的数字处理器级11的输出端口22_1-M的数目。如果天线单元的带宽远小于集成处理器模块10的数字处理器级11的输出端口的带宽，则针对数字处理器级11的给定输出端口22_1-M，可以将多个单元信号进行频率堆叠。例如，考虑具有相控阵列的前向链路系统架构，其中相控阵列包括二十个天线单元，每个天线单元具有100MHZ的单元带宽。可以使用单个模块，其数字处理器级11的每个输出端口包括200MHz的带宽，并且被配置为提供在频率上偏移100MHz的两个天线单元信号。后处理级将包括不同的上变频，以将单元信号放置在下行链路52的相同中心频率处。

在多数实际情况下，单元数目N_e与单元带宽的乘积将超过输出端口的数目N_out与集成处理器模块10的数字处理器级11的端口带宽的乘积。因此，单个模块将不足以满足系统需求。在这种情况下，在多个模块之间分割天线单元，其中网关上行链路信号50被输入每个模块(前向链路示例)。例如，考虑具有相控阵列54的前向链路系统架构，其中，相控阵列54包括四十个天线单元56_1-40，每个天线单元具有100MHz的单元带宽。如在前一示例所述的，给定输出端口22_1-10可以支持两个单元信号，但是需要两个处理器模块10_A和10_B以支持所有四十个单元56_1-40。将相同的网关上行链路信号50输入两个模块10_A和10_B的预处理器级12，其中信号被信道化为200MHz的两个段。这两个信道信号被施加于每个处理器模块10_A和10_B的数字处理器级11的两个输入端口14₁和14₂，每个模块给二十个天线单元提供信道等级波束赋形加权，在每个输出端口22_1-10处两个分离的天线单元的信号被频率堆叠。应该认识到，尽管针对每个模块10，关于预处理12、A/D转换16和数字解复用18而言的前端处理重复，但是输出侧占总处理的大部分，因此这种重复代表最小的开销。还应该认识到，这种架构并不对信道到波束路由的灵活性或与先前描述的多模块空间开关架构相关联的频率映射的灵活性构成限制。

类似地，相反的架构可应用于反向链路。针对需要多个模块的情形，需要类似的求和功能以组合来自与每个模块相关联的单元子集的信道贡献。例如，考虑具有相控阵列54的反向链路系统架构，其中相控阵列54包括四十个单元56_1…40，每个单元具有100MHz的单元带宽。需要两个模块10_A和10_B，每个处理二十个天线单元56_1…20和56_21…40，在每个模块10_A和10_B的数字处理器级11的十个输入端口14_1…10的每个处两个天线单元在频率上堆叠。网关下行链路信号52的400MHz带宽在两个模块10_A和10_B的每个的数字处理器级11的两个输出端口22₁和22₂之间划分。每个模块10_A和10_B的数字处理器级11的每个输出端口22₁和22₂对与分配给模块10_A和10_B的二十个上行链路天线单元56_1…20、56_21…40相对应的网关下行链路52的200MHz段做出贡献。因此，需要对两个模块10_A和10_B的对应输出端口信号进行求和，以便产生相控阵列54的所有四十个天线单元56_1…40的总网关带宽段。在该求和之后，类似地对每个段进行频率复用，以形成总的400MHz的网关下行链路52。

由于上述前向和反向链路架构中输入和输出端口的非对称使用，由此得出结论，单个处理器模块可以支持前向和反向链路的组合。集成处理器模块10的数字处理器级11的输出端口22_1-M主要用于用户单元下行链路信号，一些端口用于网关下行链路信号，对于输入端口14_1-N，情况是一样的。例如，考虑具有前向和反向链路的任务规范，其中网关链路使用200MHz带宽的单个波束，用户链路具有相控阵列，相控阵列包括三十六个单元56_1…36，每个单元具有50MHz的单元带宽。处理器模块10的数字处理器级11的十个输入端口之一14₁用于网关链路，而其它九个输入端口14_2…10用于单元上行链路信号，在这九个输入端口14_2…10的每个处四个天线单元信号在频率上堆叠。类似地，单个输出端口22₁用于网关上行链路，其它九个输出端口14_2…10用于单元下行链路信号，在频率上堆叠的四个天线单元信号被分配给这九个端口14_2…10的每个端口。

在另一变体中，集成处理器模块10可用于支持使用相控阵列或AFR、在上行链路和下行链路上具有数字波束赋形的系统架构。

参考图5，进一步示出了应用于波束赋形架构的这种模块化方法。需要组合的前向64和反向链路62系统架构，其中使用包括N_f个各个馈线的AFR。典型地，使用二十个馈线以形成给定的点波束。用户链路馈线带宽使得可以针对每个模块的数字处理器级11的每个输入端口14_1-N将少量馈线进行频率堆叠。针对反向链路62，存在N_p个集成处理器模块10₁……10_P，针对前向链路64，存在其它N_p个集成处理器模块10₁……10_P，其中每个集成处理器模块10包括预处理级12、中心数字处理器级(DSP)11以及后处理级28。网关侧带宽需要使用N_g个模块端口，使得对于反向链路62，提供N_g中的N_p路的组合器66以将处理的输出信号组合，而对于前向链路64，提供N_g中的N_p路的划分器68以划分处理的输入信号。

Claims (34)

1.一种通信卫星有效载荷处理系统，包括一个或多个相同的通用集成处理器模块(10)，其中关于集成处理器模块(10)的特性，根据特定任务的上行链路(36，50)和下行链路(40，52)的天线和带宽特性来选择集成处理器模块(10)的数目，其中，每个集成处理器模块包括数字处理器级(11)，数字处理器级(11)包括：

多个输入端口(14_1-N)，适用于接收与上行链路(36，50)相对应的信号，每个输入端口(14_1-N)具有预定带宽；

多个输出端口(22_1-M)，适用于输出与下行链路(40，52)相对应的信号，每个输出端口(22_1-M)具有预定带宽；

与每个输入端口(14_1-N)相关联的A/D转换器(16)，被配置为将预定带宽的上行链路信号(36，50)转换为数字采样形式；

与每个输出端口(22_1-M)相关联的D/A转换器(26)，被配置为将预定带宽的已处理数字信号转换为模拟下行链路信号(40，52)；以及

数字处理装置(42，44，46)，包括：

多个频率解复用器(18)，每个频率解复用器与多个A/D转换器(16)中的一个或多个相连，被配置为将采样的上行链路信号(36，50)中的一个或多个的采样带宽分离为多个信道；

与每个信道相关联的信道等级处理装置(20)，被配置为将已处理信道路由到多个输出端口(22_1-M)中的任意一个；以及

多个频率复用器(24)，每个频率复用器与信道等级处理装置(20)相连，并与多个D/A转换器(26)中的一个或多个相连，被配置为组合多个被路由的信道。

2.根据权利要求1所述的通信卫星有效载荷处理系统，其中，所述通信卫星有效载荷处理系统中各个集成处理器模块(10)的数目是上行链路(36，50)天线端口和下行链路(40，52)天线端口以及对应上行链路和下行链路带宽相对于输入端口(14_1-N)的数目(N)和输出端口(22_1-M)的数目(M)以及数字处理器级(11)的对应输入和输出端口带宽的函数。

3.根据权利要求1所述的通信卫星有效载荷处理系统，其中，每个集成处理模块还包括预处理级(12)和后处理级(28)中的至少一个。

4.根据权利要求1所述的通信卫星有效载荷处理系统，其中，数字处理器级(11)的信道等级处理装置(20)包括空间开关系统(30)，空间开关系统(30)能够灵活地将给定输入信道路由到频率复用器(24)中与输出端口(22_1-M)相关联的一个或多个。

5.根据权利要求1所述的通信卫星有效载荷处理系统，其中，数字处理器级(11)的信道等级处理装置(20)包括波束赋形网络系统(60)。

6.根据权利要求1所述的通信卫星有效载荷处理系统，其中，数字处理器级(11)的信道等级处理装置(20)还包括存储器开关(32)，存储器开关(32)被配置为在上行链路和下行链路频隙之间提供灵活的路由。

7.根据前述权利要求中任一项所述的通信卫星有效载荷处理系统，其中，每个集成处理器模块(10)包括预处理级(12)，并且预处理级与数字处理器级(11)的多个输入端口(14_1-N)相关联，并被配置为从上行链路(36，50)中隔离出预定频段，将隔离的频段下变频到中频，并将下变频的信号施加于多个输入端口(14_1-N)中的一个或多个。

8.根据权利要求7所述的通信卫星有效载荷处理系统，其中，预处理级(12)包括与每个输入端口(14_1-N)相关联的预处理链。

9.根据权利要求7所述的通信卫星有效载荷处理系统，其中，预处理级(12)包括多个预处理器链，所述多个预处理器链的输出被频率复用，以将预定的输入信号提供给输入端口(14_1-N)中一个或多个。

10.根据权利要求1至6中任一项所述的通信卫星有效载荷处理系统，其中，每个集成处理器模块(10)包括后处理级(28)，并且后处理级与数字处理器级(11)的多个输出(22_1-M)相关联，并被配置为将下行链路信号(40，52)滤波并上变频到适当频率。

11.根据权利要求10所述的通信卫星有效载荷处理系统，其中，集成处理器模块(10)的后处理级(28)包括与每个输出端口(22_1-M)相关联的后处理链。

12.根据权利要求10所述的通信卫星有效载荷处理系统，其中，集成处理器模块(10)的后处理级(28)包括以不同上变频和滤波表征的多个后处理链。

13.根据权利要求2和4至6中任一项所述的通信卫星有效载荷处理系统，其中，每个集成处理器模块(10)包括预处理级(12)和后处理级(28)。

14.根据权利要求1所述的通信卫星有效载荷处理系统，其中，集成处理器模块(10)在下列架构之一中实现：网状链路系统架构、前向链路系统架构或反向链路系统架构、或这些架构的组合。

15.根据权利要求4或14所述的通信卫星有效载荷处理系统，其中，集成处理器模块(10)被配置为与上行链路(34)和下行链路(38)上的每波束单馈SFPB天线一起操作，并且，对天线的集成处理器模块接口采用波束端口的形式。

16.根据权利要求5或14所述的通信卫星有效载荷处理系统，其中，用户链路天线(54)是包括多个天线单元(56_1-Ne)的相控阵列。

17.根据权利要求5或14所述的通信卫星有效载荷处理系统，其中，用户链路天线(54)是包括相对于反射器的焦平面偏移的多个馈线(58_1-Nf)的阵馈反射器(AFR)。

18.根据权利要求5或14所述的通信卫星有效载荷处理系统，其中，数字处理器级(11)在前向链路系统架构中实现，并且，将给定输入信道划分，以给多个输出端口(22_1-M)提供信号，其中信道采样与复系数相乘以便控制该信道的下行链路波束属性。

19.根据权利要求5或14所述的通信卫星有效载荷处理系统，其中，集成处理器模块(10)在反向链路系统架构中实现，并且，给定输入信道由来自多个输入端口(14_1-N)的信号之和形成，其中信道采样与复系数相乘以便控制该信道的上行链路波束属性。

20.根据权利要求5所述的通信卫星有效载荷处理系统，其中，上行链路(36，50)或下行链路(40，52)与支持多个信道的频率复用的地面终端相关联。

21.根据权利要求4或14所述的通信卫星有效载荷处理系统，其中，上行链路(36，50)或下行链路(40，52)与支持多个信道的频率复用的地面终端相关联。

22.根据权利要求20所述的通信卫星有效载荷处理系统，其中，每个上行链路或下行链路信道(50_1...K)与单独的数字波束赋形网络(60_1...K)相关联，其中将采样信道划分为与相应下行链路或上行链路天线(54)上的单元/馈线(56_1-Ne，58_1-Nf)的数目相对应的N_e或N_f路。

23.根据权利要求20所述的通信卫星有效载荷处理系统，其中，将上行链路(36，50)或下行链路(40，52)的带宽分割为多个带宽段，每个段应用于数字处理器级(11)的单个输入(14_1-N)或输出端口(22_1-M)，或者每个段从数字处理器级(11)的单个输入(14_1-N)或输出端口(22_1-M)输出。

24.根据权利要求21所述的通信卫星有效载荷处理系统，其中，将上行链路(36，50)或下行链路(40，52)的带宽分割为多个带宽段，每个段应用于数字处理器级(11)的单个输入(14_1-N)或输出端口(22_1-M)，或者每个段从数字处理器级(11)的单个输入(14_1-N)或输出端口(22_1-M)输出。

25.根据权利要求4、5、14和22中任一项所述的通信卫星有效载荷处理系统，其中，将与每个上行链路波束(36_1-Nu)或天线单元/馈线(56_1-Ne，58_1-Nf)相对应的信号施加于数字处理器级(11)的单个输入端口(14_1-M)，和/或从数字处理器级(11)的单个输出端口(22_1-N)输出与每个下行链路波束(40_1-Nd)或天线单元/馈线(56_1-Ne，58_1-Nf)相对应的信号。

26.根据权利要求4、5、14和22中任一项所述的通信卫星有效载荷处理系统，其中，将与多个上行链路波束(36_1-Nu)或天线单元/馈线(56_1-Ne，58_1-Nf)相对应的信号施加于数字处理器级(11)的单个输入端口(14_1-N)，和/或从数字处理器级(11)的单个输出端口(22_1-M)输出与多个下行链路波束(40_1-Nd)或天线单元/馈线(56_1-Ne，58_1-Nf)相对应的信号。

27.根据权利要求26所述的通信卫星有效载荷处理系统，其中，每个集成处理器模块(10)包括预处理级(12)和后处理级(28)，并且预处理级(12)被配置为在将信号施加于数字处理器级(11)的输入端口(14_1-N)之前，选择性地将来自多个上行链路波束(36_1-Nu)或天线单元/馈线(56_1-Ne，58_1-Nf)的信号下变频到不同的中心频率，并对下变频的波束或单元/馈线信号进行求和。

28.根据权利要求27所述的通信卫星有效载荷处理系统，其中，集成处理器模块(10)的后处理级(28)被配置为选择性地将来自数字处理器级(11)的输出端口(22_1-M)的信号上变频到多个下行链路波束(40_1-Nd)或天线单元/馈线(56_1-Ne，58_1-Nf)。

29.根据权利要求4、5、14和22中任一项所述的通信卫星有效载荷处理系统，包括多个集成处理器模块(10_A，10_B)，其中，将与多个上行链路波束(36_1-10，36_10-20)或天线单元(56_1-10，56_10-20)或馈线(58_1-10，58_10-20)的子集相对应的信号施加于每个模块(10_A，10_B)的数字处理器级(11)的输入端口(14_1-10)，和/或从每个模块(10_A，10_B)的数字处理器级(11)的输出端口(22_1-10)输出与多个下行链路波束(40_1-10，40_10-20)或天线单元(56_1-10，56_10-20)或馈线(58_1-10，58_10-20)的子集相对应的信号。

30.根据权利要求4、5、14和22中任一项所述的通信卫星有效载荷处理系统，包括多个集成处理器模块(10_A，10_B)，其中，将与全部多个上行链路波束(36_1-20)或天线单元(56_1-20)或馈线(58_1-20)相对应的信号施加于每个模块(10_A，10_B)的数字处理器级(11)的输入端口，和/或从每个模块(10_A，10_B)的数字处理器级(11)的输出端口输出与全部多个下行链路波束(40_1-20)或天线单元(56_1-20)或馈线(58_1-20)相对应的信号，其中，每个模块(10_A，10_B)被配置为处理整个波束或天线单元或馈线带宽的不同段。

31.根据权利要求4、5、14和22中任一项所述的通信卫星有效载荷处理系统，包括多个集成处理器模块(10_A，10_B)，其中，将与上行链路波束(36_1-20)或天线单元(56_1-20)或馈线(58_1-20)的预定频率带宽段相对应的信号施加于每个模块(10_A，10_B)的数字处理器级(11)的输入端口(14_1-10)，和/或从每个模块(10_A，10_B)的数字处理器级(11)的输出端口输出与全部多个下行链路波束(40_1-20)或天线单元(56_1-20)或馈线(58_1-20)相对应的信号，其中，每个模块(10_A，10_B)被配置为处理整个波束或天线单元或馈线带宽的不同段。

32.根据权利要求4、5、14和22中任一项所述的通信卫星有效载荷处理系统，包括多个处理器模块(10_A，10_B)，其中，每个上行链路波束信号被划分为多个相同路径，所述多个相同路径被输入每个模块的数字处理器级(11)的各个输入端口(14_1-10)，并且，下行链路波束的子集与每个模块(10_A，10_B)相关联。

33.根据权利要求4、5、14和22中任一项所述的通信卫星有效载荷处理系统，包括多个处理器模块(10_A，10_B)，其中，上行链路波束信号的子集与每个模块相关联，并且，将来自每个模块(10_A，10_B)的数字处理器级(11)的各个输出端口(22_1-10)的下行链路波束信号求和在一起。

34.根据权利要求1所述的通信卫星有效载荷处理系统，其中，集成处理器模块(10)的数字处理器级(11)的输入端口(14_1-N)和/或输出端口(22_1-M)中的一个或多个是冗余的。