JP5249877B2 - 携帯端末用デバイス測定装置 - Google Patents

Description

本発明は、携帯端末用デバイスの動作を把握するための装置に関し、特に、携帯端末用デバイスから出力されるベースバンドのシリアルデータ信号が無信号になったときのクロックデータリカバリ回路の同期外れを防止するための技術に関する。

携帯電話機に代表される携帯端末に用いられるデバイスは、年々集積化が進んでおり、現在では、電力増幅器やアンテナ切換部を含むフロントエンド部と、ベースバンド信号で変調された高周波の信号を生成してフロントエンド部に与え、フロントエンド部で受信した高周波の信号を復調してベースバンド信号を求めるＲＦ信号処理部と、音声やデータなどの情報を含むベースバンド信号を生成してＲＦ信号処理部に与え、ＲＦ信号処理部からのベースバンド信号から音声やデータを再生するベースバンド処理部とに別れており、これらのうち、ＲＦ信号処理部やベースバンド処理部は専用ＩＣ化が進んでいる。

このような端末用デバイスを開発してその動作を評価する場合、対象となるデバイスに試験用の信号を与え、その信号に対してデバイスから出力される信号を受け、クロックデータリカバリ回路によりデータの読み取りを行い、その読み取ったデータに対して解析する必要がある。

このような目的で使用される携帯端末用デバイス測定装置の一例を、本願出願人は特許文献１に開示している。

特開２００８−１７１３１号公報

ところで、携帯用デバイスのＲＦ信号処理部から出力されるベースバンド信号は、一般的に高速のシリアルデータ信号であって、フレームとフレームの間に無信号の期間が発生する。

この無信号期間が長いと、次に信号が入力したときにクロックデータリカバリ回路の同期が外れてしまい、その初期データを正しく読み取ることができない。

本発明は、この問題を解決して、携帯端末用デバイスから出力されるデータに無信号期間が発生した場合でもクロックデータリカバリ回路の同期外れを生じさせない携帯端末用デバイス測定装置を提供することを目的としている。

前記目的を達成するために、本発明の携帯端末用デバイス測定装置は、
携帯端末用の被測定デバイス（１）から出力されるシリアルデータ信号を受けて、該シリアルデータに同期したクロック信号を生成し、該生成したクロック信号によるデータの読み取りを行うクロックデータリカバリ回路（４０）を備え、
前記クロックデータリカバリ回路で読み取られたデータの解析を行う携帯端末用デバイス測定装置において、
前記被測定デバイスから出力されるシリアルデータ信号が所定のビットレートで出力されている有信号期間と、前記シリアルデータ信号が出力されていない無信号期間とを判別する期間判別手段（３０）と、
前記シリアルデータ信号のビットレートに対応し、前記クロックデータリカバリ回路で生成されるクロック信号と異なる基準クロックを受けて、前記シリアルデータ信号と同一ビットレートで０と１が交互に並んだ同期保持用の擬似データ信号を生成する擬似データ信号発生手段（３３）と、
前記期間判別手段で有信号期間と判別されている間は、前記被測定デバイスから出力されるシリアルデータ信号を前記クロックデータリカバリ回路に与え、前記期間判別手段で無信号期間と判別されている間は、前記被測定デバイスから出力されるシリアルデータ信号に代わって、前記擬似データ信号発生手段が生成する擬似データ信号を前記クロックデータリカバリ回路に与える信号切替手段（３５）とを備えたことを特徴とする。

また、本発明の請求項２の携帯端末用デバイス測定装置は、請求項１の携帯端末用デバイス測定装置において、
前記期間判別手段は、
前記被測定デバイスから出力されるシリアルデータ信号を受けて、前記有信号期間と前記無信号期間とで異なる電圧の直流の信号を出力する検出回路（３１）と、
前記検出回路の出力信号と所定のしきい値とを比較して、前記有信号期間と前記無信号期間とを判別する比較器（３２）とにより構成されていることを特徴とする。

このように、本発明の携帯端末用デバイス測定装置は、携帯端末用の被測定デバイスからシリアルデータ信号が所定のビットレートで出力されている有信号期間と、シリアルデータ信号が出力されていない無信号期間とを判別し、有信号期間と判別されている間は、前記被測定デバイスから出力されるシリアルデータ信号を前記クロックデータリカバリ回路に与え、無信号期間と判別されている間は、前記被測定デバイスから出力されるシリアルデータ信号に代わって、擬似データ信号発生手段が生成する擬似データ信号を前記クロックデータリカバリ回路に与えるので、クロックデータリカバリ回路の同期状態が維持され、無信号期間から有信号期間に切り替わったときの同期外れを未然に防ぐことができ、正しい測定が行える。

本発明の実施形態の構成図 クロックデータリカバリ回路の構成例を示す図 本発明の実施形態の動作説明図 本発明の別の実施形態の要部構成図

以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した携帯端末用デバイス測定装置２０の全体構成を示している。

図１において、試験信号発生部２１は、携帯端末用の被測定デバイス１の試験に必要な高周波信号Ｓrfを生成して被測定デバイス１の高周波信号入力ポート１ａに与える。

また、この被測定デバイス１は前記ＲＦ信号処理部を含むものであって、図示しない電源供給を受け、制御部２２からの試験に必要な制御信号Ｃを制御信号ポート１ｂで受け、入力された高周波信号Ｓrfに対する周波数変換処理およびベースバンドのシリアルデータ信号Ｒｄへの復調処理を、制御信号Ｃに基づいて行う。このシリアルデータ信号Ｒｄは、８Ｂ／１０Ｂフレームと呼ばれる高速のシリアルデータ信号である。

被測定デバイス１の出力ポート１ｃから出力されたシリアルデータ信号Ｒｄは、波形整形器２７に供給され振幅性雑音が除去される。

波形整形器２７によって波形整形されたシリアルデータ信号Ｒｄ′は、期間判別手段３０および信号切替手段３５に入力されている。

期間判定手段３０は、被測定デバイス１からシリアルデータ信号Ｒｄが所定のビットレートで連続的に出力されている有信号期間Ｔonと、シリアルデータ信号Ｒｄが出力されていない無信号期間Ｔoffとを判別するものである。

この期間判定手段３０の構成としては種々のものが考えられるが、この実施形態では、高速なシリアルデータ信号に対する処理遅れを防ぐために、波形整形器２７から出力されたシリアルデータ信号Ｒｄ′を受けてダイオード検波し、その出力を平滑して（または、抵抗やコイルによって直流平均値を検出して）、有信号期間Ｔonと無信号期間Ｔoffとで異なる電圧の直流の信号を出力する検出回路３１と、検出回路３１の出力信号Ｖｘと予め設定された所定のしきい値Ｖｒとを比較し、有信号期間Ｔonと無信号期間Ｔoffとの判別を行う高速コンパレータからなる比較器３２とにより構成している。なお、検出回路３１は平均値出力型、ピーク値出力型のいずれであってもよい。

一方、擬似データ信号発生手段３３からは、シリアルデータ信号Ｒｄと同一ビットレートで０と１の発生確率がほぼ等しい同期保持用の擬似データ信号Ｒｘが生成され、信号切替手段３５に入力される。

この擬似データ信号Ｒｘは、例えばシリアルデータ信号Ｒｄのビットレートに対応した基準クロックＣｒに同期した０と１が交互に並ぶ信号である。

信号切替手段３５は、例えば高速アナログスイッチからなり、期間判定手段３０の出力Ｖｃのレベルに応じて二つの入力信号の一方を選択し、ＣＤＲ（クロックデータリカバリ回路）４０に出力する。

即ち、期間判別手段３０で有信号期間Ｔonと判別されている間（Ｖｃがハイレベルの期間とする）は、シリアルデータ信号Ｒｄ′を選択してＣＤＲ４０に入力し、期間判別手段３０で無信号期間offと判別されている間（Ｖｃがローレベルの期間とする）は、シリアルデータ信号Ｒｄ′に代わって擬似データ信号Ｒｘを選択してＣＤＲ４０に入力する。

ＣＤＲ４０は、例えば図２に示すように、入力された信号からそのクロック信号成分Ｃｓを生成するクロック生成回路４１と、生成したクロック信号成分Ｃｓの一方のレベル遷移タイミングに入力データの読取処理を行うデータ読取回路４２とにより構成されている。

このクロック生成回路４１としては、ＮＲＺ形式の入力信号を半ビット分シフトして入力信号とのＥＸＯＲをとり、クロック成分を多く含むＲＺ形式に変換し、このＲＺ形式の信号の基本波成分を狭帯域フィルタで抽出する方法や、ＲＺ形式の信号を基準信号としてＰＬＬ回路のＶＣＯの出力信号の位相をロックする方式等が採用されるが、いずれの場合であっても、データが入力されない期間が続くと、クロックそのものが得られなくなったり、自走周波数で発振するＶＣＯの出力しか得られず、データ信号が再度入力されたときに直ちに応答できず、同期外れが生じる。

しかしこの実施形態のように、シリアルデータ信号Ｒｄの無信号期間に、そのシリアルデータ信号と同一のビットレートの擬似データ信号ＲｘをＣＤＲ４０に与えているので、内部のクロック生成回路４１から継続してクロック成分が出力され、再度シリアルデータ信号が入力された場合でも同期外れは起きない。

このようにしてＣＤＲ４０で読み出されたシリアルデータ信号Ｒd″は、データ解析部４５に入力され、例えばＤＥＭＵＸ処理で並列データ信号に変換され、被測定デバイス１の特性を求めるための解析処理（例えば誤り測定処理）がなされる。

図３は、上記構成の携帯端末用デバイス測定装置２０の動作例を示すものであり、例えば被測定デバイス１から図３の（ａ）のような８Ｂ／１０Ｂフレームのシリアルデータ信号Ｒｄが出力された場合、ＥＯＴ（End of Transmission ）と呼ばれるフレーム最後尾のデータの出力が終わるまでは、「１」と「０」がほぼ同じ確率で発生するマーク率１／２の状態となるので、検出回路３１が直流平均値出力型とすれば、その出力信号Ｖｘは、図３の（ｂ）のように、データのハイレベル電圧Ｖ（Ｈ）とローレベル電圧Ｖ（Ｌ）のほぼ中間値Ｖ（Ｍ）となる。

ここで、前記したしきい値Ｖｒは、前記中間値Ｖ（Ｍ）とローレベル電圧Ｖ（Ｌ）との間に設定されている。したがって、この間、比較器３２の出力Ｖｃは図３の（ｃ）のようにハイレベルが保持され、図３の（ｄ）のように、信号切替手段３５によってシリアルデータ信号Ｒｄ′が選択されＣＤＲ４０に入力されてそのデータが読み取られ、データ解析部４５へ出力されて解析処理を受ける。

そして、フレームの最後尾のデータの出力が終了してから、次のフレームの先頭信号が入力されるまでの期間（ストール期間という）は無信号状態となるので、検出回路３１の出力信号Ｖｘはローレベル電圧Ｖ（Ｌ）に等しくなる。

したがって、比較器３２の出力Ｖｃが直ちにローレベルに変化し、信号切替手段３５により擬似データ信号Ｒｘが選択され、その擬似データ信号Ｒｘに対するクロックデータリカバリ処理がなされる。なお、この無信号期間Ｔoffのときの読取データＲｘ′が、擬似データ信号によるものであることは、信号Ｖｃがデータ解析部４５に入力されることで通知されており、データ解析部４５では、この無信号期間Ｔoffのときの読取データＲｘ′を無効データとして破棄する。

そして、次のフレームの先頭信号（例えばプリペアと呼ばれる「１」が連続する信号）が入力されると、検出回路３１の出力信号Ｖｘはハイレベル電圧Ｖ（Ｈ）に等しくなるため、比較器３２の出力Ｖｃが直ちにハイレベルに変化し、信号切替手段３５によってシリアルデータ信号Ｒｄ′が選択されてＣＤＲ４０に入力され、前記同様にそのデータの読取処理が行われ、そのデータが有効なものとして解析処理がなされる。

以後プリペアに続くデータ信号が入力されている間は、検出回路３１の出力信号Ｖｘが前記中間値Ｖ（Ｍ）になっているから、シリアルデータ信号Ｒｄ′が継続してＣＤＲ４０に入力され、その読取データが有効なものとして解析処理がなされることになる。

このように、本発明の実施形態によれば、被測定デバイス１からのシリアルデータ信号の無信号期間Ｔoffに、擬似データ信号ＲｘをＣＤＲ４０へ与えるようにしたので、有信号期間になったときの同期外れによるデータ誤りの発生を防止することができ、被測定デバイス１に対する測定を正確に行うことができる。

前記実施形態では、説明が容易なように、入出力されるシリアルデータがシングルエンドの場合で説明したが、実際の測定装置を構成する場合には、高速インタフェイス用の差動標準Ｉ／Ｏ規格であるＬＶＤＳ（Low voltage differential
signaling）、ＬＶＰＥＣＬ（Low Voltage Positive Emitter Coupled
Logic）、ＰＣＭＬ（Pseudo Current Mode Logic）等の方式を用いることが望ましい。

図４は上記差動型のものであり、被測定デバイス１、波形整形器２７、擬似データ信号発生手段３３、信号切替手段３５およびＣＤＲ４０を差動型とし、被測定デバイス１から互いに反転したシリアルデータ信号Ｒｄ（＋）、Ｒｄ（−）を出力ポート１ｃ、１ｃ′を介して波形整形器２７に与え、その出力Ｒｄ（＋）′、Ｒｄ（−）′と、擬似データ信号発生手段３３からの擬似データＲｘ（＋）、Ｒｘ（−）とを、信号切替手段３５に入力する。

この場合、波形整形器２７の出力Ｒｄ（＋）′、Ｒｄ（−）′の一方（ここではＲｄ（＋）′とする）を期間判別手段３０に入力し、期間判別手段３０によって有信号期間Ｔonと判定されている間は、例えばハイレベルの出力信号Ｖｃにより信号切替手段３５をシリアルデータ信号Ｒｄ（＋）′、Ｒｄ（−）′が選択されるようにし、無信号期間Ｔoffと判定されている間は、例えばローレベルの出力信号Ｖｃによって信号切替手段３５を擬似データ信号Ｒｘ（＋）、Ｒｘ（−）が選択されるようにする。

また、上記した検出回路３１と、高速コンパレータによる比較器３２および高速アナログスイッチによる信号切替手段３５とを用いることで、実際の有信号期間から無信号期間への切り換わりや無信号期間から有信号期間への切り換わりに対して遅れ時間４〜５ｎｓ以内で信号切替が行えることを確認されており、高速な８Ｂ／１０Ｂフレームの間の無信号期間に十分対応する高速性が得られている。

なお、上記実施形態では、波形整形器２７の出力信号を期間判別手段３０に入力して無信号期間と有信号期間を判別していたが、波形整形器２７に入力される信号を期間判別手段３０に入力して無信号期間と有信号期間を判別することも可能である。

１……被測定デバイス、２０……携帯端末用デバイス測定装置、２１……試験信号発生部、２２……制御部、２７……波形整形器、３０……期間判定手段、３１……検出回路、３２……比較器、３３……擬似データ信号発生手段、３５……信号切替手段、４０……ＣＤＲ（クロックデータリカバリ回路）、４１……クロック生成回路、４２……データ読取回路、４５……データ解析部

Claims (2)

1. 携帯端末用の被測定デバイス（１）から出力されるシリアルデータ信号を受けて、該シリアルデータに同期したクロック信号を生成し、該生成したクロック信号によるデータの読み取りを行うクロックデータリカバリ回路（４０）を備え、
   前記クロックデータリカバリ回路で読み取られたデータの解析を行う携帯端末用デバイス測定装置において、
   前記被測定デバイスから出力されるシリアルデータ信号が所定のビットレートで出力されている有信号期間と、前記シリアルデータ信号が出力されていない無信号期間とを判別する期間判別手段（３０）と、
   前記シリアルデータ信号のビットレートに対応し、前記クロックデータリカバリ回路で生成されるクロック信号と異なる基準クロックを受けて、前記シリアルデータ信号と同一ビットレートで０と１が交互に並んだ同期保持用の擬似データ信号を生成する擬似データ信号発生手段（３３）と、
   前記期間判別手段で有信号期間と判別されている間は、前記被測定デバイスから出力されるシリアルデータ信号を前記クロックデータリカバリ回路に与え、前記期間判別手段で無信号期間と判別されている間は、前記被測定デバイスから出力されるシリアルデータ信号に代わって、前記擬似データ信号発生手段が生成する擬似データ信号を前記クロックデータリカバリ回路に与える信号切替手段（３５）とを備えたことを特徴とする携帯端末用デバイス測定装置。
2. 前記期間判別手段は、
   前記被測定デバイスから出力されるシリアルデータ信号を受けて、前記有信号期間と前記無信号期間とで異なる電圧の直流の信号を出力する検出回路（３１）と、
   前記検出回路の出力信号と所定のしきい値とを比較して、前記有信号期間と前記無信号期間とを判別する比較器（３２）とにより構成されていることを特徴とする請求項１の携帯端末用デバイス測定装置。

Images