[go: up one dir, main page]

KR100899781B1 - 클록 정보와 함께 데이터를 전송하는 방법 및 장치 - Google Patents

클록 정보와 함께 데이터를 전송하는 방법 및 장치 Download PDF

Info

Publication number
KR100899781B1
KR100899781B1 KR1020080129463A KR20080129463A KR100899781B1 KR 100899781 B1 KR100899781 B1 KR 100899781B1 KR 1020080129463 A KR1020080129463 A KR 1020080129463A KR 20080129463 A KR20080129463 A KR 20080129463A KR 100899781 B1 KR100899781 B1 KR 100899781B1
Authority
KR
South Korea
Prior art keywords
signal
clock signal
received
transition
data bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080129463A
Other languages
English (en)
Inventor
이용재
Original Assignee
주식회사 아나패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아나패스 filed Critical 주식회사 아나패스
Priority to KR1020080129463A priority Critical patent/KR100899781B1/ko
Priority to JP2009067703A priority patent/JP5066121B2/ja
Priority to US12/408,417 priority patent/US8074125B2/en
Priority to TW098109295A priority patent/TWI410791B/zh
Priority to CN2009101286537A priority patent/CN101540158B/zh
Application granted granted Critical
Publication of KR100899781B1 publication Critical patent/KR100899781B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 데이터 비트들을 통신하기 위한 장치에 있어서, 데이터 비트들에 대응하고 주기적인 천이(periodic transition)를 가지는 송신 신호를 생성하는 송신부, 생성된 송신 신호를 전달하는 데이터 선 및 데이터 선을 통하여 전달된 송신 신호(이하 수신 신호라 함)의 상기 주기적인 천이로부터 DLL(Delay Lock Loop)를 이용하여 수신 클록 신호를 생성하고, 수신 클록 신호에 따라 상기 수신 신호를 샘플링하여 상기 데이터 비트들을 복원하는 수신부를 포함하는 클록 정보와 함께 데이터를 전송하는 장치이며, 데이터 선과 분리된 별도의 클록 선 없이도 클록 정보를 전송할 수 있게 한다.

Description

클록 정보와 함께 데이터를 전송하는 방법 및 장치{apparatus and method for transmitting data with clock information}
본 발명은 데이터를 전송하는 방법 및 장치에 관한 발명으로서, 특히 클록 정보와 함께 데이터를 전송하는 방법 및 장치에 관한 발명이다.
디스플레이의 타이밍 제어부와 데이터 구동부 사이의 인터페이스의 종래 기술로서, 내셔널 세마이컨덕터사(社)(national semiconductor)에서 발표한 PPDS(point-to-point differential signaling) 방식이 있다.
도 1은 PPDS를 방식을 설명하기 위한 도면이다. 도 1을 참조하면, PPDS 방식은 타이밍 제어부(1)와 각 데이터 구동부(2) 사이에 독립적인 데이터 선(3)이 연결된다는 특징을 지닌다. 이러한 PPDS 방식은 종래의 RSDS(Reduced Swing Differential Signaling) 및 mini-LVDS(Low Voltage Differential Signaling) 방식에 비하여 EMI(electromagnetic interference)가 줄어들고, 전체 신호선의 개수가 줄어든다는 장점을 가진다. 타이밍 제어부(1)와 데이터 구동부들(2) 사이에는 클록 선(4)과 로드 선(5)이 연결된다. 클록 선(4)과 로드 선(5)은 데이터 구동부들(2)에 대하여 공통적으로 연결된다. 데이터 신호 및 클록 신호의 전송에는 차동 신호 방 식(differential signaling)이 사용되므로, 데이터 선(3) 및 클록 선(4)은 각각은 차동 쌍(differential pair)로 구성된다.
상술한 PPDS 방식은 몇 가지 개선될 여지가 있다.
첫째, PPDS 방식에 있어서, 데이터 선과 별도로 클록 선이 요구된다. 보다 구체적으로, 클록 신호가 데이터 신호와 다른 별도의 선을 통하여 타이밍 제어부(1)로부터 데이터 구동부(2)로 전달되므로, 클록 신호의 전송을 위한 클록 선이 요구되며, 이는 배선의 복잡도를 증가시키고, 디스플레이 제조 비용을 증가시킨다.
둘째, PPDS 방식에 있어서, 클록 선을 통하여 전송되는 높은 주파수의 클록 신호는 EMI 성분을 증가시킨다.
셋째, PPDS 방식에 있어서, 데이터 선을 통하여 전송되는 데이터 신호와 클록 선으로 전송되는 클록 신호 사이에 스큐(skew)가 존재할 경우, 데이터 샘플링 과정에서 오류가 발생할 수 있다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는 클록 정보와 함께 데이터를 전송함으로써, 별도의 클록 선이 요구되지 아니하도록 하는 방법 및 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 기술적 과제는 클록 정보와 함께 데이터를 전송함으로써, 별도의 클록 선으로부터 발생하는 EMI 성분을 제거할 수 있는 방법 및 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 기술적 과제는 클록 정보와 함께 데이터를 전송함으로써, 스큐나 상대 지터 등의 문제를 해결할 수 있는 방법 및 장치를 제공 하는 것이다.
상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 데이터 비트들을 통신하기 위한 장치에 있어서, 상기 데이터 비트들에 대응하고 주기적인 천이(periodic transition)를 가지는 송신 신호를 생성하는 송신부; 상기 생성된 송신 신호를 전달하는 데이터 선; 및 상기 데이터 선을 통하여 전달된 상기 송신 신호(이하 수신 신호라 함)의 상기 주기적인 천이로부터 DLL(Delay Lock Loop)를 이용하여 수신 클록 신호를 생성하고, 상기 수신 클록 신호에 따라 상기 수신 신호를 샘플링하여 상기 데이터 비트들을 복원하는 수신부를 포함하는 장치를 제공한다.
본 발명의 제2 측면은 데이터 비트들에 대응하고, 주기적인 천이를 가지는 수신 신호로부터 데이터 비트들을 복원하는 수신부에 있어서, 상기 수신 신호의 천이를 검출하는 천이 검출기; 상기 검출된 천이 중에서 상기 주기적인 천이에 상응하는 신호인 기준 클록 신호를 생성하는 기준 클록신호 생성부; 상기 기준 클록신호 생성부가 상기 검출된 천이 중에서 상기 주기적인 천이에 따라 동작하도록 하는 엔에이블 신호를 제공하는 엔에이블 신호 생성부; 및 상기 생성된 기준 클록 신호를 이용하여 상기 수신 클록 신호를 생성하는 DLL을 포함하는 수신부를 제공한다.
본 발명의 제3 측면은 데이터 비트들을 통신하기 위한 방법에 있어서, 상기 데이터 비트들에 대응하고 주기적인 천이(periodic transition)를 가지는 송신 신호를 생성하는 단계; 상기 생성된 송신 신호를 전달하는 단계; 및 상기 데이터 선 을 통하여 전달된 상기 송신 신호(이하 수신 신호라 함)의 상기 주기적인 천이로부터 DLL(Delay Lock Loop)를 이용하여 수신 클록 신호를 생성하고, 상기 수신 클록 신호에 따라 상기 수신 신호를 샘플링하여 상기 데이터 비트들을 복원하는 단계를 포함하는 방법을 제공한다.
본 발명에 의한 클록 정보와 함께 데이터를 전송하는 방법 및 장치는 데이터 선과 분리된 별도의 클록 선 없이도 클록 정보를 전송할 수 있다는 장점이 있다.
또한, 본 발명에 의한 클록 정보와 함께 데이터를 전송하는 방법 및 장치는 별도의 클록 선으로부터 발생하는 EMI 성분이 제거된다는 장점이 있다.
또한, 본 발명에 의한 클록 정보와 함께 데이터를 전송하는 방법 및 장치는 클록 정보가 데이터와 함께 제공됨으로써 스큐나 상대 지터 등의 문제가 발생하기 아니한다는 장점이 있다.
또한, 본 발명에 의한 클록 정보와 함께 데이터를 전송하는 방법 및 장치는 다양한 전자 장치, 특히 타이밍 제어부와 데이터 구동부 사이의 인터페이스 등에 적용될 수 있다.
또한, 본 발명에 의한 클록 정보와 함께 데이터를 전송하는 방법 및 장치는 수신 신호로부터 DLL(Delay Lock Loop)을 사용하여 수신 클록 신호를 생성하므로, PLL(Phase Lock Loop)과 달리 별도의 발진기가 필요하지 않은 장점이 있다.
도 2는 본 발명의 실시 예에 의한 통신 장치를 나타낸 도면이다. 도 2를 참 조하면, 통신 장치는 송신부(10), 데이터 선(20) 및 수신부(30)를 구비한다.
송신부(10)는 데이터 비트들에 대응하고 주기적이 천이를 가지는 송신 신호를 생성한다. 데이터 비트들은 다양한 정보를 포함할 수 있다. 일례로 데이터 비트들은 이미지 정보를 포함할 수 있다. 다른 예로, 데이터 비트들은 각종 제어 정보를 포함할 수 있다. 또 다른 예로, 데이터 비트들은 에러 검출 및/또는 에러 보정 등에 사용될 수 있는 정보를 포함할 수 있다. 주기적인 천이는 일례로 L(L은 2 이상의 정수) 개의 데이터 비트들마다 삽입된 더미 비트에 의하여 생길 수 있다.
데이터 선(20)은 송신부(10)에서 생성된 송신 신호를 수신부(30)로 전달한다. 송신 신호의 전달에는 하나의 선을 이용한 단일 신호 방식(single-ended signaling)이 사용될 수도 있으며, LVDS와 같이 2개의 선을 이용한 차동 신호 방식(differential signaling)이 사용될 수도 있다.
수신부(30)는 데이터 선(20)을 통하여 수신부(30)로 전달된 송신 신호(이하 수신 신호라 함)의 주기적인 천이로부터 수신 클록 신호를 생성한다. 또한, 수신부(30)는 수신 클록 신호에 따라 수신 신ㄴ호를 샘플링하여 데이터 비트들을 복원한다.
도 3은 데이터 비트들에 대응하며, 주기적이 천이를 가지는 송신 신호의 예들을 나타내는 도면이다. 도면에서, 데이터 선(20)을 통하여 전송하고자 하는 데이터 비트들은 2진수로 '10101100100011100'이다. 실제 데이터 선(20)을 통하여 전송되는 송신 신호는 데이터 비트들에 더미 비트들이 부가된 신호이다. 데이터 선(20) 이 차동 선(differential pair)인 경우에는 실선으로 표시된 송신 신호 및 점선으로 표시된 송신 신호가 차동 선을 통하여 전송되며, 데이터 선(20)이 단일 선인 경우에는 실선으로 표시된 송신 신호 및 점선으로 표시된 송신 신호 중 어느 하나가 단일 선을 통하여 전송된다.
도 3의 (a)는 8개의 데이터 비트들마다 1개의 더미 비트가 삽입되는 예를 나타내는 도면으로서, 특히 더미 비트가 더미 비트 직전의 데이터 비트와 다른 값을 가지는 경우를 나타내는 도면이다. 따라서, 첫째 더미 비트의 값은 첫째 더미 비트 직전의 데이터 비트의 값인 '1'과 다른 값인 '0'이 된다. 둘째 더미 비트의 값은 둘째 더미 비트 직전의 데이터 비트의 값인 '1'과 다른 값인 '0'이 된다. 셋째 더미 비트의 값은 셋째 더미 비트 직전의 데이터 비트의 값인 '0'과 다른 값인 '1'이 된다. 이와 같이 더미 비트가 삽입되면, 도면에 표현된 바와 같이 주기적인 천이가 발생한다. 주기적인 천이가 상승 천이 및 하강 천이 중 어느 것인지는 더미 비트 직전의 데이터 비트에 의하여 정해진다. 따라서, 데이터 비트들을 지속적으로 전송하면, 상승 천이들 및 하강 천이들이 발생한다.
도 3의 (b)는 8개의 데이터 비트들마다 1개의 더미 비트가 삽입되는 예를 나타내는 도면으로서, 특히 더미 비트가 더미 비트 직후의 데이터 비트와 다른 값을 가지는 경우를 나타내는 도면이다. 따라서, 첫째 더미 비트의 값은 첫째 더미 비트 직후의 데이터 비트의 값인 '1'과 다른 값인 '0'이 된다. 둘째 더미 비트의 값은 둘째 더미 비트 직후의 데이터 비트의 값인 '1'과 다른 값인 '0'이 된다. 셋째 더미 비트의 값은 셋째 더미 비트 직후의 데이터 비트의 값인 '0'과 다른 값인 '1'이 된다. 이와 같이 더미 비트가 삽입되면, 도면에 표현된 바와 같이 주기적인 천이가 발생한다. 주기적인 천이가 상승 천이 및 하강 천이 중 어느 것인지는 더미 비트 직후의 데이터 비트에 의하여 정해진다. 따라서, 데이터 비트들을 지속적으로 전송하면, 상승 천이들 및 하강 천이들이 발생한다.
도 3의 (c)는 8개의 데이터 비트들마다 2개의 더미 비트들이 삽입되는 예를 나타내는 도면이다. 삽입되는 2개의 더미 비트들은 소정의 값을 가진다. 이와 같이 더미 비트가 삽입되면, 도면에 표현된 바와 같이 주기적인 천이가 발생한다. 주기적인 천이가 상승 천이 및 하강 천이 중 어느 것인지는 상기 소정의 값에 의하여 정해진다. 만일 소정의 값이 도면과 같이 이진수로 '01'이면 상승 천이들만이 지속적으로 발생하고, 만일 소정의 값이 도면과 달리 이진수로 '10'이면 하강 천이들만이 지속적으로 발생한다. 이와 같이, L개의 데이터 비트들마다 2개의 더미 비트들을 삽입하면, L개의 데이터 비트들마다 1개의 더미 비트를 삽입하는 경우에 비하여, 수신부(30) 특히 위상 검출기의 구조가 간단해지는 장점을 가지나, 동작 주파수가 증가한다는 단점을 가진다.
도 4는 도 2에 표현된 송신부(10)의 일례를 나타내는 도면이다. 도 4를 참조하면, 송신부는 더미 비트 삽입부(11)와 구동부(12)를 구비한다.
더미 비트 삽입부(11)는 입력되는 데이터 비트들 사이에 하나 또는 여러 개(일례 2개)의 더미 비트를 주기적으로 삽입함으로써 송신 비트들을 생성한다. 하나 또는 여러 개의 더미 비트에 의하여 송신 신호는 주기적인 천이를 가진다.
더미 비트 삽입부(11)는 일례로 인버터(16)와 병렬-직렬 변환부(17)를 구비한다. 인버터(16)는 8 비트들로 구성된 데이터 비트들 중 1개의 데이터 비트(data bits[1])의 값을 반전시킨다. 병렬-직렬 변환부(17)는 총 9개 비트들 즉 8 비트들로 구성된 데이터 비트들(data bits[8:1]) 및 1 비트로 구성된 인버터(16)의 출력 비트를 병렬로 입력받는다. 또한, 병렬-직렬 변환부(17)는 입력받은 9개의 비트들을 1 비트씩 순차적으로 출력한다. 일례로, 데이터 비트들(data bits[8:1])이 이진수로 '01011001'인 경우에, 병렬-직렬 변환부(17)에는 '010110010'가 병렬로 입력되고, 병렬-직렬 변환부(17)로부터 '0', '1', 0', '1', '1', '0', '0', '1' 및 '0'가 순차적으로 출력된다. 더미 비트 삽입부(11)를 이와 같이 구성하면, 8개의 데이터 비트들마다 1개의 더미 비트가 삽입되고, 더미 비트가 더미 비트 직전의 데이터 비트와 다른 값을 가지는 송신 신호를 생성할 수 있다.
8개의 데이터 비트들마다 1개의 더미 비트가 삽입되고, 더미 비트가 더미 비트 직후의 데이터 비트와 다른 값을 가지는 송신 신호를 생성하고자 하는 경우에는, 도면과 달리, 병렬-직렬 변환부는 최상위 데이터 비트(data bits[8])의 반전 및 데이터 비트들(data bits[8:1])을 입력받아, 최상위 데이터 비트(data bits[8])의 반전을 먼저 출력한 후, 데이터 비트들(data bits[8:1])을 최상위 비트부터 순차적으로 출력한다.
8개의 데이터 비트들마다 2개의 더미 비트가 삽입된 송신 신호를 생성하고자 하는 경우에는, 도면과 달리, 병렬-직렬 변환부는 데이터 비트들(data bits[8:1]) 및 소정의 더미 비트들(일례로 이진수로 '01')을 입력받아, 데이터 비트들(data bits[8:1])을 최상위 비트부터 순차적으로 출력한 후, 소정의 더미 비트들을 최상위 비트부터 순차적으로 출력한다.
구동부(12)는 송신 비트들에 대응하는 송신 신호(일례 LVDS 신호)를 출력한다. 구동부(12)에서 출력되는 송신 신호가 데이터 선(20)에 인가된다.
도 5는 도 2에 표현된 수신부(30)의 일례를 나타내는 도면이다. 도 5를 참조하면, 수신부(30)는 클록 생성부(31) 및 샘플러(32)를 구비한다.
클록 생성부(31)는 데이터 선(20)을 통하여 전달된 수신 신호의 주기적인 천이로부터 수신 클록 신호를 생성한다. 따라서, 수신 클록 신호는 수신 신호의 주기적인 천이의 주기에 대응하는 주기를 가진다. 일례로, 수신 클록 신호는 주기적인 천이의 주기와 동일한 주기를 가지며, 서로 위상을 달리하는 L(L은 연속된 2개의 주기적인 천이들 사이에 존재하는 데이터 비트들의 개수)개의 클록들로 구성될 수도 있다. 이 경우, 샘플러(32)는 L개의 클록을 사용하여 L개의 데이터 비트들을 샘플링한다. 다른 예로 수신 클록 신호는 주기적인 천이의 주파수(주기적인 천이의 주기의 역수)의 정수 배(일례로, L개의 데이터 비트들마다 M개의 더미 비트가 삽입된 경우에, (L+M) 배)에 해당하는 주파수를 가지는 1개의 클록으로 구성될 수도 있다. 이 경우, 샘플러(32)는 1개의 클록을 사용하여 L개의 데이터 비트들을 샘플링한다.
샘플러(32)는 수신 클록 신호에 따라 수신 신호를 샘플링하여 데이터 비트들을 복원한다.
도 6은 도 5에 표현된 클록 생성부(31)의 일례를 나타내는 도면이다. 도 7은 도 6에 표현된 주요 신호들의 일례를 나타내는 도면이다. 도 6 및 7을 참조하면, 클록 생성부(31)는 천이 검출기(610), 엔에이블 신호 생성부(620), 기준 클록신호 생성부(630) 및 DLL(640)을 구비한다. 기준 클록신호 생성부(630)는 논리곱 연산기(632) 및 플립플랍(634)를 구비하며, DLL(640)은 위상 검출기(642), 루프 필터(644) 및 지연선(646)을 구비한다.
천이 검출기(610)는 수신 신호를 입력받으며, 입력받은 수신 신호의 천이를 검출한다. 일 예로서, 천이 검출기(610)는 수신 신호를 지연시킨 후, 수신 신호와 지연된 수신 신호에 대하여 배타적 논리합을 수행함으로써 수신 신호의 천이를 검출할 수 있다.
엔에이블 신호 생성부(620)는 천이 검출기(610)가 검출한 수신 신호의 여러 천이들 중에서 더미 비트에 의한 주기적인 천이에 따라 기준 클록신호 생성부(630)가 기준 클록 신호를 생성할 수 있도록 하는 엔에이블 신호를 생성한다.
주기적인 천이가 수행되는 시점을 T, 주기적인 천이의 주기를 P, 상기 P 동안에 수신되는 비트들의 개수를 N(연속된 2개의 주기적인 천이들 사이에 위치한 데이터 비트들의 개수를 L, 연속된 2개의 주기적인 천이들 사이에 위치한 적어도 하나의 더미 비트의 개수를 M이라고 하면, N은 L+M임)이라고 가정하면, 일 예로서 엔에이블 신호의 시작 시점인 T_START 및 엔에이블 신호의 종료 시점인 T_END는 아래의 수학식 1을 만족한다.
T - (P/N) < T_START < T
T < T_END < T + (P/N)
만일, 시작 시점(T_START)이 [T - (P/N)] 이하이거나, 종료 시점(T_END)이 [T + (P/N)] 이상이면, 엔에이블 신호(EN)가 인가되는 기간 안에, 주기적인 천이 이외의 수신 신호의 원치 아니하는 천이가 존재하게 된다. 또한, 시작 시점(T_START)이 T 초과이거나, 종료 시점(T_END)이 T 미만이면, 엔에이블 신호(EN)가 인가되는 기간 안에, 주기적인 천이가 존재하지 아니하게 된다. 도면에는 시작 시점이 [T - (P/2N)]이고, 종료 시점이 [T + (P/2N)]인 경우의 예가 표현되어 있다.
다른 일 예로서, 주기적인 천이가 있는 비트 앞에 더미 비트를 하나 더 포함하고 있는 경우에는 인에이블 신호(EN)가 인가되는 시점인 시작 시점이 더 빨라져도 되므로, 엔에이블 신호의 시작 시점이 T_START 및 엔에이블 신호의 종료 시점인 T_END는 아래의 수학식 2를 만족한다.
T - 2×(P/N) < T_START < T
T < T_END < T + (P/N)
엔에이블 신호 생성부(620)는 DLL(640)에서 구해질 수 있는 여러 지연 클록들 중에서 적어도 하나에 따라 엔에이블 신호(EN)를 생성한다. 도 6에는 엔에이블 신호 생성부(620)가 제1 인버터(I1)에서 출력되는 제1 지연 클록(DC1) 및 제17 인버터(I17)에서 출력되는 제17 지연 클록(DC17)을 입력받는 예가 표현되어 있다. 제1 지연 클록(DC1)은 DLL(640)에 입력되는 신호에 대해 (P/2N)만큼 지연된 신호이고, 제17 지연 클록(DC17)은 DLL(640)에 입력되는 신호에 대해 -(P/2N)만큼 지연된 신호이다. 일 예로서, 엔에이블 신호 생성부(620)는 도 6에 도시된 바와 같이 SR 래치(622)를 사용하여, 제17 지연 클록(DC17)을 SR 래치(622)의 S 입력으로 하고, 제1 지연 클록(DC1)을 SR 래치(622)의 R 입력으로 하고, SR 래치(622)의 Q 출력을 엔에이블 신호(EN)로 할 수 있다. 다른 일 예로서, 엔에이블 신호 생성부(620)는 인버터 및 논리곱 연산기를 구비하며, 제17 지연 클록(DC17)을 반전시킨 신호와 제1 지연 클록(DC1)을 논리곱 연산함으로써 엔에이블 신호(EN)를 생성할 수 있다.
기준 클록 신호 생성부(630)는 천이 검출기(610)가 검출한 수신 신호의 여러 천이들 중에서 더미 비트에 의한 주기적인 천이에 상응하는 클록 신호인 기준 클록 신호를 생성한다.
논리곱 연산기(632)는 천이 검출기(610)가 검출한 수신 신호의 천이와 엔에이블 신호 생성부(620)가 생성한 엔에이블 신호에 대하여 논리곱 연산을 수행함으로써 천이 검출기(610)가 검출한 수신 신호의 천이 중 더미 비트에 의한 주기적인 천이만을 플립플랍(634)의 클록단(CLK)에 입력시킨다.
플립플랍(634)은 양단 동작(positive edge triggered) D 플립플랍이다. 플립플랍(634)의 입력단(D)에는 비트 '1' 에 대응하는 신호(일례로 전원 전압(VDD) 가 입력되고, 클록단(CLK)에는 논리곱 연산기(632)로부터의 출력이 입력되고, 리셋단(RS)에는 DLL(640)에서 구해질 수 있는 여러 지연 클록들 중에서 어느 하나가 입력된다. 플립플랍(634)은 기준 클록 신호로서 클록단(CLK)에 입력되는 신호의 상승 에지가 발생한 때부터 '1'을 출력하며, 그 후 리셋단(RS)에 '1'이 입력된 이후에는 '0'을 출력한다.
DLL(640)은 플립플랍(634)으로부터 입력받은 기준 클록 신호부터 수신 클록 신호를 생성한다. 위상 검출기(642)는 기준 클록 신호와 피드백 클록 신호(FC)의 천이 사이의 위상차를 검출하고, 검출한 위상차에 비례하는 전압 신호를 루프 필터(644)에 출력한다. 루프 필터(644)는 위상 검출기(642)로부터 출력되는 전압 신호에서 고주파 성분을 제거 또는 감소시킴으로써 피드백 전압 신호(FV)를 생성한다.
지연선(646)은 피드백 전압 신호(FV)에 따라, 기준 클록 신호를 지연시킴으로써 수신 클록 신호를 생성한다. 지연선(646)은 복수의 인버터(I1 내지 I18)을 구비한다. 복수의 인버터(I1 내지 I18) 각각의 지연은 루프 필터(644)로부터 입력되는 피드백 전압 신호(FV)에 따라 조정되며, 일 예로서, 피드백 전압 신호(FV)가 증가하면, 인버터(I1 내지 I18) 각각의 지연은 감소할 수 있다. 복수의 인버터(I1 내지 I18) 각각은 대략 (P/2N)에 해당하는 지연을 가진다. 제3, 제5, 제7, 제9, 제11, 제13, 제15 및 제17 인버터(I3, I5, I7, I9, I11, I13, I15, I17)에서 각각 출 력되는 제3, 제5, 제7, 제9, 제11, 제13, 제15 및 제17 지연 클록(DC3, DC5, DC7, DC9, DC11, DC13, DC15, DC17)이 수신 클록 신호로서 샘플러(32)로 출력된다.
본 발명의 실시 예에 있어서, 송신부(10)가 데이터 비트들에 대응하고 주기적인 천이를 가지는 송신 신호를 생성하여 수신부(30)에 전송하지 않는 기간 동안에는, 초기 동기를 획득하기 위해 송신부(10)가 송신 신호의 주기적인 천이의 주기에 대응하는 주기(일례로 동일한 주기)를 가지는 송신 클록 신호를 수신부(30)로 전송한다. 송신 클록 신호는 데이터 선(20)과 별도의 선을 통하여 전송될 수도 있으나, 데이터 선(20)을 통하여 전송됨이 바람직하다. 보다 구체적으로, 초기에는 송신부(10)가 송신 클록 신호를 생성하여, 생성된 송신 클록 신호를 데이터 선(20)을 통하여 수신부(30)로 전송한다. 수신부(30)는 수신된 송신 클록 신호에 따라 기준 클록 신호 및 수신 클록 신호의 위상을 조절한다. 수신부(30)가 초기 동기를 획득한 이후에는, 송신부(10)는 데이터 선(20)을 통하여 데이터 비트들에 대응되고, 주기적인 천이를 가지는 송신 신호를 수신부(30)로 전송한다.
송신부(10)가 송신 클록 신호를 전송하기 위해서는, 도 4의 데이터 비트들(data bits[8:1])에 소정의 값(일례로 '10000000')을 지속적으로 인가하면 송신 신호의 주기적인 천이와 동일한 주기 및 동일한 위상을 가지는 송신 클록 신호가 생성된다.
도 8은 도 5에 표현된 클록 생성부(31)의 다른 예를 나타내는 도면이다. 수 신부(30)가 수신된 송신 클록 신호로부터 초기 동기를 획득하기 위해서는 도 6에 표현된 클록 생성부(31)가 도 8에 표현된 클록 생성부(31)로 대체되면 된다. 도 8에 표현된 클록 생성부(31)는 도 6에 표현된 클록 생성부(31)에 비하여, 지연부(810) 및 스위치(820)를 더 구비한다.
지연부(810)는 복수의 인버터들로 구성될 수 있으며, 송신 클록 신호를 지연시킨다. 스위치(820)는 기준 클록 신호 및 송신 클록 신호 중 선택 신호(INI)에 따라 선택된 어느 한 신호를 위상 검출기(642)로 출력한다. 보다 구체적으로, 스위치(820)는 초기 동기를 획득하는 기간에는 송신 클록 신호를 출력하고, 초기 동기를 획득한 이후에는 플립플랍(634)에 의해 생성된 기준 클록 신호를 출력한다.
본 발명은 또한 컴퓨터 등의 머신이 읽을 수 있는 기록매체에 머신이 읽을 수 있는 코드로서 구현하는 것이 가능하다. 머신이 읽을 수 있는 기록매체는 머신에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 머신이 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있다. 또한, 머신이 읽을 수 있는 기록매체는 망으로 연결된 여러 머신에 분산되어, 분산방식으로 머신이 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
이러한 본원 발명인 방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
도 1은 종래기술에 의한 데이터 통신 방식의 일종인 PPDS를 방식을 설명하기 위한 도면이다.
도 2는 본 발명의 실시 예에 의한 통신 장치를 나타낸 도면이다.
도 3은 데이터 비트들에 대응하며, 주기적이 천이를 가지는 송신 신호의 예들을 나타내는 도면이다.
도 4는 도 2에 표현된 송신부(10)의 일례를 나타내는 도면이다.
도 5는 도 2에 표현된 수신부(30)의 일례를 나타내는 도면이다.
도 6은 도 5에 표현된 클록 생성부(31)의 일례를 나타내는 도면이다.
도 7은 도 6에 표현된 주요 신호들의 일례를 나타내는 도면이다.
도 8은 도 5에 표현된 클록 생성부(31)의 다른 예를 나타내는 도면이다.

Claims (10)

  1. 데이터 비트들을 통신하기 위한 장치에 있어서,
    송신 클록 신호 및 상기 데이터 비트들에 대응하고 주기적인 천이(periodic transition)를 가지는 송신 신호를 생성하는 송신부;
    상기 송신 클록 신호 및 상기 생성된 송신 신호를 전달하는 데이터 선; 및
    상기 데이터 선을 통하여 전달된 상기 송신 신호(이하 수신 신호라 함)로부터 상기 주기적인 천이를 검출하고, 상기 검출된 주기적인 천이에 상응하는 신호인 기준 클록 신호를 생성하며, 상기 생성된 기준 클록 신호 또는 상기 송신 클록 신호로부터 DLL(Delay Lock Loop)를 이용하여 수신 클록 신호를 생성하고, 상기 수신 클록 신호에 따라 상기 수신 신호를 샘플링하여 상기 데이터 비트들을 복원하는 수신부를 포함하는 장치.
  2. 제 1 항에 있어서, 상기 수신부는
    상기 수신 신호의 천이를 검출하는 천이 검출기;
    상기 검출된 천이 중에서 상기 주기적인 천이에 상응하는 신호인 기준 클록 신호를 생성하는 기준 클록신호 생성부;
    상기 기준 클록신호 생성부가 상기 검출된 천이 중에서 상기 주기적인 천이에 따라 동작하도록 하는 엔에이블 신호를 제공하는 엔에이블 신호 생성부; 및
    상기 생성된 기준 클록 신호를 이용하여 상기 수신 클록 신호를 생성하는 DLL을 포함하는 장치.
  3. 삭제
  4. 데이터 비트들에 대응하고, 주기적인 천이를 가지는 수신 신호로부터 데이터 비트들을 복원하는 수신부에 있어서,
    상기 수신 신호의 천이를 검출하는 천이 검출기;
    상기 검출된 천이 중에서 상기 주기적인 천이에 상응하는 신호인 기준 클록 신호를 생성하는 기준 클록신호 생성부;
    상기 기준 클록신호 생성부가 상기 검출된 천이 중에서 상기 주기적인 천이에 따라 동작하도록 하는 엔에이블 신호를 제공하는 엔에이블 신호 생성부;
    송신 클록 신호 및 상기 생성된 기준 클록 신호 중 어느 하나의 신호를 전달하는 스위치; 및
    상기 스위치를 통하여 전달된 신호를 이용하여 상기 수신 클록 신호를 생성하는 DLL을 포함하는 수신부.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 주기적인 천이가 수행되는 시점을 T, 상기 주기적인 천이의 주기를 P,상기 P 기간 동안에 수신되는 비트들의 개수를 N이라 가정하면,
    상기 엔에이블 신호의 시작 시점인 T_START는 수학식 [T-(P/N) < T_START < T]을 만족하고, 상기 엔에이블 신호의 종료 시점인 T_END는 수학식 (T < T_END < T+(P/N)]을 만족하는 수신부.
  7. 제 4 항에 있어서,
    상기 주기적인 천이가 수행되는 시점을 T, 상기 주기적인 천이의 주기를 P,상기 P 기간 동안에 수신되는 비트들의 개수를 N이라 가정하면,
    상기 엔에이블 신호의 시작 시점인 T_START는 수학식 [T-2×(P/N) < T_START < T]을 만족하고, 상기 엔에이블 신호의 종료 시점인 T_END는 수학식 (T < T_END < T+(P/N)]을 만족하는 수신부.
  8. 삭제
  9. 삭제
  10. 데이터 비트들을 통신하기 위한 방법에 있어서,
    송신 클록 신호 및 상기 데이터 비트들에 대응하고 주기적인 천이(periodic transition)를 가지는 송신 신호를 생성하는 단계;
    데이터 선을 통하여 상기 송신 클록 신호 및 상기 생성된 송신 신호를 전달하는 단계;
    상기 데이터 선을 통하여 전달된 상기 송신 신호(이하 수신 신호라 함)로부터 상기 주기적인 천이를 검출하는 단계;
    상기 검출된 주기적인 천이에 상응하는 신호인 기준 클록 신호를 생성하는 단계;
    상기 생성된 기준 클록 신호 또는 상기 송신 클록 신호로부터 DLL(Delay Lock Loop)를 이용하여 수신 클록 신호를 생성하는 단계; 및
    상기 수신 클록 신호에 따라 상기 수신 신호를 샘플링하여 상기 데이터 비트들을 복원하는 단계를 포함하는 방법.
KR1020080129463A 2008-03-20 2008-12-18 클록 정보와 함께 데이터를 전송하는 방법 및 장치 Active KR100899781B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080129463A KR100899781B1 (ko) 2008-12-18 2008-12-18 클록 정보와 함께 데이터를 전송하는 방법 및 장치
JP2009067703A JP5066121B2 (ja) 2008-03-20 2009-03-19 クロック情報とデータを伝送する装置及び方法
US12/408,417 US8074125B2 (en) 2008-03-20 2009-03-20 Apparatus and method for transmitting and receiving data bits
TW098109295A TWI410791B (zh) 2008-03-20 2009-03-20 用以傳送及接收複數個資料位元的裝置與方法
CN2009101286537A CN101540158B (zh) 2008-03-20 2009-03-20 用于发送和接收数据位的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080129463A KR100899781B1 (ko) 2008-12-18 2008-12-18 클록 정보와 함께 데이터를 전송하는 방법 및 장치

Publications (1)

Publication Number Publication Date
KR100899781B1 true KR100899781B1 (ko) 2009-05-28

Family

ID=40862579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129463A Active KR100899781B1 (ko) 2008-03-20 2008-12-18 클록 정보와 함께 데이터를 전송하는 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100899781B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446483A (zh) * 2010-09-15 2012-05-09 联发科技股份有限公司 信号传输系统以及信号传输方法
KR20170116491A (ko) * 2016-04-11 2017-10-19 엘지디스플레이 주식회사 데이터 인터페이스 장치 및 그 구동방법
US9984655B2 (en) 2015-03-06 2018-05-29 Silicon Works Co., Ltd. Apparatus and method for transmitting display signal having a protocol including a dummy signal and a clock signal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020029429A (ko) * 1999-07-22 2002-04-18 칼 하인쯔 호르닝어 데이타 비트 스트림에 대한 에러 보호를 제공하는 방법
KR20060080383A (ko) * 2005-01-05 2006-07-10 삼성에스디아이 주식회사 클럭 지연 모듈, 지연 클럭 생성 방법 및 이를 이용한플라즈마 표시 장치
KR20070068381A (ko) * 2004-10-18 2007-06-29 프리스케일 세미컨덕터, 인크. 내삽 지연을 위한 회로 및 방법
KR100868299B1 (ko) * 2008-03-20 2008-11-11 주식회사 아나패스 클록 정보와 함께 데이터를 전송하는 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020029429A (ko) * 1999-07-22 2002-04-18 칼 하인쯔 호르닝어 데이타 비트 스트림에 대한 에러 보호를 제공하는 방법
KR20070068381A (ko) * 2004-10-18 2007-06-29 프리스케일 세미컨덕터, 인크. 내삽 지연을 위한 회로 및 방법
KR20060080383A (ko) * 2005-01-05 2006-07-10 삼성에스디아이 주식회사 클럭 지연 모듈, 지연 클럭 생성 방법 및 이를 이용한플라즈마 표시 장치
KR100868299B1 (ko) * 2008-03-20 2008-11-11 주식회사 아나패스 클록 정보와 함께 데이터를 전송하는 방법 및 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446483A (zh) * 2010-09-15 2012-05-09 联发科技股份有限公司 信号传输系统以及信号传输方法
US8619932B2 (en) 2010-09-15 2013-12-31 Mediatek Inc. Signal transmission system with clock signal generator configured for generating clock signal having stepwise/smooth frequency transition and related signal transmission method thereof
US9984655B2 (en) 2015-03-06 2018-05-29 Silicon Works Co., Ltd. Apparatus and method for transmitting display signal having a protocol including a dummy signal and a clock signal
KR20170116491A (ko) * 2016-04-11 2017-10-19 엘지디스플레이 주식회사 데이터 인터페이스 장치 및 그 구동방법
KR102436557B1 (ko) * 2016-04-11 2022-08-25 엘지디스플레이 주식회사 데이터 인터페이스 장치 및 그 구동방법

Similar Documents

Publication Publication Date Title
JP5066121B2 (ja) クロック情報とデータを伝送する装置及び方法
KR100868299B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
US6947493B2 (en) Dual phase pulse modulation decoder circuit
JP5365132B2 (ja) 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
KR101615101B1 (ko) 클록 복원 회로 및 이를 포함하는 샘플링 신호 생성기
US6985546B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
KR100883778B1 (ko) 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
JP5739727B2 (ja) クロック発生回路
KR101272886B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
KR20120083548A (ko) 송신 장치, 수신 장치 및 송수신 시스템
US20130241751A1 (en) Providing a feedback loop in a low latency serial interconnect architecture
JP5369524B2 (ja) クロック・データ・リカバリ回路
US7321647B2 (en) Clock extracting circuit and clock extracting method
US20070069927A1 (en) Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream
KR100924704B1 (ko) 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
US6970527B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
JP5116567B2 (ja) 光受信装置
JP2005142615A (ja) マンチェスタ符号データ受信装置
US20240267267A1 (en) Signal transmission and reception system, reception device, and reception method
KR20090101052A (ko) 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
US20150146824A1 (en) Indexed i/o symbol communications
JP2012023638A (ja) デジタル通信システムおよびそれに用いる受信装置
JPH03149931A (ja) 並列信号間位相同期回路
JP2005217968A (ja) 非同期通信システム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081218

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20081218

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090219

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090520

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090521

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090521

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120518

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130510

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130510

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140508

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140508

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150511

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160511

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160511

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170508

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180504

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200506

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20240430

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20250430

Start annual number: 17

End annual number: 17