JP5197200B2

JP5197200B2 - データ通信装置

Info

Publication number: JP5197200B2
Application number: JP2008177910A
Authority: JP
Inventors: 正延枝澤
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2008-07-08
Filing date: 2008-07-08
Publication date: 2013-05-15
Anticipated expiration: 2028-07-08
Also published as: JP2010021626A

Description

本発明はデータ通信装置に関し、特に、データ通信を赤外線信号を用いて行う場合の、シリアルデータからＲＺ或いはＲＺＩ変調出力を得るための回路構成を簡素に実現できるデータ通信装置に関する。

従来、赤外線（ＩＲ）を利用してデータ通信を行う場合、データがパラレルデータからシリアルデータに変換される方式があり、この方式はＩｒＤＡ（赤外線データ通信協会で定めた赤外線通信の国際標準規格）方式と呼ばれている。この方式の信号はＲＺ（ゼロ復帰：１クロック間でパルスが基準レベルに戻る形式）、或いはＲＺＩ（ゼロ復帰反転）形式の信号である。

シリアルデータは、「０」と「１」の数値を組み合わせたデータである。送信されてきたシリアルデータをＲＺ変調信号、或いはＲＺＩ変調信号に変換する際には、これまでのデータ通信装置では、シリアルデータの１ビット幅のパルスに対して、その３／１６幅、或いは１／４幅のパルス幅を有するビット同期信号を利用していた。即ち、送信されてきたシリアルデータに対してビット同期信号のパルスの論理でＲＺ変調、或いはＲＺＩ変調を行っていた。このようなデータ通信装置は、例えば特許文献１に開示されている。

また、赤外線を用いたデータ通信において、高周波クロックをカウンタでカウントし、カウント値を論理ゲートでデコードし、デコード値の組み合わせでＲＺ変調、或いはＲＺＩ変調を行い、送信値をゲート出力する構成が特許文献２に開示されている。

特開平１−２２９５４９号公報（第２図）

特開平１０−１９０７５０号公報（第２図）

ところが、特許文献１に記載の技術では、シリアルデータに対してビット同期信号のパルスの論理でＲＺ変調、或いはＲＺＩ変調を行うために、シリアルデータの１ビット幅の３／１６幅、或いは１／４幅のパルス幅を有するビット同期信号を作る必要があるので、回路規模が大きくなり、コストが高かった。また、データの通信速度やパルス幅が変更されると対応できないという問題点があった。更に、特許文献２に記載の技術では、クロック周波数を高くすると、デコードの範囲が大きくなるという問題点があった。

そこで、本発明は、送信されてきたシリアルデータに対して、簡単な回路構成でＲＺ変調、或いはＲＺＩ変調を行って、ＲＺ変調信号、或いはＲＺＩ変調信号を出力することができ、かつシリアルデータの通信速度が変更されても対応可能なデータ通信装置を提供することを目的としている。

前記目的を達成する本発明のデータ通信装置の第１の形態は、シリアルデータと、これに同期するデータの区切りを示す信号が入力され、特定の通信速度に応じたＲＺ，或いはＲＺＩ変調信号を出力するデータ通信装置であって、クロック発生回路と、該クロックのパルス数を計数するカウンタとを備えデータの区切りを示す信号の入力によってカウンタをリセットし、ＲＺ変調設定時には、カウンタが予め定められた開始デコード値に達した時にはシリアルデータの極性をＲＺデータにそのまま出力し、カウンタが予め定められた終了デコード値に達した時には無条件でＲＺデータを「０」にし、ＲＺＩ変調設定時には、カウンタが開始デコード値に達した時にはシリアルデータの極性をＲＺＩデータに反転して出力し、カウンタが終了デコード値に達した時には無条件でＲＺデータを「０」にすることを特徴とするデータ通信装置である。

前記目的を達成する本発明のデータ通信装置の第２の形態は、シリアルデータと、これに同期するデータの区切りを示す信号が入力され、通信速度に応じたＲＺ，或いはＲＺＩ変調信号を出力するデータ通信装置であって、クロック発生回路と、該クロックのパルス数を計数するカウンタとを備え、データの区切りを示す信号の入力によってカウンタをリセットし、ＲＺ変調設定時には、カウンタが通信速度に応じて予め定められた開始デコード値に達した時にはシリアルデータの極性をＲＺデータにそのまま出力し、カウンタが通信速度に応じて予め定められた終了デコード値に達した時には無条件でＲＺデータを「０」にし、ＲＺＩ変調設定時には、カウンタが通信速度に応じた開始デコード値に達した時にはシリアルデータの極性をＲＺＩデータに反転して出力し、カウンタが前信速度に応じた終了デコード値に達した時には無条件でＲＺデータを「０」にすることを特徴とするデータ通信装置である。

本発明のデータ通信装置によれば、クロックの通信速度を任意に設定することができ、複数の通信速度への対応が容易に行える。また、開始デコード、終了デコード値を任意に設定することにより、ＲＺ／ＲＺＩ変調パルス幅を任意に設定することができると共に、回路規模の削減と消費電力の低減が行えるという効果がある。

以下、添付図面を用いて本発明の実施の形態を、具体的な実施例に基づいて詳細に説明する。なお、各図において、同じ構成の部材は同じ符号を付して説明する。

図１は本発明に係るデータ通信装置１０を備えた赤外線通信装置４０の概略構成を示すものである。図示しない別の装置から出射された赤外線は受光素子１で受信される。受光素子１としては、例えば、赤外線を電気信号に変換するピンフォトダイオード等がある。受光素子１から出力された電気信号はアンプ２で増幅された後に波形整形部３に入力される。波形整形部３ではアンプ２の出力信号を整形し、所定レベルのパルスを含むＲＺ信号（受光パルス）を出力する。

波形整形部３から出力されたＲＺ信号は有効パルス検出と復調部４に入力され、パルスが有効パルスか否かが判定されて復調される。有効パルスと判定されて復調されたパルスは所定のデータ形式の信号、例えばＮＲＺ（非ゼロ復帰：１クロック間でパルスに高低の変化がない形式）信号であり、これが受信回路５に入力されて受信処理された後にＮＲＺ信号の形で制御回路６に入力される。制御回路６ではＮＲＺ信号に基づいて制御機器を制御する。

制御回路６には、送信回路７、本発明のデータ通信装置である変調回路１０、ドライバ８、及び発光素子９が接続されており、制御回路６から図示しない別の装置にデータを送信することができるようになっている。変調回路１０に送信回路７からのＮＲＺデータ信号、ＮＲＺデータ信号に同期してデータの区切りを示す信号であるＮＲＺデータイネーブル信号、及びクロック信号ＣＬＫが入力されると、変調回路１０はこの信号を所定の規則に従ってＲＺデータ信号に変調してドライバ８に送出する。ドライバ８では変調されたＲＺデータ信号に従って赤外線を放出するための電流を発生し、発光素子９はこのドライバ８の出力電流に従って、赤外線を図示しない別の装置に出射する。発光素子９には、例えば赤外線ＬＥＤが使用される。

図２（ａ）は、図１に示した本発明のデータ線通信装置としての変調回路１０の内部の構成の一実施例を示すものである。図１に示したように、変調回路１０にはＮＲＺデータ信号、ＮＲＺデータイネーブル信号、及びクロック信号発生回路１４で生成されたクロック信号ＣＬＫが入力される。変調回路１０にはカウンタ１１、デコーダ１２、及びＲＺ制御回路１３がある。

ＮＲＺデータ信号はＲＺ制御回路１３に入力され、ＮＲＺデータイネーブル信号は２分岐されてカウンタ１１とＲＺ制御回路１３に入力される。カウンタ１１に入力されたＮＲＺデータイネーブル信号はデコーダ１２を介してＲＺ制御回路１３に入力される。また、クロック信号ＣＬＫは、カウンタ１１とＲＺ制御回路１３に入力されている。ＲＺ制御回路１３からはＲＺ変調信号、又はＲＺI変調信号がＲＺデータとして出力される。

図２（ｂ）は（ａ）の各部の動作波形を示している。この実施例では、ＲＺデータ信号は通信速度が１ビット幅であり、ＲＺデータ信号の入力ごとにＲＺデータイネーブル信号が立上がり、１ビットクロック幅で立ち下がる。ＲＺデータイネーブル信号の立ち下がりでカウンタ１１が初期化（リセット）され、カウンタ１１は入力されているクロック信号ＣＬＫのパルス数のカウントを開始する。

ここでは、ＲＺ変調信号の開始デコード値を、ＮＲＺデータイネーブル信号の「１」の時にした場合と、カウンタ１１のカウント値の「ｓ」にした場合の２通りについて説明する。ＲＺ変調信号の終了デコード値は共にカウンタ１１のカウント値の「ｅ」とする。

（１）開始デコード値がＮＲＺデータイネーブル信号の「１」の場合
この場合は、ＲＺ変調時には、ＲＺ制御回路１３から出力されるＲＺ変調信号（図のＲＺ変調出力１）は、ＮＲＺデータイネーブル信号が「１」の時に、ＮＲＺデータ信号が「１」である時は、この極性がそのまま出力されて「１」となる。一方、図示はしないが、ＲＺＩ変調時には、ＲＺ制御回路１３から出力されるＲＺＩ変調信号は、ＮＲＺデータイネーブル信号が「１」の時に、この極性が反転されて出力されて、「０」となる。

（２）開始デコード値がカウンタ１１のカウント値の「ｓ」の場合
この場合は、ＲＺ変調時には、ＲＺ制御回路１３から出力されるＲＺ変調信号（図のＲＺ変調出力２）は、カウンタのカウント値が「ｓ」の時に、ＲＺデータ信号が「１」である時は、この極性がそのまま出力されて「１」となる。一方、図示はしないが、ＲＺＩ変調時には、ＲＺ制御回路１３から出力されるＲＺＩ変調信号は、ＮＲＺデータイネーブル信号が「１」の時に、この極性が反転されて出力されて、「０」となる。

カウンタ１１には、ＲＺ変調、或いはＲＺＩ変調を行いたいパルス幅に相当する時間ｎ、例えば３／１６又は１／４ビット幅の時間、がセットしてあり、カウンタ１１のカウント値がｎになると、デコーダ１２がカウンタ値をデコードしてＲＺ制御回路１３に入力するので、ＲＺ変調信号の出力、或いはＲＺＩ変調信号の出力（図示せず）が「０」になる。このように、本発明では、ＲＺ変調信号の変調の始まりはＮＲＺデータイネーブル信号、或いはカウンタの小さなカウント値ｓで行い、変調の終了はカウント値ｓより大きいカウント値ｎで行っている。そして、クロックＣＬＫの周波数と変調の幅に応じたカウント値ｎをデコードすれば、クロックＣＬＫの周波数とパルス幅を任意に設定することができる。

なお、図２（ｂ）に示したのは、シリアル通信データのＮＲＺデータが特定の通信速度のみに対応する場合の構成である。一方、図３にシリアル通信データのＮＲＺデータが複数の通信速度に対応する場合の構成を示す。この場合は、通信速度が設定できる通信速度設定回路１５とデコーダ１６が追加されており、デコーダ１６からは設定された通信速度に対応する入力値がデコーダ１２に入力されるようになっている。デコーダ１２はこの入力値に基づき、デコーダ１６に設定された開始デコード値と終了デコード値に対応するカウンタ１１からのカウント値の時に、カウンタ値をデコードしてＲＺ制御回路１３に入力する。

図４（ａ）は、特定の通信速度のみに対応した変調回路１０の構成を示すものである。図２（ａ）に示した構成と対比すると、カウンタ制御部２１がカウンタ１１に対応しており、変調制御部２２がデコーダ１２とＲＺ制御回路１３に対応している。カウンタ制御部２１にはＮＲＺデータイネーブル信号が入力され、変調制御部２２には、カウンタ制御部２１からのカウント値、開始デコード値（例えば固定値ｓ）、終了デコード値（例えば固定値ｅ＞ｓ），シリアル通信データのＮＲＺデータ信号、ＲＺ変調或いはＲＺＩ変調の設定信号が入力されている。変調制御部２２からはＲＺデータ信号が出力される。

図４（ｂ）は複数の通信速度に対応した変調回路の構成を示すものである。図３に示した構成と対比すると、カウンタ制御部２１がカウンタ１１に対応しており、変調制御部２２がデコーダ１２とＲＺ制御回路１３に対応しており、デコード値制御部２３がデコーダ１４に対応している。カウンタ制御部２１にはＮＲＺデータイネーブル信号が入力され、デコード値制御部には通信速度の設定値が入力される。そして、変調制御部２２には、カウンタ制御部２１からのカウント値、デコード値制御部２３からの開始デコード値（例えば可変値ｓ）と終了デコード値（例えば可変値ｅ＞ｓ），シリアル通信データのＮＲＺデータ信号、ＲＺ変調或いはＲＺＩ変調の設定信号が入力されている。変調制御部２２からはＲＺデータ信号が出力される。

ここで、図４（ａ）、（ｂ）に示した変調回路１０の各部分の動作を図５により説明する。図５には、以下の動作が示されている。
・通信速度の１ビット幅とクロック信号、
・ＮＲＺデータ信号、
・ＮＲＺデータイネーブル信号、
・カウンタのカウント値、
・ＲＺ復調設定時のＲＺデータ
・ＲＺＩ復調設定時のＲＺデータ

この実施例では、ＲＺ変調、或いはＲＺＩ変調は以下の手順で行われる。
（１）ＩｒＤＡ通信のＳＩＲモードにおいて、３／１６ビット幅になるように、開始デコード値ｓと終了デコード値ｅを設定する。通信速度が複数ある場合は、設定した通信速度に応じた開始デコード値ｓと終了デコード値ｅを設定する。

（２）シリアル通信データのＮＲＺデータに同期して、ＮＲＺデータイネーブル信号が「１」になると（時刻ｔ０）、この入力でカウンタ制御部２１のカウント値が「０」に初期化される（時刻ｔ１）。
（３）カウンタ制御部２１のカウント値はＮＲＺデータイネーブル信号が「０」の状態でクロック信号のカウントアップを行う（時刻ｔ１〜ｔ５）。

（４）変調制御部２２は、変調開始デコード値ｓとカウンタ制御部２１のカウント値が一致した変調開始のタイミング（時刻ｔ３）で、ＲＺ変調設定ならＮＲＺデータの極性をそのままＲＺデータとして出力し、ＲＺＩ変調設定ならＮＲＺデータの極性を反転してＲＺデータとして出力する。

（５）変調制御部２２は、変調終了デコード値ｅとカウンタ制御部２１のカウント値が一致した変調終了のタイミング（時刻ｔ４）で、ＮＲＺデータの極性とＲＺ変調設定、或いはＲＺＩ変調設定の設定に関係なく、常にＲＺデータとして「０」を出力して変調処理を終了する。

このように、本発明では変調処理をパルスを作って行うのではなく、変調開始タイミングと変調終了タイミングで行うようにしている。このため、回路のクロックの通信速度を任意に設定できると共に、複数の通信速度への対応が容易に行える。また、本発明では、パルス作成回路が不要なので回路規模を削減でき、消費電力も低減することができる。

図６（ａ）は、図３に示したカウンタ１１に、上限付きｃビット幅のカウンタ回路を用いた実施例を示すものである。このカウンタ１１は、「０〜（２のｃ乗）−１」の範囲のカウント値を出力することができる。この実施例では、図６（ｂ）に示すように、ＮＲＺデータイネーブル信号の「１」の入力で、カウンタ１１を「０」に初期化し、ＮＲＺデータイネーブルの「０」の入力時にカウンタ１１をカウントアップし、カウント値が「（２のｃ乗）−１」になった時にカウンタ１１のカウントアップを停止する制御を行う。

カウンタ１１のカウント値を上限値「（２のｃ乗）−１」で停止する制御の目的は、図６（ｂ）に破線で示すように、何らかの理由で、「１」になるべきＮＲＺデータイネーブル信号が時刻ｔ５において途絶して「０」になった時の誤動作を無くすためである。例えば、時刻ｔ５においてＮＲＺデータイネーブル信号が「０」のままの時は、時刻ｔ６においてカウンタ１１のカウント値が上限値である「（２のｃ乗）−１」になり、時刻ｔ６でカウントアップで「０」に戻ってしまう。この状態では、カウンタは「０」からカウントアップを続けるので、その後の開始デコード値ｓと終了デコード値ｅにおいてＲＺ変調、或いはＲＺＩ変調を行う誤動作が発生してしまうからである。

これに対して、カウンタ１１のカウンタ値が上限値「（２のｃ乗）−１」になった時にカウント値をこの値で停止させると、図６（ｂ）に示すように、時刻ｔ７以降において、カウンタ１１のカウント値が開始デコード値ｓと終了デコード値ｅにならないため、ＲＺ変調、或いはＲＺＩ変調の誤動作を防止することができる。なお、図６（ｂ）に示す実施例では、ＲＺＩ変調設定時の動作の図示及び説明は省略してある。

図７（ａ）は、図４（ａ）、（ｂ）に示した変調制御回路２２の内部の構成の一例を示すものである。変調制御回路２２内には、変調判定回路２４と情報保持回路２５が設けられている。変調判定回路２４にはカウント値、開始デコード値、終了デコード値、ＮＲＺデータ、ＲＺ変調／ＲＺＩ変調設定信号、及び情報保持回路２５からのＮＲＺデータ信号が入力されている。

変調判定回路２４は、カウンタ１１のカウント値と開始デコード値ｓが一致した時に変調開始タイミングと判定し、ＲＺ変調或いはＲＺＩ変調の設定がＲＺ変調ならＮＲＺデータの極性をそのままフリップフロップやラッチ回路等の情報保持回路２５に出力して、情報保持回路２５からＲＺデータを出力し、ＲＺＩ変調ならＮＲＺデータ信号の極性を反転して情報保持回路２５に出力して、情報保持回路２５からＲＺデータを出力する。また、カウンタ１１からのカウント値と終了デコード値ｅが一致した時には変調終了タイミングと判定し、ＮＲＺデータとＲＺ変調或いはＲＺＩ変調設定に関係なく、情報保持回路２５に「０」を出力してＲＺデータを出力する。

図７（ｂ）は図４（ｂ）のデコード値制御部２３の内部構成を示すものである。デコード値制御部２３の内部には、開始デコード値回路２６と終了デコード値回路２７がある。開始デコード値回路２６と終了デコード値回路２７は、通信速度の設定により、設定した通信速度に対応した開始デコード値と終了デコード値を選択して、複数の通信速度に対応できるようになっている。また、開始デコード値と終了デコード値は、通信規格に応じたパルス幅を生成できる値に設定されている。ＩｒＤＡ通信のＳＩＲモードなら、パルス幅は３／１６ビット幅になるように設定される。

図８（ａ）は、図４（ｂ）で説明した複数の通信速度に対応した変調回路の構成において、開始デコード値（可変値ｓ）の設定を無くし、開始デコード値をＮＲＺデータイネーブル信号の「１」の入力に設定した変形実施例である。この構成では、デコード値制御の開始デコード値の生成論理と変調制御の開始デコード値とカウント値の一致判定回路を省略することができるので、回路規模を更に小さくすることができる。

この実施例では、ＲＺ変調、或いはＲＺＩ変調は図９に示す以下の手順で行われる。
（１）ＩｒＤＡ通信のＳＩＲモードにおいて、３／１６ビット幅になるように、設定した通信速度に応じた終了デコード値ｅを設定する。

（４）変調制御部２２は、ＮＲＺデータイネーブル信号の「１」の入力で変調開始のタイミング（時刻ｔ１）と判定し、ＲＺ変調設定ならＮＲＺデータの極性をそのままＲＺデータとして出力し、ＲＺＩ変調設定ならＮＲＺデータの極性を反転してＲＺデータとして出力する。

図１０（ａ）は、図３に示したカウンタ１１に、ｃビット幅のカウンタ回路を用いた実施例を示すものである。このカウンタ１１は、「０〜（２のｃ乗）−１」の範囲のカウント値を繰り返し出力することができる。この実施例では、図１０（ｂ）に示すように、ＮＲＺデータイネーブル信号の「１」の入力で、カウンタ１１を「０」に初期化し、ＮＲＺデータイネーブルの「０」の入力時にカウンタ１１をカウントアップし、カウント値が「（２のｃ乗）−１」になった後は、カウンタ１１はリセットされ、カウント値「０」からのカウントアップを繰り返す動作を行う。

カウンタ１１のカウント値を「０〜（２のｃ乗）−１」の範囲で繰り返させる制御の目的は、図１０（ｂ）に破線で示すように、何らかの理由で、「１」になるべきＮＲＺデータイネーブル信号が時刻ｔ５において途絶して「０」になっても、ＲＺ変調、或いはＲＺＩ変調における誤動作を防止することができるからである。なお、図１０（ｂ）に示す実施例では、ＲＺＩ変調設定時の動作の図示及び説明は省略してある。

これは、図８（ａ）に示した構成の実施例では、何らかの理由によってＮＲＺデータイネーブル信号が途絶しても、ＲＺ変調、或いはＲＺＩ変調は、カウンタ制御部２１からのカウント値で開始されず、ＮＲＺデータイネーブル信号が「１」の入力で開始され、変調終了時は常にＲＺデータの値が「０」になるため、カウンタ１１のカウント値を上限値「（２のｃ乗）−１」で止めなくとも誤動作しないからである。

図１１は、図８（ａ）に示した変調制御回路２２の内部の構成の一例を示すものである。変調制御回路２２内には、変調判定回路２４と情報保持回路２５が設けられている。変調判定回路２４にはカウント値、ＮＲＺデータイネーブル信号、終了デコード値、ＮＲＺデータ信号、ＲＺ変調／ＲＺＩ変調設定信号、及び情報保持回路２５からのＲＺデータが入力されている。

変調判定回路２４は、ＮＲＺデータイネーブル信号の「１」の入力を変調開始タイミングと判定し、ＲＺ変調或いはＲＺＩ変調の設定がＲＺ変調ならＮＲＺデータの極性をそのまま情報保持回路２５に出力して、情報保持回路２５からＲＺデータを出力し、ＲＺＩ変調ならＮＲＺデータ信号の極性を反転して情報保持回路２５に出力して、情報保持回路２５からＲＺデータを出力する。また、カウンタ１１からのカウント値と終了デコード値が一致した時には変調終了タイミングと判定し、ＮＲＺデータとＲＺ変調或いはＲＺＩ変調設定に関係なく、情報保持回路２５に「０」を出力してＲＺデータを出力する。

このように、図８（ａ）に示した実施例では、カウンタ１１のカウント値を上限値で止める論理が不要となり、回路規模の更なる縮小を図ることができる。

図１２は本発明のデータ線通信装置４０を内蔵した電子装置として、車載装置５０の構成を示すものである。車載装置５０には、受光素子１と発光素子９を備えた赤外線通信装置４０の他に、ＧＰＳ装置４２、ナビゲーション装置４３、オーディオやビデオを再生するデッキ４４があり、相互にＬＡＮ（内部バス）４５で接続されている。このような車載装置５０に対して、赤外線ポート４７を備えた携帯電話４６や、赤外線ポート４９を備えたリモコン４８から照射した赤外線を通じて、ＧＰＳ装置４２、ナビゲーション装置４３、或いはデッキ４４を制御することができる。

例えば、携帯電話４６については、赤外線通信装置４０との双方向赤外線通信が可能であるので、車載機器５０に内蔵されたナビゲーション装置４３とリンクさせる使い方がある。この使い方では、携帯電話４６を使用してインターネットのドライブ情報に関する専用サイトに接続し、このサイトから、観光地情報、レストラン情報、駐車場情報、ショッピング情報、道路情報等を入手して、赤外線によってこれを赤外線通信装置４０に送り、ＬＡＮ４５を通じてナビゲーション装置４３に送ることが可能である。

また、例えば、ナビゲーション装置４３から、車内で設定した目的地や現在地情報を赤外線通信装置４０を介して携帯電話４６に送信することが可能である。このようにして、車内で設定した目的地情報や現在地の情報（例えばレストラン情報やショッピング情報）が携帯電話４６に送られると、ユーザーが駐車場に車両を入れ、降車した後に携帯電話４６にあるナビゲーション機能を使用して、目的地までユーザーを案内することができるというサービスが可能となる。

本発明に係るデータ通信装置を備える赤外線通信装置の概略構成を示すブロック回路図である。（ａ）は図１に示した本発明のデータ通信装置である、特定の通信速度のみに対応した変調回路の構成の一実施例の構成を示すブロック回路図、（ｂ）は（ａ）の各部分の動作を示す波形図である。図１に示した本発明のデータ通信装置である、複数の通信速度に対応した変調回路の構成の一実施例の構成を示すブロック回路図である。（ａ）は特定の通信速度のみに対応した変調回路の一実施例の構成を示すブロック回路図、（ｂ）は複数の通信速度に対応した変調回路の一実施例の構成を示すブロック回路図である。図４（ａ）、（ｂ）に示した変調回路の各部分の、ＮＲＺデータ信号及びＮＲＺデータイネーブル信号入力時の、カウント値とＲＺ変調時とＲＺＩ変調時のＲＺデータの推移を示すタイムチャートである。（ａ）は図４（ａ）、（ｂ）に示したカウント制御部に上限付きｃビット幅のカウンタ回路を採用した実施例を示すブロック図、（ｂ）は（ａ）に示したカウント回路を備えた変調回路の各部分の、ＮＲＺデータ信号及びＮＲＺデータイネーブル信号入力時の、カウント値とＲＺ変調時のＲＺデータの推移を示すタイムチャートである。（ａ）は、図４（ａ）、（ｂ）に示した変調制御回路の内部の構成の一例を示すブロック回路図、（ｂ）は図４（ｂ）のデコード値制御部の内部構成を示すブロック図である。複数の通信速度に対応した変調回路の一実施例の構成を示すブロック回路図である。図８に示した回路の各部の、ＮＲＺデータ信号及びＮＲＺデータイネーブル信号入力時の、カウント値とＲＺ変調時とＲＺＩ変調時のＲＺデータの推移を示すタイムチャートである。（ａ）は、図３に示したカウンタに、ｃビット幅のカウンタ回路を用いた実施例を示すブロック回路図、（ｂ）は図８（ａ）に示した変調回路に、ＮＲＺデータ信号及びＮＲＺデータイネーブル信号入力時の、カウント値とＲＺ変調時のＲＺデータの推移を示すタイムチャートである。図８（ａ）に示した変調制御回路の内部の構成の一例を示すブロック回路図である。本発明のデータ通信装置を内蔵した電子装置である車載装置の構成を示す構成図である。

符号の説明

１受光素子
９発行素子
１０変調回路（データ通信装置）
１１カウンタ
１２、１６デコーダ
１３ＲＺ制御回路
１４クロック発生回路
１５通信速度設定回路
２１カウンタ制御部
２２変調制御部
２４変調判定回路
２５情報保持回路
２６開始デコード値回路
４０赤外線通信装置
４３ナビゲーション装置
４６携帯電話
４７赤外線ポート
５０車載装置

Claims

シリアルデータと、これに同期するデータの区切りを示す信号が入力され、特定の通信速度に応じたＲＺ，或いはＲＺＩ変調信号を出力するデータ通信装置であって、
クロック発生回路と、該クロックのパルス数を計数するカウンタとを備え、
前記データの区切りを示す信号の入力によって前記カウンタをリセットし、
ＲＺ変調設定時には、カウンタが予め定められた開始デコード値に達した時には前記シリアルデータの極性をＲＺデータにそのまま出力し、カウンタが予め定められた終了デコード値に達した時には無条件でＲＺデータを「０」にし、
ＲＺＩ変調設定時には、カウンタが前記開始デコード値に達した時には前記シリアルデータの極性をＲＺＩデータに反転して出力し、カウンタが前記終了デコード値に達した時には無条件でＲＺデータを「０」にすることを特徴とするデータ通信装置。
シリアルデータと、これに同期するデータの区切りを示す信号が入力され、通信速度に応じたＲＺ，或いはＲＺＩ変調信号を出力するデータ通信装置であって、
クロック発生回路と、該クロックのパルス数を計数するカウンタと、を備え、
前記データの区切りを示す信号の入力によって前記カウンタをリセットし、
ＲＺ変調設定時には、カウンタが前記通信速度に応じて予め定められた開始デコード値に達した時には前記シリアルデータの極性をＲＺデータにそのまま出力し、カウンタが前記通信速度に応じて予め定められた終了デコード値に達した時には無条件でＲＺデータを「０」にし、
ＲＺＩ変調設定時には、カウンタが前記通信速度に応じた前記開始デコード値に達した時には前記シリアルデータの極性をＲＺＩデータに反転して出力し、カウンタが前記通信速度に応じた前記終了デコード値に達した時には無条件でＲＺデータを「０」にすることを特徴とするデータ通信装置。
前記カウンタは、前記データの区切りを示す信号の入力が所定時間無かった時に、特定の値でカウントアップを停止することを特徴とする請求項１又は２に記載のデータ通信装置。
前記開始デコード値が前記データの区切りを示す信号の入力によるカウンタのリセット値であることを特徴とする請求項１から３の何れか１項に記載のデータ通信装置。