[go: up one dir, main page]

JP5176557B2 - 電極パターンおよびワイヤボンディング方法 - Google Patents

電極パターンおよびワイヤボンディング方法 Download PDF

Info

Publication number
JP5176557B2
JP5176557B2 JP2008008066A JP2008008066A JP5176557B2 JP 5176557 B2 JP5176557 B2 JP 5176557B2 JP 2008008066 A JP2008008066 A JP 2008008066A JP 2008008066 A JP2008008066 A JP 2008008066A JP 5176557 B2 JP5176557 B2 JP 5176557B2
Authority
JP
Japan
Prior art keywords
wire bonding
electrode pattern
pattern
wire
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008008066A
Other languages
English (en)
Other versions
JP2008263165A5 (ja
JP2008263165A (ja
Inventor
義浩 久
勉 山口
秀幸 田中
和則 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008008066A priority Critical patent/JP5176557B2/ja
Priority to TW097107465A priority patent/TWI387171B/zh
Priority to KR1020080020362A priority patent/KR100941106B1/ko
Priority to US12/042,650 priority patent/US7550673B2/en
Priority to CN2008100830350A priority patent/CN101272034B/zh
Publication of JP2008263165A publication Critical patent/JP2008263165A/ja
Publication of JP2008263165A5 publication Critical patent/JP2008263165A5/ja
Application granted granted Critical
Publication of JP5176557B2 publication Critical patent/JP5176557B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

この発明は、半導体装置や基板などの電極上にワイヤボンドを行うための電極パターンおよびワイヤボンディング方法に関するものである。
電極と金属ワイヤを結線するワイヤボンディングを行う際、ボンディング装置にボンディング位置をティーチングする必要がある。通常、Ａｕボールなどでワイヤボンディングする際、Ａｕボールがワイヤボンディングされる電極内に充分に収まるように設計されている。半導体装置製造の際のワイヤボンディング工程において、ワイヤボンディング装置が結線すべき場所を把握するための技術として特開２００１−３２６２４１号公報に記載のものがある。
レーザダイオードにワイヤボンディングする場合には、ワイヤボンディング用の電極パターンは細長い形状をしている。記録型レーザダイオードは、記録時の倍速が上がるにつれてレーザダイオードに要求される光出力が益々増大する一方で、低価格化の要求が非常に強い。これらの要求に応えるため、高出力を得るためにはレーザダイオードの縦方向の長さを長くし、低価格化のためにはレーザダイオードの横方向の長さを縮めて、単一ウエハ内から取れるチップ数を増やしている。そのため、例えば３５０ｍＷ級の記録型高出力レーザダイオードの場合、縦方向長さは２０００μｍ超、横方向長さは１５０μｍ以下という非常に細長い形状となっている。
記録型高出力レーザダイオードのパッケージへの実装形態は、アイレット上にサブマウントとレーザダイオードをＡｕＳｎ半田等で接着している。そしてレーザダイオードの電極と、リードもしくはアイレットとをワイヤボンディングするが、電極上の所定の位置にＡｕボールを形成するために、電極端部の特徴的なパターンを認識し、次にレーザの長手方向に所定量ずらした場所にＡｕボールをボンディングしている。アイレット上にサブマウントとレーザダイオードを接着する際、組立装置の精度の影響によりアイレットの中心線とレーザダイオードの中心線が最大２°程度傾くことがわかっている。
特開２００１−３２６２４１号公報
レーザダイオード中心とアイレット中心に傾きがない場合、Ａｕボールは電極中心にボンディングできる。しかし、傾きがあるとＡｕボールが電極外にはみ出してしまうという問題があった。電極の長手方向の長さが長く、短辺方向の長さ（電極幅）が短いと短辺方向へのずれが大きくなり、Ａｕボールのはみ出し量が多くなる。電極端部のすぐ近傍にＡｕボールを形成すれば傾き誤差によるＡｕボールはみ出し量を少なくできるが、この場合、Ａｕボール近傍と離れた場所ではレーザダイオードに供給できる電流密度が変わってしまい正常なレーザダイオードの動作が困難になるという問題があった。そのため、Ａｕボールはレーザダイオードの中心付近に形成する必要がある。記録型高出力レーザダイオードのように細長い電極パターンにＡｕボールを形成する場合にはその影響はより顕著となる。
本発明は、上記のような問題を解消するためになされたもので、精度よくワイヤボンディングを行うことができる電極パターンおよびワイヤボンディング方法を提供するものである。
この発明に係る電極パターンは、短辺と長辺を有するワイヤボンド用の電極パターンであって、ワイヤボンドの位置を決めるための基準位置を示すワイヤボンド基準パターンとワイヤボンド認識パターンを有し、前記電極パターンに接着されたワイヤボンディング用の金属部位で前記短辺に平行な方向の幅が最大となる位置を通る前記短辺に平行な方向の線と前記基準位置との距離Ｌと、前記ワイヤボンド認識パターンの前記長辺方向における中心を通る前記短辺に平行な方向の線と前記金属部位の前記短辺に平行な方向の幅が最大となる位置を通る前記短辺に平行な方向の線との距離Ｌｂが
Ｌ≧１４．３×（Ｗ−３ｄ／４）（μｍ）
Ｌｂ≦１４．３×（Ｗ−３ｄ／４）（μｍ）
ただし、
ｄ：電極パターンに接着されたワイヤボンディング用金属部位の前記短辺に平行な方向の幅の最大値（μｍ）
Ｗ：電極パターンの短辺に平行な方向の幅（μｍ）
であることを特徴とする電極パターンである。
本発明は、上述の構成を備えることにより、細長い電極パターンの任意の位置に、ワイヤボンディング用ワイヤを形成することができる電極パターンを得ることができる。
実施の形態１．
図１に本発明の実施の形態に係るワイヤボンド用の電極パターンの概略図を示す。また、図２に本発明の実施の形態に係るワイヤボンド用の電極パターンを用いた半導体素子の概略図を示す。以下、図１、図２を用いて説明する。本発明の実施の形態では細長いレーザダイオードチップにワイヤボンドを行った半導体素子を例とする。レーザダイオードチップには、ワイヤボンドのための電極パターン１０３が形成されている。この電極パターン１０３上のワイヤボンドを行う領域１１１内に直径ｄのＡｕボール１０９を形成してワイヤボンドを行う。その際、図２に示すアイレット２０１中心とレーザダイオード２０５の中心の傾きずれが無い状態（θ＝０）のときには、中心が電極パターン１０３の短辺に平行な方向における中心を通る長辺方向の線上となるように、Ａｕボール１０９を形成してワイヤボンドを行う。電極パターン１０３にはワイヤボンド認識パターン１０７となる特徴的なパターンが形成されている。本実施の形態では電極パターン１０３の長手方向の１辺に矩形の切り抜きを形成し、ワイヤボンド認識パターン１０７としている。各寸法を以下のように定める。
Ｌ：電極パターンのエッジ部（電極端部１０５）とワイヤボンド領域１１１に形成されたＡｕボール１０９の中心との最短距離（μｍ）
Ｌｂ：ワイヤボンド認識パターン１０７の長辺方向における中心を通る短辺に平行な方向の線とワイヤボンド領域１１１に形成されたＡｕボール１０９の中心との最短距離（μｍ）
ｄ：Ａｕボール１０９の直径（μｍ）
Ｗ：電極パターン１０３の短辺に平行な方向の幅（μｍ）
アイレット２０１中心とレーザダイオード２０５の中心の傾きずれ量θは組立て装置精度より最大２°となる。ワイヤボンド領域１１１にＡｕボール１０９を形成する際に、ワイヤボンド領域１１１からはみ出す量をｘとすると、ｘは次式で表される。
ｘ＝ｄ／２−Ｗ／２＋Ｌｔａｎθ（μｍ）
ここではみ出し量ｘをｄ／８まで許容した場合、ｔａｎ２°＝０．０３４９なので、ＬとＬｂはそれぞれ次式となる。
Ｌ＝１４．３×（Ｗ−３ｄ／４）（μｍ）
Ｌｂ＝１４．３×（Ｗ−３ｄ／４）（μｍ）
本実施の形態では、電極端部１０５をワイヤボンドの位置を特定するための基準となるワイヤボンド基準パターンとしている。このワイヤボンド基準パターンとワイヤボンド領域１１１内の直径ｄのＡｕボール１０９の中心との距離Ｌが、
Ｌ≧１４．３×（Ｗ−３ｄ／４）（μｍ）となる位置にワイヤボンドされる。このとき、電極パターン１０３上に形成されたワイヤボンド認識パターン１０７の長手方向における中心を通る短辺に平行な方向の線とＡｕボール１０９の中心との距離Ｌｂは
Ｌｂ≦１４．３×（Ｗ−３ｄ／４）（μｍ）
となるように位置決めされる。記録型高出力レーザダイオードを例にすると、レーザダイオードの長手方向の長さを２０００μｍ、幅１２０μｍ、電極の幅を８０μｍとして、Ａｕボール径が８０±１０μｍでは、Ｌは２８６μｍ程度となり、ワイヤボンド認識パターン無しでは、細長い電極の端の方にしかＡｕボールが形成できず、注入される電流密度が電極上端部と下端部で変わってしまい、レーザダイオードの動作が安定しない。本発明のワイヤボンド認識パターンを所望の位置に形成することにより、注入される電流密度の不均一を簡単に解消することができる。
本実施の形態では、ワイヤボンド基準パターンとして電極端部１０５を用いたが、電極端部以外にも、電極内の特徴的なパターンをワイヤボンド基準パターンとすることができる。例えば、電極パターン１０３の四隅のひとつには、チップの前後確認等のための切り欠きが形成されており、この切り欠きをワイヤボンド基準パターンとすることもできる。本実施の形態では、この切り欠きは矩形を組合わせた形状となっているが、円形や三角形など他の形状でも構わない。また、本実施の形態では、Ａｕボール１０９を形成してワイヤボンドを行ったが、ウェッジボンドの場合にはＡｕボールを形成せず、ワイヤ先端を超音波圧着して結線する。
実施の形態２．
図３および図４に本発明の実施の形態２に係るワイヤボンド用の電極パターンの概略図を示す。実施の形態１では、図１に示すようにワイヤボンド認識パターン１０７を矩形の切り欠きパターンとしていたが、本実施の形態ではワイヤボンド認識パターンを図３に示すような丸い認識パターン形状、あるいは図４に示すような三角形状にした。円状のワイヤボンド認識パターン３０７では、このワイヤボンド認識パターン３０７を小さくした場合や、加工精度の低いエッチング法を用いた場合にエッチングだれが生じても、形状は丸い円状のまま変わらず、認識エラーを防ぐことができる。また、三角形状のワイヤボンド認識パターン４０７の場合は、同じ大きさの四角い形状に比べて直線部の長さを長くできるためにエッチングだれ等によるパターン崩れの影響を少なくすることができる効果がある。
ワイヤボンド認識パターン３０７、４０７は電極パターン３０３、４０３の長手方向の一辺の側部に形成することによりリフトオフ法で容易に形成することができる。また、エッチング等の方法を用いる場合には、図５に示すように、ワイヤボンド認識パターン５０７を電極パターン５０３の内部に形成してもよい。
実施の形態３．
本実施の形態は、ワイヤボンド認識パターンを認識しワイヤボンディングを行う方法に関するものである。
図１および図２を参照し、アイトレット２０１の外形を認識することでワイヤボンド認識パターン１０７のおおよその位置を知ることができる。次に、電極パターン１０３に形成されたワイヤボンド認識パターン１０７を認識する。このとき必要であればカメラ倍率を変更してワイヤボンド認識パターン１０７を認識する。最後にワイヤ２１１、２１３でワイヤボンドを行い、リード２０７、ＧＮＤへの結線を行う。この方法を用いた場合、アイレット２０１上のレーザダイオード２０５が、設定ミス、プリアライメントの不具合等や位置決め治具の不具合等で所定の位置からずれてしまったときにそれを即座に見つけることが可能となる。すなわちアイレット外形の認識後に予想位置にワイヤボンド認識パターンがないため、装置はそこで停止する。これはレーザダイオード接着工程での位置ずれ不良品の生産を最低限にできるため、不良品を作り続けることによるロスを抑える効果がある。
実施の形態４．
本実施の形態は、ワイヤボンド認識パターンを認識しワイヤボンディングを行う他の方法に関するものである。
実施の形態３と同様に、アイトレットの外形を認識することでワイヤボンド認識パターンのおおよその位置を知ることができる。次に、ワイヤボンドの基準となるワイヤボンド基準パターンを認識する。本実施の形態では、電極端部１０５をワイヤボンド基準パターンとして用いる。次に電極パターン１０３に形成されたワイヤボンド認識パターン１０７を認識する。このとき、必要であればカメラ倍率を変更してワイヤボンド認識パターン１０７を認識する。最後にワイヤボンドを行う。この方法を用いた場合、一旦チップの位置を確認するので、実施の形態３よりも正確にワイヤボンド認識パターン１０７の位置を認識することができる。また、電極パターン１０３の四隅のひとつに形成された切り欠きをワイヤボンド基準パターンとして位置確認に使用することもできる。本実施の形態では、この切り欠きは矩形を組合わせた形状となっているが、円形や三角形など他の形状でも構わない。
実施の形態５．
本実施の形態は、ワイヤボンド認識パターンを認識しワイヤボンディングを行う他の方法に関するものである。
まず図１を参照し、アイトレットの外形を認識することでワイヤボンド認識パターン１０７のおおよその位置を知ることができる。次に、電極パターン１０３に形成されたワイヤボンド認識パターン１０７を認識する。このとき必要であればカメラ倍率を変更してワイヤボンド認識パターン１０７を認識する。次に予想される位置にある電極端部１０５のパターンを認識し、最後にワイヤボンドを行う。この方法を用いた場合、実施の形態３のように接着工程での位置ずれを検知できるのに加えて、異機種のレーザダイオードチップを接着してしまったときの不良をすぐに検知できる。レーザダイオードチップは出力できる光パワーにより、レーザダイオード長手方向の長さが異なるので、異機種のチップの場合、電極端部のパターンを認識できなくなり、装置は停止するため、異機種チップ搭載不良を作り続けることによるロスを抑える効果がある。また、電極パターン１０３の四隅のひとつに形成された切り欠きを電極端部の確認に使用することもできる。本実施の形態では、この切り欠きは矩形を組合わせた形状となっているが、円形や三角形など他の形状でも構わない。
なお、本発明は、短辺と長辺を有する電極パターンに関するものであるが、アイレットの中心線に対するレーザダイオードの中心線の傾きずれによる影響は、電極パターンの短辺方向の幅Ｗが小さいほど大きい。Ｗが大きい場合には、ずれに対するマージンが大きくなるが、Ｗが１００μｍ以下になるとこのマージンがほとんど無くなる。従って、本発明は、Ｗが１００μｍ以下の場合に特に効果を有する。
なお、本発明は、記録型高出力レーザダイオードについて説明してきたが、それ以外にも赤色レーザダイオードや青紫色レーザダイオード、通信用レーザダイオード、ＬＥＤ、その他の半導体装置、またはパッケージや基板上等の配線パターンなどのワイヤボンディングを行う電極パターンにも適応することができる。
本発明の実施の形態における電極パターンを示す概略図 本発明の実施の形態における電極パターンを用いた半導体素子の概略図 本発明の実施の形態における電極パターンを示す概略図 本発明の実施の形態における電極パターンを示す概略図 本発明の実施の形態における電極パターンを示す概略図
符号の説明
１０３ 電極パターン
１０５ 電極端部
１０７ ワイヤボンド認識パターン
１０９ Ａｕボール
３０３ 電極パターン
３０７ ワイヤボンド認識パターン
４０３ 電極パターン
４０７ ワイヤボンド認識パターン
５０３ 電極パターン
５０７ ワイヤボンド認識パターン

Claims (8)

  1. 短辺と長辺を有するワイヤボンド用の電極パターンであって、
    ワイヤボンドの位置を決めるための基準位置を示すワイヤボンド基準パターンとワイヤボンド認識パターンを有し、
    前記電極パターンに接着されたワイヤボンディング用の金属部位で前記短辺に平行な方向の幅が最大となる位置を通る前記短辺に平行な方向の線と前記基準位置との距離Ｌと、
    前記ワイヤボンド認識パターンの前記長辺方向における中心を通る前記短辺に平行な方向の線と前記金属部位の前記短辺に平行な方向の幅が最大となる位置を通る前記短辺に平行な方向の線との距離Ｌｂが
    Ｌ≧１４．３×（Ｗ−３ｄ／４）（μｍ）
    Ｌｂ≦１４．３×（Ｗ−３ｄ／４）（μｍ）
    ただし、
    ｄ：電極パターンに接着されたワイヤボンディング用金属部位の前記短辺に平行な方向の幅の最大値（μｍ）
    Ｗ：電極パターンの短辺に平行な方向の幅（μｍ）
    であることを特徴とする電極パターン。
  2. 前記ワイヤボンド基準パターンが電極パターン端部であることを特徴とする請求項１に記載の電極パターン。
  3. 前記電極パターンに接着された前記ワイヤボンディング用金属部位がＡｕボールであることを特徴とする請求項１あるいは２に記載の電極パターン。
  4. 前記電極パターンに接着された前記ワイヤボンディング用金属部位が、ウェッジボンドのためにつぶされたワイヤ端部であることを特徴とする請求項１あるいは２に記載の電極パターン。
  5. 前記Ｗが１００μｍ以下であることを特徴とする請求項１乃至４のいずれか１項に記載の電極パターン。
  6. 請求項１乃至５のいずれか１項に記載の電極パターンにワイヤボンドするワイヤボンディング方法であって、パッケージ外形を認識した後に前記ワイヤボンド用認識パターンを認識してワイヤボンド位置を決め、ワイヤボンドを行うことを特徴とするワイヤボンディング方法。
  7. 請求項１乃至５のいずれか１項に記載の電極パターンにワイヤボンドするワイヤボンディング方法であって、パッケージ外形を認識した後に前記ワイヤボンド基準パターンを認識し、さらに前記ワイヤボンド用認識パターンを認識した後にワイヤボンドを行うことを特徴とするワイヤボンディング方法。
  8. 請求項１乃至５のいずれか１項に記載の電極パターンにワイヤボンドするワイヤボンディング方法であって、パッケージ外形を認識した後に前記ワイヤボンド用認識パターンを認識し、さらに電極端のパターンを認識した後にワイヤボンドを行うことを特徴とするワイヤボンディング方法。
JP2008008066A 2007-03-19 2008-01-17 電極パターンおよびワイヤボンディング方法 Active JP5176557B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008008066A JP5176557B2 (ja) 2007-03-19 2008-01-17 電極パターンおよびワイヤボンディング方法
TW097107465A TWI387171B (zh) 2007-03-19 2008-03-04 電極圖案及線焊接方法
KR1020080020362A KR100941106B1 (ko) 2007-03-19 2008-03-05 전극 패턴 및 와이어본딩 방법
US12/042,650 US7550673B2 (en) 2007-03-19 2008-03-05 Electrode pattern and wire bonding method
CN2008100830350A CN101272034B (zh) 2007-03-19 2008-03-18 电极图形以及引线接合方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007070684 2007-03-19
JP2007070684 2007-03-19
JP2008008066A JP5176557B2 (ja) 2007-03-19 2008-01-17 電極パターンおよびワイヤボンディング方法

Publications (3)

Publication Number Publication Date
JP2008263165A JP2008263165A (ja) 2008-10-30
JP2008263165A5 JP2008263165A5 (ja) 2011-01-20
JP5176557B2 true JP5176557B2 (ja) 2013-04-03

Family

ID=39985396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008008066A Active JP5176557B2 (ja) 2007-03-19 2008-01-17 電極パターンおよびワイヤボンディング方法

Country Status (4)

Country Link
JP (1) JP5176557B2 (ja)
KR (1) KR100941106B1 (ja)
CN (1) CN101272034B (ja)
TW (1) TWI387171B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5441590B2 (ja) * 2009-09-29 2014-03-12 大王製紙株式会社 パンツタイプ使い捨ておむつ
JP6901902B2 (ja) * 2017-04-27 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102706879B1 (ko) * 2021-12-24 2024-09-13 주식회사 유라코퍼레이션 Pcb기판

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291126A (ja) 1986-06-11 1987-12-17 Fuji Xerox Co Ltd パタ−ン認識マ−ク
JPS63133638A (ja) * 1986-11-26 1988-06-06 Toshiba Corp ワイヤボンデイング方法
JP2621420B2 (ja) * 1988-09-28 1997-06-18 日本電気株式会社 半導体装置のボンディングパッド
JP2992427B2 (ja) * 1993-07-16 1999-12-20 株式会社カイジョー ワイヤボンディング装置及びその方法
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2982794B1 (ja) 1998-06-17 1999-11-29 日本電気株式会社 半導体装置
JP2001024303A (ja) 1999-07-09 2001-01-26 Nippon Avionics Co Ltd 認識マーク
JP4352579B2 (ja) * 2000-05-16 2009-10-28 沖電気工業株式会社 半導体チップ及びその製造方法
US6789724B2 (en) * 2001-07-06 2004-09-14 Erico International Corporation Welding apparatus and method
AU2003220938A1 (en) * 2002-05-28 2003-12-12 Hitachi Chemical Co., Ltd. Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them
US7042098B2 (en) 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品

Also Published As

Publication number Publication date
TWI387171B (zh) 2013-02-21
CN101272034B (zh) 2010-09-29
TW200843265A (en) 2008-11-01
JP2008263165A (ja) 2008-10-30
KR100941106B1 (ko) 2010-02-10
CN101272034A (zh) 2008-09-24
KR20080085687A (ko) 2008-09-24

Similar Documents

Publication Publication Date Title
US7361983B2 (en) Semiconductor device and semiconductor assembly module with a gap-controlling lead structure
US20100052125A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US9136225B2 (en) Semiconductor device manufacturing method
JP2008186891A (ja) モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP5714157B1 (ja) パワー半導体装置
JP4768384B2 (ja) 光伝送路保持部材及び光モジュール
JP5176557B2 (ja) 電極パターンおよびワイヤボンディング方法
CN106469689A (zh) 电子元件及其形成方法
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
KR20180045842A (ko) 칩 패키징 구조 및 관련된 인너 리드 본딩 방법
JP2010040884A (ja) 半導体装置及び半導体チップのボンディング方法
US7550673B2 (en) Electrode pattern and wire bonding method
CN110660681A (zh) 一种倒装芯片组件及其封装方法
JP2007227724A (ja) 半導体発光装置
JP6255936B2 (ja) 半導体装置、半導体装置の製造方法
JP3469840B2 (ja) 半導体装置
JP5017066B2 (ja) 光半導体素子用ステムの製造方法
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP4960519B2 (ja) 光伝送路保持部材及び光モジュール
JP2008147427A (ja) 電子部品装置及び電子部品の実装方法
JP2009170543A (ja) 電力変換装置およびその製造方法
JP2010003909A (ja) 半導体装置の製造方法
US10020225B2 (en) Method of manufacturing semiconductor device
JP2005150294A (ja) 半導体装置およびその製造方法
JP2011249546A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

R150 Certificate of patent or registration of utility model

Ref document number: 5176557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250