[go: up one dir, main page]

JP5151172B2 - 画素回路および表示装置 - Google Patents

画素回路および表示装置 Download PDF

Info

Publication number
JP5151172B2
JP5151172B2 JP2007033509A JP2007033509A JP5151172B2 JP 5151172 B2 JP5151172 B2 JP 5151172B2 JP 2007033509 A JP2007033509 A JP 2007033509A JP 2007033509 A JP2007033509 A JP 2007033509A JP 5151172 B2 JP5151172 B2 JP 5151172B2
Authority
JP
Japan
Prior art keywords
wiring
layer
data
drive
switch transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007033509A
Other languages
English (en)
Other versions
JP2008197457A (ja
Inventor
徹雄 三並
幸人 飯田
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007033509A priority Critical patent/JP5151172B2/ja
Priority to KR1020080007419A priority patent/KR101529313B1/ko
Priority to TW105102572A priority patent/TWI613634B/zh
Priority to TW102123483A priority patent/TWI615826B/zh
Priority to TW097102945A priority patent/TWI410924B/zh
Priority to US12/010,675 priority patent/US8013812B2/en
Priority to CN2008100047962A priority patent/CN101246661B/zh
Publication of JP2008197457A publication Critical patent/JP2008197457A/ja
Priority to US13/137,707 priority patent/US8730134B2/en
Priority to US13/644,282 priority patent/US8552937B2/en
Application granted granted Critical
Publication of JP5151172B2 publication Critical patent/JP5151172B2/ja
Priority to US14/230,540 priority patent/US8994623B2/en
Priority to KR1020140065621A priority patent/KR101624033B1/ko
Priority to US14/556,508 priority patent/US9324738B2/en
Priority to KR1020150074193A priority patent/KR101643666B1/ko
Priority to US15/086,845 priority patent/US9483980B2/en
Priority to KR1020160059008A priority patent/KR101754533B1/ko
Priority to KR1020160059011A priority patent/KR101755156B1/ko
Priority to US15/336,366 priority patent/US10147355B2/en
Priority to KR1020170082567A priority patent/KR101891923B1/ko
Priority to US15/947,056 priority patent/US10586492B2/en
Priority to KR1020180093170A priority patent/KR102007710B1/ko
Priority to KR1020190092858A priority patent/KR20190092359A/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機ＥＬ（Electro Luminescence）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路がマトリクス状に配列された表示装置に係り、特に各画素回路内に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型表示装置に関するものである。
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自然発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度は、それに流れる電流値によって制御することにより発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様に、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精度のディスプレイの実現が難しいなどの問題があるため、各画素回路内部の発光素子に流れる電流を画素回路内部に設けた能動素子、一般にはＴＦＴ（Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
図１は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図１に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、水平セレクタ３により選択され、輝度情報に応じたデータ信号が供給されるデータ配線ＤＴＬ１〜ＤＴＬｎ、およびライトスキャナ４により選択的に駆動される走査線ＷＳＬ１〜ＷＳＬｍを有する。
なお、水平セレクタ３、ライトスキャナ４に関しては、多結晶シリコン上に形成する場合や、ＭＯＳＩＣなどで画素の周辺に形成することもある。
図２は、図１の画素回路２ａの一構成例を示す回路図である（たとえば、特許文献１、２を参照）。
図２の画素回路２ａは、多数提案されている回路のうちでもっとも単純な回路構成であり、いわゆる２トランジスタ駆動方式の回路である。
図２の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびＴＦＴ１２、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１３を有する。また、図２において、ＤＴＬはデータ配線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図２その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図２ではＴＦＴ１１のソースが電源電位ＶCCに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図２の画素回路２ａの動作は以下の通りである。
ステップＳＴ１：
走査線ＷＳＬを選択状態（ここでは低レベル）とし、データ配線ＤＴＬに書き込み電位Ｖdataを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶdataとなる。
ステップＳＴ２：
走査線ＷＳＬを非選択状態（ここでは高レベル）とすると、データ配線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。
ステップＳＴ３：
ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記ステップＳＴ１のように、走査線ＷＳＬを選択してデータ配線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図２の画素回路２ａでは、一度、Ｖdataの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。
上述したように、画素回路２ａでは、ドライブトランジスタであるＴＦＴ１１のゲート印加電圧を変化させることで、ＥＬ発光素子１３に流れる電流値を制御している。
このとき、ｐチャネルのドライブトランジスタのソースは電源電位ＶCCに接続されており、このＴＦＴ１１は常に飽和領域で動作している。よって、下記の式１に示した値を持つ定電流源となっている。
（数１）
Ｉds＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖgs−｜Ｖｔｈ｜）2 …（１）
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲ−ト容量を、Ｗはゲ−ト幅を、Ｌはゲ−ト長を、ＶgsはＴＦＴ１１のゲ−ト・ソ−ス間電圧を、ＶthはＴＦＴ１１のしきい値をそれぞれ示している。
単純マトリクス型画像表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクスでは、上述したように、書き込み終了後も発光素子が発光を継続するため、単純マトリクスに比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
図３は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。図３において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図３に示すように、時間が経過すると劣化してしまう。
しかしながら、図２の２トランジスタ駆動は定電流駆動のために有機ＥＬ素子には上述したように定電流が流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度は経時劣化することはない。
ところで、図２の画素回路２ａは、ｐチャネルのＴＦＴにより構成されているが、ｎチャネルのＴＦＴにより構成することができれば、ＴＦＴ作製において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
次に、トランジスタをｎチャネルＴＦＴに置き換えた基本的な画素回路について説明する。
図４は、図２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。
図４の画素回路２ｂは、ｎチャネルＴＦＴ２１およびＴＦＴ２２、キャパシタＣ２１、発光素子である有機ＥＬ素子（ＯＬＥＤ）２３を有する。また、図４において、ＤＴＬはデータ配線を、ＷＳＬは走査線をそれぞれ示している。
この画素回路２ｂでは、ドライブトランジスタとしてＴＦＴ２１のドレイン側が電源電位ＶCCに接続され、ソースはＥＬ素子２３のアノードに接続されており、ソースフォロワー回路を形成している。
図５は、初期状態におけるドライブトランジスタとしてのＴＦＴ２１とＥＬ素子２３の動作点を示す図である。図５において、横軸はＴＦＴ２１のドレイン・ソース間電圧Ｖｄｓを、縦軸はドレイン・ソース間電流Ｉｄｓをそれぞれ示している。
図５に示すように、ソース電圧はドライブトランジスタであるＴＦＴ２１とＥＬ素子２３との動作点で決まり、その電圧はゲート電圧によって異なる値を持つ。
このＴＦＴ２１は飽和領域で駆動されるので、動作点のソース電圧に対したＶｇｓに関して上記式１に示した方程式の電流値の電流Ｉｄｓを流す。
ＵＳＰ５，６８４，３６５ 特開平８−２３４６８３号公報
上述した画素回路は、最も単純な回路であるが、実際には、有機ＥＬ素子と直列に接続されているドライブトランジスタや、移動度やしきい値キャンセル用のＴＦＴ等が設けられる。
これらのＴＦＴは、アクティブマトリクス型有機ＥＬディスプレイパネルの両側あるいは片側に配置されている垂直スキャナによってゲートパルスが生成され、このパルス信号が配線を通してマトリクス配列された画素回路の所望のＴＦＴのゲートに印加される。
このパルス信号が印加されるＴＦＴが２あるいはそれ以上存在する場合には、各パルス信号を印加するタイミングが重要となる。
ところが、図６に示すように、ライトスキャナの最終段のバッファ４０を通して、画素回路２ａ内のトランジスタ（ＴＦＴ）のゲートにパルス信号を印加している駆動配線４１には、一般にＭｏ（モリブデン）が用いられ、その配線抵抗値ｒの影響により、パルスの遅延、トランジェントの変化が生じる。そのため、タイミングにずれが生じ、シェーディングやスジムラが発生する。各画素回路２ａ内のトランジスタのゲートまでの配線抵抗は、スキャナから離れるほど増加する。
よって、パネルの両端を比較した場合、たとえば移動度補正期間に差が生じ、輝度の差が生じる。
また、最適な移動度補正期間からずれるため、移動度のばらつきを補正しきれない画素が出現し、スジとして視認されるという不利益があった。
本発明は、ゲートパルスの配線抵抗に起因するシェーディング、スジムラの発生を抑止することが可能な画素回路および表示装置を提供することにある。
本発明の第１の観点の画素回路は、制御端子への駆動信号を受けて導通状態が制御される少なくとも１つのスイッチトランジスタと、上記駆動信号が伝搬される駆動配線と、データ信号が伝搬されるデータ配線と、を含む画素回路を有し、上記駆動配線は、第１配線層に形成され、上記スイッチトランジスタの上記制御端子に接続され、上記データ配線は、第２配線層に形成され、かつ上記データ配線は、上記第２配線層および上記スイッチトランジスタの半導体層と異なる層に設けられた配線を介して上記スイッチトランジスタの第１端子に接続され、上記第２配線層は、上記第１配線層と異なる層に形成されている。
好適には、上記駆動配線は、上記データ配線と同一材料にて形成されている。
好適には、上記駆動配線、および上記異なる層に設けられた配線は、上記データ配線と同一材料にて形成されている。
本発明の第２の観点の表示装置は、制御端子への駆動信号を受けて導通状態が制御される少なくとも１つのスイッチトランジスタと、上記駆動信号が伝搬される駆動配線と、データ信号が伝搬されるデータ配線と、流れる電流に応じて輝度が変化する電気光学素子と、を含み、マトリクス状に配列されている複数の画素回路と、上記駆動信号を上記駆動配線に出力する第１のスキャナと、上記データ信号を上記データ配線に出力する第２のスキャナと、を有し、上記駆動配線は、第１配線層に形成され、上記スイッチトランジスタの上記制御端子と上記第１のスキャナとを接続し、上記データ配線は、第２配線層に形成され、かつ上記データ配線は、上記第２配線層および上記スイッチトランジスタの半導体層と異なる層に設けられた配線を介して上記スイッチトランジスタの第１端子に接続されるとともに、上記第２のスキャナと接続され、上記第２配線層は、上記第１配線層と異なる層に形成されている。
好適には、上記駆動配線層は、上記データ配線層と同一材料にて形成されている。
好適には、上記駆動配線層は、Ａｌにて形成されている。
本発明によれば、少なくとも１つのスイッチトランジスタと、駆動配線およびデータ配線を有する画素回路において、駆動配線が第１配線層に形成され、データ配線が第２配線層に形成され、第２配線層は、第１配線層と異なる層に形成されるように多層配線化されている。
本発明によれば、ゲートパルスの配線抵抗に起因するシューティング、スジムラの発生を抑圧することができる。
以下、本発明の実施形態を図面に関連づけて説明する。
図７は、本発明の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図８は、本実施形態に係る画素回路の具体的な構成を示す回路図である。
この表示装置１００は、図７および図８に示すように、画素回路１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、第１のオートゼロ回路（ＡＺＲＤ１）１０６、第２のオートゼロ回路（ＡＺＲＤ２）１０７、水平セレクタ１０３により選択され輝度情報に応じたデータ信号が供給されるデータ配線ＤＴＬ、ライトスキャナ１０４により選択駆動される第１の駆動配線としての走査線ＷＳＬ、ドライブスキャナ１０５により選択駆動される第２の駆動配線としての駆動線ＤＳＬ、第１のオートゼロ回路１０６により選択駆動される第４の駆動配線としての第１のオートゼロ線ＡＺＬ１、および第２のオートゼロ回路１０７により選択駆動される第３の駆動配線としての第２のオートゼロ線ＡＺＬ２を有する。
本実施形態に係る画素回路１０１は、図７および図８に示すように、ｐチャネルＴＦＴ１１１、ｎチャネルＴＦＴ１１２〜ＴＦＴ１１５、キャパシタＣ１１１、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１６、第１のノードＮＤ１１１、および第２のＮＤ１１２を有する。
ＴＦＴ１１４により第１のスイッチトランジスタが形成され、ＴＦＴ１１３により第２のスイッチトランジスタが形成され、ＴＦＴ１１５により第３のスイッチトランジスタが形成され、ＴＦＴ１１１により第４のスイッチトランジスタが形成されている。
なお、電源電圧ＶCCの供給ライン（電源電位）が第１の基準電位に相当し、接地電位ＧＮＤが第２の基準電位に相当している。また、ＶＳＳ１が第４の基準電位に相当し、ＶＳＳ２が第３の基準電位に相当する。
画素回路１０１において、第１の基準電位（本実施形態では電源電圧ＶCC）と第２の基準電位（本実施形態では接地電位ＧＮＤ）との間に、ＴＦＴ１１１、ドライブトランジスタとしてのＴＦＴ１１２、第１のノードＮＤ１１１、および発光素子（ＯＬＥＤ）１１６が直列に接続されている。具体的には、発光素子１１６のカソードが接地電位ＧＮＤに接続され、アノードが第１のノードＮＤ１１１に接続され、ＴＦＴ１１２のソースが第１のノードＮＤ１１１に接続され、ＴＦＴ１１１のドレインがＴＦＴ１１２のドレインに接続され、ＴＦＴ１１１のソースが電源電位ＶCCに接続されている。
そして、ＴＦＴ１１２のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１１のゲートが駆動線ＤＳＬに接続されている。
ＴＦＴ１１３のドレインが第１のノード１１１およびキャパシタＣ１１１の第１電極に接続され、ソースが固定電位ＶＳＳ２に接続され、ＴＦＴ１１３のゲートが第２のオートゼロ線ＡＺＬ２に接続されている。また、キャパシタＣ１１１の第２電極が第２のノードＮＤ１１２に接続されている。
データ配線ＤＴＬと第２のノードＮＤ１１２との間にＴＦＴ１１４のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１４のゲートが走査線ＷＳＬに接続されている。
さらに、第２のノードＮＤ１１２と所定電位Ｖｓｓ１との間にＴＦＴ１１５のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１５のゲートが第１のオートゼロ線ＡＺＬ１に接続されている。
このように、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１２のゲート・ソース間に画素容量としてのキャパシタＣ１１１が接続され、非発光期間にＴＦＴ１１２のソース電位をスイッチトランジスタとしてのＴＦＴ１１３に介して固定電位に接続し、また、ＴＦＴ１１２のゲート・ドレイン間を接続して、しきい値Ｖｔｈの補正を行うように構成されている。
そして、本実施形態の表示装置１００においては、画素回路１０１内のＴＦＴ（トランジスタ）のゲートに印加する駆動パルスを印加している配線の配線抵抗によるパルス遅延に起因するシェーディング、スジムラを改善するため、垂直スキャナの最終段（出力段）から画素のＴＦＴのゲートに至るゲート配線に一般に用いられるＭｏの抵抗値よりも低い抵抗値の材料を配線に用いている。
このシェーディング、スジムラに対する対策は、走査線ＷＳＬ、駆動線ＤＳＬ、オートゼロ線ＡＺＬ１、ＡＺＬ２のうちの少なくとも走査線ＷＳＬに対して行う。
以下、第１の対策例について説明する。ただし、以下の説明では、走査線ＷＳＬに対して対策を行った例を示す。
図９は、シェーディング、スジムラを改善するための対策例を説明するための図である。
図９において、１０４１はライトスキャナ１０４の最終段（出力段）のバッファを示し、ＰＭＯＳトランジスタＰＴ１とＮＭＯＳトランジスタＮＴ１のＣＭＯＳバッファとして形成されている。また、画素回路１０１のスイッチトランジスタとしてのＴＦＴ１１４のゲートとライトスキャナ１０４の最終段とが接続され、走査線ＷＳＬの駆動配線２００は、配線抵抗値ｒ’を有する。
本対策例は、図９に示すように、走査線ＷＳＬ（駆動配線２００）とデータ配線ＤＴＬの材料にＡｌを用いる。走査線ＷＳＬにＡｌを用いたときの配線抵抗値ｒ’はＭｏを駆動配線２００に用いた時の配線抵抗値ｒよりも低く、配線抵抗値ｒ’は配線抵抗値ｒの１／１０程度である。
このように、本対策例では、走査線ＷＳＬおよびデータ配線ＤＴＬの材料に同一のＡｌを採用することで、パルス信号の遅延やトランジェントの変化を抑制する。
ところで、一般に走査線ＷＳＬの材料にはＭｏが、データ配線ＤＴＬの材料にはＡｌが用いられ、これらの配線や画素回路１０１などは半導体基板上にレイアウトされている。しかし、本対策例のように、走査線ＷＳＬおよびデータ配線ＤＴＬの材料に同一のＡｌを用いると、半導体基板上にレイアウトされた配線パターンにより、データ配線ＤＴＬと走査線ＷＳＬとの交点でショートが発生する。
この配線によるショートについて、図１０を参照しながら説明する。
図１０は、配線パターンによって発生するショートについて説明するための図である。
図１０（Ａ）は、走査線ＷＳＬ（駆動配線２００）の材料にＭｏを、データ配線ＤＴＬの材料にＡｌを用いた場合のＴＦＴ１１４（図９を参照）のゲート部１１４ａ周辺の構造を示す。また、図１０（Ｂ）は、走査線ＷＳＬの材料にＡｌを、データ配線ＤＴＬの材料にＡｌを用いた場合のＴＦＴ１１４のゲート部１１４ａ周辺の構造を示す。なお、図１０（Ａ）、（Ｂ）に図示する２０１はＡｌ−Ｍｏ間コンタクトを、２０２はＡｌ−Ｐｏｌｙ間コンタクトを示す。
図１０（Ａ）に示すように、走査線ＷＳＬはＭｏで形成され、データ配線ＤＴＬはＡｌで形成されているため、走査線ＷＳＬとデータ配線ＤＴＬの交点ではショートしない。しかし、図１０（Ｂ）に示すように、走査線ＷＳＬとデータ配線ＤＴＬは共にＡｌで形成されているため、走査線ＷＳＬとデータ配線ＤＴＬの交差点でショートする。
本対策例では、このような走査線ＷＳＬとデータ配線ＤＴＬとの交点で発生するショートを回避するために、走査線ＷＳＬおよびデータ配線ＤＴＬを多層配線化する。
この多層配線化について、図１１を参照しながら説明する。
図１１は、多層配線化した構成例を示す図である。
図１１に示すように、この構成はデータ配線ＤＴＬをＴｉＡｌ等により新規レイヤー３０１まで引き上げ、第１配線層に配される走査線ＷＳＬ（駆動配線２００）よりも上層の第２配線層に新規レイヤー３０１を配する。また、この構成は、新規レイヤー３０１にＡｌ−Ａｌ（新規レイヤー）間コンタクト３０２が設けられ、そのコンタクト３０２を通して新規レイヤー３０１とＴＦＴ１１４の第１端子であるソースが接続されている。さらに、この構成は、走査線ＷＳＬとＴＦＴ１１４のゲート部１１４ａとが接続されている。そして、本対策例は、データ配線ＤＴＬに新規レイヤー３０１を用いてデータ信号を伝達させ、駆動配線２００に駆動信号を伝達させる。
なお、走査線ＷＳＬおよび新規レイヤー３０１には同一の材料であるＡｌが用いられている。このとき、プロセスは通常のＴＦＴプロセスが使用できる。
このように、多層配線化することで、走査線ＷＳＬとデータ配線ＤＴＬの材料が共にＡｌであっても、配線の交差によるショートを回避できる。
次に、上記構成の動作を、画素回路の動作を中心に、図１２（Ａ）〜（Ｆ）に関連付けて説明する。
なお、図１２（Ａ）は駆動線ＤＳＬに印加される駆動信号を、図１２（Ｂ）は走査線ＷＳＬに印加される駆動信号ＷＳを、図１２（Ｃ）は第１のオートゼロ線ＡＺＬ１に印加される駆動信号ＡＺ１、図１２（Ｄ）は第２のオートゼロ線ＡＺＬ２に印加される駆動信号ＡＺ２を、図１２（Ｅ）は第２のノードＮＤ１１２の電位を、図１２（Ｆ）は第１のノードＮＤ１１１の電位をそれぞれ示している。
ドライブスキャナ１０５による駆動線ＤＳＬの駆動信号ＤＳがハイレベル、ライトスキャナ１０４による走査線ＷＳＬへの駆動信号ＷＳがローレベルに保持され、オートゼロ回路１０６によるオートゼロ線ＡＺＬ１への駆動信号ＡＺ１がローレベルに保持され、オートゼロ回路１０７によるオートゼロ線ＡＺＬ２への駆動信号ＡＺ２がハイレベルに保持される。
その結果、ＴＦＴ１１３がオンし、このとき、ＴＦＴ１１３を介して電流が流れ、ＴＦＴ１１２のソース電位Ｖｓ（ノードＮＤ１１１の電位）はＶＳＳ２まで下降する。そのため、ＥＬ発光素子１１６に印加される電圧も０Ｖとなり、ＥＬ発光素子１１６は非発光となる。
この場合、ＴＦＴ１１４がオンしてもキャパシタＣ１１１に保持されている電圧、すなわち、ＴＦＴ１１２のゲート電圧は変わらない。
次に、ＥＬ発光素子１１６の非発光期間において、図１２（Ｃ），（Ｄ）に示すように、オートゼロ線ＡＺＬ２への駆動信号ＡＺ２がハイレベルに保持された状態で、オートセロ線ＡＺＬ１への駆動信号ＡＺ１がハイレベルに設定される。これにより、第２のノードＮＤ１１２の電位はＶＳＳ１となる。
そして、オートゼロ線ＡＺＬ２への駆動信号ＡＺ２がローレベルに切り替えられた後、ドライブスキャナ１０５による駆動線ＤＳＬの駆動信号ＤＳが所定期間のみローレベルに切り替えられる。
これにより、ＴＦＴ１１３がオフし、ＴＦＴ１１５、ＴＦＴ１１２がオンすることにより、ＴＦＴ１１２、ＴＦＴ１１１の経路に電流が流れ、第１のノードＮＤ１１１の電位は上昇する。
そして、ドライブスキャナ１０５による駆動線ＤＳＬの駆動信号ＤＳがハイレベルに切り替えられ、駆動信号ＡＺ１がローベルに切り替えられる。
以上の結果、ドライブトランジスタＴＦＴ１１２のしきい値Ｖｔｈ補正が行われ、第２のノードＮＤ１１２と第１のノードＮＤ１１１との電位差はＶｔｈとなる。
その状態で所定期間経過後にライトスキャナ１０４による走査線ＷＳＬへの駆動信号ＷＳが所定期間ハイレベルに保持され、データ配線ＤＴＬよりデータをノードＮＤ１１２に書き込み、駆動信号ＷＳがハイレベルの期間にドライブスキャナ１０５による駆動線ＤＳＬの駆動信号ＤＳがローレベルに切り替えられ、やがて駆動信号ＷＳがローレベルに切り替えられる。
このとき、ＴＦＴ１１２がオンし、そして、ＴＦＴ１１４がオフし、移動度の補正が行われる。
この場合、ＴＦＴ１１４がオフしており、ＴＦＴ１１２のゲート・ソース間電圧は一定であるので、ＴＦＴ１１２は一定電流ＩｄｓをＥＬ発光素子１１６に流す。これによって、第１のノードＮＤ１１１の電位はＥＬ発光素子１１６にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１６は発光する。
ここで、本回路においてもＥＬ素子は発光時間が長くなるとその電流−電圧（Ｉ−Ｖ）特性は変化してしまう。そのため、第１のノードＮＤ１１１の電位も変化する。しかしながら、ＴＦＴ１１２のゲート・ソース間電圧Ｖｇｓは一定値に保たれているのでＥＬ発光素子１１６に流れる電流は変化しない。よって、ＥＬ発光素子１１６のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ発光素子１１６の輝度が変化することはない。
本対策例のように、多層配線化された構成で、走査線（駆動配線）およびデータ配線（新規レイヤー）がＡｌで形成され、このように駆動される画素回路においては、パネル全体で駆動信号(パルス)の配線抵抗による遅延に起因するシェーディング、スジムラ対策が行われていることから、シェーディング、スジムラの発生が抑止された画質のよい画像を得ることができる。
次に、第２の対策例について説明する。
本対策例では、第１の対策例と同様に多層配線化された構成で、走査線ＷＳＬ（駆動配線２００）がＡｇ（銀）で、データ配線ＤＴＬがＡｌで形成されている。
走査線ＷＳＬがＡｇで形成された時の配線抵抗値ｒ’’は、走査線ＷＳＬがＭｏで形成された時の配線抵抗値ｒよりも低いため、パルス信号の遅延やトランジェントの変化が抑制でき、第１の対策例と同様の効果を得ることができる。
また、本実施形態では、第１、第２の対策例と同様に多層配線化された構成で、新規レイヤー３０１にＡｌの抵抗値よりも低い抵抗値の材料を採用しても、第１、第２の対策例と同様の効果を得ることができる。たとえば、新規レイヤー３０１にはＡｇが用いられる。
そのため、信号伝達に対する配線抵抗の影響を軽減でき、シェーディング、スジムラの発生が抑止された画質のよい画像を得ることができる。
一般的な有機ＥＬ表示装置の構成を示すブロック図である。 図１に示す画素回路の一構成例を示す回路図である 有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。 図２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。 初期状態におけるドライブトランジスタとしてのＴＦＴ２１とＥＬ素子２３の動作点を示す図である。 配線抵抗による不利益を説明するための図である。 本発明の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。 本実施形態に係る画素回路の具体的な構成を示す回路図である。 シェーディング、スジムラを改善するための第１の対策例を説明するための図である。 配線パターンによって発生するショートについて説明するための図である。 多層配線化した構成例を示す図である。 本実施形態の動作を説明するためのタイミングチャートである。
符号の説明
１００…表示装置、１０１…画素回路、１０２…画素アレイ部、１０３…水平セレクタ（ＨＳＥＬ）、１０４…ライトスキャナ（ＷＳＣＮ）、１０５…ドライブスキャナ（ＤＳＣＮ）、１０６…第１のオートドライブ回路（ＡＺＲＤ１）、１０７…第２のオートゼロ回路（ＡＺＲＤ２）、ＤＴＬ…データ配線、ＷＳＬ…走査線、ＤＳＬ…駆動線、ＡＺＬ１，ＡＺＬ２…オートゼロ線、１１１…スイッチとしてのｐチャネルＴＦＴ、１１２…ドライブ（駆動）トランジスタとしてのｎチャネルＴＦＴ、１１３〜１１５２…スイッチとしてのｎチャネルＴＦＴ、ＮＤ１１１…第１のノード、ＮＤ１１２…第２のノード、２００…配線、２０１…（Ａｌ−Ｍｏ間）コンタクト、３０１…新規レイヤー、２０２、３０２…（Ａｌ−Ａｌ（新規レイヤー））間コンタクト。

Claims (12)

  1. 制御端子への駆動信号を受けて導通状態が制御される少なくとも１つのスイッチトランジスタと、
    上記駆動信号が伝搬される駆動配線と、
    データ信号が伝搬されるデータ配線と、を含む画素回路を有し、
    上記駆動配線は、
    第１配線層に形成され、上記スイッチトランジスタの上記制御端子に接続され、
    上記データ配線は、
    第２配線層に形成され、
    かつ上記データ配線は、
    上記第２配線層および上記スイッチトランジスタの半導体層と異なる層に設けられた配線を介して上記スイッチトランジスタの第１端子に接続され、
    上記第２配線層は、
    上記第１配線層と異なる層に形成されている、
    画素回路。
  2. 上記スイッチトランジスタの半導体層は、上記スイッチトランジスタの制御端子と上記第１配線層との間の層として形成されている、
    請求項１に記載の画素回路。
  3. 上記駆動配線は、上記データ配線と同一材料にて形成されている、
    請求項１または請求項２に記載の画素回路。
  4. 上記駆動配線、および上記異なる層に設けられた配線は、上記データ配線と同一材料にて形成されている、
    請求項３に記載の画素回路。
  5. 上記データ配線と上記異なる層に設けられた配線との間、および、上記異なる層に設けられた配線と上記スイッチトランジスタの半導体層との間は、各々コンタクトを介して接続されている、
    請求項１乃至請求項４のいずれか１項に記載の画素回路。
  6. 上記画素回路は自発光素子をさらに備え、
    上記自発光素子は、上記データ信号から伝搬された信号に基づく輝度で発光する、
    請求項１乃至請求項５のいずれか１項に記載の画素回路。
  7. 制御端子への駆動信号を受けて導通状態が制御される少なくとも１つのスイッチトランジスタと、
    上記駆動信号が伝搬される駆動配線と、
    データ信号が伝搬されるデータ配線と、
    流れる電流に応じて輝度が変化する電気光学素子と、
    を含み、マトリクス状に配列されている複数の画素回路と、
    上記駆動信号を上記駆動配線に出力する第１のスキャナと、
    上記データ信号を上記データ配線に出力する第２のスキャナと、
    を有し、
    上記駆動配線は、
    第１配線層に形成され、上記スイッチトランジスタの上記制御端子と上記第１のスキャナとを接続し、
    上記データ配線は、
    第２配線層に形成され、
    かつ上記データ配線は、
    上記第２配線層および上記スイッチトランジスタの半導体層と異なる層に設けられた配線を介して上記スイッチトランジスタの第１端子に接続されるとともに、上記第２のスキャナと接続され、
    上記第２配線層は、
    上記第１配線層と異なる層に形成されている、
    表示装置。
  8. 上記スイッチトランジスタの半導体層は、上記スイッチトランジスタの制御端子と上記第１配線層との間の層として形成されている、
    請求項７に記載の表示装置。
  9. 上記駆動配線は、上記データ配線と同一材料にて形成されている、
    請求項７または請求項８に記載の表示装置。
  10. 上記駆動配線、および上記異なる層に設けられた配線は、上記データ配線と同一材料にて形成されている、
    請求項９に記載の表示装置。
  11. 上記データ配線と上記異なる層に設けられた配線との間、および、上記異なる層に設けられた配線と上記スイッチトランジスタの半導体層との間は、各々コンタクトを介して接続されている、
    請求項７乃至請求項１０のいずれか１項に記載の表示装置。
  12. 上記電気光学素子は自発光素子であり、
    上記自発光素子は、上記データ信号から伝搬された信号に基づく輝度で発光する、
    請求項７乃至請求項１１のいずれか１項に記載の表示装置。
JP2007033509A 2007-02-14 2007-02-14 画素回路および表示装置 Expired - Fee Related JP5151172B2 (ja)

Priority Applications (21)

Application Number Priority Date Filing Date Title
JP2007033509A JP5151172B2 (ja) 2007-02-14 2007-02-14 画素回路および表示装置
KR1020080007419A KR101529313B1 (ko) 2007-02-14 2008-01-24 화소 회로 및 표시 장치
TW102123483A TWI615826B (zh) 2007-02-14 2008-01-25 像素電路以及顯示器裝置
TW097102945A TWI410924B (zh) 2007-02-14 2008-01-25 像素電路以及顯示器裝置
TW105102572A TWI613634B (zh) 2007-02-14 2008-01-25 像素電路以及顯示器裝置
US12/010,675 US8013812B2 (en) 2007-02-14 2008-01-29 Pixel circuit and display device
CN2008100047962A CN101246661B (zh) 2007-02-14 2008-02-13 像素电路和显示设备
US13/137,707 US8730134B2 (en) 2007-02-14 2011-09-06 Pixel circuit and display device
US13/644,282 US8552937B2 (en) 2007-02-14 2012-10-04 Pixel circuit and display device
US14/230,540 US8994623B2 (en) 2007-02-14 2014-03-31 Pixel circuit and display device
KR1020140065621A KR101624033B1 (ko) 2007-02-14 2014-05-30 화소 회로 및 표시 장치
US14/556,508 US9324738B2 (en) 2007-02-14 2014-12-01 Pixel circuit and display device
KR1020150074193A KR101643666B1 (ko) 2007-02-14 2015-05-27 화소 회로 및 표시 장치
US15/086,845 US9483980B2 (en) 2007-02-14 2016-03-31 Pixel circuit and display device
KR1020160059008A KR101754533B1 (ko) 2007-02-14 2016-05-13 표시 장치
KR1020160059011A KR101755156B1 (ko) 2007-02-14 2016-05-13 표시 장치
US15/336,366 US10147355B2 (en) 2007-02-14 2016-10-27 Pixel circuit and display device
KR1020170082567A KR101891923B1 (ko) 2007-02-14 2017-06-29 표시 장치
US15/947,056 US10586492B2 (en) 2007-02-14 2018-04-06 Pixel circuit and display device
KR1020180093170A KR102007710B1 (ko) 2007-02-14 2018-08-09 표시 장치
KR1020190092858A KR20190092359A (ko) 2007-02-14 2019-07-31 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007033509A JP5151172B2 (ja) 2007-02-14 2007-02-14 画素回路および表示装置

Publications (2)

Publication Number Publication Date
JP2008197457A JP2008197457A (ja) 2008-08-28
JP5151172B2 true JP5151172B2 (ja) 2013-02-27

Family

ID=39685067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007033509A Expired - Fee Related JP5151172B2 (ja) 2007-02-14 2007-02-14 画素回路および表示装置

Country Status (5)

Country Link
US (8) US8013812B2 (ja)
JP (1) JP5151172B2 (ja)
KR (8) KR101529313B1 (ja)
CN (1) CN101246661B (ja)
TW (3) TWI615826B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151172B2 (ja) 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
US8263879B2 (en) 2009-11-06 2012-09-11 International Business Machines Corporation Axiocentric scrubbing land grid array contacts and methods for fabrication
TWI423214B (zh) * 2010-07-06 2014-01-11 Ind Tech Res Inst 畫素驅動電路及畫素驅動方法
KR20120062251A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6175718B2 (ja) * 2013-08-29 2017-08-09 株式会社Ｊｏｌｅｄ 駆動方法および表示装置
KR102343894B1 (ko) * 2015-04-07 2021-12-27 삼성디스플레이 주식회사 표시 장치
CN109716422B (zh) * 2016-09-21 2021-10-12 索尼半导体解决方案公司 显示装置和电子设备
CN106448564B (zh) * 2016-12-20 2019-06-25 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
US10629114B2 (en) 2017-02-21 2020-04-21 Novatek Microelectronics Corp. Driving apparatus of light emitting diode display device for compensating emission luminance gap
KR102016565B1 (ko) * 2017-11-30 2019-08-30 엘지디스플레이 주식회사 전계발광표시장치
JP6872571B2 (ja) * 2018-02-20 2021-05-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US12046174B2 (en) * 2021-03-29 2024-07-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit, display panel, and display device
TWI865279B (zh) * 2023-12-29 2024-12-01 大陸商北京集創北方科技股份有限公司 消影電路、led顯示裝置及資訊處理裝置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3338281B2 (ja) * 1996-03-19 2002-10-28 株式会社東芝 液晶表示パネル
EP2189839A1 (en) * 1997-10-31 2010-05-26 Seiko Epson Corporation Electrooptical apparatus and electronic device
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP2000259111A (ja) * 1999-01-08 2000-09-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP3770368B2 (ja) * 1999-06-14 2006-04-26 セイコーエプソン株式会社 表示装置、回路基板、回路基板の製造方法
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US7751600B2 (en) * 2000-04-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. System and method for identifying an individual
JP2002175048A (ja) * 2000-09-29 2002-06-21 Seiko Epson Corp 電気光学装置の駆動方法及び電気光学装置及び電子機器
SG114502A1 (en) 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
KR100714513B1 (ko) * 2001-09-07 2007-05-07 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 장치, 전자 표시 기기 및 ｅｌ 표시 장치의 구동 회로
JPWO2003027998A1 (ja) * 2001-09-25 2005-01-13 松下電器産業株式会社 Ｅｌ表示装置
JP4091322B2 (ja) 2002-03-19 2008-05-28 東芝松下ディスプレイテクノロジー株式会社 表示装置
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
KR100638304B1 (ko) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 패널의 드라이버 회로
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
US6919681B2 (en) * 2003-04-30 2005-07-19 Eastman Kodak Company Color OLED display with improved power efficiency
US6771028B1 (en) 2003-04-30 2004-08-03 Eastman Kodak Company Drive circuitry for four-color organic light-emitting device
JP4593179B2 (ja) 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
KR100936908B1 (ko) 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
JP4736013B2 (ja) * 2003-12-16 2011-07-27 日本電気株式会社 発光表示装置の製造方法
KR100560452B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
US7687404B2 (en) * 2004-05-14 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101080353B1 (ko) * 2004-07-02 2011-11-07 삼성전자주식회사 박막 트랜지스터 표시판
JP4622346B2 (ja) * 2004-07-02 2011-02-02 セイコーエプソン株式会社 自発光装置及び電子機器
KR100603836B1 (ko) 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR20060112041A (ko) * 2005-04-26 2006-10-31 삼성전자주식회사 박막 트랜지스터, 표시 장치 및 박막 트랜지스터 표시판의제조 방법
CN100538794C (zh) * 2005-05-02 2009-09-09 株式会社半导体能源研究所 发光器件及其驱动方法、显示模块以及电子器具
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
JP4770267B2 (ja) * 2005-05-23 2011-09-14 セイコーエプソン株式会社 表示方法および表示装置
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP5269305B2 (ja) * 2005-11-17 2013-08-21 三星ディスプレイ株式會社 有機発光表示装置
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
JP2009204926A (ja) * 2008-02-28 2009-09-10 Seiko Epson Corp 電気泳動表示装置の製造方法、電気泳動表示装置及び電子機器
JP5684365B2 (ja) 2013-11-11 2015-03-11 株式会社東芝 紙葉類処理装置および紙葉類処理方法

Also Published As

Publication number Publication date
KR20190092359A (ko) 2019-08-07
TWI615826B (zh) 2018-02-21
KR101529313B1 (ko) 2015-06-16
KR102007710B1 (ko) 2019-08-07
US20180247594A1 (en) 2018-08-30
US20130027369A1 (en) 2013-01-31
US8013812B2 (en) 2011-09-06
KR101643666B1 (ko) 2016-07-29
CN101246661A (zh) 2008-08-20
KR20170081602A (ko) 2017-07-12
KR101624033B1 (ko) 2016-05-24
US20170047014A1 (en) 2017-02-16
TWI410924B (zh) 2013-10-01
US8552937B2 (en) 2013-10-08
US20150084030A1 (en) 2015-03-26
TW201407580A (zh) 2014-02-16
KR101754533B1 (ko) 2017-07-05
JP2008197457A (ja) 2008-08-28
US20160210902A1 (en) 2016-07-21
US8994623B2 (en) 2015-03-31
US20140210871A1 (en) 2014-07-31
KR101891923B1 (ko) 2018-08-24
KR20160060624A (ko) 2016-05-30
US9483980B2 (en) 2016-11-01
US20080191208A1 (en) 2008-08-14
KR101755156B1 (ko) 2017-07-06
KR20080076727A (ko) 2008-08-20
TW201618067A (zh) 2016-05-16
KR20150065644A (ko) 2015-06-15
KR20160060623A (ko) 2016-05-30
US20120062450A1 (en) 2012-03-15
TW200841302A (en) 2008-10-16
US10147355B2 (en) 2018-12-04
US9324738B2 (en) 2016-04-26
TWI613634B (zh) 2018-02-01
US10586492B2 (en) 2020-03-10
KR20140091660A (ko) 2014-07-22
US8730134B2 (en) 2014-05-20
CN101246661B (zh) 2012-07-18
KR20180094503A (ko) 2018-08-23

Similar Documents

Publication Publication Date Title
JP5151172B2 (ja) 画素回路および表示装置
JP2008175945A (ja) 画素回路および表示装置
JP5011863B2 (ja) 表示装置
JP2008233400A (ja) 表示装置
JP2008026514A (ja) 表示装置
JP2008033072A (ja) 表示装置およびその製造方法
JP2008180785A (ja) 画素回路および表示装置
JP4639730B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP2012194562A (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5151172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees