[go: up one dir, main page]

KR102016565B1 - 전계발광표시장치 - Google Patents

전계발광표시장치 Download PDF

Info

Publication number
KR102016565B1
KR102016565B1 KR1020170163571A KR20170163571A KR102016565B1 KR 102016565 B1 KR102016565 B1 KR 102016565B1 KR 1020170163571 A KR1020170163571 A KR 1020170163571A KR 20170163571 A KR20170163571 A KR 20170163571A KR 102016565 B1 KR102016565 B1 KR 102016565B1
Authority
KR
South Korea
Prior art keywords
layer
bank
polarization
light emitting
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170163571A
Other languages
English (en)
Other versions
KR20190064197A (ko
Inventor
김동영
공혜진
이용백
강연숙
류지호
조장
전창화
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170163571A priority Critical patent/KR102016565B1/ko
Priority to CN201811381732.4A priority patent/CN109860230B/zh
Priority to US16/197,271 priority patent/US11114649B2/en
Priority to EP18209201.5A priority patent/EP3493291B1/en
Priority to TW107142773A priority patent/TWI713215B/zh
Publication of KR20190064197A publication Critical patent/KR20190064197A/ko
Application granted granted Critical
Publication of KR102016565B1 publication Critical patent/KR102016565B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L51/5271—
    • H01L27/3246—
    • H01L51/5203—
    • H01L51/5253—
    • H01L51/5293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8793—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제1기판, 제1전극층, 뱅크층, 발광층, 뱅크홈, 제2전극층, 및 저반사층을 포함하는 전계발광표시장치를 제공한다. 제1전극층은 제1기판 상에 위치한다. 뱅크층은 제1전극층의 일부를 노출하는 개구부를 갖는다. 발광층은 제1전극층 상에 위치한다. 뱅크홈은 뱅크층 상에 함몰되어 위치한다. 제2전극층은 발광층 상에 위치한다. 저반사층은 제2전극층 상에 위치하고 뱅크홈에 대응하여 배치된다.

Description

전계발광표시장치{Light Emitting Display Device}
본 발명은 전계발광표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 전계발광표시장치(Light Emitting Display: LED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 전계발광표시장치에는 복수의 서브 픽셀을 포함하는 표시 패널, 표시 패널을 구동하는 구동부 및 표시 패널에 전원을 공급하는 전원 공급부 등이 포함된다. 구동부에는 표시 패널에 스캔신호(또는 게이트신호)를 공급하는 스캔구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
전계발광표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀의 발광다이오드가 발광을 하게 됨으로써 영상을 표시할 수 있게 된다. 전계발광표시장치는 하부기판 방향으로 빛을 출사하는 하부발광(Bottom Emission)과 상부기판 방향으로 빛을 출사하는 상부발광(Top Emission)형 등으로 구분된다.
전계발광표시장치는 서브 픽셀 내부에 포함된 발광다이오드로부터 생성된 빛을 기반으로 영상을 표시하므로 차세대 표시장치로 각광받는 등 다양한 장점을 지니고 있다. 그러나 초고해상도의 전계발광표시장치를 구현하기 위해서는 아직 해결해야 할 문제가 남아 있다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 초고해상도의 유기전계발광표시장치 구현을 위해, 발광층을 통한 누설 전류 발생 문제, 인접하는 다른 서브 픽셀로 빛이 이동 또는 반사되는 광경로 발생 문제 그리고 이종의 빛(색)이 섞이는 혼색 문제를 해소하는 것이다.
상술한 과제 해결 수단으로 본 발명은 제1기판, 제1전극층, 뱅크층, 발광층, 뱅크홈, 제2전극층, 및 저반사층을 포함하는 전계발광표시장치를 제공한다. 제1전극층은 제1기판 상에 위치한다. 뱅크층은 제1전극층의 일부를 노출하는 개구부를 갖는다. 발광층은 제1전극층 상에 위치한다. 뱅크홈은 뱅크층 상에 함몰되어 위치한다. 제2전극층은 발광층 상에 위치한다. 저반사층은 제2전극층 상에 위치하고 뱅크홈에 대응하여 배치된다.
저반사층은 단층 또는 복층으로 이루어질 수 있다.
저반사층은 제1층, 제1층 상의 제2층 및 제2층 상의 제3층을 포함하고, 제1층과 제3층은 금속 재료로 선택되고, 제2층은 무기 재료로 선택될 수 있다.
제2전극층 상에 위치하고 무기 재료와 유기 재료가 교번하여 적층된 보호필름층을 포함하고, 저반사층은 보호필름층의 층간에 배치될 수 있다.
보호필름층은 제1보호필름층, 제1보호필름층 상의 제2보호필름층 및 제2보호필름층 상의 제3보호필름층을 포함하고, 제1 및 제3보호필름층은 무기 재료로 선택되고, 제2보호필름층은 유기 재료로 선택되고, 저반사층은 제1보호필름층 상에 배치될 수 있다.
다른 측면에서 본 발명은 제1기판, 제1전극층, 뱅크층, 발광층, 뱅크홈, 제2전극층 및 편광층을 포함하는 전계발광표시장치를 제공한다. 제1전극층은 제1기판 상에 위치한다. 뱅크층은 제1전극층의 일부를 노출하는 개구부를 갖는다. 발광층은 제1전극층 상에 위치한다. 뱅크홈은 뱅크층 상에 함몰된다. 제2전극층은 발광층 상에 위치한다. 편광층은 제2전극층 상에 위치하고 뱅크층의 적어도 일부에 대응하여 배치된다.
편광층은 뱅크층의 외측부 표면, 뱅크층의 상부 표면, 뱅크층의 밑면, 뱅크홈의 내측부 표면 및 뱅크홈의 하부 표면 중 하나 이상에 대응하여 배치될 수 있다.
편광층은 서로 다른 편광 특성을 갖는 제1편광층과 제2편광층을 포함할 수 있다.
제1편광층과 제2편광층은 배치된 위치가 다를 수 있다.
편광층은 발광층의 발광면을 제외하고 하부층의 모든 영역을 덮을 수 있다.
제2전극층 상에 위치하고 무기 재료와 유기 재료가 교번하여 적층된 보호필름층을 포함하고, 편광층은 보호필름층의 층간에 배치될 수 있다.
보호필름층은 제1보호필름층, 제1보호필름층 상의 제2보호필름층 및 제2보호필름층 상의 제3보호필름층을 포함하고, 제1 및 제3보호필름층은 무기 재료로 선택되고, 제2보호필름층은 유기 재료로 선택되고, 편광층은 제1보호필름층 상에 배치될 수 있다.
본 발명은 초고해상도의 유기전계발광표시장치 구현을 위해, 발광층을 통한 누설 전류 발생 문제, 인접하는 다른 서브 픽셀로 빛이 이동 또는 반사되는 광경로 발생 문제 그리고 이종의 빛(색)이 섞이는 혼색 문제를 해소할 수 있는 효과가 있다.
도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 개략적인 회로 구성도.
도 3은 도 2의 일부를 구체화한 회로 구성 예시도.
도 4는 표시 패널의 단면 예시도.
도 5는 서브 픽셀들의 개략적인 구조를 설명하기 위한 단면 예시도.
도 6은 서브 픽셀들의 발광 특성을 설명하기 위한 도면.
도 7은 본 발명의 제1실시예에 따른 표시 패널의 단면도.
도 8은 본 발명의 제1실시예에 따른 효과를 설명하기 위한 단면도.
도 9는 본 발명의 제2실시예에 따른 표시 패널의 단면도.
도 10은 본 발명의 제2실시예에 따른 효과를 설명하기 위한 단면도.
도 11은 본 발명의 제2실시예로 제작한 표시 패널의 파장별 반사율 시뮬레이션 결과도.
도 12는 본 발명의 제3실시예에 따른 표시 패널의 단면도.
도 13은 본 발명의 제3실시예에 따른 매커니즘을 간략히 설명하기 위한 단면도.
도 14는 본 발명의 제4실시예에 따른 표시 패널의 단면도.
도 15는 본 발명의 제5실시예에 따른 표시 패널의 단면도.
도 16은 본 발명의 제6실시예에 따른 표시 패널의 단면도.
도 17은 본 발명의 제7실시예에 따른 표시 패널의 단면도.
도 18은 본 발명의 제8실시예에 따른 표시 패널의 단면도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
이하에서 설명되는 전계발광표시장치는 텔레비젼, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 스마트폰, 증강/가상현실기기(AR/VR) 등으로 구현될 수 있다. 그리고 이하에서 설명되는 전계발광표시장치는 유기발광다이오드(발광소자)를 기반으로 구현된 유기전계발광표시장치(Organic Light Emitting Display Device)를 일례로 설명한다. 그러나 이하에서 설명되는 전계발광표시장치는 무기발광다이오드를 기반으로 구현될 수도 있다.
도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 개략적인 회로 구성도이고, 도 3은 도 2의 일부를 구체화한 회로 구성 예시도이며, 도 4는 표시 패널의 단면 예시도이고, 도 5는 서브 픽셀들의 개략적인 구조를 설명하기 위한 단면 예시도이며, 도 6은 서브 픽셀들의 발광 특성을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치는 타이밍 제어부(151), 데이터 구동부(155), 스캔 구동부(157), 표시 패널(110) 및 전원 공급부(153)를 포함한다.
타이밍 제어부(151)는 영상 처리부(미도시)로부터 데이터신호(DATA)와 더불어 데이터 인에이블 신호, 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호 등을 공급받는다. 타이밍 제어부(151)는 구동신호에 기초하여 스캔 구동부(157)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(155)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(151)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
데이터 구동부(155)는 타이밍 제어부(151)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(151)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 디지털 데이터신호를 아날로그 데이터신호(또는 데이터전압)로 변환하여 출력한다. 데이터 구동부(155)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(155)는 IC 형태로 형성될 수 있다.
스캔 구동부(157)는 타이밍 제어부(151)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔신호를 출력한다. 스캔 구동부(157)는 스캔라인들(GL1 ~ GLm)을 통해 스캔신호를 출력한다. 스캔 구동부(157)는 IC 형태로 형성되거나 표시 패널(110)에 게이트인패널(Gate In Panel) 방식(박막 공정으로 트랜지스터를 형성하는 방식)으로 형성된다.
전원 공급부(153)는 고전위전압과 저전위전압 등을 출력한다. 전원 공급부(153)로부터 출력된 고전위전압과 저전위전압 등은 표시 패널(110)에 공급된다. 고전위전압은 제1전원라인(EVDD)을 통해 표시 패널(110)에 공급되고 저전위전압은 제2전원라인(EVSS)을 통해 표시 패널(110)에 공급된다. 전원 공급부(153)는 IC 형태로 형성될 수 있다.
표시 패널(110)은 데이터 구동부(155)로부터 공급된 데이터신호(DATA), 스캔 구동부(157)로부터 공급된 스캔신호 그리고 전원 공급부(153)로부터 공급된 전원을 기반으로 영상을 표시한다. 표시 패널(110)은 영상을 표시할 수 있도록 동작하며 빛을 발광하는 서브 픽셀들(SP)을 포함한다.
서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀은 데이터라인(DL1), 스캔라인(GL1)의 교차영역에 위치하며, 구동 트랜지스터(DR)의 게이트-소스간 전압을 셋팅하기 위한 프로그래밍부(SC)와 유기 발광다이오드(OLED)를 포함한다. 유기발광 다이오드(OLED)는 애노드(ANO), 캐소드(CAT), 및 애노드(ANO)와 캐소드(CAT) 사이에 개재된 유기 발광층을 포함한다. 애노드(ANO)는 구동 트랜지스터(DR)와 접속된다.
프로그래밍부(SC)는 적어도 하나 이상의 스위칭 트랜지스터와, 적어도 하나 이상의 커패시터를 포함하는 트랜지스터부(트랜지스터 어레이)로 구현될 수 있다. 트랜지스터부는 CMOS 반도체, PMOS 반도체 또는 NMOS 반도체를 기반으로 구현된다. 트랜지스터부에 포함된 트랜지스터들은 p 타입 또는 n 타입 등으로 구현될 수 있다. 또한, 서브 픽셀의 트랜지스터부에 포함된 트랜지스터들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.
스위칭 트랜지스터는 스캔라인(GL1)으로부터의 스캔신호에 응답하여 턴 온 됨으로써, 데이터라인(DL1)으로부터의 데이터전압을 커패시터의 일측 전극에 인가한다. 구동 트랜지스터(DR)는 커패시터에 충전된 전압의 크기에 따라 전류량을 제어하여 유기 발광다이오드(OLED)의 발광량을 조절한다. 유기 발광다이오드(OLED)의 발광량은 구동 트랜지스터(DR)로부터 공급되는 전류량에 비례한다. 또한, 서브 픽셀은 제1전원라인(EVDD)과 제2전원라인(EVSS)에 연결되며, 이들로부터 고전위전압과 저전위전압을 공급받는다.
도 3의 (a)에 도시된 바와 같이, 서브 픽셀은 앞서 설명한 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst) 및 유기 발광다이오드(OLED) 뿐만 아니라 내부보상회로(CC)를 포함할 수 있다. 내부보상회로(CC)는 보상신호라인(INIT)에 연결된 하나 이상의 트랜지스터들을 포함할 수 있다. 내부보상회로(CC)는 구동 트랜지스터(DR)의 게이트-소스전압을 문턱전압이 반영된 전압으로 세팅하여, 유기발광 다이오드(OLED)가 발광할 때에 구동 트랜지스터(DR)의 문턱전압에 의한 휘도 변화를 배제시킨다. 이 경우, 스캔라인(GL1)은 스위칭 트랜지스터(SW)와 내부보상회로(CC)의 트랜지스터들을 제어하기 위해 적어도 두 개의 스캔라인(GL1a, GL1b)을 포함하게 된다.
도 3의 (b)에 도시된 바와 같이, 서브 픽셀은 스위칭 트랜지스터(SW1), 구동 트랜지스터(DR), 센싱 트랜지스터(SW2), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함할 수 있다. 센싱 트랜지스터(SW2)는 내부보상회로(CC)에 포함될 수 있는 트랜지스터로서, 서브 픽셀의 보상 구동을 위해 센싱 동작을 수행한다.
스위칭 트랜지스터(SW1)는 제1스캔라인(GL1a)을 통해 공급된 스캔신호에 응답하여, 데이터라인(DL1)을 통해 공급되는 데이터전압을 제1노드(N1)에 공급하는 역할을 한다. 그리고 센싱 트랜지스터(SW2)는 제2스캔라인(GL1b)을 통해 공급된 센싱신호에 응답하여, 구동 트랜지스터(DR)와 유기 발광다이오드(OLED) 사이에 위치하는 제2노드(N2)를 초기화하거나 센싱하는 역할을 한다.
한편, 앞서 도 3에서 소개된 서브 픽셀의 회로 구성은 이해를 돕기 위한 것일 뿐이다. 즉, 본 발명의 서브 픽셀의 회로 구성은 이에 한정되지 않고, 2T(Transistor)1C(Capacitor), 3T1C, 4T2C, 5T2C, 6T2C, 7T2C 등으로 다양하게 구성될 수 있다.
도 4에 도시된 바와 같이, 표시 패널(110)은 제1기판(110a), 제2기판(110b), 표시영역(AA), 패드부(PAD), 보호필름층(ENC) 등을 포함한다. 제1기판(110a)과 제2기판(110b)은 빛을 투과시킬 수 있는 투명 수지나 유리 등으로 선택된다. 표시영역(AA)은 빛을 발광하는 서브 픽셀들로 이루어진다. 패드부(PAD)는 외부 기판과의 전기적인 연결을 도모하기 위한 패드들로 이루어진다.
표시영역(AA)은 제1기판(110a)의 거의 모든 면을 차지하도록 배치되고, 패드부(PAD)는 제1기판(110a)의 일측 외곽에 배치된다. 표시영역(AA)은 제1기판(110a)과 제2기판(110b) 사이에 존재하는 보호필름층(ENC)에 의해 밀봉되어 수분이나 산소 등으로부터 보호된다. 반면 패드부(PAD)는 외부로 노출된다. 그러나 표시 패널(110)의 구조는 다양하게 구현될 수 있으므로 이에 한정되지 않는다.
도 5에 도시된 바와 같이, 서브 픽셀들은 발광다이오드(OLED)와 컬러필터층(CF)을 포함할 수 있다. 발광다이오드(OLED)는 제1기판(150a)의 일면 상부에 형성되고, 애노드전극(E1)(캐소드전극이 될 수도 있음), 백색 등의 빛을 발광하는 발광층(EL) 및 캐소드전극(E2)(애노드전극이 될 수도 있음)으로 구성된다. 발광다이오드(OLED)로부터 출사된 빛은 컬러필터층(CF)에 의해 다른 색으로 변환될 수 있다. 따라서, 발광다이오드(OLED)로부터 출사되는 빛의 경우 반드시 백색일 필요는 없지만 이하에서는 백색을 발광하는 것을 일례로 설명한다.
컬러필터층(CF)은 발광층(EL)으로부터 출사된 백색을 적색(R), 녹색(G), 청색(B)으로 변환하고 백색(W)은 그대로 출사시킨다. 컬러필터층(CF)에 의해 적색을 출사하는 영역은 적색 서브 픽셀, 녹색을 출사하는 영역은 녹색 서브 픽셀, 청색을 출사하는 영역은 청색 서브 픽셀 그리고 백색을 출사하는 영역은 백색 서브 픽셀로 정의된다.
컬러필터층(CF)은 발광다이오드(OLED)와 마주보는 제2기판(150a)의 타면 또는 발광다이오드(OLED)의 상부에 형성될 수 있다. 캐소드전극(E2)과 컬러필터층(CF) 사이에는 보호필름층(ENC)이 위치할 수 있다. 그러나 보호필름층(ENC)은 밀봉구조에 따라 생략될 수도 있다.
애노드전극(E1)은 제2기판(150a) 방향으로의 출광 특성을 향상하기 위해 제1전극층(EA), 제2전극층(EB) 및 제3전극층(EC) 등과 같이 다층 구조로 이루어질 수 있다. 제1전극층(EA)은 투명성을 갖는 산화물 재료(예: ITO), 제2전극층(EB)은 반사성을 갖는 금속 재료(예: Ag), 제3전극층(EC)은 투명성을 갖는 산화물 재료(예: ITO)로 각각 구성될 수 있다. 그러나 애노드전극(E1)의 구조는 이에 한정되지 않는다.
도 6에 도시된 바와 같이, 발광층(EL)은 제1발광층(EL1), 전하생성층(Charge Generation Layer; CGL) 및 제2발광층(EL2)을 포함할 수 있다. 전하생성층(CGL)을 포함하는 발광층(EL)의 경우, 2개의 발광층(EL1, EL2)뿐만 아니라 2개, 3개 또는 그 이상의 발광층이 더 포함될 수도 있다. 그러므로 전하생성층(CGL)을 포함하는 발광층(EL)은 적어도 두 개의 발광층을 포함하는 것으로 해석되어야 한다.
발광층(EL)은 제1발광층(EL1)과 제2발광층(EL2)으로부터 발광된 빛을 기반으로 백색을 발광할 수 있다. 제1발광층(EL1)은 예컨대, 청색(B)을 발광할 수 있는 재료로 선택되고, 제2발광층(EL2)은 노란빛이 도는 녹색(YG)(또는 노란색)을 발광할 수 있는 재료로 선택될 수 있다.
전하생성층(CGL)은 N형 전하생성층(n-CGL)과 P형 전하생성층(p-CGL)이 접합된 PN접합 또는 그 반대인 NP접합 형태로 형성될 수 있다. 전하생성층(CGL)은 전하를 생성하거나 정공 및 전자를 분리하여 제1발광층(제1스택)(EL1)과 제2발광층(제2스택)(EL2)으로 분리된 층들에 전하를 주입하는 역할을 한다. N형 전하생성층(n-CGL)은 제1발광층(EL1)에 전자를 공급하고, P형 전하생성층(p-CGL)은 제2발광층(EL2)에 정공을 공급함으로써, 다수의 발광층이 구비된 소자의 발광 효율을 더욱 증대시키면서 구동 전압도 낮추는 기능을 한다.
N형 전하생성층(n-CGL)은 금속 또는 N형이 도핑된 유기물질로 이루어질 수 있다. 금속은 Li, Na, K, Rb, Cs, Mg, Ca, Sr, Ba, La, Ce, Sm, Eu, Tb, Dy 및 Yb로 이루어진 군에서 선택된 하나의 물질일 수 있다. 또한, N형이 도핑된 유기물질에 사용되는 N형 도펀트와 호스트의 물질은 통상적으로 사용되는 물질을 이용할 수 있다. 예를 들면, N형 도펀트는 알칼리 금속, 알칼리 금속 화합물, 알칼리 토금속 또는 알칼리 토금속 화합물일 수 있다. N형 도판트는 Cs, K, Rb, Mg, Na, Ca, Sr, Eu 및 Yb로 이루어진 군에서 선택된 하나일 수 있다. 또한, 호스트는 트리스(8-하이드록시퀴놀린)알루미늄, 트리아진, 하이드록시퀴놀린 유도체 및 벤즈아졸 유도체 및 실롤 유도체로 이루어진 군에서 선택된 하나의 물질일 수 있다.
P형 전하생성층(p-CGL)은 금속 또는 P형이 도핑된 유기물질로 이루어질 수 있다. 금속은 Al, Cu, Fe, Pb, Zn, Au, Pt, W, In, Mo, Ni 및 Ti로 이루어진 군에서 선택된 하나 또는 둘 이상의 합금으로 이루어질 수 있다. 또한, P형이 도핑된 유기물질에 사용되는 P형 도펀트와 호스트의 물질은 통상적으로 사용되는 물질을 이용할 수 있다. 예를 들면, P형 도펀트는 2,3,5,6-테트라플루오르-7,7,8,8-테트라시아노퀴노디메탄(F4-TCNQ), 테트라시아노퀴노디메탄의 유도체, 요오드, FeCl3,FeF3및 SbCl5으로 이루어진 군에서 선택된 하나의 물질일 수 있다. 또한, 호스트는 N,N'-디(나프탈렌-1-일)-N,N-디페닐-벤지딘(NPB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1-비페닐-4,4'-디아민(TPD) 및 N,N',N'-테트라나프틸-벤지딘(TNB)로 이루어진 군에서 선택된 하나의 물질일 수 있다.
<제1실시예>
도 7은 본 발명의 제1실시예에 따른 표시 패널의 단면도이고, 도 8은 본 발명의 제1실시예에 따른 효과를 설명하기 위한 단면도이다.
도 7에 도시된 바와 같이, 본 발명의 제1실시예에 따른 표시 패널은 제1기판(110a), 트랜지스터부(TFTA), 유기 발광다이오드(OLED), 저반사층(130), 보호필름층(ENC), 블랙매트릭스층(BM) 및 컬러필터층(CF)을 포함한다.
제1 내지 제3서브 픽셀(SP1 ~ SP3)은 표시 패널에 포함된 트랜지스터부(TFTA), 유기 발광다이오드(OLED) 및 컬러필터층(CF) 등을 기반으로 정의된다. 제1 내지 제3서브 픽셀(SP1 ~ SP3)은 트랜지스터부(TFTA)의 상부에 위치하는 뱅크층(120)에 의해 영역이 구획된다. 뱅크층(120)이 위치하는 영역은 빛을 발광하지 않는 비빌광영역으로 정의되고 제1전극층(119)을 노출하는 영역은 빛을 발광하는 발광영역 또는 개구부로 정의된다.
트랜지스터부(TFTA)는 제1기판(110a)의 상부에 위치한다. 트랜지스터부(TFTA)는 제1 내지 제3서브 픽셀(SP1 ~ SP3)에 각각 대응하여 배치된 스위칭 트랜지스터, 구동 트랜지스터, 커패시터, 전원라인 등을 포함한다. 트랜지스터부(TFTA)는 앞서 도 3 등에서 설명된 바와 같이 그 구성이 매우 다양함은 물론 탑게이트(Top gate), 바탐게이트(Bottom gate) 등과 같이 게이트전극의 위치 등에 따라서도 매우 다양한 적층 구조를 갖는바 구체적으로 도시하지 않는다. 스위칭 트랜지스터, 구동 트랜지스터, 커패시터 등과 같이 트랜지스터부(TFTA)에 포함되는 구성은 절연층 또는 보호층에 의해 보호된다.
유기 발광다이오드(OLED)는 트랜지스터부(TFTA)의 상부에 위치하는 제1전극층(119), 발광층(124) 및 제2전극층(125)을 포함한다. 제1전극층(119)은 애노드전극으로, 제2전극층(125)은 캐소드전극으로 선택될 수 있다. 제1전극층(119)은 트랜지스터부(TFTA)의 최상위층인 보호층 상부에 위치한다. 제1전극층(119)은 트랜지스터부(TFTA)에 포함된 구동 트랜지스터의 소오스 또는 드레인전극에 연결된다. 제1전극층(119)은 제1 내지 제3서브 픽셀(SP1 ~ SP3)의 발광영역(발광면)에 각각 대응하여 배치된다. 제1전극층(119)은 단층 또는 반사전극층을 포함하는 다층으로 이루어질 수 있다.
발광층(124)은 제1전극층(119)의 상부에 위치한다. 발광층(124)은 하나의 발광층 또는 적어도 두 개의 발광층을 포함한다. 제2전극층(125)은 발광층(124)의 상부에 위치한다. 제2전극층(125)은 제1 내지 제3서브 픽셀(SP1 ~ SP3)을 모두 공통으로 덮도록 배치된다. 제2전극층(125)은 단층 또는 저저항층을 포함하는 다층으로 이루어질 수 있다. 보호필름층(ENC)은 유기 발광다이오드(OLED)의 상부에 위치한다. 보호필름층(ENC)은 단층 또는 복층으로 이루어질 수 있다. 보호필름층(ENC)은 제1 내지 제3보호필름층(127 ~ 129)을 포함할 수 있고, 이들은 무기 재료(예: SiNx)와 유기 재료(예: Monomer)가 교번 적층된 구조를 취할 수 있다. 예컨대, 제1보호필름층(127)은 무기 재료(예: SiNx), 제2보호필름층(128)은 유기 재료(예: Monomer), 제3보호필름층(129)은 무기 재료(예: SiNx)로 선택될 수 있으나 이에 한정되지 않는다.
블랙매트릭스층(BM)은 보호필름층(ENC)의 상부에 위치할 수 있다. 블랙매트릭스층(BM)은 뱅크층(120)에 대응하여 배치된다. 블랙매트릭스층(BM)은 유기 발광다이오드(OLED)로부터 출사되는 빛을 차단할 수 있는 검정색 계열의 재료 등을 포함할 수 있다. 블랙매트릭스층(BM)은 보호필름층(ENC)의 상부에 위치하는 것을 일례로 하였으나 이는 생략되거나 컬러필터층(CF)의 상부 등 다른 층에 위치할 수도 있다.
컬러필터층(CF)은 보호필름층(ENC)의 상부에 위치할 수 있다. 컬러필터층(CF)은 제1 내지 제3컬러필터층(CF1 ~ CF3)을 포함할 수 있고, 이들은 유기 발광다이오드(OLED)로부터 생성된 빛을 각각 적색, 녹색 및 청색 등으로 변환할 수 있는 다양한 색의 재료를 포함할 수 있다. 컬러필터층(CF)은 보호필름층(ENC)의 상부에서 블랙매트릭스층(BM)을 덮는 것을 일례로 하였으나 이는 생략되거나 다른 층에 위치할 수도 있다.
뱅크층(120)은 상부 표면이 함몰된 뱅크홈(BH)을 갖는다. 뱅크홈(BH)은 하부 표면과 내측부 표면을 포함하고, 그 단면이 사각형인 것을 일례로 도시하였으나 이는 삼각형, 사다리꼴, 다각형 형상일 수 있으나 이에 한정되지 않는다. 뱅크층(120)은 뱅크홈(BH)이 형성됨에 따라, 외측부 표면과 더불어 내측부 표면을 갖게 된다. 따라서, 뱅크홈(BH)의 내측부 표면은 뱅크층(120)의 내측부 표면으로도 정의될 수 있다. 뱅크층(120)의 상부 표면에 마련된 뱅크홈(BH)은 발광층(124)이 서브 픽셀의 영역별로 구분되도록 분리(인접하는 서브 픽셀과 연결되지 않고 분리)하는 역할을 한다.
구체적으로, 뱅크홈(BH)은 발광층(124)을 분리하여 상하 및 좌우로 인접하는 서브 픽셀들 간의 누설 전류(leakage current 또는 lateral current leakage 라고도 함) 발생 문제를 해소하기 위한 공간을 제공한다. 누설 전류 발생 문제는 전하생성층을 갖는 구조에서 특히 발생 가능성이 크다. 그러므로 뱅크홈(BH)을 갖는 구조는 전하생성층을 포함하는 구조에서 더 큰 효과를 가질 수 있다. 한편, 뱅크홈(BH)의 형상과 제2전극층(125) 구조(특히 두께)에 따라 발광층(124)과 제2전극층(125)은 함께 분리될 수도 있으나 이에 한정되지 않는다.
저반사층(130)은 뱅크층(120)의 뱅크홈(BH)의 상부에 위치한다. 저반사층(130)은 뱅크홈(BH)을 따라 함몰된 영역을 갖는 형태로 형성될 수 있다. 저반사층(130)은 뱅크홈(BH)의 하부 표면과 내측부 표면은 물론이고 뱅크층(120)의 상부 표면에 대응하도록 배치될 수 있다. 저반사층(130)은 도시된 바와 같은 U자형은 물론이고 삼각형, 사각형, 사다리꼴, 다각형 형상 등 뱅크층(120) 및 뱅크홈(BH)의 형상과 유사한 형상을 가질 수 있다. 저반사층(130)은 제1 내지 제3서브 픽셀(SP1 ~ SP3)의 발광영역(발광면)을 통한 광진행 경로를 막지 않는 범위 내에서 다양한 형태로 형성할 수 있다. 저반사층(130)은 단층으로 형성되고, 반사율이 낮은 재료 예컨대 Mo, Ti, Zr, Hf, V, Nb, Ta, Cr, W 및 이를 포함하는 하나 이상의 합금(Alloy)으로 선택될 수 있다.
저반사층(130)은 뱅크층(120)에 마련된 뱅크홈(BH)에 의해 인접하는 다른 서브 픽셀로 빛이 이동 또는 반사되는 광경로가 형성되는 문제 그리고 이 광경로를 통과한 빛 샘(light leakage)의 영향으로 이종의 빛(색)이 섞이는 혼색 문제를 해소하는 역할을 한다. 저반사층(130)은 뱅크홈(BH) 상의 제2전극층(125)의 상부에 위치할 수 있다. 저반사층(130)이 뱅크홈(BH) 상의 제2전극층(125)의 상부에 위치할 경우 광경로 형성 문제와 혼색 문제를 해소함과 더불어 제2전극층(125)의 저항을 낮추는 역할을 겸할 수 있다. 그러나 저반사층(130)의 재료에 따라 제2전극층(125)의 저항을 낮추는 역할은 있을 수도 있고 없을 수도 있다.
저반사층(130)은 뱅크홈(BH) 상의 보호필름층(ENC)의 층 사이에 위치할 수 있다. 예컨대, 저반사층(130)은 뱅크홈(BH) 상의 제1보호필름층(127)의 바로 위에 위치할 수 있다. 저반사층(130)이 뱅크홈(BH) 상의 제1보호필름층(127)의 바로 위에 위치할 경우 보호필름층(ENC)의 재료적 특성(보호필름층을 구성하는 층들간의 굴절률 차)에 의해 광경로 발생 문제와 혼색 발생 문제를 더 효과적으로 해소할 수 있다.
그 이유는 보호필름층(ENC)을 구성하는 층들 간의 굴절률 차로 인하여 광경로를 형성하는 웨이브가이드(waveguide) 현상을 봉쇄할 수 있기 때문이다. 따라서, 저반사층(130)은 제1보호필름층(127)의 바로 위와 같이, 굴절률 차이가 발생하는 부분에 가까울수록 좋다. 그러나 저반사층(130)은 보호필름층(ENC)의 재료 및 굴절률 차이에 따라 다른 층에 위치할 수도 있다.
도 8 (a)에 도시된 바와 같이, 뱅크층(120)에 뱅크홈(BH)만 존재하는 경우 제1서브 픽셀(SP1)로부터 생성된 빛이 인접하는 제2서브 픽셀(SP2)로 이동할 수 있는 광경로가 형성된다. 반면, 도 8 (b)에 도시된 바와 같이, 뱅크층(120)의 뱅크홈(BH) 내에 저반사층(130)이 존재하는 경우 제1서브 픽셀(SP1)로부터 생성된 빛이 인접하는 제2서브 픽셀(SP2)로 이동할 수 있는 광경로는 형성되지 않는다. 그 이유는 앞서 설명한 바와 같이 뱅크홈(BH) 내의 저반사층(130)이 광경로를 유발하는 웨이브가이드 현상을 봉쇄할 수 있기 때문이다.
도 8의 사례에서 볼 수 있는 바와 같이, 제1실시예를 따르면 뱅크층(120) 그리고 뱅크홈(BH)을 타고 들어온 빛은 저반사층(130)에 의해 흡수될 수 있다. 또한, 저반사층(130)의 낮은 반사율로 인하여 제1서브 픽셀(SP1)에서 생성된 빛이 제2서브 픽셀(SP2)로 이동하지 못하고 소실된다.
표시 패널을 초고해상도로 구현하면 서브 픽셀의 크기가 작아지게 되면서 인접하는 서브 픽셀로의 누설 전류 발생 가능성이 커지게 된다. 그러나 제1실시예와 같은 구조를 이용하면 발광층(124)을 통한 누설 전류 발생 문제는 물론이고 인접하는 다른 서브 픽셀로 빛이 이동 또는 반사되는 광경로 발생 문제와 이종의 빛(색)이 섞이는 혼색 문제를 해소할 수 있다. 그러므로 제1실시예는 초고해상도의 유기전계발광표시장치 구현에 적합한 구조를 제공할 수 있다.
이하에서 설명되는 본 발명의 제2실시예는 제1실시예와 유사하지만 저반사층(130)의 구조에 차이점이 있다. 따라서, 설명의 반복을 피하기 위해 저반사층(130)의 변경된 구조를 중심으로 설명한다.
<제2실시예>
도 9는 본 발명의 제2실시예에 따른 표시 패널의 단면도이고, 도 10은 본 발명의 제2실시예에 따른 효과를 설명하기 위한 단면도이며, 도 11은 본 발명의 제2실시예로 제작한 표시 패널의 파장별 반사율 시뮬레이션 결과도이다.
도 9에 도시된 바와 같이, 본 발명의 제2실시예에 따른 표시 패널은 제1기판(110a), 트랜지스터부(TFTA), 유기 발광다이오드(OLED), 저반사층(130), 보호필름층(ENC), 블랙매트릭스층(BM) 및 컬러필터층(CF)을 포함한다.
저반사층(130)은 뱅크홈(BH) 상의 제1보호필름층(127)의 바로 위에 위치하는 것을 일례로 하나 이는 하나의 예시일 뿐, 앞서 설명한 바와 같이, 제2전극층(125)의 상부에 위치할 수도 있고, 보호필름층(ENC)의 내부에 위치할 수도 있다.
제2실시예에 따르면, 저반사층(130)은 복층으로 형성되고, 반사율이 낮은 재료 예컨대 Mo, Ti, Zr, Hf, V, Nb, Ta, Cr, W 및 이를 포함하는 하나 이상의 합금(Alloy)으로 선택된 금속층과 무기 재료(산화물 재료 포함)로 선택된 무기층으로 이루어질 수 있다. 예컨대, 저반사층(130)은 금속 재료로 선택된 제1층(131), 무기 재료로 선택된 제2층(132) 및 금속 재료로 선택된 제3층(133)을 포함할 수 있다.
도 10의 사례에서 볼 수 있는 바와 같이, 뱅크층(120)의 외측부 표면을 타고 들어온 빛은 저반사층(130)에 의해 흡수되거나 낮은 반사율로 인하여 제1서브 픽셀(SP1)에서 제2서브 픽셀(SP2)로 이동하지 못하고 소실된다.
도 9 및 도 11에 도시된 바와 같이, 저반사층(130)은 제1층(131) = MoTi, 제2층(132) = ITO, 제3층(133) = MoTi로 선택된다. 제2실시예의 시뮬레이션 결과가 말해 주듯이 MoTi/ITO/MoTi로 선택된 저반사층(130)은 평균 380nm ~ 780nm의 파장에서 8.97의 반사율(%)을 나타냈다. 그리고 550nm의 파장에서 3.04의 반사율(%)을 나타냈다. 그러므로 저반사층(130)을 복층화할 때에는 빛의 상쇄와 간섭을 이용해 파장 대별 반사율이 최대로 높은 구조 등으로 최적화할 수 있다.
<제3실시예>
도 12는 본 발명의 제3실시예에 따른 표시 패널의 단면도이고, 도 13은 본 발명의 제3실시예에 따른 매커니즘을 간략히 설명하기 위한 단면도이다.
도 12에 도시된 바와 같이, 본 발명의 제3실시예에 따른 표시 패널은 제1기판(110a), 트랜지스터부(TFTA), 유기 발광다이오드(OLED), 편광층(140), 보호필름층(ENC), 블랙매트릭스층(BM) 및 컬러필터층(CF)을 포함한다.
제1 내지 제3서브 픽셀(SP1 ~ SP3)은 표시 패널에 포함된 트랜지스터부(TFTA), 유기 발광다이오드(OLED) 및 컬러필터층(CF) 등을 기반으로 정의된다. 제1 내지 제3서브 픽셀(SP1 ~ SP3)은 트랜지스터부(TFTA)의 상부에 위치하는 뱅크층(120)에 의해 영역이 구획된다. 뱅크층(120)이 위치하는 영역은 빛을 발광하지 않는 비빌광영역으로 정의되고 제1전극층(119)을 노출하는 영역은 빛을 발광하는 발광영역 또는 개구부로 정의된다.
트랜지스터부(TFTA)는 제1기판(110a)의 상부에 위치한다. 트랜지스터부(TFTA)는 제1 내지 제3서브 픽셀(SP1 ~ SP3)에 각각 대응하여 배치된 스위칭 트랜지스터, 구동 트랜지스터, 커패시터, 전원라인 등을 포함한다. 트랜지스터부(TFTA)는 앞서 도 3 등에서 설명된 바와 같이 그 구성이 매우 다양함은 물론 탑게이트(Top gate), 바탐게이트(Bottom gate) 등과 같이 게이트전극의 위치 등에 따라서도 매우 다양한 적층 구조를 갖는바 도시하지 않고 생략한다.
유기 발광다이오드(OLED)는 트랜지스터부(TFTA)의 상부에 위치하는 제1전극층(119), 발광층(124) 및 제2전극층(125)을 포함한다. 제1전극층(119)은 애노드전극으로, 제2전극층(125)은 캐소드전극으로 선택될 수 있다. 제1전극층(119)은 트랜지스터부(TFTA)의 최상위층인 보호층 상부에 위치한다. 제1전극층(119)은 트랜지스터부(TFTA)에 포함된 구동 트랜지스터의 소오스 또는 드레인전극에 연결된다. 제1전극층(119)은 제1 내지 제3서브 픽셀(SP1 ~ SP3)의 발광영역(발광면)에 각각 대응하여 배치된다. 제1전극층(119)은 단층 또는 반사전극층을 포함하는 다층으로 이루어질 수 있다.
발광층(124)은 제1전극층(119)의 상부에 위치한다. 발광층(124)은 하나의 발광층 또는 적어도 두 개의 발광층을 포함한다. 제2전극층(125)은 발광층(124)의 상부에 위치한다. 제2전극층(125)은 제1 내지 제3서브 픽셀(SP1 ~ SP3)을 모두 공통으로 덮도록 배치된다. 제2전극층(125)은 단층 또는 저저항층을 포함하는 다층으로 이루어질 수 있다. 보호필름층(ENC)은 유기 발광다이오드(OLED)의 상부에 위치한다. 보호필름층(ENC)은 단층 또는 복층으로 이루어질 수 있다. 보호필름층(ENC)은 제1 내지 제3보호필름층(127 ~ 129)을 포함할 수 있고, 이들은 무기 재료(예: SiNx)와 유기 재료(예: Monomer)가 교번 적층된 구조를 취할 수 있다. 예컨대, 제1보호필름층(127)은 무기 재료(예: SiNx), 제2보호필름층(128)은 유기 재료(예: Monomer), 제3보호필름층(129)은 무기 재료(예: SiNx)로 선택될 수 있으나 이에 한정되지 않는다.
블랙매트릭스층(BM)은 보호필름층(ENC)의 상부에 위치할 수 있다. 블랙매트릭스층(BM)은 뱅크층(120)에 대응하여 배치된다. 블랙매트릭스층(BM)은 유기 발광다이오드(OLED)로부터 출사되는 빛을 차단할 수 있는 검정색 계열의 재료 등을 포함할 수 있다. 블랙매트릭스층(BM)은 보호필름층(ENC)의 상부에 위치하는 것을 일례로 하였으나 이는 생략되거나 컬러필터층(CF)의 상부 등 다른 층에 위치할 수도 있다.
컬러필터층(CF)은 보호필름층(ENC)의 상부에 위치할 수 있다. 컬러필터층(CF)은 제1 내지 제3컬러필터층(CF1 ~ CF3)을 포함할 수 있고, 이들은 유기 발광다이오드(OLED)로부터 생성된 빛을 각각 적색, 녹색 및 청색 등으로 변환할 수 있는 다양한 색의 재료를 포함할 수 있다. 컬러필터층(CF)은 보호필름층(ENC)의 상부에서 블랙매트릭스층(BM)을 덮는 것을 일례로 하였으나 이는 생략되거나 다른 층에 위치할 수도 있다.
뱅크층(120)은 상부 표면이 함몰된 뱅크홈(BH)을 갖는다. 뱅크홈(BH)은 하부 표면과 내측부 표면을 포함하고, 그 단면이 사각형인 것을 일례로 도시하였으나 이는 삼각형, 사다리꼴, 다각형 형상일 수 있으나 이에 한정되지 않는다. 뱅크층(120)은 뱅크홈(BH)이 형성됨에 따라, 외측부 표면과 더불어 내측부 표면을 갖게 된다. 따라서, 뱅크홈(BH)의 내측부 표면은 뱅크층(120)의 내측부 표면으로도 정의될 수 있다. 뱅크층(120)의 상부 표면에 마련된 뱅크홈(BH)은 발광층(124)이 서브 픽셀의 영역별로 구분되도록 분리(인접하는 서브 픽셀과 연결되지 않고 분리)하는 역할을 한다.
구체적으로, 뱅크홈(BH)은 발광층(124)을 분리하여 상하 및 좌우로 인접하는 서브 픽셀들 간의 누설 전류(leakage current) 발생 문제를 해소하기 위한 공간을 제공한다. 누설 전류 발생 문제는 전하생성층을 갖는 구조에서 특히 발생 가능성이 크다. 그러므로 뱅크홈(BH)을 갖는 구조는 전하생성층을 포함하는 구조에서 더 큰 효과를 가질 수 있다. 한편, 뱅크홈(BH)의 형상과 제2전극층(125) 구조(특히 두께)에 따라 발광층(124)과 제2전극층(125)은 함께 분리될 수도 있으나 이에 한정되지 않는다.
편광층(140)은 뱅크층(120)의 외측부 표면에 대응하여 위치한다. 편광층(140)은 뱅크층(120)의 외측부 표면을 따라 형성될 수 있다. 편광층(140)은 뱅크층(120)의 외측부 표면은 물론이고 뱅크층(120)의 상부 표면에 대응하여 배치될 수 있다. 편광층(140)은 제1 내지 제3서브 픽셀(SP1 ~ SP3)의 발광영역(발광면)을 통한 광진행 경로를 막지 않는 범위 내에서 다양한 형태로 형성할 수 있다.
편광층(140)은 뱅크층(120)에 마련된 뱅크홈(BH)에 의해 인접하는 다른 서브 픽셀로 빛이 이동 또는 반사되는 광경로가 형성되는 문제 그리고 이 광경로를 통과한 빛의 영향으로 이종의 빛(색)이 섞이는 혼색 문제를 해소하는 역할을 한다. 편광층(140)은 빛의 진행 방향을 바꿀 수 있는 무기 편광 재료(예: MoS2)로 이루어진다. 편광층(140)은 러빙(Rubbing) 방법과 이온빔 처리(Ion beam treatment) 방법 등에 의해 편광 방향이 조절될 수 있는 재료면 가능하다.
편광층(140)은 제1편광층(141)과 제2편광층(142)을 포함한다. 제1편광층(141)과 제2편광층(142)은 서로 다른 편광 특성을 갖는다. 즉, 제1편광층(141)과 제2편광층(142)은 편광 방향이 다르다. 뱅크층(120)의 측면에서 보면 제1편광층(141)과 제2편광층(142)은 뱅크층(120)의 외측부 표면(뱅크층의 좌측부 표면과 우측부 표면)에 대응하여 위치하는 것이지만, 서브 픽셀의 측면에서 보면 제1편광층(141)과 제2편광층(142)은 개구부 안에 위치하는 것으로 설명된다.
예컨대, 제1편광층(141)은 제3서브 픽셀(SP3)의 우측(또는 제1기판의 방향에 따라 상측이 될 수도 있음)에 인접한 뱅크층(120)의 외측부 표면에 대응하여 배치된다. 그리고 제2편광층(142)은 제3서브 픽셀(SP3)의 좌측(또는 제1기판의 방향에 따라 하측이 될 수도 있음)에 인접한 뱅크층(120)의 외측부 표면에 대응하여 배치된다. 그러므로 하나의 서브 픽셀의 개구부 내에는 서로 다른 편광 특성을 갖는 제1편광층(141)과 제2편광층(142)이 뱅크층(120)의 외측부 표면을 따라 일측과 타측에 각각 배치된 상태라고 볼 수 있다.
도 13에 도시된 바와 같이, 편광층은 투과되는 빛의 세기를 떨어트릴 수 있고, 빛의 진행 방향을 바꾸는 편광 특성은 물론이고 편광층의 편광 방향과 빛의 편광 방향이 일치하면 투과시키고 불일치하면 투과시키지 않는 특성이 있다.
도 12에 도시된 제3실시예는 편광층(140)의 편광 특성을 기반으로 하는바, 발광층(124)으로부터 생성된 빛의 편광 특성을 고려하여 제1편광층(141)과 제2편광층(142)의 편광 방향을 선택할 수 있다. 예컨대, 발광층(124)으로부터 출사되는 빛이 수직 방향(제2기판의 정면 방향)일 경우, 제1편광층(141)은 수평 또는 수직 선편광 특성을 가질 수 있고 제2편광층(142)은 제1편광층(141)과 반대되는 수직 또는 수평 선편광 특성을 가질 수 있다.
제3실시예와 같이 뱅크층(120)의 외측부 표면에 대응하여 편광층(140)이 존재하는 경우 제1서브 픽셀(SP1)로부터 생성된 빛이 인접하는 제2서브 픽셀(SP2)로 이동할 수 있는 광경로는 형성되지 않는다. 그 이유는 앞서 설명한 바와 같이 제1편광층(141)과 제2편광층(142)의 편광 방향이 다르기 때문에 빛이 어느 한쪽의 뱅크층(120) 및 뱅크홈(BH)을 통과하더라도 다른 한쪽으로 진행할 수 없기 때문이다. 즉, 제1편광층(141)과 제2편광층(142)의 편광 방향이 다르기 때문에 인접하는 서브 픽셀로 이동하지 못하고 소실된다. 그러므로 제3실시예 또한 인접하는 다른 서브 픽셀로 빛이 이동하는 광경로 발생 문제와 이종의 빛(색)이 섞이는 혼색 문제를 해소할 수 있는바 초고해상도 유기전계발광표시장치 구현에 적합한 구조를 제공할 수 있다.
제3실시예의 편광층(140) 또한 제1실시예의 저반사층과 같이 보호필름층(ENC)을 구성하는 층들 간의 굴절률 차로 인하여 광경로가 형성되는 것을 봉쇄한다. 따라서, 편광층(140) 또한 제1보호필름층(127)의 바로 위와 같이, 굴절률 차이가 발생하는 부분에 가까울수록 좋다. 그러나 편광층(140)은 보호필름층(ENC)의 재료 및 굴절률 차이에 따라 다른 층에 위치할 수도 있다.
이상 제3실시예와 같은 구조 또한 발광층(124)을 통한 누설 전류 발생 문제는 물론이고 인접하는 다른 서브 픽셀로 빛이 이동 또는 반사되는 광경로 발생 문제와 이종의 빛(색)이 섞이는 혼색 문제를 해소할 수 있다. 그러므로 제3실시예 또한 초고해상도 유기전계발광표시장치 구현에 적합한 구조를 제공할 수 있다.
이하에서 설명되는 본 발명의 실시예들은 제3실시예와 유사하지만 편광층(140)의 구조에 차이점이 있다. 따라서, 설명의 반복을 피하기 위해 편광층(140)의 변경된 구조를 중심으로 설명한다.
<제4실시예>
도 14는 본 발명의 제4실시예에 따른 표시 패널의 단면도이다.
도 14에 도시된 바와 같이, 본 발명의 제4실시예에 따른 표시 패널은 제1기판(110a), 트랜지스터부(TFTA), 유기 발광다이오드(OLED), 편광층(140), 보호필름층(ENC), 블랙매트릭스층(BM) 및 컬러필터층(CF)을 포함한다.
제4실시예에 따르면, 편광층(140)은 제1보호필름층(127)의 바로 위와 같이 보호필름층(ENC)의 층들 간에 굴절률 차이가 발생하는 부분에 가깝게 배치될 수 있다. 편광층(140)은 뱅크층(120)과 뱅크홈(BH)의 상부에 대응하여 위치한다. 편광층(140)은 뱅크홈(BH)을 따라 함몰된 영역을 갖는 형태로 형성될 수 있다. 편광층(140)은 뱅크홈(BH)의 하부 표면과 내측부 표면은 물론이고 뱅크층(120)의 상부 표면과 외측부 표면에 대응하도록 배치될 수 있다. 즉, 편광층(140)은 제1 내지 제3서브 픽셀(SP1 ~ SP3)의 발광영역(발광면)을 제외하고 하부층의 모든 영역을 덮도록 형성될 수 있다. 이때, 제1편광층(141)과 제2편광층(142)은 뱅크홈(BH)의 중앙영역을 기준으로 1:1의 비율로 배치될 수 있으나 이에 한정되지 않는다.
편광층(140)은 발광층(124)으로부터 생성된 빛의 편광 특성을 고려하여 제1편광층(141)과 제2편광층(142)의 편광 방향이 선택된다. 예컨대, 발광층(124)으로부터 출사되는 빛이 수직 방향(제2기판의 정면 방향)일 경우, 제1편광층(141)은 수평 또는 수직 선편광 특성을 가질 수 있고 제2편광층(142)은 제1편광층(141)과 반대되는 수직 또는 수평 선편광 특성을 가질 수 있다.
제4실시예는 뱅크층(120) 및 뱅크홈(BH)에 대응하는 영역을 편광층(140)이 덮고 있는 상태이다. 이와 같은 구조는 뱅크층(120)과 더불어 뱅크홈(BH)까지 덮고 있기 때문에 광경로의 발생 가능성과 혼색 발생 가능성을 낮출 수 있다.
<제5실시예>
도 15는 본 발명의 제5실시예에 따른 표시 패널의 단면도이다.
도 15에 도시된 바와 같이, 본 발명의 제5실시예에 따른 표시 패널은 제1기판(110a), 트랜지스터부(TFTA), 유기 발광다이오드(OLED), 편광층(140), 보호필름층(ENC), 블랙매트릭스층(BM) 및 컬러필터층(CF)을 포함한다.
제5실시예에 따르면, 편광층(140)은 제1보호필름층(127)의 바로 위와 같이 보호필름층(ENC)의 층들 간에 굴절률 차이가 발생하는 부분에 가깝게 배치될 수 있다. 편광층(140)은 트랜지스터부(TFTA)와 뱅크층(120) 사이에 대응하여 위치하는 제1편광층(141)과 뱅크층(120)과 뱅크홈(BH)의 상부에 대응하여 위치하는 제2편광층(142)을 포함한다.
제1편광층(141)은 트랜지스터부(TFTA)와 뱅크층(120) 사이 달리 설명하면 뱅크층(120)의 바로 아래인 밑면에 배치될 수 있다. 제1편광층(141)은 트랜지스터부(TFTA)의 상부에 위치하고 제1전극층(119)의 일부를 덮을 수 있다. 제1편광층(141)은 제1전극층(119)의 일부를 덮을 수 있도록 뱅크층(120)의 크기에 대응하여 배치될 수 있으나 제1전극층(119)의 사이에만 위치하도록 배치될 수도 있다.
제2편광층(142)은 뱅크홈(BH)의 하부 표면과 내측부 표면은 물론이고 뱅크층(120)의 상부 표면과 외측부 표면에 대응하도록 배치될 수 있다. 제2편광층(142)은 뱅크홈(BH)을 따라 함몰된 영역을 갖는 형태로 형성될 수 있다. 제2편광층(142)은 제1 내지 제3서브 픽셀(SP1 ~ SP3)의 발광영역(발광면)을 제외하고 하부층의 모든 영역을 덮도록 형성될 수 있으나 이에 한정되지 않는다.
제1편광층(141)과 제2편광층(142)은 서로 다른 편광 특성을 갖는다. 제1편광층(141)과 제2편광층(142)의 편광 특성은 발광층(124)으로부터 생성된 빛의 편광 특성을 고려하여 선택된다. 예컨대, 발광층(124)으로부터 출사되는 빛이 수직 방향(제2기판의 정면 방향)일 경우, 제1편광층(141)은 수평 또는 수직 선편광 특성을 가질 수 있고 제2편광층(142)은 제1편광층(141)과 반대되는 수직 또는 수평 선편광 특성을 가질 수 있다.
제5실시예는 뱅크층(120) 및 뱅크홈(BH)에 대응하는 영역을 덮는 제2편광층(142)과 더불어 뱅크층(120)의 밑면에 제1편광층(141)을 배치한 상태이다. 이와 같은 구조는 뱅크층(120)의 상부와 하부 그리고 뱅크홈(BH)까지 덮고 있기 때문에 광경로의 발생 가능성과 혼색 발생 가능성을 더 효과적으로 낮출 수 있다.
<제6실시예>
도 16은 본 발명의 제6실시예에 따른 표시 패널의 단면도이다.
도 16에 도시된 바와 같이, 본 발명의 제6실시예에 따른 표시 패널은 제1기판(110a), 트랜지스터부(TFTA), 유기 발광다이오드(OLED), 편광층(140), 보호필름층(ENC), 블랙매트릭스층(BM) 및 컬러필터층(CF)을 포함한다.
제6실시예에 따르면, 편광층(140)은 제1보호필름층(127)의 바로 위와 같이 보호필름층(ENC)의 층들 간에 굴절률 차이가 발생하는 부분에 가깝게 배치될 수 있다. 편광층(140)은 트랜지스터부(TFTA)와 뱅크층(120) 사이에 대응하여 위치하는 제1편광층(141)과 뱅크층(120)의 외측부 표면에 대응하여 위치하는 제2편광층(142)을 포함한다.
제1편광층(141)은 트랜지스터부(TFTA)와 뱅크층(120) 사이 달리 설명하면 뱅크층(120)의 밑면에 배치될 수 있다. 제1편광층(141)은 트랜지스터부(TFTA)의 상부에 위치하고 제1전극층(119)의 일부를 덮을 수 있다. 제1편광층(141)은 제1전극층(119)의 일부를 덮을 수 있도록 뱅크층(120)의 크기에 대응하여 배치될 수 있으나 제1전극층(119)의 사이에만 위치하도록 배치될 수도 있다.
제2편광층(142)은 뱅크층(120)의 외측부 표면에 대응하도록 배치될 수 있다. 제2편광층(142)은 뱅크홈(BH)에 대응되는 부분을 제외하고 뱅크층(120)의 상부 표면에 일부가 배치될 수도 있다.
제1편광층(141)과 제2편광층(142)은 서로 다른 편광 특성을 갖는다. 제1편광층(141)과 제2편광층(142)의 편광 특성은 발광층(124)으로부터 생성된 빛의 편광 특성을 고려하여 선택된다. 예컨대, 발광층(124)으로부터 출사되는 빛이 수직 방향(제2기판의 정면 방향)일 경우, 제1편광층(141)은 수평 또는 수직 선편광 특성을 가질 수 있고 제2편광층(142)은 제1편광층(141)과 반대되는 수직 또는 수평 선편광 특성을 가질 수 있다. 제1편광층(141)과 제2편광층(142)의 위치는 도 18과 같이 변경될 수도 있다.
제6실시예는 뱅크층(120)의 외측부 표면에 대응하는 영역을 덮는 제2편광층(142)과 더불어 뱅크층(120)의 밑면에 제1편광층(141)을 배치한 상태이다. 이와 같은 구조는 뱅크층(120)의 측부와 하부를 덮고 있기 때문에 광경로의 발생 가능성과 혼색 발생 가능성을 낮출 수 있다.
<제7실시예>
도 17은 본 발명의 제7실시예에 따른 표시 패널의 단면도이다.
도 17에 도시된 바와 같이, 본 발명의 제7실시예에 따른 표시 패널은 제1기판(110a), 트랜지스터부(TFTA), 유기 발광다이오드(OLED), 편광층(140), 보호필름층(ENC), 블랙매트릭스층(BM) 및 컬러필터층(CF)을 포함한다.
제7실시예에 따르면, 편광층(140)은 제1보호필름층(127)의 바로 위와 같이 보호필름층(ENC)의 층들 간에 굴절률 차이가 발생하는 부분에 가깝게 배치될 수 있다. 편광층(140)은 뱅크홈(BH)에 대응하여 위치하는 제1편광층(141)과 트랜지스터부(TFTA)와 뱅크층(120) 사이에 대응하여 위치하는 제2편광층(142)을 포함한다.
제1편광층(141)은 뱅크홈(BH)에 대응하도록 배치될 수 있다. 제1편광층(141)은 뱅크홈(BH)에만 대응되거나 뱅크층(120)의 상부 표면에 일부가 배치될 수도 있다. 즉, 제1편광층(141)은 U자 형태 등으로 뱅크홈(BH)의 형상을 따라 배치된다.
제2편광층(142)은 트랜지스터부(TFTA)와 뱅크층(120) 사이 달리 설명하면 뱅크층(120)의 밑면에 배치될 수 있다. 제2편광층(142)은 트랜지스터부(TFTA)의 상부에 위치하고 제1전극층(119)의 일부를 덮을 수 있다. 제2편광층(142)은 제1전극층(119)의 일부를 덮을 수 있도록 뱅크층(120)의 크기에 대응하여 배치될 수 있으나 제1전극층(119)의 사이에만 위치하도록 배치될 수도 있다.
제1편광층(141)과 제2편광층(142)은 서로 다른 편광 특성을 갖는다. 제1편광층(141)과 제2편광층(142)의 편광 특성은 발광층(124)으로부터 생성된 빛의 편광 특성을 고려하여 선택된다. 예컨대, 발광층(124)으로부터 출사되는 빛이 수직 방향(제2기판의 정면 방향)일 경우, 제1편광층(141)은 수평 또는 수직 선편광 특성을 가질 수 있고 제2편광층(142)은 제1편광층(141)과 반대되는 수직 또는 수평 선편광 특성을 가질 수 있다.
제7실시예는 뱅크홈(BH)에 대응하는 영역을 덮는 제1편광층(141)과 더불어 뱅크층(120)의 밑면에 제2편광층(142)을 배치한 상태이다. 이와 같은 구조는 뱅크홈(BH)에 대응하는 영역과 뱅크층(120)의 밑면에 편광층(140)이 배치되어 있기 때문에 광경로의 발생 가능성과 혼색 발생 가능성을 더욱 낮출 수 있다.
<제8실시예>
도 18은 본 발명의 제8실시예에 따른 표시 패널의 단면도이다.
도 18에 도시된 바와 같이, 본 발명의 제8실시예에 따른 표시 패널은 제1기판(110a), 트랜지스터부(TFTA), 유기 발광다이오드(OLED), 편광층(140), 보호필름층(ENC), 블랙매트릭스층(BM) 및 컬러필터층(CF)을 포함한다.
제8실시예에 따르면, 편광층(140)은 제1보호필름층(127)의 바로 위와 같이 보호필름층(ENC)의 층들 간에 굴절률 차이가 발생하는 부분에 가깝게 배치될 수 있다. 편광층(140)은 뱅크홈(BH)에 대응하여 위치하는 제1편광층(141)과 트랜지스터부(TFTA)와 뱅크층(120) 사이에 대응하여 위치하는 제2편광층(142)을 포함한다.
제1편광층(141)은 뱅크홈(BH)의 일측 내측부 표면과 타측 내측부 표면에 대응하도록 배치될 수 있다. 제1편광층(141)은 서브 픽셀들(SP1 ~ SP3)의 발광영역(발광면)과 뱅크홈(BH)의 하부 표면에 대응하는 영역만 배치되지 않고 하부층을 모두 덮도록 배치될 수 있다. 즉, 제1편광층(141)은 180도 회전된 U자 형태 등으로 뱅크홈(BH)의 하부 표면을 제외하고 뱅크층(120)의 돌출된 형상을 따라 배치된다.
제2편광층(142)은 트랜지스터부(TFTA)와 뱅크층(120) 사이 달리 설명하면 뱅크층(120)의 밑면에 배치될 수 있다. 제2편광층(142)은 트랜지스터부(TFTA)의 상부에 위치하고 제1전극층(119)의 일부를 덮을 수 있다. 제2편광층(142)은 제1전극층(119)의 일부를 덮을 수 있도록 뱅크층(120)의 크기에 대응하여 배치될 수 있으나 제1전극층(119)의 사이에만 위치하도록 배치될 수도 있다.
제1편광층(141)과 제2편광층(142)은 서로 다른 편광 특성을 갖는다. 제1편광층(141)과 제2편광층(142)의 편광 특성은 발광층(124)으로부터 생성된 빛의 편광 특성을 고려하여 선택된다. 예컨대, 발광층(124)으로부터 출사되는 빛이 수직 방향(제2기판의 정면 방향)일 경우, 제1편광층(141)은 수평 또는 수직 선편광 특성을 가질 수 있고 제2편광층(142)은 제1편광층(141)과 반대되는 수직 또는 수평 선편광 특성을 가질 수 있다.
제8실시예는 뱅크홈(BH)의 내측부 표면과 뱅크층(120)의 상부 표면 및 외측부 표면에 대응하는 영역을 덮는 제1편광층(141)과 더불어 뱅크층(120)의 밑면에 제2편광층(142)을 배치한 상태이다. 이와 같은 구조는 뱅크홈(BH)의 내측부 표면과 뱅크층(120)의 상부 표면 및 외측부 표면에 대응하는 영역과 뱅크층(120)의 밑면에 편광층(140)이 배치되어 있기 때문에 광경로의 발생 가능성과 혼색 발생 가능성을 더욱 낮출 수 있다.
제3 내지 제8실시예의 설명에서는 편광층(140)이 단층(편광층이 1매로 구성된 단품)으로 구성된 것을 일례로 설명한다. 그러나 편광층(140)은 금속 재료 대비 나노(noano) 형태의 얇은 두께로 형성하더라도 편광 기능이 가능한바 단층은 물론 복층(평행 투과를 일으키는 층과 직교 투과를 일으키는 층 등)으로 구성될 수도 있다. 즉, 편광층(140)은 적어도 어느 한 부분에서 제1편광층(141)과 제2편광층(142)이 중첩하도록 배치될 수도 있다. 그리고 광경로를 고려하여 제1편광층(141)과 제2편광층(142) 간의 중첩 영역을 조절할 수도 있다. 이 밖에도, 본 발명의 상세한 설명에서는 제1 내지 제8실시예를 구분하여 설명하였지만, 이들 중 적어도 두 개의 실시예를 결합 조합할 수도 있다.
본 발명에서 설명된 저반사층과 편광층은 광경로 발생을 억제함과 더불어 혼색 문제를 방지하기 위해 반사율이 낮은 재료와 빛을 편광하는 재료를 뱅크층에 대응하여 배치한다. 저반사층과 편광층은 그 명칭과 기능이 다소 상이하지만 이들의 목적 및 효과는 동일하다. 따라서, 저반사층과 편광층은 광경로 및 혼색 발생 방지층으로 정의될 수도 있다.
이상 본 발명은 초고해상도의 유기전계발광표시장치 구현을 위해, 발광층을 통한 누설 전류 발생 문제, 인접하는 다른 서브 픽셀로 빛이 이동 또는 반사되는 광경로 발생 문제 그리고 이종의 빛(색)이 섞이는 혼색 문제를 해소할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상부에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110a: 제1기판 TFTA: 트랜지스터부
OLED: 유기 발광다이오드 130: 저반사층
ENC: 보호필름층 BM: 블랙매트릭스층
CF: 컬러필터층 120: 뱅크층
BH: 뱅크홈 124: 발광층
140: 편광층

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1기판;
    상기 제1기판 상의 제1전극층;
    상기 제1전극층의 일부를 노출하는 개구부를 갖는 뱅크층;
    상기 제1전극층 상의 발광층;
    상기 뱅크층 상에 함몰된 뱅크홈;
    상기 발광층 상의 제2전극층; 및
    상기 제2전극층 상에 위치하고 상기 뱅크층의 적어도 일부에 대응하여 배치된 편광층을 포함하는 전계발광표시장치.
  7. 제6항에 있어서,
    상기 편광층은
    상기 뱅크층의 외측부 표면, 상기 뱅크층의 상부 표면, 상기 뱅크층의 밑면, 상기 뱅크홈의 내측부 표면 및 상기 뱅크홈의 하부 표면 중 하나 이상에 대응하여 배치되는 전계발광표시장치.
  8. 제6항에 있어서,
    상기 편광층은
    서로 다른 편광 특성을 갖는 제1편광층과 제2편광층을 포함하는 전계발광표시장치.
  9. 제8항에 있어서,
    상기 제1편광층과 상기 제2편광층은 배치된 위치가 다른 전계발광표시장치.
  10. 제6항에 있어서,
    상기 편광층은
    상기 발광층의 발광면을 제외하고 하부층의 모든 영역을 덮는 전계발광표시장치.
  11. 제6항에 있어서,
    상기 제2전극층 상에 위치하고 무기 재료와 유기 재료가 교번하여 적층된 보호필름층을 포함하고,
    상기 편광층은 상기 보호필름층의 층간에 배치된 전계발광표시장치.
  12. 제11항에 있어서,
    상기 보호필름층은
    제1보호필름층, 상기 제1보호필름층 상의 제2보호필름층 및 상기 제2보호필름층 상의 제3보호필름층을 포함하고, 상기 제1 및 제3보호필름층은 무기 재료로 선택되고, 상기 제2보호필름층은 유기 재료로 선택되고,
    상기 편광층은 상기 제1보호필름층 상에 배치된 전계발광표시장치.
KR1020170163571A 2017-11-30 2017-11-30 전계발광표시장치 Active KR102016565B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170163571A KR102016565B1 (ko) 2017-11-30 2017-11-30 전계발광표시장치
CN201811381732.4A CN109860230B (zh) 2017-11-30 2018-11-20 发光显示设备
US16/197,271 US11114649B2 (en) 2017-11-30 2018-11-20 Light-emitting display device
EP18209201.5A EP3493291B1 (en) 2017-11-30 2018-11-29 Light-emitting display device
TW107142773A TWI713215B (zh) 2017-11-30 2018-11-29 發光顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170163571A KR102016565B1 (ko) 2017-11-30 2017-11-30 전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20190064197A KR20190064197A (ko) 2019-06-10
KR102016565B1 true KR102016565B1 (ko) 2019-08-30

Family

ID=64564576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170163571A Active KR102016565B1 (ko) 2017-11-30 2017-11-30 전계발광표시장치

Country Status (5)

Country Link
US (1) US11114649B2 (ko)
EP (1) EP3493291B1 (ko)
KR (1) KR102016565B1 (ko)
CN (1) CN109860230B (ko)
TW (1) TWI713215B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102632623B1 (ko) * 2018-12-20 2024-01-31 엘지디스플레이 주식회사 광 경로 제어 부재 및 이를 포함하는 전자 기기
CN109860241B (zh) * 2018-12-29 2021-07-27 苏州清越光电科技股份有限公司 高分辨率Micro-OLED显示模组及其制备方法
KR102353362B1 (ko) 2019-12-05 2022-01-20 엘지디스플레이 주식회사 터치 디스플레이 장치
CN111668382B (zh) * 2020-06-19 2023-03-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20220025986A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치
KR20220034267A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치
CN112259580B (zh) * 2020-10-15 2022-08-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114846615B (zh) * 2020-11-06 2023-12-01 京东方科技集团股份有限公司 显示面板及显示装置
KR102789541B1 (ko) * 2020-11-24 2025-03-31 엘지디스플레이 주식회사 유기발광 표시장치
TWM614583U (zh) * 2020-11-30 2021-07-21 范文正 發光顯示裝置
US11997906B2 (en) * 2020-12-18 2024-05-28 Lg Display Co., Ltd. Light emitting display device
KR20220093713A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 전계 발광 표시장치
WO2022168224A1 (ja) * 2021-02-04 2022-08-11 シャープ株式会社 表示装置
CN113764495B (zh) * 2021-09-09 2023-12-01 武汉华星光电半导体显示技术有限公司 显示面板及移动终端
KR20240098691A (ko) * 2022-12-21 2024-06-28 엘지디스플레이 주식회사 발광 표시 장치
DE102023133723A1 (de) 2023-12-01 2025-06-05 Lg Display Co., Ltd. Lichtemittierende- diode-anzeigevorrichtung
CN120224934A (zh) * 2023-12-26 2025-06-27 乐金显示有限公司 显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005063785A (ja) * 2003-08-11 2005-03-10 Ran Technical Service Kk 隔壁パターン及びその形成方法
JP2007227275A (ja) * 2006-02-27 2007-09-06 Hitachi Displays Ltd 有機発光表示装置
JP2016115905A (ja) * 2014-12-18 2016-06-23 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
JP4184189B2 (ja) * 2003-08-13 2008-11-19 株式会社 日立ディスプレイズ 発光型表示装置
JP4485184B2 (ja) * 2003-12-15 2010-06-16 株式会社半導体エネルギー研究所 発光装置および電子機器
US7792489B2 (en) * 2003-12-26 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic appliance, and method for manufacturing light emitting device
US7535163B2 (en) * 2006-02-22 2009-05-19 Tpo Displays Corp. System for displaying images including electroluminescent device and method for fabricating the same
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
CN101681572B (zh) * 2007-05-21 2012-11-07 夏普株式会社 显示器及其所使用的视野角控制元件
JP5214360B2 (ja) * 2008-07-29 2013-06-19 シャープ株式会社 色変換方式有機ｅｌディスプレイ
KR101769171B1 (ko) * 2009-10-24 2017-08-17 쓰리엠 이노베이티브 프로퍼티즈 컴파니 광원 및 이를 포함하는 디스플레이 시스템
EP2524252A2 (en) * 2010-01-13 2012-11-21 3M Innovative Properties Company Illumination device having viscoelastic lightguide
KR101117734B1 (ko) 2010-01-21 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 장치
KR101677264B1 (ko) * 2010-04-30 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101787978B1 (ko) 2011-04-29 2017-10-19 엘지디스플레이 주식회사 유기 발광장치와 이의 제조방법
KR101482628B1 (ko) 2011-05-03 2015-01-14 삼성디스플레이 주식회사 유기발광표시장치
KR101821739B1 (ko) 2011-08-25 2018-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101830301B1 (ko) 2011-10-24 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130110490A (ko) * 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101942848B1 (ko) * 2012-08-27 2019-04-17 엘지디스플레이 주식회사 시야각 조절이 가능한 액정표시장치
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
KR101952191B1 (ko) 2012-12-18 2019-02-26 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
JP6191287B2 (ja) * 2013-07-05 2017-09-06 ソニー株式会社 表示装置
JP2015128003A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 表示装置および電子機器
KR102105061B1 (ko) * 2014-01-06 2020-04-28 삼성디스플레이 주식회사 유기발광 표시패널 및 이의 제조방법
KR102277029B1 (ko) 2014-02-24 2021-07-14 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
KR101640803B1 (ko) 2014-09-26 2016-07-20 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102322763B1 (ko) 2014-12-19 2021-11-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102373329B1 (ko) * 2015-04-30 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2017083517A (ja) * 2015-10-23 2017-05-18 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102558900B1 (ko) * 2015-10-23 2023-07-25 엘지디스플레이 주식회사 표시장치와 이의 제조방법
KR101797018B1 (ko) 2015-11-30 2017-11-13 엘지디스플레이 주식회사 유기발광 표시장치와 그를 포함한 헤드 장착형 디스플레이
JP2017117594A (ja) * 2015-12-22 2017-06-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
US10299390B2 (en) * 2015-12-31 2019-05-21 Lg Display Co., Ltd. Cover window and display device including the same
KR102478223B1 (ko) * 2016-02-02 2022-12-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102291493B1 (ko) * 2016-08-11 2021-08-20 삼성디스플레이 주식회사 컬러 필터 및 이를 포함하는 표시 장치
KR101948898B1 (ko) * 2017-09-29 2019-02-15 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102011952B1 (ko) * 2017-11-30 2019-08-19 엘지디스플레이 주식회사 전계발광표시장치와 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005063785A (ja) * 2003-08-11 2005-03-10 Ran Technical Service Kk 隔壁パターン及びその形成方法
JP2007227275A (ja) * 2006-02-27 2007-09-06 Hitachi Displays Ltd 有機発光表示装置
JP2016115905A (ja) * 2014-12-18 2016-06-23 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Also Published As

Publication number Publication date
US11114649B2 (en) 2021-09-07
TW201926674A (zh) 2019-07-01
EP3493291B1 (en) 2022-03-30
EP3493291A1 (en) 2019-06-05
CN109860230B (zh) 2023-08-15
CN109860230A (zh) 2019-06-07
US20190165326A1 (en) 2019-05-30
KR20190064197A (ko) 2019-06-10
TWI713215B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
KR102016565B1 (ko) 전계발광표시장치
JP6814843B2 (ja) 表示装置
KR102587398B1 (ko) 유기발광 표시장치
KR102011952B1 (ko) 전계발광표시장치와 이의 제조방법
KR102463518B1 (ko) 유기발광 표시장치
US9966551B2 (en) White organic light emitting device
KR102511045B1 (ko) 전계발광표시장치
KR102317991B1 (ko) 유기발광 표시장치
JP6680855B2 (ja) 表示パネルと有機発光表示装置
KR102393788B1 (ko) 유기발광 표시장치
KR102468861B1 (ko) 전계발광표시장치
KR102587943B1 (ko) 유기발광 표시장치
KR20200115416A (ko) 백색 유기 발광 소자
KR20230152630A (ko) 백색 유기 발광 소자
CN105609527A (zh) 有机发光显示装置
JP2023153822A (ja) 表示装置
US20240306465A1 (en) Display Panel and Display Apparatus
KR102162259B1 (ko) 백색 유기 발광 소자
KR102471517B1 (ko) 유기발광 표시장치
KR102409120B1 (ko) 유기발광 표시장치
KR20240120298A (ko) 발광 표시 장치
KR20230102392A (ko) 표시장치
CN116261354A (zh) 有机发光二极管显示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171130

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181126

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190507

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190723

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190826

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190827

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220715

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 6

End annual number: 6