[go: up one dir, main page]

JP5150803B2 - 複数のメサを有するラテラル導電型ショットキーダイオード - Google Patents

複数のメサを有するラテラル導電型ショットキーダイオード Download PDF

Info

Publication number
JP5150803B2
JP5150803B2 JP2005039132A JP2005039132A JP5150803B2 JP 5150803 B2 JP5150803 B2 JP 5150803B2 JP 2005039132 A JP2005039132 A JP 2005039132A JP 2005039132 A JP2005039132 A JP 2005039132A JP 5150803 B2 JP5150803 B2 JP 5150803B2
Authority
JP
Japan
Prior art keywords
contact
schottky diode
mesa
mesas
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005039132A
Other languages
English (en)
Other versions
JP2005236288A (ja
Inventor
エス シェルトン ブライアン
リウ リンリン
ディー セルッツィ アレックス
マーフィー マイケル
ポフリスティック ミラン
ペレス ボリス
エイ ストール リチャード
ガオ シアン
イーリアシュヴィッチ アイヴァン
Original Assignee
パワー・インテグレーションズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パワー・インテグレーションズ・インコーポレーテッド filed Critical パワー・インテグレーションズ・インコーポレーテッド
Publication of JP2005236288A publication Critical patent/JP2005236288A/ja
Application granted granted Critical
Publication of JP5150803B2 publication Critical patent/JP5150803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体デバイスに関し、特定的には、ショットキーダイオード構造及びその製造方法に関する。
ショットキーダイオードは、順方向バイアスから逆方向バイアスへスイッチングし、そして戻る時のエネルギ損失がシステムの効率に重大なインパクトを与え得るような応用にとって、及び、例えば、スイッチング電源における出力整流器として使用する場合のように、順方向バイアス時には大電流を通電させ、逆方向バイアス時には殆ど、または全く通電させないことが望まれるような応用にとって望ましいデバイスである。ショットキーダイオードは、整流用の金属・半導体接合のバリヤーの高さが低いためにターンオン電圧が低く、またそれが主として多数キャリヤーデバイスであるので高いスイッチング速度を有している。
現在の殆どのショットキーダイオードは、シリコン基（シリコン「をベースとする」、以下同じ）バーチカル導電型デバイスである。これらのデバイスにおいては、ショットキー接触金属層がシリコンボディの一方の表面上に形成され、オーミック接触金属層がシリコンボディの反対側の表面上に形成されており、デバイスが順方向にバイアスされた時には電流がショットキー接触金属層からオーミック接触金属層へ、シリコンボディを横切って垂直に流れるようになっている。しかしながら、シリコン基ショットキーダイオードは、シリコンのキャリヤー移動度が低く、またバンドギャップが比較的狭いという欠点を有している。更に、高電圧応用の場合には低くドープされたベースを使用しなければならないが、このようにすると直列抵抗が高くなって順方向電圧降下が大きくなり、また熱消散が増加するので、シリコン基ショットキーダイオードはこれらの応用にとって不適当なものになる。更に、高温においては逆漏洩電流が劇的に増加し、デバイスの整流特性が無効になる。
シリコン基デバイスに固有の問題を回避するためには、電子移動度が高く、バンドギャップが広く、そして降伏電圧が高い材料でショットキーダイオードを作ることが望ましい。これらの材料は、ダイヤモンド、シリコンカーバイド、窒化物基半導体、その他の複合材料を含む。しかしながら、これらの材料は典型的には絶縁基体上に形成されるので、これらの材料を使用して形成されるショットキーダイオードには、バーチカル導電路ではなくラテラル導電路が要求される。しかしながら、ラテラル導電路を有するダイオードは、デバイスが順方向にバイアスされた時に、順方向電流がデバイスの水平方向寸法によって決定される比較的長い導電路上を走行しなければならないので、オン抵抗が大きくなり易い。また電流は、電流の流れの方向を横切る方向の小さい断面積を有する材料の比較的薄い層に沿っても走行しなければならない。更に、順方向電流がショットキー接触金属層からオーミック接触金属層まで水平方向に流れるので、ショットキー接触が非均一に分配され、電流密度が接触の縁において高くなり易い。またラテラル導電型ショットキーダイオードの電気絶縁性の基体は典型的に貧弱な熱伝導体であり、従って熱消散がバーチカルデバイスよりも低効率である。熱消散が貧弱であると、別の熱除去方法を使用しなければならないので、デバイスのパッケージングの複雑さが増加する。更に、ラテラル導電型デバイスの同じ側にショットキー接触金属層及びオーミック接触金属層の両方が存在するために、接触層が両側に存在しているバーチカル導電型デバイスよりも複雑な相互接続を要することから、デバイスのパッケージングが更に複雑になる。
従って、電子移動度がより高く、バンドギャップはより広いが、オン抵抗が高くならず、電流の分布が非均一にならず、そして複雑なパッケージングを必要とせずに熱伝導が貧弱にならないという長所を有するラテラル導電型ショットキーダイオード提供することが望ましい。
本発明の一面によれば、ショットキーダイオードが提供される。半導体ボディは、下側半導体層及び上側半導体層を含む。下側半導体層及び上側半導体層は同一伝導型であり、下側半導体層は上側半導体層よりも重度にドープされている。半導体ボディは、下側接触表面及びこの下側接触表面から上方に突起している複数のメサを限定している。下側接触表面は、下側層の少なくとも一部分を含む。各メサは、上側層の一部分を含み、また上側接触表面を限定している。各メサは、下側接触表面の一部分によって隣接するメサから分離されている。複数の上側接触金属層が各々、複数のメサの関連する１つの上に配置され、そのメサの上側表面とそれぞれショットキー接触を形成している。１またはそれ以上の下側接触金属層が下側接触表面上に配置され、該表面と実質的にオーミック接触している。１またはそれ以上の下側接触金属層の少なくとも一部は、少なくとも若干のメサの間を伸びている。
本発明のこの面によれば、メサは、下側層の一部分を含むことができる。上記１またはそれ以上の下側接触金属層は、１またはそれ以上のメサの間をそれぞれ伸びている１またはそれ以上の連続領域を含む。
本発明の別の面によれば、ショットキーダイオードが提供される。半導体ボディは、下側半導体層、及びこの下側半導体層の一部分の上に形成された上側半導体層を含む。下側半導体層及び上側半導体層は同一伝導型である。下側半導体層は、上側半導体層よりも重度にドープされている。半導体ボディは、下側接触表面及びこの下側接触表面から上方に突起している複数のメサを限定している。下側接触表面は、下側層の一部分を含む。複数のメサの各々は、上側層の一部分及び下側層の別の部分を含む。各メサは、上側接触表面を限定し、また下側接触表面の一部分によって隣接し合うメサから分離されている。複数の上側接触金属層が各々、複数のメサの関連する１つの上に配置され、そのメサの上側表面とそれぞれショットキー接触を形成している。１またはそれ以上の下側接触金属層が下側接触表面上に配置され、該表面と実質的にオーミック接触している。
本発明のこの面によれば、１またはそれ以上の下側接触金属層の上面と下側接触表面との間の距離は、上側層の下面と下側接触表面との間の距離よりも小さいことができる。
本発明の上述した面によれば、各メサのサイズは、ショットキーダイオードの順方向動作電圧が最小になるように選択することができる。複数の上側接触金属層の各々は、上側接触表面と関連するショットキー接触を形成している接触金層を含むことができ、また上記接触金属層の上に配置されているボンドパッド金属層を含むことができる。１またはそれ以上の下側接触金属層の各々は、下側接触表面とオーミック接触を形成している接触金属層、及びこの接触金属層の上に配置されているボンドパッド金属層を含むことができる。上側半導体層及び下側半導体層の一方または両方は、窒化物基半導体、窒化ガリウム基半導体、及び／またはＧaＮを含むことができる。下側及び上側半導体層は、ｎ−型であることができる。
少なくとも若干のメサを、少なくとも別のメサと交叉させて入り組んだ周縁を有する形状を限定することができる。この周縁の長さは、この形状を取り囲む理論的に最小の矩形の周縁の長さの少なくとも２倍であることができる。少なくとも若干のメサは、少なくとも別のメサと交叉することができ、主部分及びこの主部分から伸びる複数の延長部分を有する形状を限定し、これらの複数の延長部分が下側接触表面の複数の領域と指を組合わせた形状になるように構成することができる。少なくとも１つのブリッジを主部分から伸バスことができ、また複数の延長部分をブリッジから伸ばすことができる。主部分は少なくとも第１の方向に細長くすることができ、また複数の延長部分の少なくとも若干は第１の方向を横切る第２の方向に細長くすることができる。またブリッジも、少なくとも第１の方向に細長くすることができる。少なくとも若干の延長部分は、少なくとも約２：１の長さ対幅比を有している。少なくとも１つの上側接触金属層を、主部分の上に配置することができる。少なくとも若干の上側接触金属層は複数の延長部分の少なくとも若干の上に配置されて互いに電気的に接続され、また１またはそれ以上の下側接触金属層の少なくとも一部は複数の延長部分の少なくとも若干の間を伸びる。
ダイオードアセンブリは、本発明の上述した諸面の１つによるショットキーダイオードを含むことができ、複数の上側接触金属層の少なくとも若干に電気的に接続されている１またはそれ以上の第１の導体、及び１またはそれ以上の下側接触金属層の１またはそれ以上に電気的に接続されている１またはそれ以上の第２の導体を有している。１またはそれ以上の第１の導体は上側接触金属層の全てに電気的に接続することができ、１またはそれ以上の第２の導体は１またはそれ以上の下側接触金属層の全てに電気的に接続することができる。１またはそれ以上の第２の導体は、複数の離間した接続点において１またはそれ以上の連続領域の各々に電気的に接続することができる。少なくとも若干の接続点は、メサから遠去けて配置することができる。少なくとも若干の接続点は、少なくとも若干のメサの間に配置することができる。１またはそれ以上の第１の導体、及び１またはそれ以上の第２の導体は相互接続用のバンプを含むことができる。
ダイオードアセンブリは、サブマウントを含むことができる。このサブマウントは、サブマウント基体と、各々が１またはそれ以上の第１の導体の１またはそれ以上に電気的に接続され、サブマウント基体の上面に露出されている１またはそれ以上の第１のサブマウント接点と、各々が１またはそれ以上の第２の導体の１またはそれ以上に電気的に接続され、サブマウント基体の上面に露出されている１またはそれ以上の第１のサブマウント接触パッドとを含み、半導体ボディは、第１のサブマウント接点が上側接触層に接続され、第２のサブマウント接点が１またはそれ以上の下側接触層に接続されるように、サブマウント基体の上面にフリップチップ配列で取付けられている。サブマウント構造は、サブマウント基体の上面に各々配置されている第１の端子及び第２の端子を含むことができ、第１のサブマウント接点が第１の端子に電気的に接続され、第２のサブマウント接点が第２の端子に電気的に接続されて、アセンブリの外部との接続を与えるように構成されている。第１の端子及び第２の端子をそれぞれサブマウント基体の下面に配置し、第１のサブマウント接点を第１の端子に電気的に接続し、第２のサブマウント接点を第２の端子に電気的に接続して、アセンブリの外部との接続を与えるように構成することができる。少なくとも第１の導電性バイアをサブマウント基体を貫通して伸ばして各サブマウント接点を第１の端子に電気的に接続し、少なくとも第２の導電性バイアをサブマウント基体を貫通して伸ばして各第２のサブマウント接点を第２の端子に電気的に接続することができる。第１の共通端子及び第２の共通端子を、それぞれサブマウント基体の上面に配置することができる。第１の共通端子は第１のサブマウント接点を第１の接続用バイアに電気的に接続し、第２の共通端子は１またはそれ以上の第２のサブマウント接点を第２の導電性バイアに電気的に接続する。
本発明の別の面によれば、サブマウント構造が提供される。１またはそれ以上の第１のサブマウント接点が、それぞれサブマウント基体の上面に露出されている。第１の共通端子は、サブマウント基体の上面に配置され、各サブマウント接点に電気的に接続されている。少なくとも１つの第１の接続用バイアが、サブマウント基体の上面からサブマウント基体の下面まで伸びて第１の共通端子に電気的に接続されている。別の第１の端子が、サブマウント基体の下面に配置されてサブマウント基体の外部との接続を与え、第１の接続用バイアに電気的に接続されている。１またはそれ以上の第２のサブマウント接触パッドが、それぞれサブマウント基体の上面に露出している。第２の共通端子は、サブマウント基体の上面に配置され、１またはそれ以上のサブマウント接点に電気的に接続されている。少なくとも１つの第２の接続用バイアが、サブマウント基体の上面からサブマウント基体の下面まで伸び、第２の共通端子に電気的に接続されている。別の第２の端子が、サブマウント基体の下面に配置されてサブマウント基体の外部との接続を与えるように構成され、第２の接続用バイアに電気的に接続されている。
本発明の更に別の面によれば、ショットキーダイオードが提供される。半導体ボディは、下側半導体層、及びこの下側半導体層の一部分の上に形成された上側半導体層を含む。下側半導体層及び上側半導体層は同一伝導型であり、下側半導体層は上側半導体層よりも重度にドープされている。半導体ボディは、下側接触表面及びこの下側の主表面から上方に突起している複数のメサを限定している。第１のメサは、上側層の少なくとも一部分を含み、上側接触表面を限定している。第１のメサは、主部分と、主部分から伸びている少なくとも１つのブリッジと、主部分から、またはブリッジから伸びている複数の延長部分とを含む。複数の延長部分は、下側接触表面の複数の領域と指を組合わせた形状に構成されている。主部分及びブリッジは少なくとも第１の方向に細長く、また複数の延長部分の少なくとも若干は第１の方向を横切る第２の方向に細長くなっている。少なくとも若干の延長部分は、少なくとも約２：１の長さ対幅比を有している。１またはそれ以上の接触金属層が第１のメサの上に配置され、第１のメサの上側接触表面とショットキー接触を形成している。１またはそれ以上の下側接触金属層が下側接触表面上に配置され、該表面と実質的にオーミック接触している。１またはそれ以上の下側接触金属層の少なくとも一部は、複数の延長部分の少なくとも若干の間を伸びている。
本発明のこの面によれば、第１のメサの周縁の長さは、第１のメサを取り囲む理論的に最小の矩形の周縁の長さの少なくとも２倍である。上側半導体層及び下側半導体層の一方または両方は、窒化物基半導体、窒化ガリウム基半導体、及び／またはＧaＮを含む。
更に、本発明によれば、上述した特色を有するようにショットキーダイオードが形成される。
図１は、従来のラテラル導電型ショットキーダイオード１００の断面図である。ショットキーダイオードは、典型的には貧弱な熱伝導体である電気絶縁性の基体１０２を含む。基体１０２の上にバッファ層１０４を設けることができる。重度にドープされた半導体層１０６（以下、高ドープ半導体層、または単に高ドープ層という）が、バッファ層１０４の上に、またはバッファ層が存在しない場合には直接基体１０２の上に配置される。低めにドープされた半導体層１０８（以下、低ドープ半導体層、または単に低ドープ層という）が高ドープ半導体層１０６の一部分の上に配置され、ショットキー接触金属層１１０が低ドープ半導体層１０８の上に位置して低ドープ層と共に金属・半導体接合を形成する。オーミック接触金属層１１６が、高ドープ層１０６の露出した部分の上に配置されている。より厚めのボンドパッド金属層１１２がショットキー接触金属層１１０の上に配置され、別のボンドパッド金属層１１８がオーミック接触金属層１１６の上に配置されている。不動態化（パッシベーション）層１１４を、少なくともオーミック金属層及びそのボンドパッド金属層と、ショットキー金属層及びそのボンドパッド金属層との間に形成させることができる。
従来のショットキーダイオード１００は、順方向電流を流すのに半導体層を通して電流を水平方向に導くように構成されている。順方向電流は、ショットキー接触金属層１１０から相対的に薄い低ドープ層１０８を走行し、次いで高ドープ層１０６の水平方向寸法に沿ってオーミック金属層１１６に到達する。従って順方向電流は、高ドープ層１０６の水平方向寸法の比較的長い導電路上を走行しなければならない。また、高ドープ層１０６は、電流の流れの方向を横切る方向に小さい断面積を有する比較的薄い層である。得られる導電路長は１ｍｍまたはそれ以上になり得、一方層１０６の厚みはほぼ数ミクロンである。その結果従来のショットキーダイオード１００は、比較的大きいオン抵抗を有するようになる。
図２Aは、順方向バイアス時のショットキーダイオードの幅全体にわたる水平方向電位分布を示しており、ショットキー接触金属層１１０の中心から両方向へ外向きにデバイスの縁に向かってプロットしたグラフである。低電圧においては、曲線２０２で示されているように、電位分布はデバイスを横切って均一である。しかしながら、印加電圧を徐々に高くすると高ドープ層内を水平方向に導かれる電流が増加し、オン抵抗が関連して増加するために、曲線２０４及び２０６で示すように、デバイスの中心とデバイスの縁との間の電位差が増加するようになる。
更に、ショットキー接触金属層１１０の水平方向寸法が大きいためにデバイスを横切る電流分布が不均一になり、ショットキー接触金属層の縁に沿って電流密度が高くなる。図２Bは、ショットキー接触金属層の幅を横切るデバイス電流密度分布を示している。印加電圧が低い場合には、曲線２１２で示すように、電流の集中は顕著ではない。しかしながら印加電圧を増加させると、曲線２１４に示すように、ショットキー接触金属層の縁における電流密度は中心におけるよりも高くなり始める。十分に高い電圧の場合には、曲線２１４に示すように、ショットキー接触金属層の縁における電流密度の増加が、この電流の集中によってデバイスを不適当なものにする程重大問題になる。
図３Aは、本発明の一実施の形態によるラテラル導電型ショットキーダイオードの断面図である。ショットキーダイオード３００は基体３０２を含み、基体３０２の上にはさらなる層を成長させる。半導体内に形成される結晶格子内の転位のような欠陥の数を減少させるために、理想的には、基体は、基体の上に成長させる半導体材料の格子間隔に等しい格子間隔を、即ちその結晶格子内で隣接し合う原子間の間隔を有するべきである。更に、半導体層の成長後に基体及び半導体材料を冷却した時に基体が半導体層よりも大きく収縮して半導体層を圧縮して半導体層内に割れを形成させるのを回避するように、基体が少なくとも半導体材料の熱膨張係数に等しい熱膨張係数を有していることが高度に望まれる。
基体３０２は、典型的にはラテラル導電型デバイスを形成させるために使用される絶縁性の、即ち非導電性の基体である。半導体層と基体との間の格子の不整合、及び熱膨張係数の不整合を補償するために、基体３０２の上にバッファ層１０４を設けることができる。爾後に成長させる半導体材料が例えば窒化ガリウム（ＧaＮ）または窒化ガリウム基材料のような窒化物基半導体である場合には、基体はサファイアウェーハ、シリコンカーバイドウェーハ、ドープされたシリコンウェーハ、またはドープされていないシリコンウェーハであることができ、またバッファ層は、基体の格子構造と、窒化ガリウムまたは他の窒化物基半導体層との間にトランジションを与えるような１またはそれ以上の窒化物基材料の層を含むことができる。
本明細書において使用する“III−Ｖ半導体”とは、化学式ＡlaＩnbＧacＮdＡseＰfに従う複合半導体材料のことである。但し、（ａ＋ｂ＋ｃ）は約１であり、また（ｄ＋ｅ＋ｆ）も約１である。“窒化物半導体”または“窒化物基半導体”とは、ｄが0.5またはそれ以上、最も典型的には約0.8またはそれ以上であるIII−Ｖ半導体のことである。好ましくは、半導体材料は純粋な窒化物半導体、即ちｄが約1.0であるような窒化物半導体である。本明細書において使用する“窒化ガリウム基半導体”とは、ガリウムを含む窒化物半導体、最も好ましくは、存在する主金属としてガリウムを含む、即ちｃ≧0.5、最も好ましくはｃ≧0.8を有する窒化物半導体のことである。半導体はｐ−型またはｎ−型の伝導度を有することができ、これは普通のドーパントによって与えることができ、また特定の半導体材料に固有の伝導度の型によるものであることもできる。例えば、欠陥を有する窒化ガリウム基半導体は、典型的にはドーピングされなくても本質的にｎ−型である。Ｓi、Ｇe、Ｓ、及びＯのような普通の電子ドナードーパントを使用して、窒化物半導体にｎ−型の伝導度を与えることができ、一方、ｐ−型窒化物半導体はＭg及びＺnのような普通の電子アクセプタドーパントを含むことができる。
次に、窒化ガリウム、または窒化ガリウム基半導体のような、高ドープ窒化物基半導体層３０６をバッファ層３０４の上に、またはバッファ層３０４が存在しない場合には直接基体３０２上に形成させる。高ドープ層３０６は、典型的に、エピタキシャル成長プロセスを使用して形成させる。反応性スパッタリングを使用することもできる。この場合には、金属ターゲット及び基体の両方を窒素及び１またはそれ以上のドーパントを含むガス雰囲気内に配置し、基体に極めて接近して配置されたターゲットからガリウム、アルミニウム、及び／またはインジウムのような半導体の金属構成物質を移動させる。代替として、金属有機化学蒸着（ＭＯＣＶＤ）が使用される。この場合には、基体を典型的には約700−1100℃のような高温に維持しながら、金属の有機化合物を含む雰囲気に、及びアンモニア及びドーパント含有ガスのような反応性窒素含有ガスに曝すと、ガス状化合物が分解して基体３０２の表面上にドープされた半導体が結晶材料のフィルムの形状で形成される。次いで基体及び成長したフィルムを冷却する。さらなる代替として、分子線エピタキシー（ＭＢＥ）または原子層エピタキシーのような他のエピタキシャル成長方法を使用することができる。得られた高ドープ層３０６が窒化物基半導体である場合、層３０６は好ましくはｎ−型であり、少なくとも4E18ｃｍ-3のドーピング濃度を有する。
これもまた窒化ガリウム、または窒化ガリウム基半導体のような窒化物基半導体であることができる低ドープ半導体層３０８が、高ドープ層３０６の少なくとも一部の上に形成される。低ドープ層３０８は、上述した反応性スパッタリング、ＭＯＣＶＤ、ＭＢＥ、または原子層エピタキシーのような方法を使用してエピタキシャル成長させる。低ドープ層が窒化物基半導体である場合には、層はｎ−型であることが好ましく、また0.75E16乃至1.4E16ｃｍ-3のドーピング濃度を有することが好ましい。このような窒化物基半導体層をこのように低いドーピングレベルで均一に、且つ再現可能なように形成させるために、米国特許出願第 号（Emcore 3.0-084）に開示されている変調ドーピングを使用することができる。
典型的には、高ドープ層３０６の全表面上に低ドープ層３０８を形成させ、次いで低ドープ層３０８をパターン化して低ドープ層３０８の一部をエッチングによって除去し、高ドープ層３０６の複数の領域を露出させ、低ドープ層３０８の複数の部分をメサに形成する。好ましくは、高ドープ層３０６の露出された領域もエッチングする。このようなパターン化及びエッチングステップは、公知の手法で遂行することができる。
ショットキー接触金属層３１０が公知の技法によって低ドープ層３０８の上に形成され、低ドープ層と共に金属・半導体接合が形成される。低ドープ層３０８がｎ−型ＧaＮ基半導体である場合には、ショットキー金属層は典型的には、白金（Ｐt）層及び金（Ａu）層（Ｐt／Ａu）、パラジウム（Ｐd）層及び金層（Ｐd／Ａu）、またはニッケル（Ｎi）層及び金層（Ｎi／Ａu）からなるが、所望のバリヤー高さを得るために他の高仕事関数材料も使用することができる。
別の金属層３１６が高ドープ層３０６の露出された部分の上に形成され、高ドープ層３０６との間にオーミック接触を形成する。オーミック接触金属層３１６は、少なくとも若干のメサの間に配置する。オーミック接触金属層３１６は、好ましくは若干の、または全てのメサを少なくとも部分的に、そして最も好ましくは完全に取り囲む。オーミック接触金属層３１６は、典型的には、アルミニウム／チタン／白金／金（Ａl／Ｔi／Ｐt／Ａu）、またはチタン／アルミニウム／白金／金（Ｔi／Ａl／Ｐt／Ａu）からなるが、他の金属の組合わせを使用することができる。
厚めのボンドパッド金属層３１２がショットキー接触金属層３１０の上に形成される。別の厚めのボンドパッド金属層３１８がオーミック接触金属層３１６の上に形成される。ボンドパッド金属層３１８の上面は低ドープ層３０８の下に位置し、低ドープ層３０８とボンドパッド金属層３１８との間の短絡を防いでいる。またボンドパッド金属層３１８及びオーミック接触金属層３１６は、メサの側壁からも離間している。ボンドパッド金属層は、典型的には、厚めのアルミニウム（Ａl）または金（Ａu）の層である。
ショットキー接触金属層３１０、オーミック接触金属層３１６、３１８、及びボンドパッド金属層３１２は、当分野においては公知の方法を使用して形成させることができる。
図３Ｂは、ショットキーダイオード３００の上面図である。ボンドパッド金属層３１２及びその下側に位置するショットキー接触金属層３１０は、垂直メサの上面に位置している。各メサのサイズは、メサ全体にわたって可能な限り一定の電流密度が得られ、それによって順方向動作電圧を最小にするように最適化されている。図３Ｂでは、円形のメサが規則的なパターンに配列されているが、他の幾何学的形状及び他のパターン配列も本発明の範囲内にある。更に、図３Ｂでは、ボンドパッド金属層３１８及びオーミック接触金属層３１６が各メサを完全に取り囲んでいるが、本発明の範囲は、オーミック接触金属層が若干の、または全てのメサの間にだけ配置されているか、または各メサを部分的にだけ取り囲んでいるような形態をも含む。
ショットキー接触金属層３１０への、及びオーミック接触金属層３１８への接続のために、はんだバンプ３２０のような接続部材も設けられる。はんだバンプ３２０は、メサのボンドパッド金属層３１２の各上面部分に形成される。はんだバンプ３２２のような別の相互接続部材を、オーミック接触金属層３１６の上面のボンドパッド金属層３１２の縁に、またはオーミック接触金属層３１８の上の他の位置に設けることができる。
図４に、本発明の別の実施の形態によるサブマウント構造４００を示す。このサブマウント構造は、図３Ａ及び３Ｂに示すフリップチップ配列のようなショットキーダイオードを取付けるのに適している。サブマウント構造４００は、接触層４１０を含む。接触層４１０は接触領域４２０を含み、この接触領域４２０には、はんだバンプ３２０のような相互接続部材を介してショットキー接触金属層３１０の上面のボンドパッド金属層３１２の若干、または全てが接続される。接触層４１０は、サブマウントの外部への接続を与えるための端子領域４０４を更に含む。別の接触層４１２は接触領域４２２を含み、これらの接触領域４２２には、はんだバンプ３２２のような相互接続部材を介してオーミック接触金属層３１８の上面のボンドパッド金属層が接続される。端子４０２が、サブマウントの外部への接続を与える。
ショットキーダイオード３００のフリップチップアセンブリ及びサブマウント４００は、ショットキー接触金属層及びオーミック接触金属層の広がり抵抗を減少させ、それによってデバイスの順方向電圧降下を更に小さくする。
図３Ｂには、はんだバンプ３２２または他の相互接続部材が、オーミック領域の縁に位置するように示されているが、本発明は他の配列をも含む。オーミック接触金属層へのはんだバンプまたは他の相互接続部材は、若干のメサの間に配置することができる。代替として、相互接続部材は、若干のメサの間に、並びにデバイスの縁に配置される。接触領域４２０及び４２２の形態も相応に配列される。
このような代替実施の形態を図５に示す。はんだバンプ３２２または他の相互接続部材が、若干のメサの間に、並びにオーミック接触金属層の縁に配置されている。更に、外部端子が、サブマウント５００の上面にではなく、下面に配置されている。
ショットキー接触金属層は、はんだバンプ３２０または他の相互接続部材を介して、サブマウント基体５０２の上面の接触領域５１０に接続される。接触領域５１０は共通接点５２０に接続され、共通接点５２０は、１またはそれ以上のバイア５３０によって、サブマウント基体の下面に位置する端子５４０に接続されている。はんだバンプ３２０または他の相互接続部材は、ショットキーダイオードのオーミック接触金属層を、別の接触領域５１２に接続し、これらの接触領域は別の共通接点５２２に接続される。別の共通接点５２２は、１またはそれ以上の別のバイア５３２によって、基体の下側の端子５４２に接続されている。端子をサブマウント５００の下（裏）側に設けることによって、外部接続がショットキーダイオードから分離されるようになる。
更に、ショットキー接触金属層とオーミック接触金属層との間にアーキングが発生することを防ぐために、基体上にショットキーダイオードを取付ける前に、ショットキーダイオードの上に絶縁用不動態化（パッシベーション）層（図示してない）を堆積させ、ショットキー接触金属層及びその相互接続部材を、オーミック接触金属層及びその相互接続部材から電気的に隔離することができる。代替として、サブマウントの上面の複数の部分を高くして、ショットキー接触金属層をオーミック接触金属層から電気的に隔離することができる。
本発明のフリップチップ配列は、シリコン、窒化アルミニウム（ＡlＮ）、または電気絶縁性金属のような熱伝導性サブマウント材料を使用し、サブマウントがショットキーダイオードからの熱を輸送するために、ショットキーダイオードの熱絶縁性基体に熱が蓄積されるのを軽減するという付加的な長所を有している。
図６Ａは、本発明の更に別の実施の形態を示すものであって、ショットキーダイオード６００は、導電路の長さを短縮し、またショットキー接触金属層の縁に広がる電流を減少させるように最適化されている。複数の指形メサ６２８は、中央メサ６２６と、または中央メサ６２６と交叉しているブリッジメサ６２４の何れかと交叉している。１または複数のショットキー接触金属層が、指形メサ６２８、ブリッジメサ６２４、及び中央メサ６２６の上に形成される。１またはそれ以上のオーミック接触金属層が指形メサ６２の若干、または全ての間に形成され、ショットキー接触金属層とオーミック接触金属層との間の電流通路を短縮させる。中央メサ６２６は、上述したフリップチップ形態におけるような、外部サブマウントへのボンディングパッド領域として役立たせることができる。
図６Ｂは、図６Ａに示すショットキーダイオードのＢ−Ｂ矢視断面図である。高ドープ層６０６は、図３Ａに関して説明した技法で絶縁用基体６０２の上に、及びオプションとしてのバッファ層６０４の上に形成される。更に、低ドープ層６０８が上述したようにして形成されて公知の手法でエッチングされ、図６Ａに示すような交叉する指形メサ６２８、ブリッジメサ６２４、及び中央メサ６２６が形成される。ショットキー接触金属層６１０が低ドープ層の若干の、または全てのメサの上に形成され、ボンドパッド金属層６１２がショットキー接触金属層６１０の上に形成される。１またはそれ以上のオーミック接触金属層６１６が低ドープ層６０６の上に形成され、ボンドパッド金属層６１８が１またはそれ以上のオーミック接触金属層６１６の上に形成される。オーミック接触金属層６１６及びボンドパッド金属層６１８は、若干の、または全ての指形メサ６２８の間に指を組合わせた形状で配置され、電流路の長さを減少させる。ショットキー接触金属層６１０、オーミック接触金属層６１６、及びボンドパッド金属層６１８は、図３Ａに関して説明した材料からなることができる。
電流路の長さを短縮し、ショットキー接触金属層の縁への電流集中効果を減少させ、それによってデバイスの順方向抵抗を低下させるために、指形メサ６２８の周縁、長さ、幅、及び／または長さ対幅比のような寸法は、低ドープ層６０６の所与のドーピング濃度及び厚みに関して都合よく最適化することができる。このように最適化した時の長さ対幅比は、少なくとも約２：１であり、好ましくは約７：１から１０：１までである。更に、電流路の長さ及び電流の広がりを更に最適化するように、指形領域の周縁を最適化することができる。組合わされた構造の周縁は、構造の周囲に描かれた仮想矩形６４０の周縁の少なくとも２倍であるが、同様に最適化された時には、好ましくは仮想矩形の周縁の約４倍から10倍である。その結果として、デバイスの順方向抵抗が低下する。
以上に、本発明を特定の実施の形態に関して説明したが、これらの実施の形態は単に本発明の原理及び応用を例示したに過ぎないことを理解されたい。従って、特許請求の範囲に記載されている本発明の思想及び範囲から逸脱することなく、図示実施例に対して多くの変更を考案し、また他の配列を考案できることが理解されよう。
従来のラテラル導電型ショットキーダイオードの部分拡大断面図である。 従来のラテラル導電型ショットキーダイオードの水平方向電位分布を、ショットキー接触金属層の中心からの増加する距離の関数として示すグラフである。 従来のラテラル導電型ショットキーダイオードの電流密度分布を、ショットキー接触金属層の中心からの増加する距離の関数として示すグラフである。 本発明の実施の形態によるラテラル導電型ショットキーダイオードの拡大断面図である。 図３Ａに示すショットキーダイオードの部分拡大上面図である。 本発明の別の実施の形態によるサブマウント構造の拡大上面図である。 本発明の更に別の実施の形態によるサブマウント構造の拡大断面図であって、その上に取付けられた本発明の更に別の実施の形態のフリップチップ配列のラテラル導電型ショットキーダイオードを示している。 本発明の更に別の面によるラテラル導電型ショットキーダイオードの拡大上面図である。 図６Ａに示すデバイスの部分断面図である。
符号の説明
１００ 従来のラテラル導電型ショットキーダイオード
１０２ 基体
１０４ バッファ層
１０６ 高ドープ半導体層
１０８ 低ドープ半導体層
１１０ ショットキー接触金属層
１１２、１１８ ボンドパッド金属層
１１４ 不動態化層
１１６ オーミック接触金属層
３００ ショットキーダイオード
３０２ 基体
３０４ バッファ層
３０６ 高ドープ層
３０８ 低ドープ層
３１０ ショットキー接触金属層
３１２ ボンドパッド金属層
３１６、３１８ オーミック接触金属層
３２０、３２２ はんだバンプ
４００ サブマウント構造
４０２ 端子
４０４ 端子領域
４１０、４１２ 接触層
４２０、４２２ 接触領域
５００ サブマウント
５０２ サブマウント基体
５１０、５１２ 接触領域
５２０、５２２ 共通接点
５３０、５３２ バイア
５４０、５４２ 端子
６００ ショットキーダイオード
６０２ 基体
６０４ バッファ層
６０６ 高ドープ層
６０８ 低ドープ層
６１０ ショットキー接触金属層
６１２、６１８ ボンドパッド金属層
６１６ オーミック接触金属層
６２４ ブリッジメサ
６２６ 中央メサ
６２８ 指形メサ
６４０ 仮想矩形

Claims (18)

  1. ショットキーダイオード半導体デバイスであって、
    第１の接触表面を限定している第１の半導体層と、
    上記第１の接触表面から突出し、上記第１の接触表面の一部分によって互いに他から分離されている複数のメサと、
    を含み、
    上記メサは少なくとも部分的に第２の半導体層を形成し、上記各メサは第２の接触表面を限定し、上記第１の半導体層は上記第２の半導体層と同一の導電型であって、上記第２の半導体層よりも重度にドープされており、
    上記第１の接触表面と実質的にオーミック接触するように配置されている１またはそれ以上の第１の接触金属であって、その少なくとも一部が、少なくとも若干の上記メサの間を伸びている１またはそれ以上の第１の接触金属と、
    少なくとも若干の上記メサの上記第２の接触表面とそれぞれ接触するように配置され、上記第２の接触表面との間にショットキー接触を形成している複数の第２の接触金属と、
    を更に含むことを特徴とするショットキーダイオード半導体デバイス。
  2. 上記各メサは、順方向動作電圧によるバイアス時にメサ全体にわたって一定の電流密度を有することを特徴とする請求項１に記載のショットキーダイオード半導体デバイス。
  3. 上記各メサは、上記第１の半導体層の一部分を含むことを特徴とする請求項１または２に記載のショットキーダイオード半導体デバイス。
  4. ショットキーダイオード半導体デバイスであって、
    第１の接触表面を限定している第１の半導体層と、
    上記第１の接触表面から突出している複数のメサと、
    を含み、
    上記メサは少なくとも部分的に第２の半導体層を形成し、上記各メサは第２の接触表面を限定し、上記第１の半導体層は上記第２の半導体層と同一の導電型であって、上記第２の半導体層よりも重度にドープされており、
    上記第１の接触表面と実質的にオーミック接触するように配置されている１またはそれ以上の第１の接触金属であって、その少なくとも一部が、少なくとも若干の上記メサの間を伸びている１またはそれ以上の第１の接触金属と、
    少なくとも若干の上記メサの上記第２の接触表面とそれぞれ接触するように配置され、上記第２の接触表面との間にショットキー接触を形成している複数の第２の接触金属と、
    を更に含み、
    少なくとも若干の上記メサは少なくとも若干の他のメサと交叉し、入り組んだ周縁を有する形状を限定していることを特徴とするショットキーダイオード半導体デバイス。
  5. 少なくとも若干の上記メサは主部分及び上記主部分から伸びる複数の延長部分を有する形状を限定し、上記延長部分は上記第１の接触表面の領域と指を組合わせた形状になっていることを特徴とする請求項４に記載のショットキーダイオード半導体デバイス。
  6. 上記主部分は少なくとも第１の方向に細長く、少なくとも若干の上記延長部分は上記第１の方向を横切る第２の方向に細長いことを特徴とする請求項５に記載のショットキーダイオード半導体デバイス。
  7. １またはそれ以上の第１及び第２の導体が、それぞれ、上記１またはそれ以上の第１の接触金属及び第２の接触金属に接続されていることを特徴とする請求項１乃至３の何れか１つに記載のショットキーダイオード半導体デバイス。
  8. 上記１またはそれ以上の第１及び第２の導体は、相互接続用バンプを含むことを特徴とする請求項７に記載のショットキーダイオード半導体デバイス。
  9. 請求項１、２、３、７または８の何れか１つに記載のショットキーダイオード半導体デバイスのフリップチップアセンブリ、及び上記ショットキーダイオード半導体デバイスを取り付けるのに適するサブマウント構造。
  10. 上記ショットキーダイオード半導体デバイスを取付けるための上面を有するサブマウント基体と、
    上記サブマウント表面の上面に露出され、１またはそれ以上の第１の接触金属にそれぞれ電気的に接続されている１またはそれ以上の第１のサブマウント接点と、
    上記サブマウント表面の上面に露出され、１またはそれ以上の第２の接触金属にそれぞれ電気的に接続されている１またはそれ以上の第２のサブマウント接点と、
    を含むことを特徴とする請求項９に記載のフリップチップアセンブリ。
  11. ショットキーダイオード半導体デバイスを形成する方法であって、
    第１の半導体層及び第２の半導体層を含む半導体ボディを準備するステップを含み、上記両半導体層は同一の導電型であり、上記第１の半導体層は上記第２の半導体層よりも重度にドープされており、
    上記半導体ボディの１またはそれ以上の領域をパターン化してエッチングし、第１の接触表面から突出し且つ上記第１の接触表面の一部分によって互いに他から分離されている複数のメサを限定するステップを更に含み、上記メサは少なくとも部分的に上記第２の半導体層を形成し、各メサは第２の接触表面を限定しており、
    上記第１の接触表面と実質的にオーミック接触するように配置されている１またはそれ以上の第１の接触金属であって、その少なくとも一部が、少なくとも若干の上記メサの間を伸びている１またはそれ以上の第１の接触金属を形成させるステップと、
    上記各メサの上記第２の接触表面とそれぞれ接触し、上記各メサとショットキー接触するように配置されている複数の第２の接触金属を形成させるステップと、
    を更に含むことを特徴とする方法。
  12. 上記各メサを、順方向動作電圧によるバイアス時にメサ全体にわたって一定の電流密度を有するような大きさに作るステップを含むことを特徴とする請求項１１に記載の方法。
  13. 上記各メサは、順方向動作電圧によるバイアス時にメサ全体にわたって一定の電流密度を有することを特徴とする請求項４に記載のショットキーダイオード半導体デバイス。
  14. 上記各メサは、上記第１の半導体層の一部分を含むことを特徴とする請求項４に記載のショットキーダイオード半導体デバイス。
  15. １またはそれ以上の第１及び第２の導体が、それぞれ、上記１またはそれ以上の第１の接触金属及び第２の接触金属に接続されていることを特徴とする請求項４に記載のショットキーダイオード半導体デバイス。
  16. 上記１またはそれ以上の第１及び第２の導体は、相互接続用バンプを含むことを特徴とする請求項１５に記載のショットキーダイオード半導体デバイス。
  17. 請求項４乃至６または１３乃至１６の何れか１つに記載のショットキーダイオード半導体デバイスのフリップチップアセンブリ、及び上記ショットキーダイオード半導体デバイスを取り付けるのに適するサブマウント構造。
  18. 上記ショットキーダイオード半導体デバイスを取付けるための上面を有するサブマウント基体と、
    上記サブマウント表面の上面に露出され、１またはそれ以上の第１の接触金属にそれぞれ電気的に接続されている１またはそれ以上の第１のサブマウント接点と、
    上記サブマウント表面の上面に露出され、１またはそれ以上の第２の接触金属にそれぞれ電気的に接続されている１またはそれ以上の第２のサブマウント接点と、
    を含むことを特徴とする請求項１７に記載のフリップチップアセンブリ。
JP2005039132A 2004-02-17 2005-02-16 複数のメサを有するラテラル導電型ショットキーダイオード Expired - Fee Related JP5150803B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/780,363 US7084475B2 (en) 2004-02-17 2004-02-17 Lateral conduction Schottky diode with plural mesas
US10/780363 2004-02-17

Publications (2)

Publication Number Publication Date
JP2005236288A JP2005236288A (ja) 2005-09-02
JP5150803B2 true JP5150803B2 (ja) 2013-02-27

Family

ID=34701448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005039132A Expired - Fee Related JP5150803B2 (ja) 2004-02-17 2005-02-16 複数のメサを有するラテラル導電型ショットキーダイオード

Country Status (8)

Country Link
US (1) US7084475B2 (ja)
EP (1) EP1564815B1 (ja)
JP (1) JP5150803B2 (ja)
CN (1) CN100517763C (ja)
AT (1) ATE392717T1 (ja)
DE (1) DE602005006025T2 (ja)
FR (1) FR2870046B1 (ja)
TW (2) TWI411008B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US20060151868A1 (en) * 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
CN100385686C (zh) * 2005-08-30 2008-04-30 浙江大学 一种多晶锗硅肖特基二极管及其制备方法
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8390091B2 (en) 2009-02-03 2013-03-05 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
US8013414B2 (en) * 2009-02-18 2011-09-06 Alpha & Omega Semiconductor, Inc. Gallium nitride semiconductor device with improved forward conduction
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR101051578B1 (ko) * 2009-09-08 2011-07-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5665361B2 (ja) * 2010-05-12 2015-02-04 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
KR101193357B1 (ko) * 2010-12-09 2012-10-19 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8872235B2 (en) * 2012-02-23 2014-10-28 Infineon Technologies Austria Ag Integrated Schottky diode for HEMTs
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP5995234B2 (ja) * 2012-08-14 2016-09-21 株式会社レーザーシステム ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
CN103400864B (zh) * 2013-07-31 2016-12-28 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN横向肖特基二极管
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL167277C (nl) * 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
US4250520A (en) * 1979-03-14 1981-02-10 Rca Corporation Flip chip mounted diode
GB2137412B (en) * 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
JPS6022357A (ja) * 1983-07-18 1985-02-04 Sumitomo Electric Ind Ltd レベルシフト用シヨツトキダイオ−ド
JPH0332062A (ja) * 1989-06-29 1991-02-12 Sharp Corp 電極構造およびその電極構造を用いた半導体素子
CA2120610C (en) * 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
DE69425186T3 (de) * 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
JPH08186083A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 金属膜の形成方法
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
EP1193766A4 (en) * 1999-04-30 2007-05-30 Rohm Co Ltd SEMICONDUCTOR ASSEMBLY WITH BIPOLAR TRANSISTORS
JP4412827B2 (ja) * 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
US6184570B1 (en) * 1999-10-28 2001-02-06 Ericsson Inc. Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6344665B1 (en) * 2000-06-23 2002-02-05 Arima Optoelectronics Corp. Electrode structure of compound semiconductor device
JP2003069048A (ja) * 2001-08-30 2003-03-07 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
US6682968B2 (en) * 2000-07-27 2004-01-27 Sanyo Electric Co., Ltd. Manufacturing method of Schottky barrier diode
JP2003101036A (ja) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2002305309A (ja) * 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
US6437374B1 (en) * 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
TW492202B (en) * 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
JP2003023175A (ja) * 2001-07-10 2003-01-24 Pawdec:Kk Ｍｓｍ型半導体受光素子
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030034293A1 (en) * 2001-08-16 2003-02-20 Pti Advanced Filtration, Inc. Method of treating filtration media to prevent lateral flow, blistering and de-lamination
JP4064085B2 (ja) * 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
KR200283621Y1 (ko) * 2002-03-18 2002-07-27 (주)에스와이하이테크 음성도서유닛
US6624444B1 (en) * 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
EP1502303B1 (en) * 2002-04-30 2011-12-21 Cree, Inc. High voltage switching devices and process for forming same
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness

Also Published As

Publication number Publication date
CN100517763C (zh) 2009-07-22
US7084475B2 (en) 2006-08-01
TWI493597B (zh) 2015-07-21
JP2005236288A (ja) 2005-09-02
US20050179104A1 (en) 2005-08-18
CN1658402A (zh) 2005-08-24
TW201230143A (en) 2012-07-16
ATE392717T1 (de) 2008-05-15
TW200601396A (en) 2006-01-01
TWI411008B (zh) 2013-10-01
FR2870046B1 (fr) 2008-01-18
DE602005006025T2 (de) 2009-05-07
FR2870046A1 (fr) 2005-11-11
DE602005006025D1 (de) 2008-05-29
EP1564815B1 (en) 2008-04-16
EP1564815A1 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
US10573762B2 (en) Vertical gallium nitride Schottky diode
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US8026568B2 (en) Second Schottky contact metal layer to improve GaN Schottky diode performance
JP5240966B2 (ja) 窒化ガリウム半導体素子
US8981432B2 (en) Method and system for gallium nitride electronic devices using engineered substrates
US9171914B2 (en) Semiconductor device
JP2007305954A (ja) 電界効果トランジスタ及びその装置
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
JP2008124217A (ja) ショットキーバリアダイオード
KR20120017443A (ko) 전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장
JP4925596B2 (ja) 窒化物半導体装置
CN101944540A (zh) 第三族氮化合物萧特基二极管及其制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111019

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120510

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees