[go: up one dir, main page]

CN100517763C - 具有复数个台面的横向导电肖特基二极管 - Google Patents

具有复数个台面的横向导电肖特基二极管 Download PDF

Info

Publication number
CN100517763C
CN100517763C CNB2005100075992A CN200510007599A CN100517763C CN 100517763 C CN100517763 C CN 100517763C CN B2005100075992 A CNB2005100075992 A CN B2005100075992A CN 200510007599 A CN200510007599 A CN 200510007599A CN 100517763 C CN100517763 C CN 100517763C
Authority
CN
China
Prior art keywords
contact
schottky diode
table top
schottky
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100075992A
Other languages
English (en)
Other versions
CN1658402A (zh
Inventor
布里安·S·谢尔顿
刘林林
亚历克斯·D·塞鲁奇
米歇尔·墨菲
米兰·波夫里斯蒂克
鲍里斯·佩雷斯
理查德·A·斯托
高翔
依凡·伊莱亚谢维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Emcore Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Emcore Corp filed Critical Emcore Corp
Publication of CN1658402A publication Critical patent/CN1658402A/zh
Application granted granted Critical
Publication of CN100517763C publication Critical patent/CN100517763C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种横向导电肖特基二极管，其包括多个台面区域，在所述多个台面区域上形成有肖特基接触，且所述多个台面区域至少由欧姆接触分离，以减少电流通路长度并减少肖特基接触中的电流拥挤，借此减少一个元件的正向电阻。所述多个台面可彼此隔离并具有经优化用于减少正向电阻的大小和形状。或者，所述台面中的一些可为指形并与一个中心台面或一个桥状台面相交，并且一些或所有的欧姆接触与指形台面互相交叉。所述指形台面的尺寸和所述相交结构的周长可被优化以减少正向电阻。所述肖特基二极管可以一个倒装芯片布置安装到一个基台，其进一步减少正向电压以及改进电源损耗并减少热量产生。

Description

具有复数个台面的横向导电肖特基二极管
技术领域
本发明针对于一种半导体元件，且更特定地说，本发明针对于肖特基二极管结构和组件。
背景技术
当从正向偏压转换成反向偏压且又转换回来时，能量损失可显著影响系统的效率的情况下，以及在正向偏压下需要高电流导电且在反向偏压下需要很少的或不要导电的情况下，诸如当用作一个开关电源中的输出整流器时，需要应用肖特基二极管。由于整流金属到半导体接合的低障碍(barrier)高度，所述肖特基二极管具有低导通电压，且由于所述肖特基二极管主要为多数载流子元件，其具有更快的转换速度。
目前，多数肖特基二极管为硅基、垂直导电元件。在所述元件中，一个肖特基金属接触形成在硅主体的一个表面上，一个欧姆金属接触形成在硅主体的相对表面上，且当所述元件被正向偏压时，电流从肖特基金属接触到欧姆金属接触垂直流过硅主体。然而硅基肖特基二极管的缺点在于硅具有低的载流子迁移率和相对窄的带隙。另外，对于更高电压应用来说，必须使用厚的低掺杂基极，其可导致更高串连电阻、更大正向压降和经增加的热消散，借此使硅基肖特基二极管不适合所述应用。此外，在更高温度下，反向泄漏电流显著增加且使所述元件的整流特性无效。
为避免硅基元件中固有的问题，需要由具有更高电子迁移率、更宽带隙和更高击穿电压的材料制成的肖特基二极管。所述材料包括宝石、碳化硅、氮化物基半导体和其它合成材料。然而，这些材料通常形成在一个绝缘基板顶上，且因此使用所述材料形成的肖特基二极管需要一个横向导电通路而非一个垂直导电通路。然而，当所述元件被偏压的时候，具有横向导电通路的元件倾向于高导通电阻，因为正向电流必须传送经过由所述元件的水平尺寸所决定的相对较长的导电通路。电流也沿着在横断电流流动方向的方向具有小横截面区域的相对较薄材料层传送。此外，由于正向电流从肖特基金属接触横向流到欧姆金属接触，远离肖特基金属接触的电流流动经常不均匀分布，以致于电流密度沿接触边缘拥挤。所述横向导电肖特基二极管的电绝缘基板通常也为比垂直元件更差的热导体，且因此散热效率更低。所述更差的热消散增加元件封装的复杂性，因为必须使用热量移除的替代方法。另外，肖特基金属接触和欧姆金属接触两者位于所述横向导电元件的同一边，使元件封装进一步复杂化，所述横向导电元件比那些其中接触在相对边的垂直导电元件需要更复杂的互连。
因此需要提供一个横向导电肖特基二极管结构和组件，其可提供更高的电子迁移率和更宽的带隙材料，但其较不倾向于更高导通电阻、不均匀电流分布和更差的热导电，且其不要求复杂封装的优点。
发明内容
根据本发明的一个方面提供一种肖特基二极管。一个半导体主体包括一个下半导体层和一个形成在所述下半导体层的一部分的顶上的上半导体层。所述下半导体层和上半导体层属于相同电导型，且所述下半导体层比所述上半导体层更高地掺杂。半导体主体限定一个下接触表面和从所述下接触表面向上伸出的复数个台面。下接触表面包括所述下层的至少一部分。每一台面都包括一部分上层并限定一个上接触表面。每一台面通过一部分下接触表面和邻近台面分离。复数个上金属接触各安置在各自的所述复数个台面中的一个台面顶上，并形成和那个台面的上表面的各自的肖特基接触。一个或多个下金属接触安置在与其大体欧姆接触的下接触表面上。一个或多个下金属接触的至少部分在所述台面的至少一些之间延伸。
根据本发明的方面，所述台面可包括一部分下层。所述一个或多个金属接触包括各在一个或多个台面之间延伸的一个或多个连续区域。
根据本发明的另一个方面提供一个肖特基二极管。一个半导体包括一个下半导体层和一个形成在所述下半导体层顶上的上半导体层。所述下半导体层和上半导体层属于相同电导型。所述下半导体层比所述上半导体层更高地掺杂。半导体主体限定一个下接触表面和从所述下接触表面向上伸出的复数个台面。所述下接触表面包括一部分下层。所述复数个台面的每一个都包括一部分上层和另一部分下层。每一台面限定一上接触表面并通过下接触表面的一部分与所述台面的邻近台面分离。复数个上金属接触各安置在各自的所述复数个台面中的一个台面顶上，且形成和那个台面的上接触表面的各自的肖特基接触。一个或多个下金属接触安置在与其大体欧姆接触的下接触表面上。
根据本发明的这个方面，在一个或多个下金属接触的顶表面和下接触表面之间的距离可小于所述上层的底表面和下接触表面之间的距离。
根据本发明的上述方面，每一个台面的大小可选择以使得肖特基二极管的正向工作电压最小。所述复数个上金属接触的每一个可包括一个和上接触表面形成各自的肖特基接触的接触金属层，并可包括一个安置在所述接触金属层顶上的结合衬垫金属层。一个或多个下金属接触的每一可包括一个与下接触表面形成欧姆接触的接触金属层和一个安置在接触金属层顶上的结合衬垫金属层。所述上半导体层和所述下半导体层的一者或两者可包括一个氮化物基半导体、一个氮化镓基半导体和/或GaN。所述下和上半导体层可为n型。
所述台面中至少一些可与台面中至少另一者相交，并限定具有旋绕周长的形状。所述周长可为包围所述形状的最小理论矩形的周长的至少两倍。所述台面中至少一些可与台面中至少另一者相交，并限定具有一个主要部分和从所述主要部分延伸的复数个延伸的形状，且所述复数个延伸可与下接触表面的区域交叉。至少一个桥可从所述主要部分延伸，且复数个延伸可从所述桥延伸。所述主要部分可至少在第一方向伸长，且所述复数个延伸中的至少一些可以在横断所述第一方向的第二方向伸长。所述桥也可至少在第一方向伸长。至少一些延伸具有至少约为2∶1的长宽比。上金属接触中的至少一个可安置在所述主要部分的顶上。上金属接触的至少一些可安置在复数个延伸的至少一些的顶上，且可彼此电连接，并且所述一个或多个下金属触点的至少部分在所述复数个延伸中的至少一些之间延伸。
一个二极管组件可包括根据本发明的上述方面的一个方面的肖特基二极管，所述肖特基二极管具有电连接到所述复数个上金属接触的至少一些的一个或多个第一导体，以及电连接到所述一个或多个下金属接触的一个或多个的一个或多个第二导体。所述一个或多个第一导体可电连接到所有上金属接触，且所述一个或多个第二导体可电连接到所有所述一个或多个下金属接触。一个或多个第二导体可在复数个间隔的连接点处，电连接到每一所述一个或多个连续区域。所述连接点的至少一些可远离所述台面安置。所述连接点的至少一些可安置在所述台面的至少一些之间。所述一个或多个第一导体和所述一个或多个第二导体可包括互连凸块。
所述二极管组件可包括一个基台，其包括一个基台基板；一个或多个第一基台接触，其各电连接到一个或多个第一导体的一个或多个并在所述基台基板的前表面处被暴露；以及一个或多个第二基台接触衬垫，其各电连接到一个或多个第二导体的一个或多个并在所述基台基板的前表面处被暴露，同时半导体主体以倒装芯片布置安装到基台基板的前表面，以便于第一基台接触可连接到上接触且第二基台接触可连接到一个或多个下接触。所述基台结构可包括一个第一末端和一个第二末端，其各安置在所述基台基板的前表面上，并被配置以提供到所述组件的外部连接，同时所述第一基台接触电连接到所述第一末端且第二基台接触电连接到所述第二末端。一个第一末端和一个第二末端可各安置在所述基台基板的后表面，且被配置以提供到所述组件的外部连接，同时第一基台接触电连接到所述第一末端且第二基台接触电连接到所述第二末端。至少一个第一导电通道可延伸通过所述基台基板并电连接具有第一末端的基台接触的每一个，且至少一个第二导电通道可延伸通过所述基台基板并电连接具有第二末端的第二基台接触的每一个。第一共同末端和第二共同末端可各安置在所述基台基板的前表面上，同时第一共同末端将第一基台接触电连接到第一导电通道，且第二共同末端将一个或多个第二基台接触电连接到第二导电通道。
根据本发明的再一个方面提供一个基台结构。一个或多个第一基台接触各暴露在基台基板的前表面上。第一共同末端安置在基台基板的前表面上，且电连接到每一个基台接触。至少一个第一连接通道从基台基板的前表面延伸到基台基板的后表面，并电连接到第一共同末端。一个第一另外的末端安置在基台基板的后表面上，且被配置以提供到基台基板的外部连接，并被电连接到第一导电通道。一个或多个第二基台接触衬垫各在基台基板的前表面处暴露。一个第二共同末端安置在基台基板的前表面上，且被电连接到一个或多个基台接触。至少一个第二导电通道从基台基板的前表面延伸到基台基板的后表面并被电连接到第二共同末端。一个第二另外的末端安置在基台基板的后表面上，并被配置以提供到基台结构的外部连接，且被电连接到第二导电通道。
根据本发明的再一个方面提供一个肖特基二极管。一个半导体主体包括一个下半导体层和一个形成在一部分所述下半导体层顶上的上半导体层。所述下半导体层和上半导体层属于相同电导型，同时所述下半导体层比所述上半导体层更高地掺杂。半导体主体限定一个下接触表面和一个从主表面向上伸出的第一台面。所述第一台面包括所述上层的至少一部分，并限定一个上接触表面。所述第一台面包括所述上层的至少一部分并限定一个上接触表面。所述第一台面包括一个主要部分、从所述主要部分延伸的至少一个桥和从主要部分或桥延伸的复数个延伸。复数个延伸可与下接触表面的区域交叉。主要部分和桥至少在第一方向伸长，且所述延伸的至少一些在横断第一方向的第二方向伸长。所述延伸的至少一些具有至少约为2∶1的长宽比。一个或多个金属接触安置在第一台面的顶上，并形成与第一台面的上接触表面的肖特基接触。一个或多个下金属接触安置在与其大体欧姆接触的下接触表面上。一个或多个下金属接触的至少部分在所述复数个延伸的至少一些之间延伸。
根据本发明的这个方面，第一台面的周长至少为包围第一台面的最小理论矩形的周长的两倍。上半导体层和下半导体层的一者或两者包括一个氮化物基半导体、一个氮化镓基半导体和/或GaN。
进一步根据本发明，形成一个具有上文所描述的特征的肖特基二极管。
当参考以下优选实施例和附图的描述考虑时，将进一步了解本发明的上述方面、特征和优点。
附图说明
图1为经放大比例尺展示已知横向导电肖特基二极管的片断、图解截面图。
图2A和2B是分别说明作为距离肖特基金属接触中心不断增加的距离的函数的已知横向导电肖特基二极管的横向电位分布和电流密度分布之间关系的图表。
图3A为根据本发明一个实施例的一个横向导电肖特基二极管经放大比例尺的片断、截面图，且图3B为图3A所展示的肖特基二极管经放大比例尺的片断顶视图。
图4为根据本发明另一个实施例的基台结构的经放大比例尺的顶视图。
图5为具有本发明再一个实施例的以倒装芯片布置安装其上的横向导电肖特基二极管根据本发明另一个实施例的基台结构的经放大比例尺的横截面图。
图6A为根据本发明再一个方面的横向导电肖特基二极管的经放大比例尺的顶视图，且图6B为图6A所展示的元件的片断横截面图。
具体实施方式
图1说明一个已知横向导电肖特基二极管100的截面图。所述肖特基二极管包括一个通常为一个不良热导体的电绝缘基板102。可在基板102顶上提供一个缓冲层104，且一个高掺杂半导体层106定位在所述缓冲层104顶上，或当所述缓冲层不存在时，直接定位在基板102顶上。一个低掺杂半导体层108安置在所述更高掺杂半导体层106的一部分的顶上，且一个肖特基金属接触110定位在所述低掺杂半导体层108的顶上并形成与所述低掺杂层的一个金属到半导体的接面(junction)。一个欧姆金属接触安置在高掺杂层106的经暴露部分的顶上。一个较厚的结合衬垫金属层112安置在肖特基金属接触110的顶上，且另一结合衬垫金属层118安置在欧姆金属接触116的顶上。一个钝化层114可至少在欧姆金属层及其结合衬垫金属层和肖特基金属层及其结合衬垫金属层之间形成。
已知肖特基二极管100可经配置通过半导体层横向传导电流以输送正向电流。所述正向电流从肖特基金属接触110垂直传送通过相对薄的低掺杂层108且然后沿高掺杂层106的水平尺寸横到欧姆金属层116。因此，所述正向电流必须传送经过所述高掺杂层106的水平尺寸的相对较长的通路。所述层106也为在横断电流流动方向的方向具有小横截面区域的相对薄的层。所得通路长度可为一毫米或更多，而所述层厚度为约几微米。因此，已知肖特基二极管100具有相对高的导通电阻。
图2A说明如所描绘自肖特基接触110的中心向外以向着所述元件边缘的每一方向穿过所述肖特基二极管的宽度的正向偏压横向电位分布。在低电压处，如曲线202展示，电位分布恒定穿过所述元件。然而，由于在高掺杂层108中的横向导电电流增加和在导通电阻中的相关增加(如曲线204和206所示)，在不断增加地更高外加电压处，所述元件的中心与所述元件边缘的电位差增加。
另外，肖特基接触110的宽横向尺寸导致穿过所述元件的电流不均匀分布，以致于沿所述肖特基接触边缘，电流密度拥挤。图2B说明穿过所述肖特基接触宽度的所述元件电流密度分布。对于低外加电压而言，所述电流拥挤并不为人所注意(如曲线212所示)。然而，当外加电压增加时，在边缘处的电流密度比在所述肖特基接触中心变得更高，如曲线214所示。对于足够高的电压而言，如曲线216所示，在所述肖特基接触边缘处的增加电流密度变得如此显著以致于电流拥挤使所述元件不合适。
图3A说明根据本发明的一个实施例的横向导电肖特基二极管的截面图。所述肖特基二极管300包括一个基板302，其上生长另外的层。理想地，所述基板应具有晶格间距，即在其晶格中的邻近原子之间的间距，其等于待生长在所述基板顶上的半导体材料的晶格间距，以减少在半导体中形成的缺陷(诸如晶格中的位错)数量。另外，对所述基板而言也非常需要具有至少等于所述半导体材料的热膨胀系数，以便当所述基板和半导体材料在半导体层形成后冷却时，所述基板将不只接触半导体层，借此压缩所述半导体层并避免了层中裂痕的形成。
通常，基板302为一个用于形成横向导电元件的绝缘或非导电基板。为补偿半导体层和基板之间的晶格错配和热膨胀系数错配，可在基板302顶上提供缓冲层304。当其后待生长的半导体材料为氮化物基半导体(诸如(例如)氮化镓(GaN)或氮化镓基材料)时，例如，所述基板可为结晶蓝宝石晶片、碳化硅晶片或非掺杂硅晶片，且缓冲层可包含一个或多个氮化物基材料层以提供在所述基板的晶格结构和所述氮化镓或其它氮化物基半导体层的晶格结构之间的转换。
如本揭示内容所用的，术语“III-V半导体”指的是根据化学计量式AlaInbGacNdAsePf的化合物半导体材料，在该化学式中，(a+b+c)约为1且(d+e+f)也约为1。术语“氮化物半导体”或“氮化物基半导体”指的是III-V半导体，其中d为0.5或更大，最一般地约为0.8或更大。较佳地，所述半导体材料为纯氮化物半导体，意即其中d约为1.0的氮化物半导体。本文所用的术语“氮化镓基半导体”指的是包括镓的氮化物半导体，且最佳包括作为主要金属存在的镓，意即含量≥0.5且最佳≥0.8。所述半导体可为p型或n型电导性，其可由常规掺杂物赋予或也可产生于固有电导性型的特定半导体材料。例如具有缺陷的氮化镓基半导体通常固有地为n型，甚至当未掺杂时。诸如Si、Ge、S和O的常规电子供体掺杂物可用于赋予n型电导性到氮化物半导体，而p型氮化物半导体可包括诸如Mg和Zn的常规电子受体掺杂物。
可为诸如氮化镓或氮化镓基半导体的氮化物基半导体的高掺杂半导体层306接着在缓冲层304顶上形成，或当所述缓冲层不存在时，直接在基板302顶上形成。通常使用外延生长处理形成所述高掺杂层306。当层306为一个氮化物基半导体时，可使用一反应性溅射处理，其中可从安置在所述基板附近的金属目标移除半导体的金属组分(诸如镓、铝和/或铟)，同时目标和基板二者处于包括氮和一种或多种掺杂物的气体气氛中。或者，可采用金属有机物化学气相淀积(MOCVD)，其中当层306为氮化物基半导体时，基板被暴露于含金属有机化合物的气氛以及反应性含氮气体(诸如氨气)和含掺杂物气体中，同时所述基板维持在升高的温度，通常约700-1100℃。所述气体化合物分解且在基板302的表面上形成结晶材料的薄膜形式的经掺杂的半导体。接着冷却所述基板和生成的薄膜。作为另一选择，可使用其它外延生长方法，诸如分子束外延(MBE)或原子层外延。当所得高掺杂层306为氮化物基半导体时，所述层较佳为具有至少4E18cm-3的掺杂浓度的n型。
低掺杂半导体层308，也可为诸如氮化镓或氮化镓基半导体的氮化物基半导体，形成在高掺杂层306顶上，至少在其部分顶上。使用诸如上文所描述的反应性溅射、MOCVD、MBE或原子层外延方法，低掺杂层308通常可外延地生长。当所述低掺杂层为氮化物基半导体时，所述层较佳为n型且较佳具有在0.75E16和1.4E16cm-3之间的掺杂浓度。可采用调节掺杂以形成所述一个氮化物基半导体层来以可重复和均匀的方式获得所述低掺杂含量，诸如在在申请于2004年2月17日的美国专利申请案第10/780,526号(Emcore3.0-084)中所描述，其揭示内容以引用的方式并入本文中。
通常，在高掺杂层306的整个表面的顶上形成低掺杂层308，接着将低掺杂层308图案化，且将部分所述低掺杂层蚀刻掉以暴露更高掺杂层306的区域，并从低掺杂层308部分形成台面。较佳更高掺杂层306的经暴露区域的上部分也被蚀刻。可以已知的方式进行所述图案化和蚀刻步骤。
以已知方式在低掺杂层308的台面顶上形成一个肖特基金属接触310，且所述肖特基金属接触310形成和低掺杂层的金属到半导体的接合。当肖特基金属层为n型GaN基半导体时，所述肖特基金属层通常包含一个铂(pt)层和一个金(Au)层(pt/Au)、一个钯(Pd)层和一个金层(Pd/Au)，或一个镍(Ni)层和一个金层(Ni/Au)，尽管其它高功函数材料可用于获得所要的障礙高度。
在高掺杂层306的经暴露部分的顶上形成另一金属接触316，且所述金属接触316形成具有高掺杂层的欧姆接触。所述欧姆金属接触316位于至少一些所述台面之间。较佳所述欧姆金属接触至少部分围绕且更佳完全围绕一些或所有的台面。所述欧姆接触通常包含铝/钛/铂/金(Al/Ti/Pt/Au)或钛/铝/铂/金(Ti/Al/Pt/Au)，尽管可使用其它金属组件。
一个更厚结合衬垫金属层312在肖特基金属接触310顶上形成。另一个更厚的结合衬垫金属层318在欧姆金属接触316顶上形成。所述层318的顶部位于低掺杂层308的底部下以防止低掺杂层318和结合衬垫层318之间的短路。结合衬垫层318和欧姆金属接触316也可与台面的侧壁间隔开。所述结合衬垫金属层通常为一个厚的铝(Al)或金(Au)层。
可使用此项技术中已知的方法形成肖特基层310、欧姆金属层306和结合衬垫金属层312、318。
图3B说明肖特基二极管300的顶视图。结合衬垫312和下面的肖特基接触位于垂直台面的顶部。优化每一台面的大小以获得穿过所述台面的尽可能恒定的电流密度，借此使正向工作电压最小化。尽管圆形台面展示为以规则图案布置，但是其它几何形状和其它图案布置也在本发明的范围内。另外，尽管图3B展示完全围绕每一个台面的结合衬垫318和欧姆金属接触316，本发明的范围也包括其中欧姆接触仅安置在一些或所有台面之间或仅部分围绕每一台面的配置。
也可提供到肖特基接触和到欧姆接触的连接(诸如焊锡凸块)。焊料凸块320或其它互连形成在台面的结合衬垫金属312的每一顶部的顶上。可在结合衬垫金属318的边缘处提供额外的互连(诸如焊料凸块322)，所述结合衬垫金属318在欧姆接触顶上或在所述层318顶上的其它位置。
图4说明根据本发明另一个实施例的基台结构400。所述基台结构适于以倒装芯片布置安装肖特基二极管(诸如图3A和3B所展示的布置)。基台结构400包括一个接触410，其包括一个接触区域420，在所述接触区域420上经由互连(诸如焊料凸块320)连接有肖特基接触顶上的一些或所有结合衬垫金属312。所述接触410也包括末端区域404以提供到基台的外部连接。另外的接触412包括接触区域422，其上经由另一个互连(诸如焊料凸块322)连接有欧姆接触顶上的结合衬垫318。又提供末端402用于到基台的外部连接。
肖特基二极管300和基台400的倒装芯片组件减少肖特基和欧姆接触的扩展电阻，借此进一步减少所述元件中的正向压降。
尽管图3B所展示的焊料凸块322或其它互连位于欧姆区域的边缘处，本发明也包括其他布置。到欧姆接触的焊料凸块或其它互连可位于一些台面之间。或者，互连位于一些台面之间和所述元件边缘处。从而接着布置接触400和420的配置。
图5说明本发明的一个替代性实施例，其中焊料凸块322或其它互连位于一些台面之间和欧姆接触的边缘处。另外，外部末端位于基台底部而非顶部。
经由连接到基台基板502的顶表面处的接触区域510的焊料凸块320或其它互连来连接肖特基接触。接触区域510连接到一个共同接触520，其通过一个或多个通道530连接到位于基台基板底部的末端540。焊料凸块322或其它互连将肖特基二极管的欧姆接触连接到另外的接触区域512，所述接触区域512连接到另一共同接触522。所述另一共同接触522通过一个或多个另外的通道532连接到基板后侧的末端542上。提供基台500后侧上的末端用于与肖特基二极管绝缘的外部连接。
另外，为防止肖特基接触和欧姆接触之间的电弧，一个绝缘钝化层(未图示)可在肖特基二极管安装到基板前沉积在其顶上，所述基板使肖特基接触和其互连从欧姆接触和其互连电绝缘。或者，基台的顶部表面部分可升高以使肖特基接触与欧姆接触绝缘。
本发明的倒装芯片布置具有增加的优点，即当使用诸如硅、氮化铝(AIN)或电绝缘金属的热传导基台材料时，基台也从肖特基二极管传输热量，借此减轻了在肖特基二极管的热绝缘基板处热量的累积。
图6A说明本发明的再一实施例，其展示经优化以减少导电通路的长度以及减少肖特基接触的边缘处电流扩展的肖特基二极管600。复数个指形台面628与一个中心台面626相交或与一个桥状台面624相交，其依次与中心台面626相交。一个或多个肖特基接触形成在指形台面628、桥状台面624和中心台面626顶上。一个或多个欧姆接触632形成在一些或所有指形台面628之间并减少肖特基接触和欧姆接触之间的电流通路。中心台面626可充当到外部基台的结合衬垫区域，诸如上文所描述的倒装芯片配置中。
图6B说明图6A所展示的肖特基二极管的沿线B-B截取的横截面图。参考图3A以上文所述的方式，重掺杂层606形成在绝缘基板602的顶上和一个视情况的缓冲区域604顶上。另外，低掺杂层608如上文所述形成并以已知的方式蚀刻以形成如图6A所示的相交的指形台面628、桥状台面624和中心台面626。肖特基接触610形成在低掺杂层的一些或所有台面顶上，且一个结合衬垫金属层612形成在肖特基接触610的顶上。一个或多个欧姆接触616在低掺杂层606的顶上形成，且结合衬垫金属618在一个或多个欧姆接触616顶上形成。欧姆接触616和结合衬垫金属618以互相交叉的方式安置在一些或所有指形台面628之间以减少电流通路长度。肖特基接触610、欧姆接触616和结合衬垫金属618可包含上文参考图3A所述的材料。
有利地，指形台面628的尺寸，诸如周长、长度、宽度和/或长宽比可优化用于低掺杂层606的给定的掺杂浓度和厚度减少电流通路的长度以及减少肖特基接触边缘处的电流拥挤效应，借此减少所述元件的正向电阻。当如上文所述经优化后，长宽比至少约为2∶1，但较佳约7∶1到约10∶1。另外，可优化指形区域的周长以进一步优化电流通路长度和电流扩展。组合结构的周长至少为画在所述结构周围的假想矩形640的两倍，但经简单优化后较佳为假想周长的约4到10倍。因此，所述元件的正向电阻减少。
尽管已参考特定实施例描述本发明，但应了解此等实施例仅说明本发明的原理和应用。因此应了解在不偏离如随附权利要求书所限定的本发明的精神和范围下可对说明性实施例进行许多修改，并可设计其它布置。

Claims (12)

1.一种肖特基二极管半导体元件，其特征是其包含：
一个限定一个第一接触表面的第一半导体层(306)，
从所述第一接触表面伸出并通过所述第一接触表面的至少一个部分彼此分离的复数个台面，所述复数个台面中的每一个台面至少部分形成一个第二半导体层(308)并各限定一个第二接触表面，所述第一半导体层(306)具有和所述第二半导体层(308)相同电导型及比所述第二半导体层更高的掺杂，
与所述第一接触表面欧姆接触安置的一个或多个第一金属接触(316)，所述一个或多个第一金属接触的至少部分在所述台面的至少一些之间延伸。
复数个第二金属接触(310)，其各以与所述台面的所述第二接触表面接触放置以便于与其形成一个肖特基接触。
2.根据权利要求1所述的肖特基二极管半导体元件，其特征是调整每一个台面大小以使所述肖特基二极管半导体元件的正向工作电压减到最小。
3.根据权利要求1或2所述的肖特基二极管半导体元件，其特征是每一个台面包括所述第一半导体层的一部分。
4.根据权利要求1或2所述的肖特基二极管半导体元件，其特征是所述台面的至少一些与至少一些其它台面相交并限定一个具有一个旋绕周长的形状。
5.根据权利要求1或2所述的肖特基二极管半导体元件，其特征是所述台面的至少一些与至少一些其它台面相交并限定一个具有一个主要部分(626)和从所述主要部分延伸的复数个延伸(628)的形状，所述第一接触表面的区域(632)以互相交叉的方式安置在所述延伸之间。
6.根据权利要求5所述的肖特基二极管半导体元件，其特征是所述主要部分至少在一个第一方向伸长，且所述延伸的至少一些在横断所述第一方向的一个第二方向伸长。
7.根据权利要求1或2所述的肖特基二极管半导体元件，其特征是一个或多个第一导体电连接到一个或多个第一金属接触(316)，且一个或多个第二导体电连接到一个或多个第二金属接触(310)。
8.根据权利要求7所述肖特基二极管半导体元件，其特征是一个或多个第一和第二导体包括互连凸块(320、322)。
9.一种倒装芯片组件，其包括根据权利要求1所述的肖特基二极管半导体元件(300)和一个适于安装所述肖特基二极管半导体元件的基台结构(400)。
10.一种根据权利要求9所述的倒装芯片组件，其特征是其包括：
一个基台基板，其具有一个其上安装有所述肖特基二极管半导体元件的前表面，
一个或多个第一基台接触，其在所述基台基板的所述前表面处被暴露，并分别被电连接到一个或多个第一金属接触(316)，
一个或多个第二基台接触，其在所述基台基板的所述前表面处被暴露，并分别被电连接到一个或多个第二金属接触(310)。
11.一种形成一个肖特基二极管半导体元件的方法，其特征是其包含以下步骤：
提供一个半导体主体，其包括一个第一半导体层(306)和一个第二半导体层(308)，二者属于相同电导型，所述第一半导体层比第二半导体层具有更高的掺杂，
图案化并蚀刻所述半导体主体的一个或多个区域以限定复数个台面，所述复数个台面从一个第一接触表面伸出，并通过所述第一接触表面的至少一部分彼此分离，所述复数个台面中的每一个台面至少部分形成所述第二半导体层(308)并各限定一个第二接触表面，
形成一个或多个第一金属接触(316)，其与所述第一接触表面欧姆接触安置以使得所述一个或多个第一金属接触的至少部分在所述台面的至少一些之间延伸，
形成复数个第二金属接触(310)，其各与所述台面的所述第二接触表面接触安置以便于与其形成一个肖特基接触。
12.根据权利要求11所述的方法，其特征是其包含一个调整每一个台面尺寸以使所述肖特基二极管半导体元件的正向工作电压减到最小的步骤。
CNB2005100075992A 2004-02-17 2005-02-17 具有复数个台面的横向导电肖特基二极管 Expired - Fee Related CN100517763C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/780,363 2004-02-17
US10/780,363 US7084475B2 (en) 2004-02-17 2004-02-17 Lateral conduction Schottky diode with plural mesas

Publications (2)

Publication Number Publication Date
CN1658402A CN1658402A (zh) 2005-08-24
CN100517763C true CN100517763C (zh) 2009-07-22

Family

ID=34701448

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100075992A Expired - Fee Related CN100517763C (zh) 2004-02-17 2005-02-17 具有复数个台面的横向导电肖特基二极管

Country Status (8)

Country Link
US (1) US7084475B2 (zh)
EP (1) EP1564815B1 (zh)
JP (1) JP5150803B2 (zh)
CN (1) CN100517763C (zh)
AT (1) ATE392717T1 (zh)
DE (1) DE602005006025T2 (zh)
FR (1) FR2870046B1 (zh)
TW (2) TWI411008B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US20060151868A1 (en) * 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
CN100385686C (zh) * 2005-08-30 2008-04-30 浙江大学 一种多晶锗硅肖特基二极管及其制备方法
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8390091B2 (en) 2009-02-03 2013-03-05 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
US8013414B2 (en) * 2009-02-18 2011-09-06 Alpha & Omega Semiconductor, Inc. Gallium nitride semiconductor device with improved forward conduction
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR101051578B1 (ko) * 2009-09-08 2011-07-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5665361B2 (ja) * 2010-05-12 2015-02-04 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
KR101193357B1 (ko) * 2010-12-09 2012-10-19 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8872235B2 (en) * 2012-02-23 2014-10-28 Infineon Technologies Austria Ag Integrated Schottky diode for HEMTs
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP5995234B2 (ja) * 2012-08-14 2016-09-21 株式会社レーザーシステム ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
CN103400864B (zh) * 2013-07-31 2016-12-28 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN横向肖特基二极管
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL167277C (nl) * 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
US4250520A (en) * 1979-03-14 1981-02-10 Rca Corporation Flip chip mounted diode
GB2137412B (en) * 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
JPS6022357A (ja) * 1983-07-18 1985-02-04 Sumitomo Electric Ind Ltd レベルシフト用シヨツトキダイオ−ド
JPH0332062A (ja) * 1989-06-29 1991-02-12 Sharp Corp 電極構造およびその電極構造を用いた半導体素子
CA2120610C (en) * 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
DE69425186T3 (de) * 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
JPH08186083A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 金属膜の形成方法
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
EP1193766A4 (en) * 1999-04-30 2007-05-30 Rohm Co Ltd SEMICONDUCTOR ASSEMBLY WITH BIPOLAR TRANSISTORS
JP4412827B2 (ja) * 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
US6184570B1 (en) * 1999-10-28 2001-02-06 Ericsson Inc. Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6344665B1 (en) * 2000-06-23 2002-02-05 Arima Optoelectronics Corp. Electrode structure of compound semiconductor device
JP2003069048A (ja) * 2001-08-30 2003-03-07 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
US6682968B2 (en) * 2000-07-27 2004-01-27 Sanyo Electric Co., Ltd. Manufacturing method of Schottky barrier diode
JP2003101036A (ja) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2002305309A (ja) * 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
US6437374B1 (en) * 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
TW492202B (en) * 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
JP2003023175A (ja) * 2001-07-10 2003-01-24 Pawdec:Kk Ｍｓｍ型半導体受光素子
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030034293A1 (en) * 2001-08-16 2003-02-20 Pti Advanced Filtration, Inc. Method of treating filtration media to prevent lateral flow, blistering and de-lamination
JP4064085B2 (ja) * 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
KR200283621Y1 (ko) * 2002-03-18 2002-07-27 (주)에스와이하이테크 음성도서유닛
US6624444B1 (en) * 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
EP1502303B1 (en) * 2002-04-30 2011-12-21 Cree, Inc. High voltage switching devices and process for forming same
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness

Also Published As

Publication number Publication date
US7084475B2 (en) 2006-08-01
TWI493597B (zh) 2015-07-21
JP2005236288A (ja) 2005-09-02
JP5150803B2 (ja) 2013-02-27
US20050179104A1 (en) 2005-08-18
CN1658402A (zh) 2005-08-24
TW201230143A (en) 2012-07-16
ATE392717T1 (de) 2008-05-15
TW200601396A (en) 2006-01-01
TWI411008B (zh) 2013-10-01
FR2870046B1 (fr) 2008-01-18
DE602005006025T2 (de) 2009-05-07
FR2870046A1 (fr) 2005-11-11
DE602005006025D1 (de) 2008-05-29
EP1564815B1 (en) 2008-04-16
EP1564815A1 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
CN100517763C (zh) 具有复数个台面的横向导电肖特基二极管
US10573762B2 (en) Vertical gallium nitride Schottky diode
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US8253216B2 (en) Gallium nitride semiconductor device with improved forward conduction
US8026568B2 (en) Second Schottky contact metal layer to improve GaN Schottky diode performance
JP2012195618A (ja) 窒化ガリウム半導体素子
CN100517568C (zh) 用于氮化物基半导体装置的低掺杂层
JP2007305954A (ja) 電界効果トランジスタ及びその装置
CN113921677A (zh) 一种AlGaInN发光二极管的接触结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20051111

Address after: New Jersey, USA

Applicant after: Emcore Corp.

Address before: New Jersey, USA

Applicant before: Onco

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: POWER INTEGRATIONS INC.

Free format text: FORMER OWNER: WEILESI SEMICONDUCTOR COMPANY

Effective date: 20110629

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: STATE OF NEW JERSEY, THE USA TO: STATE OF CALIFORNIA, THE USA

TR01 Transfer of patent right

Effective date of registration: 20110629

Address after: California, USA

Patentee after: Power Integrations Inc.

Address before: New Jersey, USA

Patentee before: Emcore Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20170217

CF01 Termination of patent right due to non-payment of annual fee