JPH08186083A - 金属膜の形成方法 - Google Patents
金属膜の形成方法Info
- Publication number
- JPH08186083A JPH08186083A JP32672594A JP32672594A JPH08186083A JP H08186083 A JPH08186083 A JP H08186083A JP 32672594 A JP32672594 A JP 32672594A JP 32672594 A JP32672594 A JP 32672594A JP H08186083 A JPH08186083 A JP H08186083A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- metal film
- semiconductor layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【構成】化合物半導体基板１００上の化合物半導体層１
０１上にＴＥＯＳを原料としたＣＶＤ法によりＳｉＯ2
系の絶縁膜１０２を堆積し、その上に形成したレジスト
膜１０３をマスクにして絶縁膜１０２に開孔部１０４を
形成する。次いで、絶縁膜１０２の側面をエッチングし
てレジスト膜１０３によるオーバーハング構造を形成
し、前記レジスト膜１０３をステンシルにして化合物半
導体層101上に金属膜１０５をリフトオフする。 【効果】化合物半導体層１０１上にリフトオフ法を用い
て、膜厚約７００ｎｍ以上の金属膜１０５を歩留まり良
く形成することができる。
０１上にＴＥＯＳを原料としたＣＶＤ法によりＳｉＯ2
系の絶縁膜１０２を堆積し、その上に形成したレジスト
膜１０３をマスクにして絶縁膜１０２に開孔部１０４を
形成する。次いで、絶縁膜１０２の側面をエッチングし
てレジスト膜１０３によるオーバーハング構造を形成
し、前記レジスト膜１０３をステンシルにして化合物半
導体層101上に金属膜１０５をリフトオフする。 【効果】化合物半導体層１０１上にリフトオフ法を用い
て、膜厚約７００ｎｍ以上の金属膜１０５を歩留まり良
く形成することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の電極形成技
術に係り、特に、半導体層上に約７００ｎｍ以上の厚い
電極を形成する技術に関する。
術に係り、特に、半導体層上に約７００ｎｍ以上の厚い
電極を形成する技術に関する。
【０００２】
【従来の技術】半導体層上に金属膜パターンを形成する
技術は、エッチングによるパターニングとリフトオフに
よるパターニングがある。化合物半導体素子の電極材料
はＡｕを含む場合が多く加工性に乏しいため、Ａｕ系電
極のパターニングにはリフトオフ法が多く用いられる。
リフトオフ用のステンシルとして所望のレジストパター
ンの下にある絶縁膜スペーサをサイドエッチングしたオ
ーバーハング構造のマスクがしばしば用いられる。これ
により半導体層上に堆積した金属膜とステンシル上に堆
積した金属膜の分離が容易になる。
技術は、エッチングによるパターニングとリフトオフに
よるパターニングがある。化合物半導体素子の電極材料
はＡｕを含む場合が多く加工性に乏しいため、Ａｕ系電
極のパターニングにはリフトオフ法が多く用いられる。
リフトオフ用のステンシルとして所望のレジストパター
ンの下にある絶縁膜スペーサをサイドエッチングしたオ
ーバーハング構造のマスクがしばしば用いられる。これ
により半導体層上に堆積した金属膜とステンシル上に堆
積した金属膜の分離が容易になる。
【０００３】上述したリフトオフ用絶縁膜スペーサには
ＳｉＨ4系の化学気相堆積法（CVD）により半導体層上に
形成したＳｉＯ2膜がよく用いられる。ＳｉＯ2膜は膜応
力が１０9〜１０10dyn／cm2 と大きいため、膜厚が約８
００ｎｍ以上になるとクラックが発生する。その為、Ｓ
ｉＯ2 膜を厚い金属膜（約７００ｎｍ以上）のリフトオ
フ用絶縁膜スペーサ（約８００ｎｍ以上）として用いる
ことはできない。
ＳｉＨ4系の化学気相堆積法（CVD）により半導体層上に
形成したＳｉＯ2膜がよく用いられる。ＳｉＯ2膜は膜応
力が１０9〜１０10dyn／cm2 と大きいため、膜厚が約８
００ｎｍ以上になるとクラックが発生する。その為、Ｓ
ｉＯ2 膜を厚い金属膜（約７００ｎｍ以上）のリフトオ
フ用絶縁膜スペーサ（約８００ｎｍ以上）として用いる
ことはできない。
【０００４】膜厚が約８００ｎｍ以上の厚い絶縁膜スペ
ーサを形成するために、例えばMOSＬＳＩ製造技術（徳
山，橋本監修，日経マグロウヒル(１９８２)）、ｐｐ１
２８−１３１に記載されているように低応力の有機膜を
スペーサとして用いる技術がある。前記従来技術では図
９，図１０の工程概略図に示すように有機膜４０２／Ｍ
ｏ膜４０３／レジスト膜４０４の３層マスク構造を採用
している（図４(ａ)）。レジスト膜４０４及び、Ｍｏ膜
４０３をパターニングした後、露出した有機膜４０２を
Ｏ2 −ＲＩＥによりエッチングにして、リフトオフに適
したオーバーハング構造を形成している（図１０
（ａ））。
ーサを形成するために、例えばMOSＬＳＩ製造技術（徳
山，橋本監修，日経マグロウヒル(１９８２)）、ｐｐ１
２８−１３１に記載されているように低応力の有機膜を
スペーサとして用いる技術がある。前記従来技術では図
９，図１０の工程概略図に示すように有機膜４０２／Ｍ
ｏ膜４０３／レジスト膜４０４の３層マスク構造を採用
している（図４(ａ)）。レジスト膜４０４及び、Ｍｏ膜
４０３をパターニングした後、露出した有機膜４０２を
Ｏ2 −ＲＩＥによりエッチングにして、リフトオフに適
したオーバーハング構造を形成している（図１０
（ａ））。
【０００５】
【発明が解決しようとする課題】上述した従来技術で
は、リフトオフ用絶縁膜スペーサである有機膜のエッチ
ング加工にはＯ2 −ＲＩＥ（反応性イオンエッチング）
を用いている。半導体層上の有機膜をＯ2 −ＲＩＥによ
りエッチング加工する際、半導体層表面に酸化膜が形成
される。従って、従来技術により化合物半導体層上に金
属膜を形成した場合、化合物半導体の酸化膜により電極
としての良好なオーミック特性或いはショットキ特性が
得られないという課題がある。
は、リフトオフ用絶縁膜スペーサである有機膜のエッチ
ング加工にはＯ2 −ＲＩＥ（反応性イオンエッチング）
を用いている。半導体層上の有機膜をＯ2 −ＲＩＥによ
りエッチング加工する際、半導体層表面に酸化膜が形成
される。従って、従来技術により化合物半導体層上に金
属膜を形成した場合、化合物半導体の酸化膜により電極
としての良好なオーミック特性或いはショットキ特性が
得られないという課題がある。
【０００６】
【課題を解決するための手段】半導体基板上に形成され
た化合物半導体層上に珪素の有機化合物を原料ガスの一
つに用いた化学気相堆積法（ＣＶＤ）により膜厚約８０
０ｎｍ以上の絶縁膜を形成する。次に、レジストマスク
を用いて絶縁膜に開孔部を形成した後、絶縁膜をスペー
サとしたリフトオフ法により前記開孔部より露出した化
合物半導体層に膜厚約７００ｎｍ以上の金属膜を形成す
る。
た化合物半導体層上に珪素の有機化合物を原料ガスの一
つに用いた化学気相堆積法（ＣＶＤ）により膜厚約８０
０ｎｍ以上の絶縁膜を形成する。次に、レジストマスク
を用いて絶縁膜に開孔部を形成した後、絶縁膜をスペー
サとしたリフトオフ法により前記開孔部より露出した化
合物半導体層に膜厚約７００ｎｍ以上の金属膜を形成す
る。
【０００７】
【作用】珪素の有機化合物を原料ガスとした化学気相堆
積法（ＣＶＤ）により形成した絶縁膜は膜応力が１０8
〜１０9dyn／cm2と小さいため、クラックが発生するこ
となく膜厚約８００ｎｍ以上の厚い絶縁膜を形成するこ
とができる。従って、厚い絶縁膜をリフトオフ用絶縁膜
スペーサとして用いることにより、膜厚約７００ｎｍ以
上の厚い金属膜を歩留まり良くリフトオフすることがで
きる。
積法（ＣＶＤ）により形成した絶縁膜は膜応力が１０8
〜１０9dyn／cm2と小さいため、クラックが発生するこ
となく膜厚約８００ｎｍ以上の厚い絶縁膜を形成するこ
とができる。従って、厚い絶縁膜をリフトオフ用絶縁膜
スペーサとして用いることにより、膜厚約７００ｎｍ以
上の厚い金属膜を歩留まり良くリフトオフすることがで
きる。
【０００８】
（実施例１）本発明の一実施例を図１，図２に示す工程
図を用いて説明する。化合物半導体基板１００上に形成
した化合物半導体層１０１上に、ＴＥＯＳ（tetra etho
xysilane：Ｓｉ（ＯＣ2Ｈ5）4）を原料ガスとしたＣＶ
Ｄ法によりＳｉＯ2系の絶縁膜１０２（膜厚１０００ｎ
ｍ）を堆積する（図１（ａ））。次いで、通常のリソグ
ラフィ工程により絶縁膜１０２上にレジスト膜１０３か
らなるパターンを形成する（図１(ｂ））。その後、レ
ジスト膜１０３をマスクにしてＣＨＦ3／Ｃ2Ｆ6系ドラ
イエッチングにより絶縁膜１０２に開孔部１０４を形成
する(図１(ｃ))。次いで、緩衝フッ酸水溶液により絶縁
膜１０２の側面をエッチングしてレジスト膜１０３によ
るオーバーハング構造を形成する（図１（ｄ））。
図を用いて説明する。化合物半導体基板１００上に形成
した化合物半導体層１０１上に、ＴＥＯＳ（tetra etho
xysilane：Ｓｉ（ＯＣ2Ｈ5）4）を原料ガスとしたＣＶ
Ｄ法によりＳｉＯ2系の絶縁膜１０２（膜厚１０００ｎ
ｍ）を堆積する（図１（ａ））。次いで、通常のリソグ
ラフィ工程により絶縁膜１０２上にレジスト膜１０３か
らなるパターンを形成する（図１(ｂ））。その後、レ
ジスト膜１０３をマスクにしてＣＨＦ3／Ｃ2Ｆ6系ドラ
イエッチングにより絶縁膜１０２に開孔部１０４を形成
する(図１(ｃ))。次いで、緩衝フッ酸水溶液により絶縁
膜１０２の側面をエッチングしてレジスト膜１０３によ
るオーバーハング構造を形成する（図１（ｄ））。
【０００９】次に真空蒸着法によりＡｕ系の金属膜１０
５（膜厚８００ｎｍ）を被着する（図２（ａ））。次い
でレジスト膜１０３を溶剤により剥離，除去することに
より、化合物半導体層１０１上にだけ金属膜１０５をリ
フトオフ形成する（図２（ｂ））。次にエッチングによ
り絶縁膜１０２の膜厚を金属膜１０５の膜厚より小さく
する（図２（ｃ））。
５（膜厚８００ｎｍ）を被着する（図２（ａ））。次い
でレジスト膜１０３を溶剤により剥離，除去することに
より、化合物半導体層１０１上にだけ金属膜１０５をリ
フトオフ形成する（図２（ｂ））。次にエッチングによ
り絶縁膜１０２の膜厚を金属膜１０５の膜厚より小さく
する（図２（ｃ））。
【００１０】本実施例では、膜厚１０００ｎｍの絶縁膜
１０２をスペーサとして膜厚８００ｎｍの金属膜１０５
をリフトオフしている。本発明は絶縁膜１０２の膜厚が
約８００ｎｍ以上の場合で有効となり、その場合リフト
オフ可能な金属膜の膜厚は約７００ｎｍ以上となる。
１０２をスペーサとして膜厚８００ｎｍの金属膜１０５
をリフトオフしている。本発明は絶縁膜１０２の膜厚が
約８００ｎｍ以上の場合で有効となり、その場合リフト
オフ可能な金属膜の膜厚は約７００ｎｍ以上となる。
【００１１】本実施例ではＴＥＯＳを原料としたＣＶＤ
法によりＳｉＯ2 系の絶縁膜１０２を形成しているが、
他の珪素の有機化合物、例えばＢ［ＯＳｉ（ＣＨ）3］3
を用いて絶縁膜１０２を形成することが可能である。絶
縁膜１０２は必ずしも、単層である必要は無く、第二の
絶縁膜を含めた多層膜であっても同様の効果がある。
法によりＳｉＯ2 系の絶縁膜１０２を形成しているが、
他の珪素の有機化合物、例えばＢ［ＯＳｉ（ＣＨ）3］3
を用いて絶縁膜１０２を形成することが可能である。絶
縁膜１０２は必ずしも、単層である必要は無く、第二の
絶縁膜を含めた多層膜であっても同様の効果がある。
【００１２】また、本実施例では金属膜１０５をリフト
オフ形成した後、スペーサとして用いた絶縁膜１０２を
エッチングすることにより、金属膜１０５を周辺の絶縁
膜１０２に比べて突出させている（図２（ｃ））。これ
により、金属膜１０５を他の素子或いはサブマウント上
の電極・バンプ上に実装接続することが容易になる。し
かし、リフトオフ形成した金属膜１０５上に引き続くウ
ェハプロセス工程で電極・配線を形成する場合には、必
ずしも金属膜１０５を周辺の絶縁膜１０２に比べて突出
させる工程（図２（ｃ））は必要ではない。
オフ形成した後、スペーサとして用いた絶縁膜１０２を
エッチングすることにより、金属膜１０５を周辺の絶縁
膜１０２に比べて突出させている（図２（ｃ））。これ
により、金属膜１０５を他の素子或いはサブマウント上
の電極・バンプ上に実装接続することが容易になる。し
かし、リフトオフ形成した金属膜１０５上に引き続くウ
ェハプロセス工程で電極・配線を形成する場合には、必
ずしも金属膜１０５を周辺の絶縁膜１０２に比べて突出
させる工程（図２（ｃ））は必要ではない。
【００１３】本実施例において、化合物半導体層１０１
上に形成するＡｕ系金属膜１０５はオーミック電極の場
合にはＡｕＧｅ系（ｎ型）及びＡｕＺｎ系（ｐ型）が用
いられ、ショットキ電極の場合にはＴｉ／Ｐｔ／Ａｕ電
極が用いられる。その際、各電極上にバンプとの相性を
考慮してＳｎ等の半田材料の一部を重ねてリフトオフす
ることも可能である。
上に形成するＡｕ系金属膜１０５はオーミック電極の場
合にはＡｕＧｅ系（ｎ型）及びＡｕＺｎ系（ｐ型）が用
いられ、ショットキ電極の場合にはＴｉ／Ｐｔ／Ａｕ電
極が用いられる。その際、各電極上にバンプとの相性を
考慮してＳｎ等の半田材料の一部を重ねてリフトオフす
ることも可能である。
【００１４】（実施例２）本発明の一実施例を図３，図
４に示す工程概略図を用いて説明する。化合物半導体基
板２００上に形成した化合物半導体層２０１上に、ＴＥ
ＯＳを原料ガスとしたＣＶＤ法によりＳｉＯ2 系の第一
の絶縁膜２０２（膜厚１０００ｎｍ）を堆積する（図３
（ａ））。次いで、通常のリソグラフィ工程により第一
の絶縁膜２０２上にレジスト膜２０３からなるパターン
を形成する（図３（ｂ））。その後、レジスト膜２０３
をマスクにしてＣＨＦ3／Ｃ2Ｆ6 系ドライエッチングに
より第一の絶縁膜２０２に開孔部２０４を形成する（図
３(ｃ)）。次いで、緩衝フッ酸水溶液により第一の絶縁
膜２０２の側面をエッチングしてレジスト膜２０３によ
るオーバーハング構造を形成する（図３（ｄ））。
４に示す工程概略図を用いて説明する。化合物半導体基
板２００上に形成した化合物半導体層２０１上に、ＴＥ
ＯＳを原料ガスとしたＣＶＤ法によりＳｉＯ2 系の第一
の絶縁膜２０２（膜厚１０００ｎｍ）を堆積する（図３
（ａ））。次いで、通常のリソグラフィ工程により第一
の絶縁膜２０２上にレジスト膜２０３からなるパターン
を形成する（図３（ｂ））。その後、レジスト膜２０３
をマスクにしてＣＨＦ3／Ｃ2Ｆ6 系ドライエッチングに
より第一の絶縁膜２０２に開孔部２０４を形成する（図
３(ｃ)）。次いで、緩衝フッ酸水溶液により第一の絶縁
膜２０２の側面をエッチングしてレジスト膜２０３によ
るオーバーハング構造を形成する（図３（ｄ））。
【００１５】次に真空蒸着法によりＡｕ系の金属膜２０
５（膜厚８００ｎｍ）を被着する（図４（ａ））。次い
でレジスト膜２０３を溶剤により剥離，除去することに
より、化合物半導体層２０１上にだけ金属膜２０５をリ
フトオフ形成する（図４（ｂ））。その後、再びＴＥＯ
Ｓを原料ガスとしたＣＶＤ法によりＳｉＯ2 系の第二の
絶縁膜２０６を堆積して金属膜２０５と第一の絶縁膜の
間隙を埋め込み平坦化する（図４（ｃ））。ここで、第
二の絶縁膜２０６のＣＶＤ温度は３００℃前後であり金
属膜２０５の化合物半導体層２０１に対する電極特性を
劣化させることは無い。次にＣＨＦ3／Ｃ2Ｆ6 系ドライ
エッチングを用いて第二の絶縁膜２０６及び第一の絶縁
膜２０２をエッチバックすることにより金属膜２０５を
露出させる（図４（ｄ））。
５（膜厚８００ｎｍ）を被着する（図４（ａ））。次い
でレジスト膜２０３を溶剤により剥離，除去することに
より、化合物半導体層２０１上にだけ金属膜２０５をリ
フトオフ形成する（図４（ｂ））。その後、再びＴＥＯ
Ｓを原料ガスとしたＣＶＤ法によりＳｉＯ2 系の第二の
絶縁膜２０６を堆積して金属膜２０５と第一の絶縁膜の
間隙を埋め込み平坦化する（図４（ｃ））。ここで、第
二の絶縁膜２０６のＣＶＤ温度は３００℃前後であり金
属膜２０５の化合物半導体層２０１に対する電極特性を
劣化させることは無い。次にＣＨＦ3／Ｃ2Ｆ6 系ドライ
エッチングを用いて第二の絶縁膜２０６及び第一の絶縁
膜２０２をエッチバックすることにより金属膜２０５を
露出させる（図４（ｄ））。
【００１６】本実施例では、金属膜２０５を周辺の第一
の絶縁膜２０２及び第二の絶縁膜２０６に比べて突出さ
せているため、金属膜２０５を他の素子或いはサブマウ
ント上の電極・バンプ上に実装接続することが容易にな
る。また、本実施例ではリフトオフ工程で生じる金属膜
２０５と第一の絶縁膜２０２との間隙を第二の絶縁膜２
０６で埋め込んでいるため、金属膜２０５周辺部の化合
物半導体層２０１の表面保護が可能になる。従って、金
属膜２０５を他の素子或いはサブマウント上の電極・バ
ンプ上に実装接続する際に、溶融半田等が金属膜２０５
周辺の化合物半導体層２０１に接することを防ぐことが
できる。
の絶縁膜２０２及び第二の絶縁膜２０６に比べて突出さ
せているため、金属膜２０５を他の素子或いはサブマウ
ント上の電極・バンプ上に実装接続することが容易にな
る。また、本実施例ではリフトオフ工程で生じる金属膜
２０５と第一の絶縁膜２０２との間隙を第二の絶縁膜２
０６で埋め込んでいるため、金属膜２０５周辺部の化合
物半導体層２０１の表面保護が可能になる。従って、金
属膜２０５を他の素子或いはサブマウント上の電極・バ
ンプ上に実装接続する際に、溶融半田等が金属膜２０５
周辺の化合物半導体層２０１に接することを防ぐことが
できる。
【００１７】（実施例３）本発明の一実施例であるInGa
As系フォトダイオードの電極形成方法を図５ないし図８
に示す工程図を用いて説明する。ＩｎＰ基板３００上に
ＭＯＣＶＤ法を用いて高濃度ｎ型ＩｎＰ層３０１，低濃
度InGaAs層３０２、及び低濃度ＩｎＰ層３０３を順次積
層する（図５（ａ））。次いで、所望のマスクを用いて
低濃度ＩｎＰ層３０３に選択的にｐ型不純物の導入を行
い高濃度ｐ型ＩｎＰ層３０４を形成する（図５
（ｂ））。次にＴＥＯＳを原料としたＣＶＤ法によりＳ
ｉＯ2 系の第一の絶縁膜３０５（膜厚１０００ｎｍ）を
堆積する（図５（ｃ））。次いで、通常のリソグラフィ
工程により第一の絶縁膜３０５上に第一のレジスト膜30
6からなるパターンを形成する（図５（ｄ））。
As系フォトダイオードの電極形成方法を図５ないし図８
に示す工程図を用いて説明する。ＩｎＰ基板３００上に
ＭＯＣＶＤ法を用いて高濃度ｎ型ＩｎＰ層３０１，低濃
度InGaAs層３０２、及び低濃度ＩｎＰ層３０３を順次積
層する（図５（ａ））。次いで、所望のマスクを用いて
低濃度ＩｎＰ層３０３に選択的にｐ型不純物の導入を行
い高濃度ｐ型ＩｎＰ層３０４を形成する（図５
（ｂ））。次にＴＥＯＳを原料としたＣＶＤ法によりＳ
ｉＯ2 系の第一の絶縁膜３０５（膜厚１０００ｎｍ）を
堆積する（図５（ｃ））。次いで、通常のリソグラフィ
工程により第一の絶縁膜３０５上に第一のレジスト膜30
6からなるパターンを形成する（図５（ｄ））。
【００１８】その後、第一のレジスト膜３０６をマスク
にしてＣＨＦ3／Ｃ2Ｆ6 系ドライエッチング及び緩衝フ
ッ酸水溶液によるエッチングを施し高濃度ｐ型ＩｎＰ層
304を露出させる（図６（ａ））。次いでリフトオフ法
を用いて高濃度ｐ型ＩｎＰ層３０４上にｐ型電極３０７
を形成する（図６（ｂ））。次に通常のリソグラフィ工
程により第一の絶縁膜３０５上に第二のレジスト膜３０
８からなるパターンを形成する（図６（ｃ））。
にしてＣＨＦ3／Ｃ2Ｆ6 系ドライエッチング及び緩衝フ
ッ酸水溶液によるエッチングを施し高濃度ｐ型ＩｎＰ層
304を露出させる（図６（ａ））。次いでリフトオフ法
を用いて高濃度ｐ型ＩｎＰ層３０４上にｐ型電極３０７
を形成する（図６（ｂ））。次に通常のリソグラフィ工
程により第一の絶縁膜３０５上に第二のレジスト膜３０
８からなるパターンを形成する（図６（ｃ））。
【００１９】その後、第二のレジスト膜３０８をマスク
にしてＣＨＦ3／Ｃ2Ｆ6 系ドライエッチング及び緩衝フ
ッ酸水溶液によるエッチングを施し低濃度ＩｎＰ層３０
３を露出させる（図７（ａ））。次いでリフトオフ法を
用いて低濃度ＩｎＰ層３０３上にｎ型電極３０９を形成
する（図７（ｂ））。
にしてＣＨＦ3／Ｃ2Ｆ6 系ドライエッチング及び緩衝フ
ッ酸水溶液によるエッチングを施し低濃度ＩｎＰ層３０
３を露出させる（図７（ａ））。次いでリフトオフ法を
用いて低濃度ＩｎＰ層３０３上にｎ型電極３０９を形成
する（図７（ｂ））。
【００２０】その後、再びＴＥＯＳを原料ガスとしたＣ
ＶＤ法によりＳｉＯ2 系の第二の絶縁膜３１０を堆積し
てｐ型電極３０７及びｎ型電極３０９と第一の絶縁膜３
０５の間隙を埋め込み平坦化する（図７（ｃ））。ここ
で、第二の絶縁膜３１０のＣＶＤ温度は３００℃前後で
ありｐ型電極３０７及びｎ型電極３０９の電極特性を劣
化させることは無い。
ＶＤ法によりＳｉＯ2 系の第二の絶縁膜３１０を堆積し
てｐ型電極３０７及びｎ型電極３０９と第一の絶縁膜３
０５の間隙を埋め込み平坦化する（図７（ｃ））。ここ
で、第二の絶縁膜３１０のＣＶＤ温度は３００℃前後で
ありｐ型電極３０７及びｎ型電極３０９の電極特性を劣
化させることは無い。
【００２１】次に、ＣＨＦ3／Ｃ2Ｆ6 系ドライエッチン
グを用いて第二の絶縁膜３１０及び第一の絶縁膜３０５
をエッチバックすることによりｐ型電極３０７及びｎ型
電極３０９を突出させる（図８（ａ））。次いで、Ｉｎ
Ｐ基板３００を裏面研磨・鏡面仕上げを施した後、反射
防止膜３１１を形成してフォトダイオードのチップを完
成する（図８（ｂ））。その後、サブマウント３１２に
具備した電極・バンプ３１３上にフォトダイオードのｐ
型電極３０７及びｎ型電極３０９をフェイスダウン接続
する（図８（ｃ））。
グを用いて第二の絶縁膜３１０及び第一の絶縁膜３０５
をエッチバックすることによりｐ型電極３０７及びｎ型
電極３０９を突出させる（図８（ａ））。次いで、Ｉｎ
Ｐ基板３００を裏面研磨・鏡面仕上げを施した後、反射
防止膜３１１を形成してフォトダイオードのチップを完
成する（図８（ｂ））。その後、サブマウント３１２に
具備した電極・バンプ３１３上にフォトダイオードのｐ
型電極３０７及びｎ型電極３０９をフェイスダウン接続
する（図８（ｃ））。
【００２２】本実施例では、リフトオフ法により形成し
たｐ型電極３０７及びｎ型電極309と第一の絶縁膜３０
５との間隙を第二の絶縁膜３１０により埋め込んでい
る。その為、ｐ型電極３０７及びｎ型電極３０９をサブ
マウント３１２上の電極・バンプ３１３にフェイスダウ
ン接続する際、溶融した半田が高濃度ｐ型ＩｎＰ層304
の表面に周り込むことは無い。
たｐ型電極３０７及びｎ型電極309と第一の絶縁膜３０
５との間隙を第二の絶縁膜３１０により埋め込んでい
る。その為、ｐ型電極３０７及びｎ型電極３０９をサブ
マウント３１２上の電極・バンプ３１３にフェイスダウ
ン接続する際、溶融した半田が高濃度ｐ型ＩｎＰ層304
の表面に周り込むことは無い。
【００２３】本実施例ではフォトダイードの電極形成と
素子のサブマウントへのフェイスダウン接続について述
べたが、フォトダイードの集積回路電極パッド部へのフ
ェイスダウン接続についても同様に適用できる。
素子のサブマウントへのフェイスダウン接続について述
べたが、フォトダイードの集積回路電極パッド部へのフ
ェイスダウン接続についても同様に適用できる。
【００２４】
【発明の効果】本発明によれば化合物半導体層上に膜厚
約７００ｎｍ以上の金属膜を歩留まり良くリフトオフで
きる。また、金属膜とリフトオフスペーサ用絶縁膜との
間隙を絶縁膜で埋め込むことにより、金属膜を他の素子
或いはサブマウント上の電極・バンプ上に実装接続する
際に溶融半田と金属膜周辺の化合物半導体層の接触を避
けることができる。
約７００ｎｍ以上の金属膜を歩留まり良くリフトオフで
きる。また、金属膜とリフトオフスペーサ用絶縁膜との
間隙を絶縁膜で埋め込むことにより、金属膜を他の素子
或いはサブマウント上の電極・バンプ上に実装接続する
際に溶融半田と金属膜周辺の化合物半導体層の接触を避
けることができる。
【図１】実施例１の工程を示す断面図。
【図２】実施例１の工程を示す断面図。
【図３】実施例２の工程を示す断面図。
【図４】実施例２の工程を示す断面図。
【図５】実施例３の工程を示す断面図。
【図６】実施例３の工程を示す断面図。
【図７】実施例３の工程を示す断面図。
【図８】実施例３の工程を示す断面図。
【図９】従来例の工程を示す断面図。
【図１０】従来例の工程を示す断面図。
１００…化合物半導体基板、１０１…化合物半導体層、
１０２…絶縁膜、103…レジスト膜、１０４…開孔部。
１０２…絶縁膜、103…レジスト膜、１０４…開孔部。
Claims (4)
- 【請求項１】半導体基板上に形成された化合物半導体層
上に珪素の有機化合物を原料ガスの一つに用いた化学気
相堆積法により第一の絶縁膜を形成する工程，レジスト
マスクを用いて前記第一の絶縁膜に開孔部を形成する工
程，前記開孔部より露出した化合物半導体層及び前記レ
ジスト膜上に金属膜を堆積する工程，前記レジストマス
クを剥離することにより化合物半導体層上だけに選択的
に金属膜を形成する工程を含むことを特徴とする金属膜
の形成方法。 - 【請求項２】半導体基板上に形成された化合物半導体層
上に珪素の有機化合物を原料ガスの一つに用いた化学気
相堆積法により第一の絶縁膜を形成する工程，レジスト
マスクを用いて前記第一の絶縁膜に開孔部を形成する工
程，前記開孔部より露出した化合物半導体層及び前記レ
ジスト膜上に金属膜を堆積する工程，前記レジストマス
クを剥離することにより化合物半導体層上だけに選択的
に金属膜を形成する工程，珪素の有機化合物を原料ガス
の一つに用いた化学気相堆積法により第二の絶縁膜を堆
積して前記第一の絶縁膜と金属膜の間隙を埋め込む工
程、及び第二及び第一の絶縁膜をエッチバックすること
により上記金属膜を露出させる工程を含むことを特徴と
する金属膜の形成方法。 - 【請求項３】請求項１または２において、前記金属膜の
膜厚が約７００ｎｍ以上であり、第一の絶縁膜の膜厚が
約８００ｎｍ以上である金属膜の形成方法。 - 【請求項４】請求項１または２において、前記第一及び
第二の絶縁膜の化学気相堆積法に用いる珪素の有機化合
物の原料がＳｉ（ＯＣ2Ｈ5)4或いはＢ［ＯＳｉ（ＣＨ）
3］3である金属膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32672594A JPH08186083A (ja) | 1994-12-28 | 1994-12-28 | 金属膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32672594A JPH08186083A (ja) | 1994-12-28 | 1994-12-28 | 金属膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186083A true JPH08186083A (ja) | 1996-07-16 |
Family
ID=18190984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32672594A Withdrawn JPH08186083A (ja) | 1994-12-28 | 1994-12-28 | 金属膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186083A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236288A (ja) * | 2004-02-17 | 2005-09-02 | Emcore Corp | 複数のメサを有するラテラル導電型ショットキーダイオード |
| WO2008012080A1 (de) * | 2006-07-28 | 2008-01-31 | Leonhard Kurz Stiftung & Co. Kg | Verfahren zur herstellung mindestens eines bauteils sowie bauteil |
-
1994
- 1994-12-28 JP JP32672594A patent/JPH08186083A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236288A (ja) * | 2004-02-17 | 2005-09-02 | Emcore Corp | 複数のメサを有するラテラル導電型ショットキーダイオード |
| WO2008012080A1 (de) * | 2006-07-28 | 2008-01-31 | Leonhard Kurz Stiftung & Co. Kg | Verfahren zur herstellung mindestens eines bauteils sowie bauteil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019884B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
| JPH03166734A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US7112881B2 (en) | Semiconductor device | |
| US6388337B1 (en) | Post-processing a completed semiconductor device | |
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JPH08186083A (ja) | 金属膜の形成方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH0834243B2 (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPH0461340A (ja) | 半導体装置の製造方法 | |
| JPH0394451A (ja) | 半導体装置の配線構造 | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| JP2001044217A (ja) | 化合物半導体装置およびその製造方法 | |
| JP3447896B2 (ja) | Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JPH05109644A (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JPH09199591A (ja) | 半導体装置の製造方法 | |
| JPS643068B2 (ja) | ||
| JPH0974073A (ja) | 電極・配線形成方法 | |
| JP2006135529A (ja) | 薄膜共振子の製造方法 | |
| JPH0541454A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |