JP5149881B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は半導体装置などの電子装置の製造技術に関し、特に、半導体チップなどの電子部品が搭載された基材の主面上にさらに別の配線基板を積層する電子装置（半導体装置）に適用して有効な技術に関する。

近年、半導体装置などの電子装置に対する小型化の要求がより一層強まっている。そのため、実装基板（マザーボード）上に搭載される半導体装置やチップ部品などの実装領域を低減するために、複数の電子部品を１つの半導体装置で構成することが有効とされている。

このような半導体装置の構成としては、例えば特開２００８−２８８４９０号公報（特許文献１（図２（Ｄ）））に示すように、チップ部品が搭載された第１の基板上に第２の基板を積層し、この第２の基板上に電子部品を搭載するものがある。

特開２００８−２８８４９０号公報

本願発明者は、前記特許文献１のような半導体装置の製造方法について検討した結果、以下の問題があることを発見した。

まず、前記特許文献１の製造方法は、チップ部品が搭載された第１の基板上に、第１の基板との対向面に基板間接続用の電極が設けられた第２の基板を積層し、この電極と第１の基板に形成された電極接続用パッドとを接合し、その後、各基板の離間部分に封止樹脂を充填するものである。

しかしながら、半導体装置の高機能化、または高集積化に伴い、第２の基板に搭載される電子部品（半導体チップやチップ部品）の電極パッドの数、または第２の基板に搭載される電子部品の数が増加する傾向にある。そのため、第２の基板と第１の基板とを電気的に接続するための電極の数も増加する傾向にある。これにより、各基板間に配置された電極が障害となって、封止樹脂の供給経路が狭くなるため、供給された封止樹脂内に空気が巻き込まれ易くなり、この封止工程により形成される封止体の内部に空気が残る虞がある。封止体内に空気が残ると、製造された半導体装置の信頼性が低下する可能性がある。

本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。

また、本発明の他の目的は、半導体装置を小型化または高集積化することができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本発明の一つの実施の形態における半導体装置の製造方法は、それぞれ別個に準備した第１基材と第２基材の間に封止体を形成して一体化し、その後、前記第１基材と前記第２基材を電気的に接続するものである。また、前記第１基材と前記第２基材を電気的に接続する手段として、前記第１基材に形成された第１ランドと、前記第２基材に形成された第２ランドの位置を揃えて配置し、前記第１ランドから前記第２ランドに向かって貫通孔を形成した後、前記貫通孔内に導電性部材を形成するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、半導体装置の信頼性を向上させることができる。

本発明の一実施の形態である半導体装置の全体構造を示す断面図である。 図１に示すベースパッケージの上面側の内部構造を示す透視平面図である。 図１に示すサブパッケージの上面側を示す平面図である。 基材準備工程において準備する配線基板の主面の全体構造を示す平面図である。 図４に示す配線基板の裏面の全体構造を示す平面図である。 基板準備工程において準備する別の基板の主面の全体構造を示す平面図である。 図６に示す配線基板の１つの製品形成領域を拡大して示す拡大平面図である。 図６に示す配線基板の裏面の全体構造を示す平面図である。 封止工程において準備する成型金型の要部を示す要部拡大断面図である。 図９に示す下型の上面側の構造を示す要部拡大平面図である。 図１０に示す成型金型のキャビティ内に図６および図８に示す配線基板を配置した状態を示す要部拡大平面図である。 図１１に示すＢ−Ｂ線に沿った要部拡大断面図である。 図１１に示す成型金型の下型に図４および図５に示す配線基板を配置した状態を示す要部拡大平面図である。 図１３に示すＢ−Ｂ線に沿った要部拡大断面図である。 図１４に示す配線基板（ベース基板）を成型金型で挟み込んでクランプした状態を示す要部拡大断面図である。 図１５に示す２つの配線基板の間に、封止体を形成した状態を示す要部拡大断面図である。 図１１あるいは図１３に示す配線基板の膨張を制御する基準点周辺を拡大して示す要部拡大平面図である。 図１１あるいは図１３に示す配線基板の膨張を制御する補助点周辺を拡大して示す要部拡大平面図である。 図１６に示す成型金型から取り出して上下を反転させた一括封止構造体を示す断面図である。 図１９に示す一括封止構造体に複数の貫通孔を形成した状態を示す断面図である。 図１９に示す貫通孔を形成した後の一括封止構造体の上面を、１つの製品形成領域について拡大して示す拡大平面図である。 図２１に示す貫通孔の１つを拡大して示す要部拡大平面図である。 図２２に示すＣ−Ｃ線に沿った要部拡大断面図である。 図２１に示す貫通孔内に導電性部材を形成した状態を示す断面図である。 図２４に示す１つの貫通孔周辺を拡大して示す要部拡大断面図である。 図２４に示す一括封止構造体の裏面側に半田ボールを搭載した状態を示す断面図である。 図２６に示す一括封止構造体を切断した状態を示す断面図である。 図２６に示す個片化された配線基板の１個を示す断面図である。 本発明の他の実施の形態である半導体装置の全体構造を示す断面図である。 本発明の他の実施の形態である半導体装置の製造方法における第３の基板配置工程を示す要部拡大断面図である。 図３０に示す配線基板上に一括封止構造体を配置した状態を示す要部拡大断面図である。 図３１に示す一括封止構造体と配線基板の間に第２の封止体を形成した状態を示す要部拡大断面図である。 本発明の第１の変形例である半導体装置の全体構造を示す断面図である。 本発明の第２の変形例である半導体装置の全体構造を示す断面図である。 本発明の第３の変形例である半導体装置の全体構造を示す断面図である。 本発明の製造方法の変形例の第１の基材配置工程において、成型金型のキャビティ内に複数枚の配線基板を配置した状態を示す要部拡大断面図である。 図３６に示す下型の上面を示す要部拡大平面図である。 図３６に示す位置決めピン周辺を拡大して示す要部拡大断面図である。 図３６に示す支持台周辺を示す要部拡大断面図である。 図３６で説明した第４の変形例に対する変形例を示す要部拡大断面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

（実施の形態１）
＜半導体装置の構造概要＞
本実施の形態では電子部品がそれぞれ搭載された複数の配線基板を積層した半導体装置の例として、半導体チップが搭載された配線基板（基材）上に、電子部品が搭載された別の配線基板（基材）が積層されるパッケージオンパッケージ(Package on Package：ＰＯＰ)型半導体装置（以下、単にＰＯＰと記載する）を取り上げて説明する。

ＰＯＰは、例えば、半導体チップなどの電子部品が搭載された下段側の配線基板と、別の半導体チップなどの電子部品が搭載された上段側の配線基板とで構成され、上段側の配線基板と下段側の配線基板とを、導電性部材を介して電気的に接続することにより、上段、下段の電子部品を電気的に接続し、システムを構成する。またＰＯＰは、例えば下段側の配線基板の下面に設けられた外部端子を介して外部電子機器のマザーボード（実装基板）などに実装される。

他方、ＰＯＰと異なる形態の半導体パッケージとして、一枚の配線基板上に種類の異なる複数の半導体チップ（例えばコントローラ系チップとメモリ系チップ）を実装して、１つの半導体パッケージ内にシステムを構成するシステム・イン・パッケージ(System In Package：ＳＩＰ)型半導体装置（以下、単にＳＩＰと記載する）がある。

ＰＯＰは、複数枚の配線基板を備えているので、システムの多機能化に伴って半導体チップの入出力端子数が増加した場合でも、同一実装面積のＳＩＰに比べて信号配線の量を増やすことができる利点がある。また、ＳＩＰと比較してシステムの少量・多品種化にも柔軟に対応できる。

図１は本実施の形態の半導体装置の全体構造を示す断面図である。図１において、ＰＯＰ（半導体装置）１は、半導体チップ２が搭載されたベース基板（配線基板、基材、下段側基材）３の上部に、チップ部品（電子部品、半導体チップ、半導体装置）４が搭載されたサブ基板（配線基板、基材、上段側基材）５を重ね合わせた２層構造の積層型パッケージである。つまり、ＰＯＰ１は、ベース基板３の主面（表面、上面）３ａに半導体チップ２が搭載されたベースパッケージ（下段側パッケージ）６、およびサブ基板５の主面（表面、上面）５ａにチップ部品４が搭載されたサブパッケージ（上段側パッケージ）７を有し、これら複数のパッケージを、導電性部材である半田材８を介して電気的に接続することにより、システムを構成している。

なお、本実施の形態では、図１に示すようにベース基板３の裏面３ｂから封止樹脂１６の上面までをベースパッケージ６と定義して説明する。しかし、ベースパッケージの定義は、これに限定されるものではない。例えば、図１に示すベース基板３の裏面３ｂからサブ基板５の主面５ａまでをベースパッケージとして考えることもできる。この場合のベースパッケージは、積層される複数の配線基板（ベース基板３およびサブ基板５）の間に半導体チップ２が内蔵された半導体装置となる。また、例えば、外部端子である半田ボール１７をベースパッケージに含めることもできる。

＜ベースパッケージ＞
次に、図１に示すベースパッケージ６の構造について説明する。図２は図１に示すベースパッケージの上面側の内部構造を示す透視平面図である。なお、図２では、主面側の各部材の配置を示すため、図１に示す封止樹脂１６を取り除いた状態で示している。

ベースパッケージ６が有するベース基板３は、例えばビルドアップ工法によって製造された４層の配線層（表面配線層、裏面配線層および２層の内層配線）を有する多層配線基板である。また、各配線層同士を電気的に絶縁する絶縁層は、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグによって構成されている。また、４層の配線は、例えば銅（Ｃｕ）を主体とする導電膜によって構成されている。図１では、これらの配線の図示が省略されており、ベース基板３の主面３ａに形成された端子（電極パッド、ボンディングリード）１１、ランド（端子、基板間接続端子）１２と、ベース基板３の下面（裏面）３ｂに形成された外部入出力用のランド（端子、電極パッド）１３のみが示されている。

図２に示すように、ベース基板３の主面３ａは、平面形状が四角形からなり、本実施の形態では、正方形である。また、ベース基板３の主面３ａには、複数の端子（電極パッド、ボンディングリード）１１、端子１１とそれぞれ電気的に接続される複数の配線１４、および複数の配線１４を介して端子１１と電気的に接続される複数のランド１２が形成されている。端子１１は、主面３ａにおいて、チップ搭載領域３ｃの周囲（すなわち、半導体チップ２の周囲）に配置されている。本実施の形態では、四角形の平面形状をなす半導体チップ２の各辺に沿ってそれぞれ複数の端子１１が形成されている。また、複数のランド１２は、端子１１よりも主面３ａの周縁部側、すなわち、半導体チップ２よりも外側に配置されている。本実施の形態では、ランド１２は、四角形の平面形状をなすベース基板３の主面３ａの各辺に沿ってそれぞれ複数配置されている。また、複数のランド１２には、それぞれ複数の半田材８が接合し、半田材８を介してベース基板３とサブ基板５は電気的に接続されている。なお、半田材８の詳細については後述する。

一方、図１に示すベース基板３の下面（裏面）３ｂは、平面形状が四角形からなり、本実施の形態では、例えば、主面３ａと等しい大きさの正方形である。裏面３ｂには、ベース基板３の図示しない配線層を介して、主面３ａに形成された端子１１、あるいはランド１２と電気的に接続される複数のランド１３が形成されている。複数のランド１３には、ＰＯＰ１を図示しない実装基板に搭載する際の接合材となる複数の半田ボール１７がそれぞれ配置（接合）されている。

半田ボール１７は、Ｐｂ（鉛）を実質的に含まない、所謂、鉛フリー半田であり、例えばＳｎ（錫）のみ、Ｓｎ（錫）−Ｂｉ（ビスマス）、またはＳｎ（錫）−Ａｇ（銀）−Ｃｕ（Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。以下、本実施の形態において、半田、あるいは半田ボールについて説明する場合には、特にそうでない旨明示した場合を除き、鉛フリー半田を指す。

ベース基板３の主面３ａのチップ搭載領域３ｃには、チップ部品として半導体チップ２が搭載されている。半導体チップ２は、図１に示すように主面２ａ、主面２ａと反対側に位置する裏面２ｂ、および主面２ａと裏面２ｂの間に位置する側面２ｃを有している。主面２ａおよび裏面２ｂは、平面形状が四角形からなり、本実施の形態では、例えば、正方形である。

また、半導体チップ２の主面２ａには、トランジスタやダイオードなどの複数の半導体素子が形成され、各半導体素子は図示しない配線（チップ内配線）を介して電気的に接続され、集積回路を構成している。また、主面２ａ上には、主面２ａの外縁を構成する各辺に沿って集積回路と電気的に接続される複数のパッド（電極パッド）２ｄが形成されている。パッド２ｄは、集積回路が形成される回路形成領域を囲むように配置され、集積回路と前記したチップ内配線を介して電気的に接続されている。

また、図１に示すように半導体チップ２は、裏面２ｂがベース基板３の主面３ａと対向するように図示しない接着材を介してベース基板３上に固定する、所謂、フェイスアップ実装方式によりベース基板３上に搭載されている。

また、半導体チップ２の主面２ａに形成された複数のパッド２ｄは、ベース基板３の主面３ａに形成された複数の端子１１と、例えば、金（Ａｕ）からなる複数のワイヤ（導電性部材）１５を介してそれぞれ電気的に接続されている。

また、ベース基板３の主面３ａとサブ基板５の裏面５ｂとの間には、封止樹脂（封止体）１６が配置され、半導体チップ２および複数のワイヤ１５は、この封止樹脂１６により封止されている。

＜サブパッケージ＞
次に、図１に示すサブパッケージ７の構造について説明する。図３は図１に示すサブパッケージの上面側を示す平面図である。

サブパッケージ７が有するサブ基板５は、例えば、ガラスエポキシ樹脂などを絶縁層とする樹脂基板からなる。図３に示すように、サブ基板５の主面５ａは、平面形状が四角形からなり、例えば、図２に示すベース基板３の主面３ａと同じ大きさである。また、サブ基板５の主面５ａには、複数の端子（ボンディングリード、電極パッド）２１、端子２１とそれぞれ電気的に接続される複数の配線２４、および複数の配線２４を介して端子２１と電気的に接続される複数のランド２２が形成されている。また、図１に示すようにベース基板３の厚さはサブ基板５の厚さよりも厚い。ベース基板はＰＯＰ１の外部端子を有する基板であり、多数の配線を引き回すためにはサブ基板５よりも広い配線引き回しスペースが必要となる。このため、ベース基板３では、例えば４層、あるいはそれ以上の配線層を形成し、平面積の増大を抑制しつつ、配線引き回しスペースを確保しているため、厚くなる。一方、サブ基板５は、ベース基板３上に搭載される基板なので、配線引き回しスペースはベース基板３よりも小さくすることができる。したがって、サブ基板５はベース基板３よりも配線層数が少なく、例えば本実施の形態では、主面５ａに１層の配線層を有するシンプルな配線基板としている。

また、サブ基板５の端子２１は、主面５ａにおいて、チップ部品搭載領域５ｃに、チップ部品４のレイアウトに応じて複数配置されている。本実施の形態では、複数のチップ部品４を搭載する例を示しているので、各チップ部品４について、それぞれ複数の端子２１が形成されている。この複数の端子２１には、それぞれチップ部品４が搭載され、チップ部品４が有する複数の端子（電極）４ｄは、導電性部材である半田材２３を介して端子２１と電気的に接続されている。

ここで、チップ部品４は、受動素子、能動素子、あるいは集積回路などが形成された電子部品であって、被搭載基材である配線基板上に形成された端子（ボンディングリード）に導電性部材を介して面実装される電極端子を有している。チップ部品４の例としては、チップ抵抗、チップコンデンサ、インダクタなどの受動素子部品、増幅器、整流器などの能動素子部品、あるいは半導体チップや半導体装置など、集積回路部品などを挙げることができる。図１では、上面４ａ、上面４ａと反対側に位置する下面４ｂ、および上面４ａと下面４ｂの間に位置する側面４ｃを有し、対向する２つの側面４ｃ側に端子４ｄが形成されたチップ部品４Ａを例示的に示している。また、図３では、チップ部品４Ａに加え、主面および主面の反対側に位置する裏面、および主面側に形成される複数の電極パッド（図示は省略）を有し、主面とサブ基板５の主面５ａとが対向した状態で、半田材などの導電性部材を介してサブ基板５の主面５ａに形成された端子（ボンディングリード、電極パッド：図示は省略）と電気的に接続する、所謂フェイスダウン実装方式により実装されたチップ部品４Ｂを例示的に示している。なお、チップ部品４Ｂの例としては、例えば、主面、および主面の反対側に位置する裏面、主面上に形成された複数の電極パッド、および主面上に形成された再配線層を介して電極パッドと電気的に接続される外部端子を有する、所謂ＷＰＰ（Wafer Process Package）を例示することができる。しかし、チップ部品４の形状や実装態様は図１や図３に示す態様には限定されず、チップ部品４の種類に応じて種々の変形例を適用することができる。例えば、チップ部品４として、配線基板の主面に半導体チップが搭載され、この主面とは反対側の裏面に外部端子である半田ボールが形成された、所謂、ＢＧＡ（Ball Grid Array）型の半導体装置（半導体パッケージ）、あるいはリードフレームのチップ搭載部に半導体チップが搭載され、封止体からリードの一部が露出するＱＦＰ（Quad Flat Package）をサブ基板５の主面５ａに搭載してもよい。

複数の端子２１とそれぞれ電気的に接続される複数のランド２２は、端子２１よりも主面３ａの周縁部側、すなわち、チップ部品搭載領域５ｃよりも外側に配置されている。本実施の形態では、ランド２２は、四角形の平面形状をなすサブ基板５の主面５ａの各辺に沿ってそれぞれ複数配置されている。このランド２２は、下段側の配線基板であるベース基板３に形成されたランド１２と厚さ方向に重なる位置に形成されている。また、複数のランド２２には、それぞれ複数の半田材８が接合し、半田材８を介してベース基板３とサブ基板５は電気的に接続されている。

一方、サブ基板５の下面（裏面）５ｂは、平面形状が四角形からなり、例えば、図２に示すベース基板３の主面３ａと同じ大きさである。一般に、ＰＯＰ型半導体装置では、上段側に配置する配線基板の下面側に、上面と電気的に接続されたランドを形成し、該ランドと下段側の配線基板に形成されたランドとを、半田ボールを介して電気的に接続する（例えば前記特許文献１参照）。

しかし、本実施の形態では、図１に示すようにサブ基板５の主面５ａからベース基板３の主面３ａに向かって（詳しくはサブ基板５の主面５ａに形成されたランド２２からベース基板３の主面３ａに形成されたランド１２に向かって）形成された貫通孔の内部に、導電性部材として半田材８を埋め込んで形成している。このため、裏面５ｂには配線やランドを形成していない。すなわち、前記したようにサブ基板５は主面５ａに配線層を有し、裏面５ｂには配線層を有しない１層（単層）配線基板である。このようにサブ基板５の配線構造を単純な構造とすることにより、サブ基板５の製造工程を効率化することができる。また、サブ基板５の材料コスト、加工コストを低減することができる。

ただし、サブ基板５の配線レイアウトによっては、配線の引き回しスペースを確保する観点から、裏面５ｂにも配線層を形成し、２層基板、あるいはそれ以上の多層基板とする方が好ましい場合もある。この場合にはサブ基板５を単層基板とせず、複数層基板としても良い。

また、本実施の形態ではサブ基板５の裏面５ｂは、封止樹脂１６と密着して固定されている。つまり、サブ基板５は封止樹脂１６に接着固定され、これによりベースパッケージ６と一体の構造物となっている。前記した裏面５ｂに配線層を形成しないことは、封止樹脂１６とサブ基板５との密着性を向上させる観点からも好ましい。ＰＯＰ１を構成するベースパッケージ６とその上段に配置されるサブ基板５は、このように一体構造となっているので、これを半導体チップ（チップ部品、電子部品）２が内蔵された配線基板として用いることもできる。

＜半導体装置の製造方法＞
次に本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、ベースパッケージ６（封止樹脂１６を除く）、およびサブ基板５に相当する基材をそれぞれ準備する基材準備工程を有している。また、ベースパッケージ６およびサブ基板５を離間した状態で配置して、ベース基板３の主面３ａとサブ基板５の裏面５ｂの間に樹脂を供給して封止樹脂１６を形成する封止工程を有している。また、封止樹脂１６を形成した後、サブ基板５の主面５ａ側からベース基板３の上面側に向かって貫通孔を形成し、貫通孔内に導電性部材を形成してサブ基板５とベース基板３を電気的に接続する電気的接続工程を含んでいる。

本実施の形態の半導体装置の製造方法の一つの特徴は、それぞれ別個に準備したベース基板とサブ基板の間に封止体を形成して一体化し、その後、ベース基板とサブ基板を電気的に接続する点である。また、本実施の形態の別の特徴は、ベース基板とサブ基板を電気的に接続する手段として、サブ基板の端子（ランド）とベース基板の端子（ランド）の位置を揃えて配置し、サブ基板の端子からベース基板の端子に向かって貫通孔を形成した後、該貫通孔内に導電性部材を形成する点である。

前記特許文献１のように、電極をはんだで電極接続用パッドと接続する場合、洗浄工程が必要になる。しかし、予め第１の基板にチップ部品（または、半導体チップ）が搭載されており、そしてこのチップ部品がワイヤを介して第１の基板と電気的に接続されている場合には、この洗浄工程によりワイヤが変形し、隣のワイヤとショートする虞がある。

一方、本実施の形態によれば、半導体チップおよびこれに電気的に接続されるワイヤは、封止体により保護されているので、洗浄工程を実施する必要がなく、ワイヤが変形することを防止することができる。

また、ガラスエポキシ系の樹脂基板を用いると、電極をバンプ接続用パッドに接合するための熱の影響により、基板からアウトガスが発生し、基板の表面を汚染してしまう。このアウトガスは、例えばプラズマを汚染された表面に照射することで清浄化できる。しかし、前記特許文献１のように、電極を介して第１の基板と第２の基板を接合した後にアウトガスが発生すると、間に封止樹脂を供給する対向面（前記特許文献１の図１（Ｅ）における第１の基板の上面と第２の基板の下面）にプラズマを照射することが困難である。これにより、各基板間に供給される封止樹脂と基板との密着性が低下し、この封止工程により形成される封止体と基板の表面と間に隙間が生じ、半導体装置の信頼性が低下してしまう。

一方、本実施の形態によれば、ベース基板とサブ基板とを電気的に接続する工程は、封止工程の後で行う。このため、ベース基板とサブ基板の対向面の汚染を防止することができる。また、仮に、ベース基板とサブ基板を準備する基材準備工程において、熱影響によるアウトガスの発生により、ベース基板の主面あるいはサブ基板裏面が汚染された場合であっても、封止体を形成する前であれば、汚染面に容易にプラズマを照射して清浄化することができる。

また、第１の基板と第２の基板を予め電気的に接続した状態で、各基板の間に封止体を形成する場合、熱影響により一方の基板に生じた反りが他方の基板に影響を与えることとなる。この結果、それぞれの基板に生じる反りの影響により、反りの程度が大きくなり、各基板の平面的位置関係にズレが生じ易くなる。

一方、本実施の形態では、ベース基板とサブ基板の間に封止体を形成する工程までは、両基板は独立しているので、一方の基板に生じた反りは他方の基板に影響を与えない。したがって、それの程度を低減することができるので、各基板の平面的位置関係をずれ難くすることができる。

以下本実施の形態の半導体装置の製造方法が有する各工程の詳細について順に説明する。

まず、基材準備工程では、主面（上面）に半導体チップ（電子部品）６が搭載されたベース基板３に相当する基材と、サブ基板５に相当する配線基板（基材）をそれぞれ準備する。図４は、基材準備工程において準備する配線基板の主面の全体構造を示す平面図、図５は図４に示す配線基板の裏面の全体構造を示す平面図である。また、図６は基板準備工程において準備する別の基板の主面の全体構造を示す平面図、図７は図６に示す配線基板の１つの製品形成領域を拡大して示す拡大平面図、図８は図６に示す配線基板の裏面の全体構造を示す平面図である。

図４〜図８に示すように、本工程で準備するベース基板（基材、配線基板、多数個取り配線基板）３０およびサブ基板（基材、配線基板、多数個取り配線基板）４０は、それぞれ複数の製品形成領域３０ａ、４０ａが、例えば行列状に配置されたマトリクス基板（多数個取り基板）である。ベース基板３０の各製品形成領域３０ａは、図２に示すベース基板３に、サブ基板４０の各製品形成領域４０ａは図３に示すサブ基板５に相当する。また、ベース基板３０およびサブ基板４０は、複数の製品形成領域３０ａ、４０ａが配置される領域の周囲を取り囲む枠部３０ｂ、４０ｂを有している。換言すれば、各製品形成領域３０ａ、４０ａは、主面３ａ、５ａ、あるいは裏面３ｂ、５ｂの平面において、枠部３０ｂ、４０ｂよりも内側に配置されている。

ベース基板３０が有する各製品形成領域３０ａは、図１あるいは図２を用いて説明した、上面（主面）３ａ、主面３ａに形成された複数の端子（ボンディングリード、電極パッド）１１、主面３ａに形成され複数の端子１１とそれぞれ電気的に接続された複数の配線１４、複数の端子１１よりも製品形成領域３０ａの周縁部側に配置され複数の配線１４と電気的に接続されたランド１２、主面３ａと反対側に位置する下面（裏面）３ｂおよび裏面３ｂに形成され、ランド１２あるいは端子１１と電気的に接続されるランド１３を有している。また、主面３ａには半導体チップ２が裏面２ｂと主面３ａとを対向させた状態で図示しない接着材を介して接着する、所謂フェイスアップ実装方式により搭載され、半導体チップ２の主面２ａに形成された複数のパッド２ｄ（図２参照）と、複数の端子１１（図２参照）は複数のワイヤ１５を介してそれぞれ電気的に接続されている。主面３ａ上に半導体チップ２を搭載するダイボンディング工程、および複数のパッド２ｄと複数の端子１１とを複数のワイヤ１５を介してそれぞれ電気的に接続するワイヤボンディング工程については、公知の方法を用いることができるので、詳細な説明は省略する。

なお、本工程の段階では、図１に示す封止樹脂１６は形成されておらず、ベース基板３の主面３ａは露出している。また、図１および図２に示す半田材８も形成されていない。また、図１および図２に示す半田ボール１７も形成されておらず、裏面３ｂ側にはランド１３が露出している。

また、ベース基板３０の枠部３０ｂには、複数の孔部３１が形成されている。ベース基板３０の主面３ａおよび裏面３ｂの平面形状は四角形（本実施の形態では長方形）であって、それぞれ対向する長辺３０ｃと短辺３０ｄを有している。本実施の形態では複数の孔部３１は、４つの辺のうち、１つの長辺３０ｃに沿って配置されている。この孔部３１は、後述する封止工程において、ベース基板３０とサブ基板４０との位置合わせを行うための孔であり、本実施の形態では、主面３ａから裏面３ｂに向かってベース基板３０を貫通する貫通孔である。なお、孔部３１の配置や形状については封止工程を説明する際に詳細に説明する。

一方、サブ基板４０が有する各製品形成領域４０ａは、図６〜図８に示すように、上面（主面）５ａ、主面５ａに形成された複数の端子（ボンディングリード、電極パッド）２１、主面５ａに形成され複数の端子２１とそれぞれ電気的に接続された複数の配線２４、複数の端子２１よりも製品形成領域４０ａの周縁部側に配置され複数の配線２４と電気的に接続されたランド２２、および主面５ａと反対側に位置する下面（裏面）５ｂを有している。

なお、本工程の段階では、図７に示すようにサブ基板４０の主面５ａにはチップ部品４（図１参照）は搭載されておらず、各端子２１が露出している。また、図８に示すように本実施の形態のサブ基板５の裏面５ｂは、配線や端子などが形成されず、絶縁材料で覆われている。

また、前記したベース基板３０と同様に、サブ基板４０の枠部４０ｂには、複数の孔部４１が形成されている。サブ基板４０の主面５ａおよび裏面５ｂの平面形状は四角形（本実施の形態では長方形）であって、それぞれ対向する長辺４０ｃと短辺４０ｄを有している。本実施の形態では複数の孔部４１は、４つの辺のうち、１つの長辺４０ｃに沿って配置されている。この孔部４１は、後述する封止工程において、ベース基板３０とサブ基板４０との位置合わせを行うための孔であり、本実施の形態では、主面５ａから裏面５ｂに向かってサブ基板４０を貫通する貫通孔である。なお、孔部４１の配置や形状については封止工程を説明する際に詳細に説明する。

なお、前記したように、例えばダイボンディング工程やワイヤボンディング工程などの熱影響によりベース基板３０からアウトガスが発生し、ベース基板３０の主面が汚染される場合がある。この場合には、ベース基板３０を準備した後、かつ、後述する封止工程の前に、主面３ａ側にプラズマを照射し、主面３ａを清浄化しておくことが好ましい。これにより、封止工程において主面３ａと封止樹脂との密着性の低下を抑制することができる。同様にサブ基板４０の封止樹脂との密着面となる裏面５ｂについても、本工程において、プラズマを照射し、清浄化しておくことが好ましい。

次に、封止工程について説明する。封止工程は成型金型を準備する金型準備工程を有している。図９は封止工程において準備する成型金型の要部を示す要部拡大断面図、図１０は図９に示す下型の上面側の構造を示す要部拡大平面図である。なお、図９は図１０に示すＡ−Ａ線に沿った断面に対応し、成型金型に形成されるピンの位置関係（高さ方向の位置関係）を示すため、ピンおよび上面の位置を示している。本実施の形態では、１つのキャビティ内に行列配置された複数の製品形成領域を有する配線基板を配置して、複数の製品形成領域について一括して封止する、所謂ＭＡＰ（Mold Allay Package）と呼ばれる封止方式について説明する。

本工程で準備する成型金型５０は、下面５３を有する上型（金型）５０ｂ、および下面５３と対向する上面５２を有し、上面５２側にキャビティ（凹部、窪み部）５１が形成された下型（金型）５０ａを備えている。

また、下型５０ａは、複数のピン（突起、位置合わせピン）５４、５５を有している。
ピン５４、５５は、封止工程において図４〜図８のいずれかに示すベース基板３０とサブ基板４０の位置合わせを行うために用いる突起であり、キャビティ５１の底面５１ａ、あるいは上面５２から、上型５０ｂの下面５３に向かって突出するように形成されている。

封止工程では、ピン５４、５５を図４あるいは図６に示す孔部３１、４１に挿入することにより、位置合わせを行う。このため、ピン５４、５５は、それぞれ孔部３１、４１と対応する位置に形成されている。換言すれば、ベース基板３０、サブ基板４０が有する孔部３１、４１は、ピン５４、５５の位置に対応して形成されている。詳しくは、キャビティ５１の底面５１ａは、四角形（本実施の形態では長方形）の平面形状を有し、それぞれ対向する長辺５１ｃと短辺５１ｄを有している。本実施の形態では複数のピン５４は、４つの辺のうち、１つの長辺５１ｃに沿って、底面５１ａ内に配置されている。また、複数のピン５５は、４つの辺のうち、１つの長辺５１ｃに沿って、上面５２上に配置されている。

また、封止工程は、前記した基材準備工程で準備したサブ基板４０を成型金型５０のキャビティ５１内に配置する第１の基材配置工程を有している。図１１は図１０に示す成型金型のキャビティ内に図６および図８に示す配線基板を配置した状態を示す要部拡大平面図、図１２は図１１に示すＢ−Ｂ線に沿った要部拡大断面図である。

本工程では、サブ基板４０の主面５ａが、下型５０ａのキャビティ５１と対向するように（詳しくは、キャビティ５１の底面５１ａと対向するように）キャビティ５１内に配置する。つまり、サブ基板４０の上下を反転して、主面５ａを下向きにした状態でキャビティ５１内に配置する。この時、キャビティ５１内に形成されたピン５４がサブ基板４０の孔部４１内に位置するようにサブ基板４０を配置する。詳しくは、ピン５４をサブ基板４０に形成された位置合わせ用の貫通孔である孔部４１に挿入して、サブ基板４０とキャビティ５１の平面的位置関係を調整する。

なお、サブ基板４０の位置合わせを行う観点からは、少なくとも、１組のピン５４と孔部４１を設ければ良い。しかし、より高精度で位置合わせを行う観点からは、本実施の形態のように複数のピン５４と複数の孔部４１をそれぞれ設けることが好ましい。

また、本工程では、サブ基板４０をキャビティ５１の底面５１ａ上に載置するが、底面５１ａ側からサブ基板４０の主面５ａ側を吸引するなどの作業は特に行っていない。サブ基板４０の主面５ａには、図１に示すチップ部品４はこの段階では搭載されておらず、略平坦である。また、主面５ａの外形寸法は、底面５１ａの外形寸法よりも小さい。また、後述する封止体形成工程では、封止用の樹脂をベース基板３０とサブ基板４０の間に供給する。また、本実施の形態では、ベース基板３０とサブ基板４０をそれぞれ別個に準備して、本封止工程において封止樹脂を形成することにより一体化するので、サブ基板４０の裏面５ｂ側から封止用の樹脂を供給すると、この供給圧力によりサブ基板４０は底面５１ａの方向に押圧されることとなる。したがって、主面５ａを吸着しなくても、後述する封止体形成工程においては、主面５ａと底面５１ａを密着させることができる。

次に、封止工程は、前記した基材準備工程で準備したベース基板３０を成型金型５０に配置する第２の基材配置工程を有している。図１３は図１１に示す成型金型の下型に図４および図５に示す配線基板を配置した状態を示す要部拡大平面図、図１４は図１３に示すＢ−Ｂ線に沿った要部拡大断面図である。

本工程では、ベース基板３０の主面３ａが、サブ基板４０の裏面５ｂと対向するように、ベース基板３０を上型５０ｂと下型５０ａの間（詳しくは上型５０ｂとサブ基板４０の間）に配置する。つまり、ベース基板３０の上下を反転して、主面３ａを下向きにした状態で、下型５０ａに配置する。また、ベース基板３０の主面３ａは、下型５０ａの上面５２の平面におけるキャビティ５１の開口面積よりも広い面積を有し、ベース基板３０の枠部３０ｂの主面３ａ側と下型５０ａの上面５２とが当接する。このため、ベース基板３０とサブ基板４０の厚さ方向の位置関係は、キャビティ５１の深さにより規定される。具体的には、ベース基板３０、サブ基板４０の厚さ、およびベース基板３０の主面３ａからワイヤ１５のワイヤループの頂点までの高さの合計よりもキャビティ５１の深さ（上面５２から底面５１ａまでの高低差）を深くすることにより、ワイヤ１５をサブ基板４０の裏面５ｂに接触させることなく離間して配置することができる。

また、本工程では、下型５０ａの上面５２上に形成されたピン５５がベース基板３０の孔部３１内に位置するようにベース基板３０を配置する。詳しくは、ピン５５をベース基板３０に形成された位置合わせ用の貫通孔である孔部３１に挿入して、ベース基板３０と下型５０ａの平面的位置関係を調整する。

ところで、本実施の形態では、ベース基板３０とサブ基板４０をそれぞれ別個に準備して、これらの平面的な位置関係の調整は、成型金型５０を介して位置合わせを行うことにより行う。本実施の形態では、後述する電気的接続工程で、各基板に形成された複数の端子（ランド１２、２２）同士をそれぞれ接続する必要があるため、各基板に形成された製品形成領域３０ａ、４０ａの平面的位置関係を高い精度で合わせる必要がある。したがって、本実施の形態では、より高精度で位置合わせを行う観点から、サブ基板４０については、複数のピン５４と複数の孔部４１をそれぞれ設けて位置合わせを行い、ベース基板３０については、複数のピン５５と複数の孔部３１をそれぞれ設けて位置合わせを行っている。これにより、位置合わせ用のピン５４、５５と孔部４１、３１を設けない場合、あるいはそれぞれ１組の位置合わせ用のピン５４、５５と孔部４１、３１を設けた場合と比較して位置合わせ精度を向上させることができる。

次に、封止工程は、前記した第２の基板配置工程の後、ベース基板３０を上型５０ｂと下型５０ａで挟み込んでクランプするクランプ工程を有している。図１５は、図１４に示す配線基板（ベース基板）を成型金型で挟み込んでクランプした状態を示す要部拡大断面図である。

本工程では、上型５０ｂの下面５３側をベース基板３０の裏面３ｂに、下型５０ａの上面５２側をベース基板３０の主面３ａに押しつけてベース基板３０をしっかりと固定する。

次に、封止工程は、前記したクランプ工程後、サブ基板４０とベース基板３０との間に樹脂を供給し、サブ基板４０とベース基板３０との間に封止体を形成する封止体形成工程を有している。図１６は図１５に示す２つの配線基板の間に、封止体を形成した状態を示す要部拡大断面図である。また、図１７は、図１１あるいは図１３に示す配線基板の膨張を制御する基準点周辺を拡大して示す要部拡大平面図、図１８は、図１１あるいは図１３に示す配線基板の膨張を制御する補助点周辺を拡大して示す要部拡大平面図である。

本工程では、ベース基板３０の主面３ａとサブ基板４０の裏面５ｂの間の空間内に、図示しないゲート部から封止用の樹脂を供給する。供給する樹脂は、ゲート部とは反対側に位置するエアベント部（図示は省略）の方向に流れ、ベース基板３０の主面３ａとサブ基板４０の裏面５ｂの間の空間は封止樹脂で満たされる。

その後、供給した樹脂を加熱硬化させると、図１６に示す封止樹脂１６が形成される。この封止樹脂１６が形成されると、ベース基板３０の主面３ａとサブ基板４０の裏面５ｂとは封止樹脂１６を介して接着され、別個の構造物であったベース基板３０とサブ基板４０とが一体化される。

なお、加熱硬化について詳しく説明すると、成型金型５０内で供給された封止用の樹脂は、例えば１８０℃程度に加熱され、樹脂中の硬化成分の半分以上（例えば約７０％程度）が硬化する、所謂、仮硬化と呼ばれる状態となる。この仮硬化の状態では、樹脂中の全ての硬化成分が硬化している訳ではないが、半分以上の硬化成分が硬化しているため、図１６に示す封止樹脂１６と密着するベース基板３０とサブ基板４０は固定される。しかし、封止樹脂の強度の安定性などの観点からは全ての硬化成分を完全に硬化させることが好ましいので、後述する取り出し工程の後で、封止樹脂１６が仮硬化したベース基板３０およびサブ基板４０を有する一括封止構造体を加熱炉に移動させて再度加熱する、所謂本硬化を行う。

ここで、本実施の形態では、本工程を行う段階では、ベース基板３０とサブ基板４０を電気的に接続する導電性部材（図１に示す半田材８）は形成されていない。このため、ベース基板３０とサブ基板４０を電気的に接続する電極（すなわち、図４に示すランド１２と図６に示すランド２２）の数が増加しても、封止用の樹脂を供給する際に樹脂の流れを阻害する障害物とはならない。したがって、予めベース基板３０とサブ基板４０を電気的に接続した後で封止体を形成する場合と比較して、樹脂を安定的に供給することができる。また、本工程において、注入される封止用の樹脂内に空気を巻き込んで、封止樹脂１６の内部に空気が残留することを防止することができる。このため、信頼性の高い半導体装置を得ることができる。また、本実施の形態のように、複数の製品形成領域３０ａ、４０ａ（図１１または図１３参照）を１つのキャビティ５１内に配置してこれら複数の製品形成領域３０ａ、４０ａを一括して封止する場合、各製品形成領域３０ａ、４０ａ毎に封止する場合と比較して、１個のキャビティ５１内の空間が広い。このため、封止用の樹脂を供給する際の空気の巻き込みをより防止することができる。

また、本工程では、供給する樹脂の流動性を向上させる目的、あるいは供給した樹脂を硬化（仮硬化）させる目的で、成型金型５０のキャビティ５１内の空間を加熱した状態で行う。ところが、この熱影響により、ベース基板３０およびサブ基板４０がそれぞれ熱膨張する。前記したように、本実施の形態では、ベース基板３０の製品形成領域３０ａ（図４参照）とサブ基板４０の製品形成領域４０ａ（図６参照）の平面的な位置関係を高精度で位置合わせすることが重要である。しかし、ベース基板３０とサブ基板４０とがそれぞれ無秩序に膨張すると、位置関係がずれてしまうという新たな課題が生じる。

熱膨張による製品形成領域の位置ズレを防止する観点からは、配線基板（ベース基板３０あるいはサブ基板４０）の熱膨張を防止することが好ましい。しかし、配線基板の熱膨張を完全に防止することは困難であり、また、熱膨張を防止するために、配線基板の材料や構成部材のレイアウトなどを限定し過ぎると、設計の自由度が大幅に低下する。そこで、本願発明者は、前記したピン５４、５５と孔部３１、４１を設けることにより膨張方向を制御して製品形成領域３０ａ、４０ａの平面的位置関係のズレを防止ないしは抑制する必要がある。

具体的には、本実施の形態ではピン５４、５５をキャビティ５１の底面の外形を構成する４辺のうちの１辺（本実施の形態では図１０に示す長辺５１ｃ）に寄せて（対向配置される辺よりも近づけて）配置する。また、孔部３１、４１はピン５４、５５の位置に対応して、ベース基板３０およびサブ基板４０の外形を構成する４辺のうちの１辺（本実施の形態では図４に示す長辺３０ｃあるいは図６に示す長辺４０ｃ）に寄せて配置している。これにより、ピン５４、５５と孔部３１、４１が重なった位置が固定されるため、固定された位置を基準点として膨張方向を制御することができる。

なお、基準点の位置としては、本実施の形態のように１辺に寄せて配置する他、各基板の略中央に配置することも考えられる。例えば、図１０において、キャビティ５１内に形成されるピン５４を底面５１ａの略中央に配置する方法が考えられる。しかしこの場合、図６に示すサブ基板４０の孔部４１もこれに対応して略中央に配置することとなるため、製品形成領域４０ａ内に、孔部４１を形成することとなるので、孔部４１を形成した領域を取り除く工程が別途必要となり製造効率が低下してしまう。そこで、本実施の形態のように、位置合わせ用のピン５４と孔部４１をサブ基板４０が有する製品形成領域４０ａよりも外側に位置する枠部４０ｂ（あるいは枠部４０ｂと重なる位置）に形成することが好ましい。枠部４０ｂは各製造工程において、サブ基板４０に加工を施す際の作業用のスペースであり、位置合わせ用のピンの有無に係らず、最終的に切断して取り除くスペースである。したがって、この枠部４０ｂに形成することにより、製造効率の低下を抑制することができる。また、スペースの有効活用という観点からも好ましい。

また、基準点となるピンおよび孔部は、寄せて配置する辺の中央部に配置されている。本実施の形態では、図１０に示すピン５４ａ、５５ａ、図４に示す孔部３１ａ、および図６に示す孔部４１ａがこれに相当する。このように基準となるピン５４ａ、５５ａおよび孔部３１ａ、４１ａを寄せて配置する辺の中央部に配置すると、基準点から各基板（ベース基板３０あるいはサブ基板４０）の端部までの距離が短くなる。各基板の熱膨張を考慮すると、基準点からの距離が長くなる程、ズレの程度は大きくなる。したがって、基準点から端部までの距離を短くすることにより、ズレの程度を低減することができる。

また、基準点から最も遠い端部までの距離を短くするという観点からは、基準点となるピン５４ａ、５５ａおよび孔部３１ａ、４１ａはそれぞれ長辺５１ｃ、３０ｃ、４０ｃに寄せて配置することが好ましい。

また、前記の通り基準点からの距離が遠くなる程ズレの程度は大きくなる。つまり、図１１あるいは図１３に示す基準点となるピン５４ａ、５５ａのみを設けた場合には、矢印４２の方向にズレが大きくなる。そこで、本実施の形態では、図１０に示すように基準点となるピン５４ａ、５５ａが寄せて配置される長辺５１ｃに沿って基準点となるピン５４ａ、５５ａの両サイドに熱膨張の制御を補助する補助点としてピン５４ｂ、５５ｂをそれぞれ配置している。

また、これに対応して、図４に示すベース基板３０では、基準点となる孔部３１ａが寄せて配置される長辺３０ｃに沿って基準点となる３１ａの両サイドに熱膨張の制御を補助する補助点として孔部３１ｂを配置している。同様に、図６に示すサブ基板４０では、基準点となる孔部４１ａが寄せて配置される長辺４０ｃに沿って基準点となる４１ａの両サイドに熱膨張の制御を補助する補助点として孔部４１ｂを配置している。また、サブ基板４０、ベース基板３０を配置する工程では、孔部４１ｂがピン５４ｂと、孔部３１ｂがピン５５ｂと、重なるように配置している。これにより、図１１あるいは図１３に示す矢印４２の方向のズレを抑制することができる。

また、本実施の形態では膨張方向を制御する基準点として用いている孔部３１ａ、４１ａと、膨張方向の制御する補助点となる孔部３１ｂ、４１ｂとでは、異なる開口形状としている。具体的には、図１７に示すように、孔部３１ａ、４１ａの開口形状は、挿入するピン５４ａ、５５ａの外形（平面形状）に沿って形成している。本実施の形態では、円形の外形を有するピン５４ａ、５５ａに沿って、孔部３１ａ、４１ａの開口形状も円形に形成している。一方、図１８に示すように、孔部３１ｂ、４１ｂの開口形状は、細長く形成している。詳しくは、配線基板（ベース基板３０あるいはサブ基板４０）の長辺３０ｃ、４０ｃに沿う方向の開口幅Ｗａが長辺３０ｃ、４０ｃと交差する方向（図４あるいは図６に示す短辺３０ｄ、４０ｄに沿う方向）の開口幅Ｗｂよりも長くなるように形成している。このため、長辺３０ｃ、４０ｃについては基準点となる孔部３１ａ、４１ａとピン５４ａ、５５ａとの間の隙間（クリアランス）よりも、補助点となる孔部３１ｂ、４１ｂとピン５４ｂ、５５ｂとの間の隙間（クリアランス）の方が広い。

このように基準点と補助点とで、孔部３１、４１を異なる開口形状とするのは、以下の観点からである。すなわち、配線基板の熱膨張を制御するためには、基準点のズレを小さくすることが重要である。このため、基準点となる孔部３１ａ、４１ａの開口形状は、挿入するピン５４ａ、５５ａの外形（平面形状）に沿って形成し、孔部３１ａ、４１ａにピン５４ａ、５５ａを挿入する観点から必要な最低限のクリアランスとしている。

一方、補助点である孔部３１ｂ、４１ｂとピン５４ｂ、５５ｂとのクリアランスを基準点と同様に狭くすると、配線基板（ベース基板３０あるいはサブ基板４０）が熱膨張した際にピン５４ｂ、５５ｂから配線基板に強い応力が印加され、応力の強さによっては配線基板が変形、あるいは損傷する場合がある。そこで、図１８に示すように補助点である孔部３１ｂ、４１ｂは基準点である孔部３１ａ、４１ａよりもクリアランスを広くすることにより、ピン５４ｂ、５５ｂから印加される応力を逃がすことができるので、応力を緩和することができる。また、長辺３０ｃ、４０ｃに沿う方向の開口幅Ｗａを開口幅Ｗｂよりも広くすることにより、配線基板が膨張する方向を図１１や図１３に示す矢印４３の方向に制御することができる。

また、本実施の形態では、膨張を制御する基準点（ピン５４ａ、５５ａ、孔部３１ａ、４１ａ）および補助点（ピン５４ｂ、５５ｂ、孔部３１ｂ、４１ｂ）をそれぞれ同じ辺側に寄せて（対向配置される辺よりも近づけて）配置している。換言すれば、サブ基板４０の孔部４１は４つの辺のうち長辺４０ｃに近づけて配置され、ベース基板３０の孔部３１は、４つの辺のうち、長辺４０ｃに沿って配置される長辺３０ｃに近づけて配置されている。これにより配線基板が熱膨張する際の膨張方向を揃えることができる。

なお、配線基板が熱膨張する際の膨張方向は、材料の物性値（熱膨張係数）によりある程度予測することができる。したがって、封止樹脂１６が硬化し、ベース基板３０とサブ基板４０が固定された状態で、各配線基板の複数の製品形成領域の位置がそれぞれ揃っていれば、膨張方向は揃っていなくとも良い。つまり、例えば、ベース基板３０の基準点（ピン５５ａ、孔部３１ａ）および補助点（ピン５５ｂ、孔部３１ｂ）と、サブ基板４０の基準点（ピン５４ａ、孔部４１ａ）および補助点（ピン５４ｂ、孔部４１ｂ）とを異なる辺に寄せて配置することができる。

しかし、この場合には、各配線基板の膨張速度や封止樹脂１６の硬化速度など、複雑な要素を考慮する必要がある。したがって、本実施の形態のように膨張方向を揃えることは、容易に各配線基板の製品形成領域の位置を揃えることができるという観点から特に好ましい。

また、本実施の形態では、前記したように孔部３１、４１は主面３ａ、５ａから裏面３ｂ、５ｂまで貫通する貫通孔としている。また、ピン５４、５５はそれぞれサブ基板４０の裏面５ｂ、あるいはベース基板３０の裏面３ｂの上側まで突出する長さを有している。すなわち、ピン５４の長さはサブ基板４０の厚さよりも長く、ピン５５の長さはベース基板３０の厚さよりも長い。前記した第１あるいは第２の基材配置工程で、ベース基板３０やサブ基板４０の位置合わせを行うのみであれば、孔部３１、４１を貫通孔とせず、それぞれ主面３ａ、５ａに形成された穴（窪み部、凹部）とすれば良い。しかし、本実施の形態では、ピン５４、５５および孔部３１、４１を、配線基板の熱膨張方向を制御する基準点あるいは補助点として用いている。このように膨張方向を制御する観点からは、より強固な力で配線基板とピンとの位置関係を保持する必要がある。このため、孔部３１、４１を貫通孔とし、ピン５４、５５の長さをベース基板３０あるいはサブ基板４０の厚さよりも厚くすることがより好ましい。

次に、封止工程は、前記した封止工程で用いた成型金型５０から封止樹脂１６が形成されたベース基板３０およびサブ基板４０を取り出す取り出し工程を有している。図１９は図１６に示す成型金型から取り出して上下を反転させた一括封止構造体を示す断面図である。

本工程では、図１６に示す上型５０ｂの下面５３と下型５０ａの上面５２を引き離し、封止樹脂１６が形成され、ベース基板３０とサブ基板４０が封止樹脂１６を介して固定された一括封止構造体４５を取り出す。この段階では、ベース基板３０とサブ基板４０は、接着固定はされているが、電気的には接続されていない。また、本工程では、必要に応じて前記した封止工程で発生した樹脂バリなどの除去を行う。

次に、一括封止構造体４５が有するベース基板３０とサブ基板４０とを電気的に接続する電気的接続工程について説明する。電気的接続工程には、取り出した一括封止構造体のサブ基板４０のランドからベース基板３０のランドに向かって貫通孔を形成する貫通孔形成工程と、該貫通孔内に導電性部材を形成する導電性部材形成工程とを有している。図２０は、図１９に示す一括封止構造体に複数の貫通孔を形成した状態を示す断面図、図２１は、図１９に示す貫通孔を形成した後の一括封止構造体の上面を、１つの製品形成領域について拡大して示す拡大平面図、図２２は、図２１に示す貫通孔の１つを拡大して示す要部拡大平面図、図２３は図２２に示すＣ−Ｃ線に沿った要部拡大断面図である。

まず、貫通孔形成工程では、サブ基板４０の主面５ａに形成されたランド２２からベース基板３０の主面３ａに形成されたランド１２に向かって貫通孔４６を形成し、ランド１２を露出させる。本工程では、図２０あるいは図２１に示すように各製品形成領域４０ａのそれぞれに形成された複数のランド２２に対して複数の貫通孔４６を形成する。

ここで、貫通孔４６の「貫通」とは、サブ基板４０および封止樹脂１６を厚さ方向に貫通することを指す。前記した封止工程で説明したように、本実施の形態ではベース基板３０とサブ基板４０の平面的位置関係を高精度で位置合わせすることができるので、ランド２２とランド１２は厚さ方向に重なって配置されている。このため、ランド２２からランド１２に向かって、下方向に封止樹脂１６などの各部材を取り除くことにより、ランド１２を露出させることができる。

また、図２２に示すように貫通孔４６の開口径Ｗｃは、ランド２２の幅Ｗｄよりも狭い。換言すれば、貫通孔４６の開口面積はランド２２の表面の面積よりも狭い。このため、本工程において、図２２に示すように貫通孔４６の周囲を環状のランド２２が取り囲んだ状態となる。また、図２３に示すように開口径Ｗｃはランド１２の幅Ｗｅよりも狭い。換言すれば、貫通孔４６の開口面積はランド１２表面の面積よりも狭い。つまり、後述する導電性材料形成工程において、貫通孔４６内に形成する導電性部材とランド１２との接合面の面積は、ランド１２の表面の面積よりも狭い。このため、位置合わせ精度や加工精度等の影響により、ランド１２とランド２２の平面的位置関係が僅かにずれた場合であっても確実にランド１２およびランド２２を接続することができる。

本工程において、ランド２２の表面からランド１２の表面に至るまでに積層されている封止樹脂１６などの各部材を取り除く手段、すなわち、貫通孔形成手段としては、レーザ加工法やエッチング法など種々の方法を挙げることができる。しかし、本実施の形態では、封止樹脂１６を厚さ方向に貫通する必要があり、かつ、貫通孔４６の開口径Ｗｃは前記したように狭くする必要がある。このように狭く長い貫通孔４６を形成するためには、加工精度や加工効率の観点からレーザ加工により行うことが好ましい。具体的には、サブ基板４０の主面５ａ側、詳しくはランド２２の表面側からレーザ光を照射して、サブ基板４０および封止樹脂１６を取り除き、ランド１２を露出させる。これにより貫通孔４６を形成することができる。なお、本実施の形態では、サブ基板４０の主面５ａにランド２２を形成する段階で、ランド２２を予め環状（ドーナツ状）に形成している。つまり、貫通孔４６を形成する領域にはランド２２が形成されず、サブ基板４０の絶縁層が露出している。このため、レーザ加工により貫通孔４６を形成する際に、レーザの出力を低減することができる。ただし、予め形成するランド２２は、例えば円形のベタパターンとして形成することともできる。この場合、本工程において、レーザの出力などを調整することにより、ベタパターンのランド２２の略中央を取り除き、貫通孔４６を形成する。

次に、導電性部材形成工程では、貫通孔４６の内部に導電性部材を形成してベース基板３０とサブ基板４０とを電気的に接続する。図２４は図２１に示す貫通孔内に導電性部材を形成した状態を示す断面図、図２５は、図２４に示す１つの貫通孔周辺を拡大して示す要部拡大断面図である。

本工程では、図２４に示すように複数の貫通孔４６（図１９参照）それぞれの内部に導電性部材である半田材８を形成し、ベース基板３０とサブ基板４０を電気的に接合する。詳しくは、半田材８をランド２２とランド１２にそれぞれ接合することによりこれらを電気的に接続する。

また、半田材８は、少なくともランド１２とランド２２の両方に接触していれば、電気的に接続することが可能であるが、半田材８とランド２２との接触面積を拡大させて、接続信頼性を向上させる観点からは、図２５に示すように、半田材８を貫通孔４６よりも外側にまで形成し、ランド２２の表面を半田材８で覆うように形成することが好ましい。

また、本実施の形態のように、ランド１２とランド２２を、半田材８を用いて電気的に接続する場合には、半田材８として融点の高い材料を用いることが好ましい。後述するボールマウント工程や、サブ基板上に電子部品を実装する工程、あるいは完成した図１に示すＰＯＰ１を実装基板に搭載する工程などの加熱工程において、半田材８が再溶融することを防止するためである。一方、融点が極端に高い材料を用いると、半田材８を形成する際に必要な温度が高くなりすぎてしまう。そこで、半田材８の融点は、後述するボールマウント工程でベース基板３０の裏面側に搭載する半田ボール１７（図１参照）の融点よりも高くすることが好ましい。具体的には、融点がリフロー温度よりも高い約３００℃程度の融点の材料を用いることが好ましい。このような材料としては、例えば、Ｓｎ−１０Ａｇなどを例示することができる。

また、半田材８を形成する手段としては、所謂ソルダシュートと呼ばれる溶融半田の滴下装置を用いて溶融した半田を貫通孔４６内に滴下して埋め込む方法、あるいは貫通孔４６内に半田をめっき形成する方法を挙げることができる。これらの方法の場合、開口径が狭く、ランド１２までの距離が長い貫通孔４６であっても、確実に貫通孔４６内に導電性部材を形成することができる点で好ましい。

また、半田材８の変形例として、ペースト状の樹脂に、例えばＡｇなどの金属粒子を分散させた導電性ペーストと呼ばれる材料を用いることもできる。この場合、導電性ペーストを貫通孔４６内に埋め込んで、その後硬化させることとなる。導電性ペーストの場合、金属粒子を分散させる樹脂成分により粘度を調整することができる。また、樹脂成分として、熱硬化性の樹脂材料を用いることにより、一度硬化させればその後加熱しても再溶融しないので、安定してランド１２とランド２２の電気的接続を確保することができる。

また、半田材８の別の変形例として、半田と異なる金属材料（例えば銅など）をめっき法により形成することもできる。この場合には、開口径が狭く、ランド１２までの距離が長い貫通孔４６であっても、確実に貫通孔４６内に導電性部材を形成することができる。また、図１に示す半田ボール１７よりも融点が高い金属材料をめっき形成することにより、その後の加熱工程による再溶融を防止することができるので、安定してランド１２とランド２２の電気的接続を確保することができる。

次に、ボールマウント工程として、図２４に示すベース基板３０の裏面側に形成された複数のランドのそれぞれに複数の半田ボールを搭載する。図２６は、図２４に示す一括封止構造体の裏面側に半田ボールを搭載した状態を示す断面図である。

本工程では、図２６に示すように一括封止構造体４５の上下を反転させて、ベース基板の裏面３ｂ側に形成された複数のランド１３に複数の半田ボール１７をそれぞれ搭載（接合）する。

本実施の形態では、ボールマウント工程を電気的接続工程の後で行っているが、ボールマウント工程を実施する工程順序は、これには限定されない、例えば、半田材８を前記したソルダシュートにより滴下して行う場合、あるいは半田材８に代えて導電性ペーストを用いる場合には、ボールマウント工程を先に実施し、その後、前記した電気的接続工程を実施することもできる。ただし、半田材８をめっき形成する場合、あるいは半田以外の金属材料をめっき形成する場合には、めっき工程の時点では、半田ボール１７が形成されていない事が好ましいので、本工程は、電気的接続工程の後で行うことが好ましい。また、本工程は、後述する個片化工程、あるいは電子部品搭載工程の後で行うこともできる。

次に、個片化工程として、図２６に示す一括封止構造体４５を製品形成領域毎に切断し、個々のパッケージに分割（個片化）する。図２７は、図２６に示す一括封止構造体を切断した状態を示す断面図、図２８は図２６に示す個片化された配線基板の１個を示す断面図である。

本工程では、例えば、ダイシングブレードと呼ばれる切断治具を、製品形成領域３０ａに沿って走査して一括封止構造体４５（図２６参照）を切断し、図２７あるいは図２８に示す積層配線基板（電子装置、半導体装置）４７を複数個取得する。

積層配線基板４７は、図２８に示すようにベース基板３とサブ基板５が積層された配線基板である。ベース基板３とサブ基板５は封止樹脂１６を介して接着固定され、半田材８を介して電気的に接続されている。サブ基板５の主面５ａには複数の端子２１が形成され、この複数の端子２１は半田材８を介してベース基板３の裏面３ｂに形成された外部端子であるランド１３と電気的に接続されている。また、ベース基板３とサブ基板５の間には、半導体チップ（電子部品）２が搭載され、封止樹脂１６により封止されている。つまり、積層配線基板４７は、半導体チップ２を内蔵する配線基板である。また、換言すれば、積層配線基板４７は、ベースパッケージ６上にサブ基板５が接着固定され、サブ基板とベースパッケージ６が電気的に接続された半導体装置（電子装置）であるとも言える。

この積層配線基板４７は、ベースパッケージ６を含んでいるので、サブ基板５の主面５ａ上に図１に示すようなチップ部品４を搭載しなくても、電気的に駆動させることが可能である。したがって、この積層配線基板４７の状態で完成品とすることもできる。この場合、必要に応じて電気的検査や外観検査を行い良品について出荷する。なお、この場合、サブ基板５の主面５ａに形成された複数の端子２１は、別の場所で、必要に応じてチップ部品４（図１参照）を実装するための拡張用の端子となる。

また、図１に示すＰＯＰ１を完成品とする場合には、電子部品搭載工程として、主面５ａ上に図１あるいは図２に示す複数のチップ部品４を搭載する。チップ部品４が有する複数の端子４ｄは、例えば、クリーム半田と呼ばれるペースト状の半田、あるいは半田ボールなどの半田材２３（図１参照）を介して複数の端子２１とそれぞれ電気的に接続する。

以上説明したように、本実施の形態によれば、ベース基板３０とサブ基板４０の間に封止樹脂１６を形成した後でこれらを電気的に接続するので、封止体形成工程において、封止体内への空気残留抑制などが可能となり，信頼性の高い半導体装置を得ることができる。

また、ベース基板３０と半導体チップ２を、ワイヤ１５を介して電気的に接続する場合であっても、ベース基板３０とサブ基板４０を電気的に接続する際には、ワイヤ１５は封止樹脂１６により保護されているので、洗浄工程などを実施する必要がないため、洗浄によりワイヤ１５が変形することはない。

また、本実施の形態によれば、それぞれ別個に準備したベース基板３０とサブ基板４０を成型金型５０内で一体化するので、仮に、ベース基板３０とサブ基板４０の対向させる面（主面３ａおよび裏面５ｂ）のいずれか一方、あるいは両方がアウトガスにより汚染された場合であっても、成型金型５０に配置する前にプラズマを照射して容易に清浄化することができる。このため、各配線基板と封止樹脂の密着性の低下を防止することができる。

また、一般にＰＯＰは下段側のパッケージと上段側のパッケージを個別に準備して、これらを積層する。しかし、本実施の形態によれば、ＭＡＰにより複数のＰＯＰを一括して形成することができるので、製造効率を向上させることができる。

（実施の形態２）
前記実施の形態１では、２枚の配線基板（基材）を積層した半導体装置の実施態様について説明したが、積層する配線基板の数は２枚に限定されない。本実施の形態２では、３枚以上の配線基板（基材）を積層する実施態様について説明する。なお、本実施の形態では、前記実施の形態１との相違点を中心に説明し、前記実施の形態１と重複する説明は原則として省略する。

図２９は本実施の形態の半導体装置の全体構造を示す断面図である。図２９に示す本実施の形態２のＰＯＰ６０と前記実施の形態１で説明したＰＯＰ１との相違点は、ベース基板３上に搭載されるサブ基板６３の主面５ａが、封止樹脂６１により封止され、さらにその上にサブパッケージ６２が搭載されている点である。サブパッケージ６２は例えば、前記実施の形態１で説明したサブパッケージ７と同じ構造のパッケージであり、前記実施の形態１で説明したサブ基板５を有している。ただし、ランド２２のレイアウトは、中段に配置されるサブ基板６３の有するランド２２と重ならない位置に形成されている。またサブパッケージ６２の裏面５ｂは、封止樹脂６１と密着し、サブ基板６３と一体化されている。また、中段に配置されるサブパッケージ６５およびサブパッケージ６５が有するサブ基板６３は、最上段に配置されるサブ基板５と区別するために、別の符号を付している。しかし、封止樹脂６１が形成されている点、およびサブ基板６３の主面５ａに、複数のランド２２に加えて、サブ基板５との基板間接続用の電極である複数のランド６４が形成されている点を除き、前記実施の形態１で説明したサブパッケージ７、サブ基板５と同じ構造である。

サブ基板６３の主面５ａに形成されたランド（端子、基板間接続端子）６４は、サブ基板５に形成されたランド２２と厚さ方向に重なる位置に配置され、半田材８を介して電気的に接続されている。またランド６４は、図示しない配線を介してサブ基板６３の主面５ａに形成された端子２１あるいはランド２２と電気的に接続されている。つまり、中段に配置されたサブ基板６３とサブ基板６３よりも上段側に配置されたサブ基板５とが、半田材８を介して電気的に接続されている。また、サブ基板５は、サブ基板６３を介してベース基板３と電気的に接続されている。このように前記実施の形態１で説明した技術を応用して、３枚以上の配線基板を積層することもできる。なお、サブ基板６３とサブ基板５を電気的に接続する半田材８には、前記実施の形態１で説明したように、種々の変形例を適用することができることは言うまでもない。

図２９に示すＰＯＰ６０のような３枚以上の配線基板を積層した半導体装置は、前記実施の形態１で説明した製造方法を応用して製造することができる。以下、前記実施の形態１との相違点を中心に説明する。図３０は本実施の形態２の半導体装置の製造方法における第３の基板配置工程を示す要部拡大断面図、図３１は、図３０に示す配線基板上に一括封止構造体を配置した状態を示す要部拡大断面図、図３２は図３１に示す一括封止構造体と配線基板の間に第２の封止体を形成した状態を示す要部拡大断面図である。

本実施の形態２の半導体装置の製造方法では、前記実施の形態１で説明した基材準備工程、封止工程、電気的接続工程、電子部品搭載工程を行った後、さらに第２の封止工程を行う。

この第２の封止工程は、前記実施の形態１で説明した封止工程（第１の封止工程）と同様に、所謂ＭＡＰにより行う。まず、成型金型準備工程では、図３０に示す上型（金型）５０ｂと下型（金型）６６ａとを備える成型金型６６を準備する。なお、前記実施の形態１で説明した成型金型５０（図１０参照）と本実施の形態２の成型金型６６は、下型６６ａが有するキャビティ６７の深さ、すなわち上面５２から底面５１ａまでの高低差、および上面５２におけるキャビティ６７の開口面積を除き同じ構造である。

キャビティ６７は前記実施の形態１で説明したキャビティ５１（図９参照）よりも深く形成されている。これは、図３１に示すように、サブ基板６８とサブ基板４０を離間して配置するためである。

また、上面５２におけるキャビティ６７の開口面積は、キャビティ５１の開口面積よりも広く形成されている。これは、前記実施の形態１で説明した封止工程で形成した封止樹脂１６をキャビティ６７内に収納し、上面５２とベース基板３０の枠部を密着させるためである。

次に、第３の基材配置工程として、図３０に示すように３枚目の基材となるサブ基板４０を配置する。本工程では、前記実施の形態１で説明した第１の基材配置工程と同様に、サブ基板４０の主面５ａが、下型６６ａのキャビティ６７と対向するように（詳しくは、キャビティ６７の底面５１ａと対向するように）キャビティ６７内に配置する。なお、この時、キャビティ６７の底面５１ａに形成されたピン５４をサブ基板４０に形成された孔部４１に挿入する点については、前記実施の形態１と同様である。

次に、第４の基材配置工程として、図３１に示すように、ベース基板３０とサブ基板６８とが積層され、封止樹脂１６を介して固定された一括封止構造体６９を配置する。なお、サブ基板６８は、サブ基板４０と区別するために別の符号を付している。しかし、主面５ａに、複数のランド２２（図２９参照）に加えて、サブ基板４０との基板間接続用の電極である複数のランド６４（図２９参照）が形成されている点を除き、前記実施の形態１で説明したサブ基板４０と同じ構造である。また、一括封止構造体６９は、前記実施の形態１で説明した図２４に示す一括封止構造体４５に電子部品搭載工程を行い、各製品形成領域４０ａにそれぞれチップ部品４（図３１参照）を搭載したものである。

本工程では、ベース基板３０の主面３ａ側、すなわちサブ基板６８の主面５ａをサブ基板４０の裏面５ｂと対向させた状態で、一括封止構造体６９を上型５０ｂと下型６６ａの間（詳しくは上型５０ｂとサブ基板４０の間）に配置する。この時、ベース基板３０の主面３ａと下型６６ａの上面を当接させることにより、チップ部品４とサブ基板４０を離間して配置する。またこの時、キャビティ６７の上面５２に形成されたピン５５をベース基板３０に形成された孔部３１に挿入する点については、前記実施の形態１と同様である。孔部３１は、前記実施の形態１で説明した第１の封止工程において、キャビティ５１よりも外側に位置するように配置されている。このため、孔部３１内には封止樹脂１６を形成する際の余剰の樹脂が埋め込まれていないので、孔部３１はそのまま位置決め用の孔部あるいは配線基板の膨張を制御するための孔部として利用することができる。

次に封止体形成工程として、図３２に示すように、ベース基板３０とサブ基板４０の間に封止用の樹脂を供給して硬化させることにより、第２の封止樹脂となる封止樹脂６１を形成する。本工程は、前記実施の形態１で説明した封止工程と同様に、サブ基板６８とサブ基板４０を電気的接続する電気的接続工程よりも前に行うので、基板間接続電極などの障害物がない状態で行うことができる。したがって、前記実施の形態１で説明した封止体形成工程と同様に封止樹脂６１内に空気が残留することを防止することができる。

次に、第２の電気的接続工程として、サブ基板６８とサブ基板４０を電気的に接続する。詳しくは、サブ基板４０の主面５ａに形成されたランド２２（図２９参照）と、サブ基板６８の主面５ａに形成されたランド６４（図２９参照）とを、半田材８（図２９参照）などの導電性部材を介して電気的に接続する。本工程は、前記実施の形態１で説明した電気的接続工程（第１の電気的接続工程）のランド１２をランド６４に、ベース基板３０をサブ基板６８に読み替えて適用することができるので、重複する説明は省略する。

また、ボールマウント工程、電子部品搭載工程、個片化工程については、前記実施の形態１で説明した各工程を適用することができるので、重複する説明は省略する。なお、本実施の形態２では、封止樹脂６１を形成する封止工程（第２の封止工程）において、ベース基板３０を成型金型６６でしっかりとクランプする観点から、ボールマウント工程は、封止工程（第２の封止工程）の後で行うことが好ましい。

＜第１の変形例＞
次に、ベース基板上に複数枚の配線基板を積層する第１の変形例について説明する。図３３は第１の変形例である半導体装置の全体構造を示す断面図である。図３３に示すＰＯＰ７０と図２９に示すＰＯＰ６０の相違点は、基板間接続用のランド（端子）の配置である。

ＰＯＰ７０では、基板間接続端子であるランド１２、２２がそれぞれ厚さ方向に重なる位置に配置され、半田材８が、複数のサブ基板５および複数の封止樹脂１６、６１を貫通し、ベース基板３０のランド１２と接合している。このように、複数のサブ基板５を貫通させて各サブ基板５をベース基板３と電気的に接続する場合、電気的接続工程を一括して行うことができるので、製造工程を簡略化することができる。

すなわち、前記実施の形態１で説明した封止工程（第１の封止工程）および図２９〜図３２を用いて説明した第２の封止工程を行った後で、前記実施の形態１で説明した電気的接続工程を行う。電気的接続工程では、最上段に配置されるサブ基板４０の主面３ａに配置されたランド２２から最下段に配置されるベース基板３０の主面３ａに形成されたランド１２に向かって、複数のサブ基板５（詳しくはサブ基板５に相当する多数個取り基板）および複数の封止樹脂１６、６１を貫通する貫通孔を形成し、ランド１２を露出させる。その後、貫通孔内に各段のランド１２、２２を電気的に接続するための導電性部材（半田材８）を形成することにより、各基板間を電気的に接続することができる。本変形例は、複数枚の同じ配線基板を並列接続で積層する半導体装置に適用して特に有効である。

＜第２の変形例＞
次に、ベース基板上に複数枚の配線基板を積層する第２の変形例について説明する。図３４は第２の変形例である半導体装置の全体構造を示す断面図である。図３４に示すＰＯＰ７１と図２９に示すＰＯＰ６０の相違点は、中段に配置されるサブ基板７２の主面５ａ上にチップ部品４が搭載されていない点である。また、サブ基板７２の主面５ａには、上段に配置されるサブ基板５と電気的に接続される配線７３が形成されている。

前記実施の形態１で説明したように、ベース基板３上に積層されるサブ基板５は主面５ａ側にのみ配線が形成される単層の配線基板としている。しかし、サブ基板５の配線レイアウトによっては、配線の引き回しスペースを確保する観点から、複数層の配線層を有する配線基板とする方が好ましい場合もある。そこで、本変形例のように、主面５ａ側に電子部品が搭載されていないサブ基板７２を中段に配置し、これをサブ基板５と電気的に接続することにより、配線引き回しのスペースを拡大することができる。

本変形例のＰＯＰ７１の製造方法は、図２９〜図３２で説明したＰＯＰ６０の製造方法において、第１の電子部品搭載工程を省略して適用することができる。したがって、重複する説明は省略する。

＜第３の変形例＞
次に、複数枚の配線基板を積層する第３の変形例について説明する。図３５は第３の変形例である半導体装置の全体構造を示す断面図である。図３５に示すＰＯＰ７４と図３４に示すＰＯＰ７１との相違点は、基板間の接続構造である。ＰＯＰ７４の最上段に搭載されるサブパッケージ７５が有するサブ基板７６は主面５ａに中段に配置されるサブ基板７２と電気的に接続される複数のランド２２に加え、ベース基板３と電気的に接続される複数のランド７７を有している。詳しくは、ランド２２は半田材８を介してサブ基板７２の主面５ａに形成されたランド６４と電気的に接続されている。また、ランド７７は、複数のサブ基板５および複数の封止樹脂１６、６１を貫通して形成される半田材８を介してベース基板３０のランド１２と電気的に接続されている。また、ランド２２およびランド７７は、それぞれ図示しない配線を介してサブ基板７６に搭載されたチップ部品４と電気的に接続されている。前記した第２の変形例と同様に、図３５に示す第３の変形例の場合にも、主面５ａ側に電子部品が搭載されていないサブ基板７２を中段に配置し、これをサブ基板５と電気的に接続することにより、配線引き回しのスペースを拡大することができる。

本変形例のＰＯＰ７４は、例えば、前記した第１の変形例の製造方法を応用して製造することができる。すなわち、前記実施の形態１で説明した封止工程（第１の封止工程）および図２９〜図３２を用いて説明した第２の封止工程を行った後で、前記実施の形態１で説明した電気的接続工程を行う。この場合、電気的接続工程では、最上段に配置されるサブ基板７６（詳しくはサブ基板７６に相当する多数個取り基板）の主面３ａに配置されたランド７７から最下段に配置されるベース基板３０の主面３ａに形成されたランド１２に向かって、複数のサブ基板７６、７２および複数の封止樹脂１６、６１を貫通する貫通孔を形成し、ランド１２を露出させる。また、ランド２２からは、その下層に配置されるサブ基板７２（詳しくはサブ基板７２に相当する多数個取り基板）の主面５ａに形成されたランド６４向かって、サブ基板７６および複数の封止樹脂６１を貫通する貫通孔を形成し、ランド６４を露出させる。その後、各貫通孔内にランド１２とランド７７、ランド２２とランド６４をそれぞれ電気的に接続するための導電性部材（半田材８）を形成することにより、各基板間を電気的に接続することができる。本変形例によれば、各段の基板間接続端子をそれぞれ個別に接続することができるので、配線レイアウトの自由度が向上する。なお、本変形例を、前記した第１の変形例に適用しても良いことは言うまでもない。

＜第４の変形例＞
図３５に示すＰＯＰ７４は、前記実施の形態１で説明した製造方法を応用し、前記第３の変形例とは別の製造方法によっても製造することができる。以下別の製造方法について、第４の変形例として説明する。図３６は本変形例の第１の基材配置工程において、成型金型のキャビティ内に複数枚の配線基板を配置した状態を示す要部拡大断面図、図３７は図３６に示す下型の上面を示す要部拡大平面図、図３８は図３６に示す位置決めピン周辺を拡大して示す要部拡大断面図、図３９は図３６に示す支持台周辺を示す要部拡大断面図である。

以下に説明する本変形例の製造方法と前記実施の形態１で説明した製造方法の相違点は、封止工程において、ベース基板を配置する前に複数枚のサブ基板（基材）を配置して、複数枚のサブ基板を一括して封止する点である。つまり、実施の形態２、あるいは第１〜第３の変形例において説明したように、対向配置される一対の配線基板（基材）の間に順次封止樹脂を形成していく方法ではなく、予め３枚以上の配線基板（基材）を積層配置し、各配線基板の間に一括して封止樹脂を形成する。

本変形例では、前記実施の形態１で説明した封止工程に含まれる第１の基材配置工程において、複数の配線基板、すなわち図３６に示すサブ基板７８およびサブ基板７９を成型金型８０の下型（金型）８０ａ内に順次配置する。なお、サブ基板７８および７９は、基板間接続端子であるランドの配置、主面５ａに形成される配線のレイアウト、外形寸法、および孔部の開口径を除き、前記実施の形態１で説明したサブ基板４０と同じ構造の多数個取り配線基板である。

本変形例の封止工程で用いる成型金型８０は、前記実施の形態１で説明した成型金型５０（図１０参照）と、以下の点が相違する。まず、本変形例の成型金型８０は、下型８０ａが有するキャビティ８１の深さ、すなわち上面５２から底面５１ａまでの高低差が深くなっている。これは、３枚以上の配線基板（基材）をそれぞれ離間して配置するためである。また、キャビティ８１の底面５１ａに配置されるピン８２の形状が前記実施の形態１で説明したピン５４とは異なる。また、ピン５４が寄せて配置される長辺５１ｃの対向辺側には、上層に配置されるサブ基板７９を支持するための支持台８３が配置されている。ピン５４とは異なる形状のピン８２を設け、支持台８３を設けているのは、サブ基板７８、７９を離間して配置するためである。

詳しく説明すると、図３８に示すようにピン８２は、キャビティ８１の底面５１ａと反対側に位置する受け面８２ａを有する受け部８２ｂを有している。また、ピン８２は、受け面８２ａ上の略中央に配置され、底面５１ａと反対方向に向かって突出する突出部（突起部）８２ｃを有している。一方、図３９に示す支持台８３は、キャビティ８１の底面５１ａと反対側に位置する受け面８３ａを有している。この受け面８２ａと受け面８３ａは、キャビティ８１の底面５１ａからの高さが同じとなっており、上段に配置されるサブ基板７９は、主面５ａがこの受け面８２ａ、８３ａと当接することにより、サブ基板７８と離間した状態で支持される。

本変形例の第１の基材配置工程では、まず、図３５に示すサブ基板７６に相当する多数個取り配線基板であるサブ基板７８を、主面５ａが底面５１ａと対向するようにキャビティ８１内に配置する。ここで、サブ基板７８に形成されている孔部７８ａは受け面８２ａの径よりも広い開口径を有しており、サブ基板７８を配置する際には受け部８２ｂが孔部７８ａに挿入される。したがって、サブ基板７８の主面５ａは、底面５１ａと当接する。本変形例の封止工程では、サブ基板７８に対してはこの受け部８２ｂが前記実施の形態１で説明したピン５４の機能を果たすこととなる。なお、孔部７８ａのその他の特徴は、前記実施の形態１で説明した孔部４１と同様であるため、重複する説明は省略する。

次に、図３５に示すサブ基板７２に相当する多数個取り配線基板であるサブ基板７９を、主面５ａがサブ基板７８の裏面５ｂと対向するようにキャビティ８１内に配置する。ここで、サブ基板７９に形成されている孔部７９ａは突出部８２ｃよりも広く、かつ、受け面８２ａよりも狭い開口径を有している。このため、サブ基板７９を配置する際には突出部８２ｃが孔部７８ａに挿入され、サブ基板７９は受け面８２ａ上に配置される。また、サブ基板７９はサブ基板７８と比較して短辺が長く形成されている。このため、ピン８２が配置される長辺５１ｃ（図３７参照）と対向する長辺５１ｃ側では、図３９に示すように、サブ基板７９の主面５ａが支持台８３の受け面８３ａと当接している。このため、サブ基板７９はサブ基板７８と略平行に離間した状態で配置される。本変形例の封止工程では、サブ基板７９に対してはこの突出部８２ｃが前記実施の形態１で説明したピン５４の機能を果たすこととなる。なお、孔部７９ａのその他の特徴は、前記実施の形態１で説明した孔部４１と同様であるため、重複する説明は省略する。

次に、前記実施の形態１で説明した第２の基材配置工程、クランプ工程、封止体形成工程、取り出し工程を行い、３枚の配線基板が封止樹脂を介して一体に形成された一括封止構造体を得る。なお、本変形例における封止体形成工程では、最下層に配置されるサブ基板７８とベース基板３０（図１４参照）の間にサブ基板７９が配置されているため、前記実施の形態１よりも、封止用の樹脂を供給する際の抵抗が大きくなる。しかし、本変形例では、ピン８２及び支持台８３により略平行となるように離間して配置しているので、サブ基板７８とサブ基板７９の間にもしっかりと封止用の樹脂を供給することができる。このため、形成された封止樹脂６１に空気が残留することを防止することができる。

また、サブ基板７８およびサブ基板７９の孔部７８ａ、７９ａの開口径を変えることにより、孔部７８ａと受け部８２ｂ、孔部７９ａと突出部８２ｃのクリアランスを適正に調整することができる。この結果、サブ基板７８とサブ基板７９、さらにはベース基板３０との平面的位置関係を高精度で合わせることができるので、電気的接続工程において、図３５に示す基板間接続端子であるランド２２とランド６４、ランド７７とランド１２をそれぞれ確実に接続することができる。

また、本変形例では、電気的接続工程に加えて封止工程も一括して行うことができるので、前記した３の変形例の製造方法と比較して、製造工程をさらに簡略化することができる。

なお、本変形例に対するさらに別の実施態様として、図３７に示す支持台８３を配置する辺にもピン８２を配置し、孔部７８ａ、７９aを対向する長辺に沿ってそれぞれ配置することも考えられる。しかし、封止工程における配線基板の熱膨張の方向を制御する観点からは、本変形例のように一方の辺に寄せて配置することが特に好ましい。

以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態１、２では、ベース基板に搭載される半導体チップとして、フェイスアップ実装方式で実装し、ワイヤを介してベース基板と電気的に接続する半導体チップを例示して説明した。しかし、半導体チップの実装態様はこれに限定されず、例えば、半導体チップの主面を配線基板の主面と対向させた状態でバンプ電極を介して配線基板上に搭載する、所謂フリップチップ接続により搭載するフェイスダウン実装方式の半導体チップを用いることもできる。一般にフェイスダウン実装方式で半導体チップを搭載する場合には、半導体チップの裏面側は露出させた状態で行うが、本願で説明した技術を適用する場合には、半導体チップの裏面側も封止樹脂で覆うこととなる。半導体チップの裏面側にも封止樹脂を形成することにより、各配線基板の間隔を略一定とすることができる。この結果、各基板の平面的位置関係を高精度で合わせることができる。また、各基板の間を封止樹脂で埋めることにより、完成した半導体装置の強度、耐湿性などを向上させることができるので、信頼性を向上させることができる。

また、前記実施の形態１、２では、半導体チップを有する半導体装置、あるいは半導体チップを内蔵する配線基板について説明した。しかし、半導体チップが搭載されていない電子装置にも適用することができる。例えば、前記実施の形態１、２で説明した半導体チップ２、あるいはチップ部品４を、全て半導体チップ以外の電子部品とすることもできる。

また、前記実施の形態１、２で説明したベース基板やサブ基板についても種々の変形例を適用することができる。例えば、前記実施の形態１ではサブ基板５、４０として、ガラスエポキシ系の樹脂基板を例示して説明した。しかし、これに代えてセラミック基板とすることもできる。また、例えばポリイミド樹脂などで構成されるテープ基板（フィルム基板）などを用いることもできる。また、前記実施の形態１では、ベース基板３０として、プリプレグからなる配線基板を例示して説明した。しかしこれに代えてセラミック基板を用いることもできる。あるいは、ベース基板３０として、チップ搭載部とチップ搭載部の周囲に配置される複数のリードを有するリードフレームを用いることもできる。ただし、前記実施の形態１で説明したように封止工程では、下型５０ａの上面５２をベース基板３０の枠部３０ｂに当接させて支持するので、ベース基板３０にはある程度の剛性が要求される。一方、下型にキャビティを形成した成型金型を用いて封止樹脂を形成する場合、最下層に配置する配線基板は、自重あるいは封止用樹脂の供給圧力により底面に押しつけられるので、テープ基板など剛性の低い材料を用いることができる。

また、前記第４の変形例では、成形金型５０に支持台８３を設けておき、サブ基板７８、７９を離間する方法について説明したが、サブ基板７８、７９を離間する手段はこれに限定されない。図４０は図３６で説明した第４の変形例に対する変形例を示す要部拡大断面図である。図４０では、図３６に示す支持台８３に代えて、ピン８２を配置している。つまり、サブ基板７８、７９において、複数の孔部７８ａ、７９ａが形成された長辺と対向するもう一方の長辺に沿ってピン８２を配置している。このように、対向辺に沿ってそれぞれピン８２を配置すると、サブ基板７８、７９が膨張、または収縮した場合にピン８２と接触すると、サブ基板７８、７９の膨張や収縮を妨げる可能性がある。

そこで、図４０に示す変形例では、サブ基板７８、７９において複数の孔部７８ａ、７９ａが形成された長辺と対向するもう一方の長辺に沿って、この孔部７８ａ、７９ａの径よりも大きい径からなる孔部７８ｂ、７９ｂをそれぞれ形成している。すなわち、孔部７８ｂ、７９ｂとピン８２の間の隙間は孔部７８ａ、７９ａとピン８２の間の隙間よりも広い。これにより、小さい径からなる孔部７８ａ、７９ａを基点に、サブ基板７９が膨張、または収縮したとしても、ピン８２がサブ基板７９の膨張、または収縮を妨げることを防止ないしは抑制することができる。

本発明は、半導体チップなどの電子部品が搭載された基材の主面上にさらに別の配線基板を積層する電子装置（半導体装置）に利用可能である。

１、６０、７０、７１、７４ ＰＯＰ
２ 半導体チップ
２ａ 主面
２ｂ 裏面
２ｃ 側面
２ｄ パッド
３ ベース基板
３ａ 主面
３ｂ 裏面
３ｃ チップ搭載領域
４、４Ａ、４Ｂ チップ部品
４ａ 上面
４ｂ 下面
４ｃ 側面
４ｄ 端子
５ サブ基板
５ａ 主面
５ｂ 裏面
５ｃ チップ部品搭載領域
６ ベースパッケージ
７ サブパッケージ
８ 半田材
１１ 端子
１２ ランド
１３ ランド
１４ 配線
１５ ワイヤ
１６ 封止樹脂
１７ 半田ボール
２１ 端子
２２ ランド
２３ 半田材
２４ 配線
３０ ベース基板
３０ａ 製品形成領域
３０ｂ 枠部
３０ｃ 長辺
３０ｄ 短辺
３１、３１ａ、３１ｂ 孔部
４０ サブ基板
４０ａ 製品形成領域
４０ｂ 枠部
４０ｃ 長辺
４０ｄ 短辺
４１、４１ａ、４１ｂ 孔部
４２ 矢印
４３ 矢印
４５ 一括封止構造体
４６ 貫通孔
４７ 積層配線基板
５０ 成型金型
５０ａ 下型
５０ｂ 上型
５１ キャビティ
５１ａ 底面
５１ｃ 長辺
５１ｄ 短辺
５２ 上面
５３ 下面
５４、５４ａ、５４ｂ、５５、５５ａ、５５ｂ ピン
６１ 封止樹脂
６２、６５、７５ サブパッケージ
６３、６８、７２、７６、７８、７９ サブ基板
６４、７７ ランド
６６、８０ 成型金型
６６ａ、８０ａ 下型
６７、８１ キャビティ
６９ 一括封止構造体
７３ 配線
７８ａ 孔部
７８ｂ 孔部
７９ａ 孔部
７９ｂ 孔部
８２ ピン
８２ａ 受け面
８２ｂ 受け部
８２ｃ 突出部
８３ 支持台
８３ａ 受け面
Ｗａ、Ｗｂ 開口幅
Ｗｃ 開口径
Ｗｄ、Ｗｅ 幅

Claims (5)

1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ａ）第１面を有する第１金型、および凹部が形成され、前記第１面と対向する第２面を有する第２金型を備えた成型金型を準備する工程；
   （ｂ）第１主面、前記第１主面に形成された複数の第１電極パッド、前記複数の第１電極パッドとそれぞれ接続された複数の第１配線、前記複数の第１配線とそれぞれ接続された複数の第１ランド、および前記第１主面とは反対側の第１裏面を有する第１基材を、前記第１主面が前記第２金型の前記凹部と対向するように、前記第２金型の前記凹部内に配置する工程；
   （ｃ）前記（ｂ）工程の後、第２主面、前記第２主面に形成された複数の第２電極パッド、前記複数の第２電極パッドとそれぞれ接続された複数の第２配線、前記複数の第２配線とそれぞれ接続された複数の第２ランド、および前記第２主面とは反対側の第２裏面を有し、前記第２主面に半導体チップが搭載された第２基材を、前記第２主面が前記第１基材の前記第１裏面と対向するように、前記第１金型と前記第２金型との間に配置する工程；
   （ｄ）前記（ｃ）工程の後、前記第２基材を前記第１金型と前記第２金型でクランプする工程；
   （ｅ）前記（ｄ）工程の後、前記第１基材と前記第２基材との間に樹脂を供給し、前記第１基材と前記第２基材との間に封止体を形成する工程；
   （ｆ）前記（ｅ）工程の後、前記第１金型と前記第２金型との間から、前記封止体が形成された前記第１基材および前記第２基材を取り出す工程；
   （ｇ）前記（ｆ）工程の後、前記第１基材の前記第１ランドから前記第２基材の前記第２ランドに向かって貫通孔を形成し、前記第２ランドを露出させる工程；
   （ｈ）前記（ｇ）工程の後、前記貫通孔の内部に導電性部材を形成する工程。
2. 請求項１において、
   前記第１基材は、前記第１主面から前記第１裏面に向かって形成された第１孔部を有し、
   前記（ｂ）工程では、前記第２金型の前記凹部に形成された第１ピンが前記第１基材の前記第１孔部内に位置するように、前記第１基材を前記第２金型の前記凹部内に配置し、
   前記第２基材は、前記第２主面から前記第２裏面に向かって形成された第２孔部を有し、
   前記（ｃ）工程では、前記第２金型の前記第２面に形成された第２ピンが前記第２基材の前記第２孔部内に位置するように、前記第２基材を前記第１金型と第２金型との間に配置することを特徴とする半導体装置の製造方法。
3. 請求項２において、
   前記第１基材の前記第１主面、および前記第２基材の前記第２主面は、それぞれ四角形の平面形状を成し、
   前記第１孔部は、前記第１主面の４辺のうち、第１の辺に近づけて配置され、
   前記第２孔部は、前記第２主面の４辺のうち、前記第１の辺に沿って配置される第２の辺に近づけて配置されていることを特徴とする半導体装置の製造方法。
4. 請求項３において、
   前記第１孔部は、前記第１の辺に沿って複数形成され、前記第２孔部は前記第２の辺に沿って複数形成されていることを特徴とする半導体装置の製造方法。
5. 請求項４において、
   前記第１孔部は、前記第１の辺の中央に配置される第１中央孔部と、前記第１の辺に沿って前記第１中央孔部の両サイドに配置される第１サイド孔部を有し、
   前記第２孔部は、前記第２の辺の中央に配置される第２中央孔部と、前記第２の辺に沿って前記第２中央孔部の両サイドに配置される第２サイド孔部を有し、
   前記第１サイド孔部の開口面積は、前記第１中央孔部の開口面積よりも広く、
   前記第２サイド孔部の開口面積は、前記第２中央孔部の開口面積よりも広いことを特徴とする半導体装置の製造方法。

Images