JP5121142B2

JP5121142B2 - 半導体装置の製造方法

Info

Publication number: JP5121142B2
Application number: JP2005505936A
Authority: JP
Inventors: 充明堀
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2003-04-30
Filing date: 2004-04-28
Publication date: 2013-01-16
Anticipated expiration: 2024-04-28
Also published as: JPWO2004097925A1

Description

本発明は、半導体装置の製造方法に関し、特に窒素を含むゲート絶縁膜を有する半導体装置の製造方法に関する。

半導体集積回路装置の集積度の向上、動作速度の向上のため、構成要素であるＭＯＳＦＥＴは小型化され、ゲート絶縁膜は薄膜化される。ゲート絶縁膜上に形成されるゲート電極は、通常ポリシリコン層、又はポリシリコン層とシリサイド層の積層で形成される。ポリシリコン層は、通常ソース／ドレイン領域と同時に不純物をイオン注入される。表面チャネル型ｎチャネルＭＯＳＦＥＴのゲート電極、ソース／ドレイン領域にはｎ型不純物がイオン注入される。表面チャネル型ｐチャネルＭＯＳＦＥＴのゲート電極、ソース／ドレイン領域にはｐ型不純物がイオン注入される。

ゲート絶縁膜が薄くなると、表面チャネル型ｐチャネルＭＯＳＦＥＴのゲート電極にイオン注入したｐ型不純物であるボロンがゲート絶縁膜を突き抜け、チャネル領域に達してしまう現象が生じる。ｎ型領域であるチャネル領域にボロンが注入されると、閾値を変動させるのみでなく、移動度が劣化する。

ゲート絶縁膜に窒素を導入することがボロンの突き抜けを抑制するために有効であることが知られている。酸化シリコン膜中へ窒素を導入するために、ＮＨ_３ガス、ＮＯガス、Ｎ_２Ｏガス等の窒化性ガス雰囲気中で抵抗加熱やランプ加熱によりシリコン基板を加熱する方法が知られている。窒素プラズマを用い、酸化シリコン膜表面に、より高濃度の窒素を導入する方法も知られている。

ゲート絶縁膜が薄くなると、ゲート電極とチャネル領域との間にトンネル電流が流れ、ゲートリーク電流が増加する現象も知られている。酸化シリコンのゲート絶縁膜（の一部）に代え、誘電率がより高い高誘電率絶縁膜を用いると、反転容量換算膜厚を薄く抑えつつ、物理的膜厚を厚くし、ゲートリーク電流を抑制することができる。窒化酸化シリコンは、一般的に酸化シリコンより誘電率が高く、反転容量換算膜厚を抑えつつ、物理的膜厚を厚くするのにも有効である。

特開２００２‐１９８５３１号は、シリコン基板上に形成した酸化シリコンのゲート絶縁膜にリモートプラズマ窒化処理により窒素を導入し、次いで８００℃〜１１００℃、Ｎ２Ｏ雰囲気中でゲート絶縁膜を酸化窒化アニールすることにより、窒素を再分布させ、均一な窒素濃度を有するゲート絶縁膜を形成することを提案している。６ａｔ％以上、例えば８ａｔ％、１０ａｔ％の均一な窒素濃度を有するゲート絶縁膜を形成することにより、寿命が長く、信頼性が高いトランジスタが得られると述べている。

ここで、リモートプラズマ窒化とは、基板を収容した処理室とは別のプラズマ発生室内でマイクロ波等により窒素プラズマを発生させ、活性窒素を処理室に搬送して窒化を行う処理である。

Ｎ_２Ｏ雰囲気でアニールを行うと、Ｎ_２Ｏガスの一部はＮ_２，Ｏ_２，ＮＯ等に分解することが考えられ、酸化膜厚増加量、窒素濃度増加量のウエハ面内の均一性、ウエハ間の均一性を制御することに問題が生じ得る。

特開２００２‐１１０６７４号は、Ｓｉ基板側の界面近傍に窒素が入るとＭＯＳトランジスタの移動度が低下するので、Ｓｉ基板界面近傍の窒素濃度を抑制し、ゲートリーク電流を低減するため膜表面側に多くの窒素を導入することを提案する。あらかじめ窒素を導入したシリコン酸窒化膜に窒素ガスを用いたラジカル窒化を行うことにより、表面から拡散する窒素流を抑制して、シリコン基板界面付近への窒素の導入量を抑制し、膜表面の窒素濃度を高くすることを提案している。
特開２００２‐１９８５３１号公報特開２００２‐１１０６７４号公報

本発明の目的は、薄いゲート絶縁膜を有し、特性の優れたＭＯＳＦＥＴを有する半導体装置の製造方法を提供することである。

本発明の他の目的は、ゲート電極にイオン注入されるホウ素のゲート絶縁膜突き抜けを抑制し、かつチャネル領域の移動度の低下を抑制することのできる半導体装置の製造方法を提供することである。

本発明の１観点によれば、
半導体基板の表面をＯ _２雰囲気中で熱酸化して、前記半導体基板の活性領域上に酸化シリコン層からなるゲート絶縁層を形成する工程と、
前記半導体基板を第１温度とし、前記酸化シリコン層表面側から活性窒素により窒素を
導入する工程と、
次いで、前記半導体基板にＮＯガス雰囲気中での第２温度での第１アニール処理を施す
工程と、
前記第１アニール処理の後、前記第２温度より高温の第３温度での不活性ガス中での第２アニール処理を施す工程と、
を含み、
前記第１アニール処理による前記酸化シリコン層の膜厚増加は０．２ｎｍ以下であることを特徴とする半導体装置の製造方法
が提供される。

酸化シリコン膜に窒素を導入すると、ゲート電極に対するボロンのイオン注入において、ボロンのゲート絶縁膜突き抜けを防止するのに有効である。しかし、ゲート絶縁膜が薄くなるに従い、ボロンの突き抜けを防止するのが困難になり、ゲート絶縁膜とシリコン基板との界面にボロンが達するようになる。チャネル領域にボロンが達すると、移動度を低下させる。また、界面におけるボロン濃度が不均一になり易い。

プラズマで発生した活性窒素を酸化シリコン膜又は酸化窒化シリコン膜に導入することにより、絶縁膜表面又は膜中にピークを持つ窒素濃度分布を得ることができる。このようなプラズマ窒化を用いることにより、基板との界面における窒素濃度を抑えつつ、より多くの窒素を導入可能である。高い窒素濃度はボロンの突き抜け抑制に有効である。

又、より多くの窒素を導入することにより、絶縁膜の誘電率を大きくすることが可能である。反転容量換算膜厚（Ｔｅｆｆ）を薄く抑えつつ、物理的膜厚を厚くすることにより、ゲートのリーク電流抑制に有効となる。

絶縁膜とシリコン基板との界面における窒素濃度を低く押さえることにより、チャネル領域における移動度の低下を抑制することができる。又、ＮＢＴＩ（negative bias temperature instability）特性の劣化を抑制するのに有効である。なお、ＮＢＴＩ特性は、ストレスをかけて、温度を上昇させた時の劣化特性である。

窒素プラズマを基板から離れた場所で発生させ、活性窒素を基板に導入する技術は基板にダメージを与えないダメージフリーなプロセスと言われている。

本発明者は、プラズマで発生した活性窒素をプラズマから離して配置したシリコン基板の絶縁膜中に導入しても、基板に何らかのダメージを与える可能性があると考えた。このダメージを回復するためには、窒素導入工程より高温でのアニール処理が有効であろう。そこで、アニール処理による影響を調べた。

ＦＩＧｓ．１Ａ〜１Ｅは、本発明者が行った実験のサンプルの作成工程を示す断面図である。

ＦＩＧ．１Ａに示すように、シリコン基板１の表面に活性領域４を覆うマスクを形成し、シリコン基板１に異方性エッチングを行い、素子分離用トレンチ２を形成する。素子分離用トレンチ２を埋め込むように酸化シリコン等の絶縁層を堆積し、シリコン基板１表面上の不要の絶縁層を化学機械研磨（ＣＭＰ）により除去することにより、トレンチ内に絶縁膜を埋め込んだシャロートレンチアイソレーション（ＳＴＩ）による素子分離領域３を形成した。

ＦＩＧ．１Ｂに示すように、９６５℃の酸素雰囲気中でシリコン基板１の活性領域４表面に厚さ１．０ｎｍのゲート酸化膜５を形成した。

ＦＩＧ．１Ｃに示すように、１．５ｋＷのマイクロ波によって励起した窒素プラズマから導出した活性窒素によって、４５０℃の雰囲気中でゲート絶縁膜５に窒素を導入した。酸化シリコン膜表面に窒素が導入され、窒化酸化シリコン膜５ｘとなる。活性窒素導入は、米国カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能であるリモートプラズマ窒化装置を用いた。

ＦＩＧ．７Ａは、リモートプラズマ窒化装置の構成を概略的に示す．プラズマ発生チャンバ２１にはＮ_２ガスが導入され、窒素プラズマを発生させる．窒素プラズマから活性窒素（ラジカル）が発生し、反応チャンバ２２内に供給される。反応チャンバ2には、多数のランプを含むランプ加熱装置２３が備えられ、ウエハ２４を加熱できる。

ＦＩＧ．１Ｄに示すように、１０５０℃の窒素雰囲気中でアニール処理を行ない、活性窒素導入により生じ得た基板のダメージを回復させた。窒化酸化シリコン膜５ｘは、アニール処理により窒化酸化シリコン膜５ｙとなる。

ＦＩＧ．１Ｅに示すように、ゲート絶縁膜上に厚さ１００ｎｍの多結晶シリコン層をＣＶＤで堆積し、レジストパターンを用いてパターニングすることにより、ゲート長０．５μｍ〜１．０μｍ程度のゲート電極６を形成した。ゲート絶縁膜５ｙもパターニングされ、ゲート絶縁膜５ｚとなった。

ゲート電極をパターニングした後、ｐ型不純物であるＢをイオン注入し、エクステンション領域７を形成した。その後、ゲート電極を覆うように基板上に厚さ約６０ｎｍの酸化シリコン膜を化学気相堆積（ＣＶＤ）により堆積し、リアクティブイオンエッチングを行い、平坦面上の酸化シリコン膜を除去し、ゲート電極側壁上にのみサイドウォールスペーサ８を残した。

サイドウォールスペーサ８形成後、さらにｐ型不純物Ｂをイオン注入し、高濃度ソース／ドレイン領域９を形成した。イオン注入工程においては、ゲート電極６にもｐ型不純物Ｂがイオン注入される。その後、層間絶縁膜を形成し、ソース／ドレイン領域、ゲート電極を露出する開口を形成し、電極を形成した。このようにしてサンプルＳ１を得た。

なお、比較のためＦＩＧ．１Ｃに示す活性窒素導入工程の後、ＦＩＧ．１Ｄに示すアニール処理は行なわず、ＦＩＧ．１Ｅに示すように、ＭＯＳＦＥＴを形成した比較用サンプルＳ２も作成した。

ＦＩＧ．１Ｆは、作成した２種類のＭＯＳＦＥＴの特性を示すグラフである。図中横軸は、ゲート電圧Ｖｇから閾値Ｖｔｈを差引いたＶｇ−Ｖｔｈを単位Ｖで示す。縦軸は、相互コンダクタンスＧｍに反転容量換算膜厚Ｔｅｆｆを乗算し、さらにチャネル領域の幅Ｗと長さＬの比Ｗ／Ｌを乗算した正規化相互コンダクタンスを単位ｍＳ×ｎｍで示す。相互コンダクタンスがゲート絶縁膜の厚さ及びチャネル領域の大きさに係わらず正規化される。

活性窒素導入後、窒素雰囲気中１０５０℃でアニール処理を行なったサンプルＳ１の特性ｓ１は、窒素雰囲気中のアニール処理を行なわなかったサンプルＳ２の特性ｓ２と比べ、ほぼ全領域でより高い相互コンダクタンスを示している。アニール処理により、ＭＯＳＦＥＴの特性が向上したことが明らかである。キャリアの移動度が向上し、飽和電流が向上したものと考えられる。

このようにして、活性窒素の導入後アニール処理を行なうことにより、トランジスタの特性が向上することが判明したが、アニール処理の条件によって特性向上がどのように変化するかをさらに調べた。アニール処理の雰囲気として、窒素（Ｎ_２）、一酸化窒素（ＮＯ）、酸素（Ｏ_２）を用いた。

先ず、ＦＩＧ．１Ａに示す工程同様の工程により、シリコン基板に素子分離領域３を形成した。ＦＩＧ．１Ｂに示す工程同様の工程により、温度９６５℃のＯ_２雰囲気中でシリコン基板表面を熱酸化し、厚さ１．２ｎｍのゲート酸化膜５を形成した。

その後、ＦＩＧ．１Ｃに示す工程と同様の窒化工程を基板温度５５０℃で行なった。窒素を導入した段階で、ゲート絶縁膜の膜厚は、エリプソメータによる測定で１．４５７ｎｍであった。

ＦＩＧ．２Ａに示すように、第３のサンプルＳ３に対しては、窒素導入後窒素雰囲気中１０５０℃のアニール処理を行なった。このアニール処理は、不活性ガス中でのアニール処理である。

ＦＩＧ．２Ｂに示すように、第４のサンプルＳ４に対しては、窒素導入後ＮＯ雰囲気中９５０℃のアニール処理を行なった。このアニール処理は酸化、窒化を伴うアニール処理である。その後、窒素雰囲気中１０５０℃のアニール処理を行なった。この段階でエリプソメータで測定したゲート絶縁膜の膜厚は１．５３８ｎｍであった。第３のサンプルと較べると、第４のサンプルに対してはＮＯ中のアニール処理が追加されている。ＮＯ中アニール処理により増加した膜厚は０．０８１ｎｍであった。

ＦＩＧ．２Ｃに示すように、第５のサンプルＳ５に対しては、窒素導入後酸素（Ｏ_２）雰囲気中１０００℃のアニール処理を行った。このアニール処理は、酸化を伴うアニール処理である。その後、窒素雰囲気中１０５０℃のアニール処理を行なった。第３のサンプルと較べると、第５のサンプルに対してはＯ_２中のアニール処理が追加されている。

なお、各アニール処理は、ラピッドサーマルアニールＲＴＡにより行ない、ごく短時間である。その後、第１、第２のサンプル同様絶縁ゲート電極、ソース／ドレイン領域を形成した。

ＦＩＧ．２Ｄは、作成した第３、第４及び第５のサンプルの特性を示すグラフである。横軸及び縦軸はＦＩＧ．１Ｆ同様である。

第１のサンプルとゲート絶縁膜の厚さ、活性窒素導入時の温度が若干異なる第３のサンプルＳ３の特性ｓ３は、ＦＩＧ．１Ｆの特性ｓ１とほぼ同様であった。活性窒素導入後ＮＯ雰囲気中９５０℃の（窒化、酸化）アニール処理を行なったサンプルＳ４の特性ｓ４は、明かな向上を示した。活性窒素導入後酸素雰囲気中１０００℃の（酸化）アニール処理を行なったサンプルＳ５の特性ｓ５は、両者の中間の特性であった。

これらの結果をまとめると、活性窒素導入後、アニール処理を行なうと相互コンダクタンスが向上することが明かである。酸素雰囲気中でアニール処理を行っても、窒素雰囲気中のアニール処理の場合と較べ相互コンダクタンスは向上するが、さらにアニール処理をＮＯ雰囲気中の窒化酸化アニールで行なった時が最も相互コンダクタンスが高くなる。

これは、ＮＯ雰囲気中のアニールによれば、基板側の界面近傍にシリコン−酸素−窒素（Ｓｉ−Ｏ−Ｎ）結合が効率よく形成されるためと、発明者は考えている。

但し酸化性、又は窒化酸化性雰囲気中でのアニール処理は、基板の酸化、又は窒化酸化を生じさせ、ゲート絶縁膜が厚くなる。実効ゲート絶縁膜厚２ｎｍ以下のトランジスタを作成する場合、膜厚増加の少ないＮＯ雰囲気中のアニール処理がより好ましいであろう。ＮＯガス雰囲気中でのアニール処理による絶縁膜厚の増加は０．２ｎｍ以下とすることが好ましい。厚さ１．７ｎｍ以下のゲート絶縁膜を得る場合、初期の酸化膜厚は１．５ｎｍ以下とすることが好ましい。

従来技術で述べたように、シリコン酸窒化膜に活性窒素（ラジカル）を導入することが提案されている。本発明者は、下記の2種類の製造方法によって形成したゲート絶縁膜を有する半導体装置において、信頼性評価であるTDDB（time dependentdielectric breakdown）の測定を行った。（１）、（２）の製造方法において、酸化膜厚,活性窒素導入，NO熱処理、N2熱処理は順番が異なるが、それぞれの処理内容は同一のものである。
（１）熱酸化膜を形成後に、ＮＯガス雰囲気で熱処理した後に、活性窒素によって窒素を導入し、しかる後にＮ2ガス雰囲気にて熱処理したゲート絶縁膜、と
（２）熱酸化膜を形成後、活性窒素によって窒素を導入し、しかる後にＮＯガス雰囲気中で熱処理し、更にそれよりも高温のＮ２ガス雰囲気にて熱処理したゲート絶縁膜。

上記測定にてストレス印加後に破壊判定基準以下であった歩留まりを比較すると、（１）のサンプルでは０％であったが、（２）のサンプルでは８８％と両者に大きな差が生じた。

すなわち（２）のサンプルは、（１）のサンプルとほぼ同様な絶縁膜中での窒素分布を有するが,信頼性面での効果の差が大きい。この理由は活性窒素導入処理後に行うＮＯ雰囲気での熱処理によって、基板側の界面近傍にシリコン−酸素−窒素（Ｓｉ−Ｏ−Ｎ）結合が効率よく形成されるためと、本発明者は考えている。

なお、ＮＯガス雰囲気中でのアニールの後、更にそれより高温のＮ_２ガス雰囲気での熱処理を行ったのは、ＮＢＴＩ特性を改善するためであリ、必須の工程ではない。

プラズマ窒化装置として、リモートプラズマ窒化装置の他、同じ米国カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なデカップルドＲＦ窒素プラズマ装置が知られている。

ＦＩＧ．７Ｂは、デカップルドＲＦ窒素プラズマ装置の構成を概略的に示す。この装置においては、下部にサンプル２７を収容する反応室２５の頂部上に設けたコイル２６のＲＦ励起により窒素プラズマを発生させる。窒素プラズマは反応室の上壁に沿う、サンプル２７から離れた領域内にのみ発生する。この装置を以下ＤＰＮと略記する。

ＤＰＮ窒化装置を用い、２種類のサンプルを形成した。

ＦＩＧ．３Ａは、２種類のサンプルＳ６、Ｓ７及び比較用のサンプルＳ８の作成条件を示す。

先ず、ＦＩＧ．１Ａ、１Ｂに示す工程と同様の工程により、９００℃の酸素雰囲気中で厚さ０．８５ｎｍの酸化シリコン膜をランプアニール装置で成膜した。その後、ＤＰＮ装置内でＲＦ電力７００Ｗで窒素プラズマを励起し、室温雰囲気中で下方に配置した基板の酸化シリコン膜に活性窒素を導入した。

第６のサンプルＳ６に対しては、活性窒素導入後、１０００℃の減圧酸素雰囲気中で酸化アニール処理（ＲＴＯ）を行なった後、１０５０℃の窒素雰囲気中でアニール処理（ＲＴＡ）を行なった。

第７のサンプルＳ７に対しては、活性窒素導入後、９５０℃のＮＯガス雰囲気中で窒化酸化アニール処理（ＲＴＮＯ）を行ない、続いて１０５０℃の窒素雰囲気中でアニール処理（ＲＴＡ）を行なった。比較のため、酸化シリコン膜のみでゲート絶縁膜を形成したサンプルＳ８も２種類作成した。

ＦＩＧ．３Ｂは、これらのサンプルの測定結果を示す。横軸が反転容量換算膜厚Ｔｅｆｆを単位ｎｍで示し、縦軸がゲートリーク電流Ｉｇを単位（Ａ／ｃｍ２）で示す。酸化シリコン膜のみでゲート絶縁膜を形成したサンプルの特性ｓ８は、×印で示した２点であり、外挿すると直線のようになる。

第６のサンプルＳ６の特性ｓ６は、比較サンプルＳ８の特性ｓ８より下方にあり、ゲートリーク電流が減少できることを示している。

第７のサンプルＳ７の測定点ｓ７は、ＮＯ中の窒化酸化アニール処理であり、酸化が抑えられ、実効ゲート絶縁膜厚が測定点ｓ６よりも薄くなっている。又、特性ｓ８と比べ下方に存在し、サンプルＳ６同様ゲートリーク電流が低減できることを示している。

ＦＩＧ．３Ｂの特性において、ゲートリーク電流の低減度合いは２つのサンプルＳ６、Ｓ７でほぼ同等である。サンプルＳ７は、実効ゲート絶縁膜厚を０．０１３ｎｍ薄くできている。また、相互コンダクタンスＧｍも優れており、半導体装置の特性として、ゲート長４０ｎｍのＭＯＳトランジスタにおいて飽和電流が３．６％向上できた。

さらに、活性窒素を導入したゲート絶縁膜中で窒素がどのように分布するかを２次イオン質量分析（ＳＩＭＳ）によって調べた。活性窒素導入装置としてはＤＰＮを用い、活性窒素導入後のアニール処理を酸素雰囲気中、ＮＯ雰囲気中の２種類で行なった。

ＦＩＧ．４Ａの表は、２種類のサンプルの作成工程を概略的に示す。第９のサンプルＳ９は、９００℃の酸素雰囲気中で厚さ０．８ｎｍの酸化シリコン膜をランプアニール装置によって成膜し、７００ＷのデカップルドＲＦ窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入（ＤＰＮ）した。その後、１０００℃の減圧酸素雰囲気中でアニール処理ＲＴＯを行ない、続いて１０５０℃の窒素雰囲気中でアニール処理（ＲＴＡ）を行なった。

第１０のサンプルＳ１０は、第９のサンプルＳ９同様厚さ０．８ｎｍの酸化シリコン膜を形成し、ＤＰＮ装置により活性窒素を導入した後、９５０℃のＮＯガス雰囲気中のアニール処理（ＲＴＮＯ）を行ない、さらに１０５０℃窒素雰囲気中のアニール処理（ＲＴＡ）を行なった。

ＦＩＧ．４Ｂは、これら２種類のサンプルの測定結果を示すグラフである。
横軸が表面からの深さを単位ｎｍで示し、縦軸が測定された窒素濃度を単位（ａｔｏｍｓ／ｃｃ）で示す。酸素雰囲気中でアニール処理を行なったサンプルの特性ｓ９は、表面近傍においてより高いピーク値を有し、深さと共に徐々に窒素濃度は減少している。測定範囲内で１桁以上の窒素の濃度の変化を示しているがゲート絶縁膜とシリコン基板との界面が途中に存在する。

窒化酸化膜の膜厚は１．３２４ｎｍ、窒素濃度のピークは８．６ａｔ％、基板との界面における窒素濃度は３．６ａｔ％であった。界面での窒素濃度はピーク窒素濃度の１／２以下である。

活性窒素導入後ＮＯ雰囲気中でアニール処理を行なったサンプルＳ１０の特性ｓ１０は、表面側のピークが幾分平坦に広がっているように見えるが、活性窒素導入による窒素分布とＮＯ雰囲気中のアニール処理による窒素分布とが含まれるはずである。その後特性ｓ９よりも若干高い窒素濃度を示しながら深さと共に減少する傾向を示し、ある程度深い位置からは特性ｓ９とほぼ同様の分布である。

窒化酸化膜の膜厚は１．１７４ｎｍ、窒素濃度のピークは７．６ａｔ％、基板との界面における窒素濃度は４．９ａｔ％であった。窒化酸化膜の厚さを増加させれば、基板界面での窒素濃度をピーク窒素濃度の１／２以下とすることも可能であろう。基板との界面における窒素濃度は、いずれも５ａｔ％以下である。

表面側での窒素濃度をより高く、基板との界面での窒素濃度をより低くする観点からはＯ２等の酸化性雰囲気中でのアニールがより好適であろう。但し、膜厚の増加は窒化酸化性雰囲気中でのアニールより大きい。窒化酸化膜の厚さを薄く抑え、優れた駆動能力を有するトランジスタを形成する観点からは、ＮＯ等の窒化酸化性雰囲気中でのアニールが好適であろう。

いずれの測定結果においても、窒素濃度はゲート絶縁膜表面側にピークを有し、深さと共にシリコン基板との界面に向って減少を続けている。従って、ゲート絶縁膜中に多量の窒素を導入し、ボロンの突き抜けを有効に抑制できると共に、シリコン基板との界面における窒素濃度は、好ましくは５ａｔ％以下に、抑制し、チャネル領域における移動度の低下を抑制できることが分る。

さらに、酸化シリコン膜の表面近傍のみに活性窒素が導入されることを期待して、デカップルドＲＦプラズマの励起エネルギを７００Ｗから５００Ｗに下げた条件で実験を行った。

ＦＩＧ．６Ａの表は、３種類のサンプルの作成工程を概略的に示す。第１１のサンプルＳ１１は、９００℃の酸素雰囲気中で厚さ０．８ｎｍの酸化シリコン膜をランプアニール装置によって成膜し、５００ＷのデカップルドＲＦ窒素プラズマによって室温雰囲気中、バイアス電界なしでゲート酸化膜中に活性窒素を導入（ＤＰＮ）した。その後、１０００℃の減圧酸素雰囲気中でアニール処理（ＲＴＯ）を行ない、続いて１０５０℃の窒素雰囲気中でアニール処理（ＲＴＡ）を行なった。

第１２のサンプルＳ１２は、第１１のサンプル同様、９００℃の酸素雰囲気中で厚さ０．８ｎｍの酸化シリコン膜をランプアニール装置によって成膜し、５００ＷのデカップルドＲＦ窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入（ＤＰＮ）した。その後、９５０℃の減圧ＮＯ雰囲気中でアニール処理（ＲＴＮＯ）を行ない、続いて１０５０℃の窒素雰囲気中でアニール処理（ＲＴＡ）を行なった。

第１３のサンプルＳ１３は、第１１のサンプル同様、９００℃の酸素雰囲気中で厚さ０．８ｎｍの酸化シリコン膜をランプアニール装置によって成膜し、５００ＷのデカップルドＲＦ窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入（ＤＰＮ）した。その後、１０００℃の減圧酸素雰囲気中でアニール処理（ＲＴＯ）を行ない、続いて９５０℃の減圧ＮＯ雰囲気中でアニール処理（ＲＴＮＯ）を行ない、さらに１０５０℃の窒素雰囲気中でアニール処理（ＲＴＡ）を行なった。ＮＯ雰囲気中のアニールの後、さらに高温でＲＴＡを行なうのは、ＮＢＴＩ特性の改善のためであり、必須の工程ではない。

ＦＩＧ．６Ｂは、これら３種類のサンプルの測定結果を示すグラフである。横軸が表面からの深さを単位ｎｍで示し、縦軸が測定された窒素濃度を単位（atoms/cc)で示す。

酸素雰囲気中でアニール処理を行った第１１のサンプルＳ１１の特性ｓ１１は、表面近傍においてより高いピーク値を有し、深さと共に徐々に窒素濃度は減少している。測定範囲内で１桁以上の窒素濃度変化を示している。ゲート絶縁膜とシリコン基板との界面が途中に存在する。

窒化酸化膜の膜厚は１．１８９ｎｍ、窒素濃度のピークは７．５ａｔ％、基板との界面における窒素濃度は２．２ａｔ％であった。界面での窒素濃度は、ピーク窒素濃度の１／２以下である。

活性窒素導入後、ＮＯ雰囲気中でアニール処理を行なった第１２のサンプルＳ１２の特性ｓ１２は、表面近傍のピークが幾分増加し、広がっている。その後、特性Ｓ１１よりも若干高い窒素濃度を示しながら、深さと共に減少する傾向を示すが、界面に近づくと窒素量が増加して、表面と界面近傍とで２つのピークを有する特徴的な分布を示す。ＮＯ雰囲気中のアニール処理は、基板との界面近傍に窒素を導入する傾向があるようである。

窒化酸化膜の膜厚は１．１７０ｎｍ、窒素濃度のピークは７．８ａｔ％、基板との界面における窒素濃度は４．８ａｔ％であった。

活性窒素導入後、酸素雰囲気のアニールに続いてＮＯ雰囲気のアニールを行なった第１３のサンプルＳ１３の特性ｓ１３は、表面側のピークは酸素アニールのサンプルの特性ｓ１１と同等である。ｓ１１の特性と差があるように見えるが、２次イオン質量分析（ＳＩＭＳ）の測定誤差内の違いである。界面に近づくと窒素量が増加して、ＮＯ雰囲気中で界面が効果的に窒化されていることが確認できる。

窒化酸化膜の膜厚は１．１５７ｎｍ、窒素濃度のピークは７．４ａｔ％、基板との界面における窒素濃度は２．４ａｔ％であった。

活性窒素導入後、ＮＯ雰囲気中でアニール処理を行い、特性を改善しても、基板との界面での窒素濃度は５ａｔ％以下に抑えることができる。条件を選択することにより、界面での窒素濃度を表面での窒素濃度の１／２以下にすることも可能である。サンプルＳ１２，Ｓ１３の特性ｓ１２、ｓ１３から、活性窒素導入による窒素分布とＮＯ雰囲気中のアニール処理による窒素分布とをそれぞれ制御することにより、種々の窒素分布を実現できることが判る。活性窒素導入による鋭い分布形状を余り崩すことなく、ＮＯ雰囲気中アニールにより界面近傍に窒素を導入することも可能である。ゲート絶縁膜表面と基板との界面とで異なる要請による異なる窒素濃度を実現することも容易になる。

ＦＩＧ．５Ａ〜５Ｄは、以上の実験結果に基づいた、本発明の実施例による半導体装置の製造方法を示す断面図である。

ＦＩＧ．５Ａに示すように、シリコン基板１にＳＴＩによる素子分離領域３を形成する。ＳＴＩの素子分離領域で画定された活性領域中に所望のイオン注入を行ない、ｎ型ウエル４ｎ、ｐ型ウエル４ｐを形成する。なお、２つのウエルのみを示すが、同時に複数のウエルが形成される。

露出しているシリコン基板表面に８００℃のパイロジェニック酸化を行ない、厚さ７ｎｍの酸化シリコン膜１１を形成する。なお、パイロジェック酸化は酸素中で水素を燃焼させた雰囲気により酸化を行なう方法である。厚さ７ｎｍのゲート酸化膜は、動作電圧３Ｖ程度のＭＯＳＦＥＴを作成するためのゲート絶縁膜となる。

低電圧動作をさせるＭＯＳＦＥＴを作成する活性領域においては、成長した酸化シリコン膜１１をエッチングで除去する。９６５℃の酸素雰囲気中でドライ酸化を行ない、厚さ１．２ｎｍの酸化シリコン膜１２を形成する。厚さ１．２ｎｍのゲート酸化膜は、たとえば動作電圧１〜１．２Ｖ程度のＭＯＳＦＥＴを作成するためのゲート絶縁膜となる。なお、シリコン基板表面に自然酸化膜が存在する場合、水素ラジカル等の還元性雰囲気で自然酸化膜を除去してもよい。清浄なシリコン表面を酸化することにより良質の酸化シリコン膜を形成できる。

２種類の厚さを有するゲート絶縁層を形成する場合を説明したが、３種類以上の厚さのゲート絶縁層を形成してもよい。

この酸化により先に形成した厚い酸化シリコン膜１１も若干成長する。薄いゲート絶縁膜１２を有するウエルもｎ型及びｐ型が形成される。

ＦＩＧ．５Ｂに示すように、１．５ｋＷのマイクロ波によって得られたＲＰＮ窒素プラズマにより、５５０℃の雰囲気中でゲート絶縁膜１１、１２に活性窒素を導入する。活性窒素を導入され、ゲート絶縁膜は窒化酸化シリコン膜１１ｘ、１２ｘとなる。

ＦＩＧ．５Ｃに示すように、９５０℃のＮＯガス雰囲気中でアニール処理を行なう。ＮＯガスにより、ゲート絶縁膜はさらに酸窒化され、ダメージが回復する。このようにして、ゲート絶縁膜１１ｙ、１２ｙが形成される。引き続き、ＮＢＴＩ特性の劣化を抑制する等のために、窒素雰囲気中でさらに高温のアニール処理を行なってもよい。

その後、ゲート絶縁膜上に厚さ１００ｎｍの多結晶シリコン層を形成し、レジストパターンを用いて所望のゲート長にパターニングする。薄いゲート絶縁膜１２ｙの上には、ゲート長４０ｎｍのゲート電極を形成する。

図５Ｄに示すように、パターニングしたゲート電極及びｎチャネル領域、ｐチャネル領域を選択するレジストマスクをマスクとし、ｎ型不純物、ｐ型不純物のイオン注入を行ない、エクステンション領域７ｐ、７ｎを作成する。その後、厚さ約６０ｎｍの酸化シリコン膜を堆積し、ＲＩＥを行なうことによりサイドウォールスペーサ８を形成する。サイドウォールスペーサを有するゲート電極及びｎチャネル領域、ｐチャネル領域を分離するレジストマスクを用い、ｎ型不純物、ｐ型不純物をイオン注入し、ソース／ドレイン領域９ｎ、９ｐを形成する。

その後、必要に応じて露出しているシリコン表面にシリサイド化を行ない、層間絶縁膜で覆う。層間絶縁膜２に開口を形成し、引出しプラグを形成し、さらに必要な配線、層間絶縁膜の形成を行なう。

このようにして、薄いゲート絶縁層と厚いゲート絶縁層を有し、薄いゲート絶縁層においてもボロンの突き抜けを抑制し、かつチャネル領域の移動度の低下を抑制したＣＭＯＳ集積回路を形成する。

このような工程により、２ｎｍ以下、特に１．７ｎｍ以下の薄い実効ゲート絶縁膜厚を有し、ボロン突き抜けを防止でき、かつチャネル領域の移動度低減を抑制することのできる半導体装置が形成される。

このように、上述の実施例によれば、ゲート絶縁膜中に表面側で高く、シリコン基板との界面で低い窒素濃度を導入し、ボロンのゲート絶縁膜突き抜けを抑制し、かつチャネル領域における移動度低減を抑制できる。

以上実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。例えば、目的に応じて、ＮＯ中の窒化酸化アニールに代え、不活性ガスで希釈したＮＯ中のアニールなどを用いてもよい。半導体基板上に初めに形成する絶縁膜として酸化シリコン膜に代え、基板との界面で３ａｔ％以下の窒素を含む窒化酸化シリコン膜を形成してもよい。窒化酸化シリコン膜上に高い誘電率を有するハイｋ材料の膜を積層してもよい。

ＦＩＧ．７Ｃは、ｈｉｇｈ−ｋ（高誘電率）材料の膜を積層した構成を示す。ｈｉｇｈ−ｋ材料は、酸化シリコンより著しく大きな誘電率を有する。例えば、シリコン基板３０表面に、７５０℃の酸素雰囲気中で厚さ０．５８ｎｍの酸化シリコン膜３１をランプアニール装置によって成膜し、５００ＷのデカップルドＲＦ窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入（ＤＰＮ）した。その後、９００℃のＮＯガス雰囲気中のアニール処理（ＲＴＮＯ）を行ない、さらに１０５０℃窒素雰囲気中のアニール処理（ＲＴＡ）を行なった。この窒化酸化膜厚は、０．８０ｎｍであった。下地酸化膜厚、プラズマ窒化強度、ＮＯガスアニール温度、時間等の調整で、さらに薄膜化することも可能であろう。この酸化窒化膜上に、Ａｌ，Ｈｆ，Ｚｒ等の酸化膜、それらの酸化シリケート膜等のハイｋ材料膜３２を形成することで、半導体基板とハイｋ材料との反応を防止し、かつ信頼性および駆動能力の優れたゲート絶縁膜を提供できる。

その他種々の変更、修飾、組み合わせ、等が可能なことは当業者に自明であろう。

微細化の進んだＭＯＳトランジスタの製造に適している。

ＦＩＧｓ．１Ａ〜１Ｆは、本発明者が行った実験及びその結果を説明するための断面図及びグラフである。ＦＩＧｓ．２Ａ〜２Ｄは、本発明者が行った実験及びその結果を説明するための断面図及びグラフである。ＦＩＧｓ．３Ａ、３Ｂは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。ＦＩＧｓ．４Ａ、４Ｂは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。ＦＩＧｓ．５Ａ〜５Ｄは、本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。ＦＩＧｓ．６Ａ，６Ｂは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。ＦＩＧｓ．７Ａ，７Ｂ，７Ｃは、リモートプラズマ窒化装置、デカップルドＲＦ窒素プラズマ装置の構成を概略的に示す断面図、およびハイｋ材料を用いたゲート絶縁層の構成を概略的に示す断面図である。

Claims

半導体基板の表面をＯ _２雰囲気中で熱酸化して、前記半導体基板の活性領域上に酸化シリコン層からなるゲート絶縁層を形成する工程と、
前記半導体基板を第１温度とし、前記酸化シリコン層表面側から活性窒素により窒素を導入する工程と、
次いで、前記半導体基板にＮＯガス雰囲気中での第２温度での第１アニール処理を施す工程と、
前記第１アニール処理の後、前記第２温度より高温の第３温度での不活性ガス中での第２アニール処理を施す工程と、
を含み、
前記第１アニール処理による前記酸化シリコン層の膜厚増加は０．２ｎｍ以下であることを特徴とする半導体装置の製造方法。
前記活性窒素は、ラジカル窒素又はプラズマから発生した窒素である請求項１記載の半導体装置の製造方法。
前記第２温度は前記第１温度よりも高温である請求項１または２記載の半導体装置の製造方法。
前記第１アニール処理は、Ｎ _２、Ａｒ、Ｈｅのいずれかを含む不活性ガスで希釈されたＮＯガス雰囲気中で行なわれる請求項１〜３のいずれか１項記載の半導体装置の製造方法。
さらに、前記第１アニール処理の前に、酸素雰囲気中または不活性ガスで希釈した酸素雰囲気中で第３アニールを行う工程を含む請求項１〜４のいずれか１項記載の半導体装置の製造方法。
前記活性領域上に形成する前記酸化シリコン層は、厚さ１．５ｎｍ以下である請求項１〜５のいずれか１項記載の半導体装置の製造方法。
前記第１アニール処理後の、前記ゲート絶縁層の前記半導体基板との界面での窒素濃度は、５ａｔ％以下である請求項１〜６のいずれか１項記載の半導体装置の製造方法。
前記半導体基板表面を熱酸化する工程の前に、前記半導体基板を還元性雰囲気中で第４アニール処理し、自然酸化膜を除去する工程を含む請求項１〜７のいずれか１項記載の半導体装置の製造方法。
前記半導体基板の前記活性領域上に前記ゲート絶縁層を形成する工程は、領域により厚さの異なる絶縁層を形成する請求項１〜８のいずれか１項記載の半導体装置の製造方法。