[go: up one dir, main page]

JP2001093903A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001093903A
JP2001093903A JP27117599A JP27117599A JP2001093903A JP 2001093903 A JP2001093903 A JP 2001093903A JP 27117599 A JP27117599 A JP 27117599A JP 27117599 A JP27117599 A JP 27117599A JP 2001093903 A JP2001093903 A JP 2001093903A
Authority
JP
Japan
Prior art keywords
oxide film
nitrogen
film
silicon
nitrogen oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP27117599A
Other languages
English (en)
Inventor
Mikio Wakamiya
宮 幹 夫 若
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27117599A priority Critical patent/JP2001093903A/ja
Priority to US09/667,793 priority patent/US6498365B1/en
Publication of JP2001093903A publication Critical patent/JP2001093903A/ja
Priority to US10/305,153 priority patent/US6607990B2/en
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 電極界面側の窒素濃度を高くするようにする
ことで、窒素濃度や濃度分布を制御可能とした半導体装
置及びその製造方法を提供する。 【解決手段】 シリコン基板１上に熱酸化膜２を形成
し、この熱酸化膜２の上に更に、シリコン膜３を形成
し、続いて予め定められた温度および圧力下で、ＮＯお
よびＮ２ Ｏのガス雰囲気中で、シリコン膜３を酸化し
て、その上に、窒素酸化膜4を形成し、次に、ＮＯ、Ｎ
２ＯおよびＯ２のガス雰囲気中で、シリコン膜３を 酸
化し、シリコン基板１上の膜を全て窒素酸化膜とし、そ
の後、窒素酸化膜の上にシリコン膜５を堆積し、ゲート
電極の加工、ソースおよびドレインの形成を行う工程に
おいて、温度や圧力を制御することにより、窒素濃度や
濃度分布を制御する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、ゲート酸化膜の形成工程に特
徴をもたせたものに関するものである。
【０００２】
【従来技術】一般に、半導体製造における窒素酸化膜形
成プロセスにおいては、ソースガスとしてＮＯないしは
Ｎ2Ｏガスを用いる。この場合、窒素濃度分布の最大ピ
ークは、Ｓｉ基板側に形成される。
【０００３】ところが、この窒素は、固定電荷を有する
ため、Ｓｉ基板側で窒素濃度が高すぎると、トランジス
タのしきい値が変動し、更にチャネル電流が低下する等
の問題がある。
【０００４】そこで、窒素濃度のピーク位置をＳｉ基板
界面から遠ざけるため、通常は、窒素酸化膜の形成後
に、再度、酸化を行う必要がある。ところが、この場
合、再酸化に伴う膜中の窒素の低下や再酸化の不均一に
より、ゲート信頼性の低下等の問題を起こすことがあ
る。
【０００５】以上のように、従来の半導体装置製造方法
では、窒素濃度と濃度分布を任意に制御することが困難
であるという問題点があった。
【０００６】一方、フラッシュメモリのゲート酸化膜の
形成に当たっては、ソースガスとしてＮＨ3 ガスを使用
して生成される窒素酸化膜を用いる場合がある。
【０００７】このようにソースガスとしてＮＨ3 ガスを
使用した場合、窒素酸化膜中の窒素プロファイルは、窒
素濃度分布の最大ピークが、窒素酸化膜の表面と、Ｓｉ
基板側との両方に形成されるという特徴がある。このよ
うな特性は、フラッシュメモリのように、電子をゲート
電極とＳｉ基板の両方向から注入するデバイスにおいて
は、電子トラップおよびホールトラップの低減に有効で
ある。
【０００８】ところが、ソースガスにＮＨ3 を用いた場
合、窒素酸化膜中に、窒素に加えて水素が取り込まれて
しまう、という問題点がある。
【０００９】水素は、電子トラップサイトとして作用す
るため、ゲート酸化膜の信頼性を向上させるためには、
可能な限り、これを低減する必要がある。そのため、窒
素酸化膜の形成後に再酸化を行う必要があるが、この際
に、前工程においてＳｉ基板にドーピングした不純物が
拡散し、トランジスタのしきい値が変動し、さらにチャ
ネル電流の低下を引き起こす場合がある。さらには、追
加酸化の工程において窒素が外方拡散し、窒素酸化膜表
面側の窒素濃度が低下してしまい、求められる電気的特
性が得られなくなる場合がある。
【００１０】以上のように、ＮＨ3 ガスを用いても、従
来の半導体装置製造方法では、窒素濃度と濃度分布を任
意に制御するのが困難であるという問題点がある。
【００１１】
【発明が解決しようとする課題】以上述べたように、従
来の半導体装置製造方法は、ＮＯないしはＮ2 Ｏガス
や、ＮＨ3 ガスを用いて、窒素酸化膜を形成した後に、
再酸化して、ゲート酸化膜を形成するように構成されて
いたので、窒素濃度や、濃度分布を任意に制御すること
が困難であるという問題点があった。
【００１２】本発明は、上記のような従来技術の問題点
を解消し、ゲート酸化膜に用いる窒素酸化膜形成工程に
おいて、電極界面側の窒素濃度を高くするようにするこ
とで、窒素濃度や濃度分布を制御可能とした半導体装置
及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置は、トランジスタのゲート酸化を
窒素酸化膜によって構成し、この窒素酸化膜において
は、電極側に窒素濃度のピーク値が存するように設定さ
れていることを特徴とする半導体装置を提供するもので
ある。
【００１４】上記目的を達成するための本発明の半導体
装置製造方法は、シリコン基板上に酸化膜もしくは窒素
酸化膜を形成する第１の工程と、この酸化膜若しくは窒
素酸化膜上にシリコン膜を形成する第２の工程と、この
シリコン膜表面に窒素酸化膜を形成する第３工程と、こ
のシリコン膜を全酸化する第４工程と、を有することを
特徴とする半導体装置の製造方法を提供するものであ
る。
【００１５】
【発明の実施の形態】以下、図面を参照しながら、発明
の実施の形態を説明する。 実施例１．図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本
発明の実施例１の半導体装置製造方法を、工程を追って
説明するための、製造段階にある半導体装置の断面図で
ある。
【００１６】今、図１（Ａ）に示すように、通常の工程
に従い、シリコン基板１の上に、ゲート酸化膜として熱
酸化膜２を約６０オングストローム形成し、さらにこの
熱酸化膜２上にＬＰ−ＣＶＤ法にて、ポリシリコン膜ま
たはアモルファスシリコン膜をシリコン膜３として約２
０オングストローム積層する。
【００１７】続いて、図１（Ｂ）に示すように、チャン
バ内の温度を９００℃、圧力を４００Ｔｏｒｒに制御し
た状態で、ＮＯ、Ｎ2 Ｏガスを導入する。その結果、シ
リコン膜３は酸化され、同時にシリコン膜３と、その上
に形成された窒素酸化膜４の界面には、窒素が偏析する
ことになる。図面は、この状態を模式的に示している。
【００１８】この状態で、ＮＯ、Ｎ2 ＯまたはＯ2 ガス
の通ガスを続けると、シリコン膜３は全て酸化されてし
まい、最終的には、図１（Ｃ）に示すように、シリコン
基板１上に約１００オングストロームの窒素酸化膜４が
形成される。図面は、この状態を模式的に示している。
【００１９】この時の、窒素濃度の最大ピーク濃度は、
約1〜５ａｔｍ％であり、ゲート電極からの、不純物拡
散をブロックするには、十分な濃度である。
【００２０】図２は、本実施例において形成された窒素
酸化膜中の窒素プロファイルを示すものであり、２０オ
ングストロームのシリコン膜３、８０オングストローム
の熱酸化膜２、その下にあるシリコン基板1に対応付け
て、窒素酸化膜表面からの距離に対する窒素濃度の関係
を示している。図面からも明らかなように、窒素濃度分
布の最大ピーク位置は、シリコン基板１よりも約８０オ
ングストローム離れた位置に形成されている。
【００２１】続いて、図１（Ｄ）に示すように、通常の
プロセスフローに従い、窒素酸化膜４の上に、シリコン
膜５堆積し、図示のように、ゲート電極を加工し、ソー
スおよびドレイン形成のために、ＢＦ２のイオンインプ
ランテーションを施す。
【００２２】本実施例では、ゲート電極には、イオンイ
ンプランテーションされた不純物のＢがドーピングされ
ており、ゲート酸化膜には窒素酸化膜４を用いているた
め、後の熱工程でゲート酸化膜を介してのシリコン基板
１側への不純物拡散は生じない。このため、形成される
トランジスタのしきい値や電圧シフトは起こらない。ま
た、窒素濃度ピークが、シリコン基板１から離れている
ため、従来から問題とされていた、トランジスタのしき
い値の変動や、チャネル電流の低下も発生しない。
【００２３】なお、本実施例では、熱酸化膜２を８０オ
ングストローム、シリコン膜３を２０オングストローム
としたが、これらの膜厚を、任意に変えることにより、
最終的な窒素酸化膜厚や窒素濃度分布の最大ピーク位置
を、任意に設定することが可能である。
【００２４】また、本実施例では、窒素酸化膜形成の温
度を９００℃とする場合を例示したが、９００℃に限ら
ず、６００℃〜１０００℃の範囲で、任意に設定可能で
ある。また、圧力も、４００Ｔｏｒｒに限定されるもの
ではなく、１〜７６０Ｔｏｒｒの範囲で任意に選択可能
である。実施例２．本発明の実施例２の半導体装置製造
方法は、実施例１と同様に、シリコン基板の上に、ゲー
ト酸化膜として、熱酸化膜を約１００オングストローム
形成し、続いてウェハ温度４００℃、チャンバ内の圧力
を５Ｔｏｒｒとして、ＲＦ化においてＮ2 ガスを１ＳＬ
Ｍ流し、熱酸化膜の表面に窒素プラズマをスパッタす
る。この時の、窒素濃度分布の最大ピークの濃度は、約
１〜５ａｔｍＡ％である。続いて、９００℃のＯ2 雰囲
気にて熱処理を行い、窒素とシリコンを結合させる。こ
の後は、実施例１と同様、通常のプロセスフローに従
い、シリコン膜を堆積し、ゲート電極を加工し、ソー
ス、ドレイン形成のためのイオンインプランテーション
工程へと進む。
【００２５】この実施例２も、実施例１と同様に、後の
熱工程におけるゲート酸化膜を介してのシリコン基板側
への不純物拡散は抑制され、従来から問題とされてき
た、トランジスタのしきい値の変動およびチャネル電流
低下を防止できる。
【００２６】なお、本実施例では、ウェハ温度を４００
℃としたが、この温度は、３５０℃〜４８０℃の範囲で
任意に設定可能である。また、圧力も、０．５〜１５Ｔ
ｏｒｒの範囲内で、自由に設定可能である。そして、こ
れらの条件を変えることにより、最終的な窒素濃度や、
窒素濃度分布の最大ピーク位置を任意に設定することが
可能である。 実施例３．図３（Ａ）、（Ｂ）、（Ｃ）は、本発明の実
施例２の半導体装置製造方法を、工程を追って説明する
ための、製造段階にある半導体装置の断面図である。こ
の実施例３は、フラッシュメモリのトンネル酸化膜の製
造工程に、本発明を適用した場合を例示している。
【００２７】図３（Ａ）に示すように、通常の工程に従
い、温度９００℃、圧力４００Ｔｏｒｒに設定されたチ
ャンバ内において、シリコン基板１の上にＮＯまたはＮ
2 Ｏガスを導入し、シリコン基板１上に、窒素酸化膜４
を２０オングストローム形成する。
【００２８】続いて、実施例１と同様に、窒素酸化膜４
にＬＰ−ＣＶＤ法にてシリコン膜３を約４０オングスト
ローム積層する。
【００２９】次に、再び、温度９００℃、圧力４００Ｔ
ｏｒｒに制御したチャンバ内に、ＮＯまたはＮ2 Ｏガス
を導入することにより、図３（Ｂ）に示すように、シリ
コン膜３を酸化し、窒素酸化膜４Ａを形成する。
【００３０】その結果、シリコン基板１と窒素酸化膜
４、シリコン膜３と窒素酸化膜４の界面に窒素が偏析す
る。
【００３１】この後、ＮＯ、Ｎ2 Ｏ、Ｏ2 ガスの導入を
続けると、シリコン膜３は全て酸化されてしまい、最終
的には、図３（Ｃ）に示すように、シリコン基板１の上
には約１００オングストロームの窒素酸化膜４が形成さ
れる。
【００３２】図４は、本実施例において形成された窒素
酸化膜中の窒素プロファイルを示すものであり、１００
オングストロームの窒素酸化膜４と、その下にあるシリ
コン基板１に対応付けて、窒素酸化膜表面からの距離に
対する窒素濃度の関係を示している。図面からも明らか
なように、窒素濃度分布の最大ピーク位置は、シリコン
基板１と窒素酸化膜４の界面および、これよりも約８０
オングストローム離れた位置の、２箇所に形成される。
【００３３】続いて、通常のフローに従い、フローティ
ングゲートとなるＳｉ膜とシリサイド膜を積層し、電極
加工工程に進む。
【００３４】本実施例のように、窒素酸化膜をＮＯ、Ｎ
2 Ｏガスを用いて形成することにより、ＮＨ3 ガスを用
いて窒素酸化膜を形成した場合と比較して、膜中の水素
濃度を低く抑制できるので、電気的な特性を向上するこ
とができる。さらには、ＮＨ 3 ガスを用いた場合に必要
な水素抜きの熱工程が不要になるため、水素抜き工程の
弊害とされている窒素抜けや、シリコン基板中の不純物
拡散によるトランジスタのしきい値変動などの不具合も
防止できる。
【００３５】また、本実施例においては、初期に形成す
る窒素酸化膜４を、２０オングストローム、シリコン膜
３の厚さを４０オングストロームとしたが、初期に形成
する窒素酸化膜４の膜厚や、シリコン膜３の厚さを変え
ることにより、最終的な窒素酸化膜厚や、窒素濃度分布
の最大ピーク位置を任意に設定することが可能である。
【００３６】また、本実施例２では、窒素酸化膜形成の
温度を９００℃とする場合を例示したが、９００℃に限
らず、６００℃〜１０００℃の範囲で、任意に設定可能
である。また、圧力も、４００Ｔｏｒｒに限定されるも
のではなく、１〜７６０Ｔｏｒｒの範囲で任意に選択可
能である。
【００３７】なお、実施例２においても、窒素のドーピ
ングを行ってもよい。また、実施例２に、実施例１の工
程を組み合わせてもよい。
【００３８】
【発明の効果】以上述べたように、本発明の半導体装置
製造方法によれば、窒素酸化膜中の窒素濃度のピーク位
置を任意に設定できるようになり、またＮＨ3 ガスを用
いた場合と比較して、水素抜きの工程が不要となり、こ
の工程に起因する不具合を防止できるため、ゲート酸化
膜の電気的な特性を向上することができるという効果が
ある。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体装置製造方法の工程
を（Ａ）〜（Ｄ）で示す工程説明図。
【図２】実施例１において形成された窒素酸化膜中の窒
素プロファイル図。
【図３】本発明の実施例２の半導体装置製造方法の工程
を（Ａ）〜（Ｃ）で示す工程説明図。
【図４】実施例１において形成された窒素酸化膜中の窒
素プロファイル図。
【符号の説明】
１ シリコン基板 ２ 熱酸化膜 ３ シリコン膜 ４ 窒素酸化膜 ５ シリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/792 Ｆターム(参考） 5F001 AA70 AB02 AG21 AG23 5F058 BA20 BC11 BD01 BD04 BD15 BF52 BF55 BF59 BF60 BF62 BF64 BF72 BF74 BH01 BH03 BJ01 5F083 EP17 EP22 ER03 ER07 ER09 ER22 JA05 PR15 PR21 5F101 BA43 BB02 BH02 BH06

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】トランジスタのゲート酸化膜を窒素酸化膜
    によって構成し、この窒素酸化膜においては、電極側に
    窒素濃度のピーク値が存するように設定されていること
    を特徴とする半導体装置。
  2. 【請求項２】シリコン基板上に酸化膜もしくは窒素酸化
    膜を形成する第１の工程と、 この酸化膜もしくは窒素酸化膜上にシリコン膜を形成す
    る第２の工程と、 このシリコン膜表面に窒素酸化膜を形成する第３工程
    と、 このシリコン膜を全酸化する第４工程と、 を有することを特徴とする半導体装置の製造方法。
  3. 【請求項３】シリコン基板上に熱酸化膜を形成する第１
    の工程と、 前記熱酸化膜の上にシリコン膜を形成する第２の工程
    と、 あるガス雰囲気中で、前記シリコン膜を酸化してシリコ
    ン酸化膜を形成すると共に、前記シリコン膜と前記シリ
    コン酸化膜の界面に窒素を偏析させる第３の工程と、 あるガス雰囲気中で、前記シリコン膜をさらに酸化し
    て、前記シリコン膜を全て酸化して窒素酸化膜を形成す
    る第４の工程と、を備えることを特徴とする半導体装置
    製造方法。
  4. 【請求項４】シリコン基板上に熱酸化膜を形成する第１
    の工程と、 あるガスを流し、前記熱酸化膜の表面に窒素スパッタす
    る第２の工程と、 あるガス雰囲気中にて熱処理を行い、窒素とシリコンを
    結合させ、窒素酸化膜とする第３の工程と、 を備えることを特徴とする半導体装置製造方法。
  5. 【請求項５】あるガス雰囲気中で、シリコン基板上に第
    １の窒素酸化膜を形成する第１の工程と、 前記窒素酸化膜上にシリコン膜を形成する第２の工程
    と、 あるガス雰囲気中で、前記シリコン膜をさらに酸化し、
    前記シリコン膜上に第２の窒素酸化膜を形成する第３の
    工程と、 あるガス雰囲気中で、前記シリコン膜をさらに酸化し
    て、前記シリコン基板上の膜を全て酸化して窒素酸化膜
    を形成する第４の工程と、 を備えることを特徴とする半導体装置製造方法。
JP27117599A 1999-09-24 1999-09-24 半導体装置及びその製造方法 Abandoned JP2001093903A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27117599A JP2001093903A (ja) 1999-09-24 1999-09-24 半導体装置及びその製造方法
US09/667,793 US6498365B1 (en) 1999-09-24 2000-09-22 FET gate oxide layer with graded nitrogen concentration
US10/305,153 US6607990B2 (en) 1999-09-24 2002-11-27 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27117599A JP2001093903A (ja) 1999-09-24 1999-09-24 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001093903A true JP2001093903A (ja) 2001-04-06

Family

ID=17496399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27117599A Abandoned JP2001093903A (ja) 1999-09-24 1999-09-24 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6498365B1 (ja)
JP (1) JP2001093903A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004097925A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
JP2005197642A (ja) * 2003-12-30 2005-07-21 Hynix Semiconductor Inc 半導体素子の酸化膜形成方法
WO2006049130A1 (ja) * 2004-11-05 2006-05-11 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JPWO2004097925A1 (ja) * 2003-04-30 2006-07-13 富士通株式会社 半導体装置の製造方法
US7514376B2 (en) 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506668B2 (ja) * 2000-11-17 2004-03-15 沖電気工業株式会社 読み出し専用不揮発性メモリの製造方法
TWI252541B (en) * 2004-03-17 2006-04-01 Nanya Technology Corp Method for growing a gate oxide layer on a silicon surface with preliminary N2O anneal
KR100668954B1 (ko) * 2004-12-15 2007-01-12 동부일렉트로닉스 주식회사 박막트랜지스터 제조 방법
JP2006253311A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体装置及びその製造方法
US7531411B2 (en) * 2005-10-12 2009-05-12 Macronix International Co., Ltd. Apparatus and method for a non-volatile memory structure comprising a multi-layer silicon-rich, silicon nitride trapping layer
KR101942504B1 (ko) * 2012-08-31 2019-01-28 에스케이하이닉스 주식회사 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674788A (en) * 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
US5789776A (en) * 1995-09-22 1998-08-04 Nvx Corporation Single poly memory cell and array
US5981364A (en) * 1995-12-06 1999-11-09 Advanced Micro Devices, Inc. Method of forming a silicon gate to produce silicon devices with improved performance
KR100207504B1 (ko) * 1996-03-26 1999-07-15 윤종용 불휘발성 메모리소자, 그 제조방법 및 구동방법
US5969397A (en) * 1996-11-26 1999-10-19 Texas Instruments Incorporated Low defect density composite dielectric
JP3648015B2 (ja) * 1997-05-14 2005-05-18 株式会社ルネサステクノロジ 半導体装置
JPH1167760A (ja) 1997-08-08 1999-03-09 Sony Corp 半導体装置の製造方法
US6017808A (en) * 1997-10-24 2000-01-25 Lsi Logic Corporation Nitrogen implanted polysilicon gate for MOSFET gate oxide hardening
US6180543B1 (en) * 1999-07-06 2001-01-30 Taiwan Semiconductor Manufacturing Company Method of generating two nitrogen concentration peak profiles in gate oxide
US6342437B1 (en) * 2000-06-01 2002-01-29 Micron Technology, Inc. Transistor and method of making the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004097925A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
JPWO2004097925A1 (ja) * 2003-04-30 2006-07-13 富士通株式会社 半導体装置の製造方法
US7514376B2 (en) 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
JP5121142B2 (ja) * 2003-04-30 2013-01-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2005197642A (ja) * 2003-12-30 2005-07-21 Hynix Semiconductor Inc 半導体素子の酸化膜形成方法
WO2006049130A1 (ja) * 2004-11-05 2006-05-11 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JPWO2006049130A1 (ja) * 2004-11-05 2008-05-29 株式会社日立国際電気 半導体装置の製造方法
US7795156B2 (en) 2004-11-05 2010-09-14 Hitachi Kokusai Electric Inc. Producing method of semiconductor device
JP4745247B2 (ja) * 2004-11-05 2011-08-10 株式会社日立国際電気 半導体装置の製造方法
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6498365B1 (en) 2002-12-24
US20030077864A1 (en) 2003-04-24
US6607990B2 (en) 2003-08-19

Similar Documents

Publication Publication Date Title
JP2652108B2 (ja) 電界効果トランジスタおよびその製造方法
US6617624B2 (en) Metal gate electrode stack with a passivating metal nitride layer
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
US6458714B1 (en) Method of selective oxidation in semiconductor manufacture
US6309927B1 (en) Method of forming high K tantalum pentoxide Ta2O5 instead of ONO stacked films to increase coupling ratio and improve reliability for flash memory devices
KR100624290B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2001093903A (ja) 半導体装置及びその製造方法
JP4093855B2 (ja) 半導体素子の製造方法
JP2001308207A (ja) 不揮発性半導体記憶装置の製造方法
JP4582837B2 (ja) 半導体装置の製造方法
US6274429B1 (en) Use of Si-rich oxide film as a chemical potential barrier for controlled oxidation
US7015107B2 (en) Method of manufacturing semiconductor device
KR100482758B1 (ko) 반도체 소자의 제조 방법
US6759296B2 (en) Method of manufacturing a flash memory cell
US6162684A (en) Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices
KR100281135B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP2003060198A (ja) 半導体装置及びその製造方法
JP2850668B2 (ja) 半導体装置の製造方法
KR100419023B1 (ko) 반도체 소자의 제조 방법
JP2004207613A (ja) 半導体装置及びその製造方法
JP2000340644A (ja) 半導体装置の製造方法
US7675128B2 (en) Method for forming a gate insulating layer of a semiconductor device
JPH03227069A (ja) 半導体記憶装置の製造方法
JP3499769B2 (ja) 酸化膜の形成方法、キャパシタ
JPH06163533A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040604

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040716