[go: up one dir, main page]

JP4919586B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4919586B2
JP4919586B2 JP2004175803A JP2004175803A JP4919586B2 JP 4919586 B2 JP4919586 B2 JP 4919586B2 JP 2004175803 A JP2004175803 A JP 2004175803A JP 2004175803 A JP2004175803 A JP 2004175803A JP 4919586 B2 JP4919586 B2 JP 4919586B2
Authority
JP
Japan
Prior art keywords
film
fluorine
silicon
gate electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004175803A
Other languages
English (en)
Other versions
JP2005353999A (ja
Inventor
泰之 田村
隆興 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004175803A priority Critical patent/JP4919586B2/ja
Priority to TW093138723A priority patent/TWI256081B/zh
Priority to US11/013,541 priority patent/US7138692B2/en
Publication of JP2005353999A publication Critical patent/JP2005353999A/ja
Priority to US11/463,924 priority patent/US7541246B2/en
Application granted granted Critical
Publication of JP4919586B2 publication Critical patent/JP4919586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体装置およびその製造方法に関し、より詳細には、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置およびその製造方法に関する。
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置ではトランジスタなどの素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
ゲート絶縁膜を構成する材料としては、従来よりＳｉＯ２（酸化ケイ素）膜が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア（電子および正孔）がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）２００１によれば、６５ｎｍ世代と考えられている２００７年には、シリコン酸化膜換算膜厚（または、等価酸化膜厚（ＥＯＴ，ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ））で１．２ｎｍ〜１．６ｎｍのゲート絶縁膜が要求されている。しかしながら、ＳｉＯ２膜を用いた場合には、トンネル電流によるゲートリーク電流が許容値を超えてしまうことから、ＳｉＯ２膜に代わる新たな材料の採用が必要とされている。
そこで、ＳｉＯ２膜に代えて、より比誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）としては、現在、ＨｆＯ２（酸化ハフニウム）膜、ＨｆＡｌＯｘ（ハフニウムアルミネート）膜およびＨｆＳｉＯｘ（ハフニウムシリケート）膜などが注目されている。
しかし、Ｈｉｇｈ−ｋ膜では層分離や結晶化などの現象が起こりやすいために、ゲート電極に含まれるボロン（Ｂ）がＨｉｇｈ−ｋ膜を通り抜けて基板に到達し、トランジスタの閾値電圧を大きく変化させるという問題があった。これに対しては、従来より、Ｈｉｇｈ−ｋ膜中に窒素（Ｎ）を含有させることによってボロンの突き抜けを抑制する方法が提案されている（例えば、非特許文献１および２参照。）。
ディエター・ケイ・シュローダー（Ｄｉｅｔｅｒ Ｋ．Ｓｃｈｒｏｄｅｒ）ら、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、２００３年、ｐ．１−１８ エム・エイ・クエベド−ロペス（Ｍ．Ａ．Ｑｕｅｖｅｄｏ−Ｌｏｐｅｚ）ら、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、２００３年、ｐ．４６６９−４６７０
しかしながら、Ｈｉｇｈ−ｋ膜に窒素を含有させると、基板に対して低い電圧を高温下でゲート電極に印加し続けたときの駆動能力の低下（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ，以下、ＮＢＴＩという。）が大きくなるという問題があった。これに対して、Ｈｉｇｈ−ｋ膜中に含まれるフッ素は、ＮＢＴＩなどの信頼性を改善するが、ボロンの突き抜けを助長するという問題があった。
このように、窒素とフッ素は、ボロンの突き抜けの問題とＮＢＴＩの問題に対して、それぞれ相反する効果をもたらす。したがって、従来のように、両者を単純に混合させただけではこれらの問題を同時に解決することはできない。
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ボロンの突き抜けの問題とＮＢＴＩの問題とをともに解消することのできる半導体装置およびその製造方法を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本願の第１の発明は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置において、ゲート絶縁膜は、少なくともハフニウム、酸素、フッ素および窒素を含み、フッ素の濃度は、シリコン基板との界面付近で高くてゲート電極に近づくほど漸次減少し、窒素の濃度は、ゲート電極との界面付近で高くてシリコン基板に近づくほど漸次減少することを特徴とするものである。
本願の第１の発明において、シリコン基板との界面付近におけるフッ素の濃度は１×１０１９ｃｍ−３以上であることが好ましい。また、ゲート電極との界面付近における窒素の濃度は１×１０２０ｃｍ−３以上であることが好ましい。
本願の第２の発明は、シリコン基板に素子分離領域を形成する工程と、このシリコン基板にフッ素をイオン注入する工程と、シリコン基板を熱酸化して、シリコン基板の表面にフッ素含有シリコン酸化膜を形成する工程と、このフッ素含有シリコン酸化膜の上に高誘電率絶縁膜を形成する工程と、この高誘電率絶縁膜の上に窒化シリコン膜を形成する工程と、この窒化シリコン膜の上にシリコン膜を形成する工程と、このシリコン膜を加工してゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法に関する。
本願の第２の発明は、ゲート電極を形成する工程の後に、このゲート電極をマスクとして窒化シリコン膜、高誘電率絶縁膜およびフッ素含有シリコン酸化膜を加工し、ゲート絶縁膜を形成する工程をさらに有することができる。
本願の第３の発明は、シリコン基板に素子分離領域を形成する工程と、このシリコン基板を熱酸化して、シリコン基板の表面にシリコン酸化膜を形成する工程と、このシリコン酸化膜の上に高誘電率絶縁膜を形成する工程と、この高誘電率絶縁膜の表面をプラズマ窒化処理する工程と、このプラズマ窒化処理後の高誘電率絶縁膜の上にシリコン膜を形成する工程と、このシリコン膜を加工してゲート電極を形成する工程と、このゲート電極をマスクとして、シリコン基板にフッ素をイオン注入する工程と、シリコン基板を熱処理してフッ素を拡散させ、シリコン酸化膜をフッ素含有シリコン酸化膜にする工程とを有することを特徴とする半導体装置の製造方法に関する。
本願の第３の発明において、シリコン膜を形成する工程の後に、さらに、このシリコン膜の上にシリコン酸化膜を形成する工程を有することが好ましい。この場合、ゲート電極を形成する工程は、このシリコン酸化膜とシリコン膜とを加工する工程である。
また、本願の第３の発明は、ゲート電極を形成する工程の後に、このゲート電極をマスクとした高誘電率絶縁膜と、この高誘電率絶縁膜の下層のシリコン酸化膜との加工によってゲート絶縁膜を形成する工程をさらに有することができる。この場合、ゲート電極を形成する工程は、シリコン膜を加工する工程であってもよいし、シリコン膜と、このシリコン膜の上に形成されたシリコン酸化膜とを加工する工程であってもよい。
本願の第２および第３の発明において、フッ素をイオン注入する際のドーズ量は、１×１０１２ｃｍ−２〜１×１０１６ｃｍ−２の範囲内とすることが好ましい。
また、本願の第２および第３の発明において、高誘電率絶縁膜は、ＨｆＯ２膜、ＨｆＡｌＯｘ膜およびＨｆＳｉＯｘ膜よりなる群から選ばれるいずれか１の膜とすることができる。
本願の第１の発明によれば、ゲート絶縁膜が、少なくともハフニウム、酸素、フッ素および窒素を含み、フッ素の濃度は、シリコン基板との界面付近で高くてゲート電極に近づくほど漸次減少し、窒素の濃度は、ゲート電極との界面付近で高くてシリコン基板に近づくほど漸次減少するので、シリコン基板との界面付近ではフッ素による影響が支配的となって、ＮＢＴＩなどの信頼性を効果的に向上させることができる。一方、ゲート電極との界面付近では、窒素による影響が支配的となって、ゲート電極からのボロンの突き抜けを効果的に抑制することができる。
また、本願の第２の発明によれば、フッ素含有シリコン酸化膜の上に高誘電率絶縁膜を形成した後、この高誘電率絶縁膜の上に窒化シリコン膜を形成するので、フッ素の濃度が、シリコン基板との界面付近で高くてゲート電極に近づくほど漸次減少し、窒素の濃度が、ゲート電極との界面付近で高くてシリコン基板に近づくほど漸次減少するゲート絶縁膜を形成することができる。これにより、信頼性の向上とボロンの突き抜けの解消とを同時に実現することができる。
さらに、本願の第３の発明によれば、シリコン酸化膜の上に高誘電率絶縁膜を形成した後、この高誘電率絶縁膜の表面をプラズマ窒化処理し、その後、ゲート電極をマスクとしてシリコン基板にフッ素をイオン注入し、シリコン酸化膜をフッ素含有シリコン酸化膜にするので、フッ素の濃度が、シリコン基板との界面付近で高くてゲート電極に近づくほど漸次減少し、窒素の濃度が、ゲート電極との界面付近で高くてシリコン基板に近づくほど漸次減少するゲート絶縁膜を形成することができる。これにより、信頼性の向上とボロンの突き抜けの解消とを同時に実現することができる。
実施の形態１．
図１は、本実施の形態にかかる半導体装置の断面図の一例である。図に示すように、シリコン基板１の上には、ゲート絶縁膜１２とゲート電極８とが形成されている。そして、本発明では、ゲート絶縁膜１２が、少なくともハフニウム、酸素、フッ素および窒素を含み、フッ素の濃度は、シリコン基板１との界面付近で高くてゲート電極８に近づくほど漸次減少し、窒素の濃度は、ゲート電極８との界面付近で高くてシリコン基板１２に近づくほど漸次減少することを特徴としている。
図２〜図９を用いて、本実施の形態によるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法について説明する。尚、これらの図において、同じ符号を用いた部分は同じ部分であることを示している。
まず、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域２を形成する。次に、シリコン基板１を熱酸化して、シリコン基板１の表面にシリコン酸化膜（ＳｉＯ２膜）３を形成する。これにより、図２に示す構造が得られる。
本実施の形態は、図２の状態で、シリコン基板１にフッ素（Ｆ）をイオン注入することを第１の特徴としている。この際、フッ素のドーズ量は１×１０１２ｃｍ−２〜１×１０１６ｃｍ−２の範囲内であることが望ましく、一例として、５×１０１５ｃｍ−２とすることができる。
本実施の形態において、シリコン酸化膜３は、フッ素を注入する際にシリコン基板１の表面が汚染されるのを防ぐ働きを有している。したがって、フッ素の注入を終えた後は、フッ酸水溶液などを用いたウェットエッチングによってシリコン酸化膜３を除去する（図３）。尚、本実施の形態においては、シリコン酸化膜３は必ずしも必要ではなく、素子分離領域２の形成に続いてフッ素の注入を行ってもよい。
次に、シリコン基板１を熱酸化すると、シリコン基板１の表面にフッ素を含むシリコン酸化膜（以下、フッ素含有シリコン酸化膜という。）４が形成される（図４）。フッ素含有シリコン酸化膜４の膜厚は、例えば０．５ｎｍ程度とすることができる。
フッ素含有シリコン酸化膜４を形成した後は、この上にＨｉｇｈ−ｋ膜５を形成する（図５）。本実施の形態においては、Ｈｉｇｈ−ｋ膜として、ハフニウム（Ｈｆ）および酸素（Ｏ）を含むものを用いる。具体的には、ＨｆＯ２（酸化ハフニウム）膜、ＨｆＡｌＯｘ（ハフニウムアルミネート）膜またはＨｆＳｉＯｘ（ハフニウムシリケート）膜などを用いることができる。例えば、フッ素含有シリコン酸化膜４の上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、膜厚３ｎｍ程度のＨｆＳｉＯｘ膜を形成することができる。
Ｈｉｇｈ−ｋ膜５を形成した後は、ＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ、高温熱処理）を施すことによって、Ｈｉｇｈ−ｋ膜５の改質処理を行うことが好ましい。これにより、Ｈｉｇｈ−ｋ膜５に含まれる不純物に起因する水素の量を１０分の１程度にまで減少させることができる。また、一般に、Ｈｉｇｈ−ｋ膜５の表面には不純物としてのＣ（炭素）が吸着され易い。しかし、ＰＤＡを施すことによって、こうした不純物も除去することができる。
次に、Ｈｉｇｈ−ｋ膜５の上に窒化シリコン（ＳｉＮ）膜６を形成する（図６）。窒化シリコン膜６は、例えば、ＣＶＤ法によって形成された膜厚１ｎｍ程度の膜とすることができる。このように、本実施の形態においては、Ｈｉｇｈ−ｋ膜とゲート電極との間に窒化シリコン膜を形成することを第２の特徴としている。
次に、窒化シリコン膜６の上に、ゲート電極材料としての多結晶シリコン膜７を形成する（図７）。多結晶シリコン膜７は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成した、膜厚１５０ｎｍ程度の膜とすることができる。尚、本実施の形態においては、多結晶シリコン膜の代わりにアモルファスシリコン膜を用いてもよい。また、シリコン膜の代わりにシリコンゲルマニウム膜を用いてもよい。
次に、多結晶シリコン膜７に適当な不純物をイオン注入した後に、フォトリソグラフィー法を用いて多結晶シリコン膜７をゲート電極の形状に加工する。また、さらに、窒化シリコン膜６、Ｈｉｇｈ−ｋ膜２４およびシリコン酸化膜２３も加工することによって、図８に示すゲート電極８およびゲート絶縁膜１２が得られる。
次に、ゲート電極８をマスクにして、シリコン基板１に適当な不純物をイオン注入する。その後、熱処理による活性化を行い、エクステンション領域９を形成する。
尚、短チャネル効果を抑制するために、エクステンション領域９の周囲の不純物濃度を上昇させてハロー領域（図示せず）を形成してもよい。
次に、膜厚１００ｎｍ程度のシリコン酸化膜（図示せず）をＬＰＣＶＤ法を用いて全面に形成した後、反応性イオンエッチングによって、ゲート電極８およびゲート絶縁膜１２の側壁部を除いてシリコン酸化膜を除去する。これにより、ゲート電極８およびゲート絶縁膜１２の側壁部にサイドウォール１０を形成する。
次に、サイドウォール１０の形成されたゲート電極８をマスクとして、シリコン基板１に適当な不純物を注入する。その後、熱処理による活性化を行うことによってソース・ドレイン拡散層１１を形成する（図９）。
このように、本実施の形態では、フッ素含有シリコン酸化膜４、Ｈｉｇｈ−ｋ膜５および窒化シリコン膜６を順に形成した後にゲート電極８を形成する。ここで、フッ素含有シリコン酸化膜４、Ｈｉｇｈ−ｋ膜５および窒化シリコン膜６は、本実施の形態におけるゲート絶縁膜１２を構成している。
窒化シリコン膜６の形成工程の後、複数回の熱処理を経ることによって、ゲート絶縁膜を構成する各膜の間で原子の拡散が起こる。これにより、フッ素がＨｉｇｈ−ｋ膜５や窒化シリコン膜６へと拡散していく一方で、窒素もＨｉｇｈ−ｋ膜５やフッ素含有シリコン膜４へと拡散していく。しかしながら、本実施の形態では、元々、フッ素はＨｉｇｈ−ｋ膜５の下層に局在化しており、窒素はＨｉｇｈ−ｋ膜５の上層に局在化している。したがって、拡散後であってもゲート絶縁膜の深さ方向にフッ素および窒素が均一に分布するようになることはない。
すなわち、本実施の形態によれば、フッ素濃度については、シリコン基板１との界面付近で高くて、ゲート電極８に近づくほど漸次減少し、窒素の濃度については、ゲート電極８との界面付近で高くて、シリコン基板１に近づくほど漸次減少するゲート絶縁膜が得られる。本実施の形態においては、シリコン基板１との界面付近におけるフッ素の濃度が１×１０１９ｃｍ−３以上であることが好ましい。また、ゲート電極８との界面付近における窒素の濃度が１×１０２０ｃｍ−３以上であることが好ましい。
図１０は、本実施の形態におけるゲート絶縁膜について、ゲート絶縁膜の深さ方向に組成が変化する様子を示した図の一例である。尚、図では、Ｈｉｇｈ−ｋ膜としてＨｆＳｉＯｘ膜を用いている。また、深さ４０Å付近が、フッ素含有シリコン膜とシリコン基板との界面である。
図１０より、熱処理によって、フッ素含有シリコン酸化膜からＨｆＳｉＯｘ膜および窒化シリコン膜へフッ素が拡散していることが分かる。また、窒化シリコン膜からもＨｆＳｉＯｘ膜およびフッ素含有シリコン膜へ窒素が拡散していることが分かる。しかしながら、フッ素の濃度はシリコン基板の側で高く、ゲート電極の側に近づくほど次第に低くなる。反対に、窒素の濃度はゲート電極の側で高く、シリコン基板の側に近づくほど次第に低くなる。
ゲート絶縁膜中の組成分布を上記のようにすることによって、次のような効果を得ることができる。すなわち、シリコン基板との界面付近では、フッ素が多く存在するのに対し窒素はほとんど存在しないので、フッ素による影響が支配的となって、ＮＢＴＩなどの信頼性を効果的に向上させることができる。一方、ゲート電極との界面付近では、窒素が多く存在するのに対しフッ素はほとんど存在しないので、窒素による影響が支配的となって、ゲート電極からのボロンの突き抜けを効果的に抑制することができる。したがって、本発明によれば、単純にフッ素と窒素を混合させたにすぎない従来の半導体装置では実現できなかった、信頼性の向上とボロンの突き抜けの解消とを両立させることが可能になる。
図１１は、深さ方向に組成分布が異なる３種類のゲート絶縁膜を用意し、それぞれのＣ−Ｖ曲線を比較した結果の一例である。尚、図では、Ｈｉｇｈ−ｋ膜としてＨｆＳｉＯｘ膜を用いている。図において、本発明とは、ゲート絶縁膜がシリコン基板側で高いフッ素濃度を有し、ゲート電極側で高い窒素濃度を有する場合である。また、比較例１とは、ゲート絶縁膜がその深さ方向に均一な窒素濃度を有するとともに、ゲート電極側で高いフッ素濃度を有する場合である。さらに、比較例２とは、ゲート絶縁膜がフッ素を含まず、その深さ方向に均一な窒素濃度を有する場合である。
図１１より、比較例１では、ゲート電極からのボロンの突き抜けが助長されるために、Ｃ−Ｖ曲線がプラス側にシフトしていることが分かる。一方、本発明のＣ−Ｖ曲線は、比較例２とほとんど変わらない。このことは、本発明によれば、ゲート絶縁膜中にフッ素が存在してもボロンの突き抜けを抑制できることを示している。
図１２は、図１１の３種類のゲート絶縁膜について、ＰＭＯＳＦＥＴ（Ｐ−ｃｈａｎｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の閾値ロールオフ特性を比較した結果の一例である。図より、比較例１では、ゲート電極からのボロンの突き抜けが助長されるために、閾値電圧が全体にプラス側にシフトするとともに、そのばらつきも大きくなっていることが分かる。一方、本発明の閾値電圧は、比較例２とほとんど変わらない。このことは、本発明によれば、ゲート絶縁膜中にフッ素が存在してもボロンの突き抜けを抑制できることを示している。
図１３は、図１１の３種類のゲート絶縁膜について、ＰＭＯＳＦＥＴのＮＢＴＩを比較した結果の一例である。図より、比較例２では全体に寿命の低下が著しくなり、信頼性が低下していることが分かる。一方、フッ素を加えることによって（本発明および比較例１）、比較例２に比較して長い寿命が得られるようになり、信頼性が向上することが分かる。特に、本発明によれば、比較例１に比較してさらに高い信頼性を達成することが可能になる。
実施の形態２．
図１４は、本実施の形態にかかる半導体装置の断面図の一例である。図に示すように、シリコン基板２１の上には、ゲート絶縁膜２８とゲート電極２７とが形成されている。そして、実施の形態１と同様に、ゲート絶縁膜２８が、少なくともハフニウム、酸素、フッ素および窒素を含み、フッ素の濃度は、シリコン基板２１との界面付近で高くてゲート電極２７に近づくほど漸次減少し、窒素の濃度は、ゲート電極２７との界面付近で高くてシリコン基板２１に近づくほど漸次減少することを特徴としている。尚、本実施の形態においてはシリコン酸化膜２６はなくてもよい。
図１５〜図２２を用いて、本実施の形態によるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法について説明する。尚、これらの図において、同じ符号を用いた部分は同じ部分であることを示している。
まず、シリコン基板２１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域２２を形成する（図１５）。次に、フッ酸水溶液などを用いてシリコン基板２１を洗浄する。これにより、シリコン基板２１の表面がウェットエッチングされて、清浄なシリコン基板２１の表面を露出させることができる。
次に、シリコン基板２１を熱酸化して、シリコン基板２１の表面にシリコン酸化膜（ＳｉＯ２膜）２３を形成する（図１６）。シリコン酸化膜２３の膜厚は、例えば０．５ｎｍ程度とすることができる。
次に、シリコン酸化膜２３の上にＨｉｇｈ−ｋ膜２４を形成する（図１７）。本実施の形態においては、Ｈｉｇｈ−ｋ膜２４として、ハフニウム（Ｈｆ）および酸素（Ｏ）を含むものを用いる。具体的には、ＨｆＯ２（酸化ハフニウム）膜、ＨｆＡｌＯｘ（ハフニウムアルミネート）膜またはＨｆＳｉＯｘ（ハフニウムシリケート）膜などを用いることができる。例えば、シリコン酸化膜２３の上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、膜厚３ｎｍ程度のＨｆＳｉＯｘ膜を形成することができる。
Ｈｉｇｈ−ｋ膜２４を形成した後は、ＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｋｉｎｇ、高温熱処理）を施すことによって、Ｈｉｇｈ−ｋ膜２４の改質処理を行うことが好ましい。これにより、Ｈｉｇｈ−ｋ膜２４に含まれる不純物に起因する水素の量を１０分の１程度にまで減少させることができる。また、一般に、Ｈｉｇｈ−ｋ膜２４の表面には不純物としてのＣ（炭素）が吸着され易い。しかし、ＰＤＡを施すことによって、こうした不純物も除去することができる。
本実施の形態においては、Ｈｉｇｈ−ｋ膜２４を形成した後に、Ｈｉｇｈ−ｋ膜２４に対しプラズマ窒化処理を行うことを第１の特徴としている。このようにすることによって、Ｈｉｇｈ−ｋ膜２４の表面付近での窒素濃度を高めることができる。図１８では、模式的に、Ｈｉｇｈ−ｋ膜２４中の窒化された部分を符合２４´で表している。
本発明においては、ＮＨ３ガスやＮＯｘ系のガスを含む雰囲気中で熱処理を行うことによってＨｉｇｈ−ｋ膜の窒化を図る方法は適当でない。本発明は、Ｈｉｇｈ−ｋ膜中における窒素濃度が、Ｈｉｇｈ−ｋ膜とゲート電極との界面付近で高く、シリコン基板の側に行くほど低くなるように分布させることに特徴があるからである。ＮＨ３ガスやＮＯｘ系のガスを含む雰囲気中における熱処理の場合、Ｈｉｇｈ−ｋ膜中の窒素濃度が上記のような分布にならず、シリコン基板の側でも相当程度の濃度を有してしまうことから好ましくない。同様に、イオン注入によってＨｉｇｈ−ｋ膜中に窒素を導入する方法も、窒素濃度をＨｉｇｈ−ｋ膜の表面付近で高くなるように制御することは困難であるため好ましくない。
また、本発明においては、Ｈｉｇｈ−ｋ膜の上にシリコン窒化膜などを堆積する方法も適当でない。例えば、シリコン窒化膜を堆積させた場合、Ｈｉｇｈ−ｋ膜中の窒素濃度が上記のような分布を持つようにすることは可能である。しかしながら、この方法では、ゲート絶縁膜の物理的膜厚が大きくなってしまう。これに対して、プラズマ窒化処理による場合には、ゲート絶縁膜の物理的膜厚を増加させることなしに、Ｈｉｇｈ−ｋ膜の表面付近に多くの窒素を導入することができる。
次に、Ｈｉｇｈ−ｋ膜２４の上に、ゲート電極材料としての多結晶シリコン膜２５を形成する。多結晶シリコン膜２５は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成した、膜厚１５０ｎｍ程度の膜とすることができる。尚、本実施の形態においては、多結晶シリコン膜の代わりにアモルファスシリコン膜を用いてもよい。また、シリコン膜の代わりにシリコンゲルマニウム膜を用いてもよい。
次に、多結晶シリコン膜２５に適当な不純物をイオン注入した後、多結晶シリコン膜２５の上にシリコン酸化膜２６を形成する（図１９）。シリコン酸化膜２６は、例えば、ＬＰＣＶＤ法により成膜した膜厚３０ｎｍ程度の膜とすることができる。
次に、フォトリソグラフィー法を用いて、シリコン酸化膜２６および多結晶シリコン膜２５をゲート電極の形状に加工する。また、さらに、Ｈｉｇｈ−ｋ膜２４およびシリコン酸化膜２３も加工することによって、図２０に示すゲート電極２７およびゲート絶縁膜２８が得られる。
本実施の形態においては、図２０の状態で、ゲート電極２７をマスクとしてシリコン基板２１にフッ素をイオン注入することを第２の特徴とする。この際、フッ素のドーズ量は１×１０１２ｃｍ−２〜１×１０１６ｃｍ−２の範囲内であることが望ましい。但し、本実施の形態においては、実施の形態１におけるよりもフッ素注入後の熱処理工程が少ないので、実施の形態１よりは少なめのドーズ量とすることができる。すなわち、実施の形態１のドーズ量は上記範囲の最大値側とすることが好ましく、実施の形態２のドーズ量は上記範囲の最小値側とすることが好ましい。また、注入エネルギーは、ゲート電極２７にフッ素が注入されない値に制御する。注入した後は熱処理を行い、フッ素を拡散させることによって、シリコン酸化膜２３中にフッ素を導入する。これにより、Ｈｉｇｈ−ｋ膜２４の下層をフッ素含有シリコン酸化膜２９とすることができる（図２１）。
尚、本実施の形態においては、多結晶シリコン膜２５の上にシリコン酸化膜２６が形成された状態でフッ素のイオン注入を行うので、多結晶シリコン膜２５へフッ素が注入されるのを防ぐことができる。したがって、ゲート電極中のフッ素に起因してボロンの突き抜けが起こるのを抑制することが可能になる。但し、ボロンの突き抜けの問題は、ゲート電極よりもゲート絶縁膜に起因するところが大きいので、本実施の形態においては、必ずしもシリコン酸化膜２６を設けなくてもよい。
次に、ゲート電極２７をマスクにして、シリコン基板２１に適当な不純物をイオン注入する。その後、熱処理による活性化を行うことによって、エクステンション領域３０を形成する。
尚、短チャネル効果を抑制するために、エクステンション領域３０の周囲の不純物濃度を上昇させてハロー領域（図示せず）を形成してもよい。
次に、膜厚１００ｎｍ程度のシリコン酸化膜（図示せず）をＬＰＣＶＤ法を用いて全面に形成した後、反応性イオンエッチングによって、ゲート電極２７およびゲート絶縁膜２８の側壁部を除いてシリコン酸化膜を除去する。これにより、ゲート電極２７およびゲート絶縁膜２８の側壁部にサイドウォール３１を形成する。
次に、サイドウォール３１の形成されたゲート電極２７をマスクとして、シリコン基板２１に適当な不純物を注入する。その後、熱処理による活性化を行うことによってソース・ドレイン拡散層３２を形成する（図２２）。
このように、本実施の形態では、シリコン酸化膜２３およびＨｉｇｈ−ｋ膜２４を順に形成した後、Ｈｉｇｈ−ｋ膜２４をプラズマ窒化処理してからこの上にゲート電極２７を形成する。そして、ゲート電極２７をマスクとしてシリコン基板２１にフッ素をイオン注入し、熱処理によってシリコン酸化膜２３中にフッ素を拡散させて、フッ素含有シリコン酸化膜２９を形成する。ここで、フッ素含有シリコン酸化膜２９およびＨｉｇｈ−ｋ膜２４はゲート絶縁膜を構成している。
上記のプラズマ窒化処理や、フッ素のイオン注入後の熱処理の後、複数回の熱処理を経ることによって、ゲート絶縁膜を構成する各膜の間で原子の拡散が起こる。これにより、窒素がＨｉｇｈ−ｋ膜２４からシリコン酸化膜２３（またはフッ素含有シリコン酸化膜２９）へと拡散していく一方で、フッ素もフッ素含有シリコン酸化膜２９からＨｉｇｈ−ｋ膜２４へと拡散していく。しかしながら、本実施の形態では、元々、フッ素はフッ素含有シリコン酸化膜２９に局在化しており、窒素はＨｉｇｈ−ｋ膜２４の表面付近に局在化している。したがって、拡散後であってもゲート絶縁膜２８の深さ方向にフッ素および窒素が均一に分布するようになることはない。
すなわち、本実施の形態によれば、フッ素濃度については、シリコン基板２１との界面付近で高く、ゲート電極２７に近づくほど漸次減少し、窒素の濃度については、ゲート電極２７との界面付近で高く、シリコン基板２１に近づくほど漸次減少するゲート絶縁膜が得られる。本実施の形態においては、シリコン基板２１との界面付近におけるフッ素の濃度が１×１０１９ｃｍ−３以上であることが好ましい。また、ゲート電極２７との界面付近における窒素の濃度が１×１０２０ｃｍ−３以上であることが好ましい。
ゲート絶縁膜中のフッ素および窒素の分布を上記のようにすることによって、次のような効果を得ることができる。すなわち、シリコン基板との界面付近では、フッ素が多く存在するのに対し窒素はほとんど存在しないので、フッ素による影響が支配的となって、ＮＢＴＩなどの信頼性を効果的に向上させることができる。一方、ゲート電極との界面付近では、窒素が多く存在するのに対しフッ素はほとんど存在しないので、窒素による影響が支配的となって、ゲート電極からのボロンの突き抜けを効果的に抑制することができる。したがって、本発明によれば、単純にフッ素と窒素を混合させたにすぎない従来の半導体装置では実現できなかった、信頼性の向上とボロンの突き抜けの解消とを両立させることが可能になる。
尚、本実施の形態においては、エクステンション領域の形成前にフッ素の注入を行ったが、本発明はこれに限られるものではない。例えば、エクステンション領域を形成する際のイオン注入と同時に行ってもよい。また、ハロー領域を形成する場合には、そのイオン注入と同時に行ってもよい。さらに、側壁絶縁膜の形成後に行ってもよいし、ソース・ドレイン拡散層を形成する際のイオン注入と同時に行ってもよい。
実施の形態１にかかる半導体装置の断面図である。 実施の形態１にかかる半導体装置の製造工程を示す断面図である。 実施の形態１にかかる半導体装置の製造工程を示す断面図である。 実施の形態１にかかる半導体装置の製造工程を示す断面図である。 実施の形態１にかかる半導体装置の製造工程を示す断面図である。 実施の形態１にかかる半導体装置の製造工程を示す断面図である。 実施の形態１にかかる半導体装置の製造工程を示す断面図である。 実施の形態１にかかる半導体装置の製造工程を示す断面図である。 実施の形態１にかかる半導体装置の製造工程を示す断面図である。 本発明におけるゲート絶縁膜について、その深さ方向に組成が変化する様子を示す図の一例である。 深さ方向に組成分布が異なる３種類のゲート絶縁膜について、Ｃ−Ｖ曲線を比較した結果の一例である。 図１０の３種類のゲート絶縁膜について、ＰＭＯＳＦＥＴの閾値ロールオフ特性を比較した結果の一例である。 図１０の３種類のゲート絶縁膜について、ＰＭＯＳＦＥＴのＮＢＴＩを比較した結果の一例である。 実施の形態２にかかる半導体装置の断面図である。 実施の形態２にかかる半導体装置の製造工程を示す断面図である。 実施の形態２にかかる半導体装置の製造工程を示す断面図である。 実施の形態２にかかる半導体装置の製造工程を示す断面図である。 実施の形態２にかかる半導体装置の製造工程を示す断面図である。 実施の形態２にかかる半導体装置の製造工程を示す断面図である。 実施の形態２にかかる半導体装置の製造工程を示す断面図である。 実施の形態２にかかる半導体装置の製造工程を示す断面図である。 実施の形態２にかかる半導体装置の製造工程を示す断面図である。
符号の説明
１，２１ シリコン基板
２，２２ 素子分離領域
３，２３，２６ シリコン酸化膜
４，２９ フッ素含有シリコン酸化膜
５，２４ Ｈｉｇｈ−ｋ膜
６ 窒化シリコン膜
７，２５ 多結晶シリコン膜
８，２７ ゲート電極
９，３０ エクステンション領域
１０，３１ サイドウォール
１１，３２ ソース・ドレイン拡散層
１２，２８ ゲート絶縁膜

Claims (9)

  1. シリコン基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されボロンが含有しているゲート電極とを有する半導体装置において、
    前記ゲート絶縁膜は、少なくともハフニウム、酸素、フッ素および窒素を含み、
    前記フッ素の濃度は、前記シリコン基板との界面付近で高くて前記ゲート電極に近づくほど漸次減少し、前記窒素の濃度は、前記ゲート電極との界面付近で高くて前記シリコン基板に近づくほど漸次減少することを特徴とする半導体装置。
  2. 前記シリコン基板との界面付近における前記フッ素の濃度は１×１０１９ｃｍ−３以上である請求項１に記載の半導体装置。
  3. 前記ゲート電極との界面付近における前記窒素の濃度は１×１０２０ｃｍ−３以上である請求項１または２に記載の半導体装置。
  4. シリコン基板にフッ素をイオン注入する工程と、
    前記シリコン基板を熱酸化して、前記シリコン基板の表面にフッ素含有シリコン酸化膜を形成する工程と、
    前記フッ素含有シリコン酸化膜の上に高誘電率絶縁膜を形成する工程と、
    前記高誘電率絶縁膜の上に窒化シリコン膜を形成する工程と、
    前記窒化シリコン膜の上にシリコン膜を形成する工程と、
    前記シリコン膜を加工してボロンが含有しているゲート電極を形成する工程と、
    前記シリコン基板を熱処理して、前記フッ素含有シリコン酸化膜のフッ素及び前記窒化シリコン膜の窒素を前記高誘電率絶縁膜に拡散させて、前記フッ素含有シリコン酸化膜、前記高誘電率絶縁膜及び前記窒化シリコン膜を有するゲート絶縁膜中において、前記フッ素の濃度が前記シリコン基板との界面付近で高くて前記ゲート電極に近づくほど漸次減少し、前記窒素の濃度が前記ゲート電極との界面付近で高くて前記シリコン基板に近づくほど漸次減少するようにする工程とを有し、
    前記高誘電率絶縁膜は、ＨｆＯ ２ 膜、ＨｆＡｌＯ ｘ 膜およびＨｆＳｉＯ ｘ 膜よりなる群から選ばれるいずれか１の膜であることを特徴とする半導体装置の製造方法。
  5. 前記ゲート電極を形成する工程の後、前記ゲート電極をマスクとして前記窒化シリコン膜、前記高誘電率絶縁膜および前記フッ素含有シリコン酸化膜を加工し、ゲート絶縁膜を形成する工程をさらに有する請求項４に記載の半導体装置の製造方法。
  6. シリコン基板を熱酸化して、前記シリコン基板の表面にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜の上に高誘電率絶縁膜を形成する工程と、
    前記高誘電率絶縁膜の表面をプラズマ窒化処理する工程と、
    前記プラズマ窒化処理後の前記高誘電率絶縁膜の上にシリコン膜を形成する工程と、
    前記シリコン膜を加工してボロンが含有しているゲート電極を形成する工程と、
    前記ゲート電極をマスクとして、前記シリコン基板にフッ素をイオン注入する工程と、
    前記シリコン基板を熱処理して前記フッ素を拡散させ、前記シリコン酸化膜をフッ素含有シリコン酸化膜にする工程と、
    前記シリコン基板を熱処理して、前記フッ素含有シリコン酸化膜のフッ素及び前記高誘電率絶縁膜の表面の窒素を前記高誘電率絶縁膜に拡散させて、前記フッ素含有シリコン酸化膜及び前記高誘電率絶縁膜を有するゲート絶縁膜中において、前記フッ素の濃度が前記シリコン基板との界面付近で高くて前記ゲート電極に近づくほど漸次減少し、前記窒素の濃度が前記ゲート電極との界面付近で高くて前記シリコン基板に近づくほど漸次減少するようにする工程とを有し、
    前記高誘電率絶縁膜は、ＨｆＯ ２ 膜、ＨｆＡｌＯ ｘ 膜およびＨｆＳｉＯ ｘ 膜よりなる群から選ばれるいずれか１の膜であることを特徴とする半導体装置の製造方法。
  7. 前記シリコン膜を形成する工程の後、さらに前記シリコン膜の上にシリコン酸化膜を形成する工程を有し、前記ゲート電極を形成する工程は、該シリコン酸化膜と前記シリコン膜とを加工する工程である請求項６に記載の半導体装置の製造方法。
  8. 前記ゲート電極を形成する工程の後、前記ゲート電極をマスクとして前記高誘電率絶縁膜および前記シリコン酸化膜を加工し、ゲート絶縁膜を形成する工程をさらに有する請求項６または７に記載の半導体装置の製造方法。
  9. 前記フッ素をイオン注入する際のドーズ量は１×１０１２ｃｍ−２〜１×１０１６ｃｍ−２の範囲内である請求項４〜８に記載の半導体装置の製造方法。
JP2004175803A 2004-06-14 2004-06-14 半導体装置およびその製造方法 Expired - Fee Related JP4919586B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004175803A JP4919586B2 (ja) 2004-06-14 2004-06-14 半導体装置およびその製造方法
TW093138723A TWI256081B (en) 2004-06-14 2004-12-14 Semiconductor device and manufacturing method therefor
US11/013,541 US7138692B2 (en) 2004-06-14 2004-12-17 Semiconductor device
US11/463,924 US7541246B2 (en) 2004-06-14 2006-08-11 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004175803A JP4919586B2 (ja) 2004-06-14 2004-06-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005353999A JP2005353999A (ja) 2005-12-22
JP4919586B2 true JP4919586B2 (ja) 2012-04-18

Family

ID=35459579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175803A Expired - Fee Related JP4919586B2 (ja) 2004-06-14 2004-06-14 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7138692B2 (ja)
JP (1) JP4919586B2 (ja)
TW (1) TWI256081B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264039B2 (ja) * 2004-08-25 2009-05-13 パナソニック株式会社 半導体装置
US7361608B2 (en) * 2004-09-30 2008-04-22 Tokyo Electron Limited Method and system for forming a feature in a high-k layer
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US20060228898A1 (en) * 2005-03-30 2006-10-12 Cory Wajda Method and system for forming a high-k dielectric layer
US7301219B2 (en) * 2005-06-06 2007-11-27 Macronix International Co., Ltd. Electrically erasable programmable read only memory (EEPROM) cell and method for making the same
JP2006344634A (ja) * 2005-06-07 2006-12-21 Renesas Technology Corp Ｃｍｏｓ型半導体装置の製造方法および、ｃｍｏｓ型半導体装置
JP4181195B2 (ja) * 2006-09-14 2008-11-12 株式会社東芝 絶縁膜、およびそれを用いた半導体装置
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
US7998820B2 (en) 2007-08-07 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. High-k gate dielectric and method of manufacture
KR100943492B1 (ko) 2007-12-04 2010-02-22 주식회사 동부하이텍 반도체 소자 제조 방법
US8722484B2 (en) * 2008-01-14 2014-05-13 Tower Semiconductor Ltd. High-K dielectric stack and method of fabricating same
JP5679622B2 (ja) 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
JP2009245971A (ja) * 2008-03-28 2009-10-22 Tokyo Electron Ltd 成膜方法および半導体装置の製造方法
US7867839B2 (en) * 2008-07-21 2011-01-11 International Business Machines Corporation Method to reduce threshold voltage (Vt) in silicon germanium (SiGe), high-k dielectric-metal gate, p-type metal oxide semiconductor field effect transistors
US20100052076A1 (en) * 2008-09-04 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k poly gate device
KR20100073439A (ko) * 2008-12-23 2010-07-01 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
US8124513B2 (en) * 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof
CN102074469B (zh) * 2009-11-25 2012-04-11 中国科学院微电子研究所 一种用于pmos器件的金属栅功函数的调节方法
US8106469B2 (en) 2010-01-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of fluorine passivation
JP5724347B2 (ja) * 2010-12-10 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法
US8828834B2 (en) * 2012-06-12 2014-09-09 Globalfoundries Inc. Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process
US9704959B2 (en) * 2013-05-21 2017-07-11 Massachusetts Institute Of Technology Enhancement-mode transistors with increased threshold voltage
US9263270B2 (en) 2013-06-06 2016-02-16 Globalfoundries Inc. Method of forming a semiconductor device structure employing fluorine doping and according semiconductor device structure
US9502307B1 (en) 2015-11-20 2016-11-22 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303030A (ja) * 1989-05-17 1990-12-17 Hitachi Ltd 半導体装置の製造方法
JP3830541B2 (ja) * 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
JPH08316465A (ja) * 1995-05-12 1996-11-29 Matsushita Electron Corp 半導体装置およびその製造方法
US5605848A (en) * 1995-12-27 1997-02-25 Chartered Semiconductor Manufacturing Pte Ltd. Dual ion implantation process for gate oxide improvement
JP3406811B2 (ja) 1997-09-17 2003-05-19 株式会社東芝 半導体装置及びその製造方法
TW405155B (en) 1997-07-15 2000-09-11 Toshiba Corp Semiconductor device and its manufacture
JP2000243960A (ja) 1998-12-24 2000-09-08 Sharp Corp 絶縁ゲート型トランジスタとその製造方法
JP2001257344A (ja) 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6432786B2 (en) * 2000-08-10 2002-08-13 National Science Council Method of forming a gate oxide layer with an improved ability to resist the process damage
JP2002299614A (ja) * 2001-03-30 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法
US6642131B2 (en) 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3773448B2 (ja) 2001-06-21 2006-05-10 松下電器産業株式会社 半導体装置
US6825133B2 (en) * 2003-01-22 2004-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Use of fluorine implantation to form a charge balanced nitrided gate dielectric layer
JP2003273348A (ja) * 2002-03-08 2003-09-26 Promos Technologies Inc 半導体装置における拡散障壁層の形成方法、半導体装置
JP2003318176A (ja) 2002-04-19 2003-11-07 Sony Corp シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法
JP4643884B2 (ja) * 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7002224B2 (en) * 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US6933218B1 (en) * 2004-06-10 2005-08-23 Mosel Vitelic, Inc. Low temperature nitridation of amorphous high-K metal-oxide in inter-gates insulator stack

Also Published As

Publication number Publication date
JP2005353999A (ja) 2005-12-22
US20060273412A1 (en) 2006-12-07
TWI256081B (en) 2006-06-01
US7138692B2 (en) 2006-11-21
US20050274948A1 (en) 2005-12-15
TW200540979A (en) 2005-12-16
US7541246B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
JP4919586B2 (ja) 半導体装置およびその製造方法
US7417248B2 (en) Transistor with shallow germanium implantation region in channel
JP4485754B2 (ja) 半導体装置の製造方法
EP1711959B1 (en) Transistor with doped gate dielectric and method of manufacturing the same
JP2008300779A (ja) 半導体装置及びその製造方法
CN101271840A (zh) 栅氧化层的制作方法及半导体器件的制作方法
KR100464852B1 (ko) 반도체 장치의 게이트 산화막 형성방법
JPWO2007091302A1 (ja) 半導体装置及びその製造方法
JP2009252895A (ja) 半導体装置及びその製造方法
JP4005055B2 (ja) 半導体装置およびその製造方法
JP2002151684A (ja) 半導体装置及びその製造方法
JP4040602B2 (ja) 半導体装置
JP2005158998A (ja) 半導体装置の製造方法
JP2004165470A (ja) 半導体装置及びその製造方法
JP2010165705A (ja) 半導体装置の製造方法
JP2004207560A (ja) 半導体装置およびその製造方法
US20100123200A1 (en) Semiconductor device and method of manufacturing the same
WO2007069299A1 (ja) 半導体装置の製造方法
JP2006019615A (ja) 半導体装置及びその製造方法
US20050070081A1 (en) Method for manufacturing semiconductor device
JP2007142024A (ja) 半導体装置の製造方法
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
JP5121142B2 (ja) 半導体装置の製造方法
JP5119904B2 (ja) 半導体装置の製造方法
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081016

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4919586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees