[go: up one dir, main page]

JP3593340B2 - 集積回路デバイスの製造方法 - Google Patents

集積回路デバイスの製造方法 Download PDF

Info

Publication number
JP3593340B2
JP3593340B2 JP2002212018A JP2002212018A JP3593340B2 JP 3593340 B2 JP3593340 B2 JP 3593340B2 JP 2002212018 A JP2002212018 A JP 2002212018A JP 2002212018 A JP2002212018 A JP 2002212018A JP 3593340 B2 JP3593340 B2 JP 3593340B2
Authority
JP
Japan
Prior art keywords
torr
layer
silicon substrate
seconds
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002212018A
Other languages
English (en)
Other versions
JP2003142483A (ja
Inventor
エヴジェニ・ゴウセフ
アタル・シー・アジェラ
クリストファー・ピー・デミック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2003142483A publication Critical patent/JP2003142483A/ja
Application granted granted Critical
Publication of JP3593340B2 publication Critical patent/JP3593340B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、一般的に半導体プロセスに関し、特に、ゲート誘電体を製造するための改良された手法に関する。
【０００２】
【従来の技術】
集積回路がより小さくなり、より高密度に集積されるにつれ、電界効果トランジスタおよびキャパシタのようなデバイスの誘電体層もまた薄くなってきた。ＵＬＳＩ（超々ＬＳＩ）テクノロジと厚さが１５オングストローム（Å）より薄いゲート誘電体との出現により、従来のゲート誘電体材料である二酸化シリコン（ＳｉＯ２ ）の使用が問題を抱えることとなった。
【０００３】
より大きいデバイス（例えば、ゲート酸化物の厚さが４０Å以上である場合）においては、ポリシリコン・ゲート電極からゲート酸化物を通過するデバイス・チャネルへのリーク電流は、約１×１０−１２ Ａ／ｃｍ２ ほどにすぎない。しかしながら、ＳｉＯ２ ゲート誘電体の厚さが２０Å未満に減少するにつれて、リーク電流は、約１Ａ／ｃｍ２ の値に接近する。ポリシリコン・ゲート電極からゲート酸化物を通過する電子の直接トンネリングによってもたらされるこのリーク電流の大きさは、オフ状態のトランジスタの極めて大きな電力消費と、長い期間に渡るデバイス信頼性問題とをもたらす。
【０００４】
超薄ＳｉＯ２ ゲート誘電体に関する他の問題は、ホウ素のようなドーパント物質でのポリシリコン・ゲート電極のドーピングに関係する。このようなドーピングは、スレショルド電圧（Ｖｔ ）の変移と、より高いスレショルド電圧とをもたらすチャネル・デプレーション効果を低減するために典型的に用いられる。しかしながら、超薄ＳｉＯ２ ゲート誘電体では、ホウ素ドーパント原子がＳｉＯ２ 層に容易に浸透し、大きなＶｔ 変移と信頼性問題とをもたらすことがある。
【０００５】
したがって、ゲート誘電体の窒素ドーピングが、半導体チップ製造の好ましい手法となった。約１５Å〜約２０Åの範囲の厚さを有するゲート誘電体については、オキシ窒化シリコン（ＳｉＯｘ Ｎｙ ）層が、ゲート誘電体材料の選択物としてＳｉＯ２ 層に取って代わった。誘電体への窒素含有の有益な効果は、一般的に、ドーピングの濃度と、Ｓｉ／ＳｉＯ２ 界面およびポリシリコン・ゲート／ＳｉＯ２ 界面双方に関するドーピング・プロファイルの分布とに依存する。適切に実施された場合には、窒素ドーピングは、スレショルド電圧Ｖｔ およびチャネル電子移動度に対する影響を最小限または無効にしながら、リーク電流とホウ素浸透度とを低減する。
【０００６】
【発明が解決しようとする課題】
しかしながら、現在の窒化手法は、その手法と関連した欠点を有する。例えば、その手法による（例えばＮ２ ＯガスまたはＮＯガスの存在下での）短時間熱アニール・プロセスは、リーク電流の所望の低減を促進するための十分に高い窒素含有量をもたらさないことがある。リモート・プラズマ窒化（ＲＰＮ）のようなプラズマ・プロセスの場合には、イオン化プラズマ種が半導体ウェハ上に形成された能動素子にダメージをもたらす可能性がある。
【０００７】
【課題を解決するための手段】
従来技術の上述した、および他の欠点と不足とは、集積回路デバイスのための超薄ゲート誘電体を形成する方法によって克服され、あるいは緩和される。本発明の好適な実施の形態において、この方法は、初期窒化物層を基板上に形成する工程と、初期窒化物層を再酸化させてオキシ窒化物層を形成する工程とを含む。オキシ窒化物層は、少なくとも１．０×１０１５原子／ｃｍ２ の窒素濃度を有し、１０Å未満の範囲内に制御される厚さを有する。
【０００８】
好適な実施の形態において、初期窒化物層を形成する工程は、約６５０℃〜約１０００℃の温度範囲、約１Ｔｏｒｒ〜約７６０Ｔｏｒｒの圧力範囲で、アンモニア（ＮＨ３ ）ガスの存在下で基板を短時間加熱する工程を含む。初期窒化物層を再酸化させる工程は、約６５０℃〜約１０００℃の温度範囲、約１Ｔｏｒｒ〜約７６０Ｔｏｒｒの圧力範囲で、酸化窒素（ＮＯ）ガスの存在下で、初期窒化物層を短時間加熱する工程を含む。オキシ窒化物層は、好ましくは、約１．０×１０１５原子／ｃｍ２ 〜約６．０×１０１５原子／ｃｍ２ の窒素原子濃度範囲を有する。
【０００９】
【発明の実施の形態】
最初に、図１および図２を参照して、ゲート酸化物層を窒化する周知の方法を説明する。シリコン基板１０（例えば、ベア・シリコン・ウェハかまたは、上に薄いＳｉＯ２ 層を有するシリコン・ウェハ）は、酸化窒素（ＮＯ）のような窒素含有ガスの存在下での熱アニールを受ける。ガスは、亜酸化窒素（Ｎ２ Ｏ）とすることもできる。これにより、オキシ窒化物（ＳｉＯｘ Ｎｙ ）膜の層１２が、図２に示されるように、誘電体材料としての使用のために形成される。一方、層１２での１つの問題は、そこに拡散された窒素原子の比較的低い濃度である。低窒素含有量誘電体は、ゲート導体からのリーク電流の低減にそれほど有効ではない。加えて、Ｎ２ Ｏ短時間加熱プロセス自体は、１０Å未満の信頼できるゲート誘電体厚さの製造に対して、容易には役立たない。
【００１０】
図３および図４に、窒化ゲート誘電体を形成する他の既存の方法が示される。シリコン基板１０は、その上に形成された初期酸化物層（ＳｉＯ２ ）１４を有する。ウェハは、次に、リモート・プラズマ窒化（ＲＰＮ）のようなプラズマ・プロセスを受ける。ＲＰＮプロセスの結果として、酸化物層１４は、図４に示される、一般的な化学組成ＳｉＯｘ Ｎｙ を有するオキシ窒化シリコン層１２に変えられる。ＲＰＮプロセスは、一般的に、オキシ窒化物誘電体層の窒素濃度の増加をもたらすが、安定した超薄層（５〜１０Å）の形成は、依然として未解決である。さらに、プロセスの際に生じるイオン化プラズマ種は、先に述べたように、半導体ウェハ上に形成された能動素子にダメージをもたらす可能性がある。
【００１１】
従って、本発明の実施の形態に係る、集積回路デバイスのためのゲート誘電体を形成する方法１００の好適なプロセス・フローが、図５〜８に示される。工程１０２において、誘電体が形成される清浄なシリコン表面を有するシリコン基板２００を準備する。シリコン表面は、好ましくは水素終端され、その上の全ての酸化物物質が最初に取り除かれる。これは、オゾン・プラズマ洗浄および希フッ化水素酸（ＤＨＦ）エッチングによるような予備洗浄工程を伴ってもよい。工程１０４において、初期超薄窒化シリコン層２０２が、ＮＨ３ 存在下での短時間加熱処理によって形成され、それによって所望の濃度の窒素原子を基板２００表面へ導入する。工程１０６において、窒化シリコン層２０２が、酸化窒素（ＮＯ）存在下での短時間加熱処理によって再酸化される。熱再酸化プロセスのためには、ＮＯが好適なガスであるが、Ｏ２ を使用してもよい。所望の窒素含有量の厚さを有するオキシ窒化物誘電体層２０４がそれによって形成される。上記の工程の具体的な時間，温度およびプロセス条件に依存して、オキシ窒化物層２０４を厚さ１０Å未満にスケール・ダウン可能である。
【００１２】
より具体的には、（一般的な化学組成Ｓｉ３ Ｎ４ を有する）初期窒化シリコン層は、約６５０℃〜約１０００℃の温度範囲、約１〜７６０Ｔｏｒｒの圧力範囲で、アンモニア（ＮＨ３ ）ガスの存在下での加熱によってシリコン表面上に形成される。例えば、温度９００℃、圧力５５０Ｔｏｒｒで約１５秒間の最初の短時間加熱（ＮＨ３ 短時間加熱）プロセスは、約８Åの窒化シリコン層を成長させる。好適な実施の形態において、特に超薄膜（＜２０Å）を形成する場合には、ＮＨ３ 短時間加熱プロセスは、一ウェハ短時間加熱プロセス・チャンバ内で実施される。しかしながら、半導体ウェハは、ファーネスのようなバッチ処理ツールでアニールされてもよい。
【００１３】
図９は、５５０Ｔｏｒｒの圧力において、様々な温度と時間でのＮＨ３ 短時間加熱プロセスによって形成される窒化物層の得られた厚さを説明するグラフである。グラフから分かるように、窒化物厚さの範囲は、１５秒間に関して７００℃での約５．５Å〜９００℃での約８．２Å、そして、６０秒間に関して７００℃での約６．５Å〜９００℃での約１２Åである。図１０は、ＮＨ３ 短時間加熱プロセスに続いて窒化シリコン層に導入された初期窒素濃度を説明する。グラフによって示されるように、窒素含有濃度は、温度，時間および圧力条件に依存して、約１×１０１６Ｎ原子／ｃｍ２ から約６×１０１６Ｎ原子／ｃｍ２ まで調整可能である。
【００１４】
次に、初期窒化シリコン層は、酸化窒素（ＮＯ）ガスの存在下での短時間加熱処理による再酸化プロセスを受けて、オキシ窒化物誘電体層になる。このＮＯ短時間加熱プロセスは、約６５０℃〜約１０００℃の温度範囲、約１〜７６０Ｔｏｒｒの圧力範囲で実施できる。上述の例においては、温度９５０℃、圧力７４０Ｔｏｒｒで約３０秒間実施されるＮＯ短時間加熱プロセスは、約１４．５Åのオキシ窒化物層をもたらした。アンモニア窒化の際に窒化シリコン層に含有された水素は、ＮＯ短時間加熱工程において存在する酸素によって低減され、高い酸化温度で拡散する。
【００１５】
図１１を参照すると、初期窒化シリコン層の再酸化後に得られたオキシ窒化物膜厚とその窒素濃度とを説明するグラフが示される。例えば、グラフの左側部分の黒い正方形は、８００℃で１５秒間のＮＨ３ 短時間加熱によって形成された初期窒化シリコン層の膜厚を表す。最初の厚さ、すなわち約６．５Åは、（グラフの左側部分の中空の正方形によって示されるように）ＮＯ短時間加熱再酸化後に約１２．５Åに増大される。さらに、ＮＯ短時間加熱プロセスは、図１１にも示されるように、得られたオキシ窒化物層内の窒素濃度を大幅に低減しない。すなわち、８００℃で１５秒間のＮＨ３ 短時間加熱によって形成された初期窒化シリコン層は、約３．０４×１０１５原子／ｃｍ２ の窒素濃度を有し、これは、再酸化の後、約２．９９×１０１５原子／ｃｍ２ に低減されたにすぎない。
【００１６】
より長いプロセス時間（例えば４５秒）については、図１１のグラフの右側部分に示されるように、再酸化後の窒素濃度低下はやや大きいが、それほど著しくはない。例えば、９００℃でのＮＨ３ 短時間加熱によって形成された初期窒化シリコン層は、（黒いひし形によって示されるように）再酸化前に約１１．５Åの厚さと約５．５４×１０１５原子／ｃｍ２ の窒素濃度とを有した。その後、得られたオキシ窒化物層は、約１４．５Åの厚さと約５．０１×１０１５原子／ｃｍ２ の窒素濃度とを有した。
【００１７】
上述したプロセスの結果、優れた膜均一性を有する信頼性の高い超薄ゲート誘電体を実現できる。さらに、本プロセスは、プラズマ・ダメージおよび／または金属汚染なしに、その場（ｉｎ−ｓｉｔｕ）実施することができる。他の改良されたデバイス特性も実現される。ｐ型トランジスタとｎ型トランジスタとを用いるＣＭＯＳデバイスにおいて、（従来の１３ÅＮＯ短時間加熱プロセスのみと比較した）スレショルド電圧の変動は、ＮＦＥＴデバイスについて約８０ｍＶ低く、ＰＦＥＴデバイスについて約２００ｍＶ高い。加えて、ＮＯ短時間加熱と比較して、ＮＦＥＴデバイスは、ＮＨ３ 短時間加熱＋ＮＯ短時間加熱プロセスで約０．７Ａのゲート・トンネリング低減を示す。
【００１８】
好適な実施の形態を参照して本発明を説明してきたが、本発明の範囲から外れることなしに、様々な変更が可能であり、同等物をその要素に代用可能であることを当業者は理解できる。加えて、本発明の本質的な範囲から外れることなしに、多くの変形を行って、特定の状況または材料を本発明の教示に適応させることができる。したがって、本発明は、本発明実施の最良の形態として開示された特定の実施の形態に限定されないということ、また、本発明は、特許請求の範囲内の全ての実施例を含むということが意図される。
【図面の簡単な説明】
【図１】窒化ゲート誘電体材料を形成する周知の方法の工程を説明する概略図である。
【図２】窒化ゲート誘電体材料を形成する周知の方法の工程を説明する概略図である。
【図３】窒化ゲート誘電体材料を形成する他の周知の方法の工程を説明する概略図である。
【図４】窒化ゲート誘電体材料を形成する他の周知の方法の工程を説明する概略図である。
【図５】本発明の実施の形態に従って、集積回路デバイスのためのゲート誘電体を形成する方法を説明するプロセス・フロー図である。
【図６】図５に示される工程を説明する概略図である。
【図７】図５に示される工程を説明する概略図である。
【図８】図５に示される工程を説明する概略図である。
【図９】ＮＨ３ 短時間加熱プロセスによって形成される窒化物層の得られた厚さを説明するグラフである。
【図１０】ＮＨ３ 短時間加熱プロセスに続いて窒化シリコン層へ導入される最初の窒素濃度を説明するグラフである。
【図１１】初期窒化シリコン層の再酸化の後に得られたオキシ窒化物膜の厚さと窒素濃度とを説明するグラフである。
【符号の説明】
１０ シリコン基板
１２ オキシ窒化物膜層
１４ 酸化物層
２００ シリコン基板
２０２ 窒化シリコン層
２０４ オキシ窒化物層

Claims (3)

  1. ゲート誘電体を有するＦＥＴデバイスが設けられた集積回路の製造方法であって、
    前記ゲート誘電体が、
    （Ａ）アンモニア（ＮＨ３ ）ガスの存在下で、６５０℃〜１０００℃の温度範囲、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力範囲でシリコン基板を１５秒乃至６０秒加熱することにより、窒素を前記シリコン基板の表面に導入して初期窒化物層を成長させる工程と、
    （Ｂ）酸化窒素（ＮＯ）ガス若しくは酸素（Ｏ２ ）ガスの存在下で、６５０℃〜１０００℃の温度範囲、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力範囲で前記シリコン基板を３０秒加熱して前記初期窒化物層を再酸化させることにより、オキシ窒化物層を形成する工程とにより形成され、該オキシ窒化物層が、５Å〜２０Åの厚さ及び１．０×１０１５原子／ｃｍ２ 〜６．０×１０１５原子／ｃｍ２ の窒素原子濃度を有することを特徴とする、集積回路デバイスの製造方法。
  2. ゲート誘電体を有するＦＥＴデバイスが設けられた集積回路の製造方法であって、
    前記ゲート誘電体が、
    （イ）シリコン基板の表面を水素終端させる工程と、
    （ロ）アンモニア（ＮＨ３ ）ガスの存在下で、６５０℃〜１０００℃の温度範囲、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力範囲でシリコン基板を１５秒乃至６０秒加熱することにより、窒素を前記シリコン基板の表面に導入して初期窒化物層を成長させる工程と、
    （ハ）酸化窒素（ＮＯ）ガス若しくは酸素（Ｏ２ ）ガスの存在下で、６５０℃〜１０００℃の温度範囲、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力範囲で前記シリコン基板を３０秒加熱して前記初期窒化物層を再酸化させることにより、オキシ窒化物層を形成する工程とにより形成され、該オキシ窒化物層が、５Å〜２０Åの厚さ及び１．０×１０１５原子／ｃｍ２ 〜６．０×１０１５原子／ｃｍ２ の窒素原子濃度を有することを特徴とする、集積回路デバイスの製造方法。
  3. 前記工程（イ）が、前記シリコン基板の表面をオゾン・プラズマ洗浄及び希フッ化水素酸エッチングにより、前記シリコン基板の表面を水素終端させることを特徴とする、請求項２に記載の集積回路デバイスの製造方法。
JP2002212018A 2001-08-01 2002-07-22 集積回路デバイスの製造方法 Expired - Fee Related JP3593340B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/919,970 US6642156B2 (en) 2001-08-01 2001-08-01 Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics
US09/919970 2001-08-01

Publications (2)

Publication Number Publication Date
JP2003142483A JP2003142483A (ja) 2003-05-16
JP3593340B2 true JP3593340B2 (ja) 2004-11-24

Family

ID=25442957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002212018A Expired - Fee Related JP3593340B2 (ja) 2001-08-01 2002-07-22 集積回路デバイスの製造方法

Country Status (2)

Country Link
US (1) US6642156B2 (ja)
JP (1) JP3593340B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US7429540B2 (en) * 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
US20040183144A1 (en) * 2003-03-20 2004-09-23 Beaman Kevin L. Plasma nitridization for adjusting transistor threshold voltage
KR100532780B1 (ko) * 2003-06-13 2005-11-30 주식회사 하이닉스반도체 듀얼 게이트 산화막 제조방법
US6821833B1 (en) 2003-09-09 2004-11-23 International Business Machines Corporation Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
US20070161214A1 (en) 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7396776B2 (en) * 2006-07-10 2008-07-08 International Business Machines Corporation Semiconductor-on-insulator (SOI) structures including gradient nitrided buried oxide (BOX)
DE102007035990A1 (de) * 2006-08-16 2008-02-21 Mattson Thermal Products Gmbh Verfahren zum Verbessern von Grenzflächenreaktionen an Halbleiteroberflächen
WO2008039845A2 (en) * 2006-09-26 2008-04-03 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144278A (ja) * 1990-10-05 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
DE69405438T2 (de) * 1993-03-24 1998-04-02 At & T Corp Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen
US5407870A (en) * 1993-06-07 1995-04-18 Motorola Inc. Process for fabricating a semiconductor device having a high reliability dielectric material
US5478765A (en) 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5455204A (en) 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing
JP2871530B2 (ja) 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
US6323139B1 (en) * 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US5880040A (en) 1996-04-15 1999-03-09 Macronix International Co., Ltd. Gate dielectric based on oxynitride grown in N2 O and annealed in NO
KR100207485B1 (ko) * 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US5821172A (en) * 1997-01-06 1998-10-13 Advanced Micro Devices, Inc. Oxynitride GTE dielectrics using NH3 gas
US5840610A (en) 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6020243A (en) 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
US5969382A (en) * 1997-11-03 1999-10-19 Delco Electronics Corporation EPROM in high density CMOS having added substrate diffusion
US6060369A (en) 1997-12-23 2000-05-09 Advanced Micro Devices, Inc. Nitrogen bearing sacrificial oxide with subsequent high nitrogen dopant profile for high performance MOSFET
US6380056B1 (en) * 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
US6150286A (en) * 2000-01-03 2000-11-21 Advanced Micro Devices, Inc. Method of making an ultra thin silicon nitride film
US6376324B1 (en) * 2000-06-23 2002-04-23 International Business Machines Corporation Collar process for reduced deep trench edge bias

Also Published As

Publication number Publication date
US20030027392A1 (en) 2003-02-06
US6642156B2 (en) 2003-11-04
JP2003142483A (ja) 2003-05-16

Similar Documents

Publication Publication Date Title
US6228779B1 (en) Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
US7658973B2 (en) Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
US8709887B2 (en) Method for fabricating a nitrided silicon-oxide gate dielectric
JP3752241B2 (ja) 窒化酸化シリコン・ゲート絶縁膜の形成方法及びｍｏｓｆｅｔの形成方法
US7569502B2 (en) Method of forming a silicon oxynitride layer
JP3593340B2 (ja) 集積回路デバイスの製造方法
JP2001502115A (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
WO2007001709A2 (en) Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
CN100380609C (zh) 半导体基片的uv增强的氧氮化
JP2003297826A (ja) 半導体装置の製造方法及び半導体装置
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
US20040126956A1 (en) Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
JP3399413B2 (ja) 酸窒化膜およびその形成方法
JP2002151684A (ja) 半導体装置及びその製造方法
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
JP3681525B2 (ja) 半導体装置の製造方法
Pan et al. Characterization of ultrathin oxynitride (18-21 A) gate dielectrics by NH/sub 3/nitridation and N/sub 2/O RTA treatment
JP2004207560A (ja) 半導体装置およびその製造方法
JP2008072001A (ja) 半導体装置及びその製造方法
JP3826792B2 (ja) 半導体装置の製造方法
JPH07335876A (ja) ゲート絶縁膜の形成方法
KR100247904B1 (ko) 반도체 장치의 제조방법
JP5121142B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees