JP5105695B2 - 固体イメージセンサおよびその製造方法 - Google Patents
固体イメージセンサおよびその製造方法 Download PDFInfo
- Publication number
- JP5105695B2 JP5105695B2 JP2003543107A JP2003543107A JP5105695B2 JP 5105695 B2 JP5105695 B2 JP 5105695B2 JP 2003543107 A JP2003543107 A JP 2003543107A JP 2003543107 A JP2003543107 A JP 2003543107A JP 5105695 B2 JP5105695 B2 JP 5105695B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light receiving
- layer
- receiving element
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B3/00—Simple or compound lenses
- G02B3/0006—Arrays
- G02B3/0037—Arrays characterized by the distribution or form of lenses
- G02B3/0056—Arrays characterized by the distribution or form of lenses arranged along two different directions in a plane, e.g. honeycomb arrangement of lenses
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B3/00—Simple or compound lenses
- G02B3/0006—Arrays
- G02B3/0075—Arrays characterized by non-optical structures, e.g. having integrated holding or alignment means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
- H10F39/8063—Microlenses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/809—Constructional details of image sensors of hybrid image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/40—Optical elements or arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
技術分野
本発明は、固体イメージセンサとその製造方法に関し、さらに言えば、規則的に配置された複数のマイクロレンズを備えた固体イメージセンサと、その製造方法に関する。
背景技術
従来より、固体イメージセンサは、デジタルカメラ、ファクシミリなど、外界の画像情報を取り込んで電気信号に変換する種々の固体撮像装置にしばしば使用されている。この種の固体イメージセンサは、通常、複数の画素領域が一列に並んだ一次元のいわゆる「ラインセンサ」と、複数の画素領域がエリア状に並んだ二次元のいわゆる「エリアセンサ」に大別される。従来のこの種の固体イメージセンサの構成は、一般的に次のようなものである。
すなわち、半導体受光素子を複数の画素領域に対応して規則的に配置しておき、それら半導体受光素子によって外部の画像からの光を複数の画素に分けて受光すると共に、その光強度に応じた電気信号に変換する。換言すれば、それら半導体受光素子によって画像情報を画素毎に光電変換する。そして、こうして得た電気信号を電荷結合素子（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ，ＣＣＤ）またはシフトレジスタを用いた信号転送回路で所定の信号処理回路まで転送し、その信号処理回路で所定の信号処理を行って画像を再生する、という構成である。なお、半導体受光素子としては、例えば、フォトダイオード（ＰＤ）、フォトトランジスタ、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタなどを使用する。
また、従来のこの種の固体イメージセンサの実装形態を見ると、半導体受光素子と信号転送回路と信号処理回路とは半導体チップ内に形成されており、その半導体チップが光導入用の窓を有するパッケージの中に実装されている。そして、外部の画像からの光は、その窓を介していったん前記パッケージの中に取り込まれ、その後、同パッケージ内の光導入路を介して前記半導体チップ内の半導体受光素子の各々に照射せしめられる。光導入路をできるだけ短くするため、前記半導体チップ内の半導体受光素子は前記パッケージの窓の近傍に配置される。
他方、近年、複数の半導体チップを積層して三次元構造とした固体イメージセンサが提案されている。例えば、栗野らは、１９９９年に発行された「１９９９アイ・イー・ディー・エム テクニカル・ダイジェスト」第３６．４．１頁〜第３６．４．４頁において、「三次元構造を持つインテリジェント・イメージセンサ・チップ」を提案している（Ｈ．Ｋｕｒｉｎｏ ｅｔ ａｌ．，″Ｉｎｔｅｌｌｉｇｅｎｔ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｃｈｉｐ ｗｉｔｈ Ｔｈｒｅｅ Ｄｉｍｅｎｓｉｏｎａｌ Ｓｔｒｕｃｔｕｒｅ″，１９９９ ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，ｐｐ．３６．４．１−３６．４．４，１９９９）。
このイメージセンサ・チップは、４層構造を持っており、第１層にプロセッサ・アレイと出力回路を配置し、第２層にデータラッチとマスキング回路を配置し、第３層に増幅器とアナログ・デジタル変換器を配置し、第４層にイメージセンサ・アレイを配置している。イメージセンサ・アレイの最上面は、マイクロレンズ・アレイを含む石英ガラス層で覆われており、マイクロレンズ・アレイはその石英ガラス層の表面に形成されている。イメージセンサ・アレイ中の各イメージセンサには、半導体受光素子としてフォトダイオードが形成されている。
なお、４層構造を構成する各層の間は、接着剤を用いて機械的に接続されていると共に、導電性プラグを用いた埋込配線と、それら埋込配線に接触せしめられたマイクロバンプ電極とを用いて電気的に接続されている。
また、李らは、２０００年４月に発行された「日本応用物理学会誌」第３９巻、第２４７３頁〜第２４７７頁、第１部４Ｂの「高度並列画像処理チップ用の三次元集積技術の開発」において、栗野らの提案した固体イメージセンサと同様のイメージセンサを含む画像処理チップを提案している。（Ｋ．Ｌｅｅ ｅｔ ａｌ．，″Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ｉｎｔｅｇｒａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｈｉｇｈｌｙ Ｐａｒａｌｌｅｌ Ｉｍａｇｅ−Ｐｒｏｃｅｓｓｉｎｇ Ｃｈｉｐ″，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３９，ｐｐ．２４７４−２４７７，Ａｐｒｉｌ ２０００）。
李らのイメージセンサ・チップは、栗野らが上記論文で提案した固体イメージセンサとほぼ同じ構造を持っている。
一般的構成を持つ上記従来の固体イメージセンサは、構造面で見ると、外部の光情報を、パッケージに設けた窓を介して半導体チップ内の受光素子で感知することにより、その光情報に対応する電気信号を得ている。そして、その電気信号をＣＣＤやシフトレジスタを用いた信号転送回路によって逐次的に信号処理回路まで転送している。このため、受光素子による受光から信号処理回路による信号処理の開始までに時間的遅延が生じ、その結果、近年の信号処理速度向上の要請に応じた十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）が得られないという問題がある。さらに、パッケージと半導体チップが別になっているため、固体イメージセンサのサイズが大きくなってしまうという問題もある。
また、製造工程について見ると、半導体チップとは別にパッケージを形成しておき、その後に半導体チップをパッケージ内に実装することが必要であるから、製造工程が煩雑になるという問題もある。
これに対し、上述の二つの論文に開示された固体イメージセンサでは、イメージセンサ・アレイの最上面がマイクロレンズ・アレイを含む石英ガラス層で覆われており、また、そのマイクロレンズ・アレイはその石英ガラス層の表面に形成されている。また、必要な信号処理回路（プロセッサや増幅器など）を内蔵している。このため、一般的構成を持つ上記従来の固体イメージセンサにおける動作速度の問題は、解消することが可能である。
しかし、マイクロレンズ・アレイを石英ガラス層の表面に形成するのは容易ではなく、しかもそれを実現するには高度な技術が要求されるという問題がある。また、複数の半導体チップを積層して三次元構造としているため、製造プロセスを簡略化することも望まれる。
発明の開示
本発明は、上記の各種問題を解決するためになされたものであり、その目的とするところは、いわゆるチップサイズ・パッケージを持ち、しかも、格別に高度な技術が要求されず容易に製造することができる固体イメージセンサおよびその製造方法を提供することにある。
本発明の他の目的は、近年の信号処理速度向上の要請に応じた十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）が得られる固体イメージセンサおよびその製造方法を提供することにある。
本発明のさらに他の目的は、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を組み込むことができる固体イメージセンサおよびその製造方法を提供することにある。
本発明のさらに他の目的は、高速、高感度かつ高機能で超小型の固体イメージセンサおよびその製造方法を提供することにある。
ここで明記しない本発明の他の目的は、以下の説明から明らかになる。
本発明の第１の観点による固体イメージセンサは、
規則的に配置された複数の画素領域を一面に有する固体イメージセンサであって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層と、
（ｂ） 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層とを備え、
前記光導入層は、
（ｂ−１） 前記受光素子層の透光領域上に複数の前記画素領域に対応して配置された複数のマイクロレンズと、
（ｂ−２） 前記透光領域上に形成された、前記マイクロレンズを収容するキャビティを形成するための支持壁と、
（ｂ−３） 前記キャビティを形成するように前記支持壁に固着された透光性カバーとを含み、
前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように構成されていることを特徴とするものである。
本発明の第１の観点による固体イメージセンサは、前記受光素子層と前記光導入層と前記出力層とを備えている。前記光導入層は、複数のマイクロレンズと支持壁と透光性カバーとを含んでおり、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようになっている。
このように、本発明の第１の観点による固体イメージセンサでは、前記半導体受光素子を含む前記受光素子層に対して、外部光を導入するための前記光導入層と、外部光に応じた電気信号を出力する前記出力層とが結合された構成になっている。しかも、外部光を導入するための前記光導入層は、前記支持壁と前記透光性カバーにより形成される前記キャビティと、そのキャビティ内に収容される複数の前記マイクロレンズとを含んでいるため、前記光導入層は前記マイクロレンズを含む光導入用パッケージとしての機能を果たす。したがって、本発明の固体イメージセンサは、そのような光導入用パッケージが前記受光素子層と前記出力層に一体化された構成を持つ、ということができる。
また、前記光導入層の前記マイクロレンズと前記支持壁と前記キャビティは、半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、前記マイクロレンズを含む前記光導入用パッケージを小型化してチップサイズにすることができる。つまり、本発明の固体イメージセンサにチップサイズの光導入用パッケージを持たせることができる。
製造方法の面では、本発明の第１の観点による固体イメージセンサは、光導入用の前記パッケージが前記受光素子層と前記出力層に一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、前記マイクロレンズは、石英ガラス層の表面ではなく、前記受光素子層の透光領域（これは通常、ＳｉＯ２などの絶縁膜で形成される）上に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。
また、前記受光素子層と前記出力層の作製には、複数の半導体チップを積層して三次元構造を形成するための公知の積層技術（位置合わせしながら基板同士を接着剤で接合して積層する技術）を使用できる。したがって、前記受光素子層と前記出力層をそれぞれ半導体基板を用いて形成し、その後に両者を積層・一体化するようにすれば、前記受光素子層と前記出力層の作製も容易である。
よって、本発明の第１の観点による固体イメージセンサは、その製造に格別に高度な技術が不要であり、容易に製造することができるものである。
動作速度の面で見ると、前記光導入層の前記マイクロレンズは、前記受光素子層の前記透光領域上に配置されるため、前記マイクロレンズを前記透光領域に対して可能な限り近接して配置することにより、前記マイクロレンズを通った外部光を前記半導体受光素子で直ちに電気信号に変換できる。その電気信号は、前記受光素子層から直ちに前記出力層を介して外部に出力できる。このため、外部光を変換して得た前記電気信号に対する配線長を極めて短くすることができる。しかも、前記電気信号は、ＣＣＤを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）を得ることが可能である。
機能の面で見ると、本発明の第１の観点による固体イメージセンサでは、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を前記受光素子層あるいは前記出力層またはそれら両層の中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して前記受光素子層と前記出力層の間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を本発明の第１の観点による固体イメージセンサに組み込むことが可能である。
このように、本発明の第１の観点による固体イメージセンサによれば、高速、高感度かつ高機能で超小型の固体イメージセンサが得られる。
本発明の第１の観点による固体イメージセンサの好ましい例では、前記光導入層の複数の前記マイクロレンズの各々が、島状にパターン化されたレンズ用透光膜により形成される。前記マイクロレンズの製法が簡略になるからである。
複数の前記マイクロレンズは、前記受光素子層の前記透光領域の表面に配置されるのが好ましい。前記マイクロレンズと前記半導体受光素子との距離を短縮できるからである。
前記光導入層の前記支持壁は、接着剤によって前記透光領域の表面に固着された剛性材を含んでいるのが好ましい。前記剛性材としては、半導体、セラミック、プラスチック、金属等の材料からなると共に、所望の剛性（支持強度）を有するものであれば、任意の剛性材を使用できる。
本発明の第１の観点による固体イメージセンサの他の好ましい例では、前記受光素子層あるいは前記出力層または前記インターポーザが、複数の前記半導体受光素子が生成する電気信号を処理する少なくとも一つの半導体素子を含む。この例では、前記半導体受光素子が生成する電気信号に所望の処理を施してから出力できるという利点がある。
本発明の第１の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層の前記半導体受光素子として、フォトダイオード、フォトトランジスタおよびＭＯＳトランジスタの少なくとも一つを含む。
本発明の第１の観点による固体イメージセンサのさらに他の好ましい例では、前記出力層または前記インターポーザが、半導体基板中に埋め込まれた埋込配線を有しており、前記受光素子層の前記半導体受光素子により生成される前記電気信号は、前記埋込配線を介して前記出力層または前記インターポーザの前記出力端子に送られる。
本発明の第１の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層の前記透光領域が絶縁膜によって形成される、あるいは、絶縁膜と半導体基板によって形成される。
本発明の第１の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層と前記出力層または前記インターポーザの間に、前記半導体受光素子により生成される前記電気信号に対して所定の信号処理を施すための信号処理回路を含む信号処理層が設けられる。
なお、本発明の第１の観点による固体イメージセンサにおいて、前記透光性カバーは、透光性を持ち且つ前記キャビティを形成するように前記支持壁に固着されたものであればその構成は任意であり、キャップ状あるいはその他の任意の構成とすることができる。
本発明の第２の観点による固体イメージセンサの製造方法は、
規則的に配置された複数の画素領域を一面に有する固体イメージセンサの製造方法であって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
（ｂ） 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザを形成する工程とを備え、
前記光導入層を形成する工程（ｂ）では、
（ｂ−１） 前記受光素子層の透光領域上に複数のマイクロレンズを複数の前記画素領域に対応して形成する工程と、
（ｂ−２） 前記マイクロレンズを収容するキャビティを形成するための支持壁を前記透光領域上に形成する工程と、
（ｂ−３） 前記支持壁に透光性カバーを固着して前記キャビティを形成し、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程とが実行されることを特徴とするものである。
本発明の第２の観点による固体イメージセンサの製造方法では、工程（ａ）において、複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む前記受光素子層を形成し、工程（ｂ）において、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入する前記光導入層を形成し、工程（ｃ）において、前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する前記出力層または前記インターポーザを形成する。
そして、前記光導入層を形成する工程（ｂ）では、前記受光素子層の透光領域上に複数のマイクロレンズを複数の前記画素領域に対応して配置する工程（ｂ−１）と、前記マイクロレンズを収容するキャビティを形成するための支持壁を前記透光領域上に形成する工程（ｂ−２）と、前記支持壁に透光性カバーを固着して前記キャビティを形成し、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程（ｂ−３）とを実行する。
よって、上述した本発明の第１の観点による固体イメージセンサが得られることが明らかである。
本発明の第２の観点による固体イメージセンサの製造方法の好ましい例では、前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜それ自体をリソグラフィー法によってパターン化して複数の島状部分を形成し、その後、複数の前記島状部分に対して熱処理を行うことによって前記島状部分の各々の表面を湾曲させ、もって複数の前記マイクロレンズを形成する。この例では、前記レンズ用透光膜は、有機材料からなるのが好ましい。
本発明の第２の観点による固体イメージセンサの製造方法の他の好ましい例では、前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜上にマスクを形成し、そのマスクを用いて前記レンズ用透光膜をエッチングして複数の島状部分を形成し、もって複数の前記マイクロレンズを形成する。この例では、前記レンズ用透光膜は、無機材料からなるのが好ましい。前記島状部分の各々の表面は、湾曲していてもよいし、湾曲していなくてもよい。
本発明の第２の観点による固体イメージセンサの製造方法のさらに他の好ましい例では、前記光導入層の前記支持壁が、前記受光素子層の前記透光領域上に複数の前記マイクロレンズを覆うように剛性板を接着し、その剛性板をエッチングして複数の前記マイクロレンズを露出させることによって形成される。この場合、複数の前記マイクロレンズと前記剛性板の間に、前記剛性板のエッチングの際にエッチング・ストッパとして機能する膜を形成する工程を含むのが好ましい。このエッチング・ストッパとして機能する膜は、十分な透光性を持っていれば残しておいてもよいが、前記剛性板のエッチングが終了した後にエッチングにより除去する方が好ましい。
前記剛性板としては、金属板、ガラス板、プラスチック板、セラミックス板、半導体板など、剛性があって所望の支持強度（と所望の加工性）を持つものであれば任意の板材を使用できる。
本発明の第２の観点による固体イメージセンサの製造方法のさらに他の好ましい例では、前記工程（ｃ）の後に、前記出力層または前記インターポーザと前記受光素子層とを直接あるいは他の層を介して機械的に接続すると共に、前記出力層または前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程（ｄ）がさらに実行される。
なお、本発明の第２の観点による固体イメージセンサの製造方法においても、前記透光性カバーは、透光性を持ち且つ前記キャビティを形成するように前記支持壁に固着されたものであればその構成は任意であり、キャップ状あるいはその他の任意の構成とすることができる。
本発明の第３の観点による固体イメージセンサは、
規則的に配置された複数の画素領域を一面に有する固体イメージセンサであって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層と、
（ｂ） 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザとを備え、
前記光導入層は、
（ｂ−１） 透光性の本体と、
（ｂ−２） 前記本体の内部に一体的に形成され、且つ前記受光素子層の透光領域上に複数の前記画素領域に対応して配置された複数のマイクロレンズとを含み、
前記本体の内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように構成されていることを特徴とするものである。
本発明の第３の観点による固体イメージセンサは、前記受光素子層と前記光導入層と前記出力層とを備えている。前記光導入層は、本体の内部に一体的に形成された複数のマイクロレンズを含んでおり、前記本体の内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようになっている。
このように、本発明の第３の観点による固体イメージセンサでは、前記半導体受光素子を含む前記受光素子層に対して、外部光を導入するための前記光導入層と、外部光に応じた電気信号を出力する前記出力層またはインターポーザとが結合された構成になっている。しかも、外部光を導入するための前記光導入層は、複数の前記マイクロレンズとを含んでいるため、前記光導入層は前記マイクロレンズを含む光導入用パッケージとしての機能を果たす。したがって、本発明の固体イメージセンサは、そのような光導入用パッケージが前記受光素子層と前記出力層またはインターポーザに一体化された構成を持つ、ということができる。
また、前記光導入層の前記マイクロレンズは、半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、前記マイクロレンズを含む前記光導入用パッケージを小型化してチップサイズにすることができる。つまり、本発明の固体イメージセンサにチップサイズの光導入用パッケージを持たせることができる。
製造方法の面では、本発明の第３の観点による固体イメージセンサは、光導入用の前記パッケージが前記受光素子層と前記出力層またはインターポーザに一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、前記マイクロレンズは、石英ガラス層の表面ではなく、透光性の前記本体の内部に一体的に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。
また、前記受光素子層と前記出力層またはインターポーザの作製には、複数の半導体チップを積層して三次元構造を形成するための公知の積層技術（位置合わせしながら基板同士を接着剤で接合して積層する技術）を使用できる。したがって、前記受光素子層と前記出力層またはインターポーザをそれぞれ半導体基板を用いて形成し、その後に両者を積層・一体化するようにすれば、前記受光素子層と前記出力層またはインターポーザの作製も容易である。
よって、本発明の第３の観点による固体イメージセンサは、その製造に格別に高度な技術が不要であり、容易に製造することができるものである。
動作速度の面で見ると、前記光導入層の前記マイクロレンズは、前記受光素子層の前記透光領域上に配置されるため、前記マイクロレンズを前記透光領域に対して可能な限り近接して配置することにより、前記マイクロレンズを通った外部光を前記半導体受光素子で直ちに電気信号に変換できる。その電気信号は、前記受光素子層から直ちに前記出力層またはインターポーザを介して外部に出力できる。このため、外部光を変換して得た前記電気信号に対する配線長を極めて短くすることができる。しかも、前記電気信号は、ＣＣＤを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）を得ることが可能である。
機能の面で見ると、本発明の第３の観点による固体イメージセンサでは、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を前記受光素子層あるいは前記出力層またはインターポーザまたはそれらの中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して前記受光素子層と前記出力層またはインターポーザの間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を本発明の第３の観点による固体イメージセンサに組み込むことが可能である。
このように、本発明の第３の観点による固体イメージセンサによれば、本発明の第１の観点による固体イメージセンサの場合と同様に、高速、高感度かつ高機能で超小型の固体イメージセンサが得られる。
本発明の第３の観点による固体イメージセンサの好ましい例では、複数の前記マイクロレンズは、前記受光素子層の前記透光領域の表面に配置される。前記マイクロレンズと前記半導体受光素子との距離を短縮できるからである。
本発明の第３の観点による固体イメージセンサの他の好ましい例では、前記受光素子層または前記出力層または前記インターポーザが、複数の前記半導体受光素子が生成する電気信号を処理する少なくとも一つの半導体素子を含む。この例では、前記半導体受光素子が生成する電気信号に所望の処理を施してから出力できるという利点がある。
本発明の第３の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層の前記半導体受光素子として、フォトダイオード、フォトトランジスタおよびＭＯＳトランジスタの少なくとも一つを含む。
本発明の第３の観点による固体イメージセンサのさらに他の好ましい例では、前記出力層または前記インターポーザが、半導体基板中に埋め込まれた埋込配線を有しており、前記受光素子層の前記半導体受光素子により生成される前記電気信号は、前記埋込配線を介して前記出力層または前記インターポーザの前記出力端子に送られる。
本発明の第３の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層の前記透光領域が絶縁膜によって形成される、あるいは、絶縁膜と半導体基板によって形成される。
本発明の第３の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層と前記出力層または前記インターポーザの間に、前記半導体受光素子により生成される前記電気信号に対して所定の信号処理を施すための信号処理回路を含む信号処理層が設けられる。
本発明の第４の観点による固体イメージセンサの製造方法は、
規則的に配置された複数の画素領域を一面に有する固体イメージセンサの製造方法であって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
（ｂ） 透光性の本体の内部に一体的に形成された複数のマイクロレンズを含む、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザを形成する工程と、
（ｄ） 前記工程（ａ）で形成した前記受光素子層と前記工程（ｂ）で形成した前記光導入層とを機械的に接続し、もって前記光導入層の内部に導入される外部光が前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程と、
（ｅ） 前記工程（ｃ）で形成した前記出力層または前記インターポーザと前記工程（ｂ）で形成した前記光導入層とを直接、または他の層を介して機械的に接続すると共に、前記出力層また８は前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程と
を備えたことを特徴とするものである。
本発明の第４の観点による固体イメージセンサの製造方法では、工程（ａ）において、複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む前記受光素子層を形成し、工程（ｂ）において、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入する前記光導入層を形成し、工程（ｃ）において、前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する前記出力層または前記インターポーザを形成する。
そして、工程（ｄ）において、 前記工程（ａ）で形成した前記受光素子層と前記工程（ｂ）で形成した前記光導入層とを機械的に接続し、もって前記光導入層の内部に導入される外部光が前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにし、工程（ｅ）において、前記工程（ｃ）で形成した前記出力層または前記インターポーザと前記工程（ｂ）で形成した前記光導入層とを直接、または他の層を介して機械的に接続すると共に、前記出力層または前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する。
よって、上述した本発明の第３の観点による固体イメージセンサが得られることが明らかである。
本発明の第４の観点による固体イメージセンサの製造方法の好ましい例では、前記光導入層を形成する工程（ｂ）において、複数の前記マイクロレンズが、前記本体の所望部分に屈折率の異なるレンズ領域を形成することにより形成される。
発明を実施するための最良の形態
以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。
第１実施形態
固体イメージセンサの構成
図２は、本発明の第１実施形態の固体イメージセンサ１の要部構成を示す部分断面図であり、図１はそのイメージセンサ１の部分拡大断面図である。
図１および図２に示すように、この固体イメージセンサ１は３層構造であり、出力層１０と受光素子層２０と光導入層４０とを備えている。この固体イメージセンサ１は、マトリックス・アレイ状に配置された複数の画素領域ＰＸを備えており、それら画素領域ＰＸの全体で画像を撮像して電気信号に変換し、出力する。各画素領域ＰＸの平面形状は、この実施形態では矩形であるが、円形、六角形など、他の形状でもよいことは言うまでもない。
光導入層４０は、イメージセンサ１の外部にある画像（外部画像）からの光を取り込んで画素領域ＰＸ毎に受光素子層２０に送る。受光素子層２０は、画素領域ＰＸ毎に、光導入層４０で取り込んだ光をその光に対応する電気信号に変換する。出力層１０は、画素領域ＰＸ毎に、受光素子層２０で得た電気信号をイメージセンサ１の外部に出力する。こうして出力される電気信号は、例えば、表示装置に送られてそのスクリーンに外部画像を表示するのに使用され、あるいは任意の信号処理装置に送られ、所定の信号処理に使用される。
次に、光導入層４０と受光素子層２０と出力層１０の各々の詳細な構成を説明する。
受光素子層２０は、図１に明瞭に示すように、下面が絶縁膜２７で覆われたｐ型の単結晶Ｓｉ基板２１を有している。Ｓｉ基板２１の上面には、絶縁分離膜２２が選択的に形成されており、その絶縁分離膜２２によって、複数の素子形成領域（活性領域）が画素領域ＰＸに一対一に対応して形成されている。つまり、それら素子形成領域は、画素領域ＰＸと同じマトリックス状に配置されている
以下の説明では、絶縁分離膜２２が形成されている領域を「絶縁分離領域」と呼ぶ。従って、Ｓｉ基板２１の上面には、絶縁分離領域と、複数の素子形成領域（活性領域）とが存在することになる。
Ｓｉ基板２１の各素子形成領域の内部には、一つのＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（以下、ＭＯＳトランジスタという）Ｍと、一つのフォトダイオードＰＤが形成されている。ＭＯＳトランジスタＭとフォトダイオードＰＤは互いに電気的に接続されている。フォトダイオードＰＤは、導入される光を電気信号に変換する半導体受光素子である。ＭＯＳトランジスタＭは、フォトダイオードＰＤが生成する電気信号を受光素子層２０から取り出すためのスイッチング用半導体素子である。
ＭＯＳトランジスタＭは、Ｓｉ基板２１の内部に間隔をあけて形成された一対のｎ＋型ソース・ドレイン領域（Ｓ／Ｄ領域）２３ａ、２３ｂと、Ｓ／Ｄ領域２３ａと２３ｂの間でＳｉ基板２１の上面を覆う絶縁膜２５ａａと、絶縁膜２５ａａ上に形成されたゲート電極２４とから構成されている。絶縁膜２５ａａは、絶縁膜２５ａのゲート電極２４の直下にある部分であり、ゲート絶縁膜として機能する。ゲート電極２４は、素子形成領域の一方（図１では左側）の端の近傍に配置されている。そのゲート電極２４の側において、絶縁分離膜２２の上には配線膜３１が形成されている。その配線膜３１は、絶縁膜２５ａに形成された窓を介して一方のソース・ドレイン領域２３ａ（図１では左側）に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜２５ａで覆われている。
フォトダイオードＰＤは、他方のｎ＋型のソース・ドレイン領域２３ｂ（図１では右側）とｐ型の単結晶Ｓｉ基板２１から構成されている。つまり、フォトダイオードＰＤは、ＭＯＳトランジスタＭのソース・ドレイン領域２３ｂを共用しており、それによってフォトダイオードＰＤとＭＯＳトランジスタＭとが電気的に接続されている。ソース・ドレイン領域２３ｂが、フォトダイオードＰＤの受光領域となる。
各素子形成領域に形成されたＭＯＳトランジスタＭとフォトダイオードＰＤは、いずれも層間絶縁膜２５ｂによって覆われている。この層間絶縁膜２５ｂは、Ｓｉ基板２１の全面を覆っている。層間絶縁膜２５ｂの上には、それよりも厚い層間絶縁膜２６がＳｉ基板２１の全面を覆って形成されている。層間絶縁膜２６の表面は、光導入層４０の形成・固着を容易にするために、Ｓｉ基板２１と平行になるように平坦化されている。
層間絶縁膜２５ｂと２６と絶縁膜２５ａは、当該イメージセンサ１が検出可能な光を透過可能な材料（例えばＳｉＯ２）で形成される。光導入層４０によってイメージセンサ１の内部に導入される外部光は、層間絶縁膜２５ｂと２６と絶縁膜２５ａを貫通して、受光素子層２０の各素子形成領域に形成されたフォトダイオードＰＤに照射される。したがって、層間絶縁膜２５ｂと２６と絶縁膜２５ａの各フォトダイオード形成領域に対応（ほぼ重複）する箇所が「透光領域」となる。後述の通り、光導入層４０はこれら「透光領域」の上に形成・固着されている。
第１実施形態では、受光素子層２０の表面全体が透光可能となっているが、これは必ずしも必要ではない。受光素子層２０の表面の一部が透光可能となっていてもよい。受光素子層２０の表面にフォトダイオードＰＤに対応して「透光領域」が存在すれば足りる。
Ｓｉ基板２１には、絶縁分離膜２２（絶縁分離領域）の位置に、基板２１の上面と下面を接続する複数の埋込配線が形成されている。それら埋込配線の各々は、基板２１を上下に貫通する透孔の内側壁を覆う絶縁膜２８と、その絶縁膜２８の内側に充填された導電性プラグ２９と、その導電性プラグ２９の下端に接触して形成されたマイクロバンプ電極３０とから構成されている。導電性プラグ２９の上端は、絶縁分離膜２２の上に形成された配線膜３１に接触しており、その配線膜３１はｎ＋型のソース・ドレイン領域２３ａに接触しているので、そのソース・ドレイン領域２３ａは配線膜３１と導電性プラグ２９を介してマイクロバンプ電極３０に電気的に接続されている。
この第１実施形態では、スイッチング用トランジスタとしてｎ−チャネルＭＯＳトランジスタ（ｎＭＯＳ）を使用しているが、ｐ−チャネルＭＯＳトランジスタ（ｐＭＯＳ）を使用してもよいし、ｎ−チャネルＭＯＳトランジスタとｐ−チャネルＭＯＳトランジスタを組み合わせて相補型ＭＯＳ（ＣＭＯＳ）トランジスタ構成としてもよい。ＭＯＳトランジスタ以外のトランジスタや他の電子素子でもよい。
次に、光導入層４０について説明する。
光導入層４０は、受光素子層２０の層間絶縁膜２６（換言すれば、受光素子層２０の透光領域）の上に形成・固着されている。光導入層４０は、層間絶縁膜２６の平坦化された上面に支持壁５０によって支持された、平板状の石英キャップ５１を有している。支持壁５０の下端と上端は、層間絶縁膜２６の上面とキャップ５１の内面にそれぞれ固着されている。
支持壁５０により、層間絶縁膜２６とキャップ５１の間にキャビティ４２が形成されており、そのキャビティ４２の内部に複数のマイクロレンズ４３がマトリックス状に配置されている。これらのマイクロレンズ４３は、画素領域ＰＸに対して一対一対応で配置されている、換言すれば、受光素子層２０中のフォトダイオードＰＤを有する素子形成領域の真上にそれらと重なるようにそれぞれ配置されている。
キャップ５１の平面形状は、ここでは当該イメージセンサ１の平面形状に合わせて矩形となっているが、これ以外の形状であってもよい。キャビティ４２の平面形状は、キャップ５１の平面形状と同じ矩形であるが、これ以外の形状であってもよい。マイクロレンズ４３の平面形状は、ここでは円形であるが、これ以外の形状であってもよい。マイクロレンズ４３の高さは、例えば１μｍ〜３μｍである。
支持壁５０は、キャビティ４２の外周縁を画定するように矩形のキャップ５１の周縁全体に沿って延在すると共に、キャップ５１の周縁以外の箇所（つまり内側）にも部分的に延在している。支持壁５０は、キャビティ４２を形成するために設けるものであるから、矩形のキャップ５１の周縁のみに沿って配置して矩形状に形成するだけでもよい。しかし、そうすると、光導入層４０の機械的強度が不足する恐れがある。そこで、この点を考慮して、キャップ５１の周縁以外の箇所（つまり内側）では、適当な箇所に支持壁５０を升目状に配置し、その強度不足の問題を解消している。
支持壁５０は、図１に明瞭に示すように、アルミニウム（Ａｌ）膜４４と接着剤４５と単結晶Ｓｉ板４１と接着剤４６から形成されており、４層構造を持っている。これは、光導入層４０の製造工程に起因するものである。その製造工程の詳細は後述する。
Ａｌ膜４４は、通常、蒸着法やスパッタリング法によって、マイクロレンズ４３を覆うように層間絶縁膜２６の上面全体に所定厚さで形成される。このため、接着剤を使用しなくても、Ａｌ膜４４は層間絶縁膜２６の上面とマイクロレンズ４３の表面に固着する。マイクロレンズ４３上のＡｌ膜４４はエッチングによって除去されるが、マイクロレンズ４３の間ではＡｌ膜４４はエッチングされずに残存する。このエッチングにより除去されなかったＡｌ膜４４の部分が、支持壁５０の一部を構成している。
Ａｌ膜４４の上には、所定厚さの単結晶Ｓｉ板４１が接着剤４５を用いて固着されている。Ｓｉ板４１は、キャビティ４２を形成するために、エッチングによって選択的に除去されるが、エッチングにより除去されなかったＳｉ板４１の部分が、支持壁５０の他の一部を構成している。
Ｓｉ板４１の上には、石英キャップ５１が接着剤４６を用いて固着されていて、そのキャップ５１によってキャビティ４２の上部開口の全体を閉鎖している。その結果、キャビティ４２は、層間絶縁膜２６と支持壁５０と石英キャップ５１とで画定される。また、支持壁５０は、Ａｌ膜４４、接着剤４５、単結晶Ｓｉ板４１、接着剤４６の４層構造となる。
石英キャップ５１を形成する石英ガラスは、当該イメージセンサ１が検出可能な光に対して透光性を持っているので、外部光はキャップ５１を通ってキャビティ４２内に入ることができる。そして、キャビティ４２内に入った外部光は、マイクロレンズ４３で集光されてから、層間絶縁膜２６と２５ｂと絶縁膜２５ａを貫通して各素子形成領域のフォトダイオードＰＤに、画素領域ＰＸ毎に照射されることになる。
次に出力層１０について説明する。
出力層１０は、照射される外部光に応じて受光素子層２０で生成される電気信号を、当該イメージセンサ１の外部に出力するための層である。この出力層１０は、上下二つの表面が絶縁膜１３と１２でそれぞれ覆われた単結晶Ｓｉ基板１１を有している。このＳｉ基板１１には、その上面と下面を接続する（つまりＳｉ基板１１を上下に貫通する）複数の埋込配線が形成されている。それら埋込配線の各々は、Ｓｉ基板１１を上下に貫通する透孔の内側壁を覆う絶縁膜１４と、その絶縁膜１４の内側に充填された導電性プラグ１５と、その導電性プラグ１５の上下端に接触して形成されたマイクロバンプ電極１７と１６を持つ。
出力層１０のＳｉ基板１１と受光素子層２０のＳｉ基板２１は、対応するマイクロバンプ電極１７と３０を重ね合わせて溶着させると共に、両基板１１と２１の間の隙間に接着剤６１を充填することによって互いに固着されている。Ｓｉ基板１１と２１は互いに平行になっている。接着剤６１としては、ポリイミド樹脂、エポキシ樹脂等が好適に使用できる。
この第１実施形態の固体イメージセンサ１では、出力層１０のＳｉ基板１１の内部には半導体素子が存在せず、Ｓｉ基板１１は埋込配線のベースとして使用されているだけである。したがって、Ｓｉ基板１１の導電型は任意である、つまりｎ形でもよいし、ｐ型でもよいし、ドーパントを含まないｉ型でもよい。しかし、後述する第２および第３の実施形態のように、Ｓｉ基板１１の内部に半導体素子を形成する場合は、その半導体素子の構成に合うようにＳｉ基板１１の導電型を選択する必要がある。
固体イメージセンサの動作
次に、以上の構成を持つ第１実施形態の固体イメージセンサ１の動作について説明する。
まず、イメージセンサ１の撮像面、すなわち光導入層４０の石英キャップ５１の表面を、所望の撮像対象物に向け、その撮像対象物の近傍に置く。すると、その撮像対象物から発せられた光（外部光）が石英キャップ５１を通ってイメージセンサ１の内部（つまりキャビティ４２）に取り込まれる。取り込まれた光は、キャビティ４２内のマイクロレンズ４３によって、受光素子層２０のフォトダイオードＰＤ上に集光・照射せしめられる。この集光・照射は、画素領域ＰＸ毎に行われる。
各画素領域ＰＸ内のフォトダイオードＰＤは、こうして受け取った光を光電変換し、その光の強度に応じた電気信号を生成する。この電気信号は、そのフォトダイオードＰＤに接続されたスイッチング用ＭＯＳトランジスタＭを介して出力層１０に送出される。つまり、電気信号を取り出す際にＭＯＳトランジスタＭがスイッチングされてＯＮ（導通）状態となるので、その電気信号は、受光素子層２０の配線膜３１と導電性プラグ２９とマイクロバンプ電極３０を介してＳｉ基板２１の下面（受光素子層２０の外部）に送られる。その電気信号はさらに、出力層１０のマイクロバンプ電極１７と導電性プラグ１５を介して、固体イメージセンサ１の最下面にあるマイクロバンプ電極１６に送られる。こうして、出力層１０のマイクロバンプ電極１６からその電気信号を取り出すことが可能となる。
この第１実施形態では、出力層１０のマイクロバンプ電極１６が、当該固体イメージセンサ１の出力端子として機能する。
このように、第１実施形態の固体イメージセンサ１の出力電気信号は、その最下面すなわち底面にアレイ状に設けられたマイクロバンプ電極（出力端子）１６を介して出力される。したがって、このイメージセンサ１は、いわゆる「エリア・アレイ・パッケージ」と同等の構造を持っていると言うことができる。
図１３は、各画素領域ＰＸ内の回路構成を示す回路図である。図１３より理解されるように、フォトダイオードＰＤのカソードがＭＯＳトランジスタＭの一方のソース・ドレイン領域に接続されている。そして、ＭＯＳトランジスタＭのゲート電極と他方のソース・ドレイン領域は、信号線Ｂと信号線Ｗにそれぞれ接続されている。この回路構成は公知であるから、ここではこれ以上の説明を行わない。
固体イメージセンサの製法
続いて、図３〜図１２を参照しながら、上記構成を持つ本発明の第１実施形態の固体イメージセンサ１の製造方法について説明する。
まず、図３に示すように、絶縁膜（ここではＳｉＯ２膜）２７を介して２枚の単結晶Ｓｉ基板７１と２１を貼り合わせてなるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を準備する。そして、公知の方法によって、上方のＳｉ基板２１の内部に所望の画素領域ＰＸに対応して複数の素子形成領域を形成する。さらに、各素子形成領域の内部にＭＯＳトランジスタＭとフォトダイオードＰＤを形成し、それらＭＯＳトランジスタＭに接続された埋込配線を形成する。こうして図３に示す構成を得る。
図３に示す構成を得る方法は任意であるが、例えば次のようにして形成する。
まず、公知の方法により、ＳＯＩ基板を構成するｐ型Ｓｉ基板２１の表面に絶縁分離膜（例えばＳｉＯ２膜）２２を選択的に形成し、もってそのＳｉ基板２１の表面に複数の画素領域ＰＸに対応した素子形成領域をアレイ状に画定する。次に、公知の方法により、絶縁分離膜２２にＳｉ基板２１を上下に貫通する複数の透孔を形成する。この時、公知の方法により、それら透孔の直下において絶縁膜２７も部分的に除去し、透孔の底部がＳｉ基板７１側に露出するようにする。そして、それら透孔の内側壁を絶縁膜２８で覆ってから、それら透孔内に導電性プラグ２９を充填する。このとき、導電性プラグ２９の上端は透孔の上端より露出し、他方、導電性プラグ２９の下端はＳｉ基板７１に接触する。こうして、絶縁分離膜２２の存在する領域（すなわち、絶縁分離領域）に対して図３に示す構成の埋込配線を形成する。
その後、各素子形成領域内において、公知の方法により、Ｓｉ基板２１の表面に絶縁膜２５ａを形成する。そして、絶縁膜２５ａの上にゲート電極（例えばポリシリコン製とする）２４を選択的に形成する。絶縁膜２５ａのゲート電極２４の直下の部分が、ゲート絶縁膜２５ａａとなる。この時、各素子形成領域において、Ｓｉ基板２１の全表面が絶縁膜２５ａで覆われる。その後、公知の方法により、Ｓｉ基板２１の内部に一対のｎ＋型のソース・ドレイン領域２３ａと２３ｂを形成して、ＭＯＳトランジスタＭを完成する。
そこで、次に、公知のエッチング法によって、埋込配線に近い側のソース・ドレイン領域２３ａに通じる窓を絶縁膜２５ａに開けてから、絶縁膜２５ａと絶縁分離膜２２の上に導電性の配線膜３１を選択的に形成する。この時、配線膜３１は、一方では、絶縁膜２５ａの窓を介してソース・ドレイン領域２３ａに接触し、他方では、導電性プラグ２９の上端に接触する。したがって、ソース・ドレイン領域２３ａと導電性プラグ２９が配線膜３１によって電気的に接続される。
その後、ゲート電極２４と配線膜３１を層間絶縁膜２５ｂで覆い、さらにその上に層間絶縁膜２６を形成する。そして、層間絶縁膜２６の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法またはエッチング法により研磨して平坦化する。こうして、図３に示す構造を得る。
続いて、図３の構造において、層間絶縁膜２６の平坦化された表面全体にマイクロレンズ４３用の膜を形成する。この膜の材料としては、フォトレジスト、有機高分子などの有機材料、あるいは、ポリシリコン、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）などの無機材料が好適に使用でき、塗布、スパッタリング、ＣＶＤなどの方法で所望の厚さの膜とする。
マイクロレンズ４３をフォトレジストや有機高分子の膜で形成する場合は、その膜をフォトリソグラフィおよびエッチング法により略円形の島状部分にパターン化してから、熱処理を加える。すると、それら島状部分の表面が凸球面状に湾曲し、図４に示すように、各素子形成領域を覆うマイクロレンズ４３となる。
マイクロレンズ４３をポリシリコン、酸化シリコン、窒化シリコンなどの無機材料の膜で形成する場合は、その無機材料膜の上に所望のマイクロレンズの形状にパターン化したフォトレジスト膜（フォトレジスト・パターン）を形成し、そのフォトレジスト膜をマスクとして前記無機材料膜を選択的にエッチングする。こうして、前記フォトレジスト・パターンを前記無機材料膜に転写することによって、略円形の島状部分を形成する。これらの島状部分がマイクロレンズ４３となる。
上記二つの方法によって形成され得るマイクロレンズ４３は、層間絶縁膜２６の平坦な表面に、画素領域ＰＸに対して一対一対応でアレイ状に配置される。
その後、蒸着、スパッタリングなどの方法で、層間絶縁膜２６の平坦化された表面全体に、先に形成したマイクロレンズ４３の全体を覆うようにＡｌ膜４４を形成する。Ａｌ膜４４の厚さは、例えば１００ｎｍ〜４００ｎｍである。この時の状態は図４に示すようになる。図４より理解されるように、Ａｌ膜４４は、大部分がマイクロレンズ４３上にあるが、一部は隣接するマイクロレンズ４３間の隙間を通って層間絶縁膜２６の表面に接触・固着している。
続いて、図５に示すように、Ａｌ膜４４の上に所定厚さで接着剤４５を塗布する。この時、単結晶Ｓｉ板４１の接着を容易にするために、公知の方法で、塗布した接着剤４５の表面を平坦化する。こうして、図５に示す構造を得る。そして、その接着剤４５の表面に所定厚さ（例えば約１００μｍ〜１０００μｍ）の単結晶Ｓｉ板４１を貼り付ける。このＳｉ板４１は、キャビティ４２を形成するための支持壁５０の一部に使用するものである。このときの状態は、図６に示すようになる。
接着剤４５の表面に貼り付けられた単結晶Ｓｉ板４１は、その表面を所望の厚さになるまで研磨して薄くする。研磨後の基板４１の厚さは、例えば、約５０μｍ〜２００μｍである。この時の状態は、図７に示すようになる。
なお、本実施形態では、キャビティ４２を形成するために単結晶Ｓｉ板４１を用いているが、これに限定されるものではない。所望の剛性を有すると共にエッチング等の加工性に優れたものであれば、他の任意の材料からなる板を用いることができることは言うまでもない。
その後、図６の構造において最下位にあるＳｉ基板７１の全体を、研磨またはエッチングによって除去し、Ｓｉ基板７１とＳｉ基板２１の間にある絶縁膜２７を露出させる。そして、公知の方法により、各埋込配線の導電性プラグ２９の下端にマイクロバンプ電極３０を形成・固着する。このときの状態は、図７に示すようになる。
後述するように、Ａｌ膜４４は、単結晶Ｓｉ板４１と接着剤４５のエッチングを行う際に、その下方にあるマイクロレンズ４３を保護するためのものである、換言すれば、Ａｌ膜４４は、その際のエッチング・ストッパとして使用するものである。よって、このような機能が得られるものであれば、Ａｌ以外の任意の膜を使用できる。
他方、出力層１０を製作するために、図８に示すように、絶縁膜（ここではＳｉＯ２膜）１２を介して２枚の単結晶Ｓｉ基板８１と１１を貼り合わせてなるＳＯＩ基板を準備する。そして、基板１１を上下に貫通する複数の透孔を形成する。この時、それら透孔の直下において絶縁膜１２も部分的に除去し、透孔の底部をＳｉ基板８１の側に露出させるようにする。そして、それら透孔の内側壁を絶縁膜１４で覆ってから、それら透孔内に導電性プラグ１５を充填する。このとき、導電性プラグ１５の上端は透孔の上端より露出し、導電性プラグ１５の下端はＳｉ基板８１の表面に接触する。さらに、各埋込配線の導電性プラグ１５の上端にマイクロバンプ電極１７を形成・固着する。こうして、図８に示す構成の埋込配線が得られる。
次に、図９に示すように、マイクロバンプ電極３０とマイクロバンプ電極１７を互いに向かい合わせながら、図８に示すＳｉ基板１１のマイクロバンプ電極１７側の面に、図７の構造を載せる。そして、両構造の間の隙間に接着剤６１を充填して両構造を互いに固着させる。また、マイクロバンプ電極３０とマイクロバンプ電極１７は、互いに溶着される。その状態でＳｉ基板８１の全体を研磨またはエッチングによって除去し、図１０に示すように、絶縁膜１２と導電性プラグ１５を露出させる。
さらに、各導電性プラグ１５の下端にマイクロバンプ電極１６を形成・固着し、図１１に示す構造を得る。この時、出力層１０の上に受光素子層２０が接着され、受光素子層２０の上に、光導入層４０を形成するマイクロレンズ４３等が載った状態になる。
そこで、適当なマスクを用いて、最上位のＳｉ板４１を選択的にエッチングし、そのＳｉ板４１に透孔を形成する。続いて、同じマスクを用いて、Ｓｉ板４１の下位にある接着剤４５をエッチングにより選択的に除去する。これら二つのエッチング工程において、Ａｌ膜４４がエッチング・ストッパとして働くので、その下にあるマイクロレンズ４３がエッチング作用の影響を受けない。よって、マイクロレンズ４３が確実に保護される。
次に、同じマスクを用いて、それら透孔内に露出しているＡｌ膜４４をエッチングにより選択的に除去する。こうして、図１２に示す状態が得られる。この状態では、キャビティ４２がほぼ形成されていると共に、マイクロレンズ４３がキャビティ４２内に露出している。
最後に、キャビティ４２を形成するのに用いたＳｉ板４１の上に、接着剤４６を用いて石英ガラスよりなる矩形のキャップ５１を接着し、内部の空間を閉鎖する。こうして、光導入層４０の支持壁５０とキャビティ４２が形成される。
以上のような工程を経ることにより、図１と図２に示すような３層構造の固体イメージセンサ１が得られる。
接着剤４６は、キャップ５１の光透過率をできるだけ低下させないためには、図示しているように、支持壁５０の上端部にのみ配置するのがよい。しかし、接着剤４６の塗布工程を簡略化するために、キャップ５１の内面全体に塗布してもよい。この場合、接着剤４６の存在によって光透過率が少し低下するが、実用上は問題が生じない程度に調整が可能である。
なお、出力層１０の製造方法は、ここで述べたものに限定されず、他の任意の方法が使用できることは言うまでもない。
以上説明したように、本発明の第１実施形態の固体イメージセンサ１は、受光素子層２０と光導入層４０と出力層１０とを備えて構成されている。そして、光導入層４０は、複数のマイクロレンズ４３と支持壁５０と透光性の石英キャップ５１とを含んでおり、透光性キャップ５１を介してキャビティ４２の内部に導入される外部光が、マイクロレンズ４３を介して受光素子層４０内の半導体受光素子、つまりフォトダイオードＰＤに照射されるようになっている。
このように、第１実施形態の固体イメージセンサ１では、フォトダイオードＰＤを含む受光素子層２０に対して、外部光を導入するための光導入層４０と外部光に応じた電気信号を出力する出力層１０とが結合された構成になっている。しかも、外部光を導入するための光導入層４０は、支持壁５０と透光性キャップ５１により形成されるキャビティ４２と、そのキャビティ４２内に配置された複数のマイクロレンズ４３とを含んでいるため、光導入層４０はマイクロレンズ４３を含むパッケージとしての機能を果たす。したがって、第１実施形態の固体イメージセンサ１は、そのような光導入用パッケージが受光素子層２０と出力層１０に一体化された構成を持つ、ということができる。
また、光導入層４０のマイクロレンズ４３と支持壁５０とキャビティ４２は、半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、マイクロレンズ４３を含む光導入用パッケージを小型化してチップサイズにすることができる。つまり、固体イメージセンサ１にチップサイズの光導入用パッケージを持たせることができる。
製造方法の面では、固体イメージセンサ１は、光導入層４０からなるパッケージが受光素子層２０と出力層１０に一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、マイクロレンズ４３は、石英ガラス層の表面ではなく、受光素子層２０の層間絶縁膜２６上に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。
また、受光素子層２０と出力層１０の作製には、複数の半導体チップを積層して三次元構造を形成するための公知の積層技術（位置合わせしながら基板同士を接着剤で接合して積層する技術）を使用できる。したがって、受光素子層２０と出力層１０をそれぞれ半導体基板を用いて形成し、その後に両者を積層・一体化するようにすれば、受光素子層２０と出力層１０の作製も容易である。
よって、固体イメージセンサ１は、その製造に格別に高度な技術が不要であり、容易に製造することができるものである。
動作速度の面で見ると、光導入層４０のマイクロレンズ４３は、受光素子層２０の透光領域上に近接して配置されるため、マイクロレンズ４３を通った外部光をフォトダイオードＰＤで直ちに電気信号に変換できる。その電気信号は、受光素子層２０から直ちに出力層１０を介して外部に出力できる。このため、外部光を変換して得た電気信号に対する配線長を極めて短くすることができる。しかも、その電気信号は、ＣＣＤを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）を得ることが可能である。
機能の面で見ると、固体イメージセンサ１では、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を受光素子層２０あるいは出力層１０またはそれら両層の中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して受光素子層２０と出力層１０の間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を固体イメージセンサ１に組み込むことが可能である。
このように、本発明の第１実施形態によれば、高速、高感度かつ高機能で超小型の固体イメージセンサ１が得られる。
なお、受光素子層２０のＳｉ基板２１の下面に形成された絶縁膜２７は、必ずしも必要ではない。絶縁性の接着剤６１を使用すれば、受光素子層２０と出力層１０の間の電気的絶縁は確保できるからである。これは、出力層１０の絶縁膜１３についても同様である。
また、外部光を光電変換して得た電気信号に対して所望の信号処理を行ってから出力する場合には、受光素子層２０と出力層１０の間に、所望の信号処理回路を含む信号処理回路層を設けてもよい。その信号処理回路層は、受光素子層２０と同様の構成で容易に実現できるから、ここではその詳細な説明は省略する。
なお、上述した第１実施形態では、出力層１０を設けているが、出力層１０に代えてインターポーザを設けてもよいことは言うまでもない。
第２実施形態
図１４は、本発明の第２実施形態の固体イメージセンサ１Ａの構成を示す。
このイメージセンサ１Ａは、第１実施形態の固体イメージセンサ１において、スイッチング用ＭＯＳトランジスタＭを受光素子層２０から出力層１０に移したものに相当し、それ以外の構成は同じである。よって、図１４において対応する構成要素には第１実施形態の固体イメージセンサ１と同じ符号を付して、それらに関する説明は省略する。
図１４に示すように、この固体イメージセンサ１Ａも、第１実施形態の固体イメージセンサ１と同じ３層構造である。
受講素子層２０’では、ｐ型の単結晶Ｓｉ基板２１に形成された複数の素子形成領域の各々に、ｎ＋型拡散領域２３が形成されている。つまり、フォトダイオードＰＤのみが形成されている。この点で第１実施形態の固体イメージセンサ１とは異なる。このため、各素子形成領域のほぼ全面で受光が可能となっている、つまり、各素子形成領域のほぼ全面が「受光可能領域」となっている。よって、いわゆる「フィル・ファクター（Ｆｉｌｌ Ｆａｃｔｏｒ）、つまり画素面積に対して受光面積が占める割合」を１００％に近く設定できる利点がある。その他の構成は、第１実施形態の固体イメージセンサ１と同じである。
なお、第１実施形態の固体イメージセンサ１では、各素子形成領域にＭＯＳトランジスタＭが存在するため、その分だけ「受光可能領域」が減少する。つまり、第２実施形態のイメージセンサ１Ａに比べると、「フィル・ファクター」が小さくなってしまう。
出力層１０’には、単結晶Ｓｉ基板１１に、第１実施形態の固体イメージセンサ１の受光素子層２０に形成されていたＭＯＳトランジスタＭが形成されている。すなわち、出力層１０’は、図１４に示すように、下面が絶縁膜１２で覆われたｐ型の単結晶Ｓｉ基板１１を有している。Ｓｉ基板１１の上面には、絶縁分離膜２２’が選択的に形成されており、その絶縁分離膜２２’によって、複数の素子形成領域（活性領域）が画素領域ＰＸに一対一に対応して形成されている。つまり、それら素子形成領域は、画素領域ＰＸと同じマトリックス状に配置されている。
Ｓｉ基板１１の各素子形成領域の内部には、少なくとも一つのＭＯＳトランジスタＭが形成されている。このＭＯＳトランジスタＭは、Ｓｉ基板１１の内部に間隔をあけて形成された一対のｎ＋型ソース・ドレイン領域（Ｓ／Ｄ領域）２３ａ’、２３ｂ’と、Ｓｉ基板１１の上面を覆う絶縁膜２５ａ’と、絶縁膜２５ａ’上に形成されたゲート電極２４’とから構成されている。絶縁膜２５ａ’のゲート電極２４’の直下にある部分２５ａａ’がゲート絶縁膜として機能する。絶縁分離膜２２’の上には配線膜３１’が形成されており、その配線膜３１’は絶縁膜２５ａ’に形成された窓を介して一方のソース・ドレイン領域２３ａ’（図１４では左側）に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜２５ａ’で覆われている。
Ｓｉ基板１１の各素子形成領域に形成されたＭＯＳトランジスタＭは、いずれも絶縁膜１３によって覆われている。この絶縁膜１３は、Ｓｉ基板１１の全面を覆っている。絶縁膜１３の表面は、受光素子層２０’との固着を容易にするために、Ｓｉ基板１１と平行になるように平坦化されている。
絶縁膜１３の内部には、各素子形成領域の絶縁分離膜２２’の真上に導電性プラグ１８が埋設されている。その導電性プラグ１８の上端と下端は、対応するマイクロバンプ電極１７と配線膜３１’にそれぞれ接触している。
絶縁分離膜２２’の上に形成された配線膜３１’は、一方では導電性プラグ１５の上端に接触しており、他方ではｎ＋型のソース・ドレイン領域２３ａ’に接触しているので、ソース・ドレイン領域２３ａ’は配線膜３１’と導電性プラグ１５を介してマイクロバンプ電極１６に電気的に接続されている。また、配線膜３１’は、絶縁膜１３中に形成された導電性プラグ１８の下端に接触しているので、拡散領域２３にも電気的に接続されている。こうして、受光素子層２０’の各フォトダイオードＰＤは、出力層１０’の対応するＭＯＳトランジスタＭに電気的に接続されている。
なお、図１４では、出力層１０’に一つのＭＯＳトランジスタしか描かれていないが、複数のトランジスタを搭載して増幅回路や信号処理回路、メモリ回路などを構成することも可能である。また、出力層を多層にしてこれらの層にそれぞれ所望の回路を作り込むことも可能である。
本発明の第２実施形態の固体イメージセンサ１Ａは、第１実施形態の製造方法とほぼ同様にして製造できる。すなわち、受光素子層２０’は、第１実施形態の受光素子層２０とほぼ同様にして製造できることが明らかである。また、出力層１０’は、第１実施形態の受光素子層２０の場合と同様にしてＳｉ基板１１にＭＯＳトランジスタＭを形成すれば、他の工程は第１実施形態の出力層１０の場合と同様にして製造できる。よって、それらの詳細な説明は省略する。
本発明の第２実施形態の固体イメージセンサ１Ａは、以上のような構成であるから、第１実施形態の固体イメージセンサ１Ａと同様の効果が得られることは言うまでもない。しかし、固体イメージセンサ１Ａでは、さらに次のような効果が得られる。
一般に、ＣＣＤを利用した固体イメージセンサは、いわゆる「フィル・ファクター」を高くできる反面、動作速度を早くできない、入力電気信号の増幅などの処理ができない（それ専用の回路が別に必要である）、といった難点がある。他方、本発明のようなフォトダイオードやＭＯＳトランジスタを受光素子に利用した固体イメージセンサは、高速、高感度といった性能が得られると共に、入力電気信号の増幅などの処理が可能である反面、フィル・ファクターを高くするのが難しい、という難点がある。
本発明の第２実施形態の固体イメージセンサによれば、これら両型の特徴（利点）を併せ持つことができる。つまり、高速、高感度であると共にフィル・ファクターを大きくして高解像度も実現できる。しかも、入力電気信号の増幅や演算などの処理が可能となるので、高機能化も容易である。
上述した第２実施形態においても、出力層１０’に代えてインターポーザを設けてもよい。
第３実施形態
図１５は、本発明の第３実施形態の固体イメージセンサ１Ｂの構成を示す。
このイメージセンサ１Ｂは、図１４の第２実施形態の固体イメージセンサ１Ａにおいて、フォトダイオードＰＤに代えて受光用ＭＯＳトランジスタ（フォトトランジスタ）Ｍ’を受光素子層２０”の内部に設けたものに相当し、それ以外の構成は同じである。また、受光素子層２０”のＭＯＳトランジスタＭ’の構成は、上下が逆になっている以外は、出力層１０’のＭＯＳトランジスタＭと実質的に同じである。
図１５に示すように、この固体イメージセンサ１Ｂも３層構造であり、受光素子層２０”では、単結晶Ｓｉ基板２１の下面側に形成された複数の素子形成領域の各々に、一対のソース・ドレイン領域２３ａ、２３ｂが形成されている。この点で第１実施形態および第２実施形態の固体イメージセンサ１および１Ａとは異なっている。
固体イメージセンサ１Ｂでは、受光素子としてのＭＯＳトランジスタＭ’が各素子形成領域において上下逆に配置されているため、各素子形成領域のほぼ全面で受光が可能である、つまり、各素子形成領域のほぼ全面が「受光可能領域」となる。よって、第２実施形態と同様に、「フィル・ファクター」を１００％に近く設定できる利点がある。なお、光導入層４０に取り込まれた外部光は、受光素子層２０”のＳｉ基板２１を介してＭＯＳトランジスタＭ’に照射される。
受光素子層２０”のＭＯＳトランジスタＭ’は、Ｓｉ基板２１の下面側より内部に間隔をあけて形成された一対のｎ＋型ソース・ドレイン領域２３ａ、２３ｂと、Ｓｉ基板１１の下面を覆う絶縁膜２５ａと、絶縁膜２５ａの下に形成されたゲート電極２４とから構成されている。絶縁膜２５ａのゲート電極２４の直下にある部分２５ａａがゲート絶縁膜として機能する。絶縁分離膜２２の下には、配線膜３１が形成されている。その配線膜３１は、絶縁膜２５ａに形成された窓を介して一方のソース・ドレイン領域２３ａ（図１５では左側）に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜２５ａで覆われている。
Ｓｉ基板２１の各素子形成領域に形成されたＭＯＳトランジスタＭ’の下面は、いずれも絶縁膜２５ｃによって覆われている。この絶縁膜２５ｃは、Ｓｉ基板２１の全面を覆っている。絶縁膜２５ｃの表面は、出力層１０’との固着を容易にするために、Ｓｉ基板２１と平行になるように平坦化されている。
絶縁膜２５ｃの内部には、各素子形成領域の絶縁分離膜２２の真下に導電性プラグ１９が埋設されている。その導電性プラグ１９の上端と下端は、対応する配線膜３１とマイクロバンプ電極３０とにそれぞれ接触している。
出力層１０’において、絶縁分離膜２２’の上に形成された配線膜３１’は、一方では導電性プラグ１８の下端に接触しており、他方ではｎ＋型のソース・ドレイン領域２３ａ’に接触しているので、ソース・ドレイン領域２３ａ’は配線膜３１’と導電性プラグ１８を介してマイクロバンプ電極１７に電気的に接続されている。マイクロバンプ電極１７は、マイクロバンプ電極３０に接触していて電気的に接続されているので、受光素子層２０”のソース・ドレイン領域２３ａは、配線膜３１、導電性プラグ１９、マイクロバンプ電極３０、マイクロバンプ電極１７、導電性プラグ１８、および配線層３１’を介して、出力層１０’のソース・ドレイン領域２３ａ’に電気的に接続されている。
こうして、受光素子層２０”の受光用の各ＭＯＳトランジスタＭ’は、出力層１０’の対応するスイッチング用のＭＯＳトランジスタＭに電気的に接続されている。
なお、受光用のＭＯＳトランジスタＭ’に代えてフォトダイオードを用いてもよいことは言うまでもない。
第３実施形態の固体イメージセンサ１Ｂは、第１および第２の実施形態の製造方法を組み合わせて容易に製造できる。その製造方法の一例を簡単に説明すると、次の通りである。
まず、受光素子層２０”と出力層１０’を別の単結晶Ｓｉ基板を用いてそれぞれ作製する。すなわち、受光素子層２０”は、Ｓｉ基板２１として図３に示すようなＳＯＩ基板を用いる（通常のＳｉ基板を用いてもよい。）Ｓｉ基板２１の表面に、公知の方法で、図１５に示すような受光用ＭＯＳトランジスタＭ’と配線膜３１を形成してから、Ｓｉ基板２１の表面に絶縁膜２５ｃを形成し、受光用ＭＯＳトランジスタＭ’を覆う。その後、導電性プラグ１９を絶縁膜２５ｃ中に埋設し、絶縁膜２５ｃの表面を平坦化してから、マイクロバンプ電極３０を形成する。
他方、出力層１０’は、図８に示したのと同様に、Ｓｉ基板１１と８１からなるＳＯＩ基板を用いて作製する。すなわち、Ｓｉ基板１１の表面の素子形成領域に、公知の方法でスイッチング用ＭＯＳトランジスタＭを形成する。そして、配線膜３１’を形成してからＭＯＳトランジスタＭと配線膜３１’を絶縁膜１３で覆う。絶縁膜１３に導電性プラグ１８を埋設してから、絶縁膜１３の表面を平坦化する。そして、マイクロバンプ電極１７を形成する。
ただし、図８の場合（第１実施形態）は素子形成領域にスイッチング用ＭＯＳトランジスタＭが形成されていないが、第３実施形態の出力層１０’にはスイッチング用ＭＯＳトランジスタＭを形成する。なお、増幅回路や信号処理回路を搭載する場合には、必要に応じてスイッチング用ＭＯＳトランジスタＭ以外にも複数のＭＯＳトランジスタ等を作製してよいことは言うまでもない。
次に、以上のようにして作製した受光素子層２０”用の構造を持つＳｉ基板２１および７１と、出力層１０’用の構造を持つＳｉ基板１１および８１とを、ＭＯＳトランジスタＭとＭ’が形成されている側の面を向かい合わせにして貼り合わせる。貼り合わせに際しては、図１５に示すように、受光素子層２０”用の構造を持つＳｉ基板２１の表面にあるマイクロバンプ電極３０と、出力層１０’用の構造を持つＳｉ基板１１の表面にあるマイクロバンプ電極１７とが互いに向かい合うように接触させ、それらバンプ電極３０と１７の一部を溶着させることによって結合させる。そして、Ｓｉ基板２１上の絶縁膜２５ｃとＳｉ基板１１上の絶縁膜１３の間の隙間に接着剤６１を充填して固着させる。
その後、研磨またはエッチングによって、受光素子層２０”側のＳｉ基板７１と絶縁膜２７を完全に除去すると共に、Ｓｉ基板２１を裏面から部分的に除去し、所望の受光が可能になる程度の厚さにまで十分に薄くする。
次に、図４〜図７に示したのと同様にして、薄くしたＳｉ基板２１の裏面上に、層間絶縁膜２６を形成し、その上にマイクロレンズ４３とＡｌ膜４４を形成し、接着剤層４５を介して単結晶Ｓｉ板４１を貼り付ける。
その後、出力層１０’用の構造を持つＳｉ基板１１の側のＳｉ基板８１を裏面から研磨またはエッチングによって完全に除去し、絶縁膜１２と導電性プラグ１５の下端を露出させる。そして、露出せしめられた導電性プラグ１５の下端の部分にマイクロバンプ電極１６を形成する。
最後に、図１２に示したのと同様の方法で、キャビティ４２と支持壁５０を形成してから、キャップとなる石英ガラス５１を貼り付け、光導入層４０を形成する。こうして、図１５に示す構造が得られる。
本発明の第３実施形態の固体イメージセンサ１Ｂは、以上のような構成であるから、第２実施形態の固体イメージセンサ１Ａと同様の効果が得られることは言うまでもない。
上述の通り、第３実施形態の固体イメージセンサ１Ｂでは、受光用ＭＯＳトランジスタ（フォトトランジスタ）Ｍ’に対してそのゲート電極２４とは反対側から光を照射している。従って、この点で第１実施形態の固体イメージセンサ１とは異なる。
第３実施形態の固体イメージセンサ１Ｂでは、フォトトランジスタＭ’に代えてフォトダイオードを使用することもできる。こうすると、そのフォトダイオードに対してはそのフォトダイオードが形成されたＳｉ基板を介して光が照射される。従って、この点で第２実施形態の固体イメージセンサ１Ａとは異なる。
上述した第３実施形態においても、出力層１０’に代えてインターポーザを設けてもよい。
第４実施形態
図１６は、本発明の第４実施形態の固体イメージセンサ１Ｃの構成を示す。
このイメージセンサ１Ｃは、上述した第１〜第３実施形態とは異なり、光導入層４０Ａがキャビティを持っていない。また、受光素子層２０とインターポーザ１０Ａの間に、所定の半導体素子（図示せず）を内蔵した半導体素子層９０が設けられている。これらの半導体素子は、必要に応じて、半導体素子層９０の上下両面に設けられた電極３０に電気的に接続されている。その他の構成は、上述した第１実施形態と同じであるから、それらの説明は省略する。
図１６に示すように、第４実施形態における光導入層４０Ａは、透光性の本体すなわち板状の透光性キャップ５１Ａと、その透光性キャップ５１Ａの内部に一体的に形成され且つ受光素子層２０の透光領域上に複数の画素領域ＰＸに対応して配置された複数のマイクロレンズ４３とを含んでいる。図１６より明らかなように、透光性キャップ５１Ａの内部にはキャビティは存在しない。透光性キャップ５１Ａは、石英板等の任意の透光性板材により形成される。
次に、以上の構成を持つ第４実施形態の固体イメージセンサ１Ｃの製造方法を、図１７と図１８を参照しながら説明する。
まず、第１実施形態の場合と同様にして、図１７に示す構成の受光素子層２０を得る。図１７に示す受光素子層２０の詳細構成は、下面に電極３０が設けられていることを除いて図３のそれと同じである。
また、公知の方法により、石英板等よりなる透光性キャップ５１Ａの内部に、複数のマイクロレンズ４３を形成する。例えば、エッチングによって石英板の一面を選択的に断面円弧状に除去して複数の凹部を形成する。そして、それら凹部の中に適当なレンズ用材料を充填すれば、複数のマイクロレンズ４３を埋設・内蔵した透光性キャップ５１Ａが得られる。
その後、こうして得た透光性キャップ５１Ａを、接着剤５２Ａによって受光素子層２０の表面に固着する。この時、複数のマイクロレンズ４３が受光素子層２０の各透光領域上に対応する画素領域ＰＸに重なって配置されるように、両者の位置決めを行う。そして、受光素子層２０の下面に電極３０を形成する。この時の状態は図１７に示すとおりである。
インターポーザ１０Ａは、第１実施形態で出力層１０を形成するのに使用したものと同様の方法で作製する。半導体素子層９０は、第１実施形態で受光素子層２０を形成するのに使用したものと同様の方法で作製することができる。その後、接着剤６１を用いて、インターポーザ１０Ａの上に半導体素子層９０を載せて固着する。この時の状態は図１８に示すとおりである。
最後に、インターポーザ１０Ａの上に固着された半導体素子層９０（図１８参照）の上に、接着剤６１を用いて、透光性キャップ５１Ａを表面に固着した受光素子層２０（図１７参照）を固着する。こうして、図１６に示した第４実施形態の固体イメージセンサ１Ｃが得られる。
第４実施形態の固体イメージセンサ１Ｃは、以下のような方法によっても製造できる。その方法を図１９と図２０を参照しながら説明する。
インターポーザ１０Ａは、第１実施形態で出力層１０を形成するのに使用したものと同様の方法で作製する。半導体素子層９０は、第１実施形態で受光素子層２０を形成するのに使用したものと同様の方法で作製する。その後、接着剤６１を用いて、インターポーザ１０Ａの上に半導体素子層９０を載せて固着する。ここまでの工程は図１７〜図１８を用いて説明した上記の製造方法と同一である。その後、支持基板（例えば石英板）９２を半導体素子層９０の上面に紫外線分解型の接着剤９３を用いて固着してから、インターポーザ１０Ａの下面に電極１６を形成する。この時の電極１６の形成工程は、インターポーザ１０Ａと半導体素子層９０からなる積層体を支持基板９２で支持しながら実行する。この時の状態は図１９に示すようになる。
その後、硬化後の紫外線分解型接着剤９３に所定の紫外線を照射すると、接着剤９３は化学的に分解する。その結果、周囲に悪影響を与えることなしに支持基板９２を半導体素子層９０から容易に分離することができる。そこで、半導体素子層９０の表面に電極１７を形成する。この時の状態は図２０に示すようになる。
他方、図１７〜図１８を用いて説明した上記の製造方法と同一の方法により、図１６に示すインターポーザ１０Ａと受光素子層２０の積層体を形成する。そして、インターポーザ１０Ａと受光素子層２０の積層体を、図２０に示す半導体素子層９０とインターポーザ１０Ａの積層体の上に乗せ、対向する電極１７と電極３０とを接触させた状態でその隙間に接着剤６１を充填・硬化させ、両者を固着する。こうして、図１６に示した第４実施形態の固体イメージセンサ１Ｃが得られる。
紫外線分解型の接着剤９３に代えて、他の任意の接着剤を用いてもよい。その場合は、接着剤層をエッチングで除去すれば、支持基板９２を半導体素子層９０から分離することができる。また、紫外線分解型の接着剤９３に代えて、他の任意の絶縁体等よりなる犠牲層を形成し、その犠牲層によって支持基板９２を半導体素子層９０に固着してもよい。この場合、犠牲層をエッチングにより除去すれば、支持基板９２を半導体素子層９０から分離することができる。
上記第４実施形態ではインターポーザを設けているが、インターポーザに代えて出力層を設けてもよいことは言うまでもない。
変形例
なお、上記第１〜第４の実施形態は、本発明の好適な例を示すものである。本発明はこれらの実施形態に限定されるものではなく、種々の変更が可能なことは言うまでもない。
例えば、増幅以外の任意の信号処理用の半導体素子や回路を受光素子層２０や出力層１０の中に形成してもよいし、任意の信号処理用の半導体素子や回路を別個の層として形成し、それを受光素子層２０と出力層１０の間に配置するようにしてもよい。さらに、必要に応じて、受光素子層２０と出力層１０の間に任意の他の層を１個あるいは複数個、追加してもよい。
以上説明したように、本発明によれば、いわゆるチップサイズ・パッケージを持ち、しかも、格別に高度な技術が要求されず容易に製造することができる固体イメージセンサが得られる。また、近年の信号処理速度向上の要請に応じた十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）が得られる。さらに、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を組み込むことができる。その結果、高速、高感度かつ高機能で超小型の固体イメージセンサが得られる。
【図面の簡単な説明】
図１は、本発明の第１実施形態の固体イメージセンサの構成を示す要部拡大断面図である。
図２は、図１の第１実施形態の固体イメージセンサの概略構成を示す要部断面図である。
図３は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図である。
図４は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図３の続きである。
図５は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図４の続きである。
図６は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図５の続きである。
図７は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図６の続きである。
図８は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図である。
図９は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図７と図８の続きである。
図１０は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図９の続きである。
図１１は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図１０の続きである。
図１２は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図１１の続きである。
図１３は、図１の第１実施形態の固体イメージセンサの各画素領域の回路構成を示す回路図である。
図１４は、本発明の第２実施形態の固体イメージセンサを示す要部拡大断面図である。
図１５は、本発明の第３実施形態の固体イメージセンサを示す要部拡大断面図である。
図１６は、明の第４実施形態の固体イメージセンサの概略構成を示す要部断面図である。
図１７は、図１６の第４実施形態の固体イメージセンサの製造方法を示す工程図である。
図１８は、図１６の第４実施形態の固体イメージセンサの製造方法を示す工程図で、図１７の続きである。
図１９は、図１６の第４実施形態の固体イメージセンサの他の製造方法を示す工程図である。
図２０は、図１６の第４実施形態の固体イメージセンサの他の製造方法を示す工程図で、図１９の続きである。
本発明は、固体イメージセンサとその製造方法に関し、さらに言えば、規則的に配置された複数のマイクロレンズを備えた固体イメージセンサと、その製造方法に関する。
背景技術
従来より、固体イメージセンサは、デジタルカメラ、ファクシミリなど、外界の画像情報を取り込んで電気信号に変換する種々の固体撮像装置にしばしば使用されている。この種の固体イメージセンサは、通常、複数の画素領域が一列に並んだ一次元のいわゆる「ラインセンサ」と、複数の画素領域がエリア状に並んだ二次元のいわゆる「エリアセンサ」に大別される。従来のこの種の固体イメージセンサの構成は、一般的に次のようなものである。
すなわち、半導体受光素子を複数の画素領域に対応して規則的に配置しておき、それら半導体受光素子によって外部の画像からの光を複数の画素に分けて受光すると共に、その光強度に応じた電気信号に変換する。換言すれば、それら半導体受光素子によって画像情報を画素毎に光電変換する。そして、こうして得た電気信号を電荷結合素子（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ，ＣＣＤ）またはシフトレジスタを用いた信号転送回路で所定の信号処理回路まで転送し、その信号処理回路で所定の信号処理を行って画像を再生する、という構成である。なお、半導体受光素子としては、例えば、フォトダイオード（ＰＤ）、フォトトランジスタ、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタなどを使用する。
また、従来のこの種の固体イメージセンサの実装形態を見ると、半導体受光素子と信号転送回路と信号処理回路とは半導体チップ内に形成されており、その半導体チップが光導入用の窓を有するパッケージの中に実装されている。そして、外部の画像からの光は、その窓を介していったん前記パッケージの中に取り込まれ、その後、同パッケージ内の光導入路を介して前記半導体チップ内の半導体受光素子の各々に照射せしめられる。光導入路をできるだけ短くするため、前記半導体チップ内の半導体受光素子は前記パッケージの窓の近傍に配置される。
他方、近年、複数の半導体チップを積層して三次元構造とした固体イメージセンサが提案されている。例えば、栗野らは、１９９９年に発行された「１９９９アイ・イー・ディー・エム テクニカル・ダイジェスト」第３６．４．１頁〜第３６．４．４頁において、「三次元構造を持つインテリジェント・イメージセンサ・チップ」を提案している（Ｈ．Ｋｕｒｉｎｏ ｅｔ ａｌ．，″Ｉｎｔｅｌｌｉｇｅｎｔ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｃｈｉｐ ｗｉｔｈ Ｔｈｒｅｅ Ｄｉｍｅｎｓｉｏｎａｌ Ｓｔｒｕｃｔｕｒｅ″，１９９９ ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，ｐｐ．３６．４．１−３６．４．４，１９９９）。
このイメージセンサ・チップは、４層構造を持っており、第１層にプロセッサ・アレイと出力回路を配置し、第２層にデータラッチとマスキング回路を配置し、第３層に増幅器とアナログ・デジタル変換器を配置し、第４層にイメージセンサ・アレイを配置している。イメージセンサ・アレイの最上面は、マイクロレンズ・アレイを含む石英ガラス層で覆われており、マイクロレンズ・アレイはその石英ガラス層の表面に形成されている。イメージセンサ・アレイ中の各イメージセンサには、半導体受光素子としてフォトダイオードが形成されている。
なお、４層構造を構成する各層の間は、接着剤を用いて機械的に接続されていると共に、導電性プラグを用いた埋込配線と、それら埋込配線に接触せしめられたマイクロバンプ電極とを用いて電気的に接続されている。
また、李らは、２０００年４月に発行された「日本応用物理学会誌」第３９巻、第２４７３頁〜第２４７７頁、第１部４Ｂの「高度並列画像処理チップ用の三次元集積技術の開発」において、栗野らの提案した固体イメージセンサと同様のイメージセンサを含む画像処理チップを提案している。（Ｋ．Ｌｅｅ ｅｔ ａｌ．，″Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ｉｎｔｅｇｒａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｈｉｇｈｌｙ Ｐａｒａｌｌｅｌ Ｉｍａｇｅ−Ｐｒｏｃｅｓｓｉｎｇ Ｃｈｉｐ″，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３９，ｐｐ．２４７４−２４７７，Ａｐｒｉｌ ２０００）。
李らのイメージセンサ・チップは、栗野らが上記論文で提案した固体イメージセンサとほぼ同じ構造を持っている。
一般的構成を持つ上記従来の固体イメージセンサは、構造面で見ると、外部の光情報を、パッケージに設けた窓を介して半導体チップ内の受光素子で感知することにより、その光情報に対応する電気信号を得ている。そして、その電気信号をＣＣＤやシフトレジスタを用いた信号転送回路によって逐次的に信号処理回路まで転送している。このため、受光素子による受光から信号処理回路による信号処理の開始までに時間的遅延が生じ、その結果、近年の信号処理速度向上の要請に応じた十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）が得られないという問題がある。さらに、パッケージと半導体チップが別になっているため、固体イメージセンサのサイズが大きくなってしまうという問題もある。
また、製造工程について見ると、半導体チップとは別にパッケージを形成しておき、その後に半導体チップをパッケージ内に実装することが必要であるから、製造工程が煩雑になるという問題もある。
これに対し、上述の二つの論文に開示された固体イメージセンサでは、イメージセンサ・アレイの最上面がマイクロレンズ・アレイを含む石英ガラス層で覆われており、また、そのマイクロレンズ・アレイはその石英ガラス層の表面に形成されている。また、必要な信号処理回路（プロセッサや増幅器など）を内蔵している。このため、一般的構成を持つ上記従来の固体イメージセンサにおける動作速度の問題は、解消することが可能である。
しかし、マイクロレンズ・アレイを石英ガラス層の表面に形成するのは容易ではなく、しかもそれを実現するには高度な技術が要求されるという問題がある。また、複数の半導体チップを積層して三次元構造としているため、製造プロセスを簡略化することも望まれる。
発明の開示
本発明は、上記の各種問題を解決するためになされたものであり、その目的とするところは、いわゆるチップサイズ・パッケージを持ち、しかも、格別に高度な技術が要求されず容易に製造することができる固体イメージセンサおよびその製造方法を提供することにある。
本発明の他の目的は、近年の信号処理速度向上の要請に応じた十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）が得られる固体イメージセンサおよびその製造方法を提供することにある。
本発明のさらに他の目的は、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を組み込むことができる固体イメージセンサおよびその製造方法を提供することにある。
本発明のさらに他の目的は、高速、高感度かつ高機能で超小型の固体イメージセンサおよびその製造方法を提供することにある。
ここで明記しない本発明の他の目的は、以下の説明から明らかになる。
本発明の第１の観点による固体イメージセンサは、
規則的に配置された複数の画素領域を一面に有する固体イメージセンサであって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層と、
（ｂ） 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層とを備え、
前記光導入層は、
（ｂ−１） 前記受光素子層の透光領域上に複数の前記画素領域に対応して配置された複数のマイクロレンズと、
（ｂ−２） 前記透光領域上に形成された、前記マイクロレンズを収容するキャビティを形成するための支持壁と、
（ｂ−３） 前記キャビティを形成するように前記支持壁に固着された透光性カバーとを含み、
前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように構成されていることを特徴とするものである。
本発明の第１の観点による固体イメージセンサは、前記受光素子層と前記光導入層と前記出力層とを備えている。前記光導入層は、複数のマイクロレンズと支持壁と透光性カバーとを含んでおり、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようになっている。
このように、本発明の第１の観点による固体イメージセンサでは、前記半導体受光素子を含む前記受光素子層に対して、外部光を導入するための前記光導入層と、外部光に応じた電気信号を出力する前記出力層とが結合された構成になっている。しかも、外部光を導入するための前記光導入層は、前記支持壁と前記透光性カバーにより形成される前記キャビティと、そのキャビティ内に収容される複数の前記マイクロレンズとを含んでいるため、前記光導入層は前記マイクロレンズを含む光導入用パッケージとしての機能を果たす。したがって、本発明の固体イメージセンサは、そのような光導入用パッケージが前記受光素子層と前記出力層に一体化された構成を持つ、ということができる。
また、前記光導入層の前記マイクロレンズと前記支持壁と前記キャビティは、半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、前記マイクロレンズを含む前記光導入用パッケージを小型化してチップサイズにすることができる。つまり、本発明の固体イメージセンサにチップサイズの光導入用パッケージを持たせることができる。
製造方法の面では、本発明の第１の観点による固体イメージセンサは、光導入用の前記パッケージが前記受光素子層と前記出力層に一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、前記マイクロレンズは、石英ガラス層の表面ではなく、前記受光素子層の透光領域（これは通常、ＳｉＯ２などの絶縁膜で形成される）上に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。
また、前記受光素子層と前記出力層の作製には、複数の半導体チップを積層して三次元構造を形成するための公知の積層技術（位置合わせしながら基板同士を接着剤で接合して積層する技術）を使用できる。したがって、前記受光素子層と前記出力層をそれぞれ半導体基板を用いて形成し、その後に両者を積層・一体化するようにすれば、前記受光素子層と前記出力層の作製も容易である。
よって、本発明の第１の観点による固体イメージセンサは、その製造に格別に高度な技術が不要であり、容易に製造することができるものである。
動作速度の面で見ると、前記光導入層の前記マイクロレンズは、前記受光素子層の前記透光領域上に配置されるため、前記マイクロレンズを前記透光領域に対して可能な限り近接して配置することにより、前記マイクロレンズを通った外部光を前記半導体受光素子で直ちに電気信号に変換できる。その電気信号は、前記受光素子層から直ちに前記出力層を介して外部に出力できる。このため、外部光を変換して得た前記電気信号に対する配線長を極めて短くすることができる。しかも、前記電気信号は、ＣＣＤを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）を得ることが可能である。
機能の面で見ると、本発明の第１の観点による固体イメージセンサでは、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を前記受光素子層あるいは前記出力層またはそれら両層の中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して前記受光素子層と前記出力層の間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を本発明の第１の観点による固体イメージセンサに組み込むことが可能である。
このように、本発明の第１の観点による固体イメージセンサによれば、高速、高感度かつ高機能で超小型の固体イメージセンサが得られる。
本発明の第１の観点による固体イメージセンサの好ましい例では、前記光導入層の複数の前記マイクロレンズの各々が、島状にパターン化されたレンズ用透光膜により形成される。前記マイクロレンズの製法が簡略になるからである。
複数の前記マイクロレンズは、前記受光素子層の前記透光領域の表面に配置されるのが好ましい。前記マイクロレンズと前記半導体受光素子との距離を短縮できるからである。
前記光導入層の前記支持壁は、接着剤によって前記透光領域の表面に固着された剛性材を含んでいるのが好ましい。前記剛性材としては、半導体、セラミック、プラスチック、金属等の材料からなると共に、所望の剛性（支持強度）を有するものであれば、任意の剛性材を使用できる。
本発明の第１の観点による固体イメージセンサの他の好ましい例では、前記受光素子層あるいは前記出力層または前記インターポーザが、複数の前記半導体受光素子が生成する電気信号を処理する少なくとも一つの半導体素子を含む。この例では、前記半導体受光素子が生成する電気信号に所望の処理を施してから出力できるという利点がある。
本発明の第１の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層の前記半導体受光素子として、フォトダイオード、フォトトランジスタおよびＭＯＳトランジスタの少なくとも一つを含む。
本発明の第１の観点による固体イメージセンサのさらに他の好ましい例では、前記出力層または前記インターポーザが、半導体基板中に埋め込まれた埋込配線を有しており、前記受光素子層の前記半導体受光素子により生成される前記電気信号は、前記埋込配線を介して前記出力層または前記インターポーザの前記出力端子に送られる。
本発明の第１の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層の前記透光領域が絶縁膜によって形成される、あるいは、絶縁膜と半導体基板によって形成される。
本発明の第１の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層と前記出力層または前記インターポーザの間に、前記半導体受光素子により生成される前記電気信号に対して所定の信号処理を施すための信号処理回路を含む信号処理層が設けられる。
なお、本発明の第１の観点による固体イメージセンサにおいて、前記透光性カバーは、透光性を持ち且つ前記キャビティを形成するように前記支持壁に固着されたものであればその構成は任意であり、キャップ状あるいはその他の任意の構成とすることができる。
本発明の第２の観点による固体イメージセンサの製造方法は、
規則的に配置された複数の画素領域を一面に有する固体イメージセンサの製造方法であって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
（ｂ） 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザを形成する工程とを備え、
前記光導入層を形成する工程（ｂ）では、
（ｂ−１） 前記受光素子層の透光領域上に複数のマイクロレンズを複数の前記画素領域に対応して形成する工程と、
（ｂ−２） 前記マイクロレンズを収容するキャビティを形成するための支持壁を前記透光領域上に形成する工程と、
（ｂ−３） 前記支持壁に透光性カバーを固着して前記キャビティを形成し、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程とが実行されることを特徴とするものである。
本発明の第２の観点による固体イメージセンサの製造方法では、工程（ａ）において、複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む前記受光素子層を形成し、工程（ｂ）において、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入する前記光導入層を形成し、工程（ｃ）において、前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する前記出力層または前記インターポーザを形成する。
そして、前記光導入層を形成する工程（ｂ）では、前記受光素子層の透光領域上に複数のマイクロレンズを複数の前記画素領域に対応して配置する工程（ｂ−１）と、前記マイクロレンズを収容するキャビティを形成するための支持壁を前記透光領域上に形成する工程（ｂ−２）と、前記支持壁に透光性カバーを固着して前記キャビティを形成し、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程（ｂ−３）とを実行する。
よって、上述した本発明の第１の観点による固体イメージセンサが得られることが明らかである。
本発明の第２の観点による固体イメージセンサの製造方法の好ましい例では、前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜それ自体をリソグラフィー法によってパターン化して複数の島状部分を形成し、その後、複数の前記島状部分に対して熱処理を行うことによって前記島状部分の各々の表面を湾曲させ、もって複数の前記マイクロレンズを形成する。この例では、前記レンズ用透光膜は、有機材料からなるのが好ましい。
本発明の第２の観点による固体イメージセンサの製造方法の他の好ましい例では、前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜上にマスクを形成し、そのマスクを用いて前記レンズ用透光膜をエッチングして複数の島状部分を形成し、もって複数の前記マイクロレンズを形成する。この例では、前記レンズ用透光膜は、無機材料からなるのが好ましい。前記島状部分の各々の表面は、湾曲していてもよいし、湾曲していなくてもよい。
本発明の第２の観点による固体イメージセンサの製造方法のさらに他の好ましい例では、前記光導入層の前記支持壁が、前記受光素子層の前記透光領域上に複数の前記マイクロレンズを覆うように剛性板を接着し、その剛性板をエッチングして複数の前記マイクロレンズを露出させることによって形成される。この場合、複数の前記マイクロレンズと前記剛性板の間に、前記剛性板のエッチングの際にエッチング・ストッパとして機能する膜を形成する工程を含むのが好ましい。このエッチング・ストッパとして機能する膜は、十分な透光性を持っていれば残しておいてもよいが、前記剛性板のエッチングが終了した後にエッチングにより除去する方が好ましい。
前記剛性板としては、金属板、ガラス板、プラスチック板、セラミックス板、半導体板など、剛性があって所望の支持強度（と所望の加工性）を持つものであれば任意の板材を使用できる。
本発明の第２の観点による固体イメージセンサの製造方法のさらに他の好ましい例では、前記工程（ｃ）の後に、前記出力層または前記インターポーザと前記受光素子層とを直接あるいは他の層を介して機械的に接続すると共に、前記出力層または前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程（ｄ）がさらに実行される。
なお、本発明の第２の観点による固体イメージセンサの製造方法においても、前記透光性カバーは、透光性を持ち且つ前記キャビティを形成するように前記支持壁に固着されたものであればその構成は任意であり、キャップ状あるいはその他の任意の構成とすることができる。
本発明の第３の観点による固体イメージセンサは、
規則的に配置された複数の画素領域を一面に有する固体イメージセンサであって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層と、
（ｂ） 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザとを備え、
前記光導入層は、
（ｂ−１） 透光性の本体と、
（ｂ−２） 前記本体の内部に一体的に形成され、且つ前記受光素子層の透光領域上に複数の前記画素領域に対応して配置された複数のマイクロレンズとを含み、
前記本体の内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように構成されていることを特徴とするものである。
本発明の第３の観点による固体イメージセンサは、前記受光素子層と前記光導入層と前記出力層とを備えている。前記光導入層は、本体の内部に一体的に形成された複数のマイクロレンズを含んでおり、前記本体の内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようになっている。
このように、本発明の第３の観点による固体イメージセンサでは、前記半導体受光素子を含む前記受光素子層に対して、外部光を導入するための前記光導入層と、外部光に応じた電気信号を出力する前記出力層またはインターポーザとが結合された構成になっている。しかも、外部光を導入するための前記光導入層は、複数の前記マイクロレンズとを含んでいるため、前記光導入層は前記マイクロレンズを含む光導入用パッケージとしての機能を果たす。したがって、本発明の固体イメージセンサは、そのような光導入用パッケージが前記受光素子層と前記出力層またはインターポーザに一体化された構成を持つ、ということができる。
また、前記光導入層の前記マイクロレンズは、半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、前記マイクロレンズを含む前記光導入用パッケージを小型化してチップサイズにすることができる。つまり、本発明の固体イメージセンサにチップサイズの光導入用パッケージを持たせることができる。
製造方法の面では、本発明の第３の観点による固体イメージセンサは、光導入用の前記パッケージが前記受光素子層と前記出力層またはインターポーザに一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、前記マイクロレンズは、石英ガラス層の表面ではなく、透光性の前記本体の内部に一体的に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。
また、前記受光素子層と前記出力層またはインターポーザの作製には、複数の半導体チップを積層して三次元構造を形成するための公知の積層技術（位置合わせしながら基板同士を接着剤で接合して積層する技術）を使用できる。したがって、前記受光素子層と前記出力層またはインターポーザをそれぞれ半導体基板を用いて形成し、その後に両者を積層・一体化するようにすれば、前記受光素子層と前記出力層またはインターポーザの作製も容易である。
よって、本発明の第３の観点による固体イメージセンサは、その製造に格別に高度な技術が不要であり、容易に製造することができるものである。
動作速度の面で見ると、前記光導入層の前記マイクロレンズは、前記受光素子層の前記透光領域上に配置されるため、前記マイクロレンズを前記透光領域に対して可能な限り近接して配置することにより、前記マイクロレンズを通った外部光を前記半導体受光素子で直ちに電気信号に変換できる。その電気信号は、前記受光素子層から直ちに前記出力層またはインターポーザを介して外部に出力できる。このため、外部光を変換して得た前記電気信号に対する配線長を極めて短くすることができる。しかも、前記電気信号は、ＣＣＤを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）を得ることが可能である。
機能の面で見ると、本発明の第３の観点による固体イメージセンサでは、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を前記受光素子層あるいは前記出力層またはインターポーザまたはそれらの中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して前記受光素子層と前記出力層またはインターポーザの間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を本発明の第３の観点による固体イメージセンサに組み込むことが可能である。
このように、本発明の第３の観点による固体イメージセンサによれば、本発明の第１の観点による固体イメージセンサの場合と同様に、高速、高感度かつ高機能で超小型の固体イメージセンサが得られる。
本発明の第３の観点による固体イメージセンサの好ましい例では、複数の前記マイクロレンズは、前記受光素子層の前記透光領域の表面に配置される。前記マイクロレンズと前記半導体受光素子との距離を短縮できるからである。
本発明の第３の観点による固体イメージセンサの他の好ましい例では、前記受光素子層または前記出力層または前記インターポーザが、複数の前記半導体受光素子が生成する電気信号を処理する少なくとも一つの半導体素子を含む。この例では、前記半導体受光素子が生成する電気信号に所望の処理を施してから出力できるという利点がある。
本発明の第３の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層の前記半導体受光素子として、フォトダイオード、フォトトランジスタおよびＭＯＳトランジスタの少なくとも一つを含む。
本発明の第３の観点による固体イメージセンサのさらに他の好ましい例では、前記出力層または前記インターポーザが、半導体基板中に埋め込まれた埋込配線を有しており、前記受光素子層の前記半導体受光素子により生成される前記電気信号は、前記埋込配線を介して前記出力層または前記インターポーザの前記出力端子に送られる。
本発明の第３の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層の前記透光領域が絶縁膜によって形成される、あるいは、絶縁膜と半導体基板によって形成される。
本発明の第３の観点による固体イメージセンサのさらに他の好ましい例では、前記受光素子層と前記出力層または前記インターポーザの間に、前記半導体受光素子により生成される前記電気信号に対して所定の信号処理を施すための信号処理回路を含む信号処理層が設けられる。
本発明の第４の観点による固体イメージセンサの製造方法は、
規則的に配置された複数の画素領域を一面に有する固体イメージセンサの製造方法であって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
（ｂ） 透光性の本体の内部に一体的に形成された複数のマイクロレンズを含む、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザを形成する工程と、
（ｄ） 前記工程（ａ）で形成した前記受光素子層と前記工程（ｂ）で形成した前記光導入層とを機械的に接続し、もって前記光導入層の内部に導入される外部光が前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程と、
（ｅ） 前記工程（ｃ）で形成した前記出力層または前記インターポーザと前記工程（ｂ）で形成した前記光導入層とを直接、または他の層を介して機械的に接続すると共に、前記出力層また８は前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程と
を備えたことを特徴とするものである。
本発明の第４の観点による固体イメージセンサの製造方法では、工程（ａ）において、複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む前記受光素子層を形成し、工程（ｂ）において、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入する前記光導入層を形成し、工程（ｃ）において、前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する前記出力層または前記インターポーザを形成する。
そして、工程（ｄ）において、 前記工程（ａ）で形成した前記受光素子層と前記工程（ｂ）で形成した前記光導入層とを機械的に接続し、もって前記光導入層の内部に導入される外部光が前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにし、工程（ｅ）において、前記工程（ｃ）で形成した前記出力層または前記インターポーザと前記工程（ｂ）で形成した前記光導入層とを直接、または他の層を介して機械的に接続すると共に、前記出力層または前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する。
よって、上述した本発明の第３の観点による固体イメージセンサが得られることが明らかである。
本発明の第４の観点による固体イメージセンサの製造方法の好ましい例では、前記光導入層を形成する工程（ｂ）において、複数の前記マイクロレンズが、前記本体の所望部分に屈折率の異なるレンズ領域を形成することにより形成される。
発明を実施するための最良の形態
以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。
第１実施形態
固体イメージセンサの構成
図２は、本発明の第１実施形態の固体イメージセンサ１の要部構成を示す部分断面図であり、図１はそのイメージセンサ１の部分拡大断面図である。
図１および図２に示すように、この固体イメージセンサ１は３層構造であり、出力層１０と受光素子層２０と光導入層４０とを備えている。この固体イメージセンサ１は、マトリックス・アレイ状に配置された複数の画素領域ＰＸを備えており、それら画素領域ＰＸの全体で画像を撮像して電気信号に変換し、出力する。各画素領域ＰＸの平面形状は、この実施形態では矩形であるが、円形、六角形など、他の形状でもよいことは言うまでもない。
光導入層４０は、イメージセンサ１の外部にある画像（外部画像）からの光を取り込んで画素領域ＰＸ毎に受光素子層２０に送る。受光素子層２０は、画素領域ＰＸ毎に、光導入層４０で取り込んだ光をその光に対応する電気信号に変換する。出力層１０は、画素領域ＰＸ毎に、受光素子層２０で得た電気信号をイメージセンサ１の外部に出力する。こうして出力される電気信号は、例えば、表示装置に送られてそのスクリーンに外部画像を表示するのに使用され、あるいは任意の信号処理装置に送られ、所定の信号処理に使用される。
次に、光導入層４０と受光素子層２０と出力層１０の各々の詳細な構成を説明する。
受光素子層２０は、図１に明瞭に示すように、下面が絶縁膜２７で覆われたｐ型の単結晶Ｓｉ基板２１を有している。Ｓｉ基板２１の上面には、絶縁分離膜２２が選択的に形成されており、その絶縁分離膜２２によって、複数の素子形成領域（活性領域）が画素領域ＰＸに一対一に対応して形成されている。つまり、それら素子形成領域は、画素領域ＰＸと同じマトリックス状に配置されている
以下の説明では、絶縁分離膜２２が形成されている領域を「絶縁分離領域」と呼ぶ。従って、Ｓｉ基板２１の上面には、絶縁分離領域と、複数の素子形成領域（活性領域）とが存在することになる。
Ｓｉ基板２１の各素子形成領域の内部には、一つのＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（以下、ＭＯＳトランジスタという）Ｍと、一つのフォトダイオードＰＤが形成されている。ＭＯＳトランジスタＭとフォトダイオードＰＤは互いに電気的に接続されている。フォトダイオードＰＤは、導入される光を電気信号に変換する半導体受光素子である。ＭＯＳトランジスタＭは、フォトダイオードＰＤが生成する電気信号を受光素子層２０から取り出すためのスイッチング用半導体素子である。
ＭＯＳトランジスタＭは、Ｓｉ基板２１の内部に間隔をあけて形成された一対のｎ＋型ソース・ドレイン領域（Ｓ／Ｄ領域）２３ａ、２３ｂと、Ｓ／Ｄ領域２３ａと２３ｂの間でＳｉ基板２１の上面を覆う絶縁膜２５ａａと、絶縁膜２５ａａ上に形成されたゲート電極２４とから構成されている。絶縁膜２５ａａは、絶縁膜２５ａのゲート電極２４の直下にある部分であり、ゲート絶縁膜として機能する。ゲート電極２４は、素子形成領域の一方（図１では左側）の端の近傍に配置されている。そのゲート電極２４の側において、絶縁分離膜２２の上には配線膜３１が形成されている。その配線膜３１は、絶縁膜２５ａに形成された窓を介して一方のソース・ドレイン領域２３ａ（図１では左側）に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜２５ａで覆われている。
フォトダイオードＰＤは、他方のｎ＋型のソース・ドレイン領域２３ｂ（図１では右側）とｐ型の単結晶Ｓｉ基板２１から構成されている。つまり、フォトダイオードＰＤは、ＭＯＳトランジスタＭのソース・ドレイン領域２３ｂを共用しており、それによってフォトダイオードＰＤとＭＯＳトランジスタＭとが電気的に接続されている。ソース・ドレイン領域２３ｂが、フォトダイオードＰＤの受光領域となる。
各素子形成領域に形成されたＭＯＳトランジスタＭとフォトダイオードＰＤは、いずれも層間絶縁膜２５ｂによって覆われている。この層間絶縁膜２５ｂは、Ｓｉ基板２１の全面を覆っている。層間絶縁膜２５ｂの上には、それよりも厚い層間絶縁膜２６がＳｉ基板２１の全面を覆って形成されている。層間絶縁膜２６の表面は、光導入層４０の形成・固着を容易にするために、Ｓｉ基板２１と平行になるように平坦化されている。
層間絶縁膜２５ｂと２６と絶縁膜２５ａは、当該イメージセンサ１が検出可能な光を透過可能な材料（例えばＳｉＯ２）で形成される。光導入層４０によってイメージセンサ１の内部に導入される外部光は、層間絶縁膜２５ｂと２６と絶縁膜２５ａを貫通して、受光素子層２０の各素子形成領域に形成されたフォトダイオードＰＤに照射される。したがって、層間絶縁膜２５ｂと２６と絶縁膜２５ａの各フォトダイオード形成領域に対応（ほぼ重複）する箇所が「透光領域」となる。後述の通り、光導入層４０はこれら「透光領域」の上に形成・固着されている。
第１実施形態では、受光素子層２０の表面全体が透光可能となっているが、これは必ずしも必要ではない。受光素子層２０の表面の一部が透光可能となっていてもよい。受光素子層２０の表面にフォトダイオードＰＤに対応して「透光領域」が存在すれば足りる。
Ｓｉ基板２１には、絶縁分離膜２２（絶縁分離領域）の位置に、基板２１の上面と下面を接続する複数の埋込配線が形成されている。それら埋込配線の各々は、基板２１を上下に貫通する透孔の内側壁を覆う絶縁膜２８と、その絶縁膜２８の内側に充填された導電性プラグ２９と、その導電性プラグ２９の下端に接触して形成されたマイクロバンプ電極３０とから構成されている。導電性プラグ２９の上端は、絶縁分離膜２２の上に形成された配線膜３１に接触しており、その配線膜３１はｎ＋型のソース・ドレイン領域２３ａに接触しているので、そのソース・ドレイン領域２３ａは配線膜３１と導電性プラグ２９を介してマイクロバンプ電極３０に電気的に接続されている。
この第１実施形態では、スイッチング用トランジスタとしてｎ−チャネルＭＯＳトランジスタ（ｎＭＯＳ）を使用しているが、ｐ−チャネルＭＯＳトランジスタ（ｐＭＯＳ）を使用してもよいし、ｎ−チャネルＭＯＳトランジスタとｐ−チャネルＭＯＳトランジスタを組み合わせて相補型ＭＯＳ（ＣＭＯＳ）トランジスタ構成としてもよい。ＭＯＳトランジスタ以外のトランジスタや他の電子素子でもよい。
次に、光導入層４０について説明する。
光導入層４０は、受光素子層２０の層間絶縁膜２６（換言すれば、受光素子層２０の透光領域）の上に形成・固着されている。光導入層４０は、層間絶縁膜２６の平坦化された上面に支持壁５０によって支持された、平板状の石英キャップ５１を有している。支持壁５０の下端と上端は、層間絶縁膜２６の上面とキャップ５１の内面にそれぞれ固着されている。
支持壁５０により、層間絶縁膜２６とキャップ５１の間にキャビティ４２が形成されており、そのキャビティ４２の内部に複数のマイクロレンズ４３がマトリックス状に配置されている。これらのマイクロレンズ４３は、画素領域ＰＸに対して一対一対応で配置されている、換言すれば、受光素子層２０中のフォトダイオードＰＤを有する素子形成領域の真上にそれらと重なるようにそれぞれ配置されている。
キャップ５１の平面形状は、ここでは当該イメージセンサ１の平面形状に合わせて矩形となっているが、これ以外の形状であってもよい。キャビティ４２の平面形状は、キャップ５１の平面形状と同じ矩形であるが、これ以外の形状であってもよい。マイクロレンズ４３の平面形状は、ここでは円形であるが、これ以外の形状であってもよい。マイクロレンズ４３の高さは、例えば１μｍ〜３μｍである。
支持壁５０は、キャビティ４２の外周縁を画定するように矩形のキャップ５１の周縁全体に沿って延在すると共に、キャップ５１の周縁以外の箇所（つまり内側）にも部分的に延在している。支持壁５０は、キャビティ４２を形成するために設けるものであるから、矩形のキャップ５１の周縁のみに沿って配置して矩形状に形成するだけでもよい。しかし、そうすると、光導入層４０の機械的強度が不足する恐れがある。そこで、この点を考慮して、キャップ５１の周縁以外の箇所（つまり内側）では、適当な箇所に支持壁５０を升目状に配置し、その強度不足の問題を解消している。
支持壁５０は、図１に明瞭に示すように、アルミニウム（Ａｌ）膜４４と接着剤４５と単結晶Ｓｉ板４１と接着剤４６から形成されており、４層構造を持っている。これは、光導入層４０の製造工程に起因するものである。その製造工程の詳細は後述する。
Ａｌ膜４４は、通常、蒸着法やスパッタリング法によって、マイクロレンズ４３を覆うように層間絶縁膜２６の上面全体に所定厚さで形成される。このため、接着剤を使用しなくても、Ａｌ膜４４は層間絶縁膜２６の上面とマイクロレンズ４３の表面に固着する。マイクロレンズ４３上のＡｌ膜４４はエッチングによって除去されるが、マイクロレンズ４３の間ではＡｌ膜４４はエッチングされずに残存する。このエッチングにより除去されなかったＡｌ膜４４の部分が、支持壁５０の一部を構成している。
Ａｌ膜４４の上には、所定厚さの単結晶Ｓｉ板４１が接着剤４５を用いて固着されている。Ｓｉ板４１は、キャビティ４２を形成するために、エッチングによって選択的に除去されるが、エッチングにより除去されなかったＳｉ板４１の部分が、支持壁５０の他の一部を構成している。
Ｓｉ板４１の上には、石英キャップ５１が接着剤４６を用いて固着されていて、そのキャップ５１によってキャビティ４２の上部開口の全体を閉鎖している。その結果、キャビティ４２は、層間絶縁膜２６と支持壁５０と石英キャップ５１とで画定される。また、支持壁５０は、Ａｌ膜４４、接着剤４５、単結晶Ｓｉ板４１、接着剤４６の４層構造となる。
石英キャップ５１を形成する石英ガラスは、当該イメージセンサ１が検出可能な光に対して透光性を持っているので、外部光はキャップ５１を通ってキャビティ４２内に入ることができる。そして、キャビティ４２内に入った外部光は、マイクロレンズ４３で集光されてから、層間絶縁膜２６と２５ｂと絶縁膜２５ａを貫通して各素子形成領域のフォトダイオードＰＤに、画素領域ＰＸ毎に照射されることになる。
次に出力層１０について説明する。
出力層１０は、照射される外部光に応じて受光素子層２０で生成される電気信号を、当該イメージセンサ１の外部に出力するための層である。この出力層１０は、上下二つの表面が絶縁膜１３と１２でそれぞれ覆われた単結晶Ｓｉ基板１１を有している。このＳｉ基板１１には、その上面と下面を接続する（つまりＳｉ基板１１を上下に貫通する）複数の埋込配線が形成されている。それら埋込配線の各々は、Ｓｉ基板１１を上下に貫通する透孔の内側壁を覆う絶縁膜１４と、その絶縁膜１４の内側に充填された導電性プラグ１５と、その導電性プラグ１５の上下端に接触して形成されたマイクロバンプ電極１７と１６を持つ。
出力層１０のＳｉ基板１１と受光素子層２０のＳｉ基板２１は、対応するマイクロバンプ電極１７と３０を重ね合わせて溶着させると共に、両基板１１と２１の間の隙間に接着剤６１を充填することによって互いに固着されている。Ｓｉ基板１１と２１は互いに平行になっている。接着剤６１としては、ポリイミド樹脂、エポキシ樹脂等が好適に使用できる。
この第１実施形態の固体イメージセンサ１では、出力層１０のＳｉ基板１１の内部には半導体素子が存在せず、Ｓｉ基板１１は埋込配線のベースとして使用されているだけである。したがって、Ｓｉ基板１１の導電型は任意である、つまりｎ形でもよいし、ｐ型でもよいし、ドーパントを含まないｉ型でもよい。しかし、後述する第２および第３の実施形態のように、Ｓｉ基板１１の内部に半導体素子を形成する場合は、その半導体素子の構成に合うようにＳｉ基板１１の導電型を選択する必要がある。
固体イメージセンサの動作
次に、以上の構成を持つ第１実施形態の固体イメージセンサ１の動作について説明する。
まず、イメージセンサ１の撮像面、すなわち光導入層４０の石英キャップ５１の表面を、所望の撮像対象物に向け、その撮像対象物の近傍に置く。すると、その撮像対象物から発せられた光（外部光）が石英キャップ５１を通ってイメージセンサ１の内部（つまりキャビティ４２）に取り込まれる。取り込まれた光は、キャビティ４２内のマイクロレンズ４３によって、受光素子層２０のフォトダイオードＰＤ上に集光・照射せしめられる。この集光・照射は、画素領域ＰＸ毎に行われる。
各画素領域ＰＸ内のフォトダイオードＰＤは、こうして受け取った光を光電変換し、その光の強度に応じた電気信号を生成する。この電気信号は、そのフォトダイオードＰＤに接続されたスイッチング用ＭＯＳトランジスタＭを介して出力層１０に送出される。つまり、電気信号を取り出す際にＭＯＳトランジスタＭがスイッチングされてＯＮ（導通）状態となるので、その電気信号は、受光素子層２０の配線膜３１と導電性プラグ２９とマイクロバンプ電極３０を介してＳｉ基板２１の下面（受光素子層２０の外部）に送られる。その電気信号はさらに、出力層１０のマイクロバンプ電極１７と導電性プラグ１５を介して、固体イメージセンサ１の最下面にあるマイクロバンプ電極１６に送られる。こうして、出力層１０のマイクロバンプ電極１６からその電気信号を取り出すことが可能となる。
この第１実施形態では、出力層１０のマイクロバンプ電極１６が、当該固体イメージセンサ１の出力端子として機能する。
このように、第１実施形態の固体イメージセンサ１の出力電気信号は、その最下面すなわち底面にアレイ状に設けられたマイクロバンプ電極（出力端子）１６を介して出力される。したがって、このイメージセンサ１は、いわゆる「エリア・アレイ・パッケージ」と同等の構造を持っていると言うことができる。
図１３は、各画素領域ＰＸ内の回路構成を示す回路図である。図１３より理解されるように、フォトダイオードＰＤのカソードがＭＯＳトランジスタＭの一方のソース・ドレイン領域に接続されている。そして、ＭＯＳトランジスタＭのゲート電極と他方のソース・ドレイン領域は、信号線Ｂと信号線Ｗにそれぞれ接続されている。この回路構成は公知であるから、ここではこれ以上の説明を行わない。
固体イメージセンサの製法
続いて、図３〜図１２を参照しながら、上記構成を持つ本発明の第１実施形態の固体イメージセンサ１の製造方法について説明する。
まず、図３に示すように、絶縁膜（ここではＳｉＯ２膜）２７を介して２枚の単結晶Ｓｉ基板７１と２１を貼り合わせてなるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を準備する。そして、公知の方法によって、上方のＳｉ基板２１の内部に所望の画素領域ＰＸに対応して複数の素子形成領域を形成する。さらに、各素子形成領域の内部にＭＯＳトランジスタＭとフォトダイオードＰＤを形成し、それらＭＯＳトランジスタＭに接続された埋込配線を形成する。こうして図３に示す構成を得る。
図３に示す構成を得る方法は任意であるが、例えば次のようにして形成する。
まず、公知の方法により、ＳＯＩ基板を構成するｐ型Ｓｉ基板２１の表面に絶縁分離膜（例えばＳｉＯ２膜）２２を選択的に形成し、もってそのＳｉ基板２１の表面に複数の画素領域ＰＸに対応した素子形成領域をアレイ状に画定する。次に、公知の方法により、絶縁分離膜２２にＳｉ基板２１を上下に貫通する複数の透孔を形成する。この時、公知の方法により、それら透孔の直下において絶縁膜２７も部分的に除去し、透孔の底部がＳｉ基板７１側に露出するようにする。そして、それら透孔の内側壁を絶縁膜２８で覆ってから、それら透孔内に導電性プラグ２９を充填する。このとき、導電性プラグ２９の上端は透孔の上端より露出し、他方、導電性プラグ２９の下端はＳｉ基板７１に接触する。こうして、絶縁分離膜２２の存在する領域（すなわち、絶縁分離領域）に対して図３に示す構成の埋込配線を形成する。
その後、各素子形成領域内において、公知の方法により、Ｓｉ基板２１の表面に絶縁膜２５ａを形成する。そして、絶縁膜２５ａの上にゲート電極（例えばポリシリコン製とする）２４を選択的に形成する。絶縁膜２５ａのゲート電極２４の直下の部分が、ゲート絶縁膜２５ａａとなる。この時、各素子形成領域において、Ｓｉ基板２１の全表面が絶縁膜２５ａで覆われる。その後、公知の方法により、Ｓｉ基板２１の内部に一対のｎ＋型のソース・ドレイン領域２３ａと２３ｂを形成して、ＭＯＳトランジスタＭを完成する。
そこで、次に、公知のエッチング法によって、埋込配線に近い側のソース・ドレイン領域２３ａに通じる窓を絶縁膜２５ａに開けてから、絶縁膜２５ａと絶縁分離膜２２の上に導電性の配線膜３１を選択的に形成する。この時、配線膜３１は、一方では、絶縁膜２５ａの窓を介してソース・ドレイン領域２３ａに接触し、他方では、導電性プラグ２９の上端に接触する。したがって、ソース・ドレイン領域２３ａと導電性プラグ２９が配線膜３１によって電気的に接続される。
その後、ゲート電極２４と配線膜３１を層間絶縁膜２５ｂで覆い、さらにその上に層間絶縁膜２６を形成する。そして、層間絶縁膜２６の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法またはエッチング法により研磨して平坦化する。こうして、図３に示す構造を得る。
続いて、図３の構造において、層間絶縁膜２６の平坦化された表面全体にマイクロレンズ４３用の膜を形成する。この膜の材料としては、フォトレジスト、有機高分子などの有機材料、あるいは、ポリシリコン、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）などの無機材料が好適に使用でき、塗布、スパッタリング、ＣＶＤなどの方法で所望の厚さの膜とする。
マイクロレンズ４３をフォトレジストや有機高分子の膜で形成する場合は、その膜をフォトリソグラフィおよびエッチング法により略円形の島状部分にパターン化してから、熱処理を加える。すると、それら島状部分の表面が凸球面状に湾曲し、図４に示すように、各素子形成領域を覆うマイクロレンズ４３となる。
マイクロレンズ４３をポリシリコン、酸化シリコン、窒化シリコンなどの無機材料の膜で形成する場合は、その無機材料膜の上に所望のマイクロレンズの形状にパターン化したフォトレジスト膜（フォトレジスト・パターン）を形成し、そのフォトレジスト膜をマスクとして前記無機材料膜を選択的にエッチングする。こうして、前記フォトレジスト・パターンを前記無機材料膜に転写することによって、略円形の島状部分を形成する。これらの島状部分がマイクロレンズ４３となる。
上記二つの方法によって形成され得るマイクロレンズ４３は、層間絶縁膜２６の平坦な表面に、画素領域ＰＸに対して一対一対応でアレイ状に配置される。
その後、蒸着、スパッタリングなどの方法で、層間絶縁膜２６の平坦化された表面全体に、先に形成したマイクロレンズ４３の全体を覆うようにＡｌ膜４４を形成する。Ａｌ膜４４の厚さは、例えば１００ｎｍ〜４００ｎｍである。この時の状態は図４に示すようになる。図４より理解されるように、Ａｌ膜４４は、大部分がマイクロレンズ４３上にあるが、一部は隣接するマイクロレンズ４３間の隙間を通って層間絶縁膜２６の表面に接触・固着している。
続いて、図５に示すように、Ａｌ膜４４の上に所定厚さで接着剤４５を塗布する。この時、単結晶Ｓｉ板４１の接着を容易にするために、公知の方法で、塗布した接着剤４５の表面を平坦化する。こうして、図５に示す構造を得る。そして、その接着剤４５の表面に所定厚さ（例えば約１００μｍ〜１０００μｍ）の単結晶Ｓｉ板４１を貼り付ける。このＳｉ板４１は、キャビティ４２を形成するための支持壁５０の一部に使用するものである。このときの状態は、図６に示すようになる。
接着剤４５の表面に貼り付けられた単結晶Ｓｉ板４１は、その表面を所望の厚さになるまで研磨して薄くする。研磨後の基板４１の厚さは、例えば、約５０μｍ〜２００μｍである。この時の状態は、図７に示すようになる。
なお、本実施形態では、キャビティ４２を形成するために単結晶Ｓｉ板４１を用いているが、これに限定されるものではない。所望の剛性を有すると共にエッチング等の加工性に優れたものであれば、他の任意の材料からなる板を用いることができることは言うまでもない。
その後、図６の構造において最下位にあるＳｉ基板７１の全体を、研磨またはエッチングによって除去し、Ｓｉ基板７１とＳｉ基板２１の間にある絶縁膜２７を露出させる。そして、公知の方法により、各埋込配線の導電性プラグ２９の下端にマイクロバンプ電極３０を形成・固着する。このときの状態は、図７に示すようになる。
後述するように、Ａｌ膜４４は、単結晶Ｓｉ板４１と接着剤４５のエッチングを行う際に、その下方にあるマイクロレンズ４３を保護するためのものである、換言すれば、Ａｌ膜４４は、その際のエッチング・ストッパとして使用するものである。よって、このような機能が得られるものであれば、Ａｌ以外の任意の膜を使用できる。
他方、出力層１０を製作するために、図８に示すように、絶縁膜（ここではＳｉＯ２膜）１２を介して２枚の単結晶Ｓｉ基板８１と１１を貼り合わせてなるＳＯＩ基板を準備する。そして、基板１１を上下に貫通する複数の透孔を形成する。この時、それら透孔の直下において絶縁膜１２も部分的に除去し、透孔の底部をＳｉ基板８１の側に露出させるようにする。そして、それら透孔の内側壁を絶縁膜１４で覆ってから、それら透孔内に導電性プラグ１５を充填する。このとき、導電性プラグ１５の上端は透孔の上端より露出し、導電性プラグ１５の下端はＳｉ基板８１の表面に接触する。さらに、各埋込配線の導電性プラグ１５の上端にマイクロバンプ電極１７を形成・固着する。こうして、図８に示す構成の埋込配線が得られる。
次に、図９に示すように、マイクロバンプ電極３０とマイクロバンプ電極１７を互いに向かい合わせながら、図８に示すＳｉ基板１１のマイクロバンプ電極１７側の面に、図７の構造を載せる。そして、両構造の間の隙間に接着剤６１を充填して両構造を互いに固着させる。また、マイクロバンプ電極３０とマイクロバンプ電極１７は、互いに溶着される。その状態でＳｉ基板８１の全体を研磨またはエッチングによって除去し、図１０に示すように、絶縁膜１２と導電性プラグ１５を露出させる。
さらに、各導電性プラグ１５の下端にマイクロバンプ電極１６を形成・固着し、図１１に示す構造を得る。この時、出力層１０の上に受光素子層２０が接着され、受光素子層２０の上に、光導入層４０を形成するマイクロレンズ４３等が載った状態になる。
そこで、適当なマスクを用いて、最上位のＳｉ板４１を選択的にエッチングし、そのＳｉ板４１に透孔を形成する。続いて、同じマスクを用いて、Ｓｉ板４１の下位にある接着剤４５をエッチングにより選択的に除去する。これら二つのエッチング工程において、Ａｌ膜４４がエッチング・ストッパとして働くので、その下にあるマイクロレンズ４３がエッチング作用の影響を受けない。よって、マイクロレンズ４３が確実に保護される。
次に、同じマスクを用いて、それら透孔内に露出しているＡｌ膜４４をエッチングにより選択的に除去する。こうして、図１２に示す状態が得られる。この状態では、キャビティ４２がほぼ形成されていると共に、マイクロレンズ４３がキャビティ４２内に露出している。
最後に、キャビティ４２を形成するのに用いたＳｉ板４１の上に、接着剤４６を用いて石英ガラスよりなる矩形のキャップ５１を接着し、内部の空間を閉鎖する。こうして、光導入層４０の支持壁５０とキャビティ４２が形成される。
以上のような工程を経ることにより、図１と図２に示すような３層構造の固体イメージセンサ１が得られる。
接着剤４６は、キャップ５１の光透過率をできるだけ低下させないためには、図示しているように、支持壁５０の上端部にのみ配置するのがよい。しかし、接着剤４６の塗布工程を簡略化するために、キャップ５１の内面全体に塗布してもよい。この場合、接着剤４６の存在によって光透過率が少し低下するが、実用上は問題が生じない程度に調整が可能である。
なお、出力層１０の製造方法は、ここで述べたものに限定されず、他の任意の方法が使用できることは言うまでもない。
以上説明したように、本発明の第１実施形態の固体イメージセンサ１は、受光素子層２０と光導入層４０と出力層１０とを備えて構成されている。そして、光導入層４０は、複数のマイクロレンズ４３と支持壁５０と透光性の石英キャップ５１とを含んでおり、透光性キャップ５１を介してキャビティ４２の内部に導入される外部光が、マイクロレンズ４３を介して受光素子層４０内の半導体受光素子、つまりフォトダイオードＰＤに照射されるようになっている。
このように、第１実施形態の固体イメージセンサ１では、フォトダイオードＰＤを含む受光素子層２０に対して、外部光を導入するための光導入層４０と外部光に応じた電気信号を出力する出力層１０とが結合された構成になっている。しかも、外部光を導入するための光導入層４０は、支持壁５０と透光性キャップ５１により形成されるキャビティ４２と、そのキャビティ４２内に配置された複数のマイクロレンズ４３とを含んでいるため、光導入層４０はマイクロレンズ４３を含むパッケージとしての機能を果たす。したがって、第１実施形態の固体イメージセンサ１は、そのような光導入用パッケージが受光素子層２０と出力層１０に一体化された構成を持つ、ということができる。
また、光導入層４０のマイクロレンズ４３と支持壁５０とキャビティ４２は、半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、マイクロレンズ４３を含む光導入用パッケージを小型化してチップサイズにすることができる。つまり、固体イメージセンサ１にチップサイズの光導入用パッケージを持たせることができる。
製造方法の面では、固体イメージセンサ１は、光導入層４０からなるパッケージが受光素子層２０と出力層１０に一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、マイクロレンズ４３は、石英ガラス層の表面ではなく、受光素子層２０の層間絶縁膜２６上に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。
また、受光素子層２０と出力層１０の作製には、複数の半導体チップを積層して三次元構造を形成するための公知の積層技術（位置合わせしながら基板同士を接着剤で接合して積層する技術）を使用できる。したがって、受光素子層２０と出力層１０をそれぞれ半導体基板を用いて形成し、その後に両者を積層・一体化するようにすれば、受光素子層２０と出力層１０の作製も容易である。
よって、固体イメージセンサ１は、その製造に格別に高度な技術が不要であり、容易に製造することができるものである。
動作速度の面で見ると、光導入層４０のマイクロレンズ４３は、受光素子層２０の透光領域上に近接して配置されるため、マイクロレンズ４３を通った外部光をフォトダイオードＰＤで直ちに電気信号に変換できる。その電気信号は、受光素子層２０から直ちに出力層１０を介して外部に出力できる。このため、外部光を変換して得た電気信号に対する配線長を極めて短くすることができる。しかも、その電気信号は、ＣＣＤを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）を得ることが可能である。
機能の面で見ると、固体イメージセンサ１では、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を受光素子層２０あるいは出力層１０またはそれら両層の中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して受光素子層２０と出力層１０の間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を固体イメージセンサ１に組み込むことが可能である。
このように、本発明の第１実施形態によれば、高速、高感度かつ高機能で超小型の固体イメージセンサ１が得られる。
なお、受光素子層２０のＳｉ基板２１の下面に形成された絶縁膜２７は、必ずしも必要ではない。絶縁性の接着剤６１を使用すれば、受光素子層２０と出力層１０の間の電気的絶縁は確保できるからである。これは、出力層１０の絶縁膜１３についても同様である。
また、外部光を光電変換して得た電気信号に対して所望の信号処理を行ってから出力する場合には、受光素子層２０と出力層１０の間に、所望の信号処理回路を含む信号処理回路層を設けてもよい。その信号処理回路層は、受光素子層２０と同様の構成で容易に実現できるから、ここではその詳細な説明は省略する。
なお、上述した第１実施形態では、出力層１０を設けているが、出力層１０に代えてインターポーザを設けてもよいことは言うまでもない。
第２実施形態
図１４は、本発明の第２実施形態の固体イメージセンサ１Ａの構成を示す。
このイメージセンサ１Ａは、第１実施形態の固体イメージセンサ１において、スイッチング用ＭＯＳトランジスタＭを受光素子層２０から出力層１０に移したものに相当し、それ以外の構成は同じである。よって、図１４において対応する構成要素には第１実施形態の固体イメージセンサ１と同じ符号を付して、それらに関する説明は省略する。
図１４に示すように、この固体イメージセンサ１Ａも、第１実施形態の固体イメージセンサ１と同じ３層構造である。
受講素子層２０’では、ｐ型の単結晶Ｓｉ基板２１に形成された複数の素子形成領域の各々に、ｎ＋型拡散領域２３が形成されている。つまり、フォトダイオードＰＤのみが形成されている。この点で第１実施形態の固体イメージセンサ１とは異なる。このため、各素子形成領域のほぼ全面で受光が可能となっている、つまり、各素子形成領域のほぼ全面が「受光可能領域」となっている。よって、いわゆる「フィル・ファクター（Ｆｉｌｌ Ｆａｃｔｏｒ）、つまり画素面積に対して受光面積が占める割合」を１００％に近く設定できる利点がある。その他の構成は、第１実施形態の固体イメージセンサ１と同じである。
なお、第１実施形態の固体イメージセンサ１では、各素子形成領域にＭＯＳトランジスタＭが存在するため、その分だけ「受光可能領域」が減少する。つまり、第２実施形態のイメージセンサ１Ａに比べると、「フィル・ファクター」が小さくなってしまう。
出力層１０’には、単結晶Ｓｉ基板１１に、第１実施形態の固体イメージセンサ１の受光素子層２０に形成されていたＭＯＳトランジスタＭが形成されている。すなわち、出力層１０’は、図１４に示すように、下面が絶縁膜１２で覆われたｐ型の単結晶Ｓｉ基板１１を有している。Ｓｉ基板１１の上面には、絶縁分離膜２２’が選択的に形成されており、その絶縁分離膜２２’によって、複数の素子形成領域（活性領域）が画素領域ＰＸに一対一に対応して形成されている。つまり、それら素子形成領域は、画素領域ＰＸと同じマトリックス状に配置されている。
Ｓｉ基板１１の各素子形成領域の内部には、少なくとも一つのＭＯＳトランジスタＭが形成されている。このＭＯＳトランジスタＭは、Ｓｉ基板１１の内部に間隔をあけて形成された一対のｎ＋型ソース・ドレイン領域（Ｓ／Ｄ領域）２３ａ’、２３ｂ’と、Ｓｉ基板１１の上面を覆う絶縁膜２５ａ’と、絶縁膜２５ａ’上に形成されたゲート電極２４’とから構成されている。絶縁膜２５ａ’のゲート電極２４’の直下にある部分２５ａａ’がゲート絶縁膜として機能する。絶縁分離膜２２’の上には配線膜３１’が形成されており、その配線膜３１’は絶縁膜２５ａ’に形成された窓を介して一方のソース・ドレイン領域２３ａ’（図１４では左側）に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜２５ａ’で覆われている。
Ｓｉ基板１１の各素子形成領域に形成されたＭＯＳトランジスタＭは、いずれも絶縁膜１３によって覆われている。この絶縁膜１３は、Ｓｉ基板１１の全面を覆っている。絶縁膜１３の表面は、受光素子層２０’との固着を容易にするために、Ｓｉ基板１１と平行になるように平坦化されている。
絶縁膜１３の内部には、各素子形成領域の絶縁分離膜２２’の真上に導電性プラグ１８が埋設されている。その導電性プラグ１８の上端と下端は、対応するマイクロバンプ電極１７と配線膜３１’にそれぞれ接触している。
絶縁分離膜２２’の上に形成された配線膜３１’は、一方では導電性プラグ１５の上端に接触しており、他方ではｎ＋型のソース・ドレイン領域２３ａ’に接触しているので、ソース・ドレイン領域２３ａ’は配線膜３１’と導電性プラグ１５を介してマイクロバンプ電極１６に電気的に接続されている。また、配線膜３１’は、絶縁膜１３中に形成された導電性プラグ１８の下端に接触しているので、拡散領域２３にも電気的に接続されている。こうして、受光素子層２０’の各フォトダイオードＰＤは、出力層１０’の対応するＭＯＳトランジスタＭに電気的に接続されている。
なお、図１４では、出力層１０’に一つのＭＯＳトランジスタしか描かれていないが、複数のトランジスタを搭載して増幅回路や信号処理回路、メモリ回路などを構成することも可能である。また、出力層を多層にしてこれらの層にそれぞれ所望の回路を作り込むことも可能である。
本発明の第２実施形態の固体イメージセンサ１Ａは、第１実施形態の製造方法とほぼ同様にして製造できる。すなわち、受光素子層２０’は、第１実施形態の受光素子層２０とほぼ同様にして製造できることが明らかである。また、出力層１０’は、第１実施形態の受光素子層２０の場合と同様にしてＳｉ基板１１にＭＯＳトランジスタＭを形成すれば、他の工程は第１実施形態の出力層１０の場合と同様にして製造できる。よって、それらの詳細な説明は省略する。
本発明の第２実施形態の固体イメージセンサ１Ａは、以上のような構成であるから、第１実施形態の固体イメージセンサ１Ａと同様の効果が得られることは言うまでもない。しかし、固体イメージセンサ１Ａでは、さらに次のような効果が得られる。
一般に、ＣＣＤを利用した固体イメージセンサは、いわゆる「フィル・ファクター」を高くできる反面、動作速度を早くできない、入力電気信号の増幅などの処理ができない（それ専用の回路が別に必要である）、といった難点がある。他方、本発明のようなフォトダイオードやＭＯＳトランジスタを受光素子に利用した固体イメージセンサは、高速、高感度といった性能が得られると共に、入力電気信号の増幅などの処理が可能である反面、フィル・ファクターを高くするのが難しい、という難点がある。
本発明の第２実施形態の固体イメージセンサによれば、これら両型の特徴（利点）を併せ持つことができる。つまり、高速、高感度であると共にフィル・ファクターを大きくして高解像度も実現できる。しかも、入力電気信号の増幅や演算などの処理が可能となるので、高機能化も容易である。
上述した第２実施形態においても、出力層１０’に代えてインターポーザを設けてもよい。
第３実施形態
図１５は、本発明の第３実施形態の固体イメージセンサ１Ｂの構成を示す。
このイメージセンサ１Ｂは、図１４の第２実施形態の固体イメージセンサ１Ａにおいて、フォトダイオードＰＤに代えて受光用ＭＯＳトランジスタ（フォトトランジスタ）Ｍ’を受光素子層２０”の内部に設けたものに相当し、それ以外の構成は同じである。また、受光素子層２０”のＭＯＳトランジスタＭ’の構成は、上下が逆になっている以外は、出力層１０’のＭＯＳトランジスタＭと実質的に同じである。
図１５に示すように、この固体イメージセンサ１Ｂも３層構造であり、受光素子層２０”では、単結晶Ｓｉ基板２１の下面側に形成された複数の素子形成領域の各々に、一対のソース・ドレイン領域２３ａ、２３ｂが形成されている。この点で第１実施形態および第２実施形態の固体イメージセンサ１および１Ａとは異なっている。
固体イメージセンサ１Ｂでは、受光素子としてのＭＯＳトランジスタＭ’が各素子形成領域において上下逆に配置されているため、各素子形成領域のほぼ全面で受光が可能である、つまり、各素子形成領域のほぼ全面が「受光可能領域」となる。よって、第２実施形態と同様に、「フィル・ファクター」を１００％に近く設定できる利点がある。なお、光導入層４０に取り込まれた外部光は、受光素子層２０”のＳｉ基板２１を介してＭＯＳトランジスタＭ’に照射される。
受光素子層２０”のＭＯＳトランジスタＭ’は、Ｓｉ基板２１の下面側より内部に間隔をあけて形成された一対のｎ＋型ソース・ドレイン領域２３ａ、２３ｂと、Ｓｉ基板１１の下面を覆う絶縁膜２５ａと、絶縁膜２５ａの下に形成されたゲート電極２４とから構成されている。絶縁膜２５ａのゲート電極２４の直下にある部分２５ａａがゲート絶縁膜として機能する。絶縁分離膜２２の下には、配線膜３１が形成されている。その配線膜３１は、絶縁膜２５ａに形成された窓を介して一方のソース・ドレイン領域２３ａ（図１５では左側）に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜２５ａで覆われている。
Ｓｉ基板２１の各素子形成領域に形成されたＭＯＳトランジスタＭ’の下面は、いずれも絶縁膜２５ｃによって覆われている。この絶縁膜２５ｃは、Ｓｉ基板２１の全面を覆っている。絶縁膜２５ｃの表面は、出力層１０’との固着を容易にするために、Ｓｉ基板２１と平行になるように平坦化されている。
絶縁膜２５ｃの内部には、各素子形成領域の絶縁分離膜２２の真下に導電性プラグ１９が埋設されている。その導電性プラグ１９の上端と下端は、対応する配線膜３１とマイクロバンプ電極３０とにそれぞれ接触している。
出力層１０’において、絶縁分離膜２２’の上に形成された配線膜３１’は、一方では導電性プラグ１８の下端に接触しており、他方ではｎ＋型のソース・ドレイン領域２３ａ’に接触しているので、ソース・ドレイン領域２３ａ’は配線膜３１’と導電性プラグ１８を介してマイクロバンプ電極１７に電気的に接続されている。マイクロバンプ電極１７は、マイクロバンプ電極３０に接触していて電気的に接続されているので、受光素子層２０”のソース・ドレイン領域２３ａは、配線膜３１、導電性プラグ１９、マイクロバンプ電極３０、マイクロバンプ電極１７、導電性プラグ１８、および配線層３１’を介して、出力層１０’のソース・ドレイン領域２３ａ’に電気的に接続されている。
こうして、受光素子層２０”の受光用の各ＭＯＳトランジスタＭ’は、出力層１０’の対応するスイッチング用のＭＯＳトランジスタＭに電気的に接続されている。
なお、受光用のＭＯＳトランジスタＭ’に代えてフォトダイオードを用いてもよいことは言うまでもない。
第３実施形態の固体イメージセンサ１Ｂは、第１および第２の実施形態の製造方法を組み合わせて容易に製造できる。その製造方法の一例を簡単に説明すると、次の通りである。
まず、受光素子層２０”と出力層１０’を別の単結晶Ｓｉ基板を用いてそれぞれ作製する。すなわち、受光素子層２０”は、Ｓｉ基板２１として図３に示すようなＳＯＩ基板を用いる（通常のＳｉ基板を用いてもよい。）Ｓｉ基板２１の表面に、公知の方法で、図１５に示すような受光用ＭＯＳトランジスタＭ’と配線膜３１を形成してから、Ｓｉ基板２１の表面に絶縁膜２５ｃを形成し、受光用ＭＯＳトランジスタＭ’を覆う。その後、導電性プラグ１９を絶縁膜２５ｃ中に埋設し、絶縁膜２５ｃの表面を平坦化してから、マイクロバンプ電極３０を形成する。
他方、出力層１０’は、図８に示したのと同様に、Ｓｉ基板１１と８１からなるＳＯＩ基板を用いて作製する。すなわち、Ｓｉ基板１１の表面の素子形成領域に、公知の方法でスイッチング用ＭＯＳトランジスタＭを形成する。そして、配線膜３１’を形成してからＭＯＳトランジスタＭと配線膜３１’を絶縁膜１３で覆う。絶縁膜１３に導電性プラグ１８を埋設してから、絶縁膜１３の表面を平坦化する。そして、マイクロバンプ電極１７を形成する。
ただし、図８の場合（第１実施形態）は素子形成領域にスイッチング用ＭＯＳトランジスタＭが形成されていないが、第３実施形態の出力層１０’にはスイッチング用ＭＯＳトランジスタＭを形成する。なお、増幅回路や信号処理回路を搭載する場合には、必要に応じてスイッチング用ＭＯＳトランジスタＭ以外にも複数のＭＯＳトランジスタ等を作製してよいことは言うまでもない。
次に、以上のようにして作製した受光素子層２０”用の構造を持つＳｉ基板２１および７１と、出力層１０’用の構造を持つＳｉ基板１１および８１とを、ＭＯＳトランジスタＭとＭ’が形成されている側の面を向かい合わせにして貼り合わせる。貼り合わせに際しては、図１５に示すように、受光素子層２０”用の構造を持つＳｉ基板２１の表面にあるマイクロバンプ電極３０と、出力層１０’用の構造を持つＳｉ基板１１の表面にあるマイクロバンプ電極１７とが互いに向かい合うように接触させ、それらバンプ電極３０と１７の一部を溶着させることによって結合させる。そして、Ｓｉ基板２１上の絶縁膜２５ｃとＳｉ基板１１上の絶縁膜１３の間の隙間に接着剤６１を充填して固着させる。
その後、研磨またはエッチングによって、受光素子層２０”側のＳｉ基板７１と絶縁膜２７を完全に除去すると共に、Ｓｉ基板２１を裏面から部分的に除去し、所望の受光が可能になる程度の厚さにまで十分に薄くする。
次に、図４〜図７に示したのと同様にして、薄くしたＳｉ基板２１の裏面上に、層間絶縁膜２６を形成し、その上にマイクロレンズ４３とＡｌ膜４４を形成し、接着剤層４５を介して単結晶Ｓｉ板４１を貼り付ける。
その後、出力層１０’用の構造を持つＳｉ基板１１の側のＳｉ基板８１を裏面から研磨またはエッチングによって完全に除去し、絶縁膜１２と導電性プラグ１５の下端を露出させる。そして、露出せしめられた導電性プラグ１５の下端の部分にマイクロバンプ電極１６を形成する。
最後に、図１２に示したのと同様の方法で、キャビティ４２と支持壁５０を形成してから、キャップとなる石英ガラス５１を貼り付け、光導入層４０を形成する。こうして、図１５に示す構造が得られる。
本発明の第３実施形態の固体イメージセンサ１Ｂは、以上のような構成であるから、第２実施形態の固体イメージセンサ１Ａと同様の効果が得られることは言うまでもない。
上述の通り、第３実施形態の固体イメージセンサ１Ｂでは、受光用ＭＯＳトランジスタ（フォトトランジスタ）Ｍ’に対してそのゲート電極２４とは反対側から光を照射している。従って、この点で第１実施形態の固体イメージセンサ１とは異なる。
第３実施形態の固体イメージセンサ１Ｂでは、フォトトランジスタＭ’に代えてフォトダイオードを使用することもできる。こうすると、そのフォトダイオードに対してはそのフォトダイオードが形成されたＳｉ基板を介して光が照射される。従って、この点で第２実施形態の固体イメージセンサ１Ａとは異なる。
上述した第３実施形態においても、出力層１０’に代えてインターポーザを設けてもよい。
第４実施形態
図１６は、本発明の第４実施形態の固体イメージセンサ１Ｃの構成を示す。
このイメージセンサ１Ｃは、上述した第１〜第３実施形態とは異なり、光導入層４０Ａがキャビティを持っていない。また、受光素子層２０とインターポーザ１０Ａの間に、所定の半導体素子（図示せず）を内蔵した半導体素子層９０が設けられている。これらの半導体素子は、必要に応じて、半導体素子層９０の上下両面に設けられた電極３０に電気的に接続されている。その他の構成は、上述した第１実施形態と同じであるから、それらの説明は省略する。
図１６に示すように、第４実施形態における光導入層４０Ａは、透光性の本体すなわち板状の透光性キャップ５１Ａと、その透光性キャップ５１Ａの内部に一体的に形成され且つ受光素子層２０の透光領域上に複数の画素領域ＰＸに対応して配置された複数のマイクロレンズ４３とを含んでいる。図１６より明らかなように、透光性キャップ５１Ａの内部にはキャビティは存在しない。透光性キャップ５１Ａは、石英板等の任意の透光性板材により形成される。
次に、以上の構成を持つ第４実施形態の固体イメージセンサ１Ｃの製造方法を、図１７と図１８を参照しながら説明する。
まず、第１実施形態の場合と同様にして、図１７に示す構成の受光素子層２０を得る。図１７に示す受光素子層２０の詳細構成は、下面に電極３０が設けられていることを除いて図３のそれと同じである。
また、公知の方法により、石英板等よりなる透光性キャップ５１Ａの内部に、複数のマイクロレンズ４３を形成する。例えば、エッチングによって石英板の一面を選択的に断面円弧状に除去して複数の凹部を形成する。そして、それら凹部の中に適当なレンズ用材料を充填すれば、複数のマイクロレンズ４３を埋設・内蔵した透光性キャップ５１Ａが得られる。
その後、こうして得た透光性キャップ５１Ａを、接着剤５２Ａによって受光素子層２０の表面に固着する。この時、複数のマイクロレンズ４３が受光素子層２０の各透光領域上に対応する画素領域ＰＸに重なって配置されるように、両者の位置決めを行う。そして、受光素子層２０の下面に電極３０を形成する。この時の状態は図１７に示すとおりである。
インターポーザ１０Ａは、第１実施形態で出力層１０を形成するのに使用したものと同様の方法で作製する。半導体素子層９０は、第１実施形態で受光素子層２０を形成するのに使用したものと同様の方法で作製することができる。その後、接着剤６１を用いて、インターポーザ１０Ａの上に半導体素子層９０を載せて固着する。この時の状態は図１８に示すとおりである。
最後に、インターポーザ１０Ａの上に固着された半導体素子層９０（図１８参照）の上に、接着剤６１を用いて、透光性キャップ５１Ａを表面に固着した受光素子層２０（図１７参照）を固着する。こうして、図１６に示した第４実施形態の固体イメージセンサ１Ｃが得られる。
第４実施形態の固体イメージセンサ１Ｃは、以下のような方法によっても製造できる。その方法を図１９と図２０を参照しながら説明する。
インターポーザ１０Ａは、第１実施形態で出力層１０を形成するのに使用したものと同様の方法で作製する。半導体素子層９０は、第１実施形態で受光素子層２０を形成するのに使用したものと同様の方法で作製する。その後、接着剤６１を用いて、インターポーザ１０Ａの上に半導体素子層９０を載せて固着する。ここまでの工程は図１７〜図１８を用いて説明した上記の製造方法と同一である。その後、支持基板（例えば石英板）９２を半導体素子層９０の上面に紫外線分解型の接着剤９３を用いて固着してから、インターポーザ１０Ａの下面に電極１６を形成する。この時の電極１６の形成工程は、インターポーザ１０Ａと半導体素子層９０からなる積層体を支持基板９２で支持しながら実行する。この時の状態は図１９に示すようになる。
その後、硬化後の紫外線分解型接着剤９３に所定の紫外線を照射すると、接着剤９３は化学的に分解する。その結果、周囲に悪影響を与えることなしに支持基板９２を半導体素子層９０から容易に分離することができる。そこで、半導体素子層９０の表面に電極１７を形成する。この時の状態は図２０に示すようになる。
他方、図１７〜図１８を用いて説明した上記の製造方法と同一の方法により、図１６に示すインターポーザ１０Ａと受光素子層２０の積層体を形成する。そして、インターポーザ１０Ａと受光素子層２０の積層体を、図２０に示す半導体素子層９０とインターポーザ１０Ａの積層体の上に乗せ、対向する電極１７と電極３０とを接触させた状態でその隙間に接着剤６１を充填・硬化させ、両者を固着する。こうして、図１６に示した第４実施形態の固体イメージセンサ１Ｃが得られる。
紫外線分解型の接着剤９３に代えて、他の任意の接着剤を用いてもよい。その場合は、接着剤層をエッチングで除去すれば、支持基板９２を半導体素子層９０から分離することができる。また、紫外線分解型の接着剤９３に代えて、他の任意の絶縁体等よりなる犠牲層を形成し、その犠牲層によって支持基板９２を半導体素子層９０に固着してもよい。この場合、犠牲層をエッチングにより除去すれば、支持基板９２を半導体素子層９０から分離することができる。
上記第４実施形態ではインターポーザを設けているが、インターポーザに代えて出力層を設けてもよいことは言うまでもない。
変形例
なお、上記第１〜第４の実施形態は、本発明の好適な例を示すものである。本発明はこれらの実施形態に限定されるものではなく、種々の変更が可能なことは言うまでもない。
例えば、増幅以外の任意の信号処理用の半導体素子や回路を受光素子層２０や出力層１０の中に形成してもよいし、任意の信号処理用の半導体素子や回路を別個の層として形成し、それを受光素子層２０と出力層１０の間に配置するようにしてもよい。さらに、必要に応じて、受光素子層２０と出力層１０の間に任意の他の層を１個あるいは複数個、追加してもよい。
以上説明したように、本発明によれば、いわゆるチップサイズ・パッケージを持ち、しかも、格別に高度な技術が要求されず容易に製造することができる固体イメージセンサが得られる。また、近年の信号処理速度向上の要請に応じた十分高い動作速度（例えば、ＧＨｚオーダーの動作周波数）が得られる。さらに、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を組み込むことができる。その結果、高速、高感度かつ高機能で超小型の固体イメージセンサが得られる。
【図面の簡単な説明】
図１は、本発明の第１実施形態の固体イメージセンサの構成を示す要部拡大断面図である。
図２は、図１の第１実施形態の固体イメージセンサの概略構成を示す要部断面図である。
図３は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図である。
図４は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図３の続きである。
図５は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図４の続きである。
図６は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図５の続きである。
図７は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図６の続きである。
図８は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図である。
図９は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図７と図８の続きである。
図１０は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図９の続きである。
図１１は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図１０の続きである。
図１２は、図１の第１実施形態の固体イメージセンサの製造方法を示す工程図で、図１１の続きである。
図１３は、図１の第１実施形態の固体イメージセンサの各画素領域の回路構成を示す回路図である。
図１４は、本発明の第２実施形態の固体イメージセンサを示す要部拡大断面図である。
図１５は、本発明の第３実施形態の固体イメージセンサを示す要部拡大断面図である。
図１６は、明の第４実施形態の固体イメージセンサの概略構成を示す要部断面図である。
図１７は、図１６の第４実施形態の固体イメージセンサの製造方法を示す工程図である。
図１８は、図１６の第４実施形態の固体イメージセンサの製造方法を示す工程図で、図１７の続きである。
図１９は、図１６の第４実施形態の固体イメージセンサの他の製造方法を示す工程図である。
図２０は、図１６の第４実施形態の固体イメージセンサの他の製造方法を示す工程図で、図１９の続きである。
Claims (11)
- 規則的に配置された複数の画素領域を一面に有する固体イメージセンサの製造方法であって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層を、半導体基板を用いて形成する工程と、
（ｂ） 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザを、半導体基板を用いて形成する工程とを備え、
前記受光素子層を形成する工程（ａ）及び前記出力層または前記インターポーザを形成する工程（ｃ）の少なくとも一方では、前記半導体基板を貫通する電気的接続用の透孔を形成する工程が実行され、
前記光導入層を形成する工程（ｂ）では、
（ｂ−１） 前記受光素子層の透光領域上に複数のマイクロレンズを複数の前記画素領域に対応して形成する工程と、
（ｂ−２） 前記マイクロレンズを収容するキャビティを形成するための支持壁を前記透光領域上に形成する工程と、
（ｂ−３） 前記支持壁に透光性カバーを固着して前記キャビティを形成し、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程とが実行され、
前記受光素子層と前記光導入層と前記出力層または前記インターポーザとは、三次元積層構造を構成しており、
前記光導入層の前記支持壁は、前記受光素子層の前記透光領域上に複数の前記マイクロレンズを覆うように剛性板を接着し、その剛性板をエッチングして複数の前記マイクロレンズを露出させることによって形成されることを特徴とする固体イメージセンサの製造方法。 - 前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜それ自体をリソグラフィー法によってパターン化して複数の島状部分を形成し、その後、複数の前記島状部分に対して熱処理を行うことによって前記島状部分の各々の表面を湾曲させ、もって複数の前記マイクロレンズを形成する請求項１に記載の固体イメージセンサの製造方法。
- 前記レンズ用透光膜が有機材料から形成されている請求項２に記載の固体イメージセンサの製造方法。
- 前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜上にマスクを形成し、そのマスクを用いて前記レンズ用透光膜をエッチングして複数の島状部分を形成し、もって複数の前記マイクロレンズを形成する請求項１に記載の固体イメージセンサの製造方法。
- 前記レンズ用透光膜が無機材料から形成されている請求項４に記載の固体イメージセンサの製造方法。
- 複数の前記マイクロレンズと前記剛性板の間に、前記剛性板のエッチングの際にエッチング・ストッパとして機能する膜を形成する工程を含む請求項１に記載の固体イメージセンサの製造方法。
- エッチング・ストッパとして機能する前記膜が、前記剛性板のエッチングが終了した後に、エッチングにより除去される請求項６に記載の固体イメージセンサの製造方法。
- 前記工程（ｃ）の後に、前記出力層と前記受光素子層とを直接あるいは他の層を介して機械的に接続すると共に、前記出力層の前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程（ｄ）をさらに備えている請求項１に記載の固体イメージセンサの製造方法。
- 規則的に配置された複数の画素領域を一面に有する固体イメージセンサの製造方法であって、
（ａ） 複数の前記画素領域に対応して配置されると共に照射される光に応じて電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
（ｂ） 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、
（ｃ） 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザを形成する工程とを備え、
前記光導入層を形成する工程（ｂ）では、
（ｂ−１） 前記受光素子層の透光領域上に複数のマイクロレンズを複数の前記画素領域に対応して形成する工程と、
（ｂ−２） 前記マイクロレンズを収容するキャビティを形成するための支持壁を前記透光領域上に形成する工程と、
（ｂ−３） 前記支持壁に透光性カバーを固着して前記キャビティを形成し、
前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程とが実行され、
前記光導入層の前記支持壁が、前記受光素子層の前記透光領域上に複数の前記マイクロレンズを覆うように剛性板を接着し、その剛性板をエッチングして複数の前記マイクロレンズを露出させることによって形成される固体イメージセンサの製造方法。 - 複数の前記マイクロレンズと前記剛性板の間に、前記剛性板のエッチングの際にエッチング・ストッパとして機能する膜を形成する工程を含む請求項９に記載の固体イメージセンサの製造方法。
- エッチング・ストッパとして機能する前記膜が、前記剛性板のエッチングが終了した後に、エッチングにより除去される請求項１０に記載の固体イメージセンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003543107A JP5105695B2 (ja) | 2001-11-05 | 2002-11-05 | 固体イメージセンサおよびその製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340075 | 2001-11-05 | ||
| JP2001340075 | 2001-11-05 | ||
| JP2003543107A JP5105695B2 (ja) | 2001-11-05 | 2002-11-05 | 固体イメージセンサおよびその製造方法 |
| PCT/JP2002/011493 WO2003041174A1 (en) | 2001-11-05 | 2002-11-05 | Solid-state image sensor and its production method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012072272A Division JP2012186477A (ja) | 2001-11-05 | 2012-03-27 | 固体イメージセンサおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003041174A1 JPWO2003041174A1 (ja) | 2005-03-03 |
| JP5105695B2 true JP5105695B2 (ja) | 2012-12-26 |
Family
ID=19154330
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003543107A Expired - Fee Related JP5105695B2 (ja) | 2001-11-05 | 2002-11-05 | 固体イメージセンサおよびその製造方法 |
| JP2012072272A Pending JP2012186477A (ja) | 2001-11-05 | 2012-03-27 | 固体イメージセンサおよびその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012072272A Pending JP2012186477A (ja) | 2001-11-05 | 2012-03-27 | 固体イメージセンサおよびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7265402B2 (ja) |
| EP (1) | EP1453097A4 (ja) |
| JP (2) | JP5105695B2 (ja) |
| KR (1) | KR20050043754A (ja) |
| CN (1) | CN100487898C (ja) |
| TW (1) | TW200300291A (ja) |
| WO (1) | WO2003041174A1 (ja) |
Families Citing this family (100)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW569416B (en) * | 2002-12-19 | 2004-01-01 | Via Tech Inc | High density multi-chip module structure and manufacturing method thereof |
| JP2004296453A (ja) * | 2003-02-06 | 2004-10-21 | Sharp Corp | 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法 |
| JP4869546B2 (ja) * | 2003-05-23 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN100407433C (zh) | 2003-05-23 | 2008-07-30 | 浜松光子学株式会社 | 光检测装置 |
| US7180149B2 (en) * | 2003-08-28 | 2007-02-20 | Fujikura Ltd. | Semiconductor package with through-hole |
| JP4542768B2 (ja) | 2003-11-25 | 2010-09-15 | 富士フイルム株式会社 | 固体撮像装置及びその製造方法 |
| JP4331033B2 (ja) | 2004-03-29 | 2009-09-16 | 浜松ホトニクス株式会社 | 半導体光検出素子及びその製造方法 |
| US7498647B2 (en) * | 2004-06-10 | 2009-03-03 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
| US7294897B2 (en) * | 2004-06-29 | 2007-11-13 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
| KR20060073186A (ko) * | 2004-12-24 | 2006-06-28 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| TWI239670B (en) * | 2004-12-29 | 2005-09-11 | Ind Tech Res Inst | Package structure of light emitting diode and its manufacture method |
| KR100610481B1 (ko) | 2004-12-30 | 2006-08-08 | 매그나칩 반도체 유한회사 | 수광영역을 넓힌 이미지센서 및 그 제조 방법 |
| KR100782463B1 (ko) | 2005-04-13 | 2007-12-05 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
| JP4792821B2 (ja) * | 2005-06-06 | 2011-10-12 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| KR100718878B1 (ko) * | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
| KR100610497B1 (ko) * | 2005-07-25 | 2006-08-09 | 삼성전자주식회사 | 이미지 센서 소자의 마이크로렌즈의 오염 방지 방법 및그를 이용한 이미지 센서 소자의 제조 방법 |
| US7399421B2 (en) | 2005-08-02 | 2008-07-15 | International Business Machines Corporation | Injection molded microoptics |
| US7576404B2 (en) * | 2005-12-16 | 2009-08-18 | Icemos Technology Ltd. | Backlit photodiode and method of manufacturing a backlit photodiode |
| WO2007086352A1 (ja) * | 2006-01-25 | 2007-08-02 | Kyocera Corporation | 撮像素子及びカメラモジュール |
| JP4915107B2 (ja) * | 2006-02-28 | 2012-04-11 | ソニー株式会社 | 固体撮像装置および固体撮像装置の製造方法 |
| JP2009528703A (ja) * | 2006-03-02 | 2009-08-06 | アイスモス・テクノロジー・リミテッド | 非感光領域に対して高い割合の感光領域を有するフォトダイオード |
| KR100801447B1 (ko) * | 2006-06-19 | 2008-02-11 | (주)실리콘화일 | 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법 |
| KR101176545B1 (ko) * | 2006-07-26 | 2012-08-28 | 삼성전자주식회사 | 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한이미지 센서 및 그의 제조방법 |
| KR100795922B1 (ko) * | 2006-07-28 | 2008-01-21 | 삼성전자주식회사 | 이미지 픽업 소자 및 이미지 픽업 소자의 제조방법 |
| JP2008066702A (ja) * | 2006-08-10 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びカメラ |
| US7816231B2 (en) * | 2006-08-29 | 2010-10-19 | International Business Machines Corporation | Device structures including backside contacts, and methods for forming same |
| US8049256B2 (en) | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| US7888159B2 (en) * | 2006-10-26 | 2011-02-15 | Omnivision Technologies, Inc. | Image sensor having curved micro-mirrors over the sensing photodiode and method for fabricating |
| JP4667408B2 (ja) * | 2007-02-23 | 2011-04-13 | 富士フイルム株式会社 | 裏面照射型固体撮像素子の製造方法 |
| KR100889746B1 (ko) * | 2007-03-09 | 2009-03-24 | 한국전자통신연구원 | 칼코젠 박막 트랜지스터 어레이를 포함하는 전자의료영상장치 |
| JP2008235478A (ja) * | 2007-03-19 | 2008-10-02 | Nikon Corp | 撮像素子 |
| US8017982B2 (en) | 2007-06-12 | 2011-09-13 | Micron Technology, Inc. | Imagers with contact plugs extending through the substrates thereof and imager fabrication methods |
| JP5159192B2 (ja) * | 2007-07-06 | 2013-03-06 | 株式会社東芝 | 半導体装置の製造方法 |
| US7691747B2 (en) * | 2007-11-29 | 2010-04-06 | STATS ChipPAC, Ltd | Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures |
| US7956434B2 (en) | 2007-12-27 | 2011-06-07 | Dongbu Hitek Co., Ltd. | Image sensor and method for manufacturing the same |
| KR100856942B1 (ko) * | 2008-01-07 | 2008-09-04 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| JP5223343B2 (ja) * | 2008-01-10 | 2013-06-26 | 株式会社ニコン | 固体撮像素子 |
| JP5226348B2 (ja) * | 2008-03-13 | 2013-07-03 | オリンパス株式会社 | 固体撮像装置およびその製造方法 |
| US7781716B2 (en) | 2008-03-17 | 2010-08-24 | Eastman Kodak Company | Stacked image sensor with shared diffusion regions in respective dropped pixel positions of a pixel array |
| US7858915B2 (en) * | 2008-03-31 | 2010-12-28 | Eastman Kodak Company | Active pixel sensor having two wafers |
| JP5518381B2 (ja) * | 2008-07-10 | 2014-06-11 | 株式会社半導体エネルギー研究所 | カラーセンサ及び当該カラーセンサを具備する電子機器 |
| US8471939B2 (en) * | 2008-08-01 | 2013-06-25 | Omnivision Technologies, Inc. | Image sensor having multiple sensing layers |
| TWI462193B (zh) * | 2008-09-04 | 2014-11-21 | En Min Jow | 指紋感測晶片封裝方法及其封裝結構 |
| JP2010062438A (ja) * | 2008-09-05 | 2010-03-18 | Toshiba Corp | 固体撮像装置およびその設計方法 |
| US8877616B2 (en) * | 2008-09-08 | 2014-11-04 | Luxtera, Inc. | Method and system for monolithic integration of photonics and electronics in CMOS processes |
| KR101013552B1 (ko) | 2008-09-10 | 2011-02-14 | 주식회사 하이닉스반도체 | 이미지 센서 모듈 및 이의 제조 방법 |
| KR101038889B1 (ko) * | 2008-11-05 | 2011-06-02 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| US8405115B2 (en) * | 2009-01-28 | 2013-03-26 | Maxim Integrated Products, Inc. | Light sensor using wafer-level packaging |
| US20100194465A1 (en) * | 2009-02-02 | 2010-08-05 | Ali Salih | Temperature compensated current source and method therefor |
| US9142586B2 (en) * | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
| US8531565B2 (en) * | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
| JP5985136B2 (ja) | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
| JP5422236B2 (ja) * | 2009-03-23 | 2014-02-19 | 株式会社東芝 | 撮像装置 |
| JP5572979B2 (ja) * | 2009-03-30 | 2014-08-20 | ソニー株式会社 | 半導体装置の製造方法 |
| US9123653B2 (en) * | 2009-07-23 | 2015-09-01 | Sony Corporation | Solid-state imaging device, method of manufacturing the same, and electronic apparatus |
| JP5564847B2 (ja) * | 2009-07-23 | 2014-08-06 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP5495752B2 (ja) * | 2009-12-11 | 2014-05-21 | ラピスセミコンダクタ株式会社 | 光検出装置及び光検出装置の製造方法 |
| JP5172819B2 (ja) * | 2009-12-28 | 2013-03-27 | 株式会社東芝 | 固体撮像装置 |
| US20110156197A1 (en) * | 2009-12-31 | 2011-06-30 | Tivarus Cristian A | Interwafer interconnects for stacked CMOS image sensors |
| EP2537053B1 (en) | 2010-02-19 | 2016-11-02 | Pacific Biosciences of California, Inc. | An analytical device comprising an optode array chip |
| WO2011124481A2 (en) * | 2010-04-07 | 2011-10-13 | International Business Machines Corporation | Photo detector and integrated circuit |
| KR101143938B1 (ko) * | 2010-04-22 | 2012-05-15 | 주식회사 지멤스 | 이미지센서 모듈, 이를 포함하는 영상 장치 및 그 제조방법 |
| WO2012024512A2 (en) * | 2010-08-18 | 2012-02-23 | Array Optronix, Inc. | Semiconductor photodetectors with integrated electronic control |
| US11133344B2 (en) * | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11488997B1 (en) * | 2010-10-13 | 2022-11-01 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US12080743B2 (en) * | 2010-10-13 | 2024-09-03 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11855114B2 (en) * | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11404466B2 (en) * | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11929372B2 (en) * | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11605663B2 (en) * | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11043523B1 (en) * | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| IT1403793B1 (it) | 2010-12-30 | 2013-10-31 | St Microelectronics Srl | Protesi retinica |
| JP2012175067A (ja) * | 2011-02-24 | 2012-09-10 | Sony Corp | 撮像素子、製造方法、および電子機器 |
| JP2013012506A (ja) * | 2011-06-28 | 2013-01-17 | Sony Corp | 固体撮像素子の製造方法、固体撮像素子、電子機器の製造方法、および電子機器。 |
| TWI573203B (zh) * | 2012-02-16 | 2017-03-01 | 索泰克公司 | 製作包含有具導電貫孔間置結構之半導體構造之方法及其相關構造與元件 |
| US9059269B2 (en) | 2013-01-10 | 2015-06-16 | International Business Machines Corporation | Silicon-on-insulator heat sink |
| US9276030B2 (en) * | 2013-03-15 | 2016-03-01 | Sensors Unlimited, Inc. | Read out integrated circuit input/output routing on permanent carrier |
| JP5424371B1 (ja) | 2013-05-08 | 2014-02-26 | 誠 雫石 | 固体撮像素子及び撮像装置 |
| US9667900B2 (en) * | 2013-12-09 | 2017-05-30 | Optiz, Inc. | Three dimensional system-on-chip image sensor package |
| JP6300029B2 (ja) | 2014-01-27 | 2018-03-28 | ソニー株式会社 | 撮像素子、製造装置、製造方法 |
| JP6494263B2 (ja) * | 2014-02-19 | 2019-04-03 | キヤノン株式会社 | 撮像素子及び電子機器 |
| KR102055840B1 (ko) | 2014-02-20 | 2019-12-17 | 삼성전자 주식회사 | 이미지 센서 패키지 |
| JP6048482B2 (ja) * | 2014-11-28 | 2016-12-21 | 株式会社ニコン | 撮像素子 |
| KR102261268B1 (ko) * | 2014-12-29 | 2021-06-09 | 삼성전자주식회사 | 이미지 센서 |
| US10070992B2 (en) | 2015-04-08 | 2018-09-11 | Stmicroelectronics S.R.L. | Implantable modular system for a system for electrically stimulating a biological tissue |
| US9455187B1 (en) | 2015-06-18 | 2016-09-27 | International Business Machines Corporation | Backside device contact |
| JP6639188B2 (ja) * | 2015-10-21 | 2020-02-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および製造方法 |
| JP6361633B2 (ja) * | 2015-11-02 | 2018-07-25 | 株式会社ニコン | 撮像素子 |
| JP2017152546A (ja) * | 2016-02-25 | 2017-08-31 | 株式会社ニコン | 撮像装置及び半導体装置 |
| JP2017174994A (ja) | 2016-03-24 | 2017-09-28 | ソニー株式会社 | 撮像装置、電子機器 |
| JP2018190766A (ja) | 2017-04-28 | 2018-11-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイス、製造方法、撮像素子、および電子機器 |
| US10418405B2 (en) * | 2017-09-05 | 2019-09-17 | Sony Semiconductor Solutions Corporation | Sensor chip and electronic apparatus |
| KR102430496B1 (ko) * | 2017-09-29 | 2022-08-08 | 삼성전자주식회사 | 이미지 센싱 장치 및 그 제조 방법 |
| KR102477352B1 (ko) * | 2017-09-29 | 2022-12-15 | 삼성전자주식회사 | 반도체 패키지 및 이미지 센서 |
| US10608036B2 (en) * | 2017-10-17 | 2020-03-31 | Qualcomm Incorporated | Metal mesh light pipe for transporting light in an image sensor |
| CN107991838B (zh) * | 2017-11-06 | 2020-10-23 | 万维科研有限公司 | 自适应三维立体成像系统 |
| US11756977B2 (en) | 2018-06-21 | 2023-09-12 | Semiconductor Components Industries, Llc | Backside illumination image sensors |
| JP7533533B2 (ja) * | 2020-06-16 | 2024-08-14 | 株式会社ニコン | 撮像素子 |
| CN116636018A (zh) * | 2021-01-13 | 2023-08-22 | 索尼半导体解决方案公司 | 固态成像装置 |
| KR20240021835A (ko) * | 2021-06-17 | 2024-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 및 전자 기기 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217644A (ja) * | 1986-03-19 | 1987-09-25 | Hitachi Ltd | 半導体装置 |
| JPH05110960A (ja) * | 1991-10-17 | 1993-04-30 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPH05144955A (ja) * | 1991-11-20 | 1993-06-11 | Kyocera Corp | センサー素子収納用パツケージ |
| JPH0645572A (ja) * | 1992-07-22 | 1994-02-18 | Nikon Corp | マイクロレンズを備えた固体撮像素子 |
| JPH0645575A (ja) * | 1992-07-22 | 1994-02-18 | Hamamatsu Photonics Kk | 半導体エネルギー検出器の製造方法 |
| JPH06196680A (ja) * | 1992-12-22 | 1994-07-15 | Hamamatsu Photonics Kk | 半導体エネルギー検出器とその製造方法 |
| JPH06326285A (ja) * | 1993-05-17 | 1994-11-25 | Sanyo Electric Co Ltd | マイクロレンズの製造方法 |
| JPH06350068A (ja) * | 1993-06-03 | 1994-12-22 | Hamamatsu Photonics Kk | 半導体エネルギー線検出器の製造方法 |
| JPH10209414A (ja) * | 1997-01-22 | 1998-08-07 | Nikon Corp | 熱型赤外線イメージセンサ |
| JPH11261044A (ja) * | 1998-03-11 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 固体撮像素子付半導体装置及び該半導体装置の製造方法 |
| JP2000138361A (ja) * | 1998-10-29 | 2000-05-16 | Sony Corp | 固体撮像装置及びその製造方法並びに液晶表示装置の製造方法 |
| JP2000171294A (ja) * | 1998-12-09 | 2000-06-23 | Mitsubishi Electric Corp | シリコン赤外線透過窓、その製造方法および赤外線検知素子用気密パッケージ |
| JP2001077337A (ja) * | 1999-09-02 | 2001-03-23 | Fuji Photo Film Co Ltd | Ｃｃｄパッケージ |
| JP2001339057A (ja) * | 2000-05-30 | 2001-12-07 | Mitsumasa Koyanagi | ３次元画像処理装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5347154A (en) | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
| JP2821830B2 (ja) | 1992-05-14 | 1998-11-05 | セイコーインスツルメンツ株式会社 | 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法 |
| JPH06232379A (ja) * | 1993-02-01 | 1994-08-19 | Sharp Corp | 固体撮像素子 |
| JPH07115184A (ja) | 1993-08-24 | 1995-05-02 | Canon Inc | 積層型固体撮像装置及びその製造方法 |
| DE4433833A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten |
| JP2917920B2 (ja) | 1996-06-27 | 1999-07-12 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| JP2967736B2 (ja) | 1996-12-02 | 1999-10-25 | 日本電気株式会社 | 赤外線撮像素子とその製造方法 |
| JP3674209B2 (ja) | 1997-01-23 | 2005-07-20 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| WO1999045588A2 (en) | 1998-03-02 | 1999-09-10 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising a glass supporting body onto which a substrate with semiconductor elements and a metallization is attached by means of an adhesive |
| JP3395747B2 (ja) | 2000-01-11 | 2003-04-14 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| JP3880278B2 (ja) * | 2000-03-10 | 2007-02-14 | オリンパス株式会社 | 固体撮像装置及びその製造方法 |
| US6285064B1 (en) * | 2000-03-28 | 2001-09-04 | Omnivision Technologies, Inc. | Chip scale packaging technique for optical image sensing integrated circuits |
| JP4652634B2 (ja) * | 2001-08-31 | 2011-03-16 | キヤノン株式会社 | 撮像装置 |
-
2002
- 2002-11-05 US US10/494,264 patent/US7265402B2/en not_active Expired - Fee Related
- 2002-11-05 WO PCT/JP2002/011493 patent/WO2003041174A1/ja not_active Application Discontinuation
- 2002-11-05 EP EP02778049A patent/EP1453097A4/en not_active Withdrawn
- 2002-11-05 CN CNB028217799A patent/CN100487898C/zh not_active Expired - Fee Related
- 2002-11-05 KR KR1020047006826A patent/KR20050043754A/ko not_active Application Discontinuation
- 2002-11-05 TW TW091132555A patent/TW200300291A/zh not_active IP Right Cessation
- 2002-11-05 JP JP2003543107A patent/JP5105695B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-27 JP JP2012072272A patent/JP2012186477A/ja active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217644A (ja) * | 1986-03-19 | 1987-09-25 | Hitachi Ltd | 半導体装置 |
| JPH05110960A (ja) * | 1991-10-17 | 1993-04-30 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPH05144955A (ja) * | 1991-11-20 | 1993-06-11 | Kyocera Corp | センサー素子収納用パツケージ |
| JPH0645572A (ja) * | 1992-07-22 | 1994-02-18 | Nikon Corp | マイクロレンズを備えた固体撮像素子 |
| JPH0645575A (ja) * | 1992-07-22 | 1994-02-18 | Hamamatsu Photonics Kk | 半導体エネルギー検出器の製造方法 |
| JPH06196680A (ja) * | 1992-12-22 | 1994-07-15 | Hamamatsu Photonics Kk | 半導体エネルギー検出器とその製造方法 |
| JPH06326285A (ja) * | 1993-05-17 | 1994-11-25 | Sanyo Electric Co Ltd | マイクロレンズの製造方法 |
| JPH06350068A (ja) * | 1993-06-03 | 1994-12-22 | Hamamatsu Photonics Kk | 半導体エネルギー線検出器の製造方法 |
| JPH10209414A (ja) * | 1997-01-22 | 1998-08-07 | Nikon Corp | 熱型赤外線イメージセンサ |
| JPH11261044A (ja) * | 1998-03-11 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 固体撮像素子付半導体装置及び該半導体装置の製造方法 |
| JP2000138361A (ja) * | 1998-10-29 | 2000-05-16 | Sony Corp | 固体撮像装置及びその製造方法並びに液晶表示装置の製造方法 |
| JP2000171294A (ja) * | 1998-12-09 | 2000-06-23 | Mitsubishi Electric Corp | シリコン赤外線透過窓、その製造方法および赤外線検知素子用気密パッケージ |
| JP2001077337A (ja) * | 1999-09-02 | 2001-03-23 | Fuji Photo Film Co Ltd | Ｃｃｄパッケージ |
| JP2001339057A (ja) * | 2000-05-30 | 2001-12-07 | Mitsumasa Koyanagi | ３次元画像処理装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100487898C (zh) | 2009-05-13 |
| EP1453097A1 (en) | 2004-09-01 |
| WO2003041174A1 (en) | 2003-05-15 |
| CN1871708A (zh) | 2006-11-29 |
| TW200300291A (en) | 2003-05-16 |
| US7265402B2 (en) | 2007-09-04 |
| US20050029643A1 (en) | 2005-02-10 |
| TWI295107B (ja) | 2008-03-21 |
| JP2012186477A (ja) | 2012-09-27 |
| EP1453097A4 (en) | 2008-01-23 |
| KR20050043754A (ko) | 2005-05-11 |
| JPWO2003041174A1 (ja) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5105695B2 (ja) | 固体イメージセンサおよびその製造方法 | |
| JP5517800B2 (ja) | 固体撮像装置用の部材および固体撮像装置の製造方法 | |
| US9455293B2 (en) | X-Y address type solid state image pickup device and method of producing the same | |
| JP5553693B2 (ja) | 固体撮像装置及び撮像システム | |
| US8017426B2 (en) | Color filter array alignment mark formation in backside illuminated image sensors | |
| US8119435B2 (en) | Wafer level processing for backside illuminated image sensors | |
| KR101679864B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자기기 | |
| JP5451547B2 (ja) | 固体撮像装置 | |
| CN107615487A (zh) | 成像元件、电子器件、制造设备以及制造方法 | |
| JP2005012189A (ja) | 光電変換装置およびその製造方法 | |
| US20060180860A1 (en) | Image sensor | |
| KR20010098505A (ko) | 촬상 시스템 | |
| WO2016152577A1 (ja) | 固体撮像装置および電子機器 | |
| KR101621241B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2010245121A (ja) | 半導体装置 | |
| JP2005259828A (ja) | 固体撮像素子及びその製造方法 | |
| JP2006129298A (ja) | Ｃｍｏｓ固体撮像素子 | |
| WO2022149362A1 (ja) | 固体撮像装置及び電子機器 | |
| CN111627940A (zh) | Cmos图像传感器封装模块及其形成方法、摄像装置 | |
| KR20080100025A (ko) | 이미지 센서의 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| CN107425026A (zh) | 半导体器件及其制造方法 | |
| CN108183114A (zh) | 背照式图像传感器及其形成方法 | |
| KR101555179B1 (ko) | 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서 | |
| JP2006203449A (ja) | 固体撮像素子およびその製造方法 | |
| JP2009272650A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050330 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120919 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |