JP2009528703A - 非感光領域に対して高い割合の感光領域を有するフォトダイオード - Google Patents

Abstract

非感光領域に対して高い割合の感光領域を有するフォトダイオードは、裏面と感光性表面とを備える半導体を有する。前記半導体は、第１導電性を有する第１活性層と前記第１導電性に対して逆の第２導電性を有する第２活性層と、これら第１活性層及び第２活性層を互いに分離する真性層とを有する。複数の分離トレンチが、前記フォトダイオードを複数のセルに分割するように配設される。各セルは、光に対して感度を有するセル活性表面領域と光に対して感度を有さないセル不活性表面領域とを含む総表面領域を有する。前記セル活性表面領域は、セルの前記総表面領域の少なくとも９５％を形成している。前記フォトダイオードを形成する方法も開示される。

Description

本発明の実施例は、Positive-Intrinsic-Negative（ＰＩＮ）又はNegative-Intrinsic-Positive（ＮＩＰ）フォトダイオードアレイとＰＩＮ／ＮＩＰフォトダイオードアレイの製造方法とに関する。

Positive-Intrinsic-Negative（ＰＩＮ）フォトダイオード（又は「ＰＩＮダイオード」）は、広く知られている。ＰＩＮフォトダイオードは、夫々アノード及びカソードとして機能する、より強く不純物が注入されたｐ型不純物半導体領域とｎ型不純物半導体領域とに挟まれた、弱く不純物が注入された真性領域を有する。ＰＩＮフォトダイオードのセンサ面は、通常、酸化物又は窒化物パッシベーション層により覆われている。ＰＩＮダイオードという名称は、positive-intrinsic-negative（Ｐ−Ｉ−Ｎ）材料の積層順序に由来する。

概して、フォトダイオードは、光を電流に変換する半導体デバイスである。ＰＩＮダイオードは、通常、入射放射線の強度、波長、及び変調速度の関数としてその導電性の増大を示す。

概して、本発明の一実施例は、非感光領域に対して高い割合の感光領域を有するフォトダイオードを含む。前記フォトダイオードは、裏面と感光性表面とを備える半導体を有する。前記半導体は、第１導電性を有する第１活性層と、前記第１導電性に対して逆の第２導電性を有する第２活性層と、これら第１活性面及び第２活性面を互いに分離する真性層とを有する。複数の分離トレンチが、前記フォトダイオードを複数のセルに分割するように配設されている。各セルは、光に対して感度を有するセル活性表面領域と、光に対して感度を有さないセル不活性表面領域と、を含む総表面領域を有する。前記セル活性表面領域は、前記セル総表面領域の少なくとも９５％を形成している。

本発明の別実施例は、非感光領域に対して高い割合の感光領域を有するフォトダイオードを製造する方法を含む。この方法は、裏面と感光性表面とを備える半導体を提供する工程を有する。前記半導体は、第１導電性を有する第１活性層と、前記第１導電性に対して逆の第２導電性を有する第２活性層と、これら第１活性層及び第２活性層を互いに分離する真性層とを有する。前記方法は、更に、前記フォトダイオードを複数のセルに分割するように配設される複数の分離トレンチを形成する工程を有する。前記分離トレンチは、少なくとも５．０の深さ／幅比を有する。前記方法は、更に、各セルにビアを形成する工程を有する。各ビアは、少なくとも７．０の長さ／直径比を有する。前記方法は、更に、前記第２活性層と前記ビアとに電気的に接続される表面電気コンタクトを形成する工程を有する。各セルは、光に対して感度を有するセル活性表面領域と、光に対して感度を有さないセル不活性表面領域と、を含む総表面領域を有する。前記セル活性表面領域は、前記セル総表面領域の少なくとも９５％を形成している。

本発明の好適実施例に関する以下の詳細説明は、添付の図面を参照することによってより良く理解される。本発明を例示する目的のために、これらの図面には、現時点において好適とされる実施例が図示されている。しかしながら、本発明は、これらの図示されている正確な構成及び手段に限定されるものではない。

ある種の用語は、以下の記載においてもっぱら便宜上の理由によって使用されるものであって、限定的なものではない。「右」、「左」、「下側」、「上側」という用語は、参照される図面中の方向を指す。「内方」、「外方」という用語は、夫々、記載される対象物の幾何学的中心とその指定部分に対する遠近方向を意味する。前述の用語は、具体的に記載される単語、それらの派生語、及びそれらの類語を含む。更に、クレーム中及び明細書中における数量を限定しない単語は、「少なくとも１つ」を意味する。

ここでの使用において、導電性に関する言及は、図示され記載される実施例を反映するものである。しかしながら、当業者は、ｐ型導電性をｎ型導電性に変更することは当然に可能であり、このような場合であってもデバイスが正常に機能することは、当業者においては容易に理解されるであろう。従って、当業者は、本明細書での使用におけるｎ型導電性という記載をｐ型導電性に置換することは可能であり、その逆も可能であることを理解するであろう。

図１及び図２は、図示されているフォトダイオードの物理的実施例の実際の寸法から大幅に拡大された縮尺で図示されている。但し、図示されてフォトダイオードの部材の相対的割合は原寸に比例して図示されている。

全体を通して同様の部材には同様の符号が使用されている。これら図面を詳細に参照すると、図１−２には、本発明の第１好適実施例によるpositive-intrinsic-negative（ＰＩＮ）フォトダイオード１０が図示されている。このＰＩＮフォトダイオード１０は、好ましくは、複数の個々のセル１２に分割される。図１には四つのセル１２が図示されているが、これ以上又は以下の数のセル１２に分割することも可能である。前記フォトダイオード１０は、感光性表面１２と裏面１４とを備える半導体である。前記フォトダイオード１０は、第１活性層３２を形成する半導体基板３０を有する。前記第１活性層３２は、裏面３４と表面３６とを有する。前記第１活性層３２は、第１導電性を有する不純物が強く注入されている。前記第１導電性は、好ましくは、ｎ型であり、前記第１活性層２２は好ましくはカソードを形成する。或いは、前記第１導電性はｐ型とすることも可能であり、この場合には、前記第１活性層３２はアノードを形成する。好ましくは、前記基板３０はシリコン（Ｓｉ）から形成されるが、或いは、ガリウム砒素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、及び半導体製造技術において周知のその他の材料等の他の適当な材料から形成することも可能である。

第２半導体層４０が前記基板２０上に形成され、これが、更に処理されて真性層５０と第３層６０とを形成する。前記第２層４０は、前記第１活性層上面３６に近接する裏面４２と表面４４とを有する。前記第２層４０は、第２の導電性を有し、好ましくは、この第２層４０は予めｎ型不純物が弱く注入されている。或いは、前記第２層４０は、実質的に不純物を含まない半導体材料から形成することも可能である。前記第３層６０を形成する際、前記第２層４０の上部は、後述するように、前記第２層４０と同じ不純物特性を有する、前記真性層５０を形成するべくこの第２層４０の下部を残した状態でより強く不純物が注入される。

前記第３半導体層６０は、前記第１導電性とは逆の第２導電性を有する第２活性層６２を形成する。前記第３層６０は、前記第１導電性と逆の導電性を有する不純物を使用して、前記第２層の上部をブランケットドーピングすることにより形成される。従って、好ましくは、前記第２活性層６２の導電性はｐ型であり、この第２活性層６２はアノードを形成する。或いは、前記第２導電性をｎ型として、前記第２活性層をカソードとすることも可能である。前記第２活性層６２は、裏面６４と、表面６６（前記第２層表面４４に一致する）とを有する。前記真性層５０がこれら第１活性層３２及び第２活性層６２を互いに分離している。

好ましくは、表面酸化物層７０が前記第２活性層表面６６上に形成される。この表面酸化物層７０は、前記第２活性層表面６６に隣接する裏面７２と表面７４とを有する。前記酸化層７０が設けられる場合には、前記フォトダイオード１０の光吸収効率を改善する絶縁干渉リフレクタとして機能する。

好ましくは、裏面酸化物層９０が前記第１活性層裏面３４上に形成される。この裏面酸化物層９０は、裏面９２と表面９４とを有する。前記表面９４は前記第１活性層裏面３４に近接している。

複数の分離トレンチ１００が形成され、これらは少なくとも部分的には、前記フォトダイオード１０を前記複数のセル２０に分割する。半導体製造技術において周知のように、前記トレンチ１００は、前記セル２０間の電気的クロストークを減少させる。前記トレンチ１００は、前記第２活性層６２と前記真性層５０とを貫通し、少なくとも部分的に前記第１活性層３２中に入り込む深さＤを有する。好ましくは、周部トレンチ１０２と内部トレンチ１０４との両方が設けられる。前記周部トレンチ１０２は、前記フォトダイオード１０の外周部の周りに延出する。前記内部分離トレンチ１０４は、前記フォトダイオード１０を前記複数のセル２０に分割し、これらセル２０の夫々を互いに電気的に絶縁する。各トレンチ１００は、前記第２活性層表面６６とトレンチサイドウォール１０８とからの深さＤに位置するトレンチ底１０６を有する。後述するように、前記トレンチサイドウォール１０８は、酸化物又は窒化物コーティングを並べて前記サイドウォール１０８上に絶縁膜１１０を形成することができる。或いは、前記サイドウォール１０８を、前記第１導電性の不純物を注入して、分離トレンチ深さを各分離トレンチサイドウォール１０８に沿って延出するサイドウォール活性拡散領域を形成しても良い。前記分離トレンチ１００は、ポリシリコン等の導電性材料１１２によって充填される。前記内部トレンチ１０４は、幅Ｗを有する。好ましくは、前記幅Ｗに対する前記深さＤの比率は少なくとも５．０である。

各セル２０は、前記第２活性層６２を裏面コンタクトパッド１５０に電気的に接続するためのビア１２０を備えている。各ビア１２０は、好ましくは、直径φを有する断面円形で形成される。或いは、その他の断面形状で形成することも可能である。尚、いなかる断面形状で形成される場合であっても、均等の面積（そしてその均等面積に対応する直径）を有する均等な円形形状が存在する。

各ビア１２０は、前記フォトダイオード表面１２に近接する第１端部１２２と、前記フォトダイオード裏面１４に近接する第２端部１２４と、これら第１端部１２２及び第２端部１２４の間の長さとを有する。好ましくは、前記ビア１２０の夫々の前記長さは、ビア１２０の直径（又は均等円形面積に対応する直径）の少なくとも７倍以上である。

ビアサイドウォール１２６は、酸化物又は窒化物コーティングを並べてサイドウォール１２６上に絶縁膜１２８を形成している。前記絶縁膜１２８は、当該絶縁膜１２８に生じる電位差に耐えることが可能な材料及び厚みで形成される。前記ビア１２０は、不純物が注入されたシリコン等の導電性材料１３０で充填され、前記第２活性層の前記導電性（すなわち、好ましくはｐ型）を有する。

表面電気コンタクト１４０が前記フォトダイオード表面１２に形成され、これが、あるセル２０内の前記第２活性層６２と、このセル２０に関連するビア１２０との間の電気路を形成する。前記表面電気コンタクト１４０は、前記ビア１２０と電気的に接続される第１端部１４２と、前記第２活性層６２と電気的に接続される第２端部１４４とを有する。前記表面電気コンタクト１４０は、前記表面に対して実質的に平行で、かつ、前記ビアへの接続部と前記第２活性層への接続部との間に延出する方向において、長さＬを有する。この長さＬは、好ましくは、前記ビア直径φ（又は、ビアの均等円形断面積に対応する直径）の３倍以下である。

図示の実施例において、前記表面電気コンタクトの第１端部１４２は、前記表面酸化物層７０に形成されたビアコンタクトウインドウ８０に沿って延出し、これに対して、前記表面電気コンタクトの第２端部１４４は、第２活性層コンタクトウインドウ７８に沿って延出する。更に、図示の実施例は、前記表面電気コンタクト１４０の下方に位置する前記表面酸化物層７０の部分７６を有する。所望の場合、前記表面電気コンタクトの第１端部１４２及び第２端部１４４の間の通路の長さを減少させるために、前記第２活性層コンタクトウインドウ７８と前記ビアコンタクトウインドウ８０とを接続して、前記表面電気コンタクト１４０の下方に位置する前記表面酸化物層７０の前記部分７６を除去することも可能である。

第２活性層裏面電気コンタクト１５０が前記フォトダイオード裏面１４上に形成され、これが、外部装置（図示せず）の接続を可能にする電気コンタクトを形成する。前記第２活性層裏面電気コンタクト１５０は、前記ビア第２端部１２４と電気的に接続される第１端部１５２を有する。図示の実施例において、前記第２活性層の裏面電気コンタクトの第１端部１５２は、前記裏面酸化物層９０に形成されたビアコンタクトウインドウ９６に沿って延出する。

第１活性層裏電気コンタクト１６０も前記フォトダイオード裏面１４に形成され、これも外部装置（図示せず）の接続を可能にする電気コンタクトを形成する。前記第１活性層の裏面電気コンタクト１６０は、前記第１活性層裏面３４と電気接触状態の第１端部１６２を有する。図示の実施例において、前記第１活性層裏面電気コンタクトの第１端部１６２は、前記裏面酸化物層９０に形成された第１活性層コンタクトウインドウ９８に沿って延出する。

本発明の前記フォトダイオード１０は、非感光性領域に対して大きな割合の感光領域を有する第２活性層６２を形成する。図示の実施例において、各セル２０は、第１方向での長さＬｘとこの第１方向に対して鉛直な第２方向での長さＬｙとの積に等しい総表面領域を有する。このセルの総表面領域の少なくとも９５％が光に対して感度を有し、前記セルの総表面領域の５％以下の残りの領域が光に対して不活性又は非感性である。前記セル非不活性表面領域は、前記ビア第１端部１２２によって形成されるビア表面領域を含む。前記セル非不活性表面領域は、更に、前記表面電気コンタクト１４０と関連つけられた表面領域を含む。前記電気コンタクト表面領域は、好ましくは、前記セル総表面領域の４％以下であり、他方、前記ビア表面領域は前記セル総表面領域の２％以下である。

前記フォトダイオード表面１２は、各セル活性表面領域の和に等しい、光に対して感度を有する半導体活性領域と、各セル非活性表面領域を含む、光に対して感度を有さない半導体不活性領域と、更に、前記分離トレンチ１００の上面によって形成されるトレンチ不活性表面領域、とを含む総領域を有する。好ましくは、前記半導体活性領域は、前記半導体総領域の少なくとも９０％を形成する。

次に図３Ａ−３Ｄを参照すると、前記フォトダイオード１０の製造方法２００が図式で図示されている。この方法２００の工程は、もっぱら便宜上、「第１」、「第２」等と呼称されるが、そのような命名は必ずしもこれらの工程の実行順序を示すものではない。前記方法２００は、第１導電性を有する前記第１活性層３２を形成するべく不純物が注入された半導体基板２０を提供する第１工程２１０を含む。前記基板２０は、フロート・ゾーン単結晶成長法又はチョクラルスキー（ＣＺ）結晶成長法等の任意の公知の従来方法で形成することができる。第２工程２２０において、第２導電性を有する第２活性層３０が前記基板２０上に形成される。ここでも、この第２活性層３０を形成するために、モリキュラービーム・エピタキシー又は化学気相エピタキシー又は直接ウエハ・ボンディング等の公知の従来方法を使用することができる。第３工程２３０において、エッチ・マスク（図示せず）が形成される。このエッチ・マスクは、例えば、フォトレジストマスク、又はコンビネーション酸化物及びフォトレジストマスク等の従来のものである。前記エッチ・マスクをパターンニングして前記ビア１２０を形成する。

不純物の注入は、イオン注入、固体拡散、液体拡散、spin-in deposit、プラズマドーピング、気相ドーピング、レーザドーピング、等のいずれかひとつにより行われる。ホウ素Ｂを注入する場合にはｐ型領域が形成され、リンＰを注入する場合にはｎ型領域が形成され、砒素Ａｓを注入する場合にはｎ型領域が形成される。半導体基板２０の材質と所望の不純物濃度に応じて、アンチモンＳｂ、ビスマスＢｉ、アルミニウムＡｌ、インジウムＩｎ、ガリウムＧａ等の、その他の不純物を利用することも可能である。

前記不純物は、熱拡散される。前記半導体基板２０は、適当な拡散チャンバ内の、ホウ素やリン等の固体源の近傍に、約７００℃〜約１２００℃となるように配設される。或いは、前記半導体基板２０を、約７００℃〜約１２００℃で液体源の不純物に対して露出させることも可能である。

或いは、前記不純物は、注入することも可能である。前記半導体基板２０に、ホウ素Ｂ、リンＰ、砒素Ａｓ等を、約４０〜１０００ｋｅＶの範囲の高エネルギレベルで注入する。好ましくは、前記エネルギレベルは、約２００〜１０００ｋｅＶであるが、このエネルギレベルは、不純物を十分に注入可能なように選択される。注入された不純物が基板中に十分に入り込むように、ドライブイン工程をもう一度、最高１２００℃の温度で行っても良い。

第４工程２４０において、前記ビア１２０が、従来式エッチング処理によって形成される。例えば、ビア１２０は、プラズマエッチング、反応性イオンエッチング（ＲＩＥ）又は化学エッチングを使用してエッチングすることができる。前記ビア１２０は、必要な場合、等方プライマエッチやディープＲＩＥ等のディープ・イオンエッチング等の処理工程を使用してスムージングしてもよい。前記半導体基板２０の部分又はデバイス全体の上に、犠牲二酸化シリコン層を成長させ、その後、緩衝酸化物エッチ又は希釈フッ化水素（ＨＦ）酸エッチ等を使用してエッチングして、スムースな表面および／又は角の取れたコーナー部を形成し、それによって残留応力と不要な汚染物とを除去しても良い。

第５工程２５０において、前記ビアサイドウォール１２６に酸化物又は窒化物を並べて前記サイドウォール絶縁膜１２８を形成する。半導体製造技術において知られている従来の積層技術を使用して前記絶縁膜１２８を形成する。第６工程２６０において、前記エッチ・マスクを除去する。第７工程２７０において、前記ビア１２０に、ポリシリコン等の材料１３０を充填し、不純物を注入して前記第２活性層６２の導電性（好ましくは、ｐ型）を有するようにする。第８工程２８０において、従来の平坦化技術を使用して、少なくとも前記第２層表面４４から余分な充填材１３０を除去する。

第９工程２９０において、前記第２層表面４４上に、従来技術を使用して、従来式の酸化物及びフォトレジストエッチ・マスク（図示せず）を形成する。この第９工程２９０のエッチ・マスクをパターンニングして分離トレンチ１００を形成する。これら分離トレンチ１００は、第１０工程３００において、プラズマエッチング、反応性イオンエッチング（ＲＩＥ）や化学エッチング等の従来式半導体製造プロセスによって形成される。必要に応じて、前記トレンチサイドウォール１０８は、プラズマエッチングやウェットエッチングなどの従来プロセスを使用してスムージングしても良い。これらトレンチ１００は、深さＤを有するように形成される。少なくとも内側トレンチ１０４は幅Ｗを有するように形成される。

好適な第１１工程３１０において、前記トレンチ１００の上縁に隣接する酸化物層（図示せず）をエッチングして、アンダーカット領域（図示せず）を形成する。これらアンダーカット領域は、好ましくは、ウエットエッチプロセスを使用して形成される。第１２工程３２０において、前記トレンチサイドウォール１０８を、酸化物又は窒化物を並べてトレンチサイドウォール絶縁膜１１０を形成する。これら絶縁膜１１０は、半導体製造技術において知られている従来式積層技術を使用して形成される。或いは、前記製造方法２００は、トレンチサイドウォール１０８を、前記第１導電性の不純物を注入して分離トレンチ深さを各分離トレンチサイドウォール１０８に沿って延出するサイドウォール活性拡散領域を形成する工程を含むことができる。

第１３工程３３０において、第９工程２９０の前記エッチ・マスク（図示せず）が除去される。第１４工程３４０において、前記トレンチ１００に、不純物が注入されていないポリシリコン等の材料１１２を充填する。第１５工程３５０において、好ましくは従来の平坦化技術を使用して少なくとも前記第２層表面４４から余分な充填材１１２を除去する。

第１６工程３６０において、前記第２層４０の上部を、前記第２活性層６２の導電性、好ましくはｐ型の不純物を使用してブランケットドーピングする。イオン注入、固体拡散、液体拡散、spin-in deposit、プラズマドーピング、気相ドーピング、レーザドーピング、を含む従来式ドーピング技術を使用することができる。第１７工程３７０において、前記第１６工程３６０において適用された不純物を注入する。第１８工程３８０において、まだトレンチ１００、ビア１２０或いは第２活性層６２、によって覆われていない前記フォトダイオード表面１２の弱い不純物領域を形成する。第１９工程３９０において、前記フォトダイオード１０に、従来式高温ドライブインプロセスを行って注入された不純物を拡散する。

第２０工程４００において、前記第２活性層表面６６上に、上位型に酸化シリコン及びフォトレジストエッチ・マスクを形成する。このエッチ・マスクの二酸化シリコン部分が表面酸化物層７０である。前記エッチ・マスクをパターンニングして、前記第２活性層コンタクトウインドウ７８とビアコンタクトウインドウ８０とを形成する。第２１工程４１０において、第２活性層コンタクトウインドウ７８とビアコンタクトウインドウ８０を、前記表面酸化物層７０を貫通して形成する。第２２工程４２０において、前記エッチ・マスクのフォトレジスト部分を除去する。

第２３工程４３０において、前記第２活性層コンタクトウインドウ７８とビアコンタクトウインドウ８０との間に延出する、第２活性層の表面電気コンタクト１４０が形成される。これら第２活性層の表面電気コンタクト１４０は、前記第２活性層６２とビア１２０と電気的に接続される。前記表面電気コンタクト１４０は、スパッタリング、蒸着、および／又は電気メッキ等の半導体製造技術において知られている従来式技術を使用して形成される。前記表面電気コンタクト１４０は、アルミニウム、アルミニウムシリコン、銅、金、銀、チタン、タングステン、又はニッケル等の従来の材料を使用して形成することができる。

第２４工程４４０において、余分なビア充填材１３０を前記第１活性層裏面３４から除去する。第２５工程４５０において、従来型の二酸化シリコン及びフォトレジストエッチ・マスクを前記第１活性層裏面３４上に形成する。前記エッチ・マスクの前記二酸化シリコン部分は裏面酸化物層９０である。前記エッチ・マスクをパターンニングして少なくとも１つの第１活性層コンタクトウインドウ９８と前記裏面ビアコンタクトウインドウ９６を形成する。第２６工程４６０において、前記第１活性層コンタクトウインドウ９８と前記裏面ビアコンタクトウインドウ９６を、裏面酸化物層９０を貫通して形成する。第２７工程４７０において、前記エッチ・マスクのフォトレジスト部分を除去する。

第２８工程４８０において、前記第１活性層の電気コンタクト１６０を、第１活性層のコンタクトウインドウ９８を貫通して形成する。前記第１活性層の電気コンタクト１６０は前記第１活性層９８と電気的に接続状態とされる。同様に、第２９工程４９０において、前記第２活性層の裏面電気コンタクト１５０を、裏面ビアコンタクトウインドウ９６から延出して形成する。前記第２活性層の裏面電気コンタクト１５０は、前記ビア１２０を介して前記第２活性層６２と電気的に接続状態とされる。前記第１活性層の電気コンタクト１６０と第２活性層の裏面電気コンタクト１５０とは、スパッタリング、積層および／又は電気メッキ等の半導体製造技術において知られている従来技術を使用して、形成される。前記表面電気コンタクト１５０，１６０は、アルミニウム、アルミニウムシリコン、銅、金、銀、チタン、タングステン、又はニッケル等の従来の材料を使用して形成することができる。最後に、第３０工程５００において、前記フォトダイオード表面１２及び裏面１４を、第１活性層及び裏面ビアコンタクトパッド１６０，１５０を外部装置（図示せず）との電気接続のために露出状態で残して、パッシベーションする。

上述のように、本発明の実施例は、表面電気コンタクトと、総表面領域の感光表面領域の割合を高めるように配設された分離トレンチとを有するフォトダイオードに関するものであることが理解できる。本発明の実施例は、更に、そのようなフォトダイオードの製造方法にも関する。当業者は、その広い発明の概念から逸脱することなく、上述した実施例に対して変更を加えることが可能であると理解するであろう。従って、本発明は、ここに開示した特定の実施例に限定されるものではなく、本出願に要旨及び範囲内の改造構成を含むように意図される。

フォトダイオードの正面平面図（周部及び内部分離トレンチ及び表面酸化物層は省略） 図１のフォトダイオードの図１の２−２線に沿った側方断面図 図１のフォトダイオードを製造するための製造プロセスの工程のフローチャート 図１のフォトダイオードを製造するための製造プロセスの工程のフローチャート 図１のフォトダイオードを製造するための製造プロセスの工程のフローチャート 図１のフォトダイオードを製造するための製造プロセスの工程のフローチャート

Claims (20)

1. 非感光領域に対して高い割合の感光領域を有するフォトダイオードであって、
   第１導電性を有する第１活性層と、前記第１導電性に対して逆の第２導電性を有する第２活性層と、前記第１活性層及び第２活性層を互いに分離する真性層とを有し、裏面と感光性表面とを備える半導体と、
   前記フォトダイオードを複数のセルに分割するように配設されている複数の分離トレンチと、を備え、
   各セルが、光に対して感度を有するセル活性表面領域と光に対して感度を有さないセル不活性表面領域とを含む総表面領域を有し、
   前記セル活性表面領域が、セルの前記総表面領域の少なくとも９５％を形成しているフォトダイオード。
2. 前記分離トレンチは、トレンチ不活性表面領域を形成し、
   前記半導体の前記表面は、各セル活性表面領域の和に等しい半導体活性領域と、各セルの不活性表面領域及び前記トレンチ不活性表面領域を含む半導体不活性領域と、を含む総領域を有し、
   前記半導体活性領域は前記半導体の総領域の少なくとも９０％を形成する請求項１に記載のフォトダイオード。
3. 各セルは、前記セル不活性表面領域の一部を形成するビア表面領域を有するビアと、前記セル不活性表面領域の一部を形成する電気コンタクト表面領域を有する表面電気コンタクト、とを有する請求項１に記載のフォトダイオード。
4. 前記電気コンタクト表面領域は、セルの前記総表面領域の４％以下である請求項３に記載のフォトダイオード。
5. 前記ビア表面領域は、セルの前記総表面領域の２％以下である請求項３に記載のフォトダイオード。
6. 各ビアの直径に対する長さの比率が、少なくとも７．０である請求項３に記載のフォトダイオード。
7. 前記表面電気コンタクトは、前記表面に対して平行に延出すると共に、前記ビアと前記第２活性層への接続部との間に延出する方向に長さを有し、この長さは前記ビアの直径の３倍以下である請求項３に記載のフォトダイオード。
8. 各分離トレンチの幅に対する分離トレンチの深さの比率が、少なくとも５．０である請求項１に記載のフォトダイオード。
9. 前記半導体の裏面上に位置する、少なくとも１つのカソードコンタクトパッドと、少なくとも１つのアノードコンタクトパッドとを有する請求項１に記載のフォトダイオード。
10. 前記第１導電性は、ｐ型及びｎ型のいずれか一方であり、前記第２導電性はｐ型及びｎ型の他方である請求項１に記載のフォトダイオード。
11. 前記第１活性層はカソード及びアノードのいずれか一方であり、前記第２活性層はカソード及びアノードの他方である請求項１に記載のフォトダイオード。
12. 各分離トレンチは、前記分離トレンチの深さに沿って直線形状を有し、かつ、前記深さの方向に延出する長手軸心を有する請求項１に記載のフォトダイオード。
13. 前記分離トレンチの長手軸心は、前記表面に対して鉛直である請求項１２に記載のフォトダイオード。
14. 非感光領域に対して高い割合の感光領域を有するフォトダイオードの製造方法であって、
    第１導電性を有する第１活性層と、前記第１導電性に対して逆の第２導電性を有する第２活性層と、前記第１活性層及び第２活性層を互いに分離する真性層と、を有し、裏面と感光性表面とを備える半導体を提供する工程と、
    前記フォトダイオードを複数のセルに分割するように配設され、少なくとも５．０の深さ／幅比を有する複数の分離トレンチを形成する工程と、
    各セルに、少なくとも７．０の長さ／直径比を有するビアを形成する工程と、
    前記第２活性層と前記ビアとに電気的に接続される表面電気コンタクトを形成する工程と、を備え、
    各セルは、光に対して感度を有するセル活性表面領域と光に対して感度を有さないセル不活性表面領域を含む総表面領域を有し、
    前記セル活性表面領域は、セルの前記総表面領域の少なくとも９５％を形成しているフォトダイオードの製造方法。
15. 前記複数の分離トレンチは、トレンチ不活性表面領域を形成し、
    前記半導体の前記表面は、各セル活性表面領域の和に等しい半導体活性領域と、各セルの不活性表面領域及び前記トレンチ不活性表面領域を含む半導体不活性利用域と、を含む総領域を有し、
    前記半導体活性領域は、前記半導体の総領域の少なくとも９０％を形成する請求項１５に記載のフォトダイオードの製造方法。
16. 各ビアは、前記セル不活性表面領域の一部を形成するビア表面領域を有し、各表面電気コンタクトは、前記セル不活性表面領域の一部を形成する電気コンタクト表面領域を有する請求項１４に記載のフォトダイオードの製造方法。
17. 前記電気コンタクト表面領域は、前記セルの総表面領域の４％以下である請求項１６に記載のフォトダイオードの製造方法。
18. 前記ビア表面領域は、前記セルの総表面領域の２％以下である請求項１６に記載のフォトダイオードの製造方法。
19. 前記半導体の裏面上に少なくとも１つのカソードコンタクトパッドを形成する工程と、
    前記半導体の裏面上に少なくとも１つのアノードコンタクトパッドを形成する工程、とを更に有する請求項１４に記載のフォトダイオードの製造方法。
20. 前記半導体の前記表面及び裏面のいずれか一方の上に酸化物層を形成する工程を、更に有する請求項１４に記載のフォトダイオードの製造方法。

Images